KR101704541B1 - Two-Stage Unbalanced Doherty Power Amplifier - Google Patents

Two-Stage Unbalanced Doherty Power Amplifier Download PDF

Info

Publication number
KR101704541B1
KR101704541B1 KR1020140064012A KR20140064012A KR101704541B1 KR 101704541 B1 KR101704541 B1 KR 101704541B1 KR 1020140064012 A KR1020140064012 A KR 1020140064012A KR 20140064012 A KR20140064012 A KR 20140064012A KR 101704541 B1 KR101704541 B1 KR 101704541B1
Authority
KR
South Korea
Prior art keywords
amplifier
final
driving
stage
output
Prior art date
Application number
KR1020140064012A
Other languages
Korean (ko)
Other versions
KR20150136735A (en
Inventor
김종헌
김지연
Original Assignee
광운대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 광운대학교 산학협력단 filed Critical 광운대학교 산학협력단
Priority to KR1020140064012A priority Critical patent/KR101704541B1/en
Publication of KR20150136735A publication Critical patent/KR20150136735A/en
Application granted granted Critical
Publication of KR101704541B1 publication Critical patent/KR101704541B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/04—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in discharge-tube amplifiers
    • H03F1/06—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in discharge-tube amplifiers to raise the efficiency of amplifying modulated radio frequency waves; to raise the efficiency of amplifiers acting also as modulators
    • H03F1/07—Doherty-type amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators

Abstract

본 발명은 도허티 전력 증폭기에 관한 것으로, 더욱 상세하게는 입력신호의 피크전력대 평균전력비(PAPR : Peak to Average Power Ratio)에 따라 원하는 출력전력 백-오프(OPBO : Output Power Back-Off) 구간에서 효율과 선형성을 최적화한 2단 불균형 도허티 전력 증폭 장치에 관한 것이다. 이와 같은 본 발명은 최종 주 증폭기(110)가 λ/4 임피던스 변환기(310)에 연결되고, 최종 보조 증폭기(120)가 임피던스 정합회로(320)에 연결된 최종 증폭단(100); 및 상기 최종 증폭단(100)의 상기 최종 주 증폭기(110)를 구동하는 구동 주 증폭기(210)와, 상기 최종 보조 증폭기(120)를 구동하는 구동 보조 증폭기(220)가 하이브리드 커플러(400)에 연결된 구동 증폭단(200)으로 구성된 것을 특징으로 하는 2단 불균형 도허티 전력 증폭장치를 제공한다.The present invention relates to a Doherty power amplifier, and more particularly, to a Doherty power amplifier which is capable of operating in a desired output power back-off (OPBO) period according to a peak to average power ratio (PAPR) Stage unbalanced Doherty power amplifying device that optimizes efficiency and linearity. The present invention includes a final amplification stage 100 in which the final main amplifier 110 is connected to the? / 4 impedance converter 310 and the final auxiliary amplifier 120 is connected to the impedance matching circuit 320; A driving main amplifier 210 for driving the final main amplifier 110 of the final amplification stage 100 and a driving auxiliary amplifier 220 for driving the final auxiliary amplifier 120 are connected to the hybrid coupler 400 And a driving amplifier stage (200).

Description

2단 불균형 도허티 전력 증폭 장치{Two-Stage Unbalanced Doherty Power Amplifier}[0001] The present invention relates to a two-stage unbalanced Doherty power amplifier,

본 발명은 도허티 전력 증폭기에 관한 것으로, 더욱 상세하게는 입력신호의 피크전력대 평균전력비(PAPR : Peak to Average Power Ratio)에 따라 원하는 출력전력 백-오프(OPBO : Output Power Back-Off) 구간에서 효율과 선형성을 최적화한 2단 불균형 도허티 전력 증폭 장치에 관한 것이다.
The present invention relates to a Doherty power amplifier, and more particularly, to a Doherty power amplifier which is capable of operating in a desired output power back-off (OPBO) period according to a peak to average power ratio (PAPR) Stage unbalanced Doherty power amplifying device that optimizes efficiency and linearity.

종래의 도허티 전력 증폭 장치에 관한 기술로서, 공개특허공보 제 10-2005-0031663호는 고출력 RF 도허티 전력 증폭기의 구현시 단일의 푸쉬-풀 패키지 소자를 사용하여 두 개의 싱글-엔디드 패키지소자를 사용하는 구성보다 작은 사이즈로 제작할 수 있게 하며 최대 효율을 갖는 피킹점을 얻기 위해 피킹 증폭기의 게이트-소스 전압과 피킹 보상 선로의 길이를 최적화 하여 높은 출력 전력에서 최대의 효율 특성을 얻을 수 있도록 한 도허티 전력 증폭 장치에 관한 기술이었다.As a technique related to a conventional Doherty power amplifying apparatus, Japanese Laid-Open Patent Application No. 10-2005-0031663 discloses a technique of using a single push-pull package device in the implementation of a high output RF Doherty power amplifier using two single- In order to obtain a peaking point with the maximum efficiency, the gate-source voltage of the peaking amplifier and the length of the peaking compensation line are optimized to obtain the maximum efficiency characteristic at a high output power. Device technology.

그러나, 상기 종래의 기술은 1단 구조의 도허티 전력 증폭 장치로서, 피킹 증폭기에 Class C급의 낮은 게이트-소스 전압이 인가되면서 피킹 증폭기에서 얻을 수 있는 최대 출력 전력이 줄어들고, 피킹 증폭기의 트랜스 컨덕턴스가 도허티 증폭기의 고유 동작특성인 로드 모듈레이션을 일으키기에 충분하지 않게 되어, 주 증폭기와 피킹 증폭기가 포화되어 충분한 출력 전력을 얻지 못함으로써, 6dB 백-오프 지점에서 최대 효율을 나타내는 도허티 효율 특성을 갖지 못하고 선형성 또한 저하되는 문제점이 있었다.However, the conventional technique described above is a Doherty power amplifying device of a one-stage structure in which the peak output power obtained by the peaking amplifier is reduced by applying a Class C class low gate-source voltage to the peaking amplifier, and the transconductance of the peaking amplifier is The Doherty amplifier does not have a Doherty efficiency characteristic that exhibits the maximum efficiency at the 6 dB back-off point because the main amplifier and the peaking amplifier are saturated and do not obtain sufficient output power, Also, there was a problem of deterioration.

최근 무선통신은 다양한 멀티미디어 정보를 이동 환경에서도 빠른 속도로 송수신을 하기위해 신호의 data rate이 증가하면서, Cell 서비스 반경이 축소되고 신호의 피크전력대 평균전력비(Peak to Average Power Ratio :PAPR)가 증가된다. Cell 서비스 반경이 축소된 기지국을 효율적으로 운영하기 위해서 낮은 가격, 적은 전력소모 그리고 보다 작은 실장면적을 갖는 간단한 구조의 송신기가 요구되며 PAPR이 증가된 신호의 선형성 규격을 만족시키기 위해 전력증폭기의 출력전력 백-오프(Output Power Back-Off, OPBO) 구간의 증가가 요구된다.Recently, in order to transmit and receive various multimedia information at a high speed even in a mobile environment, the data rate of a signal is increased, a cell service radius is reduced, and a peak to average power ratio (PAPR) do. In order to efficiently operate a base station with a reduced cell service radius, a simple structure transmitter having a low cost, a low power consumption and a small mounting area is required. In order to satisfy the linearity standard of the signal with increased PAPR, An increase in the output power back-off (OPBO) interval is required.

출력전력 백-오프지점에서 동작하는 전력 증폭기는 효율이 낮아져 전력손실을 발생시키므로 6dB 출력전력 백-오프 지점에서 최적의 효율을 유지하는 대칭 도허티 구조의 전력 증폭기가 특허출원 10-2006-0071179호 2단 도허티 전력 증폭 장치에서 제안되었다. 그러나 신호의 PAPR이 증가하면서 전력증폭기에서 요구되는 출력전력 백-오프 지점도 증가하게 되었고, 증가된 출력전력 백-오프 지점에서 효율을 증가시키기 위해 N-way 도허티 전력증폭기, 비대칭 도허티 전력증폭기, 불균형 대칭 도허티 전력증폭기가 사용되었다. The power amplifier operating at the output power back-off point lowers the efficiency and generates power loss, so a power amplifier with a symmetrical Doherty structure that maintains the optimum efficiency at the 6 dB output power back-off point is patented 10-2006-0071179 2 It was proposed in Doherty power amplifiers. However, as the PAPR of the signal increases, the output power back-off point required by the power amplifier also increases. To increase the efficiency at the increased output power back-off point, an N-way Doherty power amplifier, an asymmetric Doherty power amplifier, A symmetric Doherty power amplifier was used.

N-way 도허티 전력증폭기는 주 증폭기에 세 개 이상의 소자를 사용하여 전체 출력을 증가시켜 백-오프 구간을 확장시키는 기술이다. 따라서 사용되는 소자의 수 증가에 따른 가격 상승과 전체 회로의 사이즈 증가라는 단점을 갖고 있다. The N-way Doherty power amplifier is a technology that extends the back-off section by increasing the total output by using three or more elements in the main amplifier. Therefore, it has drawbacks such as an increase in the number of devices used and an increase in the size of the entire circuit.

비대칭 도허티 전력증폭기는 보조 증폭기에 주 증폭기 보다 더 큰 출력 용량의 소자를 사용하면서 전체 출력을 증가시켜서 백-오프 지점을 조절하는 방식이다. 이때 보조 증폭기와 주 증폭기에 사용되는 소자가 서로 다르기 때문에 출력 결합지점에서 두 출력 신호 간의 위상과 이득의 차이가 발생하게 된다. 그래서 위상과 이득의 차이를 개선하기 위해서 부가적 회로를 사용하는 단점이 있다. Asymmetric Doherty power amplifiers use a larger output capacitance in the auxiliary amplifier than the main amplifier, while increasing the overall output to regulate the back-off point. Since the auxiliary amplifier and the main amplifier are different from each other, there is a difference in phase and gain between the two output signals at the output coupling point. Therefore, there is a disadvantage that additional circuits are used to improve the difference in phase and gain.

불균형 도허티 전력 증폭기는 주 증폭기와 보조 증폭기에 동일한 출력 용량의 소자를 사용하는데 주 증폭기의 λ/4 변환기의 임피던스를 변화시켜서 포화출력을 조절함으로써 백-오프 구간을 확장하는 방식이다. The unbalanced Doherty power amplifier uses the same output capacity for the main amplifier and the auxiliary amplifier, and the impedance of the main amplifier is changed to adjust the saturation output to extend the back-off period.

불균형 대칭 도허티 전력증폭기는 동일한 소자를 사용하기 때문에 부가적인 회로가 필요 없어 구조가 간단하며 미세하게 출력전력 백-오프 지점을 조절할 수 있는 장점이 있다. The unbalanced symmetrical Doherty power amplifier uses the same device, so there is no need for an additional circuit, so that the structure is simple and it is possible to finely control the output power back-off point.

따라서 서로 다른 소자를 사용하는 도허티 기술보다 높은 선형성을 가져 상충관계인 효율과 선형성 조절에 편리함이 예상되었지만 주 증폭기의 임피던스 부정합으로 인해 출력 용량 손실이 발생하여 최대 PEP(Peak Envelope Power)의 감소와 함께 선형성이 저하되는 문제점이 발생하였다.
Therefore, it is expected to be more convenient to control the efficiency and linearity of the trade-offs due to the higher linearity than the Doherty technology using different devices. However, due to the impedance mismatch of the main amplifier, output capacity loss occurs and the linearity (peak envelope power) And the like.

이하 첨부된 도면을 참조하여 종래 기술에 따른 불균형 도허티 전력증폭기를 설명하기로 한다.Hereinafter, an unbalanced Doherty power amplifier according to the related art will be described with reference to the accompanying drawings.

도 1은 종래 기술에 따른 불균형 도허티 전력증폭기를 설명하기 위한 도면이다.FIG. 1 is a diagram for explaining an unbalanced Doherty power amplifier according to the prior art.

종래 기술에 따른 불균형 도허티 전력증폭기는 도 1에 나타낸 바와 같이, 주 증폭기(10)와 보조 증폭기(20)에 사용되는 소자는 같지만 주 증폭기(10)의 출력 임피던스를 대칭 도허티 전력증폭기의 출력 임피던스 2Ropt보다 큰 임피던스로 조절하여 주 증폭기(10)의 출력전력 포화지점을 앞당긴다. 따라서 전체 출력전력의 변화 없이 백-오프 구간만을 확장할 수 있다. 이때, 90° 하이브리드 커플러(30)에 의해 입력신호(Input)가 주 증폭기(10)와 보조 증폭기(20)로 나눠져 전달된다. 그리고 실제 주 증폭기(10) 출력 임피던스의 변화를 위해서 λ/4 변환기(40)의 임피던스 Zc의 값을 조절한다.1, the unbalanced Doherty power amplifier according to the prior art has the same elements as those used for the main amplifier 10 and the auxiliary amplifier 20, but the output impedance of the main amplifier 10 is set to the output impedance 2R of the symmetrical Doherty power amplifier opt so that the output power saturation point of the main amplifier 10 is advanced. Therefore, only the back-off period can be extended without changing the total output power. At this time, an input signal (Input) is divided into a main amplifier 10 and an auxiliary amplifier 20 by a 90 ° hybrid coupler 30. And adjusts the value of the impedance Z c of the? / 4 converter 40 to change the output impedance of the actual main amplifier 10.

여기서 λ/4 변환기(40)의 임피던스 Zc는 수학식 1과 같다.Here, the impedance Z c of the? / 4 converter 40 is expressed by Equation (1).

Figure 112014050275031-pat00001
Figure 112014050275031-pat00001

여기서 α와 β는 백-오프를 확장하기 위한 주 증폭기(10)의 출력 임피던스 계수와 불균형 도허티 전력증폭기의 출력 임피던스 계수이고, Ropt는 주 증폭기(10)와 보조 증폭기(20) 각 단에 최적화된 임피던스이다. Here,? And? Are the output impedance coefficient of the main amplifier 10 and the output impedance coefficient of the unbalanced Doherty power amplifier for extending the back-off, and R opt is an optimum value for each stage of the main amplifier 10 and the auxiliary amplifier 20 Lt; / RTI >

기존의 최대효율 백-오프 크기는 수학식 2와 같다.The conventional maximum efficiency back-off size is shown in Equation (2).

Figure 112014050275031-pat00002
Figure 112014050275031-pat00002

여기서 B는 출력전력 백-오프량을 나타내고 PH는 불균형 도허티 전력 증폭기의 최대 출력, PL은 주 증폭기의 포화출력 즉 첫 번째 효율의 극대화점인 백-오프지점의 출력을 의미한다. Where B is the output power back-off amount, P H is the maximum output of the unbalanced Doherty power amplifier, and P L is the saturation output of the main amplifier, ie, the output of the back-off point, which is the maximization point of the first efficiency.

각각의 출력 PH와 PL은 출력전압과 출력 임피던스의 관계로 아래의 수학식 3 내지 수학식5로 나타낼 수 있고 출력전력 백-오프량 또한 α와 β로 표시할 수 있다.Each of the outputs P H and P L can be expressed by the following equations (3) to (5) due to the relationship between the output voltage and the output impedance, and the output power back-off amount can also be expressed by?

Figure 112014050275031-pat00003
Figure 112014050275031-pat00003

Figure 112014050275031-pat00004
Figure 112014050275031-pat00004

Figure 112014050275031-pat00005
Figure 112014050275031-pat00005

그리고 도허티 전력증폭기의 출력 임피던스 βRopt는 λ/4 변환기(40)의 임피던스 Zc와 보조 증폭기(20)의 임피던스 Ropt의 병렬로서 구해지며 정리하면 수학식 6과 같다.The output impedance? R opt of the Doherty power amplifier is obtained as a parallel combination of the impedance Z c of the? / 4 converter 40 and the impedance R opt of the auxiliary amplifier 20.

Figure 112014050275031-pat00006
Figure 112014050275031-pat00006

수학식 5를 수학식 6에 대입하여 α와 β를 출력전력 백-오프량의 변수로 정의하면 수학식7과 수학식8로 나타낼 수 있다.Equation (5) can be substituted into Equation (6) to define? And? As variables of the output power back-off amount, which can be expressed by Equations (7) and (8).

Figure 112014050275031-pat00007
Figure 112014050275031-pat00007

Figure 112014050275031-pat00008
Figure 112014050275031-pat00008

여기서 b는 식의 간단화를 위해 10B/10의 의미로 표현한 것이다. 수학식7과 수학식8로 알 수 있듯이 α와 β는 출력전력 백-오프량에 종속적이며 도 3에서 백-오프량의 변화에 따른 α와 β의 변화를 나타냈다. Here, b is expressed as 10 B / 10 in order to simplify the equation. As can be seen from Equations (7) and (8),? And? Are dependent on the output power back-off amount and the change of? And? According to the back-off amount change in FIG.

기존의 일반적인 대칭 도허티 전력 증폭기는 백오프 값이 6dB이기 때문에 α가 2가 되고 β가 0.5가 되어 주 증폭기(10)의 부하 임피던스가 2Ropt로 변하고, λ/4 변환기(40)의 임피던스는 Ropt가 된다. Since the back-off value of the conventional symmetrical Doherty power amplifier is 6 dB, α is 2 and β is 0.5, the load impedance of the main amplifier 10 changes to 2R opt , and the impedance of the λ / 4 converter 40 is R opt .

이에 비해 불균형 도허티 전력 증폭기는 백-오프 값이 7.3 dB이기 때문에 α가 3.053이 되고 β가 0.568이 되어 주 증폭기의 부하 임피던스는 3.053Ropt로 변하며 λ/4 변환기의 임피던스는 1.317Ropt가 된다.In contrast, the unbalanced Doherty power amplifier has a back-off value of 7.3 dB, so that α becomes 3.053 and β becomes 0.568, the load impedance of the main amplifier changes to 3.053R opt, and the impedance of the λ / 4 converter becomes 1.317R opt .

불균형 도허티 전력 증폭기의 전력 용량 손실은 주 증폭기의 임피던스 부정합으로 발생한다. The power loss of the unbalanced Doherty power amplifier is caused by the impedance mismatch of the main amplifier.

도 2는 불균형 도허티 전력 증폭기의 출력 임피던스 변화를 주 증폭기와 보조 증폭기의 동작에 따라 해석하기 위해 간략화한 구성도이다. 여기서 Im은 주 증폭기(10)의 전류, -jIp는 90°의 위상 지연된 보조 증폭기(20)의 전류, Vm과 Vp는 주 증폭기(10)와 보조 증폭기(20)의 출력 전압, Zm과 Zp는 주 증폭기(10)와 보조 증폭기(20)의 출력 임피던스이다.2 is a simplified schematic diagram for analyzing the output impedance change of the unbalanced Doherty power amplifier according to the operation of the main amplifier and the auxiliary amplifier. Where I m is the current of the main amplifier 10, -jI p is the current of the auxiliary amplifier 20 having a phase delay of 90 degrees, V m and V p are the output voltages of the main amplifier 10 and the auxiliary amplifier 20, Z m and Z p are the output impedances of the main amplifier 10 and the auxiliary amplifier 20.

주 증폭기(10)의 임피던스 부정합을 해석하기 위해서 임피던스 Zc를 가지는 λ/4 임피던스 변환기(40)의 입력과 출력의 전압과 전류를 ABCD 행렬을 이용하여 간략화하면 수학식9와 같이 표현할 수 있고 수학식9를 각기 주 증폭기(10)와 보조 증폭기(20)의 출력 임피던스로 정리하면 수학식10과 수학식11로 표현할 수 있다.If the input and output voltages and currents of the? / 4 impedance converter 40 having the impedance Z c are simplified by using the ABCD matrix in order to analyze the impedance mismatch of the main amplifier 10, Equation (9) can be expressed by Equation (10) and Equation (11) by summarizing Equation (9) by the output impedances of the main amplifier (10) and the auxiliary amplifier (20).

Figure 112014050275031-pat00009
Figure 112014050275031-pat00009

Figure 112014050275031-pat00010
Figure 112014050275031-pat00010

Figure 112014050275031-pat00011
Figure 112014050275031-pat00011

수학식1과 수학식10으로부터 낮은 입력전력 구간에서는 보조 증폭기(20)가 동작하지 않으므로 Ip=0이 되어 주 증폭기(10)의 임피던스는 수학식12가 되고 최대 입력 전력 구간에서는 주 증폭기(10)와 보조 증폭기(20)가 동일한 전류를 가짐으로 주 증폭기(10)의 임피던스는 수학식13이 되며, 전체 입력전력 구간에서 주 증폭기(10)의 임피던스 변화는 수학식12에서 수학식13으로 변화한다.Equation 1 and Equation 10 show that the auxiliary amplifier 20 does not operate at a low input power interval and thus I p = 0 so that the impedance of the main amplifier 10 becomes Equation 12 and the main amplifier 10 And the auxiliary amplifier 20 have the same current, the impedance of the main amplifier 10 becomes Equation (13), and the impedance change of the main amplifier 10 in the entire input power interval is changed from Equation (12) to Equation do.

Figure 112014050275031-pat00012
Figure 112014050275031-pat00012

Figure 112014050275031-pat00013
Figure 112014050275031-pat00013

따라서 불균형 도허티 전력 증폭기의 백-오프량이 6 dB이상 확장 될수록 최대 입력전력 구간에서는 주 증폭기(10)의 임피던스는 Ropt보다 큰 임피던스로 변화하여 Ropt로 정합되는 경우보다 출력전력 포화지점이 빨라져 최대 PEP가 낮아진다.Thus imbalance back of the Doherty power amplifier than the output power saturation point, if the the more the amount of off-expanded more than 6 dB maximum input power section impedance of the main amplifier 10 to change to a higher impedance than R opt matched to R opt is faster up PEP is lowered.

이와 같은 현상으로 인해 종래 기술에 따른 불균형 도허티 전력 증폭기는 선형성이 감소되고 낮아진 PEP로 인해 백-오프 구간이 감소되는 문제점이 발생하였다.Due to such a phenomenon, the unbalanced Doherty power amplifier according to the related art has a problem that the linearity is reduced and the back-off interval is reduced due to the lowered PEP.

도 3은 도 1에 나타낸 불균형 도허티 전력증폭기의 게이트 바이어스에 따른 출력 전류를 설명하기 위한 도면이다.3 is a diagram for explaining the output current according to the gate bias of the unbalanced Doherty power amplifier shown in FIG.

도 1에 나타낸 불균형 도허티 전력증폭기의 게이트 바이어스에 따른 출력 전류는 도 3에 나타낸 바와 같은데, 여기서 Vgs_orig는 원하는 백-오프지점에서 보조 증폭기단이 동작하도록 인가된 보조 증폭기(20)의 게이트 바이어스, Vgs_high는 보조 증폭기단의 출력전류가 최대값이 되도록 인가된 보조 증폭기(20)의 게이트 바이어스, δ는 불균형 도허티 전력 증폭기에서 보조 증폭기(20)의 동작점, δ1s는 기존의 불균형 도허티 전력 증폭기의 보조 증폭기(20)에 높은 게이트 바이어스를 인가한 후 변화된 동작점을 나타낸다.The output current according to the gate bias of the unbalanced Doherty power amplifier shown in FIG. 1 is as shown in FIG. 3 where V gs_orig is the gate bias of the auxiliary amplifier 20 applied to operate the auxiliary amplifier stage at the desired back- V gs_high is the gate bias of the auxiliary amplifier 20 applied so that the output current of the auxiliary amplifier stage is at its maximum value, δ is the operating point of the auxiliary amplifier 20 in the unbalanced Doherty power amplifier, and δ 1s is the operating point of the conventional unbalanced Doherty power amplifier And shows a changed operating point after applying a high gate bias to the auxiliary amplifier 20 of FIG.

기존 불균형 도허티 전력 증폭기에서 보조 증폭기단의 최대출력전류를 상승시키기 위해 보조 증폭기(20)의 게이트 바이어스를 높게 인가하면 보조 증폭기(20)의 동작점은 원하는 백-오프 지점보다 빨리 동작하여 누설전류가 발생하여 효율이 감소하는 문제점이 발생하게 된다.
If the gate bias of the auxiliary amplifier 20 is increased to increase the maximum output current of the auxiliary amplifier stage in the existing unbalanced Doherty power amplifier, the operating point of the auxiliary amplifier 20 operates faster than the desired back-off point, And the efficiency is decreased.

본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 본 발명은 입력신호의 피크전력대 평균전력비(PAPR : Peak to Average Power Ratio)에 따라 원하는 출력전력 백-오프 (OPBO : Output Power Back-Off) 구간에서 효율과 선형성을 최적화한 2단 불균형 도허티 전력 증폭장치를 제공하는데 그 목적이 있다.
SUMMARY OF THE INVENTION The present invention has been made to solve the above problems of the prior art and it is an object of the present invention to provide an output power back-off (OPBO) method according to a peak to average power ratio (PAPR) -Off) of the Doherty power amplifying device in a two-stage unbalanced Doherty power amplifying device optimized for efficiency and linearity.

상기한 목적을 달성하기 위한 본 발명 2단 불균형 도허티 전력 증폭장치는 최종 주 증폭기가 λ/4 임피던스 변환기에 연결되고, 최종 보조 증폭기가 임피던스 정합회로에 연결된 최종 증폭단; 및 최종 증폭단의 최종 주 증폭기를 구동하는 구동 주 증폭기와, 상기 최종 보조 증폭기를 구동하는 구동 보조 증폭기가 하이브리드 커플러에 연결된 구동 증폭단으로 구성된 것을 특징으로 한다.
In order to achieve the above object, the present invention provides a two-stage unbalanced Doherty power amplifier comprising: a final amplification stage in which a final main amplifier is connected to a? / 4 impedance converter and a final auxiliary amplifier is connected to an impedance matching circuit; A driving main amplifier for driving a final main amplifier of a final amplification stage, and a driving amplification stage for driving the final auxiliary amplifier are connected to a hybrid coupler.

본 발명에 의하면 다음과 같은 효과가 있다.The present invention has the following effects.

첫째, 누설전류로 인한 효율의 감소없이 최대 PEP와 선형성 감소를 개선할 수 있다.First, the maximum PEP and linearity reduction can be improved without decreasing the efficiency due to the leakage current.

둘째, 전체 백-오프 구간에서 효율의 저하없이 원하는 PEP를 얻을 수 있다Second, the desired PEP can be obtained without reducing the efficiency in the entire back-off interval

셋째, 신호의 PAPR 변화에 따라 미세하게 백-오프 구간을 확장시킬 수 있다Third, the back-off interval can be finely extended according to the PAPR change of the signal

넷째, 전력용량 손실을 유연한 게이트 바이어스 조절로 개선하여 출력전력 백-오프 지점에서 최적의 효율과 선형성을 갖는다.
Fourth, the power capacity loss is improved by the flexible gate bias control, resulting in optimum efficiency and linearity at the output power back-off point.

도 1은 종래 기술에 따른 불균형 도허티 전력증폭기를 설명하기 위한 도면이다.
도 2는 도 1에 나타낸 불균형 도허티 전력증폭기의 출력 임피던스 해석을 위한 도면이다.
도 3은 도 1에 나타낸 불균형 도허티 전력증폭기의 게이트 바이어스에 따른 출력 전류를 설명하기 위한 도면이다.
도 4는 본 발명에 따른 2단 불균형 도허티 전력 증폭 장치를 설명하기 위한 도면이다.
도 5는 도 4에 나타낸 2단 불균형 도허티 전력 증폭 장치를 상세히 나타낸 도면이다.
도 6은 본 발명에 따른 2단 불균형 도허티 전력증폭 장치의 게이트 바이어스에 따른 출력 전류를 설명하기 위한 도면이다.
도 7은 본 발명에 따른 2단 불균형 도허티 전력증폭 장치의 보조증폭기의 출력전류 변화를 설명하기 위한 도면이다.
도 8은 도 1에 나타낸 종래 불균형 도허티 전력증폭기와 도 4에 나타낸 본 발명 2단 불균형 도허티 전력증폭 장치의 효율과 선형성을 설명하기 위한 도면이다.FIG. 1 is a diagram for explaining an unbalanced Doherty power amplifier according to the prior art.
2 is a diagram for analyzing the output impedance of the unbalanced Doherty power amplifier shown in FIG.
3 is a diagram for explaining the output current according to the gate bias of the unbalanced Doherty power amplifier shown in FIG.
4 is a diagram for explaining a two-stage unbalanced Doherty power amplifying apparatus according to the present invention.
FIG. 5 is a detailed circuit diagram of the two-stage unbalanced Doherty power amplifier shown in FIG.
6 is a diagram for explaining an output current according to a gate bias of the two-stage unbalanced Doherty power amplifier according to the present invention.
7 is a diagram for explaining the output current variation of the auxiliary amplifier of the two-stage unbalanced Doherty power amplifying device according to the present invention.
8 is a diagram for explaining efficiency and linearity of the conventional unbalanced Doherty power amplifier shown in Fig. 1 and the unbalanced Doherty power amplifying device shown in Fig. 4 according to the present invention.

본 발명의 바람직한 실시예를 첨부된 도면에 의하여 상세히 설명하면 다음과 같다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

아울러, 본 발명에서 사용되는 용어는 가능한 한 현재 널리 사용되는 일반적인 용어를 선택하였으나, 특정한 경우는 출원인이 임의로 선정한 용어도 있으며 이 경우는 해당되는 발명의 설명부분에서 상세히 그 의미를 기재하였으므로, 단순한 용어의 명칭이 아닌 용어가 가지는 의미로서 본 발명을 파악하여야 함을 밝혀두고자 한다. 또한 실시예를 설명함에 있어서 본 발명이 속하는 기술 분야에 익히 알려져 있고, 본 발명과 직접적으로 관련이 없는 기술 내용에 대해서는 설명을 생략한다. 이는 불필요한 설명을 생략함으로써 본 발명의 요지를 흐리지 않고 더욱 명확히 전달하기 위함이다.
In addition, although the term used in the present invention is selected as a general term that is widely used at present, there are some terms selected arbitrarily by the applicant in a specific case. In this case, since the meaning is described in detail in the description of the relevant invention, It is to be understood that the present invention should be grasped as a meaning of a term that is not a name of the present invention. Further, in describing the embodiments, descriptions of technical contents which are well known in the technical field to which the present invention belongs and which are not directly related to the present invention will be omitted. This is for the sake of clarity of the present invention without omitting the unnecessary explanation.

도 4는 본 발명에 따른 2단 불균형 도허티 전력 증폭 장치를 설명하기 위한 도면이고, 도 5는 도 4에 나타낸 2단 불균형 도허티 전력 증폭 장치를 상세히 설명하기 위한 도면이며, 도 6은 본 발명에 따른 2단 불균형 도허티 전력증폭 장치의 게이트 바이어스에 따른 출력 전류를 설명하기 위한 도면이고, 도 7은 본 발명에 따른 2단 불균형 도허티 전력증폭 장치의 보조증폭기의 출력전류 변화를 설명하기 위한 도면이며, 도 8은 도 1에 나타낸 종래 불균형 도허티 전력증폭기와 도 4에 나타낸 본 발명 2단 불균형 도허티 전력증폭 장치의 효율과 선형성을 설명하기 위한 도면이다.FIG. 4 is a view for explaining a two-stage unbalanced Doherty power amplifying apparatus according to the present invention, FIG. 5 is a view for explaining a detailed description of the two-stage unbalanced Doherty power amplifying apparatus shown in FIG. 7 is a view for explaining an output current change of the auxiliary amplifier of the two-stage unbalanced Doherty power amplifying device according to the present invention, and FIG. 7 is a view for explaining the output current according to the gate bias of the two- 8 is a diagram for explaining the efficiency and linearity of the conventional unbalanced Doherty power amplifier shown in Fig. 1 and the unbalanced Doherty power amplifying device shown in Fig. 4 according to the present invention.

본 발명에 따른 2단 불균형 도허티 전력 증폭 장치는 최대 출력전류 증가에 따른 동작점 변화의 문제점을 해결하기 위하여 불균형 도허티 전력 증폭기에 2단 전력 증폭기 구조를 접목시킨 것으로 도 4 및 도 5에 나타낸 바와 같은데, 최종 주 증폭기(110), 최종 보조 증폭기(120)로 구성되는 최종 증폭기단(100), 구동 주 (210), 구동 보조 증폭기(220)로 구성되는 구동 증폭기단(200), λ/4 임피던스 변환기(310), 임피던스 정합회로(320), 하이브리드 커플러(400), 디지털 전압 제어부(500), 구동측 제 1, 제 2 입력정합회로(610, 620), 구동측 제1, 제2출력정합회로(710, 720), 최종측 제 1, 제 2 입력정합회로(810, 820), 최종측 제1, 제2출력정합회로(910, 920) 및 제 1, 제2 옵셋 선로(1000, 1010)로 구성된다.The two-stage unbalanced Doherty power amplifier according to the present invention combines a two-stage power amplifier structure with an unbalanced Doherty power amplifier in order to solve the problem of operating point variation with an increase in maximum output current, as shown in FIGS. 4 and 5 A driving amplifier stage 200 including a final amplifier stage 100 including a final main amplifier 110 and a final auxiliary amplifier 120, a driving main 210 and a driving auxiliary amplifier 220, a? / 4 impedance The first and second input matching circuits 610 and 620 on the driving side and the first and second output matching circuits on the driving side 310 and the impedance matching circuit 320. The hybrid coupler 400 includes a digital voltage controller 500, The first and second input matching circuits 810 and 820 and the first and second output matching circuits 910 and 920 and the first and second offset lines 1000 and 1010 ).

여기서, 구동측 제 1 입력정합회로(610), 구동 주 증폭기(210), 구동측 제1출력정합회로(710), 최종 주 증폭기(110), 최종측 제 1 입력정합회로(810) 및 최종측 제1출력정합회로(910)가 주 증폭기단(1100)을 구성하고, 구동측 제 2 입력정합회로(620), 구동 보조 증폭기(220), 구동측 제2출력정합회로(720), 최종 보조 증폭기(120), 최종측 제 2 입력정합회로(820) 및 최종측 제2출력정합회로(920)가 보조 증폭기단(1110)을 구성한다.The driving side first input matching circuit 610, the driving main amplifier 210, the driving side first output matching circuit 710, the final main amplifier 110, the final side first input matching circuit 810, Side first output matching circuit 910 constitutes the main amplifier stage 1100 and the driving side second input matching circuit 620, the driving auxiliary amplifier 220, the driving side second output matching circuit 720, The auxiliary amplifier 120, the final-side second input matching circuit 820, and the final-side second output matching circuit 920 constitute an auxiliary amplifier stage 1110.

여기서 최종 증폭단(100)은 최종 주 증폭기(110)와 최종 보조 증폭기(120)가 λ/4 변환기(300)에 의하여 연결되고, 구동 증폭단(200)은 최종 증폭단(100)의 최종 주 증폭기(110)를 구동하는 구동 주 증폭기(210)와, 최종 보조 증폭기(120)를 구동하는 구동 보조 증폭기(220)가 입력신호를 2개의 경로로 분리하는 90°하이브리드 커플러(400)에 연결된다.The final amplification stage 100 is connected to the final main amplifier 110 and the final auxiliary amplifier 120 by a lambda / 4 converter 300 and the driving amplification stage 200 is connected to the final main amplifier 110 And a driving assistant amplifier 220 for driving the final auxiliary amplifier 120 are connected to a 90 ° hybrid coupler 400 which separates the input signal into two paths.

또한 구동 증폭단(200)의 구동 주 증폭기(210)와 구동 보조 증폭기(220)의 입력단 각각은 구동측 제1, 제2입력정합회로(610, 620)와 연결되고, 구동 증폭단(200)의 구동 주 증폭기(210)와 구동 보조 증폭기(220)의 출력단 각각은 제1, 제2출력정합회로(710, 720)와 각각 연결되어 최대 출력을 얻게 된다.The driving main amplifier 210 and the driving auxiliary amplifier 220 of the driving amplifier stage 200 are respectively connected to the driving side first and second input matching circuits 610 and 620, The output terminals of the main amplifier 210 and the driving auxiliary amplifier 220 are respectively connected to the first and second output matching circuits 710 and 720 to obtain the maximum output.

한편, 최종 증폭단(100)의 최종 주 증폭기(110)와 최종 보조 증폭기(120) 입력단 각각은 구동 증폭단(200)의 구동 주 증폭기(210)와 구동 보조 증폭기(220)의 출력단 각각의 제1, 제2출력정합회로(710, 720)의 출력을 각각 입력받는 최종측 제1, 제2 입력정합 회로(810, 820)와 연결되고, 최종 증폭단(100)의 최종 주 증폭기(110)와 최종 보조 증폭기(120) 출력단 각각은 최종측 제1, 제2 출력정합 회로(910, 920)와 연결되어 최대 출력을 얻게 된다.The final main amplifier 110 and the final auxiliary amplifier 120 of the final amplifier stage 100 are respectively connected to the first and second output terminals of the driving main amplifier 210 and the driving auxiliary amplifier 220 of the driving amplifier stage 200, The first and second input matching circuits 810 and 820 are connected to the final output terminals of the first and second output matching circuits 710 and 720, Each of the output terminals of the amplifier 120 is connected to the first and second output matching circuits 910 and 920 to obtain the maximum output.

최종 주 증폭기(110)의 출력 전력은 λ/4 임피던스 변환기(310)를 통하여 최종 보조 증폭기(120)의 출력 전력과 함께 임피던스 정합회로(320)를 거쳐서 출력된다.The output power of the final main amplifier 110 is output through the impedance matching circuit 320 together with the output power of the final auxiliary amplifier 120 through the? / 4 impedance converter 310.

이때, 최종측 제1출력정합 회로(910)와 λ/4 임피던스 변환기(310)의 입력단 사이에는 설정된 최적의 길이로 조정된 제1옵셋 선로(1000)가 구성되고, 최종측 제2출력정합 회로(920)와 λ/4 임피던스 변환기(310)의 출력단 사이에는 설정된 최적의 길이로 조정된 제2옵셋 선로(1010)가 형성되어 백 오프 지점에서 최대 효율을 얻도록 한다.At this time, a first offset line 1000 adjusted to an optimal length is formed between the final-side first output matching circuit 910 and the input terminal of the? / 4 impedance converter 310, and the final- A second offset line 1010 adjusted to an optimal length set is formed between the output terminal of the? / 4 impedance converter 310 and the output terminal of the? / 4 impedance converter 310 so as to obtain the maximum efficiency at the back-off point.

여기서 Vi는 구동 보조 증폭기(220)의 입력전압이고, Vi_final은 구동 보조 증폭기(220)의 출력전압이자, 최종 보조 증폭기(120)의 입력전압이다.Where V i is the input voltage of the driving auxiliary amplifier 220 and V i_final is the output voltage of the driving auxiliary amplifier 220 and the input voltage of the final auxiliary amplifier 120.

Ip_drive와 Zi_final는 구동 보조 증폭기(220)의 출력전류와 최종 보조 증폭기(120)의 입력 임피던스를 나타낸다. I p_drive and Z i_final represent the output current of the driving auxiliary amplifier 220 and the input impedance of the final auxiliary amplifier 120.

최종 보조 증폭기(120)의 입력전압 Vi_final은 수학식 14에서와 같이 Ip_drive와 Zi_final 그리고 구동 보조 증폭기(220)의 trans-conductance(gm)로 표현할 수 있다.The input voltage V i_final of the final auxiliary amplifier 120 can be expressed by I p_drive and Z i_final and the trans-conductance (g m ) of the driving auxiliary amplifier 220 as shown in Equation (14).

Figure 112014050275031-pat00014
Figure 112014050275031-pat00014

보조 증폭기단(1110)의 게이트 바이어스는 보조 증폭기단(1110)의 최대 출력전류와 동작점을 결정하는 요인이다. The gate bias of the auxiliary amplifier stage 1110 is a factor determining the maximum output current and the operating point of the auxiliary amplifier stage 1110.

게이트-소스 전압을 조절하는 디지털 전압 제어부(500)로부터의 게이트 바이어스에 따른 최대 출력전류와 동작점의 변화를 알기 위해서 보조 증폭기단(1110)의 게이트 바이어스만이 동작점을 결정한다고 가정하고, 동작점을 도 6과 같은 입력전압 대 출력전류 곡선에서 표현하기 위해 동작점을 결정하는 게이트 바이어스를 최대 입력전압 Vi_max로 정규화하여 δ로 표현하였다.Assuming that only the gate bias of the auxiliary amplifier stage 1110 determines the operating point to know the maximum output current and the change of the operating point according to the gate bias from the digital voltage controller 500 for controlling the gate-source voltage, In order to express the point in the input voltage vs. output current curve as shown in FIG. 6, the gate bias for determining the operating point is normalized to the maximum input voltage V i_max and expressed as δ.

δdrive는 2단 불균형 도허티 구조에서 보조 증폭기단(1110)의 구동 보조 증폭기(220)의 게이트 바이어스 Vgs_drive로 결정되는 동작점을 나타내고 수학식15로 표현된다.delta drive represents the operating point determined by the gate bias V gs_drive of the driving auxiliary amplifier 220 of the auxiliary amplifier stage 1110 in the two-stage unbalanced Doherty structure and is expressed by Equation (15).

Figure 112014050275031-pat00015
Figure 112014050275031-pat00015

구동 보조 증폭기(220)의 동작점을 정의한 것과 같이 최종 보조 증폭기(120)의 게이트 바이어스 Vgs_fianl로 결정되는 동작점 δfinal을 정의하면 수학식16과 같이 나타낼 수 있다.Defining the operating point? Final determined by the gate bias V gs_fianl of the final auxiliary amplifier 120 as defining the operating point of the driving auxiliary amplifier 220 can be expressed by Equation (16).

Figure 112014050275031-pat00016
Figure 112014050275031-pat00016

2단 불균형 도허티 전력 증폭기의 전체 동작점 δ2s는 구동 보조 증폭기(220)와 최종 보조 증폭기(120)의 게이트 바이어스 Vgs_drive와 Vgs_final에 의하여 수학식 17로 나타낼 수 있다.The entire operating point 隆 2s of the two-stage unbalanced Doherty power amplifier can be expressed by Equation (17) by the gate biases V gs_drive and V gs_final of the driving auxiliary amplifier 220 and the final auxiliary amplifier 120.

Figure 112014050275031-pat00017
Figure 112014050275031-pat00017

도 6에서 Vgs_orig는 원하는 백-오프지점에서 보조 증폭기단(1110)이 동작하도록 인가된 구동 보조 증폭기(220)의 게이트 바이어스, Vgs_high는 보조 증폭기단(1110)의 출력전류가 최대값이 되도록 인가된 구동 보조 증폭기(220)의 게이트 바이어스, δ2s는 본 발명 2단 불균형 도허티 전력 증폭기의 보조 증폭기단(1110)에 높은 게이트 바이어스를 인가한 후 변화된 동작점을 나타낸다.6, V gs_orig is a gate bias of the driving auxiliary amplifier 220 applied to operate the auxiliary amplifier stage 1110 at a desired back-off point, and V gs_high is a gate bias of the driving auxiliary amplifier 220 such that the output current of the auxiliary amplifier stage 1110 becomes a maximum value The gate bias 隆2s of the applied driving auxiliary amplifier 220 represents a changed operating point after applying a high gate bias to the auxiliary amplifier stage 1110 of the unbalanced Doherty power amplifier of the second stage of the present invention.

종래의 경우에는 도 3에서와 같이 보조 증폭기의 최대출력전류를 상승시키기 위해 보조 증폭기의 게이트 바이어스를 높게 인가하면 보조 증폭기의 동작점은 원하는 백-오프 지점보다 빨리 동작하여 누설전류가 발생하였으나, 본 발명에서 제안하는 2단 불균형 도허티 전력 증폭기는 보조 증폭기단(1110)에서 두 개의 게이트 바이어스를 가지므로 동작점을 결정하는데 유연함을 가진다. In the conventional case, when the gate bias of the auxiliary amplifier is increased to increase the maximum output current of the auxiliary amplifier as shown in FIG. 3, the operating point of the auxiliary amplifier operates faster than the desired back-off point, The two-stage unbalanced Doherty power amplifier proposed in the present invention has flexibility in determining the operating point since it has two gate biases at the auxiliary amplifier stage 1110.

이때 수학식 15와 수학식 16을 통해서 알 수 있듯이 최종 보조 증폭기(120)의 게이트 바이어스는 구동 보조 증폭기(220)보다 Zi_final×gm 만큼 덜 동작점에 영향을 주기 때문에 최종 보조 증폭기(120)에서 게이트 바이어스를 높게 인가하여 출력전류를 증가시켜도 동작점의 변화는 미비하고 구동 보조 증폭기(220)는 최종 보조 증폭기(120)보다 동작점에 민감하다.Since the gate bias of the final auxiliary amplifier 120 affects the operating point less than the driving auxiliary amplifier 220 by Z i_final × g m as shown in Equations 15 and 16, The driving assist amplifier 220 is more sensitive to the operating point than the final auxiliary amplifier 120. In this case,

결과적으로 보조 증폭기단(1110)의 게이트 바이어스는 최대 출력전류와 동작점을 결정하는데 제안된 2단 불균형 도허티 전력 증폭기는 기존의 불균형 도허티 전력 증폭기보다 유연함을 가져 도 6과 같이 출력전력을 향상 시키면서 백-오프 지점에서 동작점을 유지할 수 있어 기존 불균형 도허티 구조의 문제점인 누설전류로 인한 효율의 감소없이 최대 PEP와 선형성 감소를 개선할 수 있게 된다.As a result, the gate bias of the auxiliary amplifier stage 1110 determines the maximum output current and the operating point. The proposed two-stage unbalanced Doherty power amplifier is more flexible than the conventional unbalanced Doherty power amplifier, - It is possible to maintain the operating point at the off-point, which can improve the maximum PEP and linearity reduction without decreasing the efficiency due to the leakage current, which is a problem of the existing unbalanced Doherty structure.

이와 같은 본 발명 2단 불균형 도허티 전력 증폭기의 보조 증폭기단(1110)의 출력전류의 변화는 도 7에서와 같이 나타내어 진다. 종래 불균형 도허티 전력 증폭기는 보조 증폭기단의 동작점을 유지시켜주지 못하고 최대출력전류를 상승시키는 반면 제안된 2단 불균형 도허티 전력 증폭기는 동작점을 유지시키면서 최대출력전류를 상승시켜준다. The change of the output current of the auxiliary amplifier stage 1110 of the unbalanced Doherty power amplifier of the second stage of the present invention is shown in FIG. The conventional unbalanced Doherty power amplifier does not maintain the operating point of the auxiliary amplifier stage and raises the maximum output current while the proposed two-stage unbalanced Doherty power amplifier increases the maximum output current while maintaining the operating point.

이로 인해 2단 불균형 도허티 전력 증폭기는 전체 백-오프 구간에서 효율의 저하없이 원하는 PEP를 얻을 수 있다. As a result, the two-stage unbalanced Doherty power amplifier can obtain a desired PEP without decreasing the efficiency in the entire back-off period.

이때, 도 8에서는 종래 불균형 도허티 전력 증폭기와 본 발명 2단 불균형 도허티 전력 증폭기의 효율과 선형성을 나타내고 있는데, 900 MHz 대역에서 10 MHz의 대역폭을 가지는 2-tone 신호를 사용하여 시뮬레이션한 결과 7.3 dB 백-오프 지점에서의 전력부가효율은 2.8 %, 선형성은 17.7 dB 개선되었다. 그리고 PEP 지점에서는 9.7 % 효율이 증가되었다.
In FIG. 8, efficiency and linearity of the conventional unbalanced Doherty power amplifier and the unbalanced Doherty power amplifier of the present invention are shown. In a 900 MHz band, a 2-tone signal having a bandwidth of 10 MHz is used, - Power addition efficiency at off-point is improved by 2.8% and linearity is improved by 17.7 dB. And at 9.7% efficiency at the PEP point.

본 발명을 첨부된 도면과 함께 설명하였으나, 이는 본 발명의 요지를 포함하는 다양한 실시 형태 중의 하나의 실시예에 불과하며, 당업계에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 하는 데에 그 목적이 있는 것으로, 본 발명은 상기 설명된 실시예에만 국한되는 것이 아님은 명확하다. 따라서, 본 발명의 보호범위는 하기의 청구범위에 의해 해석되어야 하며, 본 발명의 요지를 벗어나지 않는 범위 내에서의 변경, 치환, 대체 등에 의해 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함될 것이다. 또한, 도면의 일부 구성은 구성을 보다 명확하게 설명하기 위한 것으로 실제보다 과장되거나 축소되어 제공된 것임을 명확히 한다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it should be understood that various changes and modifications will be apparent to those skilled in the art. Obviously, the invention is not limited to the embodiments described above. Accordingly, the scope of protection of the present invention should be construed according to the following claims, and all technical ideas which fall within the scope of equivalence by alteration, substitution, substitution, Range. In addition, it should be clarified that some configurations of the drawings are intended to explain the configuration more clearly and are provided in an exaggerated or reduced size than the actual configuration.

100 : 최종 증폭기단 110 : 최종 주 증폭기
120 : 최종 보조 증폭기 200 : 구동 증폭기단
210 : 구동 주 증폭기 220 : 구동 보조 증폭기
310 : λ/4 임피던스 변환기 320 : 임피던스 정합회로
400 : 하이브리드 커플리 500 : 디지털 전압 제어부
600, 610, 620 : 구동측 입력정합회로
700, 710, 720 : 구동측 출력정합회로
800, 810, 820 : 최종측 입력정합회로
900, 910, 920 : 최종측 출력정합회로
1000, 1010 : 옵셋 선로 1100 : 주 증폭기단
1110 : 보조 증폭기단100: final amplifier stage 110: final main amplifier
120: final auxiliary amplifier 200: drive amplifier stage
210: driving main amplifier 220: driving auxiliary amplifier
310:? / 4 impedance converter 320: Impedance matching circuit
400: Hybrid coupling 500: Digital voltage controller
600, 610, 620: drive side input matching circuit
700, 710, 720: drive side output matching circuit
800, 810, 820: final side input matching circuit
900, 910, 920: Final-side output matching circuit
1000, 1010: offset line 1100: main amplifier stage
1110: Auxiliary amplifier stage

Claims (6)

최종 주 증폭기(110)가 λ/4 임피던스 변환기(310)에 연결되고, 최종 보조 증폭기(120)가 임피던스 정합회로(320)에 연결된 최종 증폭기단(100)과, 상기 최종 증폭기단(100)의 상기 최종 주 증폭기(110)를 구동하는 구동 주 증폭기(210)와, 상기 최종 보조 증폭기(120)를 구동하는 구동 보조 증폭기(220)가 하이브리드 커플러(400)에 연결된 구동 증폭단(200)으로 구성된 2단 불균형 도허티 전력 증폭장치에 있어서,
상기 구동 증폭단(200)의 구동 주 증폭기(210)와 구동 보조 증폭기(220)의 입력단 각각은 구동측 제1, 제2입력정합회로(610, 620)와 연결되고, 구동 증폭단(200)의 구동 주 증폭기(210)와 구동 보조 증폭기(220)의 출력단 각각은 제1, 제2출력정합회로(710, 720)와 각각 연결되며, 상기 최종 증폭기단(100)의 최종 주 증폭기(110)와 최종 보조 증폭기(120) 입력단 각각은 구동 증폭단(200)의 구동 주 증폭기(210)와 구동 보조 증폭기(220)의 출력단 각각의 상기 제1, 제2출력정합회로(710, 720)의 출력을 각각 입력받는 최종측 제1, 제2 입력정합 회로(810, 820)와 연결되고, 상기 최종 증폭기단(100)의 최종 주 증폭기(110)와 최종 보조 증폭기(120) 출력단 각각은 최종측 제1, 제2 출력정합 회로(910, 920)와 연결되고, 상기 최종측 제1출력정합 회로(910)와 상기 λ/4 임피던스 변환기(310)의 입력단 사이에는 설정된 길이로 조정된 제1옵셋 선로(1000)가 구성되고, 상기 최종측 제2출력정합 회로(920)와 λ/4 임피던스 변환기(310)의 출력단 사이에는 설정된 길이로 조정된 제2옵셋 선로(1010)가 형성되며,
상기 구동측 제 1 입력정합회로(610), 구동 주 증폭기(210), 구동측 제1출력정합회로(710), 최종 주 증폭기(110), 최종측 제 1 입력정합회로(810) 및 최종측 제1출력정합회로(910)가 주 증폭기단(1100)을 구성하고, 상기 구동측 제 2 입력정합회로(620), 구동 보조 증폭기(220), 구동측 제2출력정합회로(720), 최종 보조 증폭기(120), 최종측 제 2 입력정합회로(820) 및 최종측 제2출력정합회로(920)가 보조 증폭기단(1110)을 구성하며,
상기 2단 불균형 도허티 구조에서 보조 증폭기단(1110)의 구동 보조 증폭기(220)의 게이트 바이어스 Vgs_drive로 결정되는 동작점은
Figure 112016084315709-pat00026
로 결정되고,
상기 최종 보조 증폭기(120)의 게이트 바이어스 Vgs_fianl로 결정되는 동작점 δfinal는
Figure 112016084315709-pat00027
로 정의하며,
2단 불균형 도허티 전력 증폭기의 전체 동작점 δ2s는
상기 구동 보조 증폭기(220)와 상기 최종 보조 증폭기(120)의 게이트 바이어스 Vgs_drive와 Vgs_final에 의하여 Vgs_orig는 원하는 백-오프지점에서 상기 보조 증폭기단(1110)이 동작하도록 인가된 구동 보조 증폭기(220)의 게이트 바이어스이고, δ2s는 본 발명 2단 불균형 도허티 전력 증폭기의 보조 증폭기단(1110)에 게이트 바이어스를 인가한 후 변화된 동작점이라 하는 경우
Figure 112016084315709-pat00028
로 결정되는 것을 특징으로 하는 2단 불균형 도허티 전력 증폭장치.
The final amplifier stage 110 is connected to the? / 4 impedance converter 310 and the final auxiliary amplifier 120 is connected to the impedance matching circuit 320. The final amplifier stage 100 is connected to the final amplifier stage 100, A drive main amplifier 210 for driving the final main amplifier 110 and a drive auxiliary amplifier 220 for driving the final auxiliary amplifier 120 are connected to a drive amplifier stage 200 connected to the hybrid coupler 400, In the asymmetric Doherty power amplifying device,
The input terminals of the driving main amplifier 210 and the driving auxiliary amplifier 220 of the driving amplification stage 200 are respectively connected to the driving side first and second input matching circuits 610 and 620 and the driving amplification stage 200 The output terminals of the main amplifier 210 and the driving auxiliary amplifier 220 are respectively connected to the first and second output matching circuits 710 and 720. The final main amplifier 110 and final Each of the input terminals of the auxiliary amplifier 120 inputs the outputs of the first and second output matching circuits 710 and 720 of the driving main amplifier 210 and the driving auxiliary amplifier 220 of the driving amplifier stage 200, And the output terminals of the last main amplifier 110 and the final auxiliary amplifier 120 of the final amplifier stage 100 are connected to the first and second input matching circuits 810 and 820, respectively, Side output matching circuit 910 and the input terminal of the? / 4 impedance converter 310 are connected to the two output matching circuits 910 and 920, The first offset line 1000 is adjusted to a predetermined length and a second offset adjusted to a predetermined length is provided between the final-side second output matching circuit 920 and the output terminal of the? / 4 impedance converter 310. [ A line 1010 is formed,
The driving side first input matching circuit 610, the driving main amplifier 210, the driving side first output matching circuit 710, the final main amplifier 110, the final side first input matching circuit 810, The first output matching circuit 910 constitutes the main amplifier stage 1100 and the driving side second input matching circuit 620, the driving auxiliary amplifier 220, the driving side second output matching circuit 720, The auxiliary amplifier 120, the final-side second input matching circuit 820, and the final-side second output matching circuit 920 constitute an auxiliary amplifier stage 1110,
The operating point determined by the gate bias V gs_drive of the driving auxiliary amplifier 220 of the auxiliary amplifier stage 1110 in the two-stage unbalanced Doherty structure is
Figure 112016084315709-pat00026
Lt; / RTI >
The operating point [delta] final, which is determined by the gate bias V gs_fianl of the final auxiliary amplifier 120,
Figure 112016084315709-pat00027
Lt; / RTI >
The overall operating point δ 2s of the two-stage unbalanced Doherty power amplifier is
The driving auxiliary amplifier is applied to the sub-amplifier stage 1110 is operating in off point (- driving auxiliary amplifier 220 and the gate bias V gs_drive and the back desired by V gs_final V gs_orig of the last auxiliary amplifier (120) 220, and 隆2s is a gate bias of the auxiliary amplifier stage 1110 of the unbalanced Doherty power amplifier of the second stage of the present invention,
Figure 112016084315709-pat00028
Stage unbalanced Doherty power amplifying device.
삭제delete 삭제delete 삭제delete 제1항에 있어서,
상기 최종 주 증폭기(110)의 출력 전력은 상기 λ/4 임피던스 변환기(310)를 통하여 최종 보조 증폭기(120)의 출력 전력과 함께 상기 임피던스 정합회로(320)를 거쳐서 출력되도록 구성된 것을 특징으로 하는 2단 불균형 도허티 전력 증폭장치.
The method according to claim 1,
And the output power of the final main amplifier 110 is outputted through the impedance matching circuit 320 together with the output power of the final auxiliary amplifier 120 through the? / 4 impedance converter 310 However, unbalanced Doherty power amplifier.
제1항에 있어서,
상기 2단 불균형 도허티 전력 증폭장치는 상기 최종 보조 증폭기(120)와, 상기 구동 보조 증폭기(220)의 게이트-소스 전압을 조절하는 디지털 전압 제어부(800)가 더 구성됨을 특징으로 하는 2단 불균형 도허티 전력 증폭장치.
The method according to claim 1,
The two-stage unbalanced Doherty power amplifying apparatus may further include a final voltage amplifier (120) and a digital voltage controller (800) for adjusting a gate-source voltage of the driving auxiliary amplifier (220) Power amplifier.
KR1020140064012A 2014-05-27 2014-05-27 Two-Stage Unbalanced Doherty Power Amplifier KR101704541B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140064012A KR101704541B1 (en) 2014-05-27 2014-05-27 Two-Stage Unbalanced Doherty Power Amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140064012A KR101704541B1 (en) 2014-05-27 2014-05-27 Two-Stage Unbalanced Doherty Power Amplifier

Publications (2)

Publication Number Publication Date
KR20150136735A KR20150136735A (en) 2015-12-08
KR101704541B1 true KR101704541B1 (en) 2017-02-23

Family

ID=54872706

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140064012A KR101704541B1 (en) 2014-05-27 2014-05-27 Two-Stage Unbalanced Doherty Power Amplifier

Country Status (1)

Country Link
KR (1) KR101704541B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024080490A1 (en) * 2022-10-11 2024-04-18 삼성전자주식회사 Doherty power amplifier and electronic device comprising same

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109274339A (en) * 2018-10-18 2019-01-25 成都嘉纳海威科技有限责任公司 A kind of Doherty driving Doherty power amplifier
CN109951159B (en) * 2019-02-27 2023-05-02 上海华虹宏力半导体制造有限公司 Doherty power amplifier based on transformer
CN112511122A (en) * 2020-12-25 2021-03-16 中山大学 Doherty power amplifier based on phase control and manufacturing method
KR20230105034A (en) 2022-01-03 2023-07-11 주식회사 파라피에이 Two-stage Doherty power amplifier using differential structure and method of controlling the two-stage doherty power amplifier

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100760519B1 (en) * 2006-07-28 2007-09-20 김종헌 2stage doherty power amplifier
KR101097391B1 (en) 2010-10-04 2011-12-23 주식회사 피플웍스 Apparatus for dividing and controlling input of doherty power amplifier
KR101161215B1 (en) 2010-12-07 2012-07-02 광운대학교 산학협력단 Unbalanced doherty pover amplifier

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009031042A2 (en) * 2007-04-23 2009-03-12 Dali Systems, Co., Ltd. N-way doherty distributed power amplifier

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100760519B1 (en) * 2006-07-28 2007-09-20 김종헌 2stage doherty power amplifier
KR101097391B1 (en) 2010-10-04 2011-12-23 주식회사 피플웍스 Apparatus for dividing and controlling input of doherty power amplifier
KR101161215B1 (en) 2010-12-07 2012-07-02 광운대학교 산학협력단 Unbalanced doherty pover amplifier

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024080490A1 (en) * 2022-10-11 2024-04-18 삼성전자주식회사 Doherty power amplifier and electronic device comprising same

Also Published As

Publication number Publication date
KR20150136735A (en) 2015-12-08

Similar Documents

Publication Publication Date Title
US8710924B2 (en) Doherty amplifier circuit
US10218315B2 (en) Doherty amplifier
KR101704541B1 (en) Two-Stage Unbalanced Doherty Power Amplifier
US7589589B2 (en) Power amplifying apparatus and mobile communication terminal
US9496836B2 (en) Doherty amplifier
US7164316B2 (en) Series-Type Doherty Amplifier Without Hybrid Coupler
US7663434B2 (en) Doherty amplifier
US8400216B2 (en) 3-way Doherty power amplifier using driving amplifier
KR101145666B1 (en) Three-stage gan hemt doherty power amplifier for high frequency applications
US20040174212A1 (en) Doherty amplifier using adaptive bias control
CN108768308A (en) Asymmetric Doherty power amplifier based on transistor stack structure
US9209754B2 (en) Amplifier with adjustable load
KR101119374B1 (en) Asymmetrical Power Divider
WO2021104311A1 (en) Power amplifier combining device and power amplifier circuit
KR101284814B1 (en) 3-way Doherty Power Amplifier using Driving Amplifier
JP7281933B2 (en) amplifier
KR102558697B1 (en) Apparatus and methods for providing precise motion estimation learning model
KR101500570B1 (en) Asymmetric Doherty Amplifier
KR101021471B1 (en) Dynamic Doherty Power Amplifier
KR102407975B1 (en) Parallel combined output linear amplfier
WO2024087212A1 (en) Adjustment method for power amplifier apparatus and power amplifier apparatus
JP5652166B2 (en) Power amplifier, W-CDMA power amplifier, multiband power amplifier, and portable information terminal
KR20200043803A (en) Three-Stage Unbalanced Doherty Power Amplifier and Design Method thereof
Miranda et al. Dual dynamic biasing with input power precompensation for class-A/AB enhancement
KR20050108526A (en) Apparatus for combining a plurality of doherty amplifiers

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant