KR100760519B1 - 2stage doherty power amplifier - Google Patents
2stage doherty power amplifier Download PDFInfo
- Publication number
- KR100760519B1 KR100760519B1 KR1020060071179A KR20060071179A KR100760519B1 KR 100760519 B1 KR100760519 B1 KR 100760519B1 KR 1020060071179 A KR1020060071179 A KR 1020060071179A KR 20060071179 A KR20060071179 A KR 20060071179A KR 100760519 B1 KR100760519 B1 KR 100760519B1
- Authority
- KR
- South Korea
- Prior art keywords
- amplifier
- peaking
- driving
- stage
- main
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0288—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers using a main and one or several auxiliary peaking amplifiers whereby the load is connected to the main amplifier using an impedance inverter, e.g. Doherty amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/56—Modifications of input or output impedances, not otherwise provided for
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
- H03F3/602—Combinations of several amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/543—A transmission line being used as coupling element between two amplifying stages
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
Description
도 1은 본 발명에 따른 2단 도허티 전력 증폭 장치의 구성도1 is a block diagram of a two-stage Doherty power amplification apparatus according to the present invention
도 2는 본 발명의 도 1에 따른 출력 전류를 나타낸 도면2 is a view showing an output current according to FIG. 1 of the present invention;
도 3은 본 발명의 도 1에 따른 IMD 특성을 나타낸 도면3 is a view showing an IMD characteristic according to FIG. 1 of the present invention;
도 4는 본 발명의 도 1에 따른 6 dB 백-오프 지점에서의 출력 전류를 나타낸 도면4 shows the output current at a 6 dB back-off point according to FIG. 1 of the present invention.
도 5는 본 발명의 도 1에 따른 효율과 이득을 나타낸 도면5 is a view showing the efficiency and gain according to FIG. 1 of the present invention;
도 6은 본 발명의 도 1에 따른 디지털 전압 조절 장치의 변화에 따라 향상된 이득특성을 나타낸 도면6 is a view illustrating improved gain characteristics according to the change of the digital voltage regulating device according to FIG. 1 of the present invention.
도 7은 본 발명의 도 1에 따른 게이트-소스 전압변화 곡선을 나타낸 도면7 is a view illustrating a gate-source voltage change curve according to FIG. 1 of the present invention.
* 주요 도면부호에 대한 설명 ** Description of the main drawing codes *
100 : 증폭단 110 : 주 증폭기100: amplification stage 110: main amplifier
120 : 피킹 증폭기 200 : 구동단120: peaking amplifier 200: drive stage
210 : 주 구동 증폭기 220 : 피킹 구동 증폭기210: main drive amplifier 220: peaking drive amplifier
300 : 디지털 전압 조절 장치 400 : 90° 하이브리드 결합기300: digital voltage regulator 400: 90 ° hybrid coupler
501, 502, 503, 504 : 입력 정합회로501, 502, 503, 504: input matching circuit
601, 602, 603, 604 : 출력 정합회로601, 602, 603, 604: output matching circuit
701, 702 : 피킹 보상선로 800 : 임피던스 변환기701, 702: peaking compensation line 800: impedance converter
900 : 임피던스 정합회로 900: impedance matching circuit
본 발명은 2단 도허티 전력 증폭 장치에 관한 것으로서, 더욱 상세하게는 주 증폭기(110)와 피킹 증폭기(120)가 λ/4 임피던스변환기에 의하여 연결된 단일 푸쉬-풀 패키지 타입의 증폭단(100) 및 상기 증폭단(100)의 상기 주 증폭기(110)를 구동하는 주 구동 증폭기(210)와, 상기 피킹 증폭기(120)를 구동하는 피킹 구동 증폭기(220)가 싱글-엔디드 패키지 타입의 구동단(200)으로 이루어진 것을 특징으로 하는 2단 도허티 전력 증폭장치에 관한 것이다.The present invention relates to a two-stage Doherty power amplification device, and more particularly, a single push-pull package
종래의 도허티 전력 증폭 장치에 관한 기술로서, 공개특허공보 제 10-2005-0031663은 고출력 RF 도허티 전력 증폭기의 구현시 단일의 푸쉬-풀 패키지 소자를 사용하여 두 개의 싱글-엔디드 패키지소자를 사용하는 구성보다 작은 사이즈로 제작할 수 있게 하며 최대 효율을 갖는 피킹점을 얻기 위해 피킹 증폭기의 게이트-소스 전압과 피킹 보상 선로의 길이를 최적화 하여 높은 출력 전력에서 최대의 효율 특성을 얻을 수 있도록 한 도허티 전력 증폭 장치에 관한 기술이었다.As a technology related to a conventional Doherty power amplification apparatus, Korean Patent Laid-Open Publication No. 10-2005-0031663 uses two single-ended package elements by using a single push-pull package element when implementing a high output RF Doherty power amplifier. Doherty power amplification device that enables smaller size and optimizes the peak-to-peak voltage and peak compensation line length for peaking peaks for maximum efficiency. It was about technology.
그러나, 상기 종래의 기술은 1단 구조의 도허티 전력 증폭 장치로서, 피킹 증폭기에 Class C급의 낮은 게이트-소스 전압이 인가되면서 피킹 증폭기에서 얻을 수 있는 최대 출력 전력이 줄어들고, 피킹 증폭기의 트랜스 컨덕턴스가 도허티 증폭기의 고유 동작특성인 로드 모듈레이션을 일으키기에 충분하지 않게 되어, 주 증폭기와 피킹 증폭기가 포화되어 충분한 출력 전력을 얻지 못함으로써, 6dB 백-오프 지점에서 최대 효율을 나타내는 도허티 효율 특성을 갖지 못하고 선형성 또한 저하되는 문제점이 있었다. However, the conventional technology is a Doherty power amplifier having a single stage structure. As a low gate-source voltage of Class C is applied to the peaking amplifier, the maximum output power obtained from the peaking amplifier is reduced, and the transconductance of the peaking amplifier is reduced. It is not sufficient to cause load modulation, the inherent operating characteristic of the Doherty amplifier, and the main and peaking amplifiers do not saturate to obtain sufficient output power, resulting in a linearity without having the Doherty efficiency characteristic that exhibits maximum efficiency at the 6 dB back-off point. There was also a problem of deterioration.
따라서, 본 발명은 상기 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 구동단과 증폭단으로 형성된 2단 도허티 구조를 사용하여 6dB 백-오프 전력 출력 지점에서 최대효율을 발생하고, 피킹 구동 증폭기와 피킹 증폭기의 두 게이트-소스 전압을 조정하여 최적의 효율점이 생성되며, 디지털 전압 조절 장치를 구비하여 평탄한 이득 특성과 향상된 선형 특성을 발생하는 증폭 장치를 제공하는데 그 목적이 있다.Accordingly, the present invention has been made to solve the above problems, and an object of the present invention is to generate a maximum efficiency at the 6dB back-off power output point using a two-stage Doherty structure formed of a drive stage and an amplifier stage, It is an object of the present invention to provide an amplifying device that generates an optimum efficiency point by adjusting two gate-source voltages of a peaking amplifier and has a digital voltage adjusting device to generate flat gain characteristics and improved linear characteristics.
상기 목적을 달성하기 위하여 본 발명의 일실시예에 따른 2단 도허티 전력 증폭 장치는 주 증폭기(110)와 피킹 증폭기(120)가 λ/4 임피던스변환기에 의하여 연결된 푸쉬-풀 패키지 타입의 증폭단(100) 및 상기 증폭단(100)의 상기 주 증폭기(110)를 구동하는 주 구동 증폭기(210)와, 상기 피킹 증폭기(120)를 구동하는 피킹 구동 증폭기(220)가 싱글-엔디드 패키지 타입의 구동단(200)으로 이루어진 것을 특징으로 한다.In order to achieve the above object, a two-stage Doherty power amplifier according to an embodiment of the present invention includes a push-pull
본 발명의 일실시예에 따르면 상기 구동단(200)과 입력단 사이에 위치하며, 상기 구동단(200)의 주 구동 증폭기(210)와 상기 피킹 구동 증폭기(220) 각각에 입력되는 신호의 전력을 분배하고, 상기 피킹 구동 증폭기(220)에 인가되는 신호의 위상을 상기 주 구동 증폭기(210)에 인가되는 신호의 위상보다 90° 지연시키는 90 °하이브리드 결합기(400)가 구비되는 것을 특징으로 한다.According to an embodiment of the present invention, located between the
본 발명의 일실시예에 따르면 상기 증폭단(100)의 주 증폭기(110)와 상기 피킹 증폭기(120)의 출력단 각각에는 피킹 보상선로(701, 702)가 더 구비되는 것을 특징으로 한다.According to an embodiment of the present invention, each of the
본 발명의 일실시예에 따르면 상기 증폭단(100)의 피킹 증폭기(120) 입력단에 연결되고, 상기 구동단(200)의 피킹 구동 증폭기(220) 입력단에 연결되어 게이트-소스 전압을 조절하는 디지털 전압 조절 장치(300)가 더 구비되는 것을 특징으로 한다.According to an embodiment of the present invention, a digital voltage is connected to the input of the peaking
본 발명의 일실시예에 따르면 상기 디지털 전압 조절 장치(300)에 의한 상기 피킹 증폭기(120)와 피킹 구동 증폭기(220) 각각의 게이트-소스 전압조절과 상기 피킹 보상선로(701, 702)의 길이를 조절하여 6dB 백-오프된 지점에서 최적의 피크점을 갖는 것을 특징으로 한다.According to an embodiment of the present invention, the gate-source voltage regulation of the peaking
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일실시예들을 상세 히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 1은 본 발명에 따른 2단 도허티 전력 증폭 장치의 구성도로서, 주 증폭기(110)와 피킹 증폭기(120)가 λ/4 임피던스변환기에 의하여 연결된 단일 푸쉬-풀 패키지 타입의 증폭단(100) 및 상기 증폭단(100)의 상기 주 증폭기(110)를 구동하는 주 구동 증폭기(210)와, 상기 피킹 증폭기(120)를 구동하는 피킹 구동 증폭기(220)가 싱글-엔디드 패키지 타입의 구동단(200)이 형성되고, 상기 구동단(200)의 피킹 구동 증폭기(220) 입력단과 상기 증폭단(100)의 피킹 증폭기(120) 입력단에 연결되어 게이트-소스 전압을 조절하는 디지털 전압 조절장치(300)가 형성되며, 상기 주 구동 증폭기(210)와 상기 피킹 구동 증폭기(220)에 전력을 분배하고, 상기 피킹 구동 증폭기(220)의 위상이 상기 주 구동 증폭기(210)의 위상보다 90° 지연되게 하는 90°하이브리드 결합기(400)로 이루어진다.1 is a configuration diagram of a two-stage Doherty power amplifier according to the present invention, the
보다 상세하게는, 푸쉬-풀 패키지 타입으로 형성하는 증폭단(100)의 앞단에 싱글-엔디드 패키지 타입으로 형성된 구동단(200)을 형성하여 상기 구동단(200)은 입력 정합회로(501, 502)와 출력 정합회로(601, 602)를 이용하고, 상기 증폭단(100)은 입력 정합회로(503, 504)와 출력 정합회로(603, 604)를 이용하여 최대 출력을 얻게 된다.More specifically, the
또한, 입력 전력은 표면 장착 패키지(Surface Mount Package) 타입으로 상기 90° 하이브리드 결합기(400)를 통해 주 구동 증폭기(210)와 피킹 구동 증폭기(220)로 전달되고, 상기 주 구동 증폭기(210)와 상기 피킹 구동 증폭기(220)의 출력 전력이 각각 주 증폭기(110)와 피킹 증폭기(120)로 전달된다.In addition, the input power is transferred to the
게다가, 상기 주 증폭기(110)의 출력 전력은 λ/4 마이크로 스트립 임피던스 변환기(800)를 통하여 상기 피킹 증폭기(120)의 출력 전력과 함께 임피던스 정합회로(900)를 거쳐서 출력된다.In addition, the output power of the
특히, 상기 주 증폭기(110)와 상기 피킹 증폭기(120)의 출력단에 형성된 최적의 길이로 조절된 피킹 보상선로(701, 702)에 의하여 백-오프(back-off)지점에서 최대 효율을 얻을 수 있으며, 상기 피킹 구동 증폭기(220)와 상기 피킹 증폭기(210)의 두 게이트-소스 전압 조절에 의하여 최적의 효율 및 선형성능을 얻을 수 있다.In particular, the peak efficiency can be obtained at the back-off point by the
도 2는 본 발명의 도 1에 따른 출력 전류를 나타낸 도면으로서, 두 개의 게이트-소스 전압으로 동작점 조정이 가능하고 이것은, 피킹 구동 증폭기(220)와 피킹 증폭기(120)의 게이트 바이어스의 적절한 조절을 통하여 동작점과 ??은 유지하면서 증폭기의 특성을 변화시킬 수 있음을 의미한다.2 is a diagram illustrating the output current according to FIG. 1 of the present invention, in which operating point adjustment is possible with two gate-source voltages, which is appropriate adjustment of the gate bias of the peaking
따라서, 2단 도허티 증폭기는 1단 도허티 증폭기와 비교하여 더 높은 피킹 증폭기(120)의 게이트 바이어스를 인가하면서도 적절한 피킹 구동 증폭기(220)의 게이트 바이어스 조절로서 동일한 동작점을 유지할 수 있으며, 이를 통하여 피킹 증폭기(120)가 발생시킬 수 있는 최대 출력 전력을 향상 시킬 수 있다.Accordingly, the two-stage Doherty amplifier can apply the higher gate bias of the peaking
또한, 2단 도허티 증폭기의 전체 동작점이 1단 도허티 증폭기의 동작점과 동일하게 유지되고, 두 구조 모두 6dB 백-오프 이전에는 피킹 증폭기(120)의 DC 전력 소모가 없는 동일한 조건을 유지 할 수 있음을 알 수 있다.In addition, the entire operating point of the two-stage Doherty amplifier is kept the same as the operating point of the first-stage Doherty amplifier, and both structures can maintain the same condition without the DC power consumption of the peaking
특히, 2단 도허티 증폭기의 피킹 구동 증폭기(220)가 1단 도허티 증폭기의 구동 증폭기 보다 낮게 게이트 바이어스 되어, 6dB 백-오프 지점 이전에 상대적으로 구동단의 DC 전력 소모를 줄일 수 있게 되므로써, 6dB 백-오프 출력 전력 부근에서의 효율을 향상 시킬 수 있음을 알 수 있다. In particular, the
그리고, 2단 도허티 전력 증폭기 구조에서 피킹 구동 증폭기(220)와 피킹 증폭기(120)의 게이트-소스 전압(Vgs_pd, Vgs_p)은 각각 주 구동 증폭기(210)와 주 증폭기(110)의 게이트-소스 전압보다 낮게 인가 되어있고, 이러한 게이트-소스 전압 인가에 따라 주 구동 증폭기(210, Imd)와 피킹 구동 증폭기(220, Ipd)의 출력전류, 주 증폭기(110, Im)와 피킹 증폭기(120, Ip)의 출력 전류가 각각 입력 전압(Vin1)에 대하여 다르게 나타남을 알 수 있는데, 이는 낮은 게이트-소스 전압인가를 통한 트랜스-컨덕턴스(trans-conductance) 변화에 의한 것이다.In the two-stage Doherty power amplifier structure, the gate-source voltages Vgs_pd and Vgs_p of the peaking
게다가, 상기 트랜스-컨덕턴스 변화에 의하여 피킹 증폭기(120)의 최종 출력 전류(Ip)의 입력 전압(Vin1)에 대한 상승률이 향상되어, 도허티 증폭기의 특성인 로드-모듈레이션(Lode-modulation)이 충분히 발생되고, 이에 따라 더욱 더 이상적인 도허티 효율 곡선을 얻을 수 있다. In addition, the rate of increase of the final output current Ip of the
도 3은 본 발명의 도 1에 따른 IMD 특성을 나타낸 도면으로서, 종래의 1단 도허티 증폭기의 피킹 게이트-소스 전압이 0.5V로 인가되었을 때와 본 발명의 2단 도허티 증폭기의 피킹 구동 게이트-소스 전압(Vgs-pd)이 2.9V, 피킹 게이트-소스 전압(Vgs-p)이 2.3V로 인가되었을 때의 IMD 특성을 비교하는 것으로서, 중심주파수 2.140GHz에서 측정하면 상기 1단 도허티와 상기 2단 도허티의 IMD 특성은 비슷하다는 것을 알 수 있고, 하기 제시될 도 4를 통하여 본 발명의 2단 도허티가 동일한 IMD 특성에서 더 높은 효율을 갖는다는 것을 알 수 있다.3 is a diagram illustrating an IMD characteristic according to FIG. 1 of the present invention, when the peaking gate-source voltage of a conventional single stage Doherty amplifier is applied at 0.5V and the peaking driving gate source of the two stage Doherty amplifier of the present invention. This is a comparison of the IMD characteristics when the voltage Vgs-pd is 2.9 V and the peaking gate-source voltage Vgs-p is 2.3 V. When measured at a center frequency of 2.140 GHz, the first stage Doherty and the second stage are compared. It can be seen that the IMD characteristics of Doherty are similar, and it can be seen from FIG. 4 to be presented below that the two-stage Doherty of the present invention has higher efficiency at the same IMD characteristics.
도 4는 본 발명의 도 1에 따른 6 dB 백-오프 지점에서의 출력 전류를 나타낸 도면으로서, 중심주파수 2.140GHz, tone spacing 10MHz의 2tone 신호를 사용하였을 때, 종래의 1단 도허티 증폭기의 피킹 증폭기와 본 발명의 2단 도허티 증폭기의 피킹 증폭기(120)가 같은 게이트-소스 전압(Vgs_p=2.3V)을 나타내지만, 본 발명의 2단 도허티의 피킹 증폭기(120)가 더 높은 입력전력에서 동작되며, 본 발명의 2단 도허티 PAE(Power added efficiency)는 6dB 백-오프 출력 전력에서 약 5%정도 향상됨을 알 수 있다.4 is a diagram illustrating an output current at a 6 dB back-off point according to FIG. 1 of the present invention, when a two-tone signal having a center frequency of 2.140 GHz and a tone spacing of 10 MHz is used, and a peaking amplifier of a conventional single stage Doherty amplifier And the peaking
이는, 본 발명의 2단 도허티 증폭기의 피킹 증폭기(120)가 종래의 1단 도허티 증폭기의 피킹 증폭기와 같은 게이트-소스 전압을 가지면서도, 낮게 게이트-소스 전압을 갖는 피킹 구동 증폭기(220)의 영향으로 보다 향상된 동작점을 갖게 된 것이며, 전술한 2단으로 구성된 피킹 증폭기(120)의 트랜스-컨덕턴스(trans-conductance)의 영향에 기인한다.This is because the peaking
또한, 종래의 1단 도허티 증폭기의 피킹 증폭기가 0.5V로 인가 되었을 때, 상기 도 3을 통하여 설명하였던 것과 같이 동일한 IMD 특성을 가지면서 6 dB 백-오프 지점에서의 효율이 약 2%정도 향상됨을 알 수 있다. In addition, when the peaking amplifier of the conventional single stage Doherty amplifier is applied at 0.5V, the efficiency at the 6 dB back-off point is improved by about 2% with the same IMD characteristics as described with reference to FIG. Able to know.
따라서, 본 발명의 2단 도허티 증폭기를 사용함으로써 보다 손쉽게 도허티 효율 특성을 얻을 수 있음을 알 수 있다.Therefore, it can be seen that the Doherty efficiency characteristic can be more easily obtained by using the two-stage Doherty amplifier of the present invention.
도 5는 본 발명의 도 1에 따른 효율과 이득을 나타낸 도면으로서, 여러 가지 게이트-소스 전압의 조합으로 다양한 특성을 얻고, 적당한 게이트-소스 전압 조절 에 따라 같은 효율 피크점을 가지면서, 보다 향상된 효율과 이득 곡선을 얻을 수 있다.5 is a view illustrating the efficiency and gain according to FIG. 1 of the present invention, which obtains various characteristics by various gate-source voltage combinations and has the same efficiency peak point according to proper gate-source voltage adjustment, Efficiency and gain curves can be obtained.
도 6은 본 발명의 도 1에 따른 디지털 전압 조절 장치의 변화에 따라 향상된 이득특성을 나타낸 도면으로서, 도허티 전력 증폭기는 A와같이 2단으로 구성된 피킹 증폭기(120)가 동작하는 지점부터 이득특성이 저하되는 단점을 가지고 있다. 여기에 게이트-소스 전압을 조절하는 디지털 전압 조절 장치(300)를 추가하여 B와 같이 P1dB 점까지 이득특성을 보정하여 AM-AM 특성을 향상 시킬 수 있다.FIG. 6 is a diagram illustrating improved gain characteristics according to a change in the digital voltage regulating device according to FIG. 1 of the present invention. The Doherty power amplifier has a gain characteristic from a point at which the peaking
특히, 상기와 같은 이득특성을 얻기 위해 아날로그 장치가 아닌 디지털 장치를 사용하면 회로의 사이즈를 줄일 수 있고, 게이트-소스 전압을 정확한 값으로 조절이 용이하며, 전력 증폭기가 교체되거나 전력 증폭기의 특성이 변하여도 내부 프로그램의 조절로써 재사용이 용이한 효과가 있다.In particular, using a digital device instead of an analog device to achieve the above gain characteristics can reduce the size of the circuit, it is easy to adjust the gate-source voltage to the correct value, the power amplifier is replaced or the characteristics of the power amplifier Even if it is changed, it is easy to reuse by controlling the internal program.
도 7은 본 발명의 도 1에 따른 게이트-소스 전압변화 곡선을 나타낸 도면으로서, 게이트-소스 전압은 2단으로 구성된 피킹 증폭기(120)가 동작하는 지점부터 일정한 이득을 유지할 수 있도록 조절해 주어야 하며, 이를 위해 입력전력의 레벨에 따른 게이트-소스 전압을 구한다.7 is a view showing a gate-source voltage change curve according to FIG. 1 of the present invention, and the gate-source voltage should be adjusted to maintain a constant gain from the operation point of the picking
지금까지 본 발명에 대해서 상세히 설명하였으나, 그 과정에서 언급한 실시예는 예시적인 것일 뿐이며, 한정적인 것이 아님을 분명히 하고, 본 발명은 이하의 특허청구범위에 의해 제공되는 본 발명의 기술적 사상이나 분야를 벗어나지 않는 범위내에서, 균등하게 대처될 수 있는 정도의 구성요소 변경은 본 발명의 범위에 속한다 할 것이다.The present invention has been described in detail so far, but the embodiments mentioned in the process are only illustrative and are not intended to be limiting, and the present invention is provided by the following claims and the technical spirit and field of the present invention. Within the scope not departing from the scope of the present invention, changes in the components to the extent that they can be dealt with evenly will fall within the scope of the present invention.
이상에서 설명한 바와 같이 본 발명은 구동단과 증폭단으로 형성된 2단 도허티 구조를 사용하여 6dB 백-오프 전력 출력 지점에서 최대효율을 발생하는 효과가 있고, 피킹 구동 증폭기와 피킹 증폭기의 두 게이트-소스 전압을 조정하여 최적의 효율점이 생성되는 효과가 있을 뿐만 아니라, 디지털 전압 조절 장치를 구동단의 피킹 구동 증폭기 출력단과 증폭단의 피킹 증폭기 입력단에 연결하여 평탄한 이득 특성과 향상된 선형 특성을 발생하는 효과가 있다. As described above, the present invention has the effect of generating the maximum efficiency at the 6dB back-off power output point by using the two-stage Doherty structure formed of the driving stage and the amplifying stage, and the two gate-source voltages of the peaking driving amplifier and the peaking amplifier Not only is there an effect of generating an optimum efficiency point by adjusting, but also a digital voltage regulator is connected to the peak driving amplifier output terminal of the driving stage and the peaking amplifier input terminal of the amplifying stage to generate flat gain characteristics and improved linear characteristics.
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060071179A KR100760519B1 (en) | 2006-07-28 | 2006-07-28 | 2stage doherty power amplifier |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060071179A KR100760519B1 (en) | 2006-07-28 | 2006-07-28 | 2stage doherty power amplifier |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100760519B1 true KR100760519B1 (en) | 2007-09-20 |
Family
ID=38738394
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060071179A KR100760519B1 (en) | 2006-07-28 | 2006-07-28 | 2stage doherty power amplifier |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100760519B1 (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101091971B1 (en) * | 2010-06-01 | 2011-12-09 | 포항공과대학교 산학협력단 | Double doherty power amplifier |
KR101119374B1 (en) * | 2009-11-26 | 2012-03-06 | 한국과학기술원 | Asymmetrical Power Divider |
WO2012146016A1 (en) * | 2011-04-29 | 2012-11-01 | 中兴通讯股份有限公司 | Power amplifier device and power amplifier circuit |
WO2014161362A1 (en) * | 2013-07-25 | 2014-10-09 | 中兴通讯股份有限公司 | Doherty power amplifier |
KR20150136735A (en) * | 2014-05-27 | 2015-12-08 | 광운대학교 산학협력단 | Two-Stage Unbalanced Doherty Power Amplifier |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20040043306A (en) * | 2002-11-18 | 2004-05-24 | 학교법인 포항공과대학교 | Signal amplifier by using a doherty amplifier |
KR20050108526A (en) * | 2004-05-12 | 2005-11-17 | 삼성전자주식회사 | Apparatus for combining a plurality of doherty amplifiers |
KR20060053159A (en) * | 2004-08-26 | 2006-05-19 | 닛본 덴끼 가부시끼가이샤 | Circuit for parallel operation of doherty amplifiers |
JP2006197556A (en) | 2004-12-15 | 2006-07-27 | Hitachi Kokusai Electric Inc | Amplifier |
-
2006
- 2006-07-28 KR KR1020060071179A patent/KR100760519B1/en not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20040043306A (en) * | 2002-11-18 | 2004-05-24 | 학교법인 포항공과대학교 | Signal amplifier by using a doherty amplifier |
KR20050108526A (en) * | 2004-05-12 | 2005-11-17 | 삼성전자주식회사 | Apparatus for combining a plurality of doherty amplifiers |
KR20060053159A (en) * | 2004-08-26 | 2006-05-19 | 닛본 덴끼 가부시끼가이샤 | Circuit for parallel operation of doherty amplifiers |
JP2006197556A (en) | 2004-12-15 | 2006-07-27 | Hitachi Kokusai Electric Inc | Amplifier |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101119374B1 (en) * | 2009-11-26 | 2012-03-06 | 한국과학기술원 | Asymmetrical Power Divider |
US8344824B2 (en) | 2009-11-26 | 2013-01-01 | Samsung Electro-Mechanics Co., Ltd. | Asymmetric power divider |
KR101091971B1 (en) * | 2010-06-01 | 2011-12-09 | 포항공과대학교 산학협력단 | Double doherty power amplifier |
WO2012146016A1 (en) * | 2011-04-29 | 2012-11-01 | 中兴通讯股份有限公司 | Power amplifier device and power amplifier circuit |
US8797099B2 (en) | 2011-04-29 | 2014-08-05 | Zte Corporation | Power amplifier device and power amplifier circuit thereof |
WO2014161362A1 (en) * | 2013-07-25 | 2014-10-09 | 中兴通讯股份有限公司 | Doherty power amplifier |
US9800209B2 (en) | 2013-07-25 | 2017-10-24 | Xi'an Zhongxing New Software Co. Ltd. | Doherty power amplifier |
KR20150136735A (en) * | 2014-05-27 | 2015-12-08 | 광운대학교 산학협력단 | Two-Stage Unbalanced Doherty Power Amplifier |
KR101704541B1 (en) * | 2014-05-27 | 2017-02-23 | 광운대학교 산학협력단 | Two-Stage Unbalanced Doherty Power Amplifier |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7295064B2 (en) | Doherty amplifier | |
US7560984B2 (en) | Transmitter | |
KR101092681B1 (en) | Power amplifier controller circuit | |
CN101401261B (en) | Power amplifier controller circuit | |
US7589589B2 (en) | Power amplifying apparatus and mobile communication terminal | |
US20120299659A1 (en) | Efficiency improvement of doherty power amplifier using supply switching and digitally controlled gate bias modulation of peaking amplifier | |
US20100079210A1 (en) | Power amplification device | |
KR100760519B1 (en) | 2stage doherty power amplifier | |
JP5655655B2 (en) | Doherty amplifier | |
US20070210871A1 (en) | Adaptive linear amplifier | |
KR101704541B1 (en) | Two-Stage Unbalanced Doherty Power Amplifier | |
JP2000174559A (en) | Microwave power amplifier | |
JP5522843B2 (en) | Power amplifier | |
CN107017848B (en) | Power amplifying circuit and operation method thereof | |
JP7281933B2 (en) | amplifier | |
WO2015029462A1 (en) | Power amplification device and control method for power amplification device | |
KR101320146B1 (en) | Power amplifier module having bias circuit | |
TWI572134B (en) | Power control method of amplifier module | |
JP4739249B2 (en) | Amplifier and Doherty amplifier using the same | |
JP3827130B2 (en) | Feed forward amplifier | |
JP7258236B2 (en) | doherty amplifier | |
KR101021471B1 (en) | Dynamic Doherty Power Amplifier | |
WO2021059381A1 (en) | Power amplifier | |
JP2006319533A (en) | Amplifier | |
US20100033244A1 (en) | Power amplifier system and control method and control device thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20100914 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |