KR102558697B1 - Apparatus and methods for providing precise motion estimation learning model - Google Patents
Apparatus and methods for providing precise motion estimation learning model Download PDFInfo
- Publication number
- KR102558697B1 KR102558697B1 KR1020210129059A KR20210129059A KR102558697B1 KR 102558697 B1 KR102558697 B1 KR 102558697B1 KR 1020210129059 A KR1020210129059 A KR 1020210129059A KR 20210129059 A KR20210129059 A KR 20210129059A KR 102558697 B1 KR102558697 B1 KR 102558697B1
- Authority
- KR
- South Korea
- Prior art keywords
- transistor
- amplifier
- class
- impedance
- doherty power
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0288—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers using a main and one or several auxiliary peaking amplifiers whereby the load is connected to the main amplifier using an impedance inverter, e.g. Doherty amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
- H03F1/347—Negative-feedback-circuit arrangements with or without positive feedback using transformers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/56—Modifications of input or output impedances, not otherwise provided for
- H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/192—A hybrid coupler being used at the input of an amplifier circuit
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
본 발명은 이중 모드 도허티 전력증폭장치에 관한 것으로, 이중 모드 도허티 전력증폭장치는 제1 트랜지스터, 제2 트랜지스터, 제3 트랜지스터 및 제4 트랜지스터; 상기 제1 트랜지스터와 상기 제2 트랜지스터에 입력단이 연결된 제1 임피던스 변조기; 상기 제3 트랜지스터와 상기 제4 트랜지스터에 입력단이 연결된 제2 임피던스 변조기; 및 제1 임피던스 변조기의 출력단과 제2 임피던스 변조기의 출력단에 입력단이 연결되고, 부하에 출력단이 연결되어 로드 임피던스를 변조하는 제3 임피던스 변조기를 포함하고, 상기 제1 임피던스 변조기, 제2 임피던스 변조기 및 제3 임피던스 변조기는 상기 제1 트랜지스터, 제2 트랜지스터, 제3 트랜지스터 및 제4 트랜지스터에 입력되는 게이트 바이어스에 따라 두가지 부하 변조 동작으로 로드 임피던스를 변조하여 제1 도허티 전력 증폭 모드 또는 제2 도허티 전력 증폭 모드로 스위칭 동작하는 것을 특징으로 한다. The present invention relates to a dual mode Doherty power amplifier, which includes a first transistor, a second transistor, a third transistor and a fourth transistor; a first impedance modulator having input terminals connected to the first transistor and the second transistor; a second impedance modulator having input terminals connected to the third transistor and the fourth transistor; and a third impedance modulator having an input terminal connected to an output terminal of the first impedance modulator and an output terminal of the second impedance modulator, and having an output terminal connected to a load to modulate a load impedance, wherein the first impedance modulator, the second impedance modulator, and the third impedance modulator modulate the load impedance in two load modulation operations according to gate biases input to the first transistor, the second transistor, the third transistor, and the fourth transistor, and switch to a first Doherty power amplification mode or a second Doherty power amplification mode. .
Description
본 발명은 이중 모드 도허티 전력증폭기에 관한 것으로, 보다 구체적으로 로드 임피던스 변조 기법을 이용하여 이중 모드로 동작하는 도허티 전력증폭기에 관한 것이다. The present invention relates to a dual mode Doherty power amplifier, and more particularly, to a Doherty power amplifier operating in a dual mode using a load impedance modulation technique.
최근의 무선 통신 시스템은 많은 데이터 용량을 처리하기 위하여 높은 첨두치 대비 평균 전력 비(Peak to Average Power Ratio, PAPR)를 갖는 변조 방식을 이용한다. A recent wireless communication system uses a modulation scheme having a high peak to average power ratio (PAPR) in order to process a large amount of data.
이렇게 높은 PAPR을 갖는 변조 신호를 선형적으로 증폭하기 위해서, 전력 증폭 장치(power amplifier, PA)는 최대 출력 영역이 아닌 백오프(back-off) 영역에서 주로 동작하게 된다.In order to linearly amplify a modulated signal having such a high PAPR, a power amplifier (PA) mainly operates in a back-off region rather than a maximum output region.
이 경우, 전력 증폭 장치의 효율이 최대 출력 영역에서 동작할 때의 효율에 비해 급격히 감소하게 되는데, 전력 증폭 장치의 효율 감소는 전력 소모량을 상승시키며, 특히 모바일 디바이스의 배터리 사용량을 증가시킨다.In this case, the efficiency of the power amplification device is rapidly reduced compared to the efficiency when the power amplification device operates in the maximum output region, and the decrease in efficiency of the power amplification device increases power consumption, and in particular, increases battery usage of the mobile device.
최근 연구에 따르면, 두 개의 증폭기를 이용하여 부하 임피던스 변조 방식으로 백오프(back-off) 영역에서의 전력 증폭 장치의 효율을 개선하는 도허티 전력 증폭 장치 구조가 제안되었다.According to a recent study, a Doherty power amplifier structure that improves the efficiency of the power amplifier in a back-off region using a load impedance modulation method using two amplifiers has been proposed.
이와 같은 전력 증폭 장치의 효율을 개선하는 도허티 전력 증폭 장치의 부하 임피던스 변조 동작은 Class-AB 바이어스의 캐리어 증폭기(Carrier PA)와 Class-C 바이어스의 피킹 증폭기(Peaking PA)를 이용하여 구현된다. The load impedance modulation operation of the Doherty power amplifier to improve the efficiency of such a power amplifier is implemented using a Class-AB bias carrier amplifier (Carrier PA) and a Class-C bias peaking amplifier (Peaking PA).
도허티 전력 증폭 장치의 높은 출력 전력 영역[하이 출력 레벨]에서는 두 증폭기가 같은 전력을 출력하지만, 낮은 출력 전력 영역[로우 출력 레벨]에서는 캐리어 증폭기(Carrier PA)만 동작하고 피킹 증폭기(Peaking PA)는 꺼진다. In the high output power region [high output level] of the Doherty power amplifier, both amplifiers output the same power, but in the low output power region [low output level], only the carrier amplifier (Carrier PA) operates and the peaking amplifier (Peaking PA) is turned off.
이와 같이, 캐리어 증폭기와 피킹 증폭기의 부하 임피던스는 출력 전력 크기에 따라 변조되며, 외부의 추가적인 회로 없이 백오프 영역에서의 효율을 크게 개선할 수 있고, 복잡한 컨트롤 알고리즘 없이 두 증폭기의 게이트 바이어스 차이 만을 이용하기 때문에 시스템의 복잡도를 증가시키지 않는다.As such, the load impedances of the carrier amplifier and the peaking amplifier are modulated according to the magnitude of the output power, the efficiency in the backoff region can be greatly improved without an additional external circuit, and the complexity of the system is not increased because only the gate bias difference between the two amplifiers is used without a complicated control algorithm.
가장 기본적인 2-way 대칭 도허티 전력증폭기는 피크 출력 전력보다 6dB 백 오프 된 지점에서 두번째 효율 피크 값을 갖는다. 따라서 변조신호의 PAPR이 약 6dB 인 경우 전력증폭기는 매우 높은 효율로 동작한다. 하지만 6dB보다 큰 PAPR을 갖는 변조신호의 경우 신호를 선형적으로 증폭하기 위한 평균 출력 전력이 백 오프 되면서 동작 지점에서의 효율이 점점 감소하게 된다. The most basic 2-way symmetrical Doherty power amplifier has a second efficiency peak value at a point 6dB back off the peak output power. Therefore, when the PAPR of the modulated signal is about 6 dB, the power amplifier operates with very high efficiency. However, in the case of a modulated signal having a PAPR greater than 6 dB, the efficiency at the operating point gradually decreases as the average output power for linearly amplifying the signal is backed off.
따라서, 이러한 문제를 해결하고자 6dB 이상의 백 오프 동작을 하는 도허티 전력증폭기를 설계하기 위한 여러 구조가 연구되었다. 대표적인 방식으로는 peaking PA의 트랜지스터 사이즈를 carrier PA에 비해 크게 구성하여 동작시키는 비대칭 전력증폭기 구조가 있다. Peaking PA를 더 크게 설정하여 도허티 전력증폭기를 구성하는 경우, 서로 다른 두개의 트랜지스터를 사용하여 1:2 사이즈 비율의 트랜지스터로 carrier 및 peaking PA를 구성하여 비대칭 도허티 전력증폭기를 구성할 수 있다. 이것에서 변형된 구조로서. 한 개의 carrier PA 및 두 개의 peaking PA들을 사용하는 (예를 들어 carrier PA:peaking1 PA:peaking2 PA=1:1:1 비율의 트랜지스터 사이즈) 3-way 도허티 전력증폭기가 있다. 또한, 3-way 구조에서 peaking1과 peaking2의 turn-on timing을 다르게 하여 3개의 효율 피크 값을 만들어내는 3-stage 도허티 전력증폭기 등의 구조가 연구되었다.Therefore, in order to solve this problem, various structures for designing a Doherty power amplifier having a back-off operation of 6 dB or more have been studied. As a representative method, there is an asymmetrical power amplifier structure in which the transistor size of the peaking PA is larger than that of the carrier PA. When a Doherty power amplifier is configured by setting the peaking PA to be larger, an asymmetric Doherty power amplifier can be configured by configuring a carrier and a peaking PA with transistors having a size ratio of 1:2 using two different transistors. As a structure transformed from this. There is a 3-way Doherty power amplifier using one carrier PA and two peaking PAs (for example carrier PA:peaking1 PA:peaking2 PA = 1:1:1 transistor size ratio). In addition, in the 3-way structure, a structure such as a 3-stage Doherty power amplifier that creates three efficiency peak values by differentiating the turn-on timing of peaking 1 and peaking 2 was studied.
2-way 대칭 도허티 전력증폭기는 6dB 만큼만 백 오프 된 지점에서 피크 효율을 갖는 동작을 하며, 입력 전력을 2-way로 분배하기 때문에 전력 이득이 높은 특성이 있다. 3-stage 비대칭 도허티 전력증폭기는 6dB보다 큰 백오프 지점에서 (carrier PA : peaking PA1 : peaking PA2 = 1 : 1 : 2 인 경우 백 오프는 12 dB) 피크 효율을 갖는 동작을 하지만 입력 전력을 3-way로 분배하기 때문에 전력 이득이 낮아진다. The 2-way symmetrical Doherty power amplifier operates with peak efficiency at a point backed off by only 6 dB, and has a characteristic of high power gain because the input power is distributed in 2-way. The 3-stage asymmetric Doherty power amplifier operates with peak efficiency at a backoff point greater than 6dB (carrier PA: peaking PA1: peaking PA2 = 1: 1: 2, the backoff is 12 dB), but the power gain is lowered because the input power is distributed in 3-way.
한편, 최근의 무선 통신 시스템에서는 하나의 통신 대역 안에서도 여러가지 규격을 갖는 변조 신호들이 이용된다. 서로 다른 규격의 변조신호들은 신호의 대역폭 및 변조방식 등에 따라 PAPR이 달라지게 된다. 최근 데이터 전송속도를 증가시키기 위해 신호의 변조방식이 복잡해지게 되고, 변조신호의 PAPR은 점점 증가하게 되었다. 같은 전력증폭기에서도 변조 신호의 종류에 따라 신호를 선형적으로 증폭하기 위한 평균 출력 전력이 달라지며, 이에 따른 전력증폭기의 효율도 달라지게 된다.Meanwhile, in a recent wireless communication system, modulation signals having various standards are used even within one communication band. Modulated signals of different standards have different PAPRs depending on the bandwidth and modulation method of the signal. Recently, in order to increase the data transmission rate, the signal modulation method has become complicated, and the PAPR of the modulated signal has gradually increased. Even in the same power amplifier, the average output power for linearly amplifying the signal varies depending on the type of modulated signal, and thus the efficiency of the power amplifier also varies.
따라서, 하나의 회로에서, 변조 신호 혹은 평균 출력 전력에 따라 모드를 나누어 큰 전력이득이 필요할 때는 모드 1을 사용하고 더 큰 백 오프 지점에서 높은 효율이 필요할 때는 모드 2를 사용하여 성능을 최적화 시킬 수 있는 이중 모드 도허티 전력 증폭기가 요구된다. Therefore, in one circuit, a dual mode Doherty power amplifier capable of optimizing performance by dividing modes according to the modulation signal or average output power, using mode 1 when a large power gain is required and using mode 2 when high efficiency is required at a larger back-off point is required.
따라서, 본 발명은 상기 요구에 따라, 동일 회로에서 2단 임피던스 변조기를 이용하여 서로 다른 모드로 동작하는 도허티 전력 증폭기를 제공한다. Accordingly, the present invention provides Doherty power amplifiers operating in different modes using a two-stage impedance modulator in the same circuit in accordance with the above requirements.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다.The technical problems of the present invention are not limited to the technical problems mentioned above, and other technical problems not mentioned will be clearly understood by those skilled in the art from the description below.
상기 목적을 달성하기 위해, 본 발명의 일 실시예에서 제공하는 이중 모드 도허티 전력증폭장치는 제1 트랜지스터, 제2 트랜지스터, 제3 트랜지스터 및 제4 트랜지스터; 상기 제1 트랜지스터와 상기 제2 트랜지스터에 입력단이 연결된 제1 임피던스 변조기; 상기 제3 트랜지스터와 상기 제4 트랜지스터에 입력단이 연결된 제2 임피던스 변조기; 및 제1 임피던스 변조기의 출력단과 제2 임피던스 변조기의 출력단에 입력단이 연결되고, 부하에 출력단이 연결되어 로드 임피던스를 변조하는 제3 임피던스 변조기를 포함하고, 상기 제1 임피던스 변조기, 제2 임피던스 변조기 및 제3 임피던스 변조기는 상기 제1 트랜지스터, 제2 트랜지스터, 제3 트랜지스터 및 제4 트랜지스터에 입력되는 게이트 바이어스에 따라 두가지 부하 변조 동작으로 로드 임피던스를 변조하여 제1 도허티 전력 증폭 모드 또는 제2 도허티 전력 증폭 모드로 스위칭 동작하는 것을 특징으로 한다. In order to achieve the above object, a dual mode Doherty power amplifier provided by an embodiment of the present invention includes a first transistor, a second transistor, a third transistor and a fourth transistor; a first impedance modulator having input terminals connected to the first transistor and the second transistor; a second impedance modulator having input terminals connected to the third transistor and the fourth transistor; and a third impedance modulator having an input terminal connected to an output terminal of the first impedance modulator and an output terminal of the second impedance modulator, and having an output terminal connected to a load to modulate a load impedance, wherein the first impedance modulator, the second impedance modulator, and the third impedance modulator modulate the load impedance in two load modulation operations according to gate biases input to the first transistor, the second transistor, the third transistor, and the fourth transistor, and switch to a first Doherty power amplification mode or a second Doherty power amplification mode. .
일 실시예에서, 상기 제1 도허티 전력 증폭 모드와 상기 제2 도허티 전력 증폭 모드는 서로 상이한 캐리어 증폭기와 피킹 증폭기의 개수의 비를 갖는 것을 특징으로 한다. In one embodiment, the first Doherty power amplification mode and the second Doherty power amplification mode may have different ratios of the number of carrier amplifiers and peaking amplifiers.
일 실시예에서, 상기 제1 도허티 전력 증폭 모드는 캐리어 증폭기와 피킹 증폭기의 개수의 비가 2:2인 2웨이 대칭 도허티 전력증폭 모드이고, 상기 제2 도허티 전력 증폭 모드는 캐리어 증폭기와 피킹 증폭기의 개수의 비가 1:3인 3-stage 비대칭 도허티 전력증폭 모드인 것을 특징으로 한다. In one embodiment, the first Doherty power amplification mode is a 2-way symmetric Doherty power amplification mode in which the ratio of the number of carrier amplifiers to peaking amplifiers is 2:2, and the second Doherty power amplification mode is a 3-stage asymmetric Doherty power amplification mode in which the ratio of the number of carrier amplifiers to peaking amplifiers is 1:3.
일 실시예에서, 상기 제1 도허티 전력 증폭 모드는 제1 트랜지스터와 제3 트랜지스터를 class-AB의 캐리어 증폭기로 하고, 제2 트랜지스터 및 제4 트랜지스터를 class-C의 피킹 증폭기로 하고, 상기 제2 도허티 전력 증폭 모드는 제1 트랜지스터를 class-AB의 캐리어 증폭기로 하고, 제3 트랜지스터를 class-C의 피킹 증폭기로 하고, 제2 트랜지스터 및 제4 트랜지스터를 deep class-C의 피킹 증폭기로 하는 것을 특징으로 한다. In one embodiment, the first Doherty power amplification mode uses the first transistor and the third transistor as class-AB carrier amplifiers, the second transistor and the fourth transistor as class-C peaking amplifiers, and the second Doherty power amplification mode is characterized in that the first transistor is used as a class-AB carrier amplifier, the third transistor is used as a class-C peaking amplifier, and the second transistor and the fourth transistor are used as deep class-C peaking amplifiers.
일 실시예에서, 상기 제1 도허티 전력 증폭 모드는 하이 파워 레벨에서의 class-AB의 캐리어 증폭기 및 class-C의 피킹 증폭기의 로드 임피던스를 R0로 하고, 로우 파워 레벨에서의 class-AB의 캐리어 증폭기의 로드 임피던스를 2R0로 하고 class-C의 피킹 증폭기의 로드 임피던스를 무한대로 하여, 로우 파워 레벨에서 상기 class-C의 피킹 증폭기를 턴 오프시키는 것을 특징으로 한다. In one embodiment, the first Doherty power amplification mode sets the load impedance of the class-AB carrier amplifier and the class-C peaking amplifier at a high power level to R 0 , and sets the load impedance of the class-AB carrier amplifier at a low power level to 2R 0 and sets the load impedance of the class-C peaking amplifier to infinity to turn off the class-C peaking amplifier at a low power level.
일 실시예에서, 상기 제2 도허티 전력 증폭 모드는 하이 파워 레벨에서의 class-AB의 캐리어 증폭기, class-C피킹 증폭기 및 deep class-C의 피킹 증폭기의 로드 임피던스를 R0로 하고, 미들 파워 레벨에서의 class-AB의 캐리어 증폭기 및 class-C의 피킹 증폭기의 로드 임피던스를 2R0로 하고 deep class-C의 피킹 증폭기의 로드 임피던스를 무한대로 하여 미들 파워 레벨에서의 deep class-C의 피킹 증폭기를 턴 오프시키고, 로우 파워 레벨에서의 class-AB의 캐리어 증폭기의 로드 임피던스를 4R0로 하고 class-C의 피킹 증폭기 및 deep class-C의 피킹 증폭기의 로드 임피던스를 무한대로 하여 로우 파워 레벨에서의 class-C의 피킹 증폭기 및 deep class-C의 피킹 증폭기를 턴 오프시키는 것을 특징으로 한다. In one embodiment, the second Doherty power amplification mode sets the load impedance of the class-AB carrier amplifier, the class-C peaking amplifier, and the deep class-C peaking amplifier at a high power level to R0, and the load impedance of the class-AB carrier amplifier and class-C peaking amplifier at the middle power level is 2R0, and make the load impedance of the deep class-C peaking amplifier infinite, turn off the deep class-C peaking amplifier at the middle power level, and set the load impedance of the class-AB carrier amplifier at the low power level to 4R0and turn off the class-C peaking amplifier and the deep class-C peaking amplifier at a low power level by setting the load impedance of the class-C peaking amplifier and the deep class-C peaking amplifier to infinity.
일 실시예에서, 이중 모드 도허티 전력증폭장치는 하나의 입력 전력을 제1 입력 전력과 제2 입력 전력으로 나누는 제1 디바이더; 상기 제1 입력 전력을 제1-1 입력 전력 및 제1-2 입력 전력으로 나누어 각각 제1 트랜지스터 및 제2 트랜지스터에 입력되도록 하는 제2 디바이더; 및 상기 제2 입력 전력을 제2-1 입력 전력 및 제2-2 입력 전력으로 나누어 각각 제3 트랜지스터 및 제4 트랜지스터에 입력되도록 하는 제3 디바이더를 더 포함한다. In one embodiment, the dual mode Doherty power amplifier includes a first divider dividing one input power into first input power and second input power; a second divider dividing the first input power into a 1-1st input power and a 1-2nd input power to be input to a first transistor and a second transistor, respectively; and a third divider dividing the second input power into a 2-1st input power and a 2-2nd input power to be input to a third transistor and a fourth transistor, respectively.
일 실시예에서, 이중 모드 도허티 전력증폭장치는 상기 제1 디바이더와 상기 제2 디바이더 사이에 마련되어 경로의 페이즈 차이를 보상하는 제1 옵셋 라인; 상기 제2 디바이더의 제1-2 입력전력과 제2 트랜지스터 사이에 마련되어 경로의 페이즈 차이를 보상하는 제2 옵셋 라인; 및 상기 제3 디바이더의 제2-2 입력전력과 제4 트랜지스터 사이에 마련되어 경로의 페이즈 차이를 보상하는 제3 옵셋 라인를 더 포함한다. In one embodiment, the dual mode Doherty power amplifier includes a first offset line provided between the first divider and the second divider to compensate for a phase difference of a path; a second offset line provided between the first and second input powers of the second divider and a second transistor to compensate for a phase difference of a path; and a third offset line provided between the 2-2 input power of the third divider and the fourth transistor to compensate for a phase difference of a path.
일 실시예에서, 상기 제1 도허티 전력 증폭 모드는 6dB 백오프된 지점에서 피크 효율을 갖는 동작을 하고, 상기 제2 도허티 전력 증폭 모드는 12dB 백오프된 지점에서 피크 효율을 갖는 동작을 하는 것을 특징으로 한다. In one embodiment, the first Doherty power amplification mode operates with peak efficiency at a 6dB backoff point, and the second Doherty power amplification mode operates with peak efficiency at a 12dB backoff point.
본 발명의 일 실시예에 따르면 하나의 로드 임피던스 변조 네트워크를 이용하여 서로 다른 부하 변조 동작을 수행할 수 있다. According to an embodiment of the present invention, different load modulation operations can be performed using one load impedance modulation network.
또한, 증폭기의 바이어스 변화만을 이용하여 모드를 변경하기 때문에 모드 변경을 위한 추가적인 회로나 컨트롤이 필요 없어 복잡도가 증가하지 않는다.In addition, since the mode is changed using only the bias change of the amplifier, there is no need for additional circuits or controls for mode change, so complexity is not increased.
본 발명의 효과들은 이상에서 언급한 효과들로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다.The effects of the present invention are not limited to the effects mentioned above, and other effects not mentioned will be clearly understood by those skilled in the art from the description below.
도 1은 본 발명의 일 실시예에 따른 2단 임피던스 변조기를 이용한 이중 모드 도허티 전력증폭장치를 설명하기 위한 회로도이다.
도 2는 본 발명의 일 실시예에 적용되는 임피던스 변조기를 설명하기 위한 회로도이다.
도 3a 내지 3d는 본 발명의 일 실시예에 따른 2단 임피던스 변조기를 이용한 이중 모드 도허티 전력증폭장치를 설명하기 위한 상세회로도이다.
도 4는 본 발명의 일 실시예에 따른 제1 모드로 동작하는 도허티 전력증폭기의 로드 전류, 로드 임피던스 및 효율을 나타내는 그래프이다.
도 5는 본 발명의 일 실시예에 따른 제 2 모드로 동작하는 도허티 전력증폭기의 fundamental 전류, 로드 임피던스 변조, 효율을 나타내는 그래프이다.
도 6은 본 발명의 일 실시예에 따른 이중 모드 도허티 전력 증폭 장치의 구현 예이다.
도 7은 본 발명의 일 실시예에 따른 이중 모드 도허티 전력증폭기의 이득 및 효율 그래프이다.
도 8은 본 발명의 다른 실시예에 따른 다중 모드 도허티 전력증폭기를 설명하기 위한 구조이다.1 is a circuit diagram illustrating a dual mode Doherty power amplifier using a two-stage impedance modulator according to an embodiment of the present invention.
2 is a circuit diagram for explaining an impedance modulator applied to an embodiment of the present invention.
3A to 3D are detailed circuit diagrams for explaining a dual mode Doherty power amplifier using a two-stage impedance modulator according to an embodiment of the present invention.
4 is a graph showing load current, load impedance, and efficiency of a Doherty power amplifier operating in a first mode according to an embodiment of the present invention.
5 is a graph showing fundamental current, load impedance modulation, and efficiency of a Doherty power amplifier operating in a second mode according to an embodiment of the present invention.
6 is an implementation example of a dual mode Doherty power amplifier according to an embodiment of the present invention.
7 is a gain and efficiency graph of a dual mode Doherty power amplifier according to an embodiment of the present invention.
8 is a structure for explaining a multi-mode Doherty power amplifier according to another embodiment of the present invention.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 설명하되, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예에 한정되지 않는다. 한편 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다. 또한 상세한 설명을 생략하여도 본 기술 분야의 당업자가 쉽게 이해할 수 있는 부분의 설명은 생략하였다.Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings, but will be described in detail so that those skilled in the art can easily practice the present invention. However, the present invention may be implemented in many different forms and is not limited to the embodiments described herein. On the other hand, in order to clearly describe the present invention in the drawings, parts irrelevant to the description are omitted, and similar reference numerals are attached to similar parts throughout the specification. In addition, even if detailed descriptions are omitted, descriptions of parts that can be easily understood by those skilled in the art are omitted.
명세서 및 청구범위 전체에서, 어떤 부분이 어떤 구성 요소를 포함한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다.Throughout the specification and claims, when a part includes a certain component, it means that it may further include other components, not excluding other components unless otherwise stated.
도 1은 본 발명의 일 실시예에 따른 2단 임피던스 변조기를 이용한 이중 모드 도허티 전력증폭장치를 설명하기 위한 회로도이다. 1 is a circuit diagram illustrating a dual mode Doherty power amplifier using a two-stage impedance modulator according to an embodiment of the present invention.
도 1을 참조하면, 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3) 및 제4 트랜지스터(T4), 제1 임피던스 변조기(110), 제2 임피던스 변조기(120) 및 제3 임피던스 변조기(130)를 포함하여 이루어진다. Referring to FIG. 1 , a first transistor T1, a second transistor T2, a third transistor T3 and a fourth transistor T4, a first impedance modulator 110, a second impedance modulator 120, and a third impedance modulator 130 are included.
제1 임피던스 변조기(110), 제2 임피던스 변조기(120) 및 제3 임피던스 변조기(130)는 각각 2개의 입력단과 1개의 출력단을 갖고, 이단으로 연결된다. The first impedance modulator 110, the second impedance modulator 120, and the third impedance modulator 130 each have two input terminals and one output terminal, and are connected in two stages.
보다 구체적으로, 제1 임피던스 변조기(110)의 2개의 입력단 각각은 제1 트랜지스터(T1)와 제2 트랜지스터(T2)와 연결된다. More specifically, each of the two input terminals of the first impedance modulator 110 is connected to a first transistor T1 and a second transistor T2.
제2 임피던스 변조기(120)의 2개의 입력단 각각은 제3 트랜지스터(T3) 및 제4 트랜지스터(T4)와 연결된다. Each of the two input terminals of the second impedance modulator 120 is connected to a third transistor T3 and a fourth transistor T4.
제1 임피던스 변조기(110)의 출력단은 제3 임피던스 변조기(130)의 입력단에 연결된다. An output terminal of the first impedance modulator 110 is connected to an input terminal of the third impedance modulator 130 .
제2 임피던스 변조기(120)의 출력단은 제3 임피던스 변조기(130)의 입력단에 연결된다. An output terminal of the second impedance modulator 120 is connected to an input terminal of the third impedance modulator 130 .
즉, 제3 임피던스 변조기(130)의 2개의 입력단 각각은 제1 임피던스 변조기(110)의 출력단 및 제2 임피던스 변조기(120)의 출력단과 연결된다. That is, each of the two input terminals of the third impedance modulator 130 is connected to the output terminal of the first impedance modulator 110 and the output terminal of the second impedance modulator 120 .
제3 임피던스 변조기(130)의 출력단은 부하(load)와 연결된다. An output terminal of the third impedance modulator 130 is connected to a load.
이와 같이 2단 임피던스 변조기를 이용한 이중 모드 도허티 전력증폭장치는 4개의 트랜지스터를 이상적인 전류원으로 하고, 각 전류원의 로드 임피던스를 Z1, Z2, Z3, 그리고 Z4로 한다. In this way, the dual-mode Doherty power amplifier using the two-stage impedance modulator uses four transistors as ideal current sources, and sets load impedances of each current source as Z1, Z2, Z3, and Z4.
임피던스 변조기는 2단으로 구성되며, 제1단의 임피던스 변조기(110, 120)는 각각 2개씩 전류원을 결합하는 동시에 각 전류원의 임피던스를 변조한다. 제2단의 임피던스 변조기인 제3 임피던스 변조기(130)는 제1단의 임피던스 변조기의 출력 신호들을 결합하는 동시에 로드 임피던스를 변조한다. The impedance modulator is composed of two stages, and the first stage impedance modulators 110 and 120 couple two current sources and simultaneously modulate the impedance of each current source. The third impedance modulator 130, which is the second stage impedance modulator, combines the output signals of the first stage impedance modulator and simultaneously modulates the load impedance.
이중 모드 도허티 전력증폭장치는 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3) 및 제4 트랜지스터(T4)의 게이트 바이어스에 따라 두가지 부하 변조 동작으로 로드 임피던스를 변조하여 제1 도허티 전력 증폭 모드 또는 제2 도허티 전력 증폭 모드로 스위칭 동작한다. The dual-mode Doherty power amplifier modulates the load impedance in two load modulation operations according to the gate biases of the first transistor T1, the second transistor T2, the third transistor T3, and the fourth transistor T4, thereby switching to the first Doherty power amplification mode or the second Doherty power amplification mode.
상기 제1 도허티 전력 증폭 모드와 상기 제2 도허티 전력 증폭 모드는 서로 상이한 캐리어 증폭기와 피킹 증폭기의 개수의 비를 갖는다. The first Doherty power amplification mode and the second Doherty power amplification mode have different ratios of the number of carrier amplifiers and peaking amplifiers.
상기 제1 도허티 전력 증폭 모드는 캐리어 증폭기와 피킹 증폭기의 개수의 비가 2:2인 2웨이 대칭 도허티 전력증폭 모드이고, 상기 제2 도허티 전력 증폭 모드는 캐리어 증폭기와 피킹 증폭기의 개수의 비가 1:3인 3-stage 비대칭 도허티 전력증폭 모드이다. The first Doherty power amplification mode is a two-way symmetric Doherty power amplification mode in which the ratio of the number of carrier amplifiers to peaking amplifiers is 2:2, and the second Doherty power amplification mode is a 3-stage asymmetric Doherty power amplification mode in which the ratio of the number of carrier amplifiers to peaking amplifiers is 1:3.
동작 모드에 따른 백 오프 및 전력 이득은 표 1과 같다. Table 1 shows the back off and power gain according to the operating mode.
출력 전력에 따라 각 전류원의 턴 온(turn-on) 타이밍을 다르게 하여 도허티 전력증폭기 동작을 구현할 수 있다.The operation of the Doherty power amplifier may be implemented by varying the turn-on timing of each current source according to the output power.
또한, 본 발명의 일 실시예에 따른 이중 모드 도허티 전력증폭장치는 바이어스 변화만을 이용하여 모드를 변경하기 때문에 모드 변경을 위한 추가적인 회로나 컨트롤이 필요 없어 복잡도가 증가하지 않는다.In addition, since the dual-mode Doherty power amplifier according to an embodiment of the present invention changes the mode using only a bias change, complexity does not increase because additional circuits or controls for mode change are not required.
본 발명의 일 실시예에 따른 이중 모드 도허티 전력증폭장치는 듀얼 모드 동작을 통해서 변조 신호의 PAPR에 따라, 혹은 평균 출력전력의 백 오프에 따라 전력증폭기의 효율 및 전력 이득을 최적화 할 수 있다.The dual-mode Doherty power amplifier according to an embodiment of the present invention can optimize the efficiency and power gain of the power amplifier according to the PAPR of the modulated signal or the back-off of the average output power through the dual-mode operation.
도 2는 본 발명의 일 실시예에 적용되는 임피던스 변조기를 설명하기 위한 회로도이다. 2 is a circuit diagram for explaining an impedance modulator applied to an embodiment of the present invention.
도 2의 (a)는 전류결합 방식의 임피던스 변조기이고 도 2의 (b)는 전압결합 방식의 임피던스 변조기이다. 2(a) is a current-combined impedance modulator and FIG. 2(b) is a voltage-combined impedance modulator.
도 2의 (a)의 전류결합 임피던스 변조기는 quarter wave length transmission line을 지난 한쪽의 신호가 다른 쪽 신호와 다이랙트(direct)로 연결되어 구성된다. 양쪽 경로의 전류가 결합되어 전력이 합쳐진다. The current-coupled impedance modulator of FIG. 2 (a) is constructed by directly connecting a signal on one side of a quarter wave length transmission line to a signal on the other side. Currents from both paths are combined to add power.
도 2의 (b)의 전압 결합 임피던스 변조기는 quarter wave length transmission line을 지난 한쪽 신호와 다른 쪽 신호가 변압기를 거쳐 결합된다. 양쪽 경로의 전압이 결합되어 전력이 합쳐진다.In the voltage-coupled impedance modulator of FIG. 2 (b), one signal passing through the quarter wave length transmission line and the other signal are combined through a transformer. The voltages on both paths are combined to add up the power.
도 3은 본 발명의 일 실시예에 따른 2단 임피던스 변조기를 이용한 이중 모드 도허티 전력증폭장치를 설명하기 위한 상세회로도이다. 3 is a detailed circuit diagram for explaining a dual mode Doherty power amplifier using a two-stage impedance modulator according to an embodiment of the present invention.
도 3a는 본 발명의 일 실시예에 따른 2단의 전류결합 변조기를 포함하는 이중 모드 도허티 전력증폭장치의 회로도이고, 도 3b는 본 발명의 일 실시예에 따른 제1단 임피던스 변조회로가 전류결합 임피던스 변조기이고, 제2단 임피던스 변조회로가 전압결합 임피던스 변조기를 포함하는 이중 모드 도허티 전력증폭장치의 회로도이다. 3A is a circuit diagram of a dual-mode Doherty power amplifier including a two-stage current-combined modulator according to an embodiment of the present invention, and FIG. 3B is a circuit diagram of a dual-mode Doherty power amplifier in which a first-stage impedance modulation circuit is a current-combined impedance modulator and a second-stage impedance modulation circuit includes a voltage-combined impedance modulator according to an embodiment of the present invention.
도 3c는 본 발명의 일 실시예에 따른 제1단 임피던스 변조회로와 제2단 임피던스 변조회로가 전압결합 임피던스 변조기를 포함하는 이중 모드 도허티 전력증폭장치의 회로도이고, 도 3d는 본 발명의 일 실시예에 따른 제1단 임피던스 변조회로가 전압결합 임피던스 변조기이고, 제2단 임피던스 변조회로가 전류결합 임피던스 변조기를 포함하는 이중 모드 도허티 전력증폭장치의 회로도이다. 3C is a circuit diagram of a dual mode Doherty power amplifier device in which the first stage impedance modulation circuit and the second stage impedance modulation circuit include a voltage-combined impedance modulator according to an embodiment of the present invention, and FIG.
도 3a를 참조하면, 제1단 임피던스 변조회로와 제2단 임피던스 변조회로가 전류결합 임피던스 변조기 종단의 로드 임피던스는 R0/4로 설정된다. Referring to FIG. 3A, the load impedance at the end of the first stage impedance modulation circuit and the second stage impedance modulation circuit is set to R 0 /4.
도 3b와 3c를 참조하면, 제1단 임피던스 변조회로와 제2단 임피던스 변조회로가 전류 결합 변조기와 전압 결합 변조기를 포함하는 경우, 종단의 로드 임피던스는 R0로 설정된다. Referring to FIGS. 3B and 3C , when the first-stage impedance modulation circuit and the second-stage impedance modulation circuit include a current-combined modulator and a voltage-combined modulator, the load impedance at the end is set to R 0 .
도 3d를 참조하면, 제1단 임피던스 변조회로와 제2단 임피던스 변조회로가 전압결합 임피던스 변조기 종단의 로드 임피던스는 4R0로 설정된다.Referring to FIG. 3D, the load impedance at the end of the voltage-combined impedance modulator of the first stage impedance modulation circuit and the second stage impedance modulation circuit is set to 4R 0 .
제 1 도허티 전력 증폭 모드에서는 제1 트랜지스터 I1 및 제3 트랜지스터 I3가 Class-AB의 캐리어 증폭기가 되고 제2 트랜지스터 I2 및 제4 트랜지스터 I4가 Class-C의 피킹 증폭기가 된다. 로우 파워 레벨에서 피킹 증폭기는 턴 오프되고, 하이 파워 레벨에서 캐리어 증폭기와 피킹 증폭기는 모두 턴 온 되어 동작한다. 각 파워 레벨에서의 로드 임피던스는 아래 수식 1,2와 같다.In the first Doherty power amplification mode, the first transistor I1 and the third transistor I3 become Class-AB carrier amplifiers, and the second transistor I2 and fourth transistor I4 become Class-C peaking amplifiers. At a low power level, the peaking amplifier is turned off, and at a high power level, both the carrier amplifier and the peaking amplifier are turned on and operate. The load impedance at each power level is shown in Equations 1 and 2 below.
[수식 1][Equation 1]
[수식 2][Equation 2]
제2 도허티 전력 증폭 모드에서는 제1 트랜지스터의 I1이 Class-AB의 캐리어 증폭기가 되고 제3 트랜지스터의 I3가 Class-C의 피킹 증폭기가 된다. 제2 트랜지스터 I2 및 제4 트랜지스터 I4는 deep Class-C의 피킹 증폭기가 된다. 로우 파워 레벨에서 피킹 증폭기들은 턴 오프되고 한 개의 제1 트랜지스터의 캐리어 증폭기만 동작한다. 미들 파워 레벨에서는 제3 트랜지스터의 Class-C의 피킹 증폭기가 온 되며, 하이 파워 레벨에서는 제3 트랜지스터의 Class-C의 피킹 증폭기와 제4 트랜지스터의 deep Class-C의 피킹 증폭기들까지 모두 온 되어 동작한다. 각 파워 레벨에서의 로드 임피던스는 아래 수식 3 내지 5와 같다.In the second Doherty power amplification mode, I1 of the first transistor becomes a Class-AB carrier amplifier and I3 of the third transistor becomes a Class-C peaking amplifier. The second transistor I2 and the fourth transistor I4 become a deep Class-C peaking amplifier. At a low power level, the peaking amplifiers are turned off and only the carrier amplifier of one primary transistor operates. At the middle power level, the Class-C peaking amplifier of the third transistor is turned on, and at the high power level, both the Class-C peaking amplifier of the third transistor and the deep Class-C peaking amplifiers of the fourth transistor are turned on and operate. The load impedance at each power level is as shown in Equations 3 to 5 below.
[수식 3][Formula 3]
[수식 4][Formula 4]
[수식 5][Formula 5]
도 4는 본 발명의 일 실시예에 따른 제1 모드로 동작하는 도허티 전력증폭기의 로드 전류, 로드 임피던스 및 효율을 나타내는 그래프이다. 4 is a graph showing load current, load impedance, and efficiency of a Doherty power amplifier operating in a first mode according to an embodiment of the present invention.
도 4의 (a)에서 낮은 출력 전력 영역에서는 캐리어 증폭기만 동작하여 전류를 공급하며 피킹 증폭기는 전류를 공급하지 않는다. 최대 출력 전력의 6dB 백 오프 된 지점부터 피킹 증폭기가 온(on)되어 전류를 공급하고 최대 출력 전력 레벨에서 모든 증폭기의 전류가 같아지게 된다. In (a) of FIG. 4, in the low output power region, only the carrier amplifier operates to supply current, and the peaking amplifier does not supply current. From the point of 6dB back off of the maximum output power, the peaking amplifier turns on to supply current, and at the maximum output power level, the current in all amplifiers equalizes.
이에 따른 로드 임피던스 변조 그래프는 도 4의 (b)와 같다. The load impedance modulation graph according to this is shown in (b) of FIG.
로드 임피던스 R0를 50 Ω으로 설정하였을 때, Z1 및 Z3은 수식 1에서와 같이 100 Ω 에서 50 Ω 으로 임피던스 변조 되고, Z2 및 Z4는 high impedance에서 50 Ω 으로 임피던스 변조 된다. 이러한 도허티 전력증폭기의 효율 그래프는 도 4의 (c)와 같다. 최대 출력 지점보다 6dB 백 오프 된 지점에서 또 하나의 피크 효율 값을 갖게 된다. When the load impedance R 0 is set to 50 Ω, Z 1 and Z 3 are impedance modulated from 100 Ω to 50 Ω as in Equation 1, and Z 2 and Z 4 are impedance modulated to 50 Ω at high impedance. The efficiency graph of this Doherty power amplifier is shown in (c) of FIG. At the point 6dB back off from the maximum output point, we have another peak efficiency value.
도 5는 본 발명의 일 실시예에 따른 제 2 모드로 동작하는 도허티 전력증폭기의 fundamental 전류, 로드 임피던스 변조, 효율을 나타내는 그래프이다. 5 is a graph showing fundamental current, load impedance modulation, and efficiency of a Doherty power amplifier operating in a second mode according to an embodiment of the present invention.
도 5의 (a)에서 낮은 출력 전력 영역에서는 캐리어 증폭기만 동작하여 전류를 공급하며 모든 피킹 증폭기는 전류를 공급하지 않는다. 최대 출력 전력에서 12dB 백 오프 된 지점부터 Class-C 피킹 증폭기가 온(on)되어 전류를 공급하고, 6dB 백 오프 된 지점부터 2개의 deep Class-C 피킹 증폭기가 온(on)되어 전류를 공급한다. 또한 최대 출력 전력 레벨에서 모든 증폭기의 전류가 같아지게 된다. 이에 따른 로드 임피던스 변조 그래프는 도 5의 (b)와 같다. R0를 50 Ω 으로 설정하였을 때, Z1은 수식 3과 같이 200 Ω 에서 100 Ω 을 거쳐 50 Ω 으로 변조 된다. Z3 은 수식 4와 같이 high impedance에서 100 Ω 을 거쳐 50 Ω 으로 변조 된다. Z2 및 Z4는 수식 5와 같이 high impedance에서 50 Ω 으로 변조 된다. 이러한 도허티 전력증폭기의 효율 그래프는 도 5의 (c)와 같다. 최대 출력 지점보다 12dB 백 오프 된 지점에서 첫번째 효율 피크 지점이 나타나며 6dB 백 오프 된 지점에서 두번째 효율 피크 지점이 발생한다. 최대 출력 전력이 마지막 효율 피크가 나타나는 지점이다.In (a) of FIG. 5, in the low output power region, only the carrier amplifier operates to supply current, and all peaking amplifiers do not supply current. From the point of 12dB back-off at maximum output power, the Class-C peaking amplifier is turned on to supply current, and from the point of 6dB back-off, two deep Class-C peaking amplifiers are turned on to supply current. Also, at the maximum output power level, the currents in all amplifiers will be equal. The load impedance modulation graph according to this is shown in (b) of FIG. When R 0 is set to 50 Ω, Z 1 is modulated from 200 Ω to 100 Ω to 50 Ω as shown in Equation 3. Z 3 is modulated to 50 Ω through 100 Ω at high impedance as shown in Equation 4. Z 2 and Z 4 are modulated with 50 Ω at high impedance as shown in Equation 5. The efficiency graph of this Doherty power amplifier is shown in (c) of FIG. The first efficiency peak appears at the point 12dB back off from the maximum output point, and the second efficiency peak occurs at the point 6dB back off. The maximum output power is the point at which the final efficiency peak appears.
도 6은 본 발명의 일 실시예에 따른 이중 모드 도허티 전력 증폭 장치의 구현 예이다. 6 is an implementation example of a dual mode Doherty power amplifier according to an embodiment of the present invention.
도 6을 참조하면, 이중 모드 도허티 전력 증폭 장치는 3개의 디바이더(611, 612, 613), 3개의 옵셋 라인(621, 622, 623), 4개의 트랜지스터(631, 632, 633, 634), 3개의 임피던스 변조기(640, 650, 660)을 포함한다. Referring to FIG. 6, the dual mode Doherty power amplifier includes three dividers 611, 612, and 613, three offset lines 621, 622, and 623, four transistors 631, 632, 633, and 634, and three impedance modulators 640, 650, and 660.
각 트랜지스터의 게이트 바이어스를 조정하여 턴 온 타이밍을 조정한다. The turn-on timing is adjusted by adjusting the gate bias of each transistor.
4개의 트랜지스터(631, 632, 633, 634)의 게이트 바이어스 만을 조정하여 turn-on 타이밍을 조정한다. Turn-on timing is adjusted by adjusting only gate biases of the four transistors 631, 632, 633, and 634.
Class-AB로 동작하는 캐리어 증폭기는 게이트 바이어스가 상대적으로 높게 설정되고, Class-C 로 동작하는 피킹 증폭기는 게이트 바이어스를 낮추어 턴 온 타이밍을 늦춘다. Deep Class-C로 동작하는 피킹 증폭기는 게이트 바이어스를 보다 더 낮게 설정한다. 4개의 트랜지스터의 게이트 바이어스 만을 조정하여 제 1 모드 혹은 제 2 모드로 동작 시키게 된다. The carrier amplifier operating in Class-AB has a relatively high gate bias, and the peaking amplifier operating in Class-C lowers the gate bias to slow down the turn-on timing. Peaking amplifiers operating in Deep Class-C have a lower gate bias. Only the gate biases of the four transistors are adjusted to operate in the first mode or the second mode.
옵셋 라인 (θ1,θ2, θ3)은 로드 네트워크에서 발생하는 각 경로의 페이즈 차이를 보상한다. The offset lines (θ 1 , θ 2 , θ 3 ) compensate for the phase difference of each path in the road network.
디바이더(611, 612, 613)는 2단 Wilkinson divider 로서, 하나의 입력 전력을 네 개의 트랜지스터에 나누어 전달하기 위해 사용된다. The dividers 611, 612, and 613 are two-stage Wilkinson dividers, and are used to divide and transmit one input power to four transistors.
제1 디바이더(611)는 하나의 입력 전력을 제1 입력 전력과 제2 입력 전력의2개의 전력 경로로 나눈다. The first divider 611 divides one input power into two power paths of first input power and second input power.
제2 디바이더(612)와 제3 디바이더(613)는 제1 디바이더(611)에 의해 나뉜 전력 경로를 나누어 총 4개의 입력 전력 경로를 만든다. The second divider 612 and the third divider 613 divide the power path divided by the first divider 611 to create a total of four input power paths.
즉, 제2 디바이더(612)는 상기 제1 입력 전력을 제1-1 입력 전력 및 제1-2 입력 전력으로 나눈다. 제1-1 입력 전력은 제1 트랜지스터(631)에 입력되고 제1-2 입력 전력은 제2 트랜지스터(632)에 입력된다. That is, the second divider 612 divides the first input power into 1-1 input power and 1-2 input power. The 1-1st input power is input to the first transistor 631 and the 1-2nd input power is input to the second transistor 632 .
제3 디바이더(613)는 상기 제2 입력 전력을 제2-1 입력 전력 및 제2-2 입력 전력으로 나눈다. 제2-1 입력 전력은 제3 트랜지스터(633)에 입력되고 제2-2 입력 전력은 제4 트랜지스터(634)에 입력된다. A third divider 613 divides the second input power into a 2-1st input power and a 2-2nd input power. The 2-1 input power is input to the third transistor 633 and the 2-2 input power is input to the fourth transistor 634 .
제1 도허티 전력 증폭 모드로 동작하는 도허티 전력증폭기의 경우 낮은 출력 전력에서 2개의 트랜지스터가 동작하기 때문에 4개의 트랜지스터를 모두 동작시키는 경우에 비해 이득이 3-dB 감소하게 된다. 이는 일반적인 도허티 전력증폭기의 이득 감소량과 같은 수준이다. 하지만 제2 도허티 전력 증폭 모드로 동작하는 도허티 전력증폭기의 경우 낮은 출력 전력에서 1개의 트랜지스터만 동작하기 때문에 4개의 트랜지스터를 모두 동작시키는 경우에 비해 이득이 6dB 감소하게 된다. In the case of the Doherty power amplifier operating in the first Doherty power amplification mode, since two transistors operate at low output power, the gain decreases by 3-dB compared to the case of operating all four transistors. This is the same level as the gain reduction of a general Doherty power amplifier. However, in the case of the Doherty power amplifier operating in the second Doherty power amplification mode, since only one transistor operates at low output power, the gain decreases by 6dB compared to the case of operating all four transistors.
제1 도허티 전력 증폭 모드 및 제2 도허티 전력 증폭 모드에 따른 게이트 바이어스의 레벨을 표 2에 나타낸다. Table 2 shows gate bias levels according to the first Doherty power amplification mode and the second Doherty power amplification mode.
표 2에서, Vth는 트랜지스터의 임계 전압이다. In Table 2, V th is the threshold voltage of the transistor.
도 7은 본 발명의 일 실시예에 따른 이중 모드 도허티 전력증폭기의 이득 및 효율 그래프이다. 7 is a gain and efficiency graph of a dual mode Doherty power amplifier according to an embodiment of the present invention.
도 7을 참조하면, 제1 도허티 전력 증폭 모드의 경우 상대적으로 큰 이득 특성을 보이며, 최대 출력 전력 지점의 6dB 정도의 백 오프 지점에서 한 개의 효율 피크 지점을 갖는 것을 알 수 있다. Referring to FIG. 7 , it can be seen that the first Doherty power amplification mode shows a relatively large gain characteristic and has one efficiency peak point at a back-off point of about 6 dB from the maximum output power point.
제2 도허티 전력 증폭 모드의 경우 상대적으로 낮은 이득 특성을 보이지만, 최대 출력 전력 지점의 약 12dB정도의 백 오프 지점에서 첫번째 효율 피크 지점을 갖고, 6dB 정도의 백 오프 지점에서 두번째 효율 피크 지점을 갖는 것을 알 수 있다. 따라서 높은 이득이 필요한 상황에서는 제1 도허티 전력 증폭 모드로 동작 시킬 수 있으며, 약 10 dB 이상 백 오프 된 낮은 출력 전력 지점에서는 동작 시켜야 하는 경우 제2 도허티 전력 증폭 모드로 전환하여 더 높은 효율 특성을 얻을 수 있다.In the case of the second Doherty power amplification mode, it shows relatively low gain characteristics, but has a first efficiency peak point at the back-off point of about 12 dB of the maximum output power point, and a second efficiency peak point at the back-off point of about 6 dB. It can be seen that it has a point. Therefore, in a situation where high gain is required, it can be operated in the first Doherty power amplification mode, and when it is necessary to operate at a low output power point backed off by about 10 dB or more, it is switched to the second Doherty power amplification mode to obtain higher efficiency characteristics.
도 8은 본 발명의 다른 실시예에 따른 다중 모드 도허티 전력증폭기를 설명하기 위한 구조이다.8 is a structure for explaining a multi-mode Doherty power amplifier according to another embodiment of the present invention.
도 8은 도 1의 이중 모드 도허티 전력증폭기를 N개의 트랜지스터를 이용하여 일반화한 다중 모드 도허티 전력증폭기이다.FIG. 8 is a multi-mode Doherty power amplifier obtained by generalizing the dual-mode Doherty power amplifier of FIG. 1 by using N transistors.
본 발명의 다른 실시예에 따른 다중 모드 도허티 전력증폭기는 N개의 전류원인 트랜지스터 및 다중 모드 임피던스 변조기를 포함한다. A multimode Doherty power amplifier according to another embodiment of the present invention includes N current source transistors and a multimode impedance modulator.
다중 모드 도허티 전력증폭기의 N개의 트랜지스터 중 일부를 캐리어 증폭기,일부를 피킹 증폭기로 선택하여 게이트 바이어스를 다르게 선택하여 사용할 수 있다. Some of the N transistors of the multimode Doherty power amplifier may be selected as carrier amplifiers and some as peaking amplifiers, and gate biases may be selected and used differently.
캐리어 증폭기 및 피킹 증폭기의 개수와 로드 임피던스 변조 방식에 따라 여러 모드의 도허티 방식이 구현이 가능하며, 신호의 변조 방식 및 동작 전력에 따라 최적의 모드를 선택하여 동작시킬 수 있다.Depending on the number of carrier amplifiers and peaking amplifiers and load impedance modulation schemes, several modes of Doherty schemes can be implemented, and an optimal mode can be selected and operated according to signal modulation schemes and operating power.
본 발명의 일 실시예에 따른 이중 모드 도허티 전력증폭장치는 변조 신호 종류 혹은 평균 전력 레벨에 따라 모드를 선택적으로 사용함으로써 다양한 환경에 따라 시스템 성능의 최적화가 가능하다. 따라서 단일 모드만 지원하는 도허티 전력증폭기에 비해 더 다양한 종류의 신호 및 더 넓은 출력 전력 영역에서 송신기의 성능을 높일 수 있다.The dual-mode Doherty power amplifier according to an embodiment of the present invention selectively uses a mode according to the modulated signal type or average power level, thereby enabling optimization of system performance according to various environments. Therefore, the performance of the transmitter can be improved in a wider range of signals and a wider range of output power than Doherty power amplifiers that support only a single mode.
이상, 본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다.In the above, the present invention has been described with reference to the embodiments shown in the drawings, but this is merely exemplary, and those skilled in the art will understand that various modifications and equivalent other embodiments are possible therefrom.
따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.Therefore, the true technical protection scope of the present invention should be determined by the technical spirit of the appended claims.
Claims (9)
상기 제1 트랜지스터와 상기 제2 트랜지스터에 입력단이 연결된 제1 임피던스 변조기;
상기 제3 트랜지스터와 상기 제4 트랜지스터에 입력단이 연결된 제2 임피던스 변조기; 및
제1 임피던스 변조기의 출력단과 제2 임피던스 변조기의 출력단에 입력단이 연결되고, 부하에 출력단이 연결되어 로드 임피던스를 변조하는 제3 임피던스 변조기
를 포함하고,
상기 제1 임피던스 변조기, 제2 임피던스 변조기 및 제3 임피던스 변조기는 상기 제1 트랜지스터, 제2 트랜지스터, 제3 트랜지스터 및 제4 트랜지스터에 입력되는 게이트 바이어스에 따라 두가지 부하 변조 동작으로 로드 임피던스를 변조하여 제1 도허티 전력 증폭 모드 또는 제2 도허티 전력 증폭 모드로 스위칭 동작하며,
상기 제1 도허티 전력 증폭 모드와 상기 제2 도허티 전력 증폭 모드는 서로 상이한 캐리어 증폭기와 피킹 증폭기의 개수의 비를 갖는 것을 특징으로 하는 이중 모드 도허티 전력증폭장치.
a first transistor, a second transistor, a third transistor and a fourth transistor;
a first impedance modulator having input terminals connected to the first transistor and the second transistor;
a second impedance modulator having input terminals connected to the third transistor and the fourth transistor; and
A third impedance modulator having an input terminal connected to the output terminal of the first impedance modulator and the output terminal of the second impedance modulator, and having an output terminal connected to a load to modulate load impedance.
including,
The first impedance modulator, the second impedance modulator, and the third impedance modulator modulate the load impedance in two load modulation operations according to the gate bias input to the first transistor, the second transistor, the third transistor, and the fourth transistor to perform a switching operation in a first Doherty power amplification mode or a second Doherty power amplification mode,
The dual mode Doherty power amplifier, characterized in that the first Doherty power amplification mode and the second Doherty power amplification mode have different ratios of the number of carrier amplifiers and peaking amplifiers.
상기 제1 도허티 전력 증폭 모드는 캐리어 증폭기와 피킹 증폭기의 개수의 비가 2:2인 2웨이 대칭 도허티 전력증폭 모드이고,
상기 제2 도허티 전력 증폭 모드는 캐리어 증폭기와 피킹 증폭기의 개수의 비가 1:3인 3-stage 비대칭 도허티 전력증폭 모드인 것을 특징으로 하는 이중 모드 도허티 전력증폭장치.
According to claim 1,
The first Doherty power amplification mode is a two-way symmetric Doherty power amplification mode in which the ratio of the number of carrier amplifiers to peaking amplifiers is 2:2,
The second Doherty power amplifier mode is a 3-stage asymmetric Doherty power amplifier mode in which the ratio of the number of carrier amplifiers to peaking amplifiers is 1:3.
상기 제1 도허티 전력 증폭 모드는 제1 트랜지스터와 제3 트랜지스터를 class-AB의 캐리어 증폭기로 하고, 제2 트랜지스터 및 제4 트랜지스터를 class-C의 피킹 증폭기로 하고,
상기 제2 도허티 전력 증폭 모드는 제1 트랜지스터를 class-AB의 캐리어 증폭기로 하고, 제3 트랜지스터를 class-C의 피킹 증폭기로 하고, 제2 트랜지스터 및 제4 트랜지스터를 deep class-C의 피킹 증폭기로 하는 것을 특징으로 하는 이중 모드 도허티 전력증폭장치.
According to claim 3,
The first Doherty power amplification mode uses the first and third transistors as class-AB carrier amplifiers, and the second and fourth transistors as class-C peaking amplifiers,
The second Doherty power amplification mode uses the first transistor as a class-AB carrier amplifier, the third transistor as a class-C peaking amplifier, and the second and fourth transistors as a deep class-C peaking amplifier. Dual mode Doherty power amplifier, characterized in that.
상기 제1 도허티 전력 증폭 모드는 하이 파워 레벨에서의 class-AB의 캐리어 증폭기 및 class-C의 피킹 증폭기의 로드 임피던스를 R0로 하고, 로우 파워 레벨에서의 class-AB의 캐리어 증폭기의 로드 임피던스를 2R0로 하고 class-C의 피킹 증폭기의 로드 임피던스를 무한대로 하여, 로우 파워 레벨에서 상기 class-C의 피킹 증폭기를 턴 오프시키는 것을 특징으로 하는 이중 모드 도허티 전력증폭장치.
According to claim 4,
In the first Doherty power amplification mode, the load impedance of the class-AB carrier amplifier and the class-C peaking amplifier at a high power level is R 0 , and the load impedance of the class-AB carrier amplifier at a low power level is 2R 0 And the load impedance of the class-C peaking amplifier is set to infinity to turn off the class-C peaking amplifier at a low power level.
상기 제2 도허티 전력 증폭 모드는 하이 파워 레벨에서의 class-AB의 캐리어 증폭기, class-C피킹 증폭기 및 deep class-C의 피킹 증폭기의 로드 임피던스를 R0로 하고,
미들 파워 레벨에서의 class-AB의 캐리어 증폭기 및 class-C의 피킹 증폭기의 로드 임피던스를 2R0로 하고 deep class-C의 피킹 증폭기의 로드 임피던스를 무한대로 하여 미들 파워 레벨에서의 deep class-C의 피킹 증폭기를 턴 오프시키고,
로우 파워 레벨에서의 class-AB의 캐리어 증폭기의 로드 임피던스를 4R0로 하고 class-C의 피킹 증폭기 및 deep class-C의 피킹 증폭기의 로드 임피던스를 무한대로 하여 로우 파워 레벨에서의 class-C의 피킹 증폭기 및 deep class-C의 피킹 증폭기를 턴 오프시키는 것을 특징으로 하는 이중 모드 도허티 전력증폭장치.
According to claim 4,
In the second Doherty power amplification mode, the load impedance of the class-AB carrier amplifier, the class-C peaking amplifier, and the deep class-C peaking amplifier at the high power level is R 0 ,
The load impedance of the class-AB carrier amplifier and the class-C peaking amplifier at the middle power level is set to 2R 0 and the load impedance of the deep class-C picking amplifier is set to infinity to turn off the deep class-C picking amplifier at the middle power level,
The load impedance of the class-AB carrier amplifier at a low power level is set to 4R 0 and the load impedance of the class-C peaking amplifier and the deep class-C peaking amplifier is set to infinity. A dual-mode Doherty power amplifier characterized in that the class-C peaking amplifier and the deep class-C peaking amplifier are turned off.
하나의 입력 전력을 제1 입력 전력과 제2 입력 전력으로 나누는 제1 디바이더;
상기 제1 입력 전력을 제1-1 입력 전력 및 제1-2 입력 전력으로 나누어 각각 제1 트랜지스터 및 제2 트랜지스터에 입력되도록 하는 제2 디바이더; 및
상기 제2 입력 전력을 제2-1 입력 전력 및 제2-2 입력 전력으로 나누어 각각 제3 트랜지스터 및 제4 트랜지스터에 입력되도록 하는 제3 디바이더
를 더 포함하는 이중 모드 도허티 전력증폭장치.
According to claim 1,
a first divider dividing one input power into a first input power and a second input power;
a second divider dividing the first input power into a 1-1st input power and a 1-2nd input power to be input to a first transistor and a second transistor, respectively; and
A third divider dividing the second input power into a 2-1st input power and a 2-2nd input power to be input to a third transistor and a fourth transistor, respectively.
A dual-mode Doherty power amplifier further comprising a.
상기 제1 디바이더와 상기 제2 디바이더 사이에 마련되어 경로의 페이즈 차이를 보상하는 제1 옵셋 라인;
상기 제2 디바이더의 제1-2 입력전력과 제2 트랜지스터 사이에 마련되어 경로의 페이즈 차이를 보상하는 제2 옵셋 라인; 및
상기 제3 디바이더의 제2-2 입력전력과 제4 트랜지스터 사이에 마련되어 경로의 페이즈 차이를 보상하는 제3 옵셋 라인
을 더 포함하는 이중 모드 도허티 전력증폭장치.
According to claim 7,
a first offset line provided between the first divider and the second divider to compensate for a phase difference of a path;
a second offset line provided between the first and second input powers of the second divider and the second transistor to compensate for a phase difference of a path; and
A third offset line provided between the 2-2 input power of the third divider and the fourth transistor to compensate for a phase difference of a path
A dual-mode Doherty power amplifier further comprising a.
상기 제1 도허티 전력 증폭 모드는 6dB 백오프된 지점에서 피크 효율을 갖는 동작을 하고, 상기 제2 도허티 전력 증폭 모드는 12dB 백오프된 지점에서 피크 효율을 갖는 동작을 하는 것을 특징으로 하는 이중 모드 도허티 전력증폭장치.
According to claim 1,
The first Doherty power amplification mode operates with a peak efficiency at a 6dB backoff point, and the second Doherty power amplification mode operates with a peak efficiency at a 12dB backoff point. A dual mode Doherty power amplifier.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210129059A KR102558697B1 (en) | 2021-09-29 | 2021-09-29 | Apparatus and methods for providing precise motion estimation learning model |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210129059A KR102558697B1 (en) | 2021-09-29 | 2021-09-29 | Apparatus and methods for providing precise motion estimation learning model |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20230046052A KR20230046052A (en) | 2023-04-05 |
| KR102558697B1 true KR102558697B1 (en) | 2023-07-21 |
Family
ID=85884445
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020210129059A KR102558697B1 (en) | 2021-09-29 | 2021-09-29 | Apparatus and methods for providing precise motion estimation learning model |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102558697B1 (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20180278214A1 (en) * | 2014-07-23 | 2018-09-27 | Skyworks Solutions, Inc. | Doherty power amplifier for radio-frequency applications |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101122383B1 (en) * | 2005-08-01 | 2012-03-26 | 삼성전자주식회사 | Power amplifier for multi mode to improve the linearity |
| KR101124425B1 (en) * | 2010-01-20 | 2012-03-22 | 포항공과대학교 산학협력단 | Distributed Doherty Power Amplifier |
-
2021
- 2021-09-29 KR KR1020210129059A patent/KR102558697B1/en active IP Right Grant
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20180278214A1 (en) * | 2014-07-23 | 2018-09-27 | Skyworks Solutions, Inc. | Doherty power amplifier for radio-frequency applications |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20230046052A (en) | 2023-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7928799B2 (en) | Power amplifying apparatus and mobile communication terminal | |
| CN109951159B (en) | Doherty power amplifier based on transformer | |
| EP2858236B1 (en) | Power amplifiers with signal conditioning | |
| JP4330549B2 (en) | High frequency power amplifier | |
| US8115546B2 (en) | Apparatus and method for maximizing performance of peaking amplifier in doherty amplifier | |
| WO2012098863A1 (en) | High-frequency power amplifier | |
| KR20030063473A (en) | Class e doherty amplifier topology for high efficiency signal transmitters | |
| WO2017028563A1 (en) | Symmetry doherty power amplification circuit apparatus and power amplifier | |
| CN109660212B (en) | 3-path Doherty power amplifier adopting reactance compensation to expand bandwidth | |
| JP2001520828A (en) | Amplifier circuit with high linearity operation mode and high efficiency operation mode | |
| KR101119374B1 (en) | Asymmetrical Power Divider | |
| CN111510076B (en) | class-AB driven Doherty power amplifier, base station and mobile terminal | |
| JP2009260658A (en) | Power amplifier | |
| KR101704541B1 (en) | Two-Stage Unbalanced Doherty Power Amplifier | |
| US10855318B2 (en) | Transmission unit | |
| JP2008125044A (en) | Amplifier | |
| CN111342787A (en) | Load modulation differential power amplifier, base station and mobile terminal | |
| WO2013153894A1 (en) | Cascode amplifier and amplifier circuit | |
| CN210327513U (en) | Power amplifying circuit | |
| KR102558697B1 (en) | Apparatus and methods for providing precise motion estimation learning model | |
| KR20200082146A (en) | Dual mode differential power amplifier and method of controlling that | |
| KR101691418B1 (en) | Apparatus and method for maximizing performance of peaking amplifier in doherty amplifier | |
| JP7292529B1 (en) | doherty amplifier | |
| CN112865709A (en) | Power amplifier combiner and power amplifier circuit | |
| JP2008167300A (en) | Doherty amplifier |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |