KR101685562B1 - 전기 이중층 커패시터 - Google Patents
전기 이중층 커패시터 Download PDFInfo
- Publication number
- KR101685562B1 KR101685562B1 KR1020150061615A KR20150061615A KR101685562B1 KR 101685562 B1 KR101685562 B1 KR 101685562B1 KR 1020150061615 A KR1020150061615 A KR 1020150061615A KR 20150061615 A KR20150061615 A KR 20150061615A KR 101685562 B1 KR101685562 B1 KR 101685562B1
- Authority
- KR
- South Korea
- Prior art keywords
- metal
- activated carbon
- mixed electrode
- mixed
- electrode layers
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 27
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 272
- 239000010953 base metal Substances 0.000 claims abstract description 98
- 239000002184 metal Substances 0.000 claims description 121
- 229910052751 metal Inorganic materials 0.000 claims description 121
- 239000000843 powder Substances 0.000 claims description 38
- 238000002156 mixing Methods 0.000 claims description 21
- 239000000463 material Substances 0.000 claims description 18
- 239000011230 binding agent Substances 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 9
- 229910052799 carbon Inorganic materials 0.000 claims description 7
- 239000004020 conductor Substances 0.000 claims description 6
- 239000002245 particle Substances 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 5
- 239000011148 porous material Substances 0.000 claims description 5
- 239000006258 conductive agent Substances 0.000 claims description 4
- 238000005530 etching Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000012528 membrane Substances 0.000 description 3
- 239000010405 anode material Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000004146 energy storage Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 239000002041 carbon nanotube Substances 0.000 description 1
- 229910021393 carbon nanotube Inorganic materials 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007731 hot pressing Methods 0.000 description 1
- 238000001027 hydrothermal synthesis Methods 0.000 description 1
- 235000015110 jellies Nutrition 0.000 description 1
- 239000008274 jelly Substances 0.000 description 1
- 238000010248 power generation Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
- H01G11/66—Current collectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
- H01G11/08—Structural combinations, e.g. assembly or connection, of hybrid or EDL capacitors with other electric components, at least one hybrid or EDL capacitor being the main component
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
- H01G11/22—Electrodes
- H01G11/26—Electrodes characterised by their structure, e.g. multi-layered, porosity or surface features
- H01G11/28—Electrodes characterised by their structure, e.g. multi-layered, porosity or surface features arranged or disposed on a current collector; Layers or phases between electrodes and current collectors, e.g. adhesives
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
- H01G11/66—Current collectors
- H01G11/70—Current collectors characterised by their structure
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
- Y02E60/13—Energy storage using capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electric Double-Layer Capacitors Or The Like (AREA)
Abstract
본 발명은 전기 이중층 커패시터에 관한 것으로, 제1베이스 금속 집전체와; 제1베이스 금속 집전체와 이격되도록 배치되는 제2베이스 금속 집전체와; 제1베이스 금속 집전체의 상부가 부분적으로 노출되도록 제1베이스 금속 집전체의 일면이나 타면에 각각 순차적으로 형성되는 다수개의 제1혼합 전극층과; 제2베이스 금속 집전체의 하부가 부분적으로 노출되도록 제2베이스 금속 집전체의 일면이나 타면에 각각 순차적으로 형성되는 다수개의 제2혼합 전극층과; 다수개의 제1혼합 전극층 중 하나의 일면이나 타면에 형성되는 제1활성탄층과; 다수개의 제2혼합 전극층 중 하나의 일면이나 타면에 형성되는 제2활성탄층과; 제1베이스 금속 집전체와 제2베이스 금속 집전체 사이에 배치되는 분리막으로 구성되는 것을 특징으로 한다.
Description
본 발명은 전기 이중층 커패시터에 관한 것으로, 특히 베이스 금속 집전체에 금속분말과 활성탄의 혼합 비율을 조절하여 도포하여 금속 집전체와 활성탄을 형성함에 의해 금속 집전체의 표면적을 증가시킬 수 있는 전기 이중층 커패시터에 관한 것이다.
전기 이중층 커패시터(EDLC; Electric Double Layer Capacitor)이라 하며, 스마트폰, 하이브리드 자동차, 전기자동차나 태양광 발전에 적용되는 에너지 저장장치에 적용되고 있다. 이러한 전기 이중층 커패시터는 양극재질이나 음극재질이 활성탄소, 카본 나노튜브 등이 사용되고 있으며, 개략적인 구성이 첨부된 선행기술에 공개되어 있다.
한국등록특허 제1118188호(특허문헌 1)는 고전력 커패시터에 관한 것으로, 보빈, 전극조립체, 도전성연결부재, 플러그, 외부단자 및 하우징으로 구성된다. 보빈은 전극조립체의 지지부재로 사용되며, 전극조립체는 보빈에 젤리 롤형으로 권취된다. 도전성연결부재는 전극조립체의 일단과 타단에 형성되며, 플러그는 보빈의 일단과 타단에 각각 삽입되며 도전성연결부재와 접합되어 전극조립체와 전기적으로 연결된다. 외부단자는 플러그와 전기적으로 연결되도록 하우징에 연결되며, 하우징은 일단과 타단에 그루빙(grooving) 방법으로 홈이 형성된다. 하우징에 형성된 홈은 외부단자를 지지하는 스톱퍼 작용을 하며, 하우징의 내측에 전극조립체가 열간압입으로 삽입되어 조립된다.
특허문헌 1과 같은 구성을 갖는 종래의 전기 이중층 커패시터는 알루미늄과 같은 금속재질의 집전체가 사용된다. 이와 같이 종래의 전기 이중층 커패시터는 에너지 밀도를 높이고 고출력을 얻기 위해 집전체의 표면적을 증가시키고 있으나 표면적 증가를 위한 습식 식각을 이용함으로써 제조 공정이 복잡하고 양산성이 저하되는 문제점이 있다.
본 발명의 목적은 전술한 문제점을 해결하기 위한 것으로, 베이스 금속 집전체에 금속분말과 활성탄의 혼합 비율을 조절하여 도포하여 금속 집전체와 활성탄을 형성함에 의해 금속 집전체의 표면적을 증가시킬 수 있는 전기 이중층 커패시터를 제공함에 있다.
본 발명의 다른 목적은 금속분말과 활성탄의 혼합 비율을 조절하여 도포하여 금속 집전체와 활성탄을 형성함에 의해 금속 집전체의 표면적을 증가시킴으로써 에너지 밀도를 증가시킬 수 있는 전기 이중층 커패시터를 제공함에 있다.
본 발명의 전기 이중층 커패시터는 제1베이스 금속 집전체와; 상기 제1베이스 금속 집전체와 이격되도록 배치되는 제2베이스 금속 집전체와; 상기 제1베이스 금속 집전체의 상부가 부분적으로 노출되도록 제1베이스 금속 집전체의 일면이나 타면에 각각 순차적으로 형성되는 다수개의 제1혼합 전극층과; 상기 제2베이스 금속 집전체의 하부가 부분적으로 노출되도록 제2베이스 금속 집전체의 일면이나 타면에 각각 순차적으로 형성되는 다수개의 제2혼합 전극층과; 상기 다수개의 제1혼합 전극층 중 상기 제1베이스 금속 집전체를 기준으로 제1베이스 금속 집전체로부터 가장 외측에 위치되는 제1혼합 전극층의 일면에 형성되는 제1활성탄층과; 상기 다수개의 제2혼합 전극층 중 상기 제2베이스 금속 집전체를 기준으로 제2베이스 금속 집전체로부터 가장 외측에 위치되는 제2혼합 전극층의 타면에 형성되는 제2활성탄층과; 상기 제1베이스 금속 집전체와 상기 제2베이스 금속 집전체 사이에 배치되는 분리막으로 구성되며, 상기 다수개의 제1혼합 전극층과 상기 다수개의 제2혼합 전극층은 각각 금속분말, 활성탄분말 및 바인더로 이루어지는 혼합 페이스트를 도포하여 형성되고, 각각은 제1금속-활성탄 혼합 전극층, 제2금속-활성탄 혼합 전극층 및 제3금속-활성탄 혼합 전극층으로 구성되며, 상기 제1금속-활성탄 혼합 전극층은 제1베이스 금속 집전체의 일면이나 제2베이스 금속 집전체의 타면에 제1혼합주재료 80 내지 90wt%, 도전제 5 내지 10wt% 및 바인더 5 내지 10wt%로 이루어지는 혼합 페이스트를 도포하여 형성되고, 상기 제2금속-활성탄 혼합 전극층은 상기 다수개의 제1혼합 전극층 중 제1금속-활성탄 혼합 전극층의 일면이나 상기 다수개의 제2혼합 전극층 중 제1금속-활성탄 혼합 전극층의 타면에 제2혼합주재료 80 내지 90wt%, 도전제 5 내지 10wt% 및 바인더 5 내지 10wt%로 이루어지는 혼합 페이스트를 도포하여 형성되며, 상기 제3금속-활성탄 혼합 전극층은 상기 다수개의 제1혼합 전극층 중 제2금속-활성탄 혼합 전극층의 일면이나 상기 다수개의 제2혼합 전극층 중 제2금속-활성탄 혼합 전극층의 타면에 제3혼합주재료 80 내지 90wt%, 도전제 5 내지 10wt% 및 바인더 5 내지 10wt%로 이루어지는 혼합 페이스트를 도포하여 형성되며, 상기 다수개의 제1혼합 전극층 중 제2금속-활성탄 혼합 전극층이나 상기 다수개의 제2혼합 전극층 중 제2금속-활성탄 혼합 전극층은 각각 상기 다수개의 제1혼합 전극층 중 제3금속-활성탄 혼합 전극층이나 상기 다수개의 제2혼합 전극층 중 제3금속-활성탄 혼합 전극층보다 금속분말이 활성탄분말보다 많이 혼합되어 형성되며, 상기 다수개의 제1혼합 전극층 중 제1금속-활성탄 혼합 전극층이나 상기 다수개의 제2혼합 전극층 중 제1금속-활성탄 혼합 전극층보다 금속분말이 활성탄분말보다 작게 혼합되어 형성되며, 상기 제1혼합주재료는 금속분말 70 내지 99 wt%와 활성탄분말의 1 내지 30wt%로 이루어지고, 상기 제2혼합주재료는 금속분말 40 내지 60 wt%와 활성탄분말의 40 내지 60wt%로 이루어지며, 상기 제3혼합주재료는 금속분말 1 내지 30 wt%와 활성탄분말의 70 내지 99wt%로 이루어지는 것을 특징으로 한다.
본 발명의 전기 이중층 커패시터는 베이스 금속 집전체에 금속분말과 활성탄의 혼합 비율을 조절하여 도포하여 금속 집전체와 활성탄을 형성함에 의해 금속 집전체의 표면적을 증가시킬 수 있는 이점이 있으며, 또한 금속분말과 활성탄의 혼합 비율을 조절하여 도포하여 금속 집전체와 활성탄을 형성함에 의해 금속 집전체의 표면적을 증가시킴으로써 에너지 밀도를 증가시킬 수 있는 이점이 있다.
도 1은 본 발명의 전기 이중층 커패시터의 사시도,
도 2는 도 1에 도시된 다수개의 제1혼합 전극층의 A-A선 확대 단면도,
도 3은 도 1에 도시된 다수개의 제2혼합 전극층의 B-B선 확대 단면도,
도 4는 도 2에 도시된 "C"부분 확대도.
도 2는 도 1에 도시된 다수개의 제1혼합 전극층의 A-A선 확대 단면도,
도 3은 도 1에 도시된 다수개의 제2혼합 전극층의 B-B선 확대 단면도,
도 4는 도 2에 도시된 "C"부분 확대도.
이하, 본 발명의 전기 이중층 커패시터의 실시예를 첨부된 도면을 참조하여 설명하면 다음과 같다.
도 1에 도시된 바와 같이 본 발명의 전기 이중층 커패시터는 제1베이스 금속 집전체(11), 제2베이스 금속 집전체(12), 수개의 제1혼합 전극층(21,22,23), 다수개의 제2혼합 전극층(31,32,33), 제1활성탄층(41), 제2활성탄층(42) 및 분리막(51)으로 구성된다.
제1베이스 금속 집전체(11)와 제2베이스 금속 집전체(12)는 서로 이격되어 마주대하도록 배치되며, 각각 알루미늄으로 형성된다. 즉, 제2베이스 금속 집전체(12)는 제1베이스 금속 집전체(11)와 이격되도록 배치된다. 다수개의 제1혼합 전극층(21,22,23)은 각각 제1베이스 금속 집전체(11)의 상부가 부분적으로 노출되도록 제1베이스 금속 집전체(11)의 일면이나 타면에 각각 순차적으로 형성되며, 다수개의 제2혼합 전극층(31,32,33)은 각각 제2베이스 금속 집전체(12)의 하부가 부분적으로 노출되도록 제2베이스 금속 집전체(12)의 일면이나 타면에 각각 순차적으로 형성된다. 제1활성탄층(41)은 다수개의 제1혼합 전극층(21,22,23) 중 하나의 일면이나 타면에 형성되며, 제2활성탄층(42)은 다수개의 제2혼합 전극층(31,32,33) 중 하나의 일면이나 타면에 형성된다. 즉, 제1활성탄층(41)은 다수개의 제1혼합 전극층(21,22,23) 중 제1베이스 금속 집전체(11)를 기준으로 제1베이스 금속 집전체(11)로부터 가장 외측에 위치되는 제1혼합 전극층(23)의 일면에 형성되며, 제2활성탄층(42)은 다수개의 제2혼합 전극층(31,32,33) 중 제2베이스 금속 집전체(12)를 기준으로 제2베이스 금속 집전체(12)로부터 가장 외측에 위치되는 제2혼합 전극층(33)의 타면에 형성된다. 분리막(51)은 제1베이스 금속 집전체(11)와 제2베이스 금속 집전체(12) 사이에 배치되어 다수개의 제1혼합 전극층(21,22,23)과 다수개의 제2혼합 전극층(31,32,33)이 서로 접촉되어 전기적으로 연결되는 것을 방지한다.
상기 구성을 갖는 본 발명의 전기 이중층 커패시터의 구성을 보다 상세히 설명하면 다음과 같다.
제1베이스 금속 집전체(11)와 제2베이스 금속 집전체(12)는 각각 알루미늄 재질이 사용되며, 두께(t1: 도 2 및 도 3에 도시됨)는 50 내지 200㎛가 되도록 형성된다. 이러한 제1베이스 금속 집전체(11)와 제2베이스 금속 집전체(12)는 각각 상부나 하부가 도 1에서와 같이 부분적으로 노출되도록 다수개의 제1혼합 전극층(21,22,23), 다수개의 제2혼합 전극층(31,32,33), 제1활성탄층(41) 및 제2활성탄층(42)이 형성된다. 제1베이스 금속 집전체(11)와 제2베이스 금속 집전체(12)는 각각 다수개의 제1혼합 전극층(21,22,23), 다수개의 제2혼합 전극층(31,32,33), 제1활성탄층(41) 및 제2활성탄층(42)이 형성되지 않은 노출된 부분은 외부 회로(도시 않음)와 연결된다.
다수개의 제1혼합 전극층(21,22,23)과 다수개의 제2혼합 전극층(31,32,33)은 각각 금속분말(MP)과 활성탄분말(ACP)을 혼합하여 형성되며, 다수개의 제1혼합 전극층(21,22,23) 중 하나의 제1혼합 전극층이나 다수개의 제2혼합 전극층(31,32,33) 중 하나의 제2혼합 전극층은 각각 일면에 배치된 제1혼합 전극층이나 제2혼합 전극층보다 금속분말(MP)이 활성탄분말(ACP)보다 많이 혼합되어 형성되며, 타면에 배치된 제1혼합 전극층이나 제2혼합전극층보다 금속분말(MP)이 활성탄분말(ACP)보다 작게 혼합되어 형성된다.
이러한 다수개의 제1혼합 전극층(21,22,23)과 다수개의 제2혼합 전극층(31,32,33)은 각각 도 2 및 도 3에서와 같이 제1금속-활성탄 혼합 전극층(21,31), 제2금속-활성탄 혼합 전극층(22,32) 및 제3금속-활성탄 혼합 전극층(23,33)으로 구성된다. 도 2 및 도 3에 각각 도시된 다수개의 제1혼합 전극층(21,22,23)과 다수개의 제2혼합 전극층(31,32,33)은 각각 제1베이스 금속 집전체(11)나 제2베이스 금속 집전체(12)의 일면과 타면에 모두 형성되는 실시예를 도시하고 있다. 이러한 다수개의 제1혼합 전극층(21,22,23)과 다수개의 제2혼합 전극층(31,32,33)은 각각 제1베이스 금속 집전체(11)나 제2베이스 금속 집전체(12)의 일면과 타면 중 어느 한 면에만 형성될 수 있다. 즉, 다수개의 제1혼합 전극층(21,22,23)과 다수개의 제2혼합 전극층(31,32,33)은 각각 금속분말(MP), 활성탄분말(ACP) 및 바인더로 이루어지는 혼합 페이스트를 도포하여 형성되고, 각각은 제1금속-활성탄 혼합 전극층(21,31), 제2금속-활성탄 혼합 전극층(22,32) 및 제3금속-활성탄 혼합 전극층(23,33)으로 구성된다.
제1금속-활성탄 혼합 전극층(21,31)은 제1베이스 금속 집전체(11)의 일면이나 제2베이스 금속 집전체(12)의 타면에 제1혼합주재료 80 내지 90wt%, 도전제 5 내지 10wt% 및 바인더 5 내지 10wt%로 이루어지는 혼합 페이스트를 도포하여 형성된다. 제1혼합주재료는 금속분말(MP) 70 내지 99 wt%와 활성탄분말(ACP)의 1 내지 30wt%로 이루어져 제1금속-활성탄 혼합 전극층(21,31)이 제2금속-활성탄 혼합 전극층(22,32)보다 금속분말(MP)의 혼합비는 크며, 활성탄분말(ACP)의 혼합비는 작도록 형성된다.
제2금속-활성탄 혼합 전극층(22,32)은 다수개의 제1혼합 전극층(21,22,23) 중 제1금속-활성탄 혼합 전극층(21)의 일면이나 다수개의 제2혼합 전극층(31,32,33) 중 제1금속-활성탄 혼합 전극층(31)의 타면에 제2혼합주재료 80 내지 90wt%, 도전제 5 내지 10wt% 및 바인더 5 내지 10wt%로 이루어지는 혼합 페이스트를 도포하여 형성된다. 제2혼합주재료는 금속분말(MP) 40 내지 60 wt%와 활성탄분말(ACP)의 40 내지 60wt%로 이루어져, 제2금속-활성탄 혼합 전극층(22,32)이 제3금속-활성탄 혼합 전극층(23,33)보다 금속분말(MP)의 혼합비는 크며, 활성탄분말(ACP)의 혼합비는 작도록 형성된다.
제3금속-활성탄 혼합 전극층(23,33)은 다수개의 제1혼합 전극층(21,22,23) 중 제2금속-활성탄 혼합 전극층(22)의 일면이나 다수개의 제2혼합 전극층(31,32,33) 중 제2금속-활성탄 혼합 전극층(32)의 타면에 제3혼합주재료 80 내지 90wt%, 도전제 5 내지 10wt% 및 바인더 5 내지 10wt%로 이루어지는 혼합 페이스트를 도포하여 형성된다. 제3혼합주재료는 금속분말(MP) 1 내지 30 wt%와 활성탄분말(ACP)의 70 내지 99wt%로 이루어져 제3금속-활성탄 혼합 전극층(23,33)이 제2금속-활성탄 혼합 전극층(22,32)보다 금속분말(MP)의 혼합비가 작으며, 활성탄분말(ACP)의 혼합비는 크도록 형성된다. 즉, 제3금속-활성탄 혼합 전극층(23,33)은 제1활성탄층(41)이나 제2활성탄층(42)보다 활성탄분말(ACP)이 작도록 혼합된다. 여기서, 활성탄분말(ACP)은 활성탄은 수열합성방법을 이용해 제조되며, 도전제와 바인더는 각각 전기 이중층 커패시터에 사용되는 활성탄을 이용한 전극 제조 시 사용되는 공지된 재질이 사용된다. 보다 구체적으로는 다수개의 제1혼합 전극층(21,22,23) 중 제2금속-활성탄 혼합 전극층(22)이나 다수개의 제2혼합 전극층(31,32,33) 중 제2금속-활성탄 혼합 전극층(32)은 각각 다수개의 제1혼합 전극층(21,22,23) 중 제3금속-활성탄 혼합 전극층(23)이나 다수개의 제2혼합 전극층(31,32,33) 중 제3금속-활성탄 혼합 전극층(33)보다 금속분말(MP)이 활성탄분말(ACP)보다 많이 혼합되어 형성되며, 다수개의 제1혼합 전극층(21,22,23) 중 제1금속-활성탄 혼합 전극층(21)이나 다수개의 제2혼합 전극층(31,32,33) 중 제1금속-활성탄 혼합 전극층(31)보다 금속분말(MP)이 활성탄분말(ACP)보다 작게 혼합되어 형성된다.
예를 들어, 다수개의 제1혼합 전극층(21,22,23)과 다수개의 제2혼합 전극층(31,32,33)은 각각 제1베이스 금속 집전체(11)나 제2베이스 금속 집전체(12)의 일면이나 타면과 제1활성탄층(41)이나 제2활성탄층(42)의 일면이나 타면 사이에 배치 시 제1활성탄층(41)이나 제2활성탄층(42)과 인접할수록 금속분말(MP)의 혼합비는 작아지며, 활성탄분말(ACP)의 혼합비는 크게 형성한다. 이와 같이 다수개의 제1혼합 전극층(21,22,23)과 다수개의 제2혼합 전극층(31,32,33)은 각각 제1베이스 금속 집전체(11)나 제2베이스 금속 집전체(12)의 일면이나 타면에서 제1활성탄층(41)이나 제2활성탄층(42)의 일면이나 타면으로 배치 시 금속분말(MP)의 혼합비는 작아지며, 활성탄분말(ACP)의 혼합비는 크도록 형성함으로써 제1베이스 금속 집전체(11)나 제2베이스 금속 집전체(12)의 표면에 도 4에 금속분말(MP)로 이루어지는 에칭 피트(etching pit)를 형성한 효과를 구현할 수 있다. 즉, 제1베이스 금속 집전체(11)나 제2베이스 금속 집전체(12)는 각각 일면이나 타면에 다수개의 제1혼합 전극층(21,22,23)과 다수개의 제2혼합 전극층(31,32,33)이 3회 도포하고 있으나, 도포 횟수를 증가하는 경우에 제1베이스 금속 집전체(11)나 제2베이스 금속 집전체(12)의 일면이나 타면에 도 4에 도시된 금속분말(MP)으로 이루어지지는 에칭 피트를 보다 정밀하고 신뢰성 있도록 제조할 수 있어 제1베이스 금속 집전체(11)나 제2베이스 금속 집전체(12)의 표면적을 식각방법을 이용한 표면적 증가와 같이 효과를 얻을 수 있으며, 제1베이스 금속 집전체(11)나 제2베이스 금속 집전체(12)의 표면적 증가와 함께 동시에 에칭 피트의 내측에 활성탄분말(ACP)이 채워지도록 형성할 수 있어 도포방법을 이용해 전기 이중층 커패시터의 전극을 용이하게 제조할 수 있다.
제1베이스 금속 집전체(11)나 제2베이스 금속 집전체(12)는 각각 다수개의 제1혼합 전극층(21,22,23)과 다수개의 제2혼합 전극층(31,32,33)을 도포함으로써 에칭 피트 효과를 구현할 수 있어 도포 공정을 이용해 표면적 증가를 구현할 수 있고, 이로 인해 제1베이스 금속 집전체(11)나 제2베이스 금속 집전체(12)의 표면적을 증가시켜 고용량의 전기 이중층 커패시터를 구현할 수 있다. 예를 들어, 도 4에 도시된 것과 같이 제1베이스 금속 집전체(11)의 표면에 제1금속-활성탄 혼합 전극층(21), 제2금속-활성탄 혼합 전극층(22) 및 제3금속-활성탄 혼합 전극층(23)을 순차적으로 도포함으로써 금속분말(MP)은 제1베이스 금속 집전체(11)의 표면과 전기적으로 연결되며, 활성탄분말(ACP)은 혼합비를 점점 증가시켜 도포함으로써 활성탄분말(ACP)은 제1활성탄층(41)의 표면과 접하게 형성되어 제1베이스 금속 집전체(11)에 에칭 피트와 전극으로 사용되는 제1활성탄층(41)을 형성함으로써 높은 에너지 밀도를 갖는 전기 이중층 커패시터를 제조할 수 있다. 다수개의 제2혼합 전극층(31,32,33)은 다수개의 제1혼합 전극층(21,22,23)과 동일하게 형성됨으로 설명을 생략한다.
제1베이스 금속 집전체(11)와 제2베이스 금속 집전체(12)는 도포 공정을 이용해 도 4에 도시된 것과 같이 에칭 피트를 형성하고, 에칭 피트의 내측에 활성탄분말(ACP)이 위치되도록 형성하기 위해 박막으로 제조되며, 다수개의 제1혼합 전극층(21,22,23), 다수개의 제2혼합 전극층(31,32,33), 제1활성탄층(41) 및 제2활성탄층(42) 또한 박막으로 제조된다. 예를 들어, 제1베이스 금속 집전체(11)와 제2베이스 금속 집전체(12)는 각각 두께(t1)가 50 내지 200㎛가 되도록 형성되고, 제1금속-활성탄 혼합 전극층(21,31), 제2금속-활성탄 혼합 전극층(22,32) 및 제3금속-활성탄 혼합 전극층(23,33)은 각각 두께(t2,t3,t4)가 50 내지 200㎛가 되도록 형성되며, 제1활성탄층(41)과 제2활성탄층(42)은 각각 두께(t5)가 50 내지 200㎛가 되도록 형성하여 본 발명의 전기 이중층 커패시터를 전극을 제조한다. 여기서, 도포 공정은 인쇄방법을 이용한다.
다수개의 제1혼합 전극층(21,22,23)과 다수개의 제2혼합 전극층(31,32,33)의 제조를 위해 사용되는 금속분말(MP)은 평균입경(D1)이 120 내지 250㎚인 것이 사용되고, 활성탄분말(ACP)은 다수개의 기공(H)이 형성되며 평균입경(D2) 2 내지 25㎛인 것이 사용되며, 다수개의 기공(H)의 평균 입경(D3)은 2 내지 100㎚인 것이 사용되며, 금속분말(MP)의 재질은 알루미늄이 사용된다.
제1활성탄층(41)과 제2활성탄층(42)은 각각 활성탄분말(ACP) 80 내지 90wt%, 도전제 5 내지 10wt% 및 바인더 5 내지 10wt%로 이루어지는 페이스트를 이용해 형성되며, 활성탄분말(ACP)은 다수개의 제1혼합 전극층(21,22,23)과 다수개의 제2혼합 전극층(31,32,33)에 사용된다. 즉, 제1활성탄층(41)과 제2활성탄층(42)은 각각 활성탄분말(ACP)로만 형성되고, 각각 두께(t5)가 50 내지 200㎛가 되도록 형성하여 다수개의 제1혼합 전극층(21,22,23)이나 다수개의 제2혼합 전극층(31,32,33) 중 제1활성탄층(41)과 제2활성탄층(42)과 가장 인접되도록 배치된 것에 위치된 활성탄분말(ACP)과 연결되도록 형성된다. 분리막(51)은 제1활성탄층(41)과 제2활성탄층(42)이 서로 물리적으로 접척되는 것을 방지하며, 공지된 기술이 적용됨으로 설명을 생략한다.
이상에서 설명한 바와 같이 본 발명의 전기 이중층 커패시터는 베이스 금속 집전체에 금속분말과 활성탄의 혼합 비율을 조절하여 도포하여 금속 집전체와 활성탄을 형성함에 의해 금속 집전체의 표면적을 증가시킬 수 있으며, 본 발명의 다른 목적은 금속분말과 활성탄의 혼합 비율을 조절하여 도포하여 금속 집전체와 활성탄을 형성함에 의해 금속 집전체의 표면적을 증가시킴으로써 본 발명의 전기 이중층 커패시터의 에너지 밀도를 증가시킬 수 있다.
본 발명의 전기 이중층 커패시터는 에너지 저장 장치의 제조산업 분야에 적용된다.
11: 제1베이스 금속 집전체 12: 제2베이스 금속 집전체
21,22,23: 제1혼합 전극층 31,32,33: 제2혼합 전극층
41: 제1활성탄층 42: 제2활성탄층
51: 분리막
21,22,23: 제1혼합 전극층 31,32,33: 제2혼합 전극층
41: 제1활성탄층 42: 제2활성탄층
51: 분리막
Claims (5)
- 제1베이스 금속 집전체와;
상기 제1베이스 금속 집전체와 이격되도록 배치되는 제2베이스 금속 집전체와;
상기 제1베이스 금속 집전체의 상부가 부분적으로 노출되도록 제1베이스 금속 집전체의 일면이나 타면에 각각 순차적으로 형성되는 다수개의 제1혼합 전극층과;
상기 제2베이스 금속 집전체의 하부가 부분적으로 노출되도록 제2베이스 금속 집전체의 일면이나 타면에 각각 순차적으로 형성되는 다수개의 제2혼합 전극층과;
상기 다수개의 제1혼합 전극층 중 상기 제1베이스 금속 집전체를 기준으로 제1베이스 금속 집전체로부터 가장 외측에 위치되는 제1혼합 전극층의 일면에 형성되는 제1활성탄층과;
상기 다수개의 제2혼합 전극층 중 상기 제2베이스 금속 집전체를 기준으로 제2베이스 금속 집전체로부터 가장 외측에 위치되는 제2혼합 전극층의 타면에 형성되는 제2활성탄층과;
상기 제1베이스 금속 집전체와 상기 제2베이스 금속 집전체 사이에 배치되는 분리막으로 구성되며,
상기 다수개의 제1혼합 전극층과 상기 다수개의 제2혼합 전극층은 각각 금속분말, 활성탄분말 및 바인더로 이루어지는 혼합 페이스트를 도포하여 형성되고, 각각은 제1금속-활성탄 혼합 전극층, 제2금속-활성탄 혼합 전극층 및 제3금속-활성탄 혼합 전극층으로 구성되며,
상기 제1금속-활성탄 혼합 전극층은 제1베이스 금속 집전체의 일면이나 제2베이스 금속 집전체의 타면에 제1혼합주재료 80 내지 90wt%, 도전제 5 내지 10wt% 및 바인더 5 내지 10wt%로 이루어지는 혼합 페이스트를 도포하여 형성되고,
상기 제2금속-활성탄 혼합 전극층은 상기 다수개의 제1혼합 전극층 중 제1금속-활성탄 혼합 전극층의 일면이나 상기 다수개의 제2혼합 전극층 중 제1금속-활성탄 혼합 전극층의 타면에 제2혼합주재료 80 내지 90wt%, 도전제 5 내지 10wt% 및 바인더 5 내지 10wt%로 이루어지는 혼합 페이스트를 도포하여 형성되며,
상기 제3금속-활성탄 혼합 전극층은 상기 다수개의 제1혼합 전극층 중 제2금속-활성탄 혼합 전극층의 일면이나 상기 다수개의 제2혼합 전극층 중 제2금속-활성탄 혼합 전극층의 타면에 제3혼합주재료 80 내지 90wt%, 도전제 5 내지 10wt% 및 바인더 5 내지 10wt%로 이루어지는 혼합 페이스트를 도포하여 형성되며,
상기 다수개의 제1혼합 전극층 중 제2금속-활성탄 혼합 전극층이나 상기 다수개의 제2혼합 전극층 중 제2금속-활성탄 혼합 전극층은 각각 상기 다수개의 제1혼합 전극층 중 제3금속-활성탄 혼합 전극층이나 상기 다수개의 제2혼합 전극층 중 제3금속-활성탄 혼합 전극층보다 금속분말이 활성탄분말보다 많이 혼합되어 형성되며, 상기 다수개의 제1혼합 전극층 중 제1금속-활성탄 혼합 전극층이나 상기 다수개의 제2혼합 전극층 중 제1금속-활성탄 혼합 전극층보다 금속분말이 활성탄분말보다 작게 혼합되어 형성되며,
상기 제1혼합주재료는 금속분말 70 내지 99 wt%와 활성탄분말의 1 내지 30wt%로 이루어지고, 상기 제2혼합주재료는 금속분말 40 내지 60 wt%와 활성탄분말의 40 내지 60wt%로 이루어지며, 상기 제3혼합주재료는 금속분말 1 내지 30 wt%와 활성탄분말의 70 내지 99wt%로 이루어지는 것을 특징으로 하는 전기 이중층 커패시터. - 제1항에 있어서,
상기 제1베이스 금속 집전체와 상기 제2베이스 금속 집전체는 각각 알루미늄이 사용되며, 두께는 50 내지 200㎛인 것을 특징으로 하는 전기 이중층 커패시터. - 삭제
- 제1항에 있어서,
상기 제1금속-활성탄 혼합 전극층, 상기 제2금속-활성탄 혼합 전극층 및 제3금속-활성탄 혼합 전극층은 각각 두께가 50 내지 200㎛이고, 각각에 포함되는 금속분말은 평균입경이 120 내지 250㎚인 것이 사용되며, 활성탄분말은 다수개의 기공이 형성되며 평균입경 2 내지 25㎛인 것이 사용되며, 상기 다수개의 기공의 평균 입경은 2 내지 100㎚인 것이 사용되며, 상기 금속분말의 재질은 알루미늄이 사용되는 것을 특징으로 하는 전기 이중층 커패시터. - 제1항에 있어서,
상기 제1활성탄층과 제2활성탄층은 각각 활성탄분말 80 내지 90wt%, 도전제 5 내지 10wt% 및 바인더 5 내지 10wt%로 이루어지는 페이스트를 두께가 50 내지 200㎛가 되도록 도포하여 형성되며, 상기 활성탄분말은 다수개의 기공이 형성되며 평균입경 2 내지 25㎛인 것이 사용되며, 상기 다수개의 기공의 평균 입경은 2 내지 100㎚인 것이 사용되는 것을 특징으로 하는 전기 이중층 커패시터.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020150061615A KR101685562B1 (ko) | 2015-04-30 | 2015-04-30 | 전기 이중층 커패시터 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020150061615A KR101685562B1 (ko) | 2015-04-30 | 2015-04-30 | 전기 이중층 커패시터 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20160129441A KR20160129441A (ko) | 2016-11-09 |
KR101685562B1 true KR101685562B1 (ko) | 2016-12-12 |
Family
ID=57529379
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020150061615A KR101685562B1 (ko) | 2015-04-30 | 2015-04-30 | 전기 이중층 커패시터 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101685562B1 (ko) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005524974A (ja) | 2002-05-03 | 2005-08-18 | エプコス アクチエンゲゼルシャフト | 電極および該電極の製造方法 |
JP2008130999A (ja) | 2006-11-24 | 2008-06-05 | Sanyo Electric Co Ltd | 電気化学素子及び電気化学素子の製造方法 |
JP2013140977A (ja) * | 2011-12-29 | 2013-07-18 | Samsung Electro-Mechanics Co Ltd | 電極、その製造方法、及びこれを含む電気化学キャパシタ |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1962308B1 (en) * | 2006-02-16 | 2017-02-01 | Panasonic Intellectual Property Management Co., Ltd. | Electric double layer capacitor |
KR101118188B1 (ko) | 2010-03-24 | 2012-03-16 | 삼화콘덴서공업주식회사 | 고전력 슈퍼 커패시터 |
-
2015
- 2015-04-30 KR KR1020150061615A patent/KR101685562B1/ko active IP Right Grant
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005524974A (ja) | 2002-05-03 | 2005-08-18 | エプコス アクチエンゲゼルシャフト | 電極および該電極の製造方法 |
JP2008130999A (ja) | 2006-11-24 | 2008-06-05 | Sanyo Electric Co Ltd | 電気化学素子及び電気化学素子の製造方法 |
JP2013140977A (ja) * | 2011-12-29 | 2013-07-18 | Samsung Electro-Mechanics Co Ltd | 電極、その製造方法、及びこれを含む電気化学キャパシタ |
Also Published As
Publication number | Publication date |
---|---|
KR20160129441A (ko) | 2016-11-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102645603B1 (ko) | 고-전압 장치 | |
US10644324B2 (en) | Electrode material and energy storage apparatus | |
DE60140753D1 (de) | Elektrochemischer doppelschichtkondensator mit kohlenstoffpulverelektroden | |
US9443663B2 (en) | Electric double-layer capacitor | |
CN107305960B (zh) | 电池、电池制造方法和电池制造装置 | |
CN102969165A (zh) | 固体电解电容器及其制造方法 | |
CN108109841A (zh) | 叠层电容器及制造方法 | |
JP7039778B2 (ja) | リチウム二次電池の製造方法 | |
JP2013243205A (ja) | 電気化学セル | |
KR20190048123A (ko) | 에너지저장 디바이스용 다공성 전극 | |
KR101849645B1 (ko) | 전기 이중층 커패시터 | |
CN101930852A (zh) | 双电层电容器及其电极和电极的制造方法 | |
KR101685562B1 (ko) | 전기 이중층 커패시터 | |
US20130302670A1 (en) | Electrode plate, secondary battery having the same, and manufacturing method for the electrode plate | |
KR102018169B1 (ko) | 전극 이중층 커패시터 | |
KR20160129442A (ko) | 전기 이중층 커패시터의 전극 제조방법 | |
KR101157553B1 (ko) | 접착력이 우수한 집전체를 구비하는 에너지 저장장치 및 이에 이용되는 집전체용 금속박 | |
US9406448B2 (en) | Electrode for electrochemical device, electrochemical device, and method for manufacturing electrode for electrochemical device | |
KR20200125082A (ko) | 에너지 저장장치 | |
KR20160069318A (ko) | 에너지 저장장치를 위한 종이 집전체 및 이를 이용한 슈퍼 커패시터 | |
CN219457365U (zh) | 一种高能混合钽电容器 | |
JPH0298914A (ja) | 電気二重層コンデンサ | |
JP5653081B2 (ja) | 電気二重層キャパシタ | |
TW201419336A (zh) | 固態電解電容器之改良製法 | |
JP5035993B2 (ja) | 電気二重層コンデンサ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20191007 Year of fee payment: 4 |