KR20160129442A - 전기 이중층 커패시터의 전극 제조방법 - Google Patents

전기 이중층 커패시터의 전극 제조방법 Download PDF

Info

Publication number
KR20160129442A
KR20160129442A KR1020150061616A KR20150061616A KR20160129442A KR 20160129442 A KR20160129442 A KR 20160129442A KR 1020150061616 A KR1020150061616 A KR 1020150061616A KR 20150061616 A KR20150061616 A KR 20150061616A KR 20160129442 A KR20160129442 A KR 20160129442A
Authority
KR
South Korea
Prior art keywords
mixed
activated carbon
paste
mixed electrode
powder
Prior art date
Application number
KR1020150061616A
Other languages
English (en)
Inventor
김기효
박종온
이영훈
Original Assignee
삼화전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼화전기주식회사 filed Critical 삼화전기주식회사
Priority to KR1020150061616A priority Critical patent/KR20160129442A/ko
Publication of KR20160129442A publication Critical patent/KR20160129442A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/84—Processes for the manufacture of hybrid or EDL capacitors, or components thereof
    • H01G11/86—Processes for the manufacture of hybrid or EDL capacitors, or components thereof specially adapted for electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/22—Electrodes
    • H01G11/30—Electrodes characterised by their material
    • H01G11/32—Carbon-based
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/22—Electrodes
    • H01G11/30—Electrodes characterised by their material
    • H01G11/32—Carbon-based
    • H01G11/42—Powders or particles, e.g. composition thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/13—Energy storage using capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Double-Layer Capacitors Or The Like (AREA)

Abstract

본 발명은 전기 이중층 커패시터의 전극 제조방법에 관한 것으로, 베이스 금속 집전체를 준비하는 단계와; 베이스 금속 집전체의 일면이나 타면에 다수개의 혼합 전극층이 순차적으로 적층되도록 형성하는 단계와; 다수개의 혼합 전극층이 형성되면 다수개의 혼합 전극층 중 하나의 일면이나 타면에 활성탄 페이스트를 도포하여 활성탄층을 형성하는 단계와; 활성탄층이 형성되면 질소 분위기에서 건조하는 단계로 구성되며, 다수개의 혼합 전극층이 순차적으로 적층되도록 형성하는 단계에서 다수개의 혼합 전극층은 금속분말과 활성탄분말로 형성되며, 다수개의 혼합 전극층 중 하나의 혼합 전극층은 일면에 배치된 혼합 전극층보다 금속분말이 활성탄분말보다 많이 혼합되어 형성되며, 타면에 배치된 혼합 전극층보다 금속분말이 활성탄분말보다 작게 혼합되어 형성되는 것을 특징으로 한다.

Description

전기 이중층 커패시터의 전극 제조방법{Electrode manufacturing method for electric double layer capacitor}
본 발명은 전기 이중층 커패시터의 전극 제조방법에 관한 것으로, 특히 베이스 금속 집전체에 금속분말과 활성탄의 혼합 비율을 조절하여 도포하여 금속 집전체와 활성탄을 형성함에 의해 금속 집전체의 표면적을 증가시킬 수 있는 전기 이중층 커패시터의 전극 제조방법에 관한 것이다.
전기 이중층 커패시터(EDLC; Electric Double Layer Capacitor)이라 하며, 스마트폰, 하이브리드 자동차, 전기자동차나 태양광 발전에 적용되는 에너지 저장장치에 적용되고 있다. 이러한 전기 이중층 커패시터는 양극재질이나 음극재질이 활성탄소, 카본 나노튜브 등이 사용되고 있으며, 개략적인 구성이 첨부된 선행기술에 공개되어 있다.
한국등록특허 제1118188호(특허문헌 1)는 고전력 커패시터에 관한 것으로, 보빈, 전극조립체, 도전성연결부재, 플러그, 외부단자 및 하우징으로 구성된다. 보빈은 전극조립체의 지지부재로 사용되며, 전극조립체는 보빈에 젤리 롤형으로 권취된다. 도전성연결부재는 전극조립체의 일단과 타단에 형성되며, 플러그는 보빈의 일단과 타단에 각각 삽입되며 도전성연결부재와 접합되어 전극조립체와 전기적으로 연결된다. 외부단자는 플러그와 전기적으로 연결되도록 하우징에 연결되며, 하우징은 일단과 타단에 그루빙(grooving) 방법으로 홈이 형성된다. 하우징에 형성된 홈은 외부단자를 지지하는 스톱퍼 작용을 하며, 하우징의 내측에 전극조립체가 열간압입으로 삽입되어 조립된다.
특허문헌 1과 같은 구성을 갖는 종래의 전기 이중층 커패시터는 알루미늄과 같은 금속재질의 집전체가 사용된다. 이와 같이 종래의 전기 이중층 커패시터는 에너지 밀도를 높이고 고출력을 얻기 위해 집전체의 표면적을 증가시키고 있으나 표면적 증가를 위한 습식 식각을 이용함으로써 제조 공정이 복잡하고 양산성이 저하되는 문제점이 있다.
특허문헌 1: 한국등록특허 제1118188호(등록일: 2012.02.13)
본 발명의 목적은 전술한 문제점을 해결하기 위한 것으로, 베이스 금속 집전체에 금속분말과 활성탄의 혼합 비율을 조절하여 도포하여 금속 집전체와 활성탄을 형성함에 의해 금속 집전체의 표면적을 증가시킬 수 있는 전기 이중층 커패시터의 전극 제조방법를 제공함에 있다.
본 발명의 다른 목적은 금속분말과 활성탄의 혼합 비율을 조절하여 도포하여 금속 집전체와 활성탄을 형성함에 의해 금속 집전체의 표면적을 증가시킴으로써 에너지 밀도를 증가시킬 수 있는 전기 이중층 커패시터의 전극 제조방법를 제공함에 있다.
본 발명의 전기 이중층 커패시터의 전극 제조방법은 베이스 금속 집전체를 준비하는 단계와; 상기 베이스 금속 집전체의 일면이나 타면에 다수개의 혼합 전극층이 순차적으로 적층되도록 형성하는 단계와; 상기 다수개의 혼합 전극층이 형성되면 다수개의 혼합 전극층 중 하나의 일면이나 타면에 활성탄 페이스트를 도포하여 활성탄층을 형성하는 단계와; 상기 활성탄층이 형성되면 질소 분위기에서 건조하는 단계로 구성되며, 상기 다수개의 혼합 전극층이 순차적으로 적층되도록 형성하는 단계에서 다수개의 혼합 전극층은 금속분말과 활성탄분말로 형성되며, 상기 다수개의 혼합 전극층 중 하나의 혼합 전극층은 일면에 배치된 혼합 전극층보다 금속분말이 활성탄분말보다 많이 혼합되어 형성되며, 타면에 배치된 혼합 전극층보다 금속분말이 활성탄분말보다 작게 혼합되어 형성되는 것을 특징으로 한다.
본 발명의 전기 이중층 커패시터의 전극 제조방법은 베이스 금속 집전체에 금속분말과 활성탄의 혼합 비율을 조절하여 도포하여 금속 집전체와 활성탄을 형성함에 의해 금속 집전체의 표면적을 증가시킬 수 있는 이점이 있으며, 또한 금속분말과 활성탄의 혼합 비율을 조절하여 도포하여 금속 집전체와 활성탄을 형성함에 의해 금속 집전체의 표면적을 증가시킴으로써 에너지 밀도를 증가시킬 수 있는 이점이 있다.
도 1은 본 발명의 전기 이중층 커패시터의 전극 제조방법을 나타낸 공정 흐름도,
도 2 내지 도 6은 각각 베이스 금속 집전체에 다수개의 혼합 전극층이 형성된 상태를 나타낸 단면도,
도 7은 도 6에 도시된 "A"부분 확대 단면도.
이하, 본 발명의 전기 이중층 커패시터의 전극 제조방법의 실시예를 첨부된 도면을 참조하여 설명하면 다음과 같다.
도 1 및 도 6에 도시된 바와 같이 본 발명의 전기 이중층 커패시터의 전극 제조방법은 먼저, 베이스 금속 집전체(11)를 준비한다(S10). 베이스 금속 집전체(11)이 준비되면 베이스 금속 집전체(11)의 일면이나 타면에 다수개의 혼합 전극층(12,13,14)이 순차적으로 적층되도록 형성한다(S20). 상기 다수개의 혼합 전극층(12,13,14)이 순차적으로 적층되도록 형성 시 다수개의 혼합 전극층(12,13,14)은 각각 금속분말(MP: 도 7에 도시됨)과 활성탄분말(ACP: 도 7에 도시됨)로 형성되며, 다수개의 혼합 전극층(12,13,14) 중 하나의 혼합 전극층(13)은 일면에 배치된 혼합 전극층(12)보다 금속분말(MP)이 활성탄분말(ACP)보다 많이 혼합되어 형성되며, 타면에 배치된 혼합 전극층(14)보다 금속분말(MP)이 활성탄분말(ACP)보다 작게 혼합되어 형성된다. 다수개의 혼합 전극층(12,13,14)이 형성되면 다수개의 혼합 전극층(12,13,14) 중 하나의 일면이나 타면에 활성탄 페이스트를 도포하여 활성탄층(15)을 형성한다(S30). 활성탄층(15)이 형성되면 질소 분위기에서 건조한다(S40). 즉, 본 발명의 전기 이중층 커패시터의 전극제조방법은 베이스 금속 집전체(11)에 다수개의 혼합 전극층(12,13,14)과 활성탄층(15)을 순차적으로 도포한 후 도포가 완료되면 건조하여 제조한다.
상기 구성을 갖는 본 발명의 전기 이중층 커패시터의 전극 제조방법을 보다 상세히 설명하면 다음과 같다.
베이스 금속 집전체(11)를 준비하는 단계(S10)는 도 1 및 도 2에서와 같이 본 발명의 전기 이중층 커패시터의 전극의 제조 시 베이스 기판으로 사용되는 베이스 금속 집전체(11)를 준비한다. 베이스 금속 집전체(11)는 알루미늄 재질이 사용되며, 두께(t1)는 50 내지 200㎛인 것이 사용된다. 즉, 베이스 금속 집전체(11)는 일면이나 타면에 에칭 피트(etching pit)가 형성되지 않으며 두께(t1)가 50 내지 200㎛인 박막인 것을 준비하며, 에칭 피트는 다수개의 혼합 전극층(12,13,14)의 형성 시 도 7에서와 같이 다수개의 금속분말(MP)에 의해 형성됨에 의해 베이스 금속 집전체(11)는 실질적으로 도 6에 도시된 다수개의 혼합 전극층(12,13,14)의 두께(t2,t3,t4)를 포함함으로 베이스 금속 집전체(11)의 준비 시 박막인 것을 준비한다. 이러한 제1베이스 금속 집전체(11)는 제2방향(Y)과 직교하는 제1방향(X)의 일부가 도 6에서와 같이 부분적으로 노출되도록 다수개의 혼합 전극층(12,13,14) 및 활성탄층(15)이 형성된다. 베이스 금속 집전체(11)는 각각 혼합 전극층(12,13,14) 및 제2활성탄층(15)이 형성되지 않은 노출된 부분은 외부 회로(도시 않음)와 연결되는 영역이다. 여기서, 제2방향(Y)는 베이스 금속 집전체(11), 다수개의 혼합 전극층(12,13,14) 및 활성탄층(15)의 두께방향을 나타낸다.
다수개의 혼합 전극층(12,13,14)이 순차적으로 적층되도록 형성하는 단계(S20)는 도 1 및 도 3에서와 같이 먼저, 베이스 금속 집전체(11)의 일면이나 타면에 제1혼합주재료 80 내지 90wt％, 도전제 5 내지 10wt％ 및 바인더 5 내지 10wt％로 이루어지는 제1혼합 페이스트를 도포하여 형성되는 제1혼합 전극층(12)을 형성한다(S21). 제1혼합주재료는 금속분말(MP) 70 내지 99 wt％와 활성탄분말(ACP)의 1 내지 30wt％로 이루어져 제1혼합 전극층(12)이 제2혼합 전극층(13)보다 금속분말(MP)의 혼합비는 크며, 활성탄분말(ACP)의 혼합비는 작도록 형성된다.
제1혼합 전극층(12)이 형성되면 도 1 및 도 4에서와 같이 제1혼합 전극층(12)의 일면이나 타면에 제2혼합주재료 80 내지 90wt％, 도전제 5 내지 10wt％ 및 바인더 5 내지 10wt％로 이루어지는 제2혼합 페이스트를 도포하여 형성되는 제2혼합 전극층(13)을 형성한다(S22). 제2혼합주재료는 금속분말(MP) 40 내지 60 wt％와 활성탄분말(ACP)의 40 내지 60wt％로 이루어져, 제2혼합 전극층(13)이 제3혼합 전극층(14)보다 금속분말(MP)의 혼합비는 크며, 활성탄분말(ACP)의 혼합비는 작도록 형성된다.
제2혼합 전극층(13)이 형성되면 도 1 및 도 5에서와 같이 제2혼합 전극층(13)의 일면이나 타면에 제3혼합주재료 80 내지 90wt％, 도전제 5 내지 10wt％ 및 바인더 5 내지 10wt％로 이루어지는 제3혼합 페이스트를 도포하여 형성되는 제3혼합 전극층(14)을 형성한다(S23). 제3혼합주재료는 금속분말(MP) 1 내지 30 wt％와 활성탄분말(ACP)의 70 내지 99wt％로 이루어져 제3혼합 전극층(14)이 제2혼합 전극층(13)보다 금속분말(MP)의 혼합비가 작으며, 활성탄분말(ACP)의 혼합비는 크도록 형성된다. 즉, 제3혼합 전극층(14)은 활성탄층(15)보다 활성탄분말(ACP)이 작도록 혼합되어 형성된다. 여기서, 활성탄분말(ACP)은 활성탄은 수열합성방법을 이용해 제조되며, 도전제와 바인더는 각각 전기 이중층 커패시터에 사용되는 활성탄을 이용한 전극 제조 시 사용되는 공지된 재질이 사용된다.
제1혼합 전극층(12), 제2혼합 전극층(13) 및 제3혼합 전극층(14)를 각각 형성하는 단계(S21,S22,S23)에서 제1혼합 전극층(12), 제2혼합 전극층(13) 및 제3혼합 전극층(14)은 각각 제1혼합 페이스트, 제2혼합 페이스트 및 제3혼합 페이스트를 사용한 인쇄방법으로 형성하기 위해 제1혼합 페이스트, 제2혼합 페이스트 및 제3혼합 페이스트 각각에 점도조절물이 포함된다. 점도조절물은 제1혼합 페이스트, 제2혼합 페이스트나 제3혼합 페이스트 70 내지 90wt％에 10 내지 30wt％로 혼합되어 제1혼합 페이스트, 제2혼합 페이스트나 제3혼합 페이스트의 점도가 10000 내지 30000cps(centi Poise)가 되도록 하며, 점도조절물은 알코올 30 내지 60wt％와 순수 40 내지 70wt％로 이루어진다.
이와 같이 점도가 10000 내지 30000cps(centi Poise)인 제1혼합 페이스트, 제2혼합 페이스트 및 제3혼합 페이스트로 다수개의 혼합 전극층(12,13,14)이 순차적으로 적층되도록 형성하는 단계(S20)는 본 발명의 전기 이중층 전극 제조방법의 실시예에서 제1혼합 전극층(12)을 형성하는 단계(S21), 제2혼합 전극층(13)을 형성하는 단계(S22) 및 제3혼합 전극층(14)을 형성하는 단계(S23) 즉, 3회 실시하는 것으로 한정하고 있다. 이러한 실시 횟수를 증가하는 경우에 베이스 금속 집전체(11)의 일면이나 타면에 도 7에 도시된 금속분말(MP)으로 이루어지지는 에칭 피트를 보다 정밀하고 신뢰성 있도록 제조할 수 있어 베이스 금속 집전체(11)의 표면적을 식각방법을 이용한 표면적 증가와 같이 효과를 얻을 수 있으며, 베이스 금속 집전체(11)의 표면적 증가와 함께 동시에 에칭 피트의 내측에 활성탄분말(ACP)이 채워지도록 형성할 수 있어 도포방법을 이용해 전기 이중층 커패시터의 전극을 용이하게 제조할 수 있다.
제1혼합 전극층(12)을 형성하는 단계(S21), 제2혼합 전극층(13)을 형성하는 단계(S22) 및 제3혼합 전극층(14)을 형성하는 단계(S23)에서 각각 형성되는 다수개의 혼합 전극층(12,13,14)은 각각 베이스 금속 집전체(11)의 일면이나 타면에 형성되거나 도 6에서와 같이 일면과 타면에 형성된다. 다수개의 혼합 전극층(12,13,14)은 각각 베이스 금속 집전체(11)의 일면이나 타면과 활성탄층(15)의 일면이나 타면 사이에 배치 시 활성탄층(15)과 인접할수록 금속분말(MP)의 혼합비는 작아지며, 활성탄분말(ACP)의 혼합비는 크게 형성한다. 예를 들어, 다수개의 혼합 전극층(12,13,14)은 각각 베이스 금속 집전체(11)의 일면이나 타면에서 활성탄층(15)의 일면이나 타면으로 배치 시 금속분말(MP)의 혼합비는 작아지며, 활성탄분말(ACP)의 혼합비는 크도록 형성됨으로써 베이스 금속 집전체(11)의 표면에 도 7에서와 같이 금속분말(MP)로 이루어지는 에칭 피트(etching pit: 도시 않음)를 형성하는 효과를 구현할 수 있다.
이와 같이, 베이스 금속 집전체(11)는 다수개의 혼합 전극층(12,13,14)을 도포함으로써 에칭 피트 효과를 구현할 수 있어 도포 공정을 이용해 표면적 증가를 구현할 수 있고, 이로 인해 베이스 금속 집전체(11)의 표면적을 증가시켜 고용량의 전기 이중층 커패시터를 구현할 수 있다. 예를 들어, 도 6에 도시된 것과 같이 베이스 금속 집전체(11)의 표면에 제1혼합 전극층(21), 제2혼합 전극층(22) 및 제3혼합 전극층(23)을 순차적으로 도포함으로써 금속분말(MP)은 베이스 금속 집전체(11)의 표면과 전기적으로 연결되며, 활성탄분말(ACP)은 혼합비를 점점 증가시켜 도포함으로써 활성탄분말(ACP)은 활성탄층(15)의 표면과 접하게 형성되어 베이스 금속 집전체(11)에 에칭 피트와 전극으로 사용되는 활성탄층(15)을 형성함으로써 높은 에너지 밀도를 갖는 전기 이중층 커패시터의 전극을 제조할 수 있다.
베이스 금속 집전체(11)는 도포 공정을 이용해 도 6에 도시된 금속분말(MP)에 의해 형성된 에칭 피트를 형성하고, 에칭 피트의 내측에 활성탄분말(ACP)이 위치되도록 형성하기 위해 박막으로 제조되며, 다수개의 혼합 전극층(12,13,14) 및 활성탄층(15) 또한 박막으로 제조된다. 예를 들어, 베이스 금속 집전체(11)는 두께(t1)가 50 내지 200㎛가 되도록 형성되며, 제1혼합 전극층(12), 제2혼합 전극층(13) 및 제3혼합 전극층(14)은 각각 두께(t2,t3,t4)가 50 내지 200㎛가 되도록 형성되며, 활성탄층(15)은 각각 두께(t5)가 50 내지 200㎛가 되도록 형성된다. 여기서, 도포 공정은 인쇄방법을 이용한다. 여기서, 다수개의 혼합 전극층(12,13,14)의 제조를 위해 사용되는 금속분말(MP)은 도 7에서와 같이 평균입경(D1)이 120 내지 250㎚인 것이 사용되고, 활성탄분말(ACP)은 다수개의 기공(H)이 형성되며 평균입경(D2) 2 내지 25㎛인 것이 사용되며, 다수개의 기공(H)의 평균 입경(D3)은 2 내지 100㎚인 것이 사용되며, 금속분말(MP)의 재질은 알루미늄이 사용된다.
다수개의 혼합 전극층(12,13,14) 즉, 제3혼합 전극층(14)이 형성되면 도 6에서와 같이 활성탄층(15)을 형성한다(S30). 활성탄층(15)을 형성하는 단계(S30)에서 상기 활성탄층(11)은 활성탄분말(ACP) 80 내지 90wt％, 도전제 5 내지 10wt％ 및 바인더 5 내지 10wt％로 이루어지는 활성탄 페이스트를 두께가 50 내지 200㎛가 되도록 도포하여 형성된다. 활성탄 페이스트는 점도조절물를 이용해 점도가 조절되며, 점도조절물은 활성탄 페이스트 70 내지 90wt％에 10 내지 30wt％로 혼합되어 활성탄 페이스트의 점도가 10000 내지 30000cps(centi Poise)가 되도록 하며, 점도조절물은 알코올 30 내지 60wt％와 순수 40 내지 70wt％로 이루어진다. 여기서, 활성탄층(15)에 형성된 활성탄분말(ACP)은 다수개의 혼합 전극층(12,13,14)에 사용되는 활성탄분말(ACP)과 동일한 것이 사용되며, 도 7에서와 같이 다수개의 기공(H)의 평균 입경(D3)은 2 내지 100㎚인 것이 사용된다. 이러한 활성탄층(15)은 활성탄분말(ACP)이 다수개의 제1혼합 전극층(12,13,14) 중 가장 인접되도록 배치된 제3혼합 전극층(14)에 위치된 활성탄분말(ACP)과 연결되도록 형성된다.
활성탄층(15)이 형성되면 질소 분위기에서 건조한다(S40). 즉, 활성탄층(15)이 형성되면 도 6에 도시된 것과 같이 베이스 금속 집전체(11)에 형성된 다수개의 혼합 전극층(12,13,14)과 활성탄층(15)을 질소 분위기에서 건조하여 본 발명의 전기 이중층 커패시터에 사용되는 전극의 제조를 완료한다. 여기서, 다수개의 혼합 전극층(12,13,14)과 활성탄층(15)을 질소 분위기에서 건조 시 120 내지 400℃에서 건조한다.
이상에서 설명한 바와 같이 본 발명의 전기 이중층 커패시터는 베이스 금속 집전체에 금속분말과 활성탄의 혼합 비율을 조절하여 도포하여 금속 집전체와 활성탄을 형성함에 의해 금속 집전체의 표면적을 증가시킬 수 있으며, 본 발명의 다른 목적은 금속분말과 활성탄의 혼합 비율을 조절하여 도포하여 금속 집전체와 활성탄을 형성함에 의해 금속 집전체의 표면적을 증가시킴으로써 본 발명의 전기 이중층 커패시터에 사용되는 전극의 에너지 밀도를 증가시킬 수 있다.
본 발명의 전기 이중층 커패시터는 에너지 저장 장치의 제조산업 분야에 적용된다.
11: 베이스 금속 집전체
12,13,14: 혼합 전극층
15: 제1활성탄층

Claims (5)

  1. 베이스 금속 집전체를 준비하는 단계와;
    상기 베이스 금속 집전체의 일면이나 타면에 다수개의 혼합 전극층이 순차적으로 적층되도록 형성하는 단계와;
    상기 다수개의 혼합 전극층이 형성되면 다수개의 혼합 전극층 중 하나의 일면이나 타면에 활성탄 페이스트를 도포하여 활성탄층을 형성하는 단계와;
    상기 활성탄층이 형성되면 질소 분위기에서 건조하는 단계로 구성되며,
    상기 다수개의 혼합 전극층이 순차적으로 적층되도록 형성하는 단계에서 다수개의 혼합 전극층은 금속분말과 활성탄분말로 형성되며, 상기 다수개의 혼합 전극층 중 하나의 혼합 전극층은 일면에 배치된 혼합 전극층보다 금속분말이 활성탄분말보다 많이 혼합되어 형성되며, 타면에 배치된 혼합 전극층보다 금속분말이 활성탄분말보다 작게 혼합되어 형성되는 것을 특징으로 하는 전기 이중층 커패시터의 전극 제조방법.
  2. 제1항에 있어서,
    상기 베이스 금속 집전체를 준비하는 단계에서 상기 베이스 금속 집전체는 알루미늄이 사용되며, 두께는 50 내지 200㎛인 것이 사용되는 것을 특징으로 하는 전기 이중층 커패시터의 전극 제조방법.
  3. 제1항에 있어서,
    상기 다수개의 혼합 전극층이 순차적으로 적층되도록 형성하는 단계는 베이스 금속 집전체의 일면이나 타면에 제1혼합주재료 80 내지 90wt％, 도전제 5 내지 10wt％ 및 바인더 5 내지 10wt％로 이루어지는 제1혼합 페이스트를 도포하여 형성되는 제1혼합 전극층을 형성하는 단계와;
    상기 제1혼합 전극층의 일면이나 타면에 제2혼합주재료 80 내지 90wt％, 도전제 5 내지 10wt％ 및 바인더 5 내지 10wt％로 이루어지는 제2혼합 페이스트를 도포하여 형성되는 제2혼합 전극층을 형성하는 단계와;
    상기 제2혼합 전극층의 일면이나 타면에 제3혼합주재료 80 내지 90wt％, 도전제 5 내지 10wt％ 및 바인더 5 내지 10wt％로 이루어지는 제3혼합 페이스트를 도포하여 형성되는 제3혼합 전극층을 형성하는 단계로 구성되고,
    상기 제1혼합 페이스트, 상기 제2혼합 페이스트 및 상기 제3혼합 페이스트는 각각 점도조절물를 이용해 점도가 조절되며, 상기 점도조절물은 제1혼합 페이스트, 제2혼합 페이스트나 제3혼합 페이스트 70 내지 90wt％에 10 내지 30wt％로 혼합되어 상기 제1혼합 페이스트, 상기 제2혼합 페이스트 및 상기 제3혼합 페이스트의 점도가 10000 내지 30000cps(centi Poise)가 되도록 하며, 상기 점도조절물은 알코올 30 내지 60wt％와 순수 40 내지 70wt％로 이루어지는 것을 특징으로 하는 전기 이중층 커패시터의 전극 제조방법.
  4. 제3항에 있어서,
    상기 제1혼합 전극층을 형성하는 단계, 상기 제2혼합 전극층을 형성하는 단계 및 제3혼합 전극층을 형성하는 단계에서 각각 상기 제1혼합 전극층, 상기 제2혼합 전극층 및 제3혼합 전극층은 각각 두께가 50 내지 200㎛이고, 각각에 포함되는 금속 분말은 평균입경이 120 내지 250㎚인 것이 사용되며, 활성탄분말은 다수개의 기공이 형성되며 평균입경 2 내지 25㎛인 것이 사용되며, 상기 다수개의 기공의 평균 입경은 2 내지 100㎚인 것이 사용되며, 상기 금속 분말의 재질은 알루미늄이 사용되는 것을 특징으로 하는 전기 이중층 커패시터의 전극 제조방법.
  5. 제1항에 있어서,
    상기 활성탄층을 형성하는 단계에서 상기 활성탄층은 활성탄분말 80 내지 90wt％, 도전제 5 내지 10wt％ 및 바인더 5 내지 10wt％로 이루어지는 활성탄 페이스트를 두께가 50 내지 200㎛가 되도록 도포하여 형성되고, 상기 활성탄 페이스트는 점도조절물를 이용해 점도가 조절되며, 상기 점도조절물은 활성탄 페이스트 70 내지 90wt％에 10 내지 30wt％로 혼합되어 활성탄 페이스트의 점도가 10000 내지 30000cps(centi Poise)가 되도록 하며, 상기 점도조절물은 알코올 30 내지 60wt％와 순수 40 내지 70wt％로 이루어지며, 상기 활성탄분말은 다수개의 기공이 형성되며 평균입경 2 내지 25㎛인 것이 사용되며, 상기 다수개의 기공의 평균 입경은 2 내지 100㎚인 것이 사용되는 것을 특징으로 하는 전기 이중층 커패시터의 전극 제조방법.
KR1020150061616A 2015-04-30 2015-04-30 전기 이중층 커패시터의 전극 제조방법 KR20160129442A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150061616A KR20160129442A (ko) 2015-04-30 2015-04-30 전기 이중층 커패시터의 전극 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150061616A KR20160129442A (ko) 2015-04-30 2015-04-30 전기 이중층 커패시터의 전극 제조방법

Publications (1)

Publication Number Publication Date
KR20160129442A true KR20160129442A (ko) 2016-11-09

Family

ID=57529181

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150061616A KR20160129442A (ko) 2015-04-30 2015-04-30 전기 이중층 커패시터의 전극 제조방법

Country Status (1)

Country Link
KR (1) KR20160129442A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180125292A (ko) * 2017-05-15 2018-11-23 엘지이노텍 주식회사 전극 재료, 전극 재료를 이용한 전기 화학 소자 및 이의 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101118188B1 (ko) 2010-03-24 2012-03-16 삼화콘덴서공업주식회사 고전력 슈퍼 커패시터

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101118188B1 (ko) 2010-03-24 2012-03-16 삼화콘덴서공업주식회사 고전력 슈퍼 커패시터

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180125292A (ko) * 2017-05-15 2018-11-23 엘지이노텍 주식회사 전극 재료, 전극 재료를 이용한 전기 화학 소자 및 이의 제조 방법

Similar Documents

Publication Publication Date Title
US9496090B2 (en) Method of making graphene electrolytic capacitors
US20170263939A1 (en) Electrode material and energy storage apparatus
JP2004152773A (ja) 薄いセラミツク層を含むデイバイスの作成法
WO2017169843A1 (ja) 蓄電デバイス及びその製造方法
CN110289170A (zh) 边部留白的铝电解电容器用阳极箔、制备方法和电容器
CN108109841A (zh) 叠层电容器及制造方法
CN102969165A (zh) 固体电解电容器及其制造方法
US8749955B2 (en) Capacitor
WO2020080993A8 (en) Discrete metal-insulator-metal (mim) energy storage component and manufacturing method
US20060210874A1 (en) Electrode for an electrochemical cell, electrode coil, electrochemical cell, and production method
TWI431650B (zh) 固態電解電容器的製作方法及其固態電解電容器
CN103366957A (zh) 一种多芯组陶瓷电容器及其制作方法
CN206480512U (zh) 一种铝箔层打孔的电极片
KR20160129442A (ko) 전기 이중층 커패시터의 전극 제조방법
CN109637811A (zh) 一种超薄型聚合物片式叠层固体铝电解电容器及制备方法
US20160379761A1 (en) Method for fabricating solid electrolytic capacitors
KR101685562B1 (ko) 전기 이중층 커패시터
CN207602404U (zh) 叠层电容器
JP2017199664A (ja) 電池、および、電池製造方法、および、電池製造装置
KR102018169B1 (ko) 전극 이중층 커패시터
KR102013173B1 (ko) 울트라커패시터 전극용 조성물, 이를 이용한 울트라커패시터 전극의 제조방법 및 상기 제조방법을 이용하여 제조된 울트라커패시터
TW201419336A (zh) 固態電解電容器之改良製法
CN219457365U (zh) 一种高能混合钽电容器
KR101409178B1 (ko) 슈퍼커패시터 전극용 조성물 및 이를 이용한 슈퍼커패시터 전극의 제조방법
CN107516599A (zh) 一种三维结构陶瓷电容器及其制备方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right