KR101683896B1 - 튜너간 신호 간섭 방지 회로 - Google Patents

튜너간 신호 간섭 방지 회로 Download PDF

Info

Publication number
KR101683896B1
KR101683896B1 KR1020100050807A KR20100050807A KR101683896B1 KR 101683896 B1 KR101683896 B1 KR 101683896B1 KR 1020100050807 A KR1020100050807 A KR 1020100050807A KR 20100050807 A KR20100050807 A KR 20100050807A KR 101683896 B1 KR101683896 B1 KR 101683896B1
Authority
KR
South Korea
Prior art keywords
input signal
tuner
delete delete
switching element
buffer unit
Prior art date
Application number
KR1020100050807A
Other languages
English (en)
Other versions
KR20110131389A (ko
Inventor
김형석
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020100050807A priority Critical patent/KR101683896B1/ko
Publication of KR20110131389A publication Critical patent/KR20110131389A/ko
Application granted granted Critical
Publication of KR101683896B1 publication Critical patent/KR101683896B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/20—Circuitry for controlling amplitude response
    • H04N5/205—Circuitry for controlling amplitude response for correcting amplitude versus frequency characteristic
    • H04N5/208—Circuitry for controlling amplitude response for correcting amplitude versus frequency characteristic for compensating for attenuation of high frequency components, e.g. crispening, aperture distortion correction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • H04N5/45—Picture in picture, e.g. displaying simultaneously another television channel in a region of the screen
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/50—Tuning indicators; Automatic tuning control

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 입력 신호를 공급받아 적정 레벨의 입력 신호로 증폭시키는 증폭부와; 증폭부를 통해 증폭된 적정 레벨의 입력 신호를 소정의 비율로 분배시키는 분배부와; 분배부를 통해 소정의 비율로 분배된 제 1 적정 레벨의 입력 신호를 버퍼시키는 제 1 버퍼부와; 제 1 버퍼부를 통해 선택적으로 공급되는 제 1 적정 레벨의 입력 신호를 공급받아 동작하는 메인 튜너와; 분배부를 통해 소정의 비율로 분배된 제 2 적정 레벨의 입력 신호를 버퍼시키는 적어도 하나의제 2 버퍼부; 및 적어도 하나의제 2 버퍼부를 통해 선택적으로 공급되는 제 2 적정 레벨의 입력 신호를 공급받아 동작하는 적어도 하나의 서브 튜너를 포함하는 튜너간 신호 간섭 방지 회로를 제공한다.

Description

튜너간 신호 간섭 방지 회로{Circuit for preventing interference of signal occurring between tuner}
실시예는 튜너간 신호 간섭 방지 회로에 관한 것이다.
일반적으로, 메인 튜너 및 서브 튜너는 입력 신호를 공급받아 증폭부를 통해 적정 레벨의 입력 신호로 증폭되고 분배부를 통해 소정의 비율로 분배된 적정 레벨의 입력 신호를 공급받아 동작하였다.
그러나, 메인 튜너 및 서브 튜너는 서로 동작할 때에, 서브 튜너의 발진 성분이 메인 튜너로 유기되어 상호 신호 간섭을 일으키는 문제점이 있었다.
실시예에 따른 튜너간 신호 간섭 방지 회로는 메인 튜너 및 서브 튜너가 서로 동작할 때에, 서브 튜너의 발진 성분이 메인 튜너로 유기되는 것을 방지할 수가 있어 메인 튜너와 서브 튜너간의 신호 간섭을 방지할 수 있다.
실시예에 따른 튜너간 신호 간섭 방지 회로는 입력 신호를 공급받아 적정 레벨의 입력 신호로 증폭시키는 증폭부와; 증폭부를 통해 증폭된 적정 레벨의 입력 신호를 소정의 비율로 분배시키는 분배부와; 분배부를 통해 소정의 비율로 분배된 제 1 적정 레벨의 입력 신호를 버퍼시키는 제 1 버퍼부와; 제 1 버퍼부를 통해 선택적으로 공급되는 제 1 적정 레벨의 입력 신호를 공급받아 동작하는 메인 튜너와; 분배부를 통해 소정의 비율로 분배된 제 2 적정 레벨의 입력 신호를 버퍼시키는 적어도 하나의제 2 버퍼부; 및 적어도 하나의제 2 버퍼부를 통해 선택적으로 공급되는 제 2 적정 레벨의 입력 신호를 공급받아 동작하는 적어도 하나의 서브 튜너를 포함한다.
실시예에 따른 튜너간 신호 간섭 방지 회로는 메인 튜너 및 서브 튜너가 서로 동작할 때에, 서브 튜너의 발진 성분이 메인 튜너로 유기되는 것을 방지할 수가 있어 메인 튜너와 서브 튜너간의 신호 간섭을 방지할 수 있는 효과가 있다.
도 1은 본 발명의 제 1 실시예에 따른 튜너간 신호 간섭 방지 회로를 나타낸 도면이다.
도 2는 도 1에 도시한 제 1 버퍼부의 등가 회로를 나타낸 도면이다.
도 3은 도 1에 도시한 제 2 버퍼부의 등가 회로를 나타낸 도면이다.
도 4는 본 발명의 제 2 실시예에 따른 튜너간 신호 간섭 방지 회로의 제 1 버퍼부의 등가 회로를 나타낸 도면이다.
도 5는 본 발명의 제 2 실시예에 따른 튜너간 신호 간섭 방지 회로의 제 2 버퍼부의 등가 회로를 나타낸 도면이다.
이하에서는 첨부된 도면을 참고로 하여 본 발명의 바람직한 실시예들을 보다 상세히 설명하기로 한다.
<제 1 실시예>
도 1은 본 발명의 제 1 실시예에 따른 튜너간 신호 간섭 방지 회로를 나타낸 도면이고, 도 2는 도 1에 도시한 제 1 버퍼부의 등가 회로를 나타낸 도면이다.
도 3은 도 1에 도시한 제 2 버퍼부의 등가 회로를 나타낸 도면이다.
도 1 내지 도 3을 참조하면, 본 발명의 제 1 실시예에 따른 튜너간 신호 간섭 방지 회로(100)는 증폭부(102), 분배부(104), 제 1 버퍼부(106), 메인 튜너(108), 적어도 하나의 제 2 버퍼부(110), 적어도 하나의 서브 튜너(112)등을 포함한다.
증폭부(102)는 입력 신호를 공급받아 적정 레벨의 입력 신호로 증폭시키도록 제공되고, 분배부(104)는 증폭부(102)를 통해 증폭된 적정 레벨의 입력 신호를 소정의 비율로 분배시키도록 제공된다.
이때, 증폭부(102)는 도시하지는 않았지만, 증폭기(미도시)를 포함하여 제공될 수가 있고, 분배부(104)는 증폭된 적정 레벨의 입력 신호를 1:1 바룬(balun)으로 분배시키도록 제공될 수가 있다.
제 1 버퍼부(106)는 분배부(104)를 통해 소정의 비율로 분배된 제 1 적정 레벨의 입력 신호를 버퍼시키도록 제공되고, 메인 튜너(108)는 제 1 버퍼부(106)를 통해 선택적으로 공급되는 제 1 적정 레벨의 입력 신호를 공급받아 동작하도록 제공된다.
적어도 하나의 제 2 버퍼부(110)는 분배부(104)를 통해 소정의 비율로 분배된 제 2 적정 레벨의 입력 신호를 버퍼시키도록 제공되고, 적어도 하나의 서브 튜너(112)는 적어도 하나의 제 2 버퍼부(110)를 통해 선택적으로 공급되는 제 2 적정 레벨의 입력 신호를 공급받아 동작하도록 제공된다.
더욱 자세하게 말하면, 도 2 및 도 3에 도시된 바와 같이 제 1 버퍼부(106)와 제 2 버퍼부(110)는 적어도 하나의 제 1 인덕터(L1), 적어도 하나의 제 1 스위칭 소자(SW1), 적어도 하나의 제 1 커패시터(C1), 적어도 하나의 제 1 저항(R1), 적어도 하나의 제 2 커패시터(C2)등을 포함할 수가 있다.
적어도 하나의 제 1 인덕터(L1)는 기준 전압원으로부터 공급되는 기준 동작 전압을 시간적으로 조절하도록 제공될 수가 있다.
이때, 적어도 하나의 제 1 인덕터(L1)는 제 1 인덕터(L1)를 포함할 수가 있다.
적어도 하나의 제 1 스위칭 소자(SW1)는 적어도 하나의 제 1 인덕터(L1)와 전기적으로 연결되어 적어도 하나의 제 1 인덕터(L1)를 통해 시간적으로 조절된 기준 동작 전압을 공급받도록 제공될 수가 있다.
여기서, 적어도 하나의 제 1 스위칭 소자(SW1)는 제 1 스위칭 소자(SW1)를 포함할 수가 있다.
이때, 제 1 스위칭 소자(SW1)는 스위칭 동작시의 스위칭 손실율을 고려하면서, 전력공급시에 스위칭 동작 전압을 효율적으로 공급하여 소비전력을 낮출 수 있도록 MOSFET(Metal-Oxide Semiconductor Field Effect Transistor), BJT(Bipolar Junction Transistor), IGBT(Insulated gate bipolar transistor), GTO(Gate Turn-Off) thyristor, MCT(MOS Controlled Thyristor)중 적어도 하나를 포함하여 제작될 수가 있다.
적어도 하나의 제 1 커패시터(C1)는 적어도 하나의 제 1 스위칭 소자(SW1)와 전기적으로 연결되어 제 1 적정 레벨의 입력 신호 또는 제 2 적정 레벨의 입력 신호중 적어도 하나의 입력 신호에 해당하는 제 1 입력 전압 또는 제 2 입력 전압을 저장시켜, 저장된 제 1 입력 전압 또는 제 2 입력 전압으로 적어도 하나의 제 1 스위칭 소자(SW1)를 턴온시키도록 제공될 수가 있다.
이때, 적어도 하나의 제 1 커패시터(C1)는 제 1 커패시터(C1)를 포함할 수가 있다.
적어도 하나의 제 1 저항(R1)은 적어도 하나의 제 1 스위칭 소자(SW1)와 전기적으로 연결되어 적어도 하나의 제 1 스위칭 소자(SW1)의 턴온 동작에 의해 출력되는 기준 동작 전압 및 제 1 입력 전압 또는 기준 동작 전압 및 제 2 입력 전압의 레벨을 조절시키도록 제공될 수가 있다.
이때, 적어도 하나의 제 1 저항(R1)은 제 1 저항(R1)을 포함할 수가 있다.
적어도 하나의 제 2 커패시터(C2)는 적어도 하나의 제 1 스위칭 소자(SW1) 및 적어도 하나의 제 1 저항(R1)과 전기적으로 연결되고, 메인 튜너(108) 및 서브 튜너(112)와 전기적으로 연결되어 적어도 하나의 제 1 저항(R1)에 의해 전압의 레벨이 조절된 기준 동작 전압 및 제 1 입력 전압 또는 기준 동작 전압 및 제 2 입력 전압을 저장하도록 제공될 수가 있다.
이때, 적어도 하나의 제 2 커패시터(C2)는 제 2 커패시터(C2)를 포함할 수가 있다.
이와 같은, 본 발명의 제 1 실시예에 따른 튜너간 신호 간섭 방지 회로(100)는 증폭부(102), 분배부(104), 제 1 버퍼부(106), 메인 튜너(108), 적어도 하나의제 2 버퍼부(110), 적어도 하나의 서브 튜너(112)등을 포함한다.
따라서, 본 발명의 제 1 실시예에 따른 튜너간 신호 간섭 방지 회로(100)는 메인 튜너(108) 및 서브 튜너(112)가 서로 동작할 때에, 제 1 버퍼부(106)와 제 2 버퍼부(110)를 통해 서브 튜너(112)의 발진 성분이 분배부(104)로 유기되는 것을 방지할 수가 있으므로, 메인 튜너(108)와 서브 튜너(112)간의 신호 간섭을 방지할 수가 있게 된다.
<제 2 실시예>
도 4는 본 발명의 제 2 실시예에 따른 튜너간 신호 간섭 방지 회로의 제 1 버퍼부의 등가 회로를 나타낸 도면이다.
도 5는 본 발명의 제 2 실시예에 따른 튜너간 신호 간섭 방지 회로의 제 2 버퍼부의 등가 회로를 나타낸 도면이다.
먼저, 본 발명의 제 2 실시예에 따른 튜너간 신호 간섭 방지 회로는 제 1 실시예에 따른 튜너간 신호 간섭 방지 회로(100)와 동일하게 증폭부(도1의 102), 분배부(도1의 104), 메인 튜너(도1의 108), 적어도 하나의 서브 튜너(도1의 112)등을 포함한다.
이러한, 본 발명의 제 2 실시예에 따른 튜너간 신호 간섭 방지 회로에 해당하는 각각의 구성요소들에 대한 기능 및 그것들 간의 유기적인 관계는 제 1 실시예에 따른 튜너간 신호 간섭 방지 회로에 해당하는 각각의 구성요소들에 대한 기능 및 그것들 간의 유기적인 관계와 동일하므로, 이것에 대한 각각의 부연설명들은 이하 생략하기로 한다.
다만, 본 발명의 제 2 실시예에 따른 튜너간 신호 간섭 방지 회로의 제 1 버퍼부(406) 및 제 2 버퍼부(410)는 제 1 실시예에 따른 튜너간 신호 간섭 방지 회로의 제 1 버퍼부(106) 및 제 2 버퍼부(110)와 서로 다른 구성을 갖는다.
더욱 자세하게 말하면, 도 4 및 도 5에 도시된 바와 같이 본 발명의 제 2 실시예에 따른 튜너간 신호 간섭 방지 회로의 제 1 버퍼부(406) 및 제 2 버퍼부(410)는 적어도 하나의 제 3 인덕터(L3), 적어도 하나의 제 2 스위칭 소자(SW2), 적어도 하나의 제 2 저항(R2), 적어도 하나의 제 3 커패시터(C3), 적어도 하나의 제 3 스위칭 소자(SW3), 적어도 하나의 제 4 커패시터(C4), 적어도 하나의 제 3 저항(R3), 적어도 하나의 제 5 커패시터(C5)등을 포함할 수가 있다.
적어도 하나의 제 3 인덕터(L3)는 기준 전압원으로부터 공급되는 기준 동작 전압을 시간적으로 조절하도록 제공될 수가 있다.
이때, 적어도 하나의 제 3 인덕터(L3)는 제 3 인덕터(L3)를 포함할 수가 있다.
적어도 하나의 제 2 스위칭 소자(SW2)는 적어도 하나의 제 3 인덕터(L3)와 전기적으로 연결되어 적어도 하나의 제 3 인덕터(L3)를 통해 시간적으로 조절된 기준 동작 전압을 공급받도록 제공될 수가 있다.
여기서, 적어도 하나의 제 2 스위칭 소자(SW2)는 제 2 스위칭 소자(SW2)를 포함할 수가 있다.
이때, 제 2 스위칭 소자(SW2)는 스위칭 동작시의 스위칭 손실율을 고려하면서, 전력공급시에 스위칭 동작 전압을 효율적으로 공급하여 소비전력을 낮출 수 있도록 MOSFET(Metal-Oxide Semiconductor Field Effect Transistor), BJT(Bipolar Junction Transistor), IGBT(Insulated gate bipolar transistor), GTO(Gate Turn-Off) thyristor, MCT(MOS Controlled Thyristor)중 적어도 하나를 포함하여 제작될 수가 있다.
적어도 하나의 제 2 저항(R2)은 메인 튜너(108) 및 서브 튜너(112)와 전기적으로 연결되어 메인 튜너(108) 및 서브 튜너(112)로부터 공급되는 각각의 스위칭 턴온 신호에 해당하는 각각의 스위칭 턴온 동작 전압의 레벨을 조절하도록 제공될 수가 있다.
이때, 적어도 하나의 제 2 저항(R2)은 제 2 저항(R2)을 포함할 수가 있다.
적어도 하나의 제 3 커패시터(C3)는 적어도 하나의 제 2 스위칭 소자(SW2) 및 적어도 하나의 제 2 저항(R2)과 전기적으로 연결되어 적어도 하나의 제 2 저항(R2)에 의해 전압의 레벨이 조절된 각각의 스위칭 턴온 동작 전압을 저장시켜, 저장된 각각의 스위칭 턴온 동작 전압으로 적어도 하나의 제 2 스위칭 소자(SW2)를 턴온시키도록 제공될 수가 있다.
이때, 적어도 하나의 제 3 커패시터(C3)는 제 3 커패시터(C3)를 포함할 수가 있다.
적어도 하나의 제 3 스위칭 소자(SW3)는 적어도 하나의 제 2 스위칭 소자(SW2)와 전기적으로 연결되어 적어도 하나의 제 2 스위칭 소자(SW2)의 턴온 동작에 의해 출력되는 기준 동작 전압을 공급받도록 제공될 수가 있다.
여기서, 적어도 하나의 제 3 스위칭 소자(SW3)는 제 3 스위칭 소자(SW3)를 포함할 수가 있다.
이때, 제 3 스위칭 소자(SW3)는 스위칭 동작시의 스위칭 손실율을 고려하면서, 전력공급시에 스위칭 동작 전압을 효율적으로 공급하여 소비전력을 낮출 수 있도록 MOSFET(Metal-Oxide Semiconductor Field Effect Transistor), BJT(Bipolar Junction Transistor), IGBT(Insulated gate bipolar transistor), GTO(Gate Turn-Off) thyristor, MCT(MOS Controlled Thyristor)중 적어도 하나를 포함하여 제작될 수가 있다.
적어도 하나의 제 4 커패시터(C4)는 적어도 하나의 제 3 스위칭 소자(SW3)와 전기적으로 연결되어 제 1 적정 레벨의 입력 신호 또는 제 2 적정 레벨의 입력 신호중 적어도 하나의 입력 신호에 해당하는 제 1 입력 전압 또는 제 2 입력 전압을 저장시켜, 저장된 제 1 입력 전압 또는 제 2 입력 전압으로 적어도 하나의 제 3 스위칭 소자(SW3)를 턴온시키도록 제공될 수가 있다.
이때, 적어도 하나의 제 4 커패시터(C4)는 제 4 커패시터(C4)를 포함할 수가 있다.
적어도 하나의 제 3 저항(R3)은 적어도 하나의 제 3 스위칭 소자(SW3)와 전기적으로 연결되어 적어도 하나의 제 3 스위칭 소자(SW3)의 턴온 동작에 의해 출력되는 기준 동작 전압 및 제 1 입력 전압 또는 기준 동작 전압 및 제 2 입력 전압의 레벨을 조절시키도록 제공될 수가 있다.
이때, 적어도 하나의 제 3 저항(R3)은 제 3 저항(R3)을 포함할 수가 있다.
적어도 하나의 제 5 커패시터(C5)는 적어도 하나의 제 3 스위칭 소자(SW3) 및 적어도 하나의 제 3 저항(R3)과 전기적으로 연결되고, 메인 튜너(108) 및 서브 튜너(112)와 전기적으로 연결되어 적어도 하나의 제 3 저항(R3)에 의해 전압의 레벨이 조절된 기준 동작 전압 및 제 1 입력 전압 또는 기준 동작 전압 및 제 2 입력 전압을 저장하도록 제공될 수가 있다.
이때, 적어도 하나의 제 5 커패시터(C5)는 제 5 커패시터(C5)를 포함할 수가 있다.
이와 같은, 본 발명의 제 2 실시예에 따른 튜너간 신호 간섭 방지 회로는 적어도 하나의 제 2 스위칭 소자(SW2), 적어도 하나의 제 2 저항(R2), 적어도 하나의 제 3 커패시터(C3)를 포함하는 제 1 버퍼부(406) 및 제 2 버퍼부(410)를 포함한다.
따라서, 본 발명의 제 2 실시예에 따른 튜너간 신호 간섭 방지 회로는 메인 튜너(108) 및 서브 튜너(112)가 서로 동작할 때에, 적어도 하나의 제 2 스위칭 소자(SW2)를 선택적으로 더 턴온시킬 수가 있으므로, 제 1 버퍼부(106)와 제 2 버퍼부(110)를 통해 서브 튜너(112)의 발진 성분이 분배부(104)로 유기되는 것을 더욱 방지할 수가 있게 된다.
이에 따라, 본 발명의 제 2 실시예에 따른 튜너간 신호 간섭 방지 회로는 제 1 실시예에 따른 튜너간 신호 간섭 방지 회로보다 메인 튜너(108)와 서브 튜너(112)간의 신호 간섭을 더욱 방지할 수가 있게 된다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예는 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
100 : 튜너간 신호 간섭 방지 회로 102 : 증폭부
104 : 분배부 106, 406 : 제 1 버퍼부
108 : 메인 튜너 110, 410 : 제 2 버퍼부
112 : 서브 튜너

Claims (20)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 입력 신호를 공급받아 적정 레벨의 입력 신호로 증폭시키는 증폭부와;
    상기 증폭부를 통해 증폭된 적정 레벨의 입력 신호를 소정의 비율로 분배시키는 분배부와;
    상기 분배부를 통해 소정의 비율로 분배된 제 1 적정 레벨의 입력 신호를 버퍼시키는 제 1 버퍼부와;
    상기 제 1 버퍼부를 통해 선택적으로 공급되는 상기 제 1 적정 레벨의 입력 신호를 공급받아 동작하는 메인 튜너와;
    상기 분배부를 통해 소정의 비율로 분배된 제 2 적정 레벨의 입력 신호를 버퍼시키는 적어도 하나의 제 2 버퍼부; 및
    상기 적어도 하나의제 2 버퍼부를 통해 선택적으로 공급되는 상기 제 2 적정 레벨의 입력 신호를 공급받아 동작하는 적어도 하나의 서브 튜너를 포함하며,
    상기 제 1 버퍼부와 상기 제 2 버퍼부는,
    기준 전압원으로부터 공급되는 기준 동작 전압을 시간적으로 조절하는 적어도 하나의 제 3 인덕터와;
    상기 적어도 하나의 제 3 인덕터와 전기적으로 연결되어 상기 적어도 하나의 제 3 인덕터를 통해 시간적으로 조절된 기준 동작 전압을 공급받는 적어도 하나의 제 2 스위칭 소자와;
    상기 메인 튜너 및 상기 서브 튜너와 전기적으로 연결되어 상기 메인 튜너 및 상기 서브 튜너로부터 공급되는 각각의 스위칭 턴온 신호에 해당하는 각각의 스위칭 턴온 동작 전압의 레벨을 조절하는 적어도 하나의 제 2 저항과;
    상기 적어도 하나의 제 2 스위칭 소자 및 상기 적어도 하나의 제 2 저항과 전기적으로 연결되어 상기 적어도 하나의 제 2 저항에 의해 전압의 레벨이 조절된 각각의 스위칭 턴온 동작 전압을 저장시켜, 저장된 각각의 스위칭 턴온 동작 전압으로 상기 적어도 하나의 제 2 스위칭 소자를 턴온시키는 적어도 하나의 제 3 커패시터와;
    상기 적어도 하나의 제 2 스위칭 소자와 전기적으로 연결되어 상기 적어도 하나의 제 2 스위칭 소자의 턴온 동작에 의해 출력되는 기준 동작 전압을 공급받는 적어도 하나의 제 3 스위칭 소자와;
    상기 적어도 하나의 제 3 스위칭 소자와 전기적으로 연결되어 상기 제 1 적정 레벨의 입력 신호 또는 상기 제 2 적정 레벨의 입력 신호중 적어도 하나의 입력 신호에 해당하는 제 1 입력 전압 또는 제 2 입력 전압을 저장시켜, 저장된 상기 제 1 입력 전압 또는 상기 제 2 입력 전압으로 상기 적어도 하나의 제 3 스위칭 소자를 턴온시키는 적어도 하나의 제 4 커패시터와;
    상기 적어도 하나의 제 3 스위칭 소자와 전기적으로 연결되어 상기 적어도 하나의 제 3 스위칭 소자의 턴온 동작에 의해 출력되는 상기 기준 동작 전압 및 상기 제 1 입력 전압 또는 상기 기준 동작 전압 및 상기 제 2 입력 전압의 레벨을 조절시키는 적어도 하나의 제 3 저항; 및
    상기 적어도 하나의 제 3 스위칭 소자 및 상기 적어도 하나의 제 3 저항과 전기적으로 연결되고, 상기 메인 튜너 및 상기 서브 튜너와 전기적으로 연결되어 상기 적어도 하나의 제 3 저항에 의해 전압의 레벨이 조절된 기준 동작 전압 및 제 1 입력 전압 또는 기준 동작 전압 및 제 2 입력 전압을 저장하는 적어도 하나의 제 5 커패시터를 포함하는 튜너간 신호 간섭 방지 회로.
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 제 9항에 있어서,
    상기 분배부는 상기 증폭된 적정 레벨의 입력 신호를 1:1 바룬(balun)으로 분배시키는 튜너간 신호 간섭 방지 회로.
KR1020100050807A 2010-05-31 2010-05-31 튜너간 신호 간섭 방지 회로 KR101683896B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100050807A KR101683896B1 (ko) 2010-05-31 2010-05-31 튜너간 신호 간섭 방지 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100050807A KR101683896B1 (ko) 2010-05-31 2010-05-31 튜너간 신호 간섭 방지 회로

Publications (2)

Publication Number Publication Date
KR20110131389A KR20110131389A (ko) 2011-12-07
KR101683896B1 true KR101683896B1 (ko) 2016-12-07

Family

ID=45499760

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100050807A KR101683896B1 (ko) 2010-05-31 2010-05-31 튜너간 신호 간섭 방지 회로

Country Status (1)

Country Link
KR (1) KR101683896B1 (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070040910A (ko) * 2005-10-13 2007-04-18 엘지이노텍 주식회사 이미지 간섭을 개선한 분배장치
KR20080066490A (ko) * 2007-01-12 2008-07-16 엘지이노텍 주식회사 피아이피용 튜너
KR20080099617A (ko) * 2007-05-10 2008-11-13 엘지이노텍 주식회사 아날로그/디지털 튜너
KR101481031B1 (ko) * 2008-10-20 2015-01-09 엘지이노텍 주식회사 튜너용 입력 분리 장치 및 그것을 포함하는 스위칭 시스템

Also Published As

Publication number Publication date
KR20110131389A (ko) 2011-12-07

Similar Documents

Publication Publication Date Title
US8354883B2 (en) Power amplifier
CN108512515B (zh) 功率放大电路
US10263577B2 (en) Gate drive circuit and method of operating the same
US8773177B2 (en) Drive circuit
CN108933574B (zh) 功率放大电路
US7649413B2 (en) High-frequency power amplifier improved in size and cost
US8461881B2 (en) High power, high speed solid state relay
JP6097961B2 (ja) 増幅回路および窒化物半導体装置
CN106155174B (zh) 电压控制的电流路径，电压钳和包括电压钳位的电子组件
JP2012222393A (ja) スイッチング回路
JP2016201693A (ja) 半導体装置
CN112003595A (zh) 用于并联的开关晶体管的米勒钳位装置及包括其的驱动器
US9722546B2 (en) Bias circuit for low quiescent current amplifier
US6498533B1 (en) Bootstrapped dual-gate class E amplifier circuit
US9853605B2 (en) Transistor package, amplification circuit including the same, and method of forming transistor
JP2019165608A (ja) 半導体装置
US20190097580A1 (en) Radio frequency power amplifier
KR101683896B1 (ko) 튜너간 신호 간섭 방지 회로
US20200169257A1 (en) High-side driver circuit
CN112042115A (zh) 放大电路
JP5684697B2 (ja) クリッピング回路、差動増幅回路および増幅回路
US20120075004A1 (en) Switch and method of control the same
CN109586674B (zh) 功率放大电路
JP2018098848A (ja) パワーモジュール及び半導体装置
JP2018078533A (ja) パワーモジュール

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant