KR101683698B1 - 베이스 밴드 대 무선 주파수 업 컨버터 - Google Patents

베이스 밴드 대 무선 주파수 업 컨버터 Download PDF

Info

Publication number
KR101683698B1
KR101683698B1 KR1020137032690A KR20137032690A KR101683698B1 KR 101683698 B1 KR101683698 B1 KR 101683698B1 KR 1020137032690 A KR1020137032690 A KR 1020137032690A KR 20137032690 A KR20137032690 A KR 20137032690A KR 101683698 B1 KR101683698 B1 KR 101683698B1
Authority
KR
South Korea
Prior art keywords
sample
signal
baseband
modulated
sigma modulator
Prior art date
Application number
KR1020137032690A
Other languages
English (en)
Other versions
KR20140053015A (ko
Inventor
우도 카르트하우스
Original Assignee
카트라인-베르케 카게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 카트라인-베르케 카게 filed Critical 카트라인-베르케 카게
Publication of KR20140053015A publication Critical patent/KR20140053015A/ko
Application granted granted Critical
Publication of KR101683698B1 publication Critical patent/KR101683698B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/50—Digital/analogue converters using delta-sigma modulation as an intermediate step
    • H03M3/508—Details relating to the interpolation process
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

베이스 밴드 대 주파수 업 컨버터(1)는, 상기 베이스 밴드 대 주파수 업 컨버터(1)가 제1 베이스 밴드 샘플의 제1 베이스 밴드 신호를 수신하는 제1 입력(201), 제2 베이스 밴드 샘플의 제2 베이스 밴드 신호를 수신하는 제2 입력(202), 및 업 컨버팅된 무선 신호 샘플을 제공하는 출력(TX)을 포함하는 것을 설명한다. 상기 베이스 밴드 대 무선 주파수 업 컨버터(1)는, 제1 베이스 밴드 샘플의 제1 베이스 밴드 신호 및 제2 베이스 밴드 샘플의 제2 베이스 밴드 신호를 제1 중간 샘플의 제1 중간 신호(Xn), 제2 중간 샘플의 제2 중간 신호(Yn) 및 제3 중간 샘플의 제3 중간 신호(Zn)로 컨버팅하는 위상 컨버터(2)를 포함한다. 그 다음, 중간 샘플들은 무선 신호 샘플들로 업 컨버팅된다.

Description

베이스 밴드 대 무선 주파수 업 컨버터{BASE-BAND TO RADIO FREQUENCY UP-CONVERTER}
본 출원은 2011년 5월 11일 출원된 미국 특허 출원 제13/105,097호 "BASE-BAND TO RADIO FREQUENCY UP-CONVERTER"에 대한 이익 및 우선권을 주장한다.
본 출원의 기술분야는 전반적으로 베이스 밴드 대 무선 주파수 업 컨버터와, 적어도 베이스 밴드 대 무선 주파수 업 컨버터를 포함하는 능동 안테나 장치에 관한 것이다. 또한, 본 출원의 기술분야는 베이스 밴드 대 무선 주파수 업 컨버터를 가진 칩셋을 제조하는 방법 및 베이스 밴드 대 무선 주파수 업 컨버터를 제조하는 컴퓨터 프로그램 제품에 관한 것이다.
이동 통신 네트워크의 사용은 지난 10년에 걸쳐 증가해 왔다. 이동 통신 네트워크의 사업자는, 이동 통신 네트워크의 사용자에 의한 서비스에 대한 증가된 수요를 충족시키도록 기지국의 수를 증가시켜 왔다. 이동 통신 네트워크의 사업자는 낮은 가격으로 기지국을 위한 컴포넌트를 구입하기를 원하고, 또한 기지국의 운영 비용을 절감하기를 원한다. 디지털 업 컨버전을 가진 능동 안테나 장치는 이러한 목표를 충족하는 것으로 증명되어 왔다.
유럽 특허 EP 2044784로부터, 4:3 동작 모드(4:3 모드)에서 동작하는 베이스 밴드 대 무선 주파수 업 컨버전을 제공하는 디지털 트랜스시버가 알려져 있다. 여기에서 "4:3 모드"라는 용어는 샘플링 레이트(fSampling)가 무선 주파수 캐리어 신호(fCarrier)의 4/3인 것을 의미한다.
데이터 신호는 디지털 아날로그 컨버터(DAC)에 대한 단일의 비트 스트림으로서 적용된다. 데이터 신호는 2.5 Gbps의 레이트로 입력될 수 있다. 들어오는 신호는, 직병렬 변환(deserialize) 디코더, 프레임 버퍼 및 디멀티플렉서 블록에 의해 I 신호 및 Q 신호로 우선 디코딩되고, 버퍼링되고 또한 디멀티플렉싱된다. 디멀티플렉싱되고 분리된 I 신호 및 Q 신호는 샘플 앤드 홀드(sample-and-hold) ＋ FIR 로우 패스 필터 유닛에 의한 오버샘플링에 16비트 워드 길이 신호로서 개별적으로 더 전송된다. 오버샘플링된 I 신호 및 오버샘플링된 Q 신호는 샘플 앤드 홀드 ＋ FIR 로우 패스 필터 유닛에 의한 오버샘플링으로부터 시스톨릭(systolic) 시그마 델타 로우 패스 변조기로 더 통과된다. I 신호 및 Q 신호는, I 신호 및 Q 신호가 1:2로 오버샘플링되고, 주기적으로 부정되고, 파워 디지털 대 아날로그 컨버터에 적용되는 단일의 2비트 출력 신호로 2:1 멀티플렉싱되는 멀티플렉싱 및 주기성 부정 블록에 의해 직교 변조에 적용된다.
유럽 특허 EP 2044784로부터 공지된 디지털 트랜스시버는 CPRI 또는 OBSAI 표준에 따라 인터페이스를 통해 원격 무선 유닛으로부터 데이터 신호를 수신한다. OBSAI(Open Base Station Architecture Initiative)의 회원은, 하드웨어 연결 사양과 함께, 수송, 클록/제어, 무선 및 베이스 밴드의 영역을 커버하는 인터페이스, 하드웨어 및 시험 사양에 대한 완전한 세트를 특정하여 왔다. 유사하게, CPRI의 목표는 기지국 제조자 및 컴포넌트 벤더가 공통 프로토콜을 공유하고 고객별로 플랫폼을 더욱 용이하게 맞추게 하는 것이다. OBSAI 표준과 달리, CPRI 표준은 기계적 또는 전기적 인터페이스 요건을 특정하지 않는다. 그러나, OBSAI 표준 및 CPRI 표준은 모두 무선 신호의 변조를 위한 베이스 밴드 정보인 데이터가 동위상(in-phase)(I) 및 직교(Q) 샘플로서 시리얼 데이터 스트림에 포함된다는 점에서 공통된다.
4:1 모드와 비교하여 4:3 모드는, 델타 시그마 변조기를 위한 더 낮은 클록 주파수의 사용과 스위치 모드 전력 증폭기의 가능성 있는 사용을 가능하게 한다. 그러나, 4:3 모드에서 베이스 밴드 대 무선 주파수 업 컨버터의 출력 신호는 반대의 코드에 대한 리턴 값이기 때문에, 전송기에 이용되는 전력 증폭기는 4:3 모드와 양립할 수 있도록 맞추어져야 된다.
본 개시 내용의 교시의 일 양태는 제1 베이스 밴드 샘플의 제1 베이스 밴드 신호를 수신하는 제1 입력, 제2 베이스 밴드 샘플의 제2 베이스 밴드 신호를 수신하는 제2 입력, 및 업 컨버팅된 무선 신호 샘플을 제공하는 출력을 포함하는 베이스 밴드 대 무선 주파수 업 컨버터를 제공한다는 것이다. 베이스 밴드 대 무선 주파수 업 컨버터는, 제1 베이스 밴드 샘플의 제1 베이스 밴드 신호 및 제2 베이스 밴드 샘플의 제2 베이스 밴드 신호를 제1 중간 샘플의 제1 중간 신호, 제2 중간 샘플의 제2 중간 신호 및 제3 중간 샘플의 제3 중간 신호로 컨버팅하는 위상 컨버터를 더 포함한다. 베이스 밴드 대 무선 주파수 업 컨버터는, 제1 중간 샘플의 제1 중간 신호, 제2 중간 샘플의 제2 중간 신호 및 제3 샘플의 제3 중간 신호를 무선 샘플로 컨버팅하는 적어도 하나의 델타 시그마 변조기를 더 포함한다.
공지된 베이스 밴드 대 무선 주파수 업 컨버터는 각 쌍의 동위상 샘플(I) 및 직교 샘플(Q)에 대하여 4개의 출력 샘플을 제공한다: 원(original) I 샘플, 원 Q 샘플 및 반대 부호의 I 샘플 및 반대 부호의 Q 샘플(+I, +Q, -I, -Q). 이는 캐리어 신호의 주파수에 대한 샘플 레이트의 비를 4:1, 4:3 또는 4:5와 같은 몇 개의 실용적인 모드로 한정한다. 본 개시 내용의 위상 컨버터는 각 쌍의 동위상 샘플 및 직교 샘플에 대하여 3개의 출력 샘플을 제공한다. 이는 3:1 또는 6:1 모드와 같은 교대 모드를 위한 기회를 제공한다.
본 개시 내용의 다른 양태는, 베이스 밴드 대 무선 주파수 업 컨버터의 위상 컨버터가 제1 베이스 밴드 신호 및 제2 베이스 밴드 신호의 실질적인 등거리(equidistant)인 서브샘플로서, 제1 중간 샘플, 제2 중간 샘플 및 제3 중간 샘플을 제공한다는 것이다. 즉, 제1 중간 샘플, 제2 중간 샘플 및 제3 중간 샘플은 서로 120° 이격된다.
서브샘플은 제1 베이스 밴드 신호의 코사인 부분 및 제2 베이스 밴드 신호의 사인 부분으로부터 얻어진다. 제1 중간 샘플이 각도(α)에 대하여 계산된다고 가정하면, 제1 중간 샘플은 cos(α)×제1 베이스 밴드 샘플과, sin(α)×제2 베이스 밴드 신호의 곱으로서 이상적으로 계산된다. 제2 중간 샘플은 cos(α+120°)×제1 베이스 밴드 샘플과, sin(α+120°)×제2 베이스 밴드 신호의 곱으로서 계산된다. 제3 중간 샘플은 cos(α+240°)×제1 베이스 밴드 샘플과, sin(α+240°)×제2 베이스 밴드 신호의 곱으로서 계산된다. 중간 샘플들이 실질적으로 등거리에 있는 한, 위상 각도(α)는 임의로 선택될 수 있다.
본 개시 내용의 다른 양태는, 제1 중간 샘플이 제1 베이스 밴드 신호에 실질적으로 대응하고; 제2 중간 샘플이 cos(120°)×제1 베이스 밴드 샘플과, sin(120°)×제2 베이스 밴드 샘플의 곱에 실질적으로 대응하고; 제3 중간 샘플은 cos(240°)×제1 베이스 밴드 신호와, sin(240°)×제2 베이스 밴드 신호의 곱에 실질적으로 대응한다는 것이다. 본 개시 내용의 이러한 양태에서, 전술한 위상 각도(α)는 영(0)이 되도록 선택된다. 이는, 제1 중간 샘플의 계산을 매우 단순하게 만든다. cos(0°)는 1,0... 및 sin(0°)는 0,0...으로서, 제1 중간 샘플은 제1 베이스 밴드 샘플과 일치한다.
본 개시 내용의 다른 양태는, 위상 컨버터의 제1 중간 샘플, 제2 중간 샘플 및 제3 중간 샘플 중 적어도 하나를 제1 중간 샘플, 제2 중간 샘플 및 제3 중간 샘플 중 적어도 하나의 값을 변조하기 위한 모드 확장 스위치로 통과시키는 것이다.
본 개시 내용의 다른 양태에서, 모드 확장 스위치는 제1 중간 샘플, 제2 중간 샘플 및 제3 중간 샘플 중 하나의 값을 교대로 인버팅한다. 이는, 예를 들어, 샘플을 +1 및 -1의 값으로 교대로 곱하는 곱셈기에 의해 달성될 수 있다. 매우 단순한 수학적 연산으로, 3:1 모드에 적합한 업 컨버터는 6:1 모드를 위한 업 컨버터로 바뀔 수 있다. 3:1 모드와 비교하여 클록 주파수가 2배가 되는 6:1 모드에서와 같이, 6:1 모드에서의 델타 시그마 변조기는 더 넓은 델타 시그마 변조기 노이즈 노치(noise notch)를 제공하고, 그 결과 더 높은 대역폭을 제공한다.
델타 시그마 변조기의 더 높은 클록 주파수는 통상적으로 더 낮게 클록된 델타 시그마 변조기에 대한 더 넓은 대역폭을 가능하게 한다. 현실의 애플리케이션에서, 최대 클록 주파수는 기술 및 특정 기술을 이용하는 비용에 의해 제한된다. 따라서, 상대적으로 낮은 무선 주파수에 대하여, 예를 들어 6:1 모드가 가능할 수 있지만, 더 높은 무선 주파수에 대하여 3:1 모드만이 선택될 수 있다.
본 개시 내용의 다른 양태는, 위상 컨버터의 제1 중간 샘플, 제2 중간 샘플 및 제3 중간 샘플이 적어도 하나의 델타 시그마 변조기로 통과되는 적어도 하나의 멀티플렉싱된 신호로 멀티플렉싱하는 멀티플렉서로 통과된다. 위상 컨버터의 제1 중간 샘플, 제2 중간 샘플 및 제3 중간 샘플을 멀티플렉싱함으로써, 단일의 델타 시그마 변조기는 무선 신호 샘플을 생성하는데 충분하다.
본 개시 내용의 다른 양태는, 중간 샘플의 제1 신호가 제1 델타 시그마 변조기로 통과되고, 제2 중간 샘플의 제2 중간 신호가 제2 델타 시그마 변조기로 통과되고, 제3 중간 샘플의 제3 중간 신호가 제3 시그마 델타 변조기로 통과되는 것이다. 3개의 개별 델타 시그마 변조기를 가지며, 제1 델타 시그마 변조기, 제2 델타 시그마 변조기 및 제3 시그마 델타 변조기 각각의 클록 주파수는, 본 개시 내용의 다른 양태의 단일의 델타 시그마 변조기에 대해 선택되어야 하는 주파수의 1/3만이 선택될 수 있다. 본 개시 내용의 하나의 양태에서, 이는 캐리어 신호의 클록 주파수로 제1 델타 시그마 변조기, 제2 델타 시그마 변조기 및 제3 델타 시그마 변조기를 동작하게 한다.
모드 확장 스위치에 관련하는 본 개시 내용의 다른 양태에서, 제1 변조된 샘플, 제2 변조된 샘플 및 제3 변조된 샘플 중 적어도 2개는 제1 변조된 샘플, 제2 변조된 샘플 및 제3 변조된 샘플 중 적어도 2개를 무선 신호 샘플로 인터리빙하는 곱셈기로 통과된다. 모드 확장 스위치와 관련하여, 본 양태는, 3개의 병렬 델타 시그마 변조기로 예를 들어 6:1 모드를 가능하게 하며, 제1 델타 시그마 변조기, 제2 델타 시그마 변조기 및 제3 델타 시그마 변조기의 각각은 캐리어 주파수의 2배로 클록된다.
본 개시 내용의 다른 양태는, 베이스 밴드 대 무선 주파수 업 컨버터가 적어도 하나의 제1 델타 시그마 변조기에 공급되는 제1 클록 주파수와 적어도 제2 클록 주파수 사이에서 스위칭하고, 위상 컨버터의 제1 중간 샘플, 제2 중간 샘플 및 제3 중간 샘플을 변조하는 모드 확장 스위치에 공급되는 제1 신호 변조 시퀀스와 적어도 제2 신호 변조 시퀀스 사이에서 스위칭하는 모드 스위치를 더 포함한다는 것이다. 모드 확장 스위치는 적어도 2개의 모드 사이에서, 예를 들어 3:1 모드와 6:1 모드 사이에서, 델타 시그마 변조기의 스위칭을 가능하게 한다. 이는, 적어도 2개의 상이한 모드에 대하여 각각 하나의 칩 또는 칩셋의 사용을 가능하게 한다.
제1 변조 시퀀스는, 전술한 바와 같이 제1 중간 샘플, 제2 중간 샘플 및 제3 중간 샘플을 곱하는데 사용되는 +1, -1, +1, -1,... 의 교대하는 값의 시퀀스로서 선택되어도 된다. 병렬 델타 시그마 변조기를 갖는 업 컨버터에 대하여 캐리어 주파수의 2배의 제1 클록 주파수를 갖는 이러한 제1 변조 시퀀스는 업 컨버터를 6:1 모드로 설정할 것이다. 제2 신호 변조 시퀀스를 위하여, 제1 중간 샘플, 제2 중간 샘플 및 제3 중간 샘플에 곱하는데 적용되는 +1, +1, +1, +1,...의 일정한 시퀀스를 선택하는 것은 제1 중간 샘플, 제2 중간 샘플 및 제3 중간 샘플을 확실히 변경되지 않게 한다. 병렬 델타 시그널 변조기를 갖는 업 컨버터에 대하여, 캐리어 주파수와 동일한 클록 주파수를 동시에 이용하는 것은 업 컨버터를 3:1 모드로 스위칭할 것이다. 단일의 델타 시그마 변조기를 갖는 업 컨버터에 대하여, 제1 클록 주파수는 캐리어 주파수의 6배일 것이고, 제2 클록 주파수는 캐리어 주파수의 3배일 것이다.
본 개시 내용의 다른 양태에서, 위상 컨버터는 제1 베이스 밴드 신호 및 제2 베이스 밴드 신호를 바이패스할 수 있게 된다. 이러한 바이패스는 제1 위상 컨버터 입력으로부터 제1 위상 컨버터 출력으로 직접 제1 베이스 밴드 신호를 통과시키고, 제2 위상 컨버터 입력을 제2 위상 컨버터 출력으로 직접 통과시키도록 스위치를 사용하여 달성될 수 있다. 이 대신에, 제1 위상 컨버터 입력 신호를 컨버팅하고 제2 위상 컨버터 입력 신호를 컨버팅하기 위하여 사용되는 파라미터는 각각 값 1.000 및 0.000으로 설정될 수 있어, 제1 위상 컨버터 입력 신호의 값이 어떠한 변경없이 제1 컨버터 출력으로 컨버터를 통해 통과되고, 제2 위상 컨버터 입력 신호도 변경없이 제2 위상 컨버터 출력으로 신호 컨버터를 통해 통과된다. 이는, 제1 중간 샘플이 제1 베이스 밴드 신호에 정확하게 대응하고, 제2 중간 샘플이 제2 베이스 밴드 신호에 정확하게 대응하는 것을 의미한다. 이러한 쓰루-패스(through-pass) 모드에서, 제3 컨버터 출력은 이용되지 않는다. 제1 베이스 밴드 신호 및 제2 베이스 밴드 신호를 변경없이 바이패스 또는 쓰루패스하는 것으로, 베이스 밴드 대 무선 주파수 업 컨버터는 4:1 모드 또는 4:3 모드와 같은 통상적으로 공지된 모드로 스위칭될 수 있다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는, 이에 따라 멀티플렉서가 3개의 델타 시그마 변조기 출력 신호 중 2개만을 사용하도록 맞추어져야만 하는 것을 용이하게 이해할 것이다.
본 개시 내용의 다른 양태에서, 제1 베이스 밴드 신호와 제2 베이스 밴드 신호 또는 제1 중간 샘플, 제2 중간 샘플 및 제3 중간 샘플 중 하나는 업 샘플링된다. 본 개시 내용의 이러한 양태로, 입력 신호의 심볼 레이트는 무선 신호의 캐리어 주파수에 맞추어질 수 있다.
본 개시 내용의 다른 양태는 제1 베이스 밴드 샘플의 제1 베이스 밴드 신호 및 제2 베이스 밴드 샘플의 제2 베이스 밴드 신호를 무선 신호 샘플로 업 컨버팅하는 방법이다. 본 방법은, 제1 중간 샘플의 제1 중간 신호, 제2 중간 샘플의 제2 중간 신호 및 제3 중간 샘플의 제3 중간 신호를 무선 신호 샘플로 컨버팅하기 위하여, 제1 베이스 밴드 샘플의 제1 베이스 밴드 신호 및 제2 베이스 밴드 샘플의 제2 베이스 밴드 신호를 제1 중간 샘플의 제1 중간 신호, 제2 중간 샘플의 제2 중간 신호 및 제3 중간 샘플의 제3 중간 신호로 위상 컨버팅하는 단계를 포함한다.
본 출원의 교시의 다른 양태는, 제시된 업 컨버터가 베이스 밴드 대 주파수업 컨버터를 포함하는 칩셋에 포함되는 것이다.
칩 제조자의 논리적인 개념 및 기술적 요건에 따라, 제시된 업 컨버터는 단일의 칩으로 포함되거나 적어도 2개의 칩에 걸쳐 있을 수 있다. 따라서, 본 개시 내용에 연계하여 "칩셋"이라는 용어는 단일의 칩도 포함한다. 칩셋의 베이스 밴드 대 주파수 업 컨버터는, 제1 베이스 밴드 샘플의 제1 베이스 밴드 신호를 수신하는 제1 입력, 제2 베이스 밴드 샘플의 제2 베이스 밴드 신호를 수신하는 제2 입력, 및 업 컨버팅된 무선 신호 샘플을 제공하는 출력을 포함한다. 베이스 밴드 대 무선 주파수 업 컨버터는, 제1 베이스 밴드 샘플의 제1 베이스 밴드 신호 및 제2 베이스 밴드 샘플의 제2 베이스 밴드 신호를 제1 중간 샘플의 제1 중간 신호, 제2 중간 샘플의 제2 중간 신호 및 제3 중간 샘플의 제3 중간 신호로 컨버팅하는 위상 컨버터와, 제1 중간 샘플의 제1 중간 신호, 제2 중간 샘플의 제2 중간 신호 및 제3 중간 샘플의 제3 중간 신호를 무선 신호 샘플로 컨버팅하는 적어도 하나의 델타 시그마 변조기를 포함한다.
본 개시 내용의 다른 양태에서, 능동 안테나 장치는 베이스 밴드 대 주파수 업 컨버터를 포함한다. 베이스 밴드 대 주파수 업 컨버터는 제1 베이스 밴드 샘플의 제1 베이스 밴드 신호를 수신하는 제1 입력, 제2 베이스 밴드 샘플의 제2 베이스 밴드 신호를 수신하는 제2 입력, 및 업 컨버팅된 무선 신호 샘플을 제공하는 출력을 포함한다. 베이스 밴드 대 무선 주파수 업 컨버터는, 제1 베이스 밴드 샘플의 제1 베이스 밴드 신호 및 제2 베이스 밴드 샘플의 제2 베이스 밴드 신호를 제1 중간 샘플의 제1 중간 신호, 제2 중간 샘플의 제2 중간 및 제3 중간 샘플의 제3 중간 신호로 컨버팅하는 위상 컨버터와, 제1 중간 샘플의 제1 중간 신호, 제2 중간 샘플의 제2 중간 신호 및 제3 중간 샘플의 제3 중간 신호를 무선 신호 샘플로 컨버팅하는 적어도 하나의 델타 시그마 변조기를 더 포함한다.
본 개시 내용의 다른 양태는, 제1 베이스 밴드 샘플의 제1 베이스 밴드 신호를 수신하는 제1 입력, 제2 베이스 밴드 샘플의 제2 베이스 밴드 신호를 수신하는 제2 입력, 및 업 컨버팅된 무선 신호 샘플을 제공하는 출력을 포함하는 베이스 밴드 대 주파수 업 컨버터를 제조하는 방법을 제공한다. 베이스 밴드 대 무선 주파수 업 컨버터는, 제1 베이스 밴드 샘플의 제1 베이스 밴드 신호 및 제2 베이스 밴드 샘플의 제2 베이스 밴드 신호를 제1 중간 샘플의 제1 중간 신호, 제2 중간 샘플의 제2 중간 신호 및 제3 중간 샘플의 제3 중간 신호로 컨버팅하는 위상 컨버터, 및 제1 중간 샘플의 제1 중간 신호, 제2 중간 샘플의 제2 중간 신호 및 제3 중간 샘플의 제3 중간 신호를 무선 신호 샘플로 컨버팅하는 적어도 하나의 델타 시그마 변조기를 더 포함한다.
본 개시 내용의 다른 양태는, 컴퓨터가 베이스 밴드 대 주파수 업 컨버터를 제조하도록 그 내부에 저장된 제어 로직을 갖는 비일시적인 컴퓨터 사용 가능한 매체를 포함하는 컴퓨터 프로그램 제품이고, 베이스 밴드 대 주파수 업 컨버터는 제1 베이스 밴드 샘플의 제1 베이스 밴드 신호를 수신하는 제1 입력, 제2 베이스 밴드 샘플의 제2 베이스 밴드 신호를 수신하는 제2 입력, 및 업 컨버팅된 무선 신호 샘플을 제공하는 출력을 포함하고, 베이스 밴드 대 무선 주파수 업 컨버터는 제1 베이스 밴드 샘플의 제1 베이스 밴드 신호 및 제2 베이스 밴드 샘플의 제2 베이스 밴드 신호를 제1 중간 샘플의 제1 중간 신호, 제2 중간 샘플의 제2 중간 신호 및 제3 중간 샘플의 제3 중간 신호로 컨버팅하는 위상 컨버터와, 제1 중간 샘플의 제1 중간 신호, 제2 중간 샘플의 제2 중간 신호 및 제3 중간 샘플의 제3 중간 신호를 무선 신호 샘플로 컨버팅하는 적어도 하나의 델타 시그마 변조기를 더 포함한다.
도 1은 본 개시 내용에 따른 베이스 밴드 대 무선 주파수 업 컨버터의 하나의 양태를 도시한다.
도 2는 본 개시 내용에 따른 베이스 밴드 대 무선 주파수 업 컨버터의 다른 양태를 도시한다.
도 3은 본 개시 내용에 따른 베이스 밴드 대 무선 주파수 업 컨버터의 다른 양태를 도시한다.
도 4는 본 개시 내용에 따른 베이스 밴드 대 무선 주파수 업 컨버터의 다른 양태를 도시한다.
도 5는 능동 안테나 시스템에서의 본 개시 내용에 따른 베이스 밴드 대 무선 주파수 업 컨버터의 애플리케이션을 도시한다.
도 6은 능동 안테나 시스템에서의 본 개시 내용에 따른 베이스 밴드 대 무선 주파수 업 컨버터의 다른 애플리케이션을 도시한다.
이제 도면에 기초하여 본 발명을 설명할 것이다. 본 명세서에 설명된 실시예 및 양태는 단지 예시일 뿐이고, 어떠한 방식으로도 특허청구범위의 보호 범위에 제한하지 않는 것이 이해될 것이다. 본 발명은 특허청구범위 및 그 균등물에 의해 정의된다. 본 발명의 하나의 양태 또는 실시예의 특징들은 본 발명의 상이한 양태 또는 양태들 및/또는 실시예들의 특징과 조합될 수 있다는 것이 이해될 것이다.
도 1은 본 발명에 따른 베이스 밴드 대 무선 주파수 업 컨버터(1)의 제1 양태를 도시한다. 베이스 밴드 대 무선 주파수 업 컨버터(1)는 캐리어 신호에 변조되는 무선 주파수 신호를 전송하는 이동 통신 시스템을 위한 전송기의 일부를 형성할 수 있고, 이에 의해 캐리어 신호는 캐리어 주파수(fCarrier)를 가진다. 베이스 밴드 대 무선 주파수 업 컨버터(1)는 위상 컨버터(2), 제1 올 패스(all-pass) 지연 필터(41), 제2 올 패스 지연 필터(42), 제3 올 패스 지연 필터(43), 제1 델타 시그마 변조기(51), 제2 델타 시그마 변조기(52), 제3 델타 시그마 변조기(53) 및 멀티플렉서(6)를 포함한다.
위상 컨버터(2)는 동위상 신호 I의 I 샘플을 수신하는 제1 입력(201) 및 직교 신호 Q의 Q 샘플을 수신하는 제2 입력(202)을 포함한다. I 샘플 및 Q 샘플 각각은 16비트의 비트 길이를 가지며 -1 및 +1 사이의 값을 나타낸다. I 샘플 및 Q 샘플 각각은 전송기 캐리어 신호의 주파수(fCarrier)보다 통상적으로 더 낮은 클록 레이트로 제1 입력(201) 및 제2 입력(202)에서 수신된다. I 샘플 및 Q 샘플은 전송기 캐리어 신호의 진폭 및 위상 변조를 위한 진폭 정보 및 위상 정보를 포함한다.
위상 컨버터(2)는, 각 쌍의 I 샘플 및 Q 샘플에 대하여 제1 중간 샘플(X), 제2 중간 샘플(Y) 및 제3 중간 샘플(Z)을 포함하는 트리플렛(triplet)을 계산한다. 제2 중간 샘플(Y)은 제1 중간 샘플(X)로부터 위상으로부터 120°이격되고, 제3 중간 샘플(Z)은 제1 중간 샘플로부터 위상으로부터 240° 이격된다. 위상 컨버터(2)는 제1 중간 샘플(X), 제2 중간 샘플(Y) 및 제3 중간 샘플(Z)의 트리플렛이 각 쌍의 I 샘플 및 Q 샘플의 위상 정보 및 진폭 정보를 보존하는 것을 보장한다. 이러한 목적으로, 위상 컨버터(2)는 제1 곱셈기(21), 제2 곱셈기(22), 제3 곱셈기(23), 제4 곱셈기(24), 제5 곱셈기(25), 제1 가산기(26) 및 제2 가산기(27)를 포함한다.
제1 중간 샘플(X), 제2 중간 샘플(Y) 및 제3 중간 샘플(Z) 각각은 고정된 위상 각도 0°, 120° 또는 240°에 대하여 항상 계산되므로, 제1 곱셈기(21), 제2 곱셈기(22), 제3 곱셈기(23), 제4 곱셈기(24) 및 제5 곱셈기(25)는 일정한 값을 가진 수신된 I 샘플 및 수신된 Q 샘플을 곱하는 곱셈 회로로서 구현될 수 있다. 제1 곱셈기(21)는 들어오는 I 샘플을 cos(0°) 값으로 컨버팅하고, 따라서 이러한 컨버전은 1.000에 의한 곱셈에 대응한다. 기본적으로, 들어오는 I 샘플은 변하지 않고 통과될 수 있다. 제2 곱셈기(22)에서 cos(120°)에 의한 제2 컨버전은 실질적으로 -0.500의 인수에 의한 곱셈에 대응하고, cos(240°)에 의한 제4 곱셈기(24)에서 제4 위상 컨버전은 실질적으로 -0.500의 인수에 의한 곱셈에 대응한다. 유사하게 sin(120°)에 의한 제3 곱셈기에서 들어오는 Q 샘플의 제3 위상 컨버전은 실질적으로 0.866의 인수에 의한 곱셈에 대응하고, sin(240°)에 의한 제5 위상 컨버전은 실질적으로 0.866의 인수에 의한 곱셈에 대응한다.
제1 곱셈기 입력(211)은 제1 입력(201)에 연결되고, 이에 따라, 들어오는 I 샘플 만을 수신한다. 제1 곱셈기(21)는 들어오는 I 샘플을 cos(0°)의 값으로 곱함으로써 제1 곱셈기 입력(211)에서 수신되는 각각의 들어오는 I 샘플을 컨버팅하여 제1 곱셈기 출력(212)에서 제1 곱셈기 출력 샘플 I·cos(0°)을 제공한다. 또한, 제2 곱셈기 입력(221)이 제1 입력(201)에 연결되고, 이에 따라 들어오는 I 샘플만을 수신한다. 제2 위상 컨버터(22)는 I 샘플을 cos(120°)의 값으로 곱함으로써 제2 위상 컨버터 입력(221)에서 수신되는 각각의 들어오는 I 샘플을 컨버팅하여 제2 위상 컨버터 출력(222)에서 제2 위상 컨버터 출력 샘플 I·cos(120°)을 제공한다. 제3 위상 컨버터 입력(231)은 제2 입력(202)에 연결되고, 이에 따라, Q 샘플만을 수신한다. 제3 곱셈기(23)는 들어오는 Q 샘플을 sin(120°)의 값으로 곱함으로써 제3 곱셈기 입력(231)에서 수신되는 각각의 들어오는 Q 샘플을 컨버팅하여 제3 곱셈기 출력(232)에서 제3 곱셈기 출력 샘플 Q·sin(120°)을 제공한다. 제4 곱셈기 입력(241)은 제1 입력(201)에 연결되고, 이에 따라, 들어오는 I 샘플만을 수신한다. 제4 곱셈기(24)는 들어오는 I 샘플을 cos(240°)의 값으로 곱함으로써 제4 곱셈기 입력(241)에서 수신되는 각각의 들어오는 I 샘플을 컨버팅하여 제4 곱셈기 출력(242)에서 제4 곱셈기 출력 샘플 I·cos(240°)을 제공한다. 제5 곱셈기 입력(251)은 제2 입력(202)에 연결되고, 이에 따라, Q 샘플만을 수신한다. 제5 곱셈기(25)는 들어오는 Q 샘플을 sin(240°)의 값으로 곱함으로써 제5 곱셈기 입력(251)에서 수신된 각각의 들어오는 Q 샘플을 컨버팅하여 제5 곱셈기 출력(252)에서 제5 곱셈기 출력 샘플 Q·sin(240°)을 제공한다.
제1 곱셈기 출력 샘플은 제1 위상 컨버터 출력(291)에서 제공되는 제1 중간 샘플(Xn)로서 직접 이용된다. 제2 곱셈기 샘플 및 제3 곱셈기 샘플은 제2 위상 컨버터 출력(292)에서 제2 중간 샘플(Yn)을 제공하도록 제1 가산기(26)로 통과된다. 제3 곱셈기 샘플 및 제5 곱셈기 샘플은 제3 위상 컨버터 출력(293)에서 제3 중간 샘플(Zn)을 제공하기 위하여 제2 가산기(27)로 통과된다. 제1 중간 샘플(Xn), 제2 중간 샘플(Yn) 및 제3 중간 샘플(Zn)은 이로써 I 샘플 및 Q 샘플에 다음과 같이 대응한다:
Xn = cos(0°)·I + sin(0°)·Q = I
Yn = cos(120°)·I + sin(120°)·Q = -0,500·I + 0,866·Q
Zn = cos(240°)·I + sin(240°)·Q = -0,500·I - 0,866·Q
제1 중간 샘플(Xn), 제2 중간 샘플(Yn) 및 제3 중간 샘플(Zn)의 데이터 레이트가 캐리어 주파수(fcarrier)의 주파수보다 더 낮다. 샘플 레이트 컨버터 디바이스(3)는 제1 중간 샘플(Xn), 제2 중간 샘플(Yn) 및 제3 중간 샘플(Zn)의 데이터 레이트를 캐리어 주파수(fcarrier)에 맞추도록 서브샘플을 삽입한다. 추가 서브샘플을 생성하는 본 발명이 속한 기술 분야에서 널리 공지된 기술은 단지 적절한 횟수로 샘플을 반복하는 것이다. 본 개시 내용의 이러한 양태에서, 샘플 레이트 컨버터 디바이스(3)는 제1 중간 샘플(Xn)을 위한 제1 샘플 레이트 컨버터(31), 제2 중간 샘플(Yn)을 위한 제2 샘플 레이트 컨버터(32) 및 제3 중간 샘플(Zn)을 위한 제3 샘플 레이트 컨버터(33)를 포함한다. 제1 샘플 레이트 컨버터(31)는 제1 위상 컨버터 출력(291)에 제1 샘플 레이트 컨버터 입력으로 연결되고; 제2 샘플 레이트 컨버터(32)는 제2 위상 컨버터 출력(292)에 제2 샘플 레이트 컨버터 입력으로 연결되고; 제3 샘플 레이트 컨버터(33)는 제3 위상 컨버터 출력(293)에 제3 샘플 레이트 컨버터 입력으로 연결된다. 제1 샘플 레이트 컨버터(31)의 제1 샘플 레이트 컨버터 출력은 제1 올 패스 지연 필터(41)의 제1 필터 입력에 연결되고; 제2 샘플 레이트 컨버터(32)의 제2 샘플 레이트 컨버터 출력은 제2 올 패스 지연 필터(42)의 제2 필터 입력에 연결되고; 제3 샘플 레이트 컨버터(33)의 제3 샘플 레이트 컨버터 출력은 제3 올 패스 지연 필터(43)의 제3 필터 입력에 연결된다.
본 발명이 속한 기술 분야에서 통상의 지식을 가진 자는, 샘플 레이트 컨버터 디바이스(3)가 위상 컨버터(2)와 제1 올 패스 지연 필터(41) 사이에 상이한 위치 및 배치로 배열될 수 있고; 제2 올 패스 지연 필터(42) 및 올 패스 지연 필터(43)는 각각 단순한 예시인 것을 용이하게 이해할 수 있다. 샘플 레이트 컨버터 디바이스(3)는 예를 들어 위상 컨버터 디바이스(2) 전에 또는 예를 들어 제1 올 패스 지연 필터(41), 제2 올 패스 지연 필터(42) 및 올 패스 지연 필터(43)와, 제1 델타 시그마 변조기(51), 제2 델타 시그마 변조기(52) 및 제3 델타 시그마 변조기(53) 사이에 배치될 수 있다.
제1 델타 시그마 변조기(51), 제2 델타 시그마 변조기(52) 및 제3 델타 시그마 변조기(53)는, 전송기 캐리어 신호(fCarrier)의 1/3에 대응하는 클록 레이트(fCLCK)로 클록되는 로우 패스 델타 시그마 변조기이다. 제1 중간 샘플(Xn)은 제1 올 패스 지연 필터(41)에서 필터링되고, 그 다음 제1 델타 시그마 델타 변조기(51)로 통과된다. 제2 중간 샘플(Yn)은 제2 올 패스 지연 필터(42)에서 필터링되고, 델타 시그마 변조기 클록 레이트(fCLCK)의 1 클록 사이클(T)만큼 지연되고, 그 다음 제2 델타 시그마 델타 변조기(52)로 통과된다. 제3 중간 샘플(Zn)은 제3 올 패스 지연 필터(43)에서 필터링되고, 델타 시그마 변조기 클록 레이트(fCLCK)의 2개의 클록 사이클(2T)만큼 지연되고, 그 다음 제3 델타 시그마 델타 변조기(53)로 통과된다.
제1 델타 시그마 변조기(51)는 제1 델타 시그마 변조기 출력에서 제공되는 제1 DSM 출력 샘플(An)을 생성하고, 제2 델타 시그마 변조기(52)는 제2 델타 시그마 변조기 출력에서 제공되는 제2 DSM 출력 샘플(Bn)을 생성하고, 또한 제3 델타 시그마 변조기(53)는 제3 델타 시그마 변조기 출력에서 제공되는 제3 DSM 출력 샘플(Cn)을 생성한다. 따라서, 제1 중간 샘플(Xn), 제2 중간 샘플(Yn) 및 제3 중간 샘플(Zn)의 각각은, 저속 고해상도 신호로부터 제1 DSM 출력 샘플(An), 제2 DSM 출력 샘플(Bn) 및 제3 DSM 출력 샘플(Cn)에 의해 표현되는 고속 베이스 밴드 신호로 컨버팅된다. 제1 DSM 출력 샘플(An), 제2 DSM 출력 샘플(Bn) 및 제3 DSM 출력 샘플(Cn)은 3:1 멀티플렉서(6)에 의해 업 컨버팅된다. 멀티플렉서(6)는 제1 DSM 출력 샘플(An), 제2 DSM 출력 샘플(Bn) 및 제3 DSM 출력 샘플(Cn)의 교대 샘플로 출력 신호를 생성한다: An, Bn, Cn, An +1, Bn +1, Cn +1, An +2, Bn +2, Cn +2, ...
제1 DSM 출력 샘플(An), 제2 DSM 출력 샘플(Bn) 및 제3 DSM 출력 샘플(Cn)의 업 샘플링은 캐리어 주파수(fCarrier)의 1/3에서 에일리어스(alias)를 생성하고, 따라서 4:1 모드 또는 4:3 모드에 비하여, 추가의 업 컨버전이 요구되지 않는다.
2개의 델타 시그마 변조기를 갖는 4:3와 비교하여, 클록 주파수는 1.5배 더 높다. 이는 노이즈 노치의 1.5배 더 큰 대역폭을 허용한다.
본 개시 내용의 양태는, 종래의 칩셋에 기초한 트랜스시버에 대한 종래의 설계에서, 적어도, 4:3 모드에서 업 컨버터 및 4:3 모드로 채택된 전력 전송기가 상이한 칩에 분산되는 경우에 업 컨버터를 가진 칩만이 다시 설계되어야 한다. 4:3 모드에 맞추어진 전력 전송기를 갖는 칩은 변경되지 않을 수 있다. 제안된 3:1 모드에서의 업 컨버터는 4:1 모드 업 컨버터가 할 것과 같은 NRZ(비제로 회귀 코딩)을 자동적으로 생성한다. 제안된 3:1 모드에서의 샘플 주파수는, 4:3 모드와 비교하여 9:8의 인수만큼만 증가되어, 전력 전송기 칩의 속도 사양 내에 여전히 있을 것이다.
도 2는 본 개시 내용의 다른 양태를 도시한다. 베이스 밴드 대 주파수 업 컨버터(1)는 도 1에 도시된 베이스 밴드 대 주파수 업 컨버터와 유사하고, 동일한 대상에 대하여 도 1에서와 동일한 도면 부호가 사용된다. 제1 델타 시그마 변조기, 제2 델타 시그마 변조기 및 제3 델타 시그마 변조기 대신에, 제1 올 패스 지연 필터(41), 제2 올 패스 지연 필터(42) 및 제3 올 패스 지연 필터(43)의 출력 샘플이 멀티플렉서(61)로 먼저 통과된다. 그 다음, 멀티플렉서(61)의 출력 샘플은 단일의 델타 시그마 변조기(54)로 통과된다. 하지만, 본 개시 내용의 이러한 양태에서, 단일의 델타 시그마 변조기는 풀 캐리어 주파수(fCarrier)의 3배로 클록되어야 한다.
도 3은 본 개시 내용의 다른 양태를 도시한다. 베이스 밴드 대 주파수 업 컨버터(1)는 도 1에 도시된 베이스 밴드 대 주파수 업 컨버터와 유사하며, 동일한 대상에 대하여 도 1에서와 동일한 도면 부호가 사용된다. 제1 멀티플렉서 입력에 연결되는 대신에, 제1 델타 시그마 변조기 출력이 제1 모드 확장 스위치(71)의 제1 모드 확장 스위치 신호 입력에 연결된다. 제1 모드 확장 스위치 출력은 제1 멀티플렉서 입력에 연결된다. 유사하게, 제2 델타 시그마 변조기 출력은 제2 모드 확장 스위치(72)의 제2 모드 확장 스위치 신호 입력에 연결된다. 제2 모드 확장 스위치 출력은 제2 멀티플렉서 입력에 연결된다. 마지막으로, 제3 델타 시그마 변조기 출력은 제3 모드 확장 스위치(73)의 제3 모드 확장 스위치 신호 입력에 연결된다. 제3 모드 확장 스위치 출력은 제3 멀티플렉서 입력에 연결된다. 제1 모드 확장 스위치(71)는 모드 확장 시퀀스 신호를 수신하는 제1 모드 확장 시퀀스 신호 입력을 포함한다. 제2 모드 확장 스위치(72)는 모드 확장 시퀀스를 수신하는 제2 모드 확장 시퀀스 신호 입력을 포함하고, 제3 모드 확장 스위치(73)는 모드 확장 시퀀스 신호를 수신하는 제3 모드 확장 시퀀스 신호 입력을 포함한다.
본 개시 내용에서, 제1 모드 확장 스위치(71)는 제6 곱셈기이고, 제2 모드 확장 스위치(72)는 제7 곱셈기이고, 제3 모드 확장 스위치(73)는 제8 곱셈기이다. 모드 확장 시퀀스는 +1, -1의 교대하는 값으로 구성하는 수 시퀀스(number sequence)이다. 제1 델타 시그마 변조기(51), 제2 델타 시그마 변조기(52) 및 제3 델타 시그마 변조기(53)의 출력 샘플을 스위칭 시퀀스 +1, -1, +1, -1,... 로 곱함으로써, 다음의 시퀀스가 멀티플렉서(6)의 출력에서 제공된다:
An, Bn, Cn, -An +1, -Bn +1, -Cn +1, An +2, Bn +2, Cn +2, -An +3...
따라서, 모드 확장 시퀀스는 매우 단순한 방식으로 6:1 모드를 가능하게 한다.
도 4는 본 개시 내용의 다른 양태를 도시한다. 베이스 밴드 대 주파수 업 컨버터(1)는 도 2에 도시된 베이스 밴드 대 주파수 업 컨버터와 유사하며, 동일한 대상에 대하여 도 1에서와 동일한 도면 부호가 사용된다. 제1 모드 확장 스위치(71)의 제1 모드 확장 스위치 입력은 제1 올 패스 지연 필터(41)의 제1 필터 출력에 연결된다. 제1 모드 확장 스위치 출력은 제1 멀티플렉서 입력(62)에 연결된다. 제2 올 패스 지연 필터(42)의 제2 모드 확장 스위치 입력은 제2 모드 확장 스위치 입력에 연결되고, 제2 모드 확장 스위치 출력은 제2 멀티플렉서 입력에 연결된다. 제3 모드 확장 스위치의 제3 모드 확장 스위치 입력은 제3 올 패스 지연 필터(43)에 연결되고 제3 모드 확장 스위치 출력은 제3 멀티플렉서 출력에 연결된다.
모드 확장 시퀀스가 값 +1로 전적으로 구성되는 경우에, 생성된 샘플 An, Bn, Cn, An +1, Bn +1, Cn +1 ...은 3:1 모드에서의 샘플에 대응한다. 하나의 델타 시그마 변조기 또는 병렬 델타 시그마 변조기 각각에 대하여 적절한 스위칭 시퀀스 및 적절한 클록 주파수를 선택하는 도시하지 않은 모드 스위치에 의하여, 업 컨버터는 3:1 모드와 6:1 모드 사이에서 용이하게 스위칭될 수 있다.
도 5는 본 개시 내용의 다른 양태로서 무선국에서의 베이스 밴드 대 무선 주파수 업 컨버터의 사용을 도시한다. 무선국은 예를 들어 이동 통신 네트워크를 위한 안테나 어레이 시스템의 일부일 수 있다. 본 개시 내용의 본 양태가 무선국의 전송 부분에만 관계가 있으므로, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 이동 통신 네트워크를 위한 무선국이 무선 신호를 수신하는 회로 장치를 포함하는 것을 이해할 수 있지만, 전송 부분만이 도시된다. 명확성을 이유로, 가장 필수적인 컴포넌트만이 도 5에 도시된다. 이러한 개시 내용과 연계하여, 무선국은 일부이지만, GSM 네트워크에서 공지된 바와 같은, 베이스 트랜스시버 스테이션(base transceiver station), 노드 B(UMTS/3G 네트워크에서 공지된) 또는 강화형 노드 B 및 다른 이동 통신 네트워크에 이용된 유사한 유닛의 일부이지만 이에 한정되지 않는다.
인코딩된 데이터, 예를 들어 인코딩된 보이스 데이터를 포함하는 베이스 밴드 신호는, I 샘플 및 Q 샘플로서 CPRI/OBSAI 인터페이스(81)를 통해 수신된다. I 샘플 및 Q 샘플은 전술한 도 1, 도 2, 도3 및 도 4에 설명된 업 컨버터(1)에 대응하는 베이스 밴드 대 무선 주파수 업 컨버터(82)로 통과된다. 베이스 밴드 대 무선 주파수 업 컨버터(82)의 무선 주파수 샘플(TX)은 밴드 패스 필터(83)를 통해 선형 전력 증폭기(84)로 통과된다. 선형 전력 증폭기(84)는 무선 신호를 증폭하고, 증폭된 무선 신호(TXout)를 안테나(85)로 통과시킨다.
도 6에 도시된 본 개시 내용의 다른 양태에서, 업 컨버팅된 무선 신호는 스위칭 증폭기(86)에 의해 증폭된다. 델타 시그마 변조기(31, 32, 33) 또는 델타 시그마 변조기(34)의 출력 신호는 디지털이고, 이에 따라 스위칭 증폭기(86)는 매우 효율적으로 동작될 수 있다. 스위칭 증폭기(86)의 증폭기 출력 신호(TXout)는 전력 밴드 패스 필터(87)를 통해 안테나(85)로 통과된다.
또한, 본 개시 내용은 컴퓨터 판독 가능한 매체 상에 임베디드된 컴퓨터 프로그램 제품에 관한 것이다. 컴퓨터 프로그램 제품은 본 개시 내용의 델타 시그마 변조기의 제조를 위하여 실행 가능한 명령을 포함한다.
본 발명의 다양한 실시예가 전술되었지만, 이들은 한정이 아닌 예로서 제공되었다는 것이 이해되어야 한다. 형태 및 상세 내용에서의 다양한 변형은 본 발명의 범위를 벗어나지 않으면서 이루어질 수 있다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 명백할 것이다. 따라서, 본 발명은 임의의 전술한 예시적인 실시예에 의해 한정되어서는 안되며, 하기의 특허청구범위 및 그 균등물에 따라서만 정의되어야만 한다.
또한, (중앙 처리 유닛(CPU), 마이크로프로세서, 마이크로컨트롤러, 디지털 신호 프로세서, 프로세서 코어, 시스템 온 칩(SOC) 하드웨어를 이용하는 것에 더하여, 구현례는 소프트웨어를 저장하도록 구성된 컴퓨터 사용 가능한(예를 들어 판독가능한) 매체 내에 배치된 소프트웨어(예를 들어, 소스, 객체 또는 기계어와 같은 임의의 형태로 배치된 컴퓨터 판독 가능한 코드, 프로그램 코드 및/또는 명령어) 내에 구체화될 수 있다. 이러한 소프트웨어는, 본 명세서에서 설명된 장치 및 방법에 대한 예를 들어 기능, 제조, 모델링, 시뮬레이션, 설명 및/또는 시험을 가능하게 할 수 있다. 예를 들어, 이는 일반적인 프로그래밍 언어(예를 들어 C, C++), Verilog HDL, VHDL을 포함하는 하드웨어 기술 언어(HDL) 등 또는 다른 사용 가능한 프로그램의 사용을 통해 달성될 수 있다. 이러한 소프트웨어는, 반도체, 자기 디스크 또는 광 디스크(예를 들어, CO-ROM, OVO-ROM 등)와 같은 임의의 공지된 컴퓨터 사용 가능한 매체 내에 배치될 수 있다. 또한, 소프트웨어는 컴퓨터 사용 가능한(예를 들어, 판독 가능한) 전송 매체(예를 들어, 반송파 또는 디지털, 광학 또는 아날로그 기반의 매체를 포함하는 임의의 매체) 내에 구체화된 컴퓨터 데이터 신호로서 배치될 수 있다. 본 발명의 실시예들은, 인터넷 및 인트라넷을 포함하는 통신 네트워크를 통해 장치를 설명하는 소프트웨어를 제공하고 컴퓨터 데이터 신호로서 소프트웨어를 순차적으로 전송함으로써 본 명세서에서 설명된 장치를 제공하는 방법을 포함할 수 있다. 본 명세서에 설명된 장치 및 방법은 마이크로프로세서 코어 (예를 들어, HOL 내에 구체화됨)와 같은 반도체 지적 재산 소유권 코어 내에 포함되어 집적 회로의 생산에 있어서 하드웨어로 변환될 수 있다. 추가로, 본 명세서에서 설명된 장치 및 방법은 하드웨어 및 소프트웨어의 조합으로서 구체화될 수 있다. 따라서, 본 발명은 상기 설명한 임의의 전술한 예시적인 실시예에 한정되어서는 안되며, 하기의 특허청구범위 및 그 균등물에 따라서만 정의되어야만 한다.

Claims (18)

  1. 제1 베이스 밴드 샘플의 제1 베이스 밴드 신호를 수신하는 제1 입력, 제2 베이스 밴드 샘플의 제2 베이스 밴드 신호를 수신하는 제2 입력, 및 업 컨버팅된 무선 신호 샘플을 제공하는 출력을 포함하는 베이스 밴드 대 무선 주파수 업 컨버터에 있어서,
    상기 제1 베이스 밴드 샘플의 제1 베이스 밴드 신호 및 상기 제2 베이스 밴드 샘플의 제2 베이스 밴드 신호를 제1 중간 샘플의 제1 중간 신호, 제2 중간 샘플의 제2 중간 신호 및 제3 중간 샘플의 제3 중간 신호 중 적어도 하나로 컨버팅하는 위상 컨버터; 및
    상기 제1 중간 샘플의 제1 중간 신호, 상기 제2 중간 샘플의 제2 중간 신호 및 상기 제3 중간 샘플의 제3 중간 신호 중 적어도 하나를 상기 업 컨버팅된 무선 신호 샘플로 컨버팅하는 적어도 하나의 델타 시그마 변조기
    를 포함하고,
    상기 위상 컨버터의 상기 제1 중간 샘플, 상기 제2 중간 샘플 및 상기 제3 중간 샘플 중 적어도 하나는, 제1 변조 샘플로 변조되는 상기 제1 중간 샘플, 제2 변조 샘플로 변조되는 상기 제2 중간 샘플 및 제3 변조 샘플로 변조되는 상기 제3 중간 샘플 중 적어도 하나의 값을 변조하는 모드 확장 스위치로 통과되고,
    상기 적어도 하나의 델타 시그마 변조기의 클록 주파수는, 송신기 캐리어 신호의 주파수의 3배 또는 6배 중 하나에 대응하는,
    베이스 밴드 대 무선 주파수 업 컨버터.
  2. 제1항에 있어서,
    상기 위상 컨버터는, 상기 제1 베이스 밴드 신호 및 상기 제2 베이스 밴드 신호의 등거리(equidistant) 서브샘플로서, 상기 제1 중간 샘플, 상기 제2 중간 샘플 및 상기 제3 중간 샘플 중 적어도 하나를 제공하는,
    베이스 밴드 대 무선 주파수 업 컨버터.
  3. 삭제
  4. 제1항에 있어서,
    상기 모드 확장 스위치는, 상기 제1 중간 샘플, 상기 제2 중간 샘플 및 상기 제3 중간 샘플 중 하나의 값을 교대로 인버팅하는,
    베이스 밴드 대 무선 주파수 업 컨버터.
  5. 제1항 또는 제2항에 있어서,
    상기 위상 컨버터의 상기 제1 중간 샘플, 상기 제2 중간 샘플 및 상기 제3 중간 샘플 중 적어도 하나는 적어도 하나의 멀티플렉싱된 신호로 멀티플렉싱하기 위하여 멀티플렉서로 통과되고, 상기 적어도 하나의 멀티플렉싱된 신호는 상기 적어도 하나의 델타 시그마 변조기로 통과되는,
    베이스 밴드 대 무선 주파수 업 컨버터.
  6. 제1항 또는 제2항에 있어서,
    상기 제1 중간 샘플의 제1 중간 신호는 제1 델타 시그마 변조기로 통과되고, 상기 제2 중간 샘플의 제2 중간 신호는 제2 델타 시그마 변조기로 통과되고, 상기 제3 중간 샘플의 제3 중간 신호는 제3 델타 시그마 변조기로 통과되는,
    베이스 밴드 대 무선 주파수 업 컨버터.
  7. 제1항에 있어서,
    상기 제1 변조 샘플, 상기 제2 변조 샘플 및 상기 제3 변조 샘플 중 적어도 2개는, 상기 제1 변조 샘플, 상기 제2 변조 샘플 및 상기 제3 변조 샘플 중 적어도 2개를 상기 무선 신호 샘플로 인터리빙(interleaving)하는 멀티플렉서로 통과되는,
    베이스 밴드 대 무선 주파수 업 컨버터.
  8. 제1항에 있어서,
    상기 적어도 하나의 델타 시그마 변조기에 공급되는 제1 클록 주파수와 제2 클록 주파수 사이에서 스위칭하고, 상기 위상 컨버터의 상기 제1 중간 샘플, 상기 제2 중간 샘플 및 상기 제3 중간 샘플을 변조하는 상기 모드 확장 스위치에 공급되는 제1 신호 변조 시퀀스와 제2 신호 변조 시퀀스 사이에서 스위칭하는 모드 스위치를 더 포함하는,
    베이스 밴드 대 무선 주파수 업 컨버터.
  9. 제2항에 있어서,
    상기 제1 중간 샘플은 상기 제1 베이스 밴드 신호에 대응하고;
    상기 제2 중간 샘플은 cos(120°)×상기 제1 베이스 밴드 샘플과, sin(120°)×상기 제2 베이스 밴드 샘플의 곱에 대응하고; 또한
    상기 제3 중간 샘플은 cos(240°)×상기 제1 베이스 밴드 신호와, sin(240°)×상기 제2 베이스 밴드 신호의 곱에 대응하는,
    베이스 밴드 대 무선 주파수 업 컨버터.
  10. 삭제
  11. 제6항에 있어서,
    상기 제1 델타 시그마 변조기, 상기 제2 델타 시그마 변조기 및 상기 제3 델타 시그마 변조기 중 적어도 하나의 클록 주파수는, 송신기 캐리어 신호의 주파수 또는 송신기 캐리어 신호의 주파수의 2배 중 하나에 대응하는,
    베이스 밴드 대 무선 주파수 업 컨버터.
  12. 제1항 또는 제2항에 있어서,
    상기 제1 베이스 밴드 신호 및 상기 제2 베이스 밴드 신호, 또는 상기 제1 중간 샘플, 상기 제2 중간 샘플 및 상기 제3 중간 샘플 중 하나는 업 샘플링되는,
    베이스 밴드 대 무선 주파수 업 컨버터.
  13. 제1항 또는 제2항에 있어서,
    상기 위상 컨버터는 상기 제1 베이스 밴드 신호 및 상기 제2 베이스 밴드 신호를 바이패스하도록 인에이블되는,
    베이스 밴드 대 무선 주파수 업 컨버터.
  14. 제1 베이스 밴드 샘플의 제1 베이스 밴드 신호 및 제2 베이스 밴드 샘플의 제2 베이스 밴드 신호를 무선 신호 샘플로 업 컨버팅하는 방법으로서,
    상기 제1 베이스 밴드 샘플의 제1 베이스 밴드 신호 및 상기 제2 베이스 밴드 샘플의 제2 베이스 밴드 신호를 제1 중간 샘플의 제1 중간 신호, 제2 중간 샘플의 제2 중간 신호 및 제3 중간 샘플의 제3 중간 신호 중 적어도 하나로 샘플 레이트 컨버팅하는 단계; 및
    상기 제1 중간 샘플의 제1 중간 신호, 상기 제2 중간 샘플의 제2 중간 신호 및 상기 제3 중간 샘플의 제3 중간 신호 중 적어도 하나를 상기 무선 신호 샘플로 컨버팅하는 단계
    를 포함하고,
    상기 제1 중간 샘플, 상기 제2 중간 샘플 및 상기 제3 중간 샘플 중 적어도 하나는, 제1 변조 샘플로 변조되는 상기 제1 중간 샘플, 제2 변조 샘플로 변조되는 상기 제2 중간 샘플 및 제3 변조 샘플로 변조되는 상기 제3 중간 샘플 중 적어도 하나의 값을 변조하는 모드 확장 스위치로 통과되고,
    적어도 하나의 델타 시그마 변조기는, 상기 제1 중간 샘플의 제1 중간 신호, 상기 제2 중간 샘플의 제2 중간 신호 및 상기 제3 중간 샘플의 제3 중간 신호 중 적어도 하나를 상기 무선 신호 샘플로 컨버팅하는 단계를 수행하고,
    상기 적어도 하나의 델타 시그마 변조기의 클록 주파수는, 송신기 캐리어 신호의 주파수의 3배 또는 6배 중 하나에 대응하는,
    업 컨버팅 방법.
  15. 베이스 밴드 대 무선 주파수 업 컨버터를 포함하는 칩셋으로서,
    상기 베이스 밴드 대 무선 주파수 업 컨버터는, 제1 베이스 밴드 샘플의 제1 베이스 밴드 신호를 수신하는 제1 입력, 제2 베이스 밴드 샘플의 제2 베이스 밴드 신호를 수신하는 제2 입력, 및 업 컨버팅된 무선 신호 샘플을 제공하는 출력을 포함하고,
    상기 베이스 밴드 대 무선 주파수 업 컨버터는,
    상기 제1 베이스 밴드 샘플의 제1 베이스 밴드 신호 및 상기 제2 베이스 밴드 샘플의 제2 베이스 밴드 신호를 제1 중간 샘플의 제1 중간 신호, 제2 중간 샘플의 제2 중간 신호 및 제3 중간 샘플의 제3 중간 신호로 컨버팅하는 위상 컨버터; 및
    상기 제1 중간 샘플의 제1 중간 신호, 상기 제2 중간 샘플의 제2 중간 신호 및 상기 제3 중간 샘플의 제3 중간 신호를 상기 무선 신호 샘플로 컨버팅하는 적어도 하나의 델타 시그마 변조기
    를 더 포함하고,
    상기 위상 컨버터의 상기 제1 중간 샘플, 상기 제2 중간 샘플 및 상기 제3 중간 샘플 중 적어도 하나는, 제1 변조 샘플로 변조되는 상기 제1 중간 샘플, 제2 변조 샘플로 변조되는 상기 제2 중간 샘플 및 제3 변조 샘플로 변조되는 상기 제3 중간 샘플 중 적어도 하나의 값을 변조하는 모드 확장 스위치로 통과되고,
    상기 적어도 하나의 델타 시그마 변조기의 클록 주파수는, 송신기 캐리어 신호의 주파수의 3배 또는 6배 중 하나에 대응하는,
    칩셋.
  16. 베이스 밴드 대 무선 주파수 업 컨버터를 포함하는 능동 안테나 장치로서,
    상기 베이스 밴드 대 무선 주파수 업 컨버터는, 제1 베이스 밴드 샘플의 제1 베이스 밴드 신호를 수신하는 제1 입력, 제2 베이스 밴드 샘플의 제2 베이스 밴드 신호를 수신하는 제2 입력, 및 업 컨버팅된 무선 신호 샘플을 제공하는 출력을 포함하고,
    상기 베이스 밴드 대 무선 주파수 업 컨버터는,
    상기 제1 베이스 밴드 샘플의 제1 베이스 밴드 신호 및 상기 제2 베이스 밴드 샘플의 제2 베이스 밴드 신호를 제1 중간 샘플의 제1 중간 신호, 제2 중간 샘플의 제2 중간 신호 및 제3 중간 샘플의 제3 중간 신호로 컨버팅하는 위상 컨버터; 및
    상기 제1 중간 샘플의 제1 중간 신호, 상기 제2 중간 샘플의 제2 중간 신호 및 상기 제3 중간 샘플의 제3 중간 신호를 상기 무선 신호 샘플로 컨버팅하는 적어도 하나의 델타 시그마 변조기
    를 더 포함하고,
    상기 위상 컨버터의 상기 제1 중간 샘플, 상기 제2 중간 샘플 및 상기 제3 중간 샘플 중 적어도 하나는, 제1 변조 샘플로 변조되는 상기 제1 중간 샘플, 제2 변조 샘플로 변조되는 상기 제2 중간 샘플 및 제3 변조 샘플로 변조되는 상기 제3 중간 샘플 중 적어도 하나의 값을 변조하는 모드 확장 스위치로 통과되고,
    상기 적어도 하나의 델타 시그마 변조기의 클록 주파수는, 송신기 캐리어 신호의 주파수의 3배 또는 6배 중 하나에 대응하는,
    능동 안테나 장치.
  17. 삭제
  18. 컴퓨터가 베이스 밴드 대 무선 주파수 업 컨버터를 제조하는 제어 로직을 갖는 프로그램을 저장한 컴퓨터 판독 가능한 비일시적인 저장 매체로서, 상기 베이스 밴드 대 무선 주파수 업 컨버터는, 제1 베이스 밴드 샘플의 제1 베이스 밴드 신호를 수신하는 제1 입력, 제2 베이스 밴드 샘플의 제2 베이스 밴드 신호를 수신하는 제2 입력, 및 업 컨버팅된 무선 신호 샘플을 제공하는 출력을 포함하고,
    상기 베이스 밴드 대 무선 주파수 업 컨버터는,
    상기 제1 베이스 밴드 샘플의 제1 베이스 밴드 신호 및 상기 제2 베이스 밴드 샘플의 제2 베이스 밴드 신호를 제1 중간 샘플의 제1 중간 신호, 제2 중간 샘플의 제2 중간 신호 및 제3 중간 샘플의 제3 중간 신호로 컨버팅하는 위상 컨버터; 및
    상기 제1 중간 샘플의 제1 중간 신호, 상기 제2 중간 샘플의 제2 중간 신호 및 상기 제3 중간 샘플의 제3 중간 신호를 상기 무선 신호 샘플로 컨버팅하는 적어도 하나의 델타 시그마 변조기
    를 더 포함하고,
    상기 위상 컨버터의 상기 제1 중간 샘플, 상기 제2 중간 샘플 및 상기 제3 중간 샘플 중 적어도 하나는, 제1 변조 샘플로 변조되는 상기 제1 중간 샘플, 제2 변조 샘플로 변조되는 상기 제2 중간 샘플 및 제3 변조 샘플로 변조되는 상기 제3 중간 샘플 중 적어도 하나의 값을 변조하는 모드 확장 스위치로 통과되고,
    상기 적어도 하나의 델타 시그마 변조기의 클록 주파수는, 송신기 캐리어 신호의 주파수의 3배 또는 6배 중 하나에 대응하는,
    컴퓨터 판독 가능한 비일시적인 저장 매체.
KR1020137032690A 2011-05-11 2012-05-11 베이스 밴드 대 무선 주파수 업 컨버터 KR101683698B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/105,097 US20120288035A1 (en) 2011-05-11 2011-05-11 Base-band to radio frequency up-converter
US13/105,097 2011-05-11
PCT/EP2012/058725 WO2012152906A1 (en) 2011-05-11 2012-05-11 Base-band to radio frequency up-converter

Publications (2)

Publication Number Publication Date
KR20140053015A KR20140053015A (ko) 2014-05-07
KR101683698B1 true KR101683698B1 (ko) 2016-12-20

Family

ID=46197240

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137032690A KR101683698B1 (ko) 2011-05-11 2012-05-11 베이스 밴드 대 무선 주파수 업 컨버터

Country Status (6)

Country Link
US (2) US20120288035A1 (ko)
EP (1) EP2707961B1 (ko)
JP (1) JP5841242B2 (ko)
KR (1) KR101683698B1 (ko)
CN (1) CN103828243B (ko)
WO (1) WO2012152906A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9893875B2 (en) * 2016-05-23 2018-02-13 Qualcomm Incorporated Phase continuity technique for frequency synthesis
JP6903977B2 (ja) * 2017-03-22 2021-07-14 日本電気株式会社 デジタル変調器、通信装置、デジタル変調器の制御方法及びプログラム
US10181862B1 (en) * 2018-01-24 2019-01-15 Raytheon Company Parameterizable bandpass delta-sigma modulator
US12088319B2 (en) * 2022-06-29 2024-09-10 Rohde & Schwarz Gmbh & Co. Kg Multipath D/A converter
US20240072815A1 (en) * 2022-08-30 2024-02-29 Apple Inc. Digital-to-analog converter with localized frequency multiplication circuits

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060183440A1 (en) 2003-03-31 2006-08-17 Morris Bradley J Digital transmitter and method

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5579341A (en) * 1994-12-29 1996-11-26 Motorola, Inc. Multi-channel digital transceiver and method
JP3241594B2 (ja) * 1996-04-08 2001-12-25 松下電器産業株式会社 複数帯域移動無線装置
US6154158A (en) * 1998-06-30 2000-11-28 Qualcomm Incorporated Digital-to-analog converter D.C. offset correction comparing converter input and output signals
JP2000209123A (ja) * 1999-01-12 2000-07-28 Kokusai Electric Co Ltd 相関演算方法及びマッチドフィルタ
DE19946722A1 (de) * 1999-09-29 2001-04-05 Infineon Technologies Ag Einrichtung und Verfahren zur spektralen Formung eines Sendesignals in einem Funksender
US6477477B1 (en) * 2000-06-12 2002-11-05 Motorola, Inc. Extended base band multicarrier system
EP1168632A1 (en) 2000-06-28 2002-01-02 TELEFONAKTIEBOLAGET LM ERICSSON (publ) Communication device with configurable sigma-delta modulator
DE60009095T2 (de) * 2000-12-07 2004-08-19 Motorola, Inc., Schaumburg Mehrzweigiger Kommunikationsempfänger
US7515651B1 (en) * 2003-08-07 2009-04-07 L3 Communications Corporation Parallel processing for programmable wideband digital modulation
US7023267B2 (en) * 2004-02-17 2006-04-04 Prophesi Technologies, Inc. Switching power amplifier using a frequency translating delta sigma modulator
US7406134B1 (en) * 2004-03-04 2008-07-29 Altera Corporation Very high data rate up-conversion in FPGAs
US7061989B2 (en) * 2004-05-28 2006-06-13 Texas Instruments Incorporated Fully digital transmitter including a digital band-pass sigma-delta modulator
CN101278491B (zh) * 2005-09-28 2013-03-06 日本电气株式会社 调制器、滤波器、滤波器增益控制方法和代码调制方法
US8120465B2 (en) * 2006-02-01 2012-02-21 Vitaly Drucker RFID tag, interrogator and system with improved symbol encoding and decoding
GB2440192B (en) 2006-07-17 2011-05-04 Ubidyne Inc Antenna array system
GB2440187A (en) * 2006-07-17 2008-01-23 Ubidyne Inc DUC and DDC forming digital transceiver
US8766738B2 (en) * 2008-11-18 2014-07-01 Nxp, B.V. Decomposer and amplifier
US8619840B2 (en) 2010-02-26 2013-12-31 Qualcomm Incorporated Apparatus and methods for sampling rate conversion for wireless transceivers

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060183440A1 (en) 2003-03-31 2006-08-17 Morris Bradley J Digital transmitter and method

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
‘D/A Resolution Impact on a Poly-phase Multipath Transmitter’, 19th Annual Workshop on Circuits, Systems and Signal Processing (2008년 11월)

Also Published As

Publication number Publication date
WO2012152906A1 (en) 2012-11-15
JP5841242B2 (ja) 2016-01-13
CN103828243A (zh) 2014-05-28
EP2707961A1 (en) 2014-03-19
KR20140053015A (ko) 2014-05-07
US20120288035A1 (en) 2012-11-15
EP2707961B1 (en) 2020-04-08
JP2014513503A (ja) 2014-05-29
CN103828243B (zh) 2017-06-06
US8928519B2 (en) 2015-01-06
US20140125505A1 (en) 2014-05-08

Similar Documents

Publication Publication Date Title
JP5819907B2 (ja) デジタル送受信機
JP5571379B2 (ja) アンテナアレイシステム
US20190058618A1 (en) Systems and methods for transporting digital rf signals
US7424274B2 (en) Digital transmitter and method
CA2681362C (en) Transceiver front end for software radio systems
US7136430B2 (en) Digital receiver and method
KR101683698B1 (ko) 베이스 밴드 대 무선 주파수 업 컨버터
US9813086B2 (en) RF transmitter, integrated circuit device, wireless communication unit and method therefor
KR20060125827A (ko) 디지털 라디오 통신을 위한 방법, 장치 및 시스템
CN112236944B (zh) 高速数字比特生成器
US8290087B2 (en) Sample rate conversion in delta-sigma modulators
CN104054312A (zh) 基于多相调制生成输出信号的发射机前端装置
WO2011124717A1 (en) Method and device for sending signals between a radio frequency circuit and a baseband circuit
TWI325709B (en) System and method for simlifying analog processing in a transmitter
Hatai et al. Multi-standard programmable baseband modulator for next generation wireless communication
Marković et al. Multi-GHz Radio DSP
Varghese et al. Design of a Multichannel RF Communication System using Delta-Sigma Modulation
Frappe et al. Multimode transmitters with ΔΣ-based all-digital RF signal generation

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20191126

Year of fee payment: 4