JP2000209123A - 相関演算方法及びマッチドフィルタ - Google Patents
相関演算方法及びマッチドフィルタInfo
- Publication number
- JP2000209123A JP2000209123A JP537799A JP537799A JP2000209123A JP 2000209123 A JP2000209123 A JP 2000209123A JP 537799 A JP537799 A JP 537799A JP 537799 A JP537799 A JP 537799A JP 2000209123 A JP2000209123 A JP 2000209123A
- Authority
- JP
- Japan
- Prior art keywords
- correlation
- component
- data
- output
- phase component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/707—Spread spectrum techniques using direct sequence modulation
- H04B1/709—Correlator structure
- H04B1/7093—Matched filter type
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【課題】 受信符号系列の選定及びパスの検出感度をあ
る程度保持しながら回路規模を縮小できる相関演算方法
及びマッチドフィルタを提供する。 【解決手段】 受信符号系列の同相成分と直交成分とを
符号マッピング部８で加算或いは減算した符号データ
と、受信複素信号の同相成分及び直交成分との相関演算
を各々行ない、相関演算結果を電力加算演算して相関演
算出力を得る相関演算方法及びマッチドフィルタであ
る。
る程度保持しながら回路規模を縮小できる相関演算方法
及びマッチドフィルタを提供する。 【解決手段】 受信符号系列の同相成分と直交成分とを
符号マッピング部８で加算或いは減算した符号データ
と、受信複素信号の同相成分及び直交成分との相関演算
を各々行ない、相関演算結果を電力加算演算して相関演
算出力を得る相関演算方法及びマッチドフィルタであ
る。
Description
【０００１】
【発明の属する技術分野】本発明はスペクトラム拡散通
信システム等で用いられる符号分割多元接続（Code Div
ision Multiple Access：ＣＤＭＡ）において、受信機
側で行われる逆拡散に用いられる相関器（マッチドフィ
ルタ）係り、特にパスの検出感度をさほど劣化すること
なく回路規模を縮小できるマッチドフィルタに関する。
信システム等で用いられる符号分割多元接続（Code Div
ision Multiple Access：ＣＤＭＡ）において、受信機
側で行われる逆拡散に用いられる相関器（マッチドフィ
ルタ）係り、特にパスの検出感度をさほど劣化すること
なく回路規模を縮小できるマッチドフィルタに関する。
【０００２】
【従来の技術】ＣＤＭＡシステムにおいては、送信部で
情報データの一次変調を行った後、データ変調（一次変
調）より速いレートの符号系列（送信符号系列）を用い
て符号変調（２次変調）を行うことで、送信複素信号の
生成を行う。
情報データの一次変調を行った後、データ変調（一次変
調）より速いレートの符号系列（送信符号系列）を用い
て符号変調（２次変調）を行うことで、送信複素信号の
生成を行う。
【０００３】情報データならびに符号の変調方式として
ＱＰＳＫ（Quadrature Phase ShiftKeying ）を用いた
ＣＤＭＡデータ通信においては、情報データをＳ、送信
符号系列をＣ、送信複素信号をＴＸとすると、 ＴＸ＝Ｓ・Ｃ ＝(Ｓi+ｊＳq)・(Ｃi+ｊＣq) ＝(Ｓi・Ｃi-Ｓq・Ｃq)+ｊ(Ｓi・Ｃq+Ｓq・Ｃi) ＝ＴＸi+ｊＴＸq ［数１］ と表現することができる。
ＱＰＳＫ（Quadrature Phase ShiftKeying ）を用いた
ＣＤＭＡデータ通信においては、情報データをＳ、送信
符号系列をＣ、送信複素信号をＴＸとすると、 ＴＸ＝Ｓ・Ｃ ＝(Ｓi+ｊＳq)・(Ｃi+ｊＣq) ＝(Ｓi・Ｃi-Ｓq・Ｃq)+ｊ(Ｓi・Ｃq+Ｓq・Ｃi) ＝ＴＸi+ｊＴＸq ［数１］ と表現することができる。
【０００４】ここで、情報データＳは、同相成分をＳi
、直交成分をＳq と表した場合、同相成分と直交成分
は直交関係にあるので、直交成分Ｓｑに虚数ｊが乗算さ
れて表現されている。同様に、符号系列Ｃは、同相成分
をＣｉ、直交成分をＣｑと表した場合、同相成分と直交
成分とが直交関係にあるので、直交成分Ｃｑに虚数ｊが
乗算されて表現されている。
、直交成分をＳq と表した場合、同相成分と直交成分
は直交関係にあるので、直交成分Ｓｑに虚数ｊが乗算さ
れて表現されている。同様に、符号系列Ｃは、同相成分
をＣｉ、直交成分をＣｑと表した場合、同相成分と直交
成分とが直交関係にあるので、直交成分Ｃｑに虚数ｊが
乗算されて表現されている。
【０００５】そして、受信部側において、上記送信複素
信号から送信情報データを取り出す、すなわちデータの
復調（逆拡散）を行うには、受信複素信号と拡散変調に
用いられた送信符号系列との複素共役相関演算を行う必
要がある。
信号から送信情報データを取り出す、すなわちデータの
復調（逆拡散）を行うには、受信複素信号と拡散変調に
用いられた送信符号系列との複素共役相関演算を行う必
要がある。
【０００６】そこで、ＣＤＭＡシステムの受信機側で用
いられるサーチャは、送信側で拡散変調に用いられた送
信符号系列と複素共役になる符号、即ち的確な受信符号
系列を選定し、更に送信複素信号の送信タイミングを見
付け出す同期捕捉の役割を持っている。
いられるサーチャは、送信側で拡散変調に用いられた送
信符号系列と複素共役になる符号、即ち的確な受信符号
系列を選定し、更に送信複素信号の送信タイミングを見
付け出す同期捕捉の役割を持っている。
【０００７】サーチャにおける受信符号系列選定の手順
としては、データ復調と同様に、受信複素信号と受信符
号系列との複素共役相関演算を行い、同相成分と直交成
分の演算結果について電力加算演算を行うことである。
としては、データ復調と同様に、受信複素信号と受信符
号系列との複素共役相関演算を行い、同相成分と直交成
分の演算結果について電力加算演算を行うことである。
【０００８】ここで、サーチャにおける受信符号系列の
選定の原理について説明する。まず、第１番目の場合と
して、サーチャの相関演算に、送信機における送信複素
信号生成で使用された送信符号系列と複素共役の関係に
ある符号系列Ｃ＊を、受信符号系列として用いた場合に
ついて説明する。
選定の原理について説明する。まず、第１番目の場合と
して、サーチャの相関演算に、送信機における送信複素
信号生成で使用された送信符号系列と複素共役の関係に
ある符号系列Ｃ＊を、受信符号系列として用いた場合に
ついて説明する。
【０００９】送信複素信号をＴＸとし、当該送信複素信
号ＴＸは、送信部において［数１］で示すような符号変
調が為されているものであり、送信複素信号ＴＸがその
ままの形で受信されて受信複素信号となったと仮定する
と、送信符号系列Ｃと複素共役の関係にある符号系列Ｃ
＊と、送信（受信）複素信号ＴＸとの相関演算結果Ｒ１
は、次式で表される。
号ＴＸは、送信部において［数１］で示すような符号変
調が為されているものであり、送信複素信号ＴＸがその
ままの形で受信されて受信複素信号となったと仮定する
と、送信符号系列Ｃと複素共役の関係にある符号系列Ｃ
＊と、送信（受信）複素信号ＴＸとの相関演算結果Ｒ１
は、次式で表される。
【００１０】 Ｒ１＝ＴＸ・Ｃ＊ ＝(ＴＸi+ｊＴＸq)・(Ｃi-ｊＣq) ＝ＴＸi・Ｃi+ＴＸq・Ｃq+ｊ(ＴＸq・Ｃi-ＴＸi・Ｃq) ［数２］
【００１１】上記［数２］は、受信複素信号の同相成分
ＴＸi 、直交成分ＴＸq とサーチャで用いられる受信符
号系列の同相成分Ｃi 、直交成分Ｃq の乗算（相関）演
算をそれぞれ独立に行う、すなわちハードウエアとして
は４つの相関器を用意しなければならないことを意味し
ている。
ＴＸi 、直交成分ＴＸq とサーチャで用いられる受信符
号系列の同相成分Ｃi 、直交成分Ｃq の乗算（相関）演
算をそれぞれ独立に行う、すなわちハードウエアとして
は４つの相関器を用意しなければならないことを意味し
ている。
【００１２】また、上記［数２］の２段目について、Ｔ
Ｘi+ｊＴＸq を［数１］に従って展開していくと、 Ｒ１＝{(Ｓi・Ｃi-Ｓq・Ｃq)+ｊ(Ｓi・Ｃq+Ｓq・Ｃi)}・(Ｃi-ｊＣq) ＝(Ｓi・Ｃi・Ｃi-Ｓq・Ｃq・Ｃi+Ｓi・Ｃq・Ｃq+Ｓq・Ｃi・Ｃq) ＋ｊ（Ｓi・Ｃq・Ｃi+Ｓq・Ｃi・Ｃi-Ｓi・Ｃi・Ｃq+Ｓq・Ｃq・Ｃq) となり、符号系列同士の乗算を相関演算結果として相関関数Ｒxxで表すと、 ＝(Ｓi・Ｒii-Ｓq・Ｒiq+Ｓi・Ｒqq+Ｓq・Ｒiq) ＋ｊ（Ｓi・Ｒiq+Ｓq・Ｒii-Ｓi・Ｒiq+Ｓq・Ｒqq) ＝Ｓi・(Ｒii+Ｒqq)+ｊＳq・(Ｒii+Ｒqq) ［数３］ となる。
Ｘi+ｊＴＸq を［数１］に従って展開していくと、 Ｒ１＝{(Ｓi・Ｃi-Ｓq・Ｃq)+ｊ(Ｓi・Ｃq+Ｓq・Ｃi)}・(Ｃi-ｊＣq) ＝(Ｓi・Ｃi・Ｃi-Ｓq・Ｃq・Ｃi+Ｓi・Ｃq・Ｃq+Ｓq・Ｃi・Ｃq) ＋ｊ（Ｓi・Ｃq・Ｃi+Ｓq・Ｃi・Ｃi-Ｓi・Ｃi・Ｃq+Ｓq・Ｃq・Ｃq) となり、符号系列同士の乗算を相関演算結果として相関関数Ｒxxで表すと、 ＝(Ｓi・Ｒii-Ｓq・Ｒiq+Ｓi・Ｒqq+Ｓq・Ｒiq) ＋ｊ（Ｓi・Ｒiq+Ｓq・Ｒii-Ｓi・Ｒiq+Ｓq・Ｒqq) ＝Ｓi・(Ｒii+Ｒqq)+ｊＳq・(Ｒii+Ｒqq) ［数３］ となる。
【００１３】ここで相関関数Ｒxxは、ある符号系列と、
もう一つの符号の相関演算結果であるから、そのうち添
字２つの記載が同じものは、同一符号系列同士の相関演
算を行った結果（自己相関関数）であり、また添字が違
うものは違う符号系列同志の相関演算を行った結果（相
互相関関数）として分類される。
もう一つの符号の相関演算結果であるから、そのうち添
字２つの記載が同じものは、同一符号系列同士の相関演
算を行った結果（自己相関関数）であり、また添字が違
うものは違う符号系列同志の相関演算を行った結果（相
互相関関数）として分類される。
【００１４】そこで、ＣＤＭＡシステムにおける符号の
体系としては、自己相関関数が最も高く、相互相関関数
は自己相関関数に比較して充分小さい値をとるので、本
説明においては簡略化のために、自己相関関数を１、相
互相関関数を０と定義しておく。
体系としては、自己相関関数が最も高く、相互相関関数
は自己相関関数に比較して充分小さい値をとるので、本
説明においては簡略化のために、自己相関関数を１、相
互相関関数を０と定義しておく。
【００１５】上記の定義により、［数３］で求めたサー
チャの相関演算結果Ｒ１は、 Ｒ１＝２・Ｓi+ｊ２・Ｓq ＝Ｘ＋ｊＹ ［数４］ と表現することができる。
チャの相関演算結果Ｒ１は、 Ｒ１＝２・Ｓi+ｊ２・Ｓq ＝Ｘ＋ｊＹ ［数４］ と表現することができる。
【００１６】［数４］で求めた同相成分及び直交成分の
演算結果について電力加算演算を行うと、 Ｐ１＝｜Ｘ｜２＋｜Ｙ｜２＝４・（｜Ｓｉ｜２＋｜Ｓｑ
｜２） となり、情報データＳｉ、Ｓｑは±１のデータが送信さ
れているとすると、 Ｐ１＝４・（１＋１）＝８ という結果が得られる。
演算結果について電力加算演算を行うと、 Ｐ１＝｜Ｘ｜２＋｜Ｙ｜２＝４・（｜Ｓｉ｜２＋｜Ｓｑ
｜２） となり、情報データＳｉ、Ｓｑは±１のデータが送信さ
れているとすると、 Ｐ１＝４・（１＋１）＝８ という結果が得られる。
【００１７】これはつまり、受信符号系列が送信符号系
列Ｃと複素共役の関係にある符号系列Ｃ＊であった場合
には、送信情報（情報データＳｉ、Ｓｑ）の内容に関ら
ず電力加算演算Ｐ１は一定値８を得ることを意味する。
列Ｃと複素共役の関係にある符号系列Ｃ＊であった場合
には、送信情報（情報データＳｉ、Ｓｑ）の内容に関ら
ず電力加算演算Ｐ１は一定値８を得ることを意味する。
【００１８】次に、第２番目の場合として、サーチャの
相関演算に、送信機における送信複素信号生成で使用さ
れた送信符号系列Ｃと複素共役の関係にない符号系列Ｃ
ｎを受信符号系列として用いた場合について説明する。
相関演算に、送信機における送信複素信号生成で使用さ
れた送信符号系列Ｃと複素共役の関係にない符号系列Ｃ
ｎを受信符号系列として用いた場合について説明する。
【００１９】第１番目の場合と同様に、送信複素信号を
ＴＸとし、当該送信複素信号ＴＸは、送信部において
［数１］で示すような符号変調が為されているものであ
り、送信複素信号ＴＸがそのままの形で受信されて受信
複素信号となったと仮定すると、符号系列Ｃと複素共役
の関係にない符号系列Ｃｎと、送信（受信）複素信号Ｔ
Ｘとの相関演算結果Ｒ２は、次式で表され展開される。 Ｒ２＝ＴＸ・Ｃｎ ＝(ＴＸi+ｊＴＸq)・(Ｃk-ｊＣr) ＝{(Ｓi・Ｃi-Ｓq・Ｃq)+ｊ(Ｓi・Ｃq+Ｓq・Ｃi)}・(Ｃk-ｊＣr) ＝(Ｓi・Ｒik-Ｓq・Ｒkq+Ｓi・Ｒqr+Ｓq・Ｒir) ＋ｊ（Ｓi・Ｒkq+Ｓq・Ｒik-Ｓi・Ｒir+Ｓq・Ｒqr) ［数５］ ここで、［数５］における相関関数Ｒxxは、全て相互相
関関数であることからＲxx＝０であり、 Ｒ２＝０ となる事がわかる。
ＴＸとし、当該送信複素信号ＴＸは、送信部において
［数１］で示すような符号変調が為されているものであ
り、送信複素信号ＴＸがそのままの形で受信されて受信
複素信号となったと仮定すると、符号系列Ｃと複素共役
の関係にない符号系列Ｃｎと、送信（受信）複素信号Ｔ
Ｘとの相関演算結果Ｒ２は、次式で表され展開される。 Ｒ２＝ＴＸ・Ｃｎ ＝(ＴＸi+ｊＴＸq)・(Ｃk-ｊＣr) ＝{(Ｓi・Ｃi-Ｓq・Ｃq)+ｊ(Ｓi・Ｃq+Ｓq・Ｃi)}・(Ｃk-ｊＣr) ＝(Ｓi・Ｒik-Ｓq・Ｒkq+Ｓi・Ｒqr+Ｓq・Ｒir) ＋ｊ（Ｓi・Ｒkq+Ｓq・Ｒik-Ｓi・Ｒir+Ｓq・Ｒqr) ［数５］ ここで、［数５］における相関関数Ｒxxは、全て相互相
関関数であることからＲxx＝０であり、 Ｒ２＝０ となる事がわかる。
【００２０】上記説明した２つの場合の電力加算演算結
果Ｒ１、Ｒ２から明らかな様に、送信機で使用された送
信符号系列Ｃとサーチャの演算で用いられた受信符号系
列とが複素共役の関係になった場合にのみ、大きな電力
加算演算結果が得られる。すなわち電力加算演算結果の
レベルを見ることで、送信側における送信符号系列Ｃと
受信側で選定した受信符号系列とが一致したかどうかか
判断できることになる。
果Ｒ１、Ｒ２から明らかな様に、送信機で使用された送
信符号系列Ｃとサーチャの演算で用いられた受信符号系
列とが複素共役の関係になった場合にのみ、大きな電力
加算演算結果が得られる。すなわち電力加算演算結果の
レベルを見ることで、送信側における送信符号系列Ｃと
受信側で選定した受信符号系列とが一致したかどうかか
判断できることになる。
【００２１】また、上記説明した電力加算演算結果を時
間的に観測していると、あるタイミングで大きな電力加
算演算結果出力が得られる。その現れたタイミングが、
即ち空中を伝幡した影響が付加された送信信号タイミン
グなので、大きな電力加算演算結果出力を観測すること
により、パスの検出をも可能とする。
間的に観測していると、あるタイミングで大きな電力加
算演算結果出力が得られる。その現れたタイミングが、
即ち空中を伝幡した影響が付加された送信信号タイミン
グなので、大きな電力加算演算結果出力を観測すること
により、パスの検出をも可能とする。
【００２２】上記の送信複素信号と受信符号系列との相
関演算を行うサーチャ用の相関器の一実現手段として、
マッチドフィルタを用いる事例が挙げられる。ここで、
上述のサーチャ用の相関器としてマッチドフィルタを用
いた場合の、従来のマッチドフィルタの構成例につい
て、図４を使って説明する。図４は、従来のマッチドフ
ィルタの構成ブロック図である。
関演算を行うサーチャ用の相関器の一実現手段として、
マッチドフィルタを用いる事例が挙げられる。ここで、
上述のサーチャ用の相関器としてマッチドフィルタを用
いた場合の、従来のマッチドフィルタの構成例につい
て、図４を使って説明する。図４は、従来のマッチドフ
ィルタの構成ブロック図である。
【００２３】従来のマッチドフィルタは、４つの相関演
算器１０１′，１０２′，１０３′，１０４′と、２つ
の加算器１０５′，１０６′と、電力加算演算器１０
７′とから構成されている。
算器１０１′，１０２′，１０３′，１０４′と、２つ
の加算器１０５′，１０６′と、電力加算演算器１０
７′とから構成されている。
【００２４】従来のマッチドフィルタの各部について説
明する。相関演算器１０１′は、受信複素信号ＴＸの同
相成分ＴＸi （図４ではMod-I）と、受信符号系列Ｃ＊
の同相成分Ｃi （図４ではCode-I）とを入力して両者の
相関を取って相関結果を出力する相関演算器（図４では
MF Ich-1）である。尚、この相関演算器１０１′が上記
説明した［数２］の最右辺における第１項目（ＴＸi・Ｃ
i ）の演算を実現していることになる。
明する。相関演算器１０１′は、受信複素信号ＴＸの同
相成分ＴＸi （図４ではMod-I）と、受信符号系列Ｃ＊
の同相成分Ｃi （図４ではCode-I）とを入力して両者の
相関を取って相関結果を出力する相関演算器（図４では
MF Ich-1）である。尚、この相関演算器１０１′が上記
説明した［数２］の最右辺における第１項目（ＴＸi・Ｃ
i ）の演算を実現していることになる。
【００２５】相関演算器１０１′の内部は、受信複素信
号ＴＸの同相成分ＴＸi を順次時間シフトしながら保持
する複数のシフトレジスタで構成されるデータレジスタ
１１１′と、受信符号系列Ｃ＊の同相成分Ｃi を順次時
間シフトしながら保持する符号レジスタ１１２と、デー
タレジスタ１１１′に保持したデータと符号レジスタ１
１２に保持したデータとの乗算を行う複数の乗算器１１
３′と、乗算器１１３′における乗算結果を加算する加
算器１１４′とから構成されている。
号ＴＸの同相成分ＴＸi を順次時間シフトしながら保持
する複数のシフトレジスタで構成されるデータレジスタ
１１１′と、受信符号系列Ｃ＊の同相成分Ｃi を順次時
間シフトしながら保持する符号レジスタ１１２と、デー
タレジスタ１１１′に保持したデータと符号レジスタ１
１２に保持したデータとの乗算を行う複数の乗算器１１
３′と、乗算器１１３′における乗算結果を加算する加
算器１１４′とから構成されている。
【００２６】相関演算器１０２′は、受信複素信号ＴＸ
の直交成分ＴＸq （図４ではMod-Q）と受信符号系列Ｃ
＊の直交成分Ｃq （図４ではCode-Q）とを入力して両者
の相関を取って相関結果を出力する相関演算器（図４で
はMF Ich-2）である。尚、この相関演算器１０２′が上
記説明した［数２］の最右辺における第２項目（ＴＸq・
Ｃq ）の演算を実現していることになる。
の直交成分ＴＸq （図４ではMod-Q）と受信符号系列Ｃ
＊の直交成分Ｃq （図４ではCode-Q）とを入力して両者
の相関を取って相関結果を出力する相関演算器（図４で
はMF Ich-2）である。尚、この相関演算器１０２′が上
記説明した［数２］の最右辺における第２項目（ＴＸq・
Ｃq ）の演算を実現していることになる。
【００２７】相関演算器１０３′は、受信複素信号ＴＸ
の直交成分ＴＸq （図４ではMod-Q）と受信符号系列Ｃ
＊の同相成分Ｃi （図４ではCode-I）とを入力して両者
の相関を取って相関結果を出力する相関演算器（図４で
はMF Qch-1）である。尚、この相関演算器１０３′が上
記説明した［数２］の最右辺における第３項目（ＴＸq・
Ｃi ）の演算を実現していることになる。
の直交成分ＴＸq （図４ではMod-Q）と受信符号系列Ｃ
＊の同相成分Ｃi （図４ではCode-I）とを入力して両者
の相関を取って相関結果を出力する相関演算器（図４で
はMF Qch-1）である。尚、この相関演算器１０３′が上
記説明した［数２］の最右辺における第３項目（ＴＸq・
Ｃi ）の演算を実現していることになる。
【００２８】相関演算器１０４′は、受信複素信号ＴＸ
の同相成分ＴＸi （図４ではMod-I）と受信符号系列Ｃ
＊の直交成分Ｃq （図４ではCode-Q）とを入力して両者
の相関を取って相関結果を出力する相関演算器（図４で
はMF Qch-2）である。尚、この相関演算器１０４′が上
記説明した［数２］の最右辺における第４項目（ＴＸi・
Ｃq ）の演算を実現していることになる。
の同相成分ＴＸi （図４ではMod-I）と受信符号系列Ｃ
＊の直交成分Ｃq （図４ではCode-Q）とを入力して両者
の相関を取って相関結果を出力する相関演算器（図４で
はMF Qch-2）である。尚、この相関演算器１０４′が上
記説明した［数２］の最右辺における第４項目（ＴＸi・
Ｃq ）の演算を実現していることになる。
【００２９】相関演算器１０２′，１０３′，１０４′
の内部は、相関演算器１０１′と同様であるので、図４
には示していないが、各相関演算器において入力される
受信複素信号ＴＸを順次時間シフトしながら保持するデ
ータレジスタと、受信符号系列Ｃ＊を順次時間シフトし
ながら保持する符号レジスタと、データレジスタに保持
したデータと符号レジスタに保持したデータとの乗算を
行う複数の乗算器と、乗算器における乗算結果を加算す
る加算器とから構成されている。
の内部は、相関演算器１０１′と同様であるので、図４
には示していないが、各相関演算器において入力される
受信複素信号ＴＸを順次時間シフトしながら保持するデ
ータレジスタと、受信符号系列Ｃ＊を順次時間シフトし
ながら保持する符号レジスタと、データレジスタに保持
したデータと符号レジスタに保持したデータとの乗算を
行う複数の乗算器と、乗算器における乗算結果を加算す
る加算器とから構成されている。
【００３０】加算器１０５′は、相関演算器１０１′か
らの相関結果と、相関演算器１０２′からの相関結果と
を加算して同相成分の相関結果を出力する同相成分加算
器である。尚、この加算器１０５′が上記説明した［数
２］の最右辺における第１項目と第２項目との加算演算
を実現していることになる。
らの相関結果と、相関演算器１０２′からの相関結果と
を加算して同相成分の相関結果を出力する同相成分加算
器である。尚、この加算器１０５′が上記説明した［数
２］の最右辺における第１項目と第２項目との加算演算
を実現していることになる。
【００３１】加算器１０６′は、相関演算器１０３′か
らの相関結果から、相関演算器１０４′からの相関結果
を減算して直交成分の相関結果を出力する直交成分加算
器である。尚、この加算器１０６′が上記説明した［数
２］の最右辺における第３項目と第４項目との減算演算
を実現していることになる。
らの相関結果から、相関演算器１０４′からの相関結果
を減算して直交成分の相関結果を出力する直交成分加算
器である。尚、この加算器１０６′が上記説明した［数
２］の最右辺における第３項目と第４項目との減算演算
を実現していることになる。
【００３２】電力加算演算器１０７は、加算器１０５′
からの同相成分の相関結果と、加算器１０６′からの直
交成分の相関結果との電力加算演算を行い、最終的な相
関演算結果を出力するものである。
からの同相成分の相関結果と、加算器１０６′からの直
交成分の相関結果との電力加算演算を行い、最終的な相
関演算結果を出力するものである。
【００３３】従来のマッチドフィルタにおける動作とし
ては、各相関演算器１０１′，１０２′，１０３′，１
０４′において、受信複素信号ＴＸの各成分が順次時間
シフトしてデータレジスタ１１１′他に蓄積されたもの
と、受信符号系列Ｃ＊の各成分が順次時間シフトして受
信符号レジスタ１１２他に蓄積されたものとが、各乗算
器１１３′他で乗算演算され、その乗算結果が加算器１
１４′他で加算されて、それぞれの相関結果が出力され
る。
ては、各相関演算器１０１′，１０２′，１０３′，１
０４′において、受信複素信号ＴＸの各成分が順次時間
シフトしてデータレジスタ１１１′他に蓄積されたもの
と、受信符号系列Ｃ＊の各成分が順次時間シフトして受
信符号レジスタ１１２他に蓄積されたものとが、各乗算
器１１３′他で乗算演算され、その乗算結果が加算器１
１４′他で加算されて、それぞれの相関結果が出力され
る。
【００３４】そして、相関演算器１０１′，１０２′か
らの相関結果が同相成分として加算器１０５′で加算さ
れ、相関演算器１０３′，１０４′からの相関結果が直
交成分として加算器１０６′で加算（減算）され、同相
成分と直交成分の相関結果が電力加算演算器１０７で電
力加算演算されて、最終的な相関演算結果が出力され、
当該出力に基づいて受信符号系列の選定及びパスの検出
が行われることになる。
らの相関結果が同相成分として加算器１０５′で加算さ
れ、相関演算器１０３′，１０４′からの相関結果が直
交成分として加算器１０６′で加算（減算）され、同相
成分と直交成分の相関結果が電力加算演算器１０７で電
力加算演算されて、最終的な相関演算結果が出力され、
当該出力に基づいて受信符号系列の選定及びパスの検出
が行われることになる。
【００３５】相関器にマッチドフィルタを用いると、あ
る時間分の受信複素信号並びに受信符号系列が蓄積出来
るので、送信機の送信タイミングすなわちパスタイミン
グが解らなくても、ある系列の符号を保持した状態で、
受信複素信号をデータレジスタ１１１′他に入力してい
くと、選定した受信符号系列と送信符号系列とが一致し
ているかどうかが、少なくとも一系列時間で判断でき
る。また、選定した受信符号系列と送信符号系列とが一
致した場合は、あるタイミングで大きな電力加算演算結
果が出力されるので、上記の様にパスの検出が可能とな
る。
る時間分の受信複素信号並びに受信符号系列が蓄積出来
るので、送信機の送信タイミングすなわちパスタイミン
グが解らなくても、ある系列の符号を保持した状態で、
受信複素信号をデータレジスタ１１１′他に入力してい
くと、選定した受信符号系列と送信符号系列とが一致し
ているかどうかが、少なくとも一系列時間で判断でき
る。また、選定した受信符号系列と送信符号系列とが一
致した場合は、あるタイミングで大きな電力加算演算結
果が出力されるので、上記の様にパスの検出が可能とな
る。
【００３６】
【発明が解決しようとする課題】しかしながら、上記説
明した従来のマッチドフィルタでは、ある時間分の受信
複素信号及び受信符号系列を蓄積しておき、その各時間
系列における乗算、及び当該乗算結果の加算を行うの
で、ハード規模は非常に大きくなり、またＱＰＳＫ変調
された受信複素信号の相関演算を行う場合には、その性
質上相関演算器を４個（１０１′〜１０４′）持つ必要
があり、回路規模が莫大になるという問題点があった。
明した従来のマッチドフィルタでは、ある時間分の受信
複素信号及び受信符号系列を蓄積しておき、その各時間
系列における乗算、及び当該乗算結果の加算を行うの
で、ハード規模は非常に大きくなり、またＱＰＳＫ変調
された受信複素信号の相関演算を行う場合には、その性
質上相関演算器を４個（１０１′〜１０４′）持つ必要
があり、回路規模が莫大になるという問題点があった。
【００３７】そこで、第４図において、各相関演算器１
０１′〜１０４′のハード規模を縮小するためには、内
部に具備されている各乗算器１１３′他のビット数を減
少させることにより、それぞれの加算器１１４′他、同
相成分の加算器１０５′、直交成分の加算器１０６′の
ビット数が減少するので、ハード規模が減少するという
方法を取ることが考えられる。
０１′〜１０４′のハード規模を縮小するためには、内
部に具備されている各乗算器１１３′他のビット数を減
少させることにより、それぞれの加算器１１４′他、同
相成分の加算器１０５′、直交成分の加算器１０６′の
ビット数が減少するので、ハード規模が減少するという
方法を取ることが考えられる。
【００３８】受信符号系列は、１ビットの時間系列で符
号レジスタ１１２他に蓄積されるので、乗算器１１３′
他のビット数を減少するためには、データレジスタ１１
１′他のビット数を減少することが、乗算器１１３′他
のビット数を減少させることにつながる。
号レジスタ１１２他に蓄積されるので、乗算器１１３′
他のビット数を減少するためには、データレジスタ１１
１′他のビット数を減少することが、乗算器１１３′他
のビット数を減少させることにつながる。
【００３９】ここで、図４に示した従来のマッチドフィ
ルタの回路規模を縮小するための構成のマッチドフィル
タについて、図５を用いて説明する。図５は、従来のマ
ッチドフィルタの回路規模を縮小するための構成のマッ
チドフィルタのブロック図である。従来のマッチドフィ
ルタの回路規模を縮小するための構成のマッチドフィル
タは、図５に示すように、図４に示した従来のマッチド
フィルタと同様の構成である４つの相関演算器１０
１″，１０２″，１０３″，１０４″と、２つの加算器
１０５″，１０６″と、電力加算演算器１０７とに加え
て、特徴部分である２値変換部１０９-I，１０９-Qが設
けられている。
ルタの回路規模を縮小するための構成のマッチドフィル
タについて、図５を用いて説明する。図５は、従来のマ
ッチドフィルタの回路規模を縮小するための構成のマッ
チドフィルタのブロック図である。従来のマッチドフィ
ルタの回路規模を縮小するための構成のマッチドフィル
タは、図５に示すように、図４に示した従来のマッチド
フィルタと同様の構成である４つの相関演算器１０
１″，１０２″，１０３″，１０４″と、２つの加算器
１０５″，１０６″と、電力加算演算器１０７とに加え
て、特徴部分である２値変換部１０９-I，１０９-Qが設
けられている。
【００４０】ここで、２値変換部１０９は、受信複素信
号を２値化し、１ビットのデータを相関演算器に出力す
るもので、受信複素信号の同相成分を２値化するものが
２値変換部１０９-Iであり、受信複素信号の直交成分を
２値化するものが２値変換部１０９-Qである。
号を２値化し、１ビットのデータを相関演算器に出力す
るもので、受信複素信号の同相成分を２値化するものが
２値変換部１０９-Iであり、受信複素信号の直交成分を
２値化するものが２値変換部１０９-Qである。
【００４１】２値変換部１０９は具体的に、受信複素信
号をＡ／Ｄ変換器等で量子化してデジタルデータに変換
し、その最上位ビット（Most Significant Bit：ＭＳ
Ｂ）をとるなどして２値化するようになっている。
号をＡ／Ｄ変換器等で量子化してデジタルデータに変換
し、その最上位ビット（Most Significant Bit：ＭＳ
Ｂ）をとるなどして２値化するようになっている。
【００４２】図５のマッチドフィルタにおいては、受信
複素信号が１ビット２値化（“０”、“１”）されて相
関演算器に１１１″他に入力されるものであり、例えば
“０”を１０進法の−１、“１”を１０進法の＋１とし
て、受信符号系列（これも同様に“０”を−１、“１”
を＋１と定義）との乗算を行うと、その結果として、１
０進法で＋１か−１が得られる。この乗算結果を２進法
で表現すると、“１１”、“０１”とそれぞれ表現する
ことができ、この乗算結果の加算を行うためには、結果
として２ビット同士の加算器１１４″他、１０５″、１
０６″を用意すればよいことになる。
複素信号が１ビット２値化（“０”、“１”）されて相
関演算器に１１１″他に入力されるものであり、例えば
“０”を１０進法の−１、“１”を１０進法の＋１とし
て、受信符号系列（これも同様に“０”を−１、“１”
を＋１と定義）との乗算を行うと、その結果として、１
０進法で＋１か−１が得られる。この乗算結果を２進法
で表現すると、“１１”、“０１”とそれぞれ表現する
ことができ、この乗算結果の加算を行うためには、結果
として２ビット同士の加算器１１４″他、１０５″、１
０６″を用意すればよいことになる。
【００４３】図５のマッチドフィルタの動作としては、
受信複素信号ＴＸの各成分が２値変換部１０９で２値化
されて１ビットのデータに変換されて、順次時間シフト
してデータレジスタ１１１″他に蓄積され、以降の動作
は従来のマッチドフィルタと全く同様である。
受信複素信号ＴＸの各成分が２値変換部１０９で２値化
されて１ビットのデータに変換されて、順次時間シフト
してデータレジスタ１１１″他に蓄積され、以降の動作
は従来のマッチドフィルタと全く同様である。
【００４４】但し、図５に示したマッチドフィルタは、
データレジスタ１１１″他に入力されるデータが１ビッ
トとなるために、データレジスタ１１１″他を構成する
各シフトレジスタが１ビットのレジスタでよく、更に各
乗算器１１３″他に入力されるデータが１ビットとなる
ために、各乗算器１１３″他の構成が縮小され、更に各
乗算器１１３″他から出力されるビット数が減少するこ
とによって、加算器１１４″他、加算器１０５″、加算
器１０６″の入力ビット数が減少するので、それぞれの
加算器の回路規模が縮小され、結果としてマッチドフィ
ルタ全体の回路規模が減少することになる。
データレジスタ１１１″他に入力されるデータが１ビッ
トとなるために、データレジスタ１１１″他を構成する
各シフトレジスタが１ビットのレジスタでよく、更に各
乗算器１１３″他に入力されるデータが１ビットとなる
ために、各乗算器１１３″他の構成が縮小され、更に各
乗算器１１３″他から出力されるビット数が減少するこ
とによって、加算器１１４″他、加算器１０５″、加算
器１０６″の入力ビット数が減少するので、それぞれの
加算器の回路規模が縮小され、結果としてマッチドフィ
ルタ全体の回路規模が減少することになる。
【００４５】しかしながら、図５のマッチドフィルタで
は、入力する受信複素信号を２値化することによって、
乗算器１１３″及び加算器１１４″，１０５″，１０
６″の回路規模が縮小され、結果として回路全体の回路
規模が減少することにはなるが、図４に示した従来のマ
ッチドフィルタにおけるｎビット精度のデータレジスタ
１１１′対符号レジスタ１１２の相関演算に比較して、
１ビット精度対符号レジスタ１１２の相関演算になるの
で、その演算精度が低下し、結果として、符号の選定、
パスの選択の感度が劣化するという問題点があった。
は、入力する受信複素信号を２値化することによって、
乗算器１１３″及び加算器１１４″，１０５″，１０
６″の回路規模が縮小され、結果として回路全体の回路
規模が減少することにはなるが、図４に示した従来のマ
ッチドフィルタにおけるｎビット精度のデータレジスタ
１１１′対符号レジスタ１１２の相関演算に比較して、
１ビット精度対符号レジスタ１１２の相関演算になるの
で、その演算精度が低下し、結果として、符号の選定、
パスの選択の感度が劣化するという問題点があった。
【００４６】本発明は上記実情に鑑みて為されたもの
で、受信符号系列の選定及びパスの検出感度を劣化する
ことなく回路規模を縮小できる相関演算方法及びマッチ
ドフィルタを提供することを目的とする。
で、受信符号系列の選定及びパスの検出感度を劣化する
ことなく回路規模を縮小できる相関演算方法及びマッチ
ドフィルタを提供することを目的とする。
【００４７】
【課題を解決するための手段】上記従来例の問題点を解
決するための本発明は、相関演算方法及びマッチドフィ
ルタにおいて、受信符号系列の同相成分と直交成分とを
加算或いは減算した符号データと、受信複素信号の同相
成分及び直交成分とを各々相関演算し、前記同相成分の
相関結果と前記直交成分の相関結果とを電力加算演算し
て相関演算出力を得ることを特徴としており、受信符号
系列と受信複素信号との相関演算を行う部分を２構成で
実現できる。
決するための本発明は、相関演算方法及びマッチドフィ
ルタにおいて、受信符号系列の同相成分と直交成分とを
加算或いは減算した符号データと、受信複素信号の同相
成分及び直交成分とを各々相関演算し、前記同相成分の
相関結果と前記直交成分の相関結果とを電力加算演算し
て相関演算出力を得ることを特徴としており、受信符号
系列と受信複素信号との相関演算を行う部分を２構成で
実現できる。
【００４８】また、本発明は、相関演算方法及びマッチ
ドフィルタにおいて、受信符号系列の同相成分及び直交
成分を入力すると共に、受信複素信号の同相成分及び直
交成分を３値変換して入力し、前記３値変換された受信
複素信号の同相成分と前記受信符号系列の同相成分との
第１の相関演算、前記３値変換された受信複素信号の直
交成分と前記受信符号系列の直交成分との第２の相関演
算、前記３値変換された受信複素信号の直交成分と前記
受信符号系列の同相成分との第３の相関演算、前記３値
変換された受信複素信号の同相成分と前記受信符号系列
の直交成分との第４の相関演算を行い、前記第１及び第
２の相関演算の結果を加算して同相成分の相関結果を出
力すると共に、前記第３及び第４の相関演算の結果を加
算して直交成分の相関結果を出力し、前記同相成分の相
関結果と前記直交成分の相関結果とを電力加算演算して
相関演算出力を得ることを特徴としており、受信複素信
号の各成分を３値変換してビット数を軽減してから取り
込んでシフト，蓄積し、更に乗算及び加算するので、相
関演算の際の乗算部分及び乗算結果の加算部分の構成を
縮小しながら、受信複素信号の各成分を２値変換して取
り込むマッチドフィルタに比べて受信符号系列の選定及
びパスの検出感度をある程度保持できる。
ドフィルタにおいて、受信符号系列の同相成分及び直交
成分を入力すると共に、受信複素信号の同相成分及び直
交成分を３値変換して入力し、前記３値変換された受信
複素信号の同相成分と前記受信符号系列の同相成分との
第１の相関演算、前記３値変換された受信複素信号の直
交成分と前記受信符号系列の直交成分との第２の相関演
算、前記３値変換された受信複素信号の直交成分と前記
受信符号系列の同相成分との第３の相関演算、前記３値
変換された受信複素信号の同相成分と前記受信符号系列
の直交成分との第４の相関演算を行い、前記第１及び第
２の相関演算の結果を加算して同相成分の相関結果を出
力すると共に、前記第３及び第４の相関演算の結果を加
算して直交成分の相関結果を出力し、前記同相成分の相
関結果と前記直交成分の相関結果とを電力加算演算して
相関演算出力を得ることを特徴としており、受信複素信
号の各成分を３値変換してビット数を軽減してから取り
込んでシフト，蓄積し、更に乗算及び加算するので、相
関演算の際の乗算部分及び乗算結果の加算部分の構成を
縮小しながら、受信複素信号の各成分を２値変換して取
り込むマッチドフィルタに比べて受信符号系列の選定及
びパスの検出感度をある程度保持できる。
【００４９】また、本発明は、相関演算方法及びマッチ
ドフィルタにおいて、受信複素信号の同相成分及び直交
成分を３値変換してから、受信符号系列の同相成分と直
交成分とを加算或いは減算した符号データとの相関演算
を各々行い、前記同相成分及び直交成分の相関結果を電
力加算演算して相関演算出力を得ることを特徴としてお
り、受信符号系列と受信複素信号との相関演算を行う部
分を２構成で実現でき、更に受信複素信号の各成分を３
値変換してビット数を軽減してから取り込むことによっ
て、受信符号系列の選定及びパスの検出感度をある程度
保持しながら、相関演算部分の構成を更に縮小できる。
ドフィルタにおいて、受信複素信号の同相成分及び直交
成分を３値変換してから、受信符号系列の同相成分と直
交成分とを加算或いは減算した符号データとの相関演算
を各々行い、前記同相成分及び直交成分の相関結果を電
力加算演算して相関演算出力を得ることを特徴としてお
り、受信符号系列と受信複素信号との相関演算を行う部
分を２構成で実現でき、更に受信複素信号の各成分を３
値変換してビット数を軽減してから取り込むことによっ
て、受信符号系列の選定及びパスの検出感度をある程度
保持しながら、相関演算部分の構成を更に縮小できる。
【００５０】
【発明の実施の形態】本発明の実施の形態について図面
を参照しながら説明する。本発明の第１の実施の形態に
係る相関演算方法及びマッチドフィルタは、受信符号系
列の同相成分及び直交成分を加算あるいは減算した符号
データと、受信複素信号の同相成分及び直交成分とを各
々相関演算し、その結果を電力加算演算して相関出力を
得るものなので、受信符号系列と受信複素信号との相関
演算を行う部分を２構成で実現でき、回路規模を大幅に
縮小できる。
を参照しながら説明する。本発明の第１の実施の形態に
係る相関演算方法及びマッチドフィルタは、受信符号系
列の同相成分及び直交成分を加算あるいは減算した符号
データと、受信複素信号の同相成分及び直交成分とを各
々相関演算し、その結果を電力加算演算して相関出力を
得るものなので、受信符号系列と受信複素信号との相関
演算を行う部分を２構成で実現でき、回路規模を大幅に
縮小できる。
【００５１】まず、本発明の第１の実施の形態に係るマ
ッチドフィルタにおける相関演算の原理について説明す
る。従来技術の説明で示したように、情報データならび
に符号の変調方式としてＱＰＳＫ（Quadrature Phase S
hift Keying ）を用いたＣＤＭＡデータ通信において
は、情報データをＳ、送信符号系列をＣ、送信複素信号
をＴＸとすると、 ＴＸ＝Ｓ・Ｃ ＝(Ｓi+ｊＳq)・(Ｃi+ｊＣq) ＝(Ｓi・Ｃi-Ｓq・Ｃq)+ｊ(Ｓi・Ｃq+Ｓq・Ｃi) ＝ＴＸi+ｊＴＸq ［数１］ と表現することができた。
ッチドフィルタにおける相関演算の原理について説明す
る。従来技術の説明で示したように、情報データならび
に符号の変調方式としてＱＰＳＫ（Quadrature Phase S
hift Keying ）を用いたＣＤＭＡデータ通信において
は、情報データをＳ、送信符号系列をＣ、送信複素信号
をＴＸとすると、 ＴＸ＝Ｓ・Ｃ ＝(Ｓi+ｊＳq)・(Ｃi+ｊＣq) ＝(Ｓi・Ｃi-Ｓq・Ｃq)+ｊ(Ｓi・Ｃq+Ｓq・Ｃi) ＝ＴＸi+ｊＴＸq ［数１］ と表現することができた。
【００５２】そこで、例えば受信符号系列の同相成分
（Ｉ相）及び直交成分（Ｑ相）が、送信符号系列の同相
成分（Ｉ相）及び直交成分（Ｑ相）と等しく、その両成
分を加算したものを受信符号系列として、相関演算に用
いた場合を仮定して、相関演算結果Ｒ３を求めると、次
式で表現することができる。 Ｒ３＝(ＴＸi+ｊＴＸq)・(Ｃi+Ｃq) ＝ＴＸi・(Ｃi+Ｃq)＋ｊＴＸq・(Ｃi+Ｃq) ［数６］
（Ｉ相）及び直交成分（Ｑ相）が、送信符号系列の同相
成分（Ｉ相）及び直交成分（Ｑ相）と等しく、その両成
分を加算したものを受信符号系列として、相関演算に用
いた場合を仮定して、相関演算結果Ｒ３を求めると、次
式で表現することができる。 Ｒ３＝(ＴＸi+ｊＴＸq)・(Ｃi+Ｃq) ＝ＴＸi・(Ｃi+Ｃq)＋ｊＴＸq・(Ｃi+Ｃq) ［数６］
【００５３】上記［数６］は、送信複素信号の同相成分
ＴＸi 、直交成分ＴＸq と、サーチャで用いられる受信
符号系列の同相成分Ｃi 、直交成分Ｃq の加算結果との
乗算（相関）演算をそれぞれ独立に行うことを意味し、
すなわちハードウエアとしては２つの相関器で実現でき
る事を示している。
ＴＸi 、直交成分ＴＸq と、サーチャで用いられる受信
符号系列の同相成分Ｃi 、直交成分Ｃq の加算結果との
乗算（相関）演算をそれぞれ独立に行うことを意味し、
すなわちハードウエアとしては２つの相関器で実現でき
る事を示している。
【００５４】また、上記［数６］の２段目について、Ｔ
Ｘi，ＴＸq を［数１］に従って展開していくと、 Ｒ３＝{(Ｓi・Ｃi-Ｓq・Ｃq)・(Ｃi+Ｃq) ＋ｊ{(Ｓi・Ｃq+Ｓq・Ｃi)}・(Ｃi+Ｃq) ＝(Ｓi・Ｃi・Ｃi+Ｓi・Ｃi・Ｃq-Ｓq・Ｃq・Ｃi-Ｓq・Ｃq・Ｃq) ＋ｊ（Ｓi・Ｃq・Ｃi+Ｓi・Ｃq・Ｃq+Ｓq・Ｃi・Ｃi+Ｓq・Ｃi・Ｃq) となり、符号系列同士の乗算を相関演算結果として相関関数Ｒxxで表すと、 ＝(Ｓi・Ｒii+Ｓi・Ｒiq-Ｓq・Ｒiq-Ｓq・Ｒqq) ＋ｊ（Ｓi・Ｒiq+Ｓi・Ｒqq+Ｓq・Ｒii+Ｓq・Ｒiq) ＝Ｓi・(Ｒii+Ｒiq)-Ｓq・(Ｒiq+Ｒqq) ＋ｊ{Ｓi・(Ｒiq+Ｒqq)+Ｓq・(Ｒii+Ｒiq) ［数７］
Ｘi，ＴＸq を［数１］に従って展開していくと、 Ｒ３＝{(Ｓi・Ｃi-Ｓq・Ｃq)・(Ｃi+Ｃq) ＋ｊ{(Ｓi・Ｃq+Ｓq・Ｃi)}・(Ｃi+Ｃq) ＝(Ｓi・Ｃi・Ｃi+Ｓi・Ｃi・Ｃq-Ｓq・Ｃq・Ｃi-Ｓq・Ｃq・Ｃq) ＋ｊ（Ｓi・Ｃq・Ｃi+Ｓi・Ｃq・Ｃq+Ｓq・Ｃi・Ｃi+Ｓq・Ｃi・Ｃq) となり、符号系列同士の乗算を相関演算結果として相関関数Ｒxxで表すと、 ＝(Ｓi・Ｒii+Ｓi・Ｒiq-Ｓq・Ｒiq-Ｓq・Ｒqq) ＋ｊ（Ｓi・Ｒiq+Ｓi・Ｒqq+Ｓq・Ｒii+Ｓq・Ｒiq) ＝Ｓi・(Ｒii+Ｒiq)-Ｓq・(Ｒiq+Ｒqq) ＋ｊ{Ｓi・(Ｒiq+Ｒqq)+Ｓq・(Ｒii+Ｒiq) ［数７］
【００５５】ここで、従来技術と同様に、自己相関関
数、相互相関関数をそれぞれ１、０と定義すると、［数
７］で求めたサーチャの相関演算結果Ｒ３は、 Ｒ３＝（Ｓi −Ｓq ）＋ｊ（Ｓi ＋Ｓq ）＝Ｘ′＋ｊＹ′ ［数８］ となり、更に電力加算演算を行うと、 Ｐ２＝｜Ｘ′｜２＋｜Ｙ′｜２＝（｜Ｓi −Ｓq ｜２＋｜Ｓi ＋Ｓｑ｜２） ＝２・（｜Ｓｉ｜２＋｜Ｓｑ｜２） ［数９］ となり、情報データＳｉ、Ｓｑは±１のデータが送信さ
れているとすると、 Ｐ２＝４ という結果が得られる。これはつまり、従来技術と同様
に受信符号系列の各成分が送信符号系列Ｃの各成分と同
様であった場合には、送信情報（情報データＳｉ、Ｓ
ｑ）の内容に関らず、電力加算演算Ｐ２は一定値４を得
ることを意味する。
数、相互相関関数をそれぞれ１、０と定義すると、［数
７］で求めたサーチャの相関演算結果Ｒ３は、 Ｒ３＝（Ｓi −Ｓq ）＋ｊ（Ｓi ＋Ｓq ）＝Ｘ′＋ｊＹ′ ［数８］ となり、更に電力加算演算を行うと、 Ｐ２＝｜Ｘ′｜２＋｜Ｙ′｜２＝（｜Ｓi −Ｓq ｜２＋｜Ｓi ＋Ｓｑ｜２） ＝２・（｜Ｓｉ｜２＋｜Ｓｑ｜２） ［数９］ となり、情報データＳｉ、Ｓｑは±１のデータが送信さ
れているとすると、 Ｐ２＝４ という結果が得られる。これはつまり、従来技術と同様
に受信符号系列の各成分が送信符号系列Ｃの各成分と同
様であった場合には、送信情報（情報データＳｉ、Ｓ
ｑ）の内容に関らず、電力加算演算Ｐ２は一定値４を得
ることを意味する。
【００５６】また、受信符号系列の同相成分（Ｉ相）及
び直交成分（Ｑ相）が、送信符号系列の同相成分（Ｉ
相）及び直交成分（Ｑ相）と等しくなく、その符号を加
算したものを相関演算に用いた場合を仮定して、相関演
算結果Ｒ４を求めると、次式で表され展開される。 Ｒ４＝(ＴＸi+ｊＴＸq)・(Ｃk+Ｃr) ＝ＴＸi・(Ｃk+Ｃr)＋ｊＴＸq・(Ｃk+Ｃr) ＝{(Ｓi・Ｃi-Ｓq・Ｃq)・(Ｃk+Ｃr) ＋ｊ(Ｓi・Ｃq+Ｓq・Ｃi)}・(Ｃk+Ｃr) ＝Ｓi・(Ｒik+Ｒir-Ｓq・(Ｒkq+Ｒqr) ＋ｊ{Ｓi・(Ｒkq+Ｒqr)+Ｓq・(Ｒik+Ｒir) ［数１０］ ここで、［数１０］における相関関数Ｒxxは、全て相互
相関関数であることからＲxx＝０であり、 Ｒ４＝０ となる事がわかる。
び直交成分（Ｑ相）が、送信符号系列の同相成分（Ｉ
相）及び直交成分（Ｑ相）と等しくなく、その符号を加
算したものを相関演算に用いた場合を仮定して、相関演
算結果Ｒ４を求めると、次式で表され展開される。 Ｒ４＝(ＴＸi+ｊＴＸq)・(Ｃk+Ｃr) ＝ＴＸi・(Ｃk+Ｃr)＋ｊＴＸq・(Ｃk+Ｃr) ＝{(Ｓi・Ｃi-Ｓq・Ｃq)・(Ｃk+Ｃr) ＋ｊ(Ｓi・Ｃq+Ｓq・Ｃi)}・(Ｃk+Ｃr) ＝Ｓi・(Ｒik+Ｒir-Ｓq・(Ｒkq+Ｒqr) ＋ｊ{Ｓi・(Ｒkq+Ｒqr)+Ｓq・(Ｒik+Ｒir) ［数１０］ ここで、［数１０］における相関関数Ｒxxは、全て相互
相関関数であることからＲxx＝０であり、 Ｒ４＝０ となる事がわかる。
【００５７】この結果、受信符号系列の同相成分（Ｉ
相）及び直交成分（Ｑ相）を加算したものを相関演算に
用いたとしても、従来技術と同様に、送信機で使用され
た送信符号系列とサーチャの演算で用いられた受信符号
系列とが一致した場合にのみ大きな電力加算演算結果が
得られるので、送信符号系列と受信符号系列が一致した
かどうか判断ができ、更に送信機の送信タイミング、即
ちパスの検出も可能となるとこがわかる。
相）及び直交成分（Ｑ相）を加算したものを相関演算に
用いたとしても、従来技術と同様に、送信機で使用され
た送信符号系列とサーチャの演算で用いられた受信符号
系列とが一致した場合にのみ大きな電力加算演算結果が
得られるので、送信符号系列と受信符号系列が一致した
かどうか判断ができ、更に送信機の送信タイミング、即
ちパスの検出も可能となるとこがわかる。
【００５８】尚、上記説明では、受信符号系列の同相成
分（Ｉ相）及び直交成分（Ｑ相）を加算したものを相関
演算に用いた例で説明したが、受信符号系列の同相成分
（Ｉ相）と直交成分（Ｑ相）を減算したものを相関演算
に用いた場合であっても、［数６］が Ｒ３＝(ＴＸi+ｊＴＸq)・(Ｃi-Ｃq) となって、以降の展開の過程でプラス・マイナスが逆に
なる部分はあるが、最終的な電力加算演算の式は［数
９］の最右辺と同様になり、送信情報（情報データＳ
ｉ、Ｓｑ）の内容に関らず、電力加算演算Ｐ２は一定値
４になる。
分（Ｉ相）及び直交成分（Ｑ相）を加算したものを相関
演算に用いた例で説明したが、受信符号系列の同相成分
（Ｉ相）と直交成分（Ｑ相）を減算したものを相関演算
に用いた場合であっても、［数６］が Ｒ３＝(ＴＸi+ｊＴＸq)・(Ｃi-Ｃq) となって、以降の展開の過程でプラス・マイナスが逆に
なる部分はあるが、最終的な電力加算演算の式は［数
９］の最右辺と同様になり、送信情報（情報データＳ
ｉ、Ｓｑ）の内容に関らず、電力加算演算Ｐ２は一定値
４になる。
【００５９】よって、受信符号系列の同相成分（Ｉ相）
と直交成分（Ｑ相）を減算したものを相関演算に用いた
としても、従来技術と同様に、送信機で使用された送信
符号系列とサーチャの演算で用いられた受信符号系列と
が一致した場合にのみ大きな電力加算演算結果が得られ
るので、送信符号系列と受信符号系列が一致したかどう
か判断ができ、更に送信機の送信タイミング、即ちパス
の検出も可能となるとこがわかる。
と直交成分（Ｑ相）を減算したものを相関演算に用いた
としても、従来技術と同様に、送信機で使用された送信
符号系列とサーチャの演算で用いられた受信符号系列と
が一致した場合にのみ大きな電力加算演算結果が得られ
るので、送信符号系列と受信符号系列が一致したかどう
か判断ができ、更に送信機の送信タイミング、即ちパス
の検出も可能となるとこがわかる。
【００６０】次に、上記説明した本発明の相関方法を実
現するマッチドフィルタについて図１を用いて説明す
る。図１は、本発明の第１の実施の形態に係るマッチド
フィルタの構成ブロック図である。本発明の第１の実施
の形態に係るマッチドフィルタ（第１のマッチドフィル
タ）は、図１に示すように、符号マッピング部８と、相
関演算器１と、相関演算器３と、電力加算演算器７とか
ら構成されている。
現するマッチドフィルタについて図１を用いて説明す
る。図１は、本発明の第１の実施の形態に係るマッチド
フィルタの構成ブロック図である。本発明の第１の実施
の形態に係るマッチドフィルタ（第１のマッチドフィル
タ）は、図１に示すように、符号マッピング部８と、相
関演算器１と、相関演算器３と、電力加算演算器７とか
ら構成されている。
【００６１】本発明の第１のマッチドフィルタの各部に
ついて説明する。符号マッピング部８は、受信符号系列
Ｃ＊の同相成分Ｃi （図１ではCode-I）との直交成分Ｃ
q （図１ではCode-Q）とを入力して、両者を加算あるい
は減算処理して、符号データとして出力するものであ
る。
ついて説明する。符号マッピング部８は、受信符号系列
Ｃ＊の同相成分Ｃi （図１ではCode-I）との直交成分Ｃ
q （図１ではCode-Q）とを入力して、両者を加算あるい
は減算処理して、符号データとして出力するものであ
る。
【００６２】相関演算器１は、受信複素信号ＴＸの同相
成分ＴＸi （図１ではMod-I ）と、符号マッピング部８
からの符号データとを入力して両者の相関を取って同相
成分の相関結果を出力する相関演算器（図１ではMF Ic
h）である。尚、この相関演算器１が上記説明した［数
６］の最右辺における第１項目｛ＴＸi・(Ｃi+Ｃq)}の演
算を実現していることになる。
成分ＴＸi （図１ではMod-I ）と、符号マッピング部８
からの符号データとを入力して両者の相関を取って同相
成分の相関結果を出力する相関演算器（図１ではMF Ic
h）である。尚、この相関演算器１が上記説明した［数
６］の最右辺における第１項目｛ＴＸi・(Ｃi+Ｃq)}の演
算を実現していることになる。
【００６３】相関演算器１の内部は、受信複素信号ＴＸ
の同相成分ＴＸi を順次時間シフトして出力すると共に
蓄積して保持する複数のシフトレジスタで構成されるデ
ータレジスタ１１と、符号マッピング部８からの符号デ
ータを順次時間シフトして出力すると共に蓄積して保持
する符号レジスタ１２と、データレジスタ１１から出力
されるデータと符号レジスタ１２から出力されたデータ
との乗算を行う複数の乗算器１３と、乗算器１３におけ
る乗算結果を加算する加算器１４とから構成されてい
る。
の同相成分ＴＸi を順次時間シフトして出力すると共に
蓄積して保持する複数のシフトレジスタで構成されるデ
ータレジスタ１１と、符号マッピング部８からの符号デ
ータを順次時間シフトして出力すると共に蓄積して保持
する符号レジスタ１２と、データレジスタ１１から出力
されるデータと符号レジスタ１２から出力されたデータ
との乗算を行う複数の乗算器１３と、乗算器１３におけ
る乗算結果を加算する加算器１４とから構成されてい
る。
【００６４】尚ここで、データレジスタ１１，符号レジ
スタ１２，複数の乗算器１３，加算器１４が、それぞれ
請求項のデータ同相成分レジスタ，符号データレジス
タ，同相成分乗算器群，同相成分加算器に相当してい
る。
スタ１２，複数の乗算器１３，加算器１４が、それぞれ
請求項のデータ同相成分レジスタ，符号データレジス
タ，同相成分乗算器群，同相成分加算器に相当してい
る。
【００６５】相関演算器３は、受信複素信号ＴＸの直交
成分ＴＸq （図１ではMod-Q ）と、符号マッピング部８
からの符号データとを入力して両者の相関を取って直交
成分の相関結果を出力する相関演算器（図１ではMF Qc
h）である。尚、この相関演算器３が上記説明した［数
６］の最右辺における第２項目｛ＴＸq・(Ｃi+Ｃq)}の演
算を実現していることになる。
成分ＴＸq （図１ではMod-Q ）と、符号マッピング部８
からの符号データとを入力して両者の相関を取って直交
成分の相関結果を出力する相関演算器（図１ではMF Qc
h）である。尚、この相関演算器３が上記説明した［数
６］の最右辺における第２項目｛ＴＸq・(Ｃi+Ｃq)}の演
算を実現していることになる。
【００６６】相関演算器３の内部は、受信複素信号ＴＸ
の直交同相成分ＴＸq を順次時間シフトして出力する共
に蓄積して保持する複数のシフトレジスタで構成される
データレジスタ３１と、データレジスタ３１から出力さ
れたデータと相関演算器１の符号レジスタ１２から出力
されたデータとの乗算を行う複数の乗算器３３と、乗算
器３３における乗算結果を加算する加算器３４とから構
成されている。
の直交同相成分ＴＸq を順次時間シフトして出力する共
に蓄積して保持する複数のシフトレジスタで構成される
データレジスタ３１と、データレジスタ３１から出力さ
れたデータと相関演算器１の符号レジスタ１２から出力
されたデータとの乗算を行う複数の乗算器３３と、乗算
器３３における乗算結果を加算する加算器３４とから構
成されている。
【００６７】尚ここで、データレジスタ３１，複数の乗
算器３３，加算器３４が、それぞれ請求項のデータ直交
成分レジスタ，直交成分乗算器群，直交成分加算器に相
当している。
算器３３，加算器３４が、それぞれ請求項のデータ直交
成分レジスタ，直交成分乗算器群，直交成分加算器に相
当している。
【００６８】電力加算演算器７は、相関演算器１から出
力される同相成分の相関結果と、相関演算器３から出力
される直交成分の相関結果との電力加算演算を行い、最
終的な相関演算結果を出力するものである。
力される同相成分の相関結果と、相関演算器３から出力
される直交成分の相関結果との電力加算演算を行い、最
終的な相関演算結果を出力するものである。
【００６９】本発明の第１のマッチドフィルタにおける
動作としては、受信符号系列Ｃ＊の同相成分Ｃi 及び直
交成分Ｃq が符号マッピング部８で加算又は減算され、
符号データとして出力される。
動作としては、受信符号系列Ｃ＊の同相成分Ｃi 及び直
交成分Ｃq が符号マッピング部８で加算又は減算され、
符号データとして出力される。
【００７０】そして、相関演算器１において、受信複素
信号ＴＸの同相成分ＴＸi が順次時間シフトしてデータ
レジスタ１１に蓄積すると共に出力されたものと、符号
マッピング部８からの符号データが順次時間シフトして
受信符号レジスタ１２に蓄積すると共に出力されたもの
とが、各乗算器１３で乗算演算され、その各乗算結果が
加算器１４で加算されて、同相成分の相関結果が出力さ
れる。
信号ＴＸの同相成分ＴＸi が順次時間シフトしてデータ
レジスタ１１に蓄積すると共に出力されたものと、符号
マッピング部８からの符号データが順次時間シフトして
受信符号レジスタ１２に蓄積すると共に出力されたもの
とが、各乗算器１３で乗算演算され、その各乗算結果が
加算器１４で加算されて、同相成分の相関結果が出力さ
れる。
【００７１】同様に、相関演算器３において、受信複素
信号ＴＸの直交成分ＴＸq が順次時間シフトしてデータ
レジスタ３１に蓄積すると共に出力されたものと、相関
演算器１の受信符号レジスタ１２に蓄積すると共に出力
された符号データとが、各乗算器３３で乗算演算され、
その各乗算結果が加算器３４で加算されて、直交成分の
相関結果が出力される。
信号ＴＸの直交成分ＴＸq が順次時間シフトしてデータ
レジスタ３１に蓄積すると共に出力されたものと、相関
演算器１の受信符号レジスタ１２に蓄積すると共に出力
された符号データとが、各乗算器３３で乗算演算され、
その各乗算結果が加算器３４で加算されて、直交成分の
相関結果が出力される。
【００７２】そして、相関演算器１からの同相成分の相
関結果と相関演算器３からの直交成分の相関結果とが電
力加算演算器７で電力加算演算されて、最終的な相関演
算結果が出力され、当該出力に基づいて受信符号系列の
選定及びパスの検出が行われることになる。
関結果と相関演算器３からの直交成分の相関結果とが電
力加算演算器７で電力加算演算されて、最終的な相関演
算結果が出力され、当該出力に基づいて受信符号系列の
選定及びパスの検出が行われることになる。
【００７３】尚、上記説明した図１のマッチドフィルタ
では、相関演算器１及び相関演算器３で用いる符号レジ
スタを共通としたが、図６に示すように、相関演算器１
内部の符号レジスタ１２（請求項における第１の符号デ
ータレジスタに相当）とは別に、相関演算器３の内部に
も符号マッピング部８からの符号データを順次時間シフ
トして出力すると共に蓄積して保持する符号レジスタ３
２（請求項における第２の符号データレジスタに相当）
を設け、複数の乗算器３３ではデータレジスタ３１から
出力されたデータと当該符号レジスタ３２から出力され
たデータとの乗算を行うようにしても構わない。そうす
ることで、相関演算器１及び相関演算器３とが同様の回
路構成となり、装置の製造過程が簡略化できる効果があ
る。図６は、本発明の第１の実施の形態に係るマッチド
フィルタの別の構成例を示すブロック図である。
では、相関演算器１及び相関演算器３で用いる符号レジ
スタを共通としたが、図６に示すように、相関演算器１
内部の符号レジスタ１２（請求項における第１の符号デ
ータレジスタに相当）とは別に、相関演算器３の内部に
も符号マッピング部８からの符号データを順次時間シフ
トして出力すると共に蓄積して保持する符号レジスタ３
２（請求項における第２の符号データレジスタに相当）
を設け、複数の乗算器３３ではデータレジスタ３１から
出力されたデータと当該符号レジスタ３２から出力され
たデータとの乗算を行うようにしても構わない。そうす
ることで、相関演算器１及び相関演算器３とが同様の回
路構成となり、装置の製造過程が簡略化できる効果があ
る。図６は、本発明の第１の実施の形態に係るマッチド
フィルタの別の構成例を示すブロック図である。
【００７４】以上説明したように、本発明に係る第１の
マッチドフィルタによれば、受信符号系列の同相、直交
各成分を符号マッピング部８で加算あるいは減算した符
号データと、受信複素信号の同相成分を相関演算器１で
相関演算し、同時に符号データと受信複素信号の直交成
分を相関演算器３で相関演算し、その結果を電力加算演
算器７で電力加算演算して相関出力を得るものなので、
ＱＰＳＫ変調においても従来のマッチドフィルタでは４
構成必要であった相関演算器を２構成で実現することが
でき、マッチドフィルタの回路規模を大幅に縮小できる
効果がある。
マッチドフィルタによれば、受信符号系列の同相、直交
各成分を符号マッピング部８で加算あるいは減算した符
号データと、受信複素信号の同相成分を相関演算器１で
相関演算し、同時に符号データと受信複素信号の直交成
分を相関演算器３で相関演算し、その結果を電力加算演
算器７で電力加算演算して相関出力を得るものなので、
ＱＰＳＫ変調においても従来のマッチドフィルタでは４
構成必要であった相関演算器を２構成で実現することが
でき、マッチドフィルタの回路規模を大幅に縮小できる
効果がある。
【００７５】次に、本発明の別の（第２の）実施の形態
について説明する。本発明の第２の実施の形態に係る相
関演算方法及びマッチドフィルタは、受信複素信号の同
相成分及び直交成分を３値変換して入力し、受信符号系
列の同相、直交各成分と各々相関演算を行い、同相成分
の相関結果と直交成分の相関結果とを電力加算演算して
相関演算出力を得るものなので、受信複素信号の各成分
を３値変換したものについて相関演算するため、相関演
算の際の乗算部分及び乗算結果の加算部分の構成を縮小
しながら、受信複素信号の各成分を２値変換して取り込
むマッチドフィルタに比べて受信符号系列の選定及びパ
スの検出感度をある程度保持できる。
について説明する。本発明の第２の実施の形態に係る相
関演算方法及びマッチドフィルタは、受信複素信号の同
相成分及び直交成分を３値変換して入力し、受信符号系
列の同相、直交各成分と各々相関演算を行い、同相成分
の相関結果と直交成分の相関結果とを電力加算演算して
相関演算出力を得るものなので、受信複素信号の各成分
を３値変換したものについて相関演算するため、相関演
算の際の乗算部分及び乗算結果の加算部分の構成を縮小
しながら、受信複素信号の各成分を２値変換して取り込
むマッチドフィルタに比べて受信符号系列の選定及びパ
スの検出感度をある程度保持できる。
【００７６】本発明の第２の実施の形態に係るマッチド
フィルタについて図２を用いて説明する。図２は、本発
明の第２の実施の形態に係るマッチドフィルタの構成ブ
ロック図である。尚、図５と同様の構成をとる部分につ
いては同一の符号を付して説明する。
フィルタについて図２を用いて説明する。図２は、本発
明の第２の実施の形態に係るマッチドフィルタの構成ブ
ロック図である。尚、図５と同様の構成をとる部分につ
いては同一の符号を付して説明する。
【００７７】本発明の第２の実施の形態に係るマッチド
フィルタ（第２のマッチドフィルタ）は、図２に示すよ
うに、従来のマッチドフィルタと同様の構成である４つ
の相関演算器１０１，１０２，１０３，１０４と、２つ
の加算器１０５，１０６と、電力加算演算器１０７とに
加えて、図５に示したマッチドフィルタにおける２値変
換部１０９の代わりに、本発明の特徴部分である３値変
換部１０８-I，１０８-Qが設けられている。
フィルタ（第２のマッチドフィルタ）は、図２に示すよ
うに、従来のマッチドフィルタと同様の構成である４つ
の相関演算器１０１，１０２，１０３，１０４と、２つ
の加算器１０５，１０６と、電力加算演算器１０７とに
加えて、図５に示したマッチドフィルタにおける２値変
換部１０９の代わりに、本発明の特徴部分である３値変
換部１０８-I，１０８-Qが設けられている。
【００７８】尚ここで、３値変換部１０８-I，３値変換
部１０８-Qが、それぞれ請求項の第１の３値変換部，第
２の３値変換部に相当し、相関演算器１０１，１０２，
１０３，１０４が、第１，第２，第３，第４の相関演算
器に相当し、加算器１０５，加算器１０６が、それぞれ
請求項の同相成分加算器，直交成分加算器に相当してい
る。
部１０８-Qが、それぞれ請求項の第１の３値変換部，第
２の３値変換部に相当し、相関演算器１０１，１０２，
１０３，１０４が、第１，第２，第３，第４の相関演算
器に相当し、加算器１０５，加算器１０６が、それぞれ
請求項の同相成分加算器，直交成分加算器に相当してい
る。
【００７９】ここで、３値変換部１０８は、受信複素信
号を２ビット３値化（例えば“００”、“０１”、“１
１”）し、２ビットのデータを各相関演算器に出力する
もので、受信複素信号の同相成分を３値化するものが３
値変換部１０８-Iであり、受信複素信号の直交成分を３
値化するものが３値変換部１０８-Qである。
号を２ビット３値化（例えば“００”、“０１”、“１
１”）し、２ビットのデータを各相関演算器に出力する
もので、受信複素信号の同相成分を３値化するものが３
値変換部１０８-Iであり、受信複素信号の直交成分を３
値化するものが３値変換部１０８-Qである。
【００８０】本発明の第２のマッチドフィルタにおける
その他の部分は、従来と同様の動作であるが、但し、各
相関演算器に入力される受信複素信号が２ビット３値化
相当になっている点が異なっている。
その他の部分は、従来と同様の動作であるが、但し、各
相関演算器に入力される受信複素信号が２ビット３値化
相当になっている点が異なっている。
【００８１】尚、図２に示した構成において、相関演算
器１０１内のデータレジスタ１１１と、相関演算器１０
４内のデータレジスタ（図示せず）とを共通とし、相関
演算器１０２内のデータレジスタ（図示せず）と、相関
演算器１０３内のデータレジスタ（図示せず）とを共通
としても構わない。
器１０１内のデータレジスタ１１１と、相関演算器１０
４内のデータレジスタ（図示せず）とを共通とし、相関
演算器１０２内のデータレジスタ（図示せず）と、相関
演算器１０３内のデータレジスタ（図示せず）とを共通
としても構わない。
【００８２】そして、本発明の第２のマッチドフィルタ
の動作としては、受信複素信号ＴＸの各成分が３値変換
部１０８で２ビット３値化（例えば“００”、“０
１”、“１１”）されて、順次時間シフトしてデータレ
ジスタ１１１他に蓄積され、各乗算器１１３において、
例えば“００”を１０進法の０、“０１”を１０進法の
＋１、“１１”を１０進法の‐１として、受信符号系列
（−１又は＋１）との乗算が行われ、その結果として、
１０進法で０，＋１，或いは−１が得られる。
の動作としては、受信複素信号ＴＸの各成分が３値変換
部１０８で２ビット３値化（例えば“００”、“０
１”、“１１”）されて、順次時間シフトしてデータレ
ジスタ１１１他に蓄積され、各乗算器１１３において、
例えば“００”を１０進法の０、“０１”を１０進法の
＋１、“１１”を１０進法の‐１として、受信符号系列
（−１又は＋１）との乗算が行われ、その結果として、
１０進法で０，＋１，或いは−１が得られる。
【００８３】この乗算結果を２進法で表現すると、それ
ぞれ“００”、“０１”、“１１”と表現することがで
き、この乗算結果の加算を行うためには、図５に示した
マッチドフィルタと同様に、２ビット同士の加算器を必
要数だけ用意する必要がある。
ぞれ“００”、“０１”、“１１”と表現することがで
き、この乗算結果の加算を行うためには、図５に示した
マッチドフィルタと同様に、２ビット同士の加算器を必
要数だけ用意する必要がある。
【００８４】すなわち、本発明の第２のマッチドフィル
タでは、乗算器１１３並びに加算器１１４，１０５，１
０６以降のハードウェア規模は図５に示したマッチドフ
ィルタと全く同一で、受信複素信号のダイナミックレン
ジが１．５倍になることから、図５のマッチドフィルタ
とほぼ同様の回路構成でありながら、当該マッチドフィ
ルタに比べて符号の選定、信号のパス検出感度を向上さ
せることができ、検出感度をある程度保持しながら回路
規模を縮小できる効果がある。
タでは、乗算器１１３並びに加算器１１４，１０５，１
０６以降のハードウェア規模は図５に示したマッチドフ
ィルタと全く同一で、受信複素信号のダイナミックレン
ジが１．５倍になることから、図５のマッチドフィルタ
とほぼ同様の回路構成でありながら、当該マッチドフィ
ルタに比べて符号の選定、信号のパス検出感度を向上さ
せることができ、検出感度をある程度保持しながら回路
規模を縮小できる効果がある。
【００８５】次に、本発明の第１の実施の形態と第２の
実施の形態とを組み合わせた第３の実施の形態について
説明する。本発明の第３の実施の形態に係るマッチドフ
ィルタは、受信符号系列の同相、直交各成分を加算ある
いは減算した符号データと、受信複素信号の同相成分及
び直交成分を３値変換したものとの相関演算を行い、そ
の結果を電力加算演算して相関出力を得るものなので、
受信複素信号と受信符号系列との相関演算を行う部分を
２構成で実現でき、更に受信複素信号の各成分を３値変
換してビット数を軽減してから取り込むことによって、
乗算器及び加算器の規模を縮小することができ、受信符
号系列の選定及びパスの検出感度をある程度保持しなが
ら、回路規模を大幅に縮小できる。
実施の形態とを組み合わせた第３の実施の形態について
説明する。本発明の第３の実施の形態に係るマッチドフ
ィルタは、受信符号系列の同相、直交各成分を加算ある
いは減算した符号データと、受信複素信号の同相成分及
び直交成分を３値変換したものとの相関演算を行い、そ
の結果を電力加算演算して相関出力を得るものなので、
受信複素信号と受信符号系列との相関演算を行う部分を
２構成で実現でき、更に受信複素信号の各成分を３値変
換してビット数を軽減してから取り込むことによって、
乗算器及び加算器の規模を縮小することができ、受信符
号系列の選定及びパスの検出感度をある程度保持しなが
ら、回路規模を大幅に縮小できる。
【００８６】本発明の第３の実施の形態に係るマッチド
フィルタについて図３を用いて説明する。図３は、本発
明の第３の実施の形態に係るマッチドフィルタの構成ブ
ロック図である。尚、図１，図２と同様の構成をとる部
分については同一の符号を付して説明する。
フィルタについて図３を用いて説明する。図３は、本発
明の第３の実施の形態に係るマッチドフィルタの構成ブ
ロック図である。尚、図１，図２と同様の構成をとる部
分については同一の符号を付して説明する。
【００８７】本発明の第３の実施の形態に係るマッチド
フィルタ（第３のマッチドフィルタ）は、図３に示すよ
うに、第１のマッチドフィルタと同様の構成である符号
マッピング部８と、相関演算器１′と、相関演算器３′
と、電力加算演算器７とから構成され、更に、第２のマ
ッチドフィルタと同様の構成である３値変換部１０８-
I，１０８-Qが設けられている。
フィルタ（第３のマッチドフィルタ）は、図３に示すよ
うに、第１のマッチドフィルタと同様の構成である符号
マッピング部８と、相関演算器１′と、相関演算器３′
と、電力加算演算器７とから構成され、更に、第２のマ
ッチドフィルタと同様の構成である３値変換部１０８-
I，１０８-Qが設けられている。
【００８８】本発明の第３のマッチドフィルタにおける
動作としては、受信符号系列Ｃ＊の同相成分及び直交成
分が符号マッピング部８で加算又は減算され、符号デー
タとして出力される。
動作としては、受信符号系列Ｃ＊の同相成分及び直交成
分が符号マッピング部８で加算又は減算され、符号デー
タとして出力される。
【００８９】そして、受信複素信号ＴＸの同相成分が、
３値変換部１０８-Iで２ビット３値化されて相関演算器
１′に入力され、順次時間シフトしてデータレジスタ１
１′に蓄積すると共に出力されたものと、符号マッピン
グ部８からの符号データが順次時間シフトして受信符号
レジスタ１２に蓄積すると共に出力されたものとが、各
乗算器１３′で乗算演算され、その乗算結果が加算器１
４′で加算されて、同相成分の相関結果が出力される。
３値変換部１０８-Iで２ビット３値化されて相関演算器
１′に入力され、順次時間シフトしてデータレジスタ１
１′に蓄積すると共に出力されたものと、符号マッピン
グ部８からの符号データが順次時間シフトして受信符号
レジスタ１２に蓄積すると共に出力されたものとが、各
乗算器１３′で乗算演算され、その乗算結果が加算器１
４′で加算されて、同相成分の相関結果が出力される。
【００９０】同様に、受信複素信号ＴＸの直交成分が、
３値変換部１０８-Qで２ビット３値化されて、相関演算
器３′に入力され順次時間シフトしてデータレジスタ３
１′に蓄積すると共に出力され、各乗算器３３′で乗算
演算され、その乗算結果が加算器３４′で加算されて、
直交成分の相関結果が出力される。
３値変換部１０８-Qで２ビット３値化されて、相関演算
器３′に入力され順次時間シフトしてデータレジスタ３
１′に蓄積すると共に出力され、各乗算器３３′で乗算
演算され、その乗算結果が加算器３４′で加算されて、
直交成分の相関結果が出力される。
【００９１】そして、相関演算器１′からの同相成分と
相関演算器３′からの直交成分とが電力加算演算器７で
電力加算演算されて、最終的な相関演算結果が出力さ
れ、当該出力に基づいて受信符号系列の選定及びパスの
検出が行われることになる。
相関演算器３′からの直交成分とが電力加算演算器７で
電力加算演算されて、最終的な相関演算結果が出力さ
れ、当該出力に基づいて受信符号系列の選定及びパスの
検出が行われることになる。
【００９２】尚、上記説明した図３のマッチドフィルタ
では、相関演算器１′及び相関演算器３′で用いる符号
レジスタを共通としたが、図７に示すように、相関演算
器１′内部の符号レジスタ１２（請求項における第１の
符号データレジスタに相当）とは別に、相関演算器３′
の内部にも符号マッピング部８からの符号データを順次
時間シフトして出力すると共に蓄積して保持する符号レ
ジスタ３２（請求項における第２の符号データレジスタ
に相当）を設け、複数の乗算器３３′ではデータレジス
タ３１から出力されたデータと当該符号レジスタ３２か
ら出力されたデータとの乗算を行うようにしても構わな
い。そうすることで、相関演算器１′及び相関演算器
３′とが同様の回路構成となり、装置の製造過程が簡略
化できる効果がある。図７は、本発明の第３の実施の形
態に係るマッチドフィルタの別の構成例を示すブロック
図である。
では、相関演算器１′及び相関演算器３′で用いる符号
レジスタを共通としたが、図７に示すように、相関演算
器１′内部の符号レジスタ１２（請求項における第１の
符号データレジスタに相当）とは別に、相関演算器３′
の内部にも符号マッピング部８からの符号データを順次
時間シフトして出力すると共に蓄積して保持する符号レ
ジスタ３２（請求項における第２の符号データレジスタ
に相当）を設け、複数の乗算器３３′ではデータレジス
タ３１から出力されたデータと当該符号レジスタ３２か
ら出力されたデータとの乗算を行うようにしても構わな
い。そうすることで、相関演算器１′及び相関演算器
３′とが同様の回路構成となり、装置の製造過程が簡略
化できる効果がある。図７は、本発明の第３の実施の形
態に係るマッチドフィルタの別の構成例を示すブロック
図である。
【００９３】本発明の第３のマッチドフィルタによれ
ば、受信符号系列の同相、直交各成分を符号マッピング
部８で加算あるいは減算した符号データと、受信複素信
号の各成分を相関演算器１′，３′で相関演算し、その
結果を電力加算演算器７で電力加算演算して相関出力を
得るものなので、ＱＰＳＫ変調においても第１のマッチ
ドフィルタと同様に相関演算器を２構成で実現すること
ができ、マッチドフィルタの回路規模を大幅に縮小でき
る効果がある。
ば、受信符号系列の同相、直交各成分を符号マッピング
部８で加算あるいは減算した符号データと、受信複素信
号の各成分を相関演算器１′，３′で相関演算し、その
結果を電力加算演算器７で電力加算演算して相関出力を
得るものなので、ＱＰＳＫ変調においても第１のマッチ
ドフィルタと同様に相関演算器を２構成で実現すること
ができ、マッチドフィルタの回路規模を大幅に縮小でき
る効果がある。
【００９４】更に、本発明の第３のマッチドフィルタで
は、受信複素信号を３値変換部１０８で２ビット３値化
してビット数を軽減してから相関演算器１′，３′に取
り込むので、データレジスタ１１′，３１′、乗算器１
３′，３３′、加算器１４′，３４′等のハードウェア
規模を縮小させることによって、受信符号系列の選定及
びパスの検出感度をある程度保持しながら、マッチドフ
ィルタの回路規模を更に縮小できる効果がある。
は、受信複素信号を３値変換部１０８で２ビット３値化
してビット数を軽減してから相関演算器１′，３′に取
り込むので、データレジスタ１１′，３１′、乗算器１
３′，３３′、加算器１４′，３４′等のハードウェア
規模を縮小させることによって、受信符号系列の選定及
びパスの検出感度をある程度保持しながら、マッチドフ
ィルタの回路規模を更に縮小できる効果がある。
【００９５】本発明の第１〜第３のマッチドフィルタに
よれば、回路規模を大幅に縮小することによって、消費
電力を大幅に削減できる効果がある。
よれば、回路規模を大幅に縮小することによって、消費
電力を大幅に削減できる効果がある。
【００９６】
【発明の効果】本発明によれば、受信符号系列の同相成
分と直交成分とを加算或いは減算した符号データと、受
信複素信号の同相成分及び直交成分とを各々相関演算
し、同相成分の相関結果及び直交成分の相関結果を電力
加算演算して相関演算出力を得る相関演算方法及びマッ
チドフィルタとしているので、受信符号系列と受信複素
信号との相関演算を行う部分を２構成で実現することに
よって、マッチドフィルタの回路規模を大幅に縮小で
き、更にそれに伴い消費電力を大幅に削減できる効果が
ある。
分と直交成分とを加算或いは減算した符号データと、受
信複素信号の同相成分及び直交成分とを各々相関演算
し、同相成分の相関結果及び直交成分の相関結果を電力
加算演算して相関演算出力を得る相関演算方法及びマッ
チドフィルタとしているので、受信符号系列と受信複素
信号との相関演算を行う部分を２構成で実現することに
よって、マッチドフィルタの回路規模を大幅に縮小で
き、更にそれに伴い消費電力を大幅に削減できる効果が
ある。
【００９７】また、本発明によれば、受信複素信号の同
相成分及び直交成分を３値変換してから受信符号系列と
の相関演算を各々行い、同相成分の相関結果と直交成分
の相関結果とを電力加算演算して相関演算出力を得る相
関演算方法及びマッチドフィルタとしており、受信複素
信号の各成分を３値変換してビット数を軽減してから取
り込んでシフト，蓄積し、更に乗算及び加算するので、
相関演算の際の乗算部分及び乗算結果の加算部分の構成
を縮小しながら、受信複素信号の各成分を２値変換して
取り込むマッチドフィルタに比べて受信符号系列の選定
及びパスの検出感度をある程度保持できる効果がある。
相成分及び直交成分を３値変換してから受信符号系列と
の相関演算を各々行い、同相成分の相関結果と直交成分
の相関結果とを電力加算演算して相関演算出力を得る相
関演算方法及びマッチドフィルタとしており、受信複素
信号の各成分を３値変換してビット数を軽減してから取
り込んでシフト，蓄積し、更に乗算及び加算するので、
相関演算の際の乗算部分及び乗算結果の加算部分の構成
を縮小しながら、受信複素信号の各成分を２値変換して
取り込むマッチドフィルタに比べて受信符号系列の選定
及びパスの検出感度をある程度保持できる効果がある。
【００９８】また、本発明によれば、受信複素信号の同
相成分及び直交成分を３値変換してから、受信符号系列
の同相成分と直交成分とを加算或いは減算した符号デー
タとの相関演算を各々行い、同相成分の相関結果と直交
成分の相関結果とを電力加算演算して相関演算出力を得
る相関演算方法及びマッチドフィルタとしているので、
受信符号系列と受信複素信号との相関演算を行う部分を
２構成で実現することによって回路規模を大幅に縮小
し、更に受信複素信号の各成分を３値変換したもので相
関演算することによって、受信符号系列の選定及びパス
の検出感度をある程度保持しながら、相関演算部分の構
成を更に縮小でき、更にそれに伴い消費電力を大幅に削
減できる効果がある。
相成分及び直交成分を３値変換してから、受信符号系列
の同相成分と直交成分とを加算或いは減算した符号デー
タとの相関演算を各々行い、同相成分の相関結果と直交
成分の相関結果とを電力加算演算して相関演算出力を得
る相関演算方法及びマッチドフィルタとしているので、
受信符号系列と受信複素信号との相関演算を行う部分を
２構成で実現することによって回路規模を大幅に縮小
し、更に受信複素信号の各成分を３値変換したもので相
関演算することによって、受信符号系列の選定及びパス
の検出感度をある程度保持しながら、相関演算部分の構
成を更に縮小でき、更にそれに伴い消費電力を大幅に削
減できる効果がある。
【図１】本発明の第１の実施の形態に係るマッチドフィ
ルタの構成ブロック図である。
ルタの構成ブロック図である。
【図２】本発明の第２の実施の形態に係るマッチドフィ
ルタの構成ブロック図である。
ルタの構成ブロック図である。
【図３】本発明の第３の実施の形態に係るマッチドフィ
ルタの構成ブロック図である。
ルタの構成ブロック図である。
【図４】従来のマッチドフィルタの構成ブロック図であ
る。
る。
【図５】従来のマッチドフィルタの回路規模を縮小する
ための構成のマッチドフィルタの構成ブロック図であ
る。
ための構成のマッチドフィルタの構成ブロック図であ
る。
【図６】本発明の第１の実施の形態に係るマッチドフィ
ルタの別の構成例を示すブロック図である。
ルタの別の構成例を示すブロック図である。
【図７】本発明の第３の実施の形態に係るマッチドフィ
ルタの別の構成例を示すブロック図である。
ルタの別の構成例を示すブロック図である。
１，１′３，３′，１０１，１０１′，１０１″，１０
２，１０２′，１０２″，１０３，１０３′，１０
３″，１０４，１０４′，１０４″…相関演算器、１
１，１１′，３１，３１′，１１１，１１１′，１１
１″…データレジスタ、 １２，３２，１１２…符号レ
ジスタ、 １３，１３′，３３，３３′，１１３，１１
３′，１１３″…乗算器、 １４，１４′，３４，３
４′，１１４，１１４′，１１４″…加算器、 １０
５，１０５′，１０５″，１０６，１０６′，１０６″
…加算器、 ７，１０７…電力加算演算器、 ８…符号
マッピング部、 １０８…３値変換部、 １０９…２値
変換部
２，１０２′，１０２″，１０３，１０３′，１０
３″，１０４，１０４′，１０４″…相関演算器、１
１，１１′，３１，３１′，１１１，１１１′，１１
１″…データレジスタ、 １２，３２，１１２…符号レ
ジスタ、 １３，１３′，３３，３３′，１１３，１１
３′，１１３″…乗算器、 １４，１４′，３４，３
４′，１１４，１１４′，１１４″…加算器、 １０
５，１０５′，１０５″，１０６，１０６′，１０６″
…加算器、 ７，１０７…電力加算演算器、 ８…符号
マッピング部、 １０８…３値変換部、 １０９…２値
変換部
Claims (9)
- 【請求項１】 受信符号系列の同相成分と直交成分とを
加算或いは減算した符号データと、受信複素信号の同相
成分及び直交成分とを各々相関演算し、前記同相成分の
相関結果と前記直交成分の相関結果とを電力加算演算し
て相関演算出力を得ることを特徴とする相関演算方法。 - 【請求項２】 受信複素信号の同相成分を順次時間シフ
トして出力すると共に蓄積するデータ同相成分レジスタ
と、 前記受信複素信号の直交成分を順次時間シフトして出力
すると共に蓄積するデータ直交成分レジスタと、 受信符号系列の同相成分と直交成分とを加算或いは減算
して符号データを出力する符号マッピング部と、 前記符号データを順次時間シフトして出力すると共に蓄
積する符号データレジスタと、 前記データ同相成分レジスタの出力と前記符号データレ
ジスタの出力との乗算を行う同相成分乗算器群と、 前記同相成分乗算器群の出力を加算して同相成分の相関
結果を出力する同相成分加算器と、 前記データ直交成分レジスタの出力と前記符号データレ
ジスタの出力との乗算を行う直交成分乗算器群と、 前記直交成分乗算器群の出力を加算して直交成分の相関
結果を出力する直交成分加算器と、 前記同相成分の相関結果と前記直交成分の相関結果とを
電力加算演算して相関演算結果を出力する電力加算演算
器とを有することを特徴とするマッチドフィルタ。 - 【請求項３】 受信符号系列の同相成分及び直交成分を
入力すると共に、受信複素信号の同相成分及び直交成分
を３値変換して入力し、 前記３値変換された受信複素信号の同相成分と前記受信
符号系列の同相成分との第１の相関演算、前記３値変換
された受信複素信号の直交成分と前記受信符号系列の直
交成分との第２の相関演算、前記３値変換された受信複
素信号の直交成分と前記受信符号系列の同相成分との第
３の相関演算、前記３値変換された受信複素信号の同相
成分と前記受信符号系列の直交成分との第４の相関演算
を行い、 前記第１及び第２の相関演算の結果を加算して同相成分
の相関結果を出力すると共に、前記第３及び第４の相関
演算の結果を加算して直交成分の相関結果を出力し、 前記同相成分の相関結果と前記直交成分の相関結果とを
電力加算演算して相関演算出力を得ることを特徴とする
相関演算方法。 - 【請求項４】 受信複素信号の同相成分を３値変換する
第１の３値変換部と、受信複素信号の直交成分を３値変
換する第２の３値変換部と、 前記第１の３値変換部の出力と受信符号系列の同相成分
を入力し、相関演算する第１の相関演算器と、 前記第２の３値変換部の出力と受信符号系列の直交成分
を入力し、相関演算する第２の相関演算器と、 前記第２の３値変換部の出力と受信符号系列の同相成分
を入力し、相関演算する第３の相関演算器と、 前記第１の３値変換部の出力と受信符号系列の直交成分
を入力し、相関演算する第４の相関演算器と、 前記第１の相関演算器の出力と前記第２の相関演算器の
出力とを加算して同相成分の相関結果を出力する同相成
分加算器と、 前記第３の相関演算器の出力と前記第４の相関演算器の
出力とを減算して同相成分の相関結果を出力する直交成
分加算器と、 前記同相成分の相関結果と前記直交成分の相関結果とを
電力加算演算して相関演算結果を出力する電力加算演算
器とを具備し、 前記各相関演算器が、 前記第１の３値変換部或いは前記第２の３値変換部から
の入力を順次時間シフトして出力すると共に蓄積するデ
ータレジスタと、 前記受信符号系列の同相成分或いは前記受信符号系列の
直交成分を順次時間シフトして出力すると共に蓄積する
符号レジスタと、 前記データレジスタの出力と前記符号レジスタの出力と
の乗算を行う乗算器群と、 前記乗算器群の出力を加算して出力する加算器とを有す
る相関演算器であることを特徴とするマッチドフィル
タ。 - 【請求項５】 第１の相関演算器におけるデータレジス
タと、第４の相関演算器におけるデータレジスタとを共
通とし、第２の相関演算器におけるデータレジスタと、
第３の相関演算器におけるデータレジスタとを共通とす
ることを特徴とする請求項４記載のマッチドフィルタ。 - 【請求項６】 受信複素信号の同相成分及び直交成分を
３値変換してから、符号データとの相関演算を行うこと
を特徴とする請求項１記載の相関演算方法。 - 【請求項７】 受信複素信号の同相成分を３値変換する
第１の３値変換部と、受信複素信号の直交成分を３値変
換する第２の３値変換部とを設け、 データ同相成分レジスタが前記第１の３値変換部の出力
を順次時間シフトして出力すると共に蓄積するデータ同
相成分レジスタであり、 データ直交成分レジスタが前記第２の３値変換部の出力
を順次時間シフトして出力すると共に蓄積するデータ直
交成分レジスタであることを特徴とする請求項２記載の
マッチドフィルタ。 - 【請求項８】 受信複素信号の同相成分を順次時間シフ
トして出力すると共に蓄積するデータ同相成分レジスタ
と、 前記受信複素信号の直交成分を順次時間シフトして出力
すると共に蓄積するデータ直交成分レジスタと、 受信符号系列の同相成分と直交成分とを加算或いは減算
して符号データを出力する符号マッピング部と、 前記符号データを順次時間シフトして出力すると共に蓄
積する第１の符号データレジスタ及び第２の符号データ
レジスタと、 前記データ同相成分レジスタの出力と前記第１の符号デ
ータレジスタの出力との乗算を行う同相成分乗算器群
と、 前記同相成分乗算器群の出力を加算して同相成分の相関
結果を出力する同相成分加算器と、 前記データ直交成分レジスタの出力と前記第２の符号デ
ータレジスタの出力との乗算を行う直交成分乗算器群
と、 前記直交成分乗算器群の出力を加算して直交成分の相関
結果を出力する直交成分加算器と、 前記同相成分の相関結果と前記直交成分の相関結果とを
電力加算演算して相関演算結果を出力する電力加算演算
器とを有することを特徴とするマッチドフィルタ。 - 【請求項９】 受信複素信号の同相成分を３値変換する
第１の３値変換部と、受信複素信号の直交成分を３値変
換する第２の３値変換部とを設け、 データ同相成分レジスタが前記第１の３値変換部の出力
を順次時間シフトして出力すると共に蓄積するデータ同
相成分レジスタであり、 データ直交成分レジスタが前記第２の３値変換部の出力
を順次時間シフトして出力すると共に蓄積するデータ直
交成分レジスタであることを特徴とする請求項８記載の
マッチドフィルタ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP537799A JP2000209123A (ja) | 1999-01-12 | 1999-01-12 | 相関演算方法及びマッチドフィルタ |
| US09/478,215 US6594324B1 (en) | 1999-01-12 | 2000-01-05 | Correlation operation method and matched filter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP537799A JP2000209123A (ja) | 1999-01-12 | 1999-01-12 | 相関演算方法及びマッチドフィルタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000209123A true JP2000209123A (ja) | 2000-07-28 |
Family
ID=11609494
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP537799A Pending JP2000209123A (ja) | 1999-01-12 | 1999-01-12 | 相関演算方法及びマッチドフィルタ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6594324B1 (ja) |
| JP (1) | JP2000209123A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7257149B2 (en) | 2002-04-04 | 2007-08-14 | Lg Electronics Inc. | Obtaining initial code synchronization in a CDMA communication system |
| JP2012199893A (ja) * | 2011-03-23 | 2012-10-18 | Mitsubishi Electric Corp | 受信機 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002217787A (ja) * | 2000-11-17 | 2002-08-02 | Hitachi Kokusai Electric Inc | ディジタルフィルタ |
| EP1311073A1 (en) * | 2001-11-12 | 2003-05-14 | Texas Instruments Incorporated | Modulation system for complex spreading codes |
| US7214985B2 (en) * | 2004-08-23 | 2007-05-08 | Enpirion, Inc. | Integrated circuit incorporating higher voltage devices and low voltage devices therein |
| US20120288035A1 (en) * | 2011-05-11 | 2012-11-15 | Udo Karthaus | Base-band to radio frequency up-converter |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5590155A (en) * | 1992-10-30 | 1996-12-31 | Kabushiki Kaisha Toshiba | Equipment for generating a transmit signal from first and second digital signals |
| JP3000037B2 (ja) * | 1995-09-08 | 2000-01-17 | エヌ・ティ・ティ移動通信網株式会社 | 通信方法及び同通信方法のための装置 |
| US5737326A (en) | 1996-07-12 | 1998-04-07 | Lucent Technologies Inc. | Multi-code code division multiple access receiver |
| JP2002198932A (ja) * | 1997-09-30 | 2002-07-12 | Matsushita Electric Ind Co Ltd | 相関検出方法およびマッチトフィルタ |
| US6088384A (en) * | 1997-10-16 | 2000-07-11 | Starlink, Inc. | If-delay narrow correlation tracking |
-
1999
- 1999-01-12 JP JP537799A patent/JP2000209123A/ja active Pending
-
2000
- 2000-01-05 US US09/478,215 patent/US6594324B1/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7257149B2 (en) | 2002-04-04 | 2007-08-14 | Lg Electronics Inc. | Obtaining initial code synchronization in a CDMA communication system |
| JP2012199893A (ja) * | 2011-03-23 | 2012-10-18 | Mitsubishi Electric Corp | 受信機 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6594324B1 (en) | 2003-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2294518B1 (en) | Adaptive correlation | |
| US6005903A (en) | Digital correlator | |
| JPH06296171A (ja) | 広帯域伝送システム | |
| US6088382A (en) | Cell search circuit for CDMA | |
| US5754604A (en) | Synchronization to pseudo random number sequence with sign ambiguity in communications systems | |
| JP2006261985A (ja) | スペクトル拡散通信用受信機 | |
| JP2000209123A (ja) | 相関演算方法及びマッチドフィルタ | |
| JP3296341B2 (ja) | 相関器 | |
| JPH0758669A (ja) | デジタルマッチドフィルタ | |
| WO2011001601A1 (ja) | キャリア周波数同期検出回路及び相関演算器 | |
| US20020048316A1 (en) | Rach receiving apparatus | |
| JP2002533684A (ja) | ディジタル相関器 | |
| US6847676B1 (en) | All-lag spread-spectrum correlators with rotating references | |
| JPH0832548A (ja) | 同期追従方法 | |
| CN107846262B (zh) | 一种基于差分相关运算的解调码速率检测方法 | |
| JPH1117652A (ja) | フレーム同期検出回路 | |
| KR20190033053A (ko) | 신호 상관 방법 | |
| US20040081229A1 (en) | System and method for adjusting phase | |
| KR101961912B1 (ko) | 신호 상관 방법 | |
| KR100869500B1 (ko) | 통신 시스템에서 주파수 에러 정정 장치 및 방법 | |
| US20020061057A1 (en) | Digital filter | |
| JP3285429B2 (ja) | スペクトル拡散受信機のデジタル相関器 | |
| GB2315379A (en) | Reducing peak to average amplitude ratio in communication apparatus | |
| CN117744563A (zh) | 相关运算方法以及相关运算装置 | |
| JP2596988B2 (ja) | スペクトラム拡散通信方式および装置 |