KR100869500B1 - 통신 시스템에서 주파수 에러 정정 장치 및 방법 - Google Patents

통신 시스템에서 주파수 에러 정정 장치 및 방법 Download PDF

Info

Publication number
KR100869500B1
KR100869500B1 KR1020010088415A KR20010088415A KR100869500B1 KR 100869500 B1 KR100869500 B1 KR 100869500B1 KR 1020010088415 A KR1020010088415 A KR 1020010088415A KR 20010088415 A KR20010088415 A KR 20010088415A KR 100869500 B1 KR100869500 B1 KR 100869500B1
Authority
KR
South Korea
Prior art keywords
tone
phase
frequency
frequency error
signal
Prior art date
Application number
KR1020010088415A
Other languages
English (en)
Other versions
KR20030059549A (ko
Inventor
김종헌
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020010088415A priority Critical patent/KR100869500B1/ko
Priority to US10/330,334 priority patent/US6937673B2/en
Publication of KR20030059549A publication Critical patent/KR20030059549A/ko
Application granted granted Critical
Publication of KR100869500B1 publication Critical patent/KR100869500B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/7073—Synchronisation aspects
    • H04B1/7075—Synchronisation aspects with code phase acquisition
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0044—Control loops for carrier regulation
    • H04L2027/0046—Open loops

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Circuits Of Receivers In General (AREA)
  • Noise Elimination (AREA)

Abstract

본 발명은 통신 시스템에서 주파수 에러 정정에 관한 것으로 특히 코드분할 다중접속 시스템의 수신기에서의 주파수 에러를 정정하기에 적당하도록 한 통신 시스템에서의 주파수 에러 정정 장치 및 방법에 관한 것이다. 이와 같은 통신 시스템에서 주파수 에러 정정 방법은 의사잡음 코드와 곱해진 입력신호를 역확산하는 단계와, 상기 역환산된 신호에서 주파수 에러를 측정하는 단계와, 상기 측정된 주파수 에러에 따라 상기 주파수 에러를 정정하기 위한 톤 주파수 신호를 발생하는 단계와, 상기 톤 주파수 신호와 상기 역확산 신호의 곱(multiplier) 신호에 따라 주파수 에러를 보정하는 단계로 이루어진다.
주파수 에러 정정

Description

통신 시스템에서 주파수 에러 정정 장치 및 방법{Apparatus for correcting frequency error in communication system}
도 1은 종래 기술에 따른 코드분할 다중접속 시스템에서의 동기식 복조 장치를 나타낸 블록 구성도
도 2는 본 발명 제 1 실시예에 따른 코드분할 다중접속 시스템에서의 주파수 에러 정정 장치를 나타낸 블록 구성도
도 3은 본 발명 제 2 실시예에 따른 코드분할 다중접속 시스템에서의 주파수 에러 정정 장치를 나타낸 블록 구성도
도 4는 도 2에 나타낸 본 발명 제 1 실시예에 따른 톤 발생부의 상세 블록 구성도
도 5는 도 4에 나타낸 톤 발생부를 구비한 주파수 에러 정정 장치의 주파수 에러 정정 방법을 설명하기 위한 플로우차트
도 6은 도 3에 나타내 본 발명 제 2 실시예에 따른 톤 발생부의 상세 블록 구성도
도 7은 도 6에 나타낸 톤 발생부를 구비한 주파수 에러 정정 장치의 주파수 에러 정정 방법을 설명하기 위한 플로우차트
*도면의 주요 부분에 대한 부호의 설명*
100, 125, 126, 210, 220 : 곱셈기 110, 230 : 왈시 디커버
120 : 위상 및 주파수 추정부 130, 260 : 위상 로테이터
250 : 주파수 에러 추정부
본 발명은 통신 시스템에서 주파수 에러 정정 방법에 관한 것으로 특히 코드분할 다중접속 시스템의 수신기에서의 주파수 에러를 정정하기에 적당하도록 한 통신 시스템에서의 주파수 에러 정정 방법에 관한 것이다.
이하 첨부된 도면을 참조하여 종래 기술에 따른 통신 시스템에서의 주파수 에러 정정 방법을 설명하기로 한다.
도 1은 종래 기술에 따른 코드분할 다중접속 시스템에서의 동기식 복조 장치를 나타낸 블록 구성도이다.
도 1에 나타낸 종래 기술에 따른 동기식 복조 장치는 수신신호 r(t)를 구분하기 위한 PN 코드를 곱하는 곱셈기(10)와, 상기 곱셈기(10)에서 출력되는 수신신호에서 송신 채널을 구분하여 데이터를 복구하는 왈시 디커버(20)와, 역시 곱셈기(10)에서 출력되는 수신신호에서 위상 에러를 추정하기 위한 위상 추정기(30)와, 왈시 디커버에서 복구한 송신 데이터에서 위상 추정부(30)에서 추정한 위상 에러를 보정하는 위상 로테이터(40)로 구성된다.
여기서 수신 신호 r(t)을 식으로 나타내면 다음과 같다.
Figure 112001035539561-pat00001
여기서,
PN(t): PN 코드
P_p : 파일럿 전력
P_d : 데이터 심볼 전력
w(t) : 왈쉬 코드
d(t) : 데이터 심볼
Figure 112001035539561-pat00002
: 주파수 에러
Figure 112001035539561-pat00003
: 위상 에러
이다.
그리고 위상 추정기(30)의 출력은 다음 식과 같다.
Figure 112001035539561-pat00004
왈시 디커버(20)의 출력은 다음 식과 같다.
Figure 112001035539561-pat00005
마지막으로 위상 로테이터(40)의 출력은 다음 식과 같다.
Figure 112001035539561-pat00006
Figure 112001035539561-pat00007
×
=
Figure 112001035539561-pat00008
여기서 위상 추정기(30)는 파일롯 신호를 역확산하는 누산기(31)와 역확산된 파일롯 신호의 위상차를 추정하는 파일롯 필터(32)로 구성된다.
이때 신호를 왜곡시키는 성분은 위상(phase)과 주파수(frequency) 차이에 의해서 발생되는데 특히 주파수 에러(frequency error)는 이동국(mobile station)의 이동에 의한 도플러 주파수(doppler frequency)에 의해 발생되기도 한다.
그러나 도 1에 나타낸 종래의 동기식 복조 장치에서는 위상 추정(phase estimator)에 의해 위상 에러(phase error)를 찾아내고, 위상 로테이터(phase rotator)에 의해 위상 에러(phase error)를 보정할 뿐 주파수 에러(frequency error)는 보정하지 않았다.
따라서 종래 기술에서는 정적인 환경에서는 주파수 에러(frequency error)의 크기가 작기 때문에 특별히 문제가 되지는 않지만 이동국이 움직이는 이동 환경에서는 주파수 에러(frequency error)를 보정 할 수 없기 때문에 수신 성능이 나빠지는 문제점이 있었다.
본 발명은 이상에서 언급한 종래 기술의 문제점을 해결하기 위하여 안출한 것으로 주파수 에러를 정정하기 위하여 동기식 복조 장치에 주파수 에러 정정을 위한 주파수 추정기를 추가하여 주파수 에러를 정정함으로서 이동국의 이동 환경에서 도 수신 성능을 향상할 수 있는 통신 시스템에서 주파수 에러 정정 장치 및 방법을 제공하기 위한 것이다.
이와 같은 본 발명 통신 시스템에서의 주파수 에러 정정 방법은 의사잡음 코드와 곱해진 입력신호를 역확산하는 단계, 상기 역환산된 신호에서 주파수 에러를 측정하는 단계와, 상기 측정된 주파수 에러에 따라 상기 주파수 에러를 정정하기 위한 톤 주파수 신호를 발생하는 단계와, 상기 톤 주파수 신호와 상기 역확산 신호의 곱(multiplier) 신호에 따라 주파수 에러를 보정하는 단계로 이루어진다.
바람직하게 상기 주파수 에러를 측정하는 단계는 상기 역확산된 신호를 누적하는 단계와, 상기 누적된 역산화 신호를 미분하여 구하는 단계로 이루어지고상기 톤 주파수 신호를 발생하는 단계는 상기 측정된 주파수 에러에 따라 발생시킬 톤 주파수의 어드레스를 결정하는 단계와, 상기 결정된 주파수 어드레스에 따라 메모리에서 샘플링된 톤 주파수를 발생시키는 단계로 이루어진다.
그리고 상기한 바와 같은 본 발명에 따른 통신 시스템에서 주파수 에러 정정 장치는 의사잡음 코드와 곱해진 입력신호들을 역확산하는 누산기와, 상기 역환산된 신호들의 위상에 대한 미분을 취하여 주파수 에러를 측정하는 차분 회로부와, 상기 차분회로부에서 측정된 주파수 에러에 따라 상기 주파수 에러를 정정하기 위한 톤 주파수 신호를 발생시키는 톤 발생부와, 상기 톤 주파수 신호와 상기 역확산된 신호의 곱(multiplier) 신호에 따라 위상 에러를 추정하는 파일롯 필터와, 상기 파일롯 필터에서 추정한 위상 에러와 상기 입력신호의 송신 채널을 구분하기 위한 왈시 디커버를 거친 상기 입력 신호로부터 위상 에러를 복구하는 위상 로테이터로 구성된다.
바람직하게, 상기 톤 발생부는 상기 톤 발생부로 입력된 상기 측정된 주파수 에러의 극성과 반대되는 극성을 가지는 주파수의 톤을 위한 어드레스(address)를 발생시키는 어드레스 발생부와, 상기 어드레스 발생부의 출력 어드레스에 따라 리얼(real) 성분의 코사인 톤 샘플이 저장된 제 1 메모리부와, 사인 톤 샘플이 저장된 제 2 메모리부, 및 상기 제 1 메모리부의 출력 신호를 래치하는 제 1 래치와, 제 2 메모리부의 출력 신호를 래치하는 제 2 래치로 구성된다.
삭제
바람직하게, 상기 차분 회로부와 상기 톤 발생부 사이에는 상기 차분 회로부의 출력 주파수 중 불요파를 제거하기 위한 필터가 더 구성되고, 상기 누산기와 파일롯 필터 사이에는 상기 톤 발생부에서 출력된 톤 주파수와 상기 역확산된 신호를 곱하는 제 1 곱셈기가 더 구성되고, 상기 왈시 디커버와 상기 위상 로테이터 사이에는 상기 톤 발생부에서 출력된 톤 주파수와 상기 왈시 디커버에서 복구된 신호를 곱하는 제 2 곱셈기가 더 구성된다.
그리고 상기한 바와 같은 목적을 달성하기 위한 본 발명의 다른 실시예에 따르면, 수신 신호를 구분하기 위한 의사잡음 코드를 곱하는 제 1 곱셈기와, 상기 제 1 곱셈기에서 출력된 수신 신호를 주파수 에러 추정부에서 출력된 주파수 에러 추정 데이터와 곱하여 위상 추정부로 출력하는 제 2 곱셈기와, 상기 제 1 곱셈기에서 출력된 수신 신호와 주파수 에러 추정부에서 출력된 주파수 에러 추정 데이터와 곱하여 왈시 디커버로 출력하는 제 3 곱셈기와, 상기 제 2 곱셈기에서 출력된 데이터를 수신하여 위상 추정값을 출력하는 위상 추정부와, 상기 제 3 곱셈기에서 출력된 데이터를 수신하여 송신 데이터를 복구하는 왈시 디커버와, 상기 왈시 디커버에서 복구한 송신 데이터에서 위상 추정부에서 추정한 위상 에러를 보정한 송신 데이터를 출력하는 위상 로테이터로 구성된다.
바람직하게 상기 주파수 에러 추정부는 상기 위상 추정부에서 역확산된 파일럿 신호를 수신하여 역확산된 신호의 위상에 대한 미분을 취하여 주파수 에러를 측정하는 차분회로부와, 상기 차분 회로부에서 측정된 주파수에서 불요파를 제거하는 필터와, 상기 측정된 주파수 에러를 정정하기 위한 톤을 발생시키는 톤 발생부로 구성된다.
바람직하게 상기 톤 발생부는 동위상 톤(in-phase tone)을 위한 어드레스(address)와 상기 동위상과 90° 위상차를 갖는 톤(quadrature tone)을 위한 어드레스(address)를 위상 옵셋(phase offset)만큼 차이를 두어 관리하고, 시분할(time division)로 메모리부에 전달하는 어드레스 발생부와, 상기 동위상 톤(in-phase tone)을 위한 톤의 샘플 주파수와 상기 동위상과 90° 위상차를 갖는 톤(tone)의 샘플 주파수를 저장하고 있는 메모리부와, 상기 어드레스 발생부에서 출력되는 선택신호(SEL)에 따라 동위상 톤(in-phase tone) 주파수 또는 상기 동위상과 90° 위상차를 갖는 톤 주파수을 각각 제 1 래치와 제 2 래치로 출력하는 디먹스로 구성된다.
이하 첨부된 도면을 참조하여 본 발명 통신 시스템에서 주파수 에러 정정 장치 및 방법을 설명하기로 한다.
도 2는 본 발명 제 1 실시예에 따른 코드분할 다중접속 시스템에서의 주파수 에러 정정 장치를 나타낸 블록 구성도이다.
본 발명 제 1 실시예에 따른 코드분할 다중접속 시스템에서의 주파수 에러 정정 장치는 수신 신호 r(t)을 구분하기 위한 PN 코드를 곱하는 곱셈기(100)와, 상기 곱셈기(100)에서 출력된 수신 신호에서 송신 채널을 구분하여 데이터를 복구하는 왈시 디커버(110)와, 역시 곱셈기(100)에서 출력되는 수신신호에서 위상 및 주파수 에러를 추정하기 위한 위상 및 주파수 추정부(120)와, 왈시 디커버(100)에서 복구한 송신 데이터에서 위상 및 주파수 에러 추정부(120)에서 추정한 위상 및 주파수 에러를 보정한 송신 데이터를 출력하는 위상 로테이터(130)로 구성된다.
여기서 위상 및 주파수 에러 추정부(120)는 수신 신호 r(t)에서 파일롯 신호를 역확산하는 누산부(121)와 역확산된 신호의 위상에 대한 미분을 취하여 주파수 에러를 측정하는 차분회로부(122)와, 측정된 주파수에서 불요파를 제거하는 로우 패스 필터(LPF)(123)와, 측정된 주파수 에러를 정정하기 위한 톤(주파수)을 발생시키는 톤 발생부(124)와, 톤 발생부(124)에서 발생된 톤(tone)(주파수)을 누산부(121)의 출력값과 곱하여 파일롯 필터(127)로 출력하는 곱셈기(125)와, 역시 톤 발생부(124)에서 발생된 톤을 왈시 디커버(110)의 출력값과 곱하여 위상 로테이터(130)로 출력하는 곱셈기(126)와, 곱셈기(125)의 출력값에서 위상 에러를 추정하는 파일롯 필터(127)로 구성된다.
여기서 수신 신호는 수학식 1과 동일하다.
그리고 누산부(121)의 출력은 다음 식과 같다.
Figure 112001035539561-pat00009
왈시 디커버(110)의 출력은 다음 식과 같다.
Figure 112001035539561-pat00010
톤 발생부(124)의 출력은 다음 식과 같다.
Figure 112001035539561-pat00011
파일롯 필터(127)의 출력은 다음 식과 같다.
Figure 112001035539561-pat00012
Figure 112001035539561-pat00013
=
여기서,
Figure 112001035539561-pat00014
이다.
그리고 최종적으로 위상 로테이터(130)의 출력은 다음 식과 같다.
Figure 112001035539561-pat00015
Figure 112001035539561-pat00016
Figure 112001035539561-pat00017
× =
도 3은 본 발명 제 2 실시예에 따른 코드분할 다중접속 시스템에서의 주파수 에러 정정 장치를 나타낸 블록 구성도이다.
본 발명 제 2 실시예에 따른 코드분할 다중접속 시스템에서의 주파수 에러 정정 장치는 수신 신호 r(t)을 구분하기 위한 PN 코드를 곱하는 곱셈기(200)와, 상기 곱셈기(200)에서 출력된 수신 신호와 주파수 에러 추정부(250)에서 출력된 주파수 에러 추정 데이터와 곱하여 위상 추정부(240)로 출력하는 곱셈기(210)와, 역시 곱셈기(200)에서 출력된 수신 신호와 주파수 에러 추정부(250)에서 출력된 주파수 에러 추정 데이터와 곱하여 왈시 디커버(230)로 출력하는 곱셈기(220)와, 곱셈기(210)에서 출력된 데이터를 수신하여 위상 추정값을 출력하는 위상 추정부(240)와, 곱셈기(220)에서 출력된 데이터를 수신하여 송신 데이터를 복구하는 왈시 디커버(230)와, 왈시 디커버(230)에서 복구한 송신 데이터에서 위상 추정부(240)에서 추정한 위상 에러를 보정한 송신 데이터를 출력하는 위상 로테이터(260)로 구성된다.
여기서 위상 추정부(240)는 수신신호 r(t)(파일롯 신호)를 역확산하는 누산기(241)와 역확산된 파일럿 신호의 위상차를 추정하는 파일럿 필터(242)로 구성된다.
그리고 주파수 에러 추정부(250)는 위상 추정부(240)의 누산기(241)에서 역확산된 파일럿 신호를 수신하여 역확산된 신호의 위상에 대한 미분을 취하여 주파수 에러를 측정하는 차분회로부(251)와, 측정된 주파수에서 불요파를 제거하는 로우 패스 필터(LPF)(252)와, 측정된 주파수 에러를 정정하기 위한 톤을 발생시키는 톤 발생부(253)로 구성된다.
즉 일반적으로 코드분할 다중접속 방식 통신 시스템에서는 1개의 심볼(symbol)에 다수의 확산 팩터(spreading factor : SF)의 PN 칩(chip)이 맵핑(mapping)된다. 따라서 PN 칩 레이트(chip rate)는 심볼 레이트의(symbole rate)의 SF배만큼 높다.
도 2에서는 주파수 에러(frequency error) 보정을 심볼레이트로 처리한 것이고, 주파수 에러 추정부(frequency error estimator)가 기존 위상 추정기(phase estimator)와 결합된 형태의 것이라면, 도 3은 주파수 에러(frequency error) 보정을 PN 칩 레이트로 처리한 것으로 주파수 에러 추정기(250)와 위상 추정기(240)가 분리되어 구성된 것이다.
도 4는 도 2에 나타낸 본 발명 제 1 실시예에 따른 톤 발생부의 상세 블록 구성도이고, 도 5는 도 4에 나타낸 톤 발생부를 구비한 주파수 에러 정정 장치의 주파수 에러 정정 방법을 설명하기 위한 플로우차트이다.
본 발명 제 1 실시예에 나타낸 톤 발생부(300)는 도 2에 나탄내 톤 발생부(124)를 상세히 나타낸 것으로, 입력된 주파수 에러(frequency error)를 바탕으로 입력 주파수 에러의 극성이 포지티브(positive)일 때는 네가티브(negative) 주파수를, 그리고 입력 주파수 에러의 극성이 네가티브(negative)일 때는 포지티브(positive) 주파수의 톤를 위한 어드레스(address)를 발생시키고, 입력 주파수 에러의 크기가 클수록 높은 주파수, 그리고 입력 주파수 에러의 크기가 작을수록 낮은 주파수의 톤을 위한 어드레스를 발생시키는 어드레스 발생부(310)와, 어드레스 발생부(310)의 출력에 따라 리얼(real) 성분의 코사인 톤을 저장하는 제 1 메모리부(cosine tone memory)(320)와 사인 톤을 저장하는 제 2 메모리부(sine tone memory)(330) 및 제 1 메모리부(320)을 출력 신호를 래치하는 제 1 래치(340)와, 제 2 메모리부(330)의 출력 신호를 래치하는 제 2 래치(350)로 구성된다. 여기서 두개의 제 1, 제 2 메모리부(320,330)는 각각 동위상(in-phase)과 동위상과 90°의 위상차를 갖는 톤을 위한 샘플(sample)들이 저장되어있다.
이와 같은 본 발명 제 1 실시예를 도 2와 도 4를 참조하여 설명하면 우선 입력신호 r(t)은 먼저 곱셈기(100)에서 PN 코드와 곱해진 후 파일롯 경로(pilot path)와 심볼 경로(symbol path)로 분리된다.
파일롯 경로(Pilot path)의 신호는 누산기(121)를 통해 일정시간동안 역확산(despreading)된 후, 차분 회로부(122)와 곱셈기(125)로 전달된다.
차분회로부(122)는 입력신호의 위상(phase)에 대한 미분을 취하여, 주파수 에러(frequency error)를 만들고 이를 LPF(123)를 거쳐 톤 발생부(124)로 전달한다.
톤 발생부(124)는 입력된 주파수 에러를 바탕으로 동위상(in-phase) 톤과 동위상에 90。의 위상차를 갖는 성분의 톤을 발생시킨다.
톤 발생부(124)에는 두 개 제 1, 제 2 메모리부(320,330)가 각각 동위상와 동위상에 90。의 위상차를 갖는 성분의 톤 샘플들이 저장되어있으며 톤의 주파수는 어드레스 발생부(310)에 조절된다. 어드레스 발생부(310)는 입력 주파수 에러의 극성이 포지티브일때는 네가티브 주파수를, 그리고 입력 주파수 에러의 극성이 네가티브 일 때는 포지티브 주파수의 톤를 위한 어드레스를 발생시키며 입력 주파수 에러의 크기가 클수록 높은 주파수, 그리고 입력 주파수 에러의 크기가 작을수록 낮은 주파수의 톤을 위한 어드레스를 발생시킨다.
이때, 어드레스 발생부(310)는 톤의 한 주기에 해당하는 샘플이 저장되어 있는 제 1, 제 2 메모리부(320,330)의 어드레스를 가리키는 변수 A를 0으로 초기화시킨다(S10).
임의의 변수 A를 0으로 초기화한 상태에서 어드레스 발생부(310)는 주파수 에러(FreqErr)를 입력으로 받아들인다(S11).
어드레스 발생부(310)는 변수 A에서 주파수 에러(FreqErr)를 뺀 후, 다시 변수 A에 저장시킨다(S12). 이때 변수 0 ≤ A 〈 메모리 사이즈(이하 MS라 약칭 함)의 관계를 만족하도록 조절한다(0 ≤ A 〈 MS). 따라서 함수 f(A)를 어드레스 A의 샘플을 출력하는 메모리부로 모델링 할 때, f(A + n × MS) = f(A)가 성립된다.
이어서 어드레스를 가리키는 저장된 A가 0보다 작은가를 판단한다(S13).
판단결과(S13) A가 0보다 작다면 어드레스를 가리키는 저장된 A에 MS를 저장하여 결정된 변수 A를 톤을 저장하는 메모리부로 출력한다(S14,S17).
그러나 판단결과(S13) 어드레스를 가리키는 A가 0보다 작지 않다면, 어드레스를 가리키는 A가 MS보다 크거나 같은가를 판단한다(S15).
판단결과(S15) 어드레스를 가리키는 A가 MS보다 크거나 같으면, 어드레스를 가리키는 저장된 A에서 MS를 빼어 결정된 어드레스를 가리키는 변수 A를 톤 메모리부로 출력한다(S16,S17)
그러나 판단결과(S15) 어드레스를 가리키는 A가 MS보다 크거나 같지 않으면 저장된 A를 톤 메모리부로 출력한다(S17).
메모리부(320,330)에서는 어드레스 발생부(310)로부터 출력되는 어드레스를 가리키는 변수 A값의 어드레스에 해당된 샘플을 각각 제 1, 제 2 래치(340,350)로 출력시킨다.
도 6은 도 3에 나타낸 본 발명 제 2 실시예에 따른 톤 발생부의 상세 블록 구성도이고, 도 7은 도 6에 나타낸 톤 발생부를 구비한 주파수 에러 정정 장치의 주파수 에러 정정 방법을 설명하기 위한 플로우차트이다.
본 발명 제 2 실시예에 따른 톤 발생부는 도 3에 나타낸 톤 발생부를 상세히 나타낸 것으로, 동위상 톤(in-phase tone)을 위한 어드레스(address)과 동위상과 90° 위상차를 갖는 톤(quadrature tone)을 위한 어드레스(address)를 위상 옵셋(phase offset : PO)만큼 차이를 두어 관리하고, 시분할(time division)로 1개의 메모리부(420)에 전달하는 어드레스 발생부(410)와, 동위상 톤(in-phase tone)을 위한 톤과 동위상과 90° 위상차를 갖는 톤(tone)을 저장하고 있는 메모리부(420)와, 어드레스 발생부(410)에서 출력되는 선택신호(SEL)에 따라 동위상 톤(in-phase tone)과 동위상과 90° 위상차를 갖는 톤을 각각 제 1 래치(440)와 제 2 래치(450)로 출력하는 디먹스(430)로 구성된다.
즉, 어드레스 발생부(410)가 동위상을 위한 어드레스(address)와 동위상과 90° 위상차를 갖는 톤(quadrature tone)을 위한 어드레스를 PO(phase offset)만큼 차이를 두어 관리하고, 시분할(time division)로 1개의 메모리부(420)에 전달하고, 제 1 메모리부(420)의 출력신호는 디먹스(430)에서 어드레스 발생부(410)에서 출력 되는 선택신호에 따라 제 1, 제 2 래치(440,450)로 출력한다.
여기서 동위상 성분의 어드레스를 관리하는 변수를 A_i 라하고, 90°위상차를 갖는 성분의 어드레스를 과리하는 변수를 A_q로 별도 관리하여야 한다. 그리고 변수 A_i와 변수 A_q는 모두 {0,MS] 범위의 값으로써, PO(phase offset) 만큼의 차이를 가진다.
예를 들어 톤 메모리를 저장하고 있는 메모리부(420)에 16개의 샘플(sample)로 구성된 1주기의 사인파(sinewave)가 저장된 경우 메모리부 사이즈(MS)는 16이 된다.
그리고 코사인파(Cosine wave)는 사인 파(sine wave)에 비해 주기 앞서기 때문에 사인 톤(sine tone)의 어드레스(address)를 관리하는 변수의 값이 0일때, 코사인 톤(cosine tone)의 어드레스(address)를 관리하는 변수는 4를 가리키게 하면, 1개의 메모리부(420)를 사용해서 리얼(real) 성분(Cosine wave)과 가상(imaginary)성분(sine wave)을 가지는 복합 톤(complex tone)을 필요에 따라 발생시킬 수 있다.
이때, 도 7에 나타낸 바와 같이 본 발명 제 2 실시예에 따른 톤 발생부를 구비한 주파수 에러 정정 장치의 동작은, 기본적으로 본 발명 제 1 실시예에 따른 톤 발생부의 동작과 유사하지만 하나의 메모리에서 두 개의 출력 성분을 갖는 복합 톤을 시분할 방식으로 출력하여야 하므로, 다음과 같은 동작을 갖는다.
우선 어드레스 발생부는 톤의 한 주기에 해당하는 샘플이 저장되어 있는 메모리부의 어드레스를 가리키는 변수 A_i와 A_q를 0으로 초기화시킨다(S20).
어드레스 발생부는 주파수 에러(FreqErr)가 입력되면(S21), 변수 A_i에서 주파수 에러(FreqErr)를 뺀 후, 다시 변수 A_i에 저장시키고, 변수 A_q에서 주파수 에러(FreqErr)를 뺀 후, 다시 변수 A_q에 저장시킨다(S22).
이어서 우선 저장된 A_i가 0보다 작은가를 판단한다(S23).
판단결과(S23) A_i가 0보다 작다면 저장된 A_i에 MS를 더하여 결정된 변수 A_i를 메모리부로 출력하고, 동시에 디먹스(430)로는 i 선택신호를 출력한다(S24,S27).
그러나 판단결과(S23) A_i가 0보다 작지 않다면, A_i가 MS보다 크거나 같은가를 판단한다(S25).
판단결과(S25) A_i가 MS보다 크거나 같으면, 저장된 A_i에서 MS를 빼어 결정된 변수 A_i를 메모리부로 출력하고, 동시에 디먹스(430)로는 i 선택신호를 출력한다(S26,S27)
그러나 판단결과(S25) A_i가 MS보다 크거나 같지 않으면 저장된 A_i를 톤 메모리부로 출력하고, 동시에 디먹스(430)로는 i 선택신호를 출력한다(S27).
디먹스(430)에서는 메모리부(420)로부터 출력되는 값과 어드레스 발생부(410)의 선택 신호에 따라 해당된 샘플을 각각 제 1 래치(440)로 출력시킨다.
그 다음 저장된 A_q가 0보다 작은가를 판단한다(S28).
판단결과(S28) A_q가 0보다 작다면 저장된 A_q에 MS를 더하여 결정된 변수 A_q를 메모리부로 출력하고, 동시에 디먹스(430)로는 q 선택신호를 출력한다(S29,S32).
그러나 판단결과(S28) A_q가 0보다 작지 않다면, A_q가 MS보다 크거나 같은가를 판단한다(S30).
판단결과(S30) A_q가 MS보다 크거나 같으면, 저장된 A_q에서 MS를 빼어 결정된 변수 A_q를 메모리부로 출력하고, 동시에 디먹스(430)로는 q 선택신호를 출력한다(S31,S32)
그러나 판단결과(S30) A_q가 MS보다 크거나 같지 않으면 저장된 A_q를 톤 메모리부로 출력하고, 동시에 디먹스(430)로는 q 선택신호를 출력한다(S32).
디먹스(430)에서는 메모리부(420)로부터 출력되는 값과 어드레스 발생부(410)의 선택 신호에 따라 해당된 샘플을 각각 제 2 래치(450)로 출력시킨다.
본 발명에 따른 통신 시스템에서 주파수 에러 정정 장치 및 방법에 있어서는 사용자의 이동 속도에 따라 수신기에서 주파수 에러를 측정하여 이에 따른 톤을 발생시켜 주파수 에러를 줄일 수 있으므로 수신기의 성능을 향상시키는 효과가 있다.

Claims (10)

  1. 의사잡음 코드와 곱해진 입력신호를 역확산하는 단계;
    상기 역확산된 신호에서 주파수 에러를 측정하는 단계;
    상기 측정된 주파수 에러에 따라 상기 주파수 에러를 정정하기 위한 톤 주파수 신호를 발생하는 단계;및
    상기 톤 주파수 신호와 상기 역확산 신호의 곱(multiplier) 신호에 따라 주파수 에러를 보정하는 단계로 이루어지는 것을 특징으로 하는 통신 시스템에서 주파수 에러 정정 방법.
  2. 제 1 항에 있어서,
    상기 주파수 에러를 측정하는 단계는 상기 역확산된 신호를 미분하여 구하는 단계로 이루어지는 것을 특징으로 하는 통신 시스템에서 주파수 에러 정정 방법.
  3. 제 1 항에 있어서,
    상기 톤 주파수 신호를 발생하는 단계는 상기 측정된 주파수 에러에 따라 발생시킬 톤 주파수의 어드레스를 결정하는 단계;및
    상기 결정된 주파수 어드레스에 따라 메모리에서 샘플링된 톤 주파수를 발생시키는 단계로 이루어지는 것을 특징으로 하는 통신 시스템에서 주파수 에러 정정 방법.
  4. 의사잡음 코드와 곱해진 입력신호들을 역확산하는 누산기;
    상기 역확산된 신호들의 위상에 대한 미분을 취하여 주파수 에러를 측정하는 차분 회로부;
    상기 차분회로부에서 측정된 주파수 에러에 따라 상기 주파수 에러를 정정하기 위한 톤 주파수 신호를 발생시키는 톤 발생부;
    상기 톤 주파수 신호와 상기 역확산 신호의 곱(multiplier) 신호에 따라 위상 에러를 추정하는 파일롯 필터;및
    상기 파일롯 필터에서 추정한 위상 에러와 상기 입력신호의 송신 채널을 구분하기 위한 왈시 디커버를 거친 상기 입력 신호로부터 위상 에러를 복구하는 위상 로테이터로 구성된 것을 특징으로 하는 통신 시스템에서 주파수 에러 정정 장치.
  5. 제 4 항에 있어서,
    상기 톤 발생부는 상기 톤 발생부로 입력된 상기 측정된 주파수 에러의 극성과 반대되는 극성을 가지는 주파수의 톤을 위한 어드레스(address)를 발생시키는 어드레스 발생부;
    상기 어드레스 발생부의 출력 어드레스에 따라 리얼(real) 성분의 코사인 톤 샘플이 저장된 제 1 메모리부;
    사인 톤 샘플이 저장된 제 2 메모리부;
    상기 제 1 메모리부의 출력 신호를 래치하는 제 1 래치; 및
    제 2 메모리부의 출력 신호를 래치하는 제 2 래치로 구성됨을 특징으로 하는 통신 시스템에서 주파수 에러 정정 장치.
  6. 제 4 항에 있어서,
    상기 차분 회로부와 상기 톤 발생부 사이에는 상기 차분 회로부의 출력 주파수 중 불요파를 제거하기 위한 필터가 더 구성됨을 특징으로 하는 통신 시스템에서 주파수 에러 정정 장치.
  7. 제 4 항에 있어서,
    상기 누산기와 파일롯 필터 사이에는 상기 톤 발생부에서 출력된 톤 주파수와 상기 역확산된 신호를 곱하는 제 1 곱셈기가 더 구성되고,
    상기 왈시 디커버와 상기 위상 로테이터 사이에는 상기 톤 발생부에서 출력된 톤 주파수와 상기 왈시 디커버에서 복구된 신호를 곱하는 제 2 곱셈기가 더 구성된 것을 특징으로 하는 주파수 에러 정정 장치.
  8. 수신 신호를 구분하기 위한 의사잡음 코드를 곱하는 제 1 곱셈기;
    상기 제 1 곱셈기에서 출력된 수신 신호를 주파수 에러 추정부에서 출력된 주파수 에러 추정 데이터와 곱하여 위상 추정부로 출력하는 제 2 곱셈기;
    상기 제 1 곱셈기에서 출력된 수신 신호와 주파수 에러 추정부에서 출력된 주파수 에러 추정 데이터와 곱하여 왈시 디커버로 출력하는 제 3 곱셈기;
    상기 제 2 곱셈기에서 출력된 데이터를 수신하여 위상 추정값을 출력하는 위상 추정부;
    상기 제 3 곱셈기에서 출력된 데이터를 수신하여 송신 데이터를 복구하는 왈시 디커버;및
    상기 왈시 디커버에서 복구한 송신 데이터에서 위상 추정부에서 추정한 위상 에러를 보정한 송신 데이터를 출력하는 위상 로테이터로 구성됨을 특징으로 하는 통신 시스템에서 주파수 에러 정정 장치.
  9. 제 8 항에 있어서,
    상기 주파수 에러 추정부는 상기 위상 추정부에서 역확산된 파일럿 신호를 수신하여 역확산된 신호의 위상에 대한 미분을 취하여 주파수 에러를 측정하는 차분회로부;
    상기 차분 회로부에서 측정된 주파수에서 불요파를 제거하는 필터;및
    상기 측정된 주파수 에러를 정정하기 위한 톤을 발생시키는 톤 발생부로 구성됨을 특징으로 하는 주파수 에러 정정 장치.
  10. 제 9항에 있어서,
    상기 톤 발생부는 동위상 톤(in-phase tone)을 위한 어드레스(address)와 상기 동위상과 90° 위상차를 갖는 톤(quadrature tone)을 위한 어드레스(address)를 위상 옵셋(phase offset)만큼 차이를 두어 관리하고, 시분할(time division)로 메모리부에 전달하는 어드레스 발생부;
    상기 동위상 톤(in-phase tone)을 위한 톤의 샘플 주파수와 상기 동위상과 90° 위상차를 갖는 톤(tone)의 샘플 주파수를 저장하고 있는 메모리부;및
    상기 어드레스 발생부에서 출력되는 선택신호(SEL)에 따라 동위상 톤(in-phase tone) 주파수 또는 상기 동위상과 90° 위상차를 갖는 톤 주파수를 각각 제 1 래치와 제 2 래치로 출력하는 디먹스로 구성됨을 특징으로 하는 통신 시스템에서 주파수 에러 정정 장치.
KR1020010088415A 2001-12-29 2001-12-29 통신 시스템에서 주파수 에러 정정 장치 및 방법 KR100869500B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020010088415A KR100869500B1 (ko) 2001-12-29 2001-12-29 통신 시스템에서 주파수 에러 정정 장치 및 방법
US10/330,334 US6937673B2 (en) 2001-12-29 2002-12-30 Method of compensating frequency error in communication system and apparatus for the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010088415A KR100869500B1 (ko) 2001-12-29 2001-12-29 통신 시스템에서 주파수 에러 정정 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20030059549A KR20030059549A (ko) 2003-07-10
KR100869500B1 true KR100869500B1 (ko) 2008-11-19

Family

ID=19717940

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010088415A KR100869500B1 (ko) 2001-12-29 2001-12-29 통신 시스템에서 주파수 에러 정정 장치 및 방법

Country Status (2)

Country Link
US (1) US6937673B2 (ko)
KR (1) KR100869500B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100568069B1 (ko) * 2004-09-02 2006-04-05 한국전자통신연구원 Ｔｄｍａ 통신 시스템에서의 반송파 및 도플러 주파수오차 추정 장치 및 그 방법
US7831220B2 (en) * 2005-07-26 2010-11-09 Broadcom Corporation Methods and systems for calibrating for gain and phase imbalance and local oscillator feed-through
EP2256969B1 (en) * 2008-03-04 2018-08-15 NEC Corporation Signal multiplexing method, signal demultiplexing method, digital signal reference frequency correction method, multiplexer, demultiplexer, wireless communication system, and digital signal referency frequency corrector

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0621773A (ja) * 1992-06-30 1994-01-28 Fujitsu Ltd フィードフォワード型自動周波数制御回路
KR19980074053A (ko) * 1997-03-21 1998-11-05 윤종용 무선통신 레이크 수신기에서 자동 주파수 제어장치
KR19990078150A (ko) * 1998-03-25 1999-10-25 밀러 제리 에이 주파수 오프셋 및 잡음을 보상하는 코드 분할 다중 접속 및 분산 스펙트럼 시스템을 위한 적응 획득 시스템
JP2001077744A (ja) * 1999-09-03 2001-03-23 Fujitsu Ltd 移動通信システムにおける同期検波装置、送受信装置及び干渉除去装置
KR20010110802A (ko) * 1999-04-23 2001-12-13 밀러 럿셀 비 주파수 오프셋 보정을 위한 방법 및 장치
US6625237B2 (en) * 2001-07-31 2003-09-23 Motorola, Inc. Null-pilot symbol assisted fast automatic frequency control (AFC) system for coherent demodulation of continuous phase modulation (CPM) signals and method for implementing same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3200547B2 (ja) * 1995-09-11 2001-08-20 株式会社日立製作所 Ｃｄｍａ方式移動通信システム
US6201499B1 (en) * 1998-02-03 2001-03-13 Consair Communications Time difference of arrival measurement system
JP2000078060A (ja) * 1998-08-27 2000-03-14 Mitsubishi Electric Corp 適応等化器装置及び適応等化器の制御方法
US6304563B1 (en) * 1999-04-23 2001-10-16 Qualcomm Incorporated Method and apparatus for processing a punctured pilot channel
US6839388B2 (en) * 2001-01-22 2005-01-04 Koninklijke Philips Electronics N.V. System and method for providing frequency domain synchronization for single carrier signals
US7430191B2 (en) * 2001-09-10 2008-09-30 Qualcomm Incorporated Method and apparatus for performing frequency tracking based on diversity transmitted pilots in a CDMA communication system

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0621773A (ja) * 1992-06-30 1994-01-28 Fujitsu Ltd フィードフォワード型自動周波数制御回路
KR19980074053A (ko) * 1997-03-21 1998-11-05 윤종용 무선통신 레이크 수신기에서 자동 주파수 제어장치
KR19990078150A (ko) * 1998-03-25 1999-10-25 밀러 제리 에이 주파수 오프셋 및 잡음을 보상하는 코드 분할 다중 접속 및 분산 스펙트럼 시스템을 위한 적응 획득 시스템
KR20010110802A (ko) * 1999-04-23 2001-12-13 밀러 럿셀 비 주파수 오프셋 보정을 위한 방법 및 장치
JP2001077744A (ja) * 1999-09-03 2001-03-23 Fujitsu Ltd 移動通信システムにおける同期検波装置、送受信装置及び干渉除去装置
US6625237B2 (en) * 2001-07-31 2003-09-23 Motorola, Inc. Null-pilot symbol assisted fast automatic frequency control (AFC) system for coherent demodulation of continuous phase modulation (CPM) signals and method for implementing same

Also Published As

Publication number Publication date
US6937673B2 (en) 2005-08-30
KR20030059549A (ko) 2003-07-10
US20030123527A1 (en) 2003-07-03

Similar Documents

Publication Publication Date Title
US4922506A (en) Compensating for distortion in a communication channel
US8630331B2 (en) Method and system for spread spectrum signal acquisition
EP0892528B1 (en) Carrier recovery for DSSS signals
JP2800796B2 (ja) Ｃｄｍａ同期捕捉回路
US7505511B2 (en) Matched filter and spread spectrum receiver
JP3204925B2 (ja) Ｃｄｍａ通信システムにおける信号受信装置
CA2123735A1 (en) All digital maximum likelihood based spread spectrum receiver
JP3695316B2 (ja) スペクトラム拡散受信機の相関検出器
JPH07154300A (ja) 帯域拡散信号受信機の周波数誤差補正装置
US6094449A (en) Spread spectrum communication synchronization acquisition decoding apparatus
JP2002530903A (ja) Ｄｓ−ｓｓｃｄｍａ受信機用の周波数捕捉追跡方法とその装置
US8503504B2 (en) Method for estimating a carrier-frequency shift in a telecommunication signals receiver, notably a mobile device
KR100393647B1 (ko) 주파수 편차를 사용하여 스펙트럼 확산 통신 동기를 확립하는 방법 및 장치와 그 장치를 갖는 수신기
KR100869500B1 (ko) 통신 시스템에서 주파수 에러 정정 장치 및 방법
JP3193613B2 (ja) 相関ピーク検出型周波数誤差検出回路
JP2895399B2 (ja) 同期追従方法
JPH10308688A (ja) スペクトラム拡散通信用受信装置
KR20000018599A (ko) 직접 시퀀스 코드분할 다중액세스 시스템 수신기의채널 보상 장치
US6594324B1 (en) Correlation operation method and matched filter
EP1225706A1 (en) Radio receiving system
JP2000049881A (ja) 通信システム
CN108508460B (zh) 一种gnss信号载波跟踪方法及装置
KR100374028B1 (ko) 부호분할 다중접속 방식의 이동통신시스템에서 온-오프키잉 수신신호 검출 장치 및 방법
KR100374483B1 (ko) 평형 이중이진 복부호기를 사용하는 확산 시스템 및 그 확산 방법
KR100372287B1 (ko) 무선가입자망 시스템의 채널위상 추정장치

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121026

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131024

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20141024

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20151023

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee