KR101679345B1 - 고조파 추출 및 거부의 시스템들 및 방법들 - Google Patents
고조파 추출 및 거부의 시스템들 및 방법들 Download PDFInfo
- Publication number
- KR101679345B1 KR101679345B1 KR1020157011308A KR20157011308A KR101679345B1 KR 101679345 B1 KR101679345 B1 KR 101679345B1 KR 1020157011308 A KR1020157011308 A KR 1020157011308A KR 20157011308 A KR20157011308 A KR 20157011308A KR 101679345 B1 KR101679345 B1 KR 101679345B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- input
- output
- phase
- amplifier
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
- H03F1/3252—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using multiple parallel paths between input and output
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
- H03F3/602—Combinations of several amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/192—A hybrid coupler being used at the input of an amplifier circuit
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Amplifiers (AREA)
- Networks Using Active Elements (AREA)
Abstract
디바이스는 제 1 하이브리드를 포함하며, 여기서, 제 1 하이브리드의 제 1 입력은 제 1 입력 신호를 수신하도록 구성된 제 1 증폭기의 출력에 커플링된다. 제 2 하이브리드의 제 1 입력은, 제 2 입력 신호를 수신하도록 구성된 제 2 증폭기의 출력에 커플링된다. 디바이스는, 제 1 입력 신호를 수신하도록 구성된 제 1 위상 시프터, 및 제 2 입력 신호를 수신하도록 구성된 제 2 위상 시프터를 포함한다. 제 1 위상 시프터의 출력은 제 3 증폭기의 입력에 커플링되고, 제 3 증폭기의 출력은 제 2 하이브리드의 제 2 입력에 커플링된다. 제 2 위상 시프터의 출력은 제 4 증폭기의 입력에 커플링되고, 제 4 증폭기의 출력은 제 1 하이브리드의 제 2 입력에 커플링된다.
Description
[0001] 본 발명은 일반적으로 고조파(harmonic) 추출 및 거부에 관련된다.
[0002] 기술의 진보들은 더 작고 더 강력한 컴퓨팅 디바이스들을 초래해왔다. 예를 들어, 작고, 경량이며, 사용자들에 의해 용이하게 휴대되는 휴대용 무선 전화기들, 개인 휴대 정보 단말(PDA)들, 및 페이징 디바이스들과 같은 무선 컴퓨팅 디바이스들을 포함하는 다양한 휴대용 개인용 컴퓨팅 디바이스들이 현재 존재한다. 더 상세하게, 셀룰러 전화기들 및 인터넷 프로토콜(IP) 전화기들과 같은 휴대용 무선 전화기들은 무선 네트워크들을 통해 음성 및 데이터 패킷들을 통신할 수 있다. 휴대용 무선 전화기들은 또한, 일 밀리미터 내지 10 밀리미터의 범위(즉, 밀리미터-파 범위)의 파장들을 갖는 신호들을 송신 및/또는 수신할 수도 있다. 추가적으로, 많은 그러한 무선 전화기들은, 그에 포함된 다른 타입들의 디바이스들을 포함한다. 예를 들어, 무선 전화기들은 또한, 디지털 스틸(still) 카메라, 디지털 비디오 카메라, 디지털 레코더, 및 오디오 파일 플레이어를 포함할 수 있다. 또한, 그러한 무선 전화기들은, 인터넷에 액세스하는데 사용될 수 있는 웹 브라우저 애플리케이션과 같은 소프트웨어 애플리케이션들을 포함하는, 실행가능한 명령들을 프로세싱할 수 있다. 그로써, 이들 무선 전화기들은 상당한 컴퓨팅 능력들을 포함할 수 있다.
[0003] 무선 전화기들과 같은 컴퓨팅 디바이스들은 특정한 주파수를 갖는 신호를 사용할 수도 있다. 예를 들어, 특정한 주파수들을 갖는 신호들은 신호 프로세싱(예를 들어, 인코딩, 디코딩, 변조, 복조 등) 동작들 동안 사용될 수도 있다. 컴퓨팅 디바이스는 또한, 억제된 주파수 컴포넌트를 갖는 신호를 사용할 수도 있다. 다양한 방법들이 신호들을 생성하기 위하여 컴퓨팅 디바이스에 의해 구현될 수도 있다. 예를 들어, 특정한 주파수를 갖는 신호를 생성하는 방법은, 다른 신호의 특정한 고조파 컴포넌트를 추출하는 단계를 수반할 수도 있다. 다른 예로서, 억제된 주파수 컴포넌트를 갖는 신호를 생성하는 방법은, 다른 신호의 특정한 주파수 컴포넌트를 거부하는 단계를 수반할 수도 있다.
[0004] 종래의 필터링 접근법들은, 높은 주파수(예를 들어, 45GHz 또는 60GHz) 신호 생성을 위해 구현하기에 문제가 있고 값비쌀 수도 있다. 또한, 고조파 추출 방법들은, 프로세스, 전압 및 온도(PVT) 변화들에 민감할 수도 있다.
[0005] (예를 들어, 특정한 주파수를 갖는 신호를 생성하기 위한) 고조파 추출 및 (예를 들어, 특정한 억제된 주파수 컴포넌트를 갖는 신호를 생성하기 위한) 고조파 거부를 수행하는 시스템들 및 방법들이 기재된다. "하이브리드"로 본 명세서에서 또한 지칭되는 하이브리드 회로는, 입력 신호의 고조파 컴포넌트를 추출함으로써 특정한 주파수를 갖는 제 1 출력 신호를 생성하는데 사용될 수도 있다. 하이브리드 회로는 또한, 입력 신호의 특정한 고조파 컴포넌트를 실질적으로 거부함으로써, 억제된 주파수 컴포넌트를 갖는 제 2 출력 신호를 생성하는데 사용될 수도 있다. 하이브리드 회로는, 하이브리드 회로의 입력들에 제공된 신호들의 대응하는 고조파 컴포넌트들 사이의 위상 차이들에 기초하여, 입력 신호의 특정한 고조파 컴포넌트를 추출 및/또는 거부할 수도 있다. 예를 들어, 하이브리드 회로는, 제 1 비-선형 증폭기로부터 하이브리드 회로의 제 1 입력에서 제 1 신호를 수신하고, 제 2 비-선형 증폭기로부터 하이브리드 회로의 제 2 입력에서 제 2 신호를 수신할 수도 있다. 제 1 비-선형 증폭기는, 입력 신호를 수신하고, 하이브리드 회로의 제 1 입력에 제공되는 제 1 신호를 생성할 수도 있다. 제 2 비-선형 증폭기는, 위상 시프팅 회로로부터 위상 시프팅된 신호를 수신하고, 하이브리드 회로의 제 2 입력에 제공된 제 2 신호를 생성할 수도 있다. 위상 시프팅 회로는, 제 1 비-선형 증폭기에 제공된 동일한 입력 신호를 수신하고, 위상 시프팅된 신호를 생성할 수도 있다. 대안적으로, 위상 시프팅 회로는, 제 1 비-선형 증폭기에 제공된 입력 신호에 관련되는 제 2 입력 신호를 수신하고, 위상 시프팅된 신호를 생성할 수도 있다. 예를 들어, 제 1 비-선형 증폭기에 제공된 입력 신호 및 위상 시프팅 회로에 제공된 제 2 입력 신호는, 차동 입력 신호의 제 1 및 제 2 신호들일 수도 있다.
[0006] 입력 신호가 위상 시프트 없이 제 1 비-선형 증폭기에 제공되기 때문에, 제 1 비-선형 증폭기에 의해 생성된 제 1 신호의 고조파 컴포넌트들은 동일한 위상을 실질적으로 가질 수도 있다. 한편, 위상 시프팅된 신호에 기초하여 제 2 비-선형 증폭기에 의해 생성된 제 2 신호의 고조파 컴포넌트들은 상이한 위상들을 가질 수도 있다. 따라서, 제 1 신호 및 제 2 신호의 대응하는 고조파 컴포넌트들은 위상 차이들을 가질 수도 있다. 예를 들어, 제 1 비-선형 증폭기에 의해 생성된 제 1 신호의 제 1 고조파 컴포넌트 및 제 2 비-선형 증폭기에 의해 생성된 제 2 신호의 제 1 고조파 컴포넌트는 제 1 위상 차이를 가질 수도 있다. 제 1 신호의 제 3 고조파 컴포넌트 및 제 2 신호의 제 3 고조파 컴포넌트는, 제 1 위상 차이와는 상이한 제 2 위상 차이를 가질 수도 있다. 제 1 신호 및 제 2 신호의 대응하는 고조파 컴포넌트들의 위상 차이들에 기초하여, 하이브리드 회로는, 제 1 신호 및 제 2 신호의 제 3 고조파 컴포넌트들에 대응하는 주파수를 갖는 제 1 출력 신호를 생성할 수도 있다. 하이브리드 회로는 또한, 제 1 신호 및 제 2 신호의 제 3 고조파 컴포넌트들에 대응하는 억제된 주파수 컴포넌트를 갖는 제 2 출력 신호를 생성할 수도 있다. 2개의 하이브리드 회로들을 사용함으로써, 특정한 주파수를 갖는 제 1 차동 출력 신호 및 억제된 주파수 컴포넌트를 갖는 제 2 차동 출력 신호가 생성될 수도 있다. 2개의 하이브리드 회로들을 사용함으로써, 특정한 주파수를 갖는 제 1 차동 출력 신호 및 억제된 주파수 컴포넌트를 갖는 제 2 차동 출력 신호가 생성될 수도 있다.
[0007] 특정한 실시예에서, 디바이스는, 입력 신호들의 제 1 쌍을 통해 수신된 분할 전력(splitting power)에 기초하여 출력 신호들의 제 1 쌍을 생성하도록 구성된 제 1 하이브리드를 포함한다. 제 1 하이브리드의 제 1 입력은 제 1 증폭기의 출력에 커플링될 수도 있다. 제 1 증폭기는 제 1 입력 신호를 수신하도록 구성될 수도 있다. 디바이스는 또한, 입력 신호들의 제 2 쌍을 통해 수신된 분할 전력에 기초하여 출력 신호들의 제 2 쌍을 생성하도록 구성된 제 2 하이브리드를 포함할 수도 있다. 제 2 하이브리드의 제 1 입력은 제 2 증폭기의 출력에 커플링될 수도 있다. 제 2 증폭기는 제 2 입력 신호를 수신하도록 구성될 수도 있다. 디바이스는, 제 1 입력 신호를 수신하며, 제 1 입력 신호의 위상으로부터 제 1 양만큼 위상 시프팅되는 제 1 위상 시프팅된 신호를 출력하도록 구성된 제 1 위상 시프터를 더 포함할 수도 있다. 제 1 위상 시프터의 출력은 제 3 증폭기의 입력에 커플링될 수도 있고, 제 3 증폭기의 출력은 제 2 하이브리드의 제 2 입력에 커플링될 수도 있다. 디바이스는 또한, 제 2 입력 신호를 수신하며, 제 2 입력 신호의 위상으로부터 제 2 양만큼 위상 시프팅되는 제 2 위상 시프팅된 신호를 출력하도록 구성된 제 2 위상 시프터를 포함할 수도 있다. 제 2 위상 시프터의 출력은 제 4 증폭기의 입력에 커플링될 수도 있고, 제 4 증폭기의 출력은 제 1 하이브리드의 제 2 입력에 커플링될 수도 있다.
[0008] 다른 특정한 실시예에서, 디바이스는, 입력 신호들의 제 1 쌍을 통해 수신된 분할 전력에 기초하여 출력 신호들의 제 1 쌍을 생성하도록 구성된 제 1 하이브리드를 포함한다. 제 1 하이브리드의 제 1 입력은 제 1 증폭기의 출력에 커플링될 수도 있다. 제 1 증폭기는 제 1 입력 신호를 수신하도록 구성될 수도 있다. 디바이스는 또한, 입력 신호들의 제 2 쌍을 통해 수신된 분할 전력에 기초하여 출력 신호들의 제 2 쌍을 생성하도록 구성된 제 2 하이브리드를 포함할 수도 있다. 제 2 하이브리드의 제 1 입력은 제 2 증폭기의 출력에 커플링될 수도 있다. 제 2 증폭기는 제 2 입력 신호를 수신하도록 구성될 수도 있다. 디바이스는, 제 1 입력 신호를 수신하며, 제 1 입력 신호의 위상으로부터 제 1 양만큼 위상 시프팅되는 제 1 위상 시프팅된 신호를 출력하도록 구성된 제 1 위상 시프터를 더 포함할 수도 있다. 제 1 위상 시프터의 출력은 제 3 증폭기의 입력에 커플링될 수도 있고, 제 3 증폭기의 출력은 제 1 하이브리드의 제 2 입력에 커플링된다. 디바이스는 또한, 제 2 입력 신호를 수신하며, 제 2 입력 신호의 위상으로부터 제 2 양만큼 위상 시프팅되는 제 2 위상 시프팅된 신호를 출력하도록 구성된 제 2 위상 시프터를 포함할 수도 있다. 제 2 위상 시프터의 출력은 제 4 증폭기의 입력에 커플링될 수도 있고, 제 4 증폭기의 출력은 제 2 하이브리드의 제 2 입력에 커플링될 수도 있다.
[0009] 다른 특정한 실시예에서, 방법은, 제 1 증폭기에서 제 1 입력 신호를 수신하며, 제 1 증폭된 신호를 생성하기 위해 제 1 입력 신호를 증폭하는 단계를 포함한다. 제 1 증폭된 신호는, 제 1 증폭기에 의해 출력되고, 제 1 하이브리드의 제 1 입력에 커플링된다. 방법은, 제 2 증폭기에서 제 2 입력 신호를 수신하며, 제 2 증폭된 신호를 생성하기 위해 제 2 입력 신호를 증폭하는 단계를 포함할 수도 있다. 제 2 증폭된 신호는, 제 2 증폭기에 의해 출력되고, 제 2 하이브리드의 제 1 입력에 커플링된다. 방법은, 제 1 위상 시프터에서 제 1 입력 신호를 수신하며, 제 1 위상 시프팅된 신호를 생성하기 위해 제 1 입력 신호를 위상 시프팅하는 단계를 더 포함할 수도 있다. 제 1 위상 시프팅된 신호는, 제 1 위상 시프터에 의해 출력되고 제 3 증폭기의 입력에 커플링되며, 제 3 증폭기의 출력은 제 2 하이브리드의 제 2 입력에 커플링될 수도 있다. 방법은 또한, 제 2 위상 시프터에서 제 2 입력 신호를 수신하며, 제 2 위상 시프팅된 신호를 생성하기 위해 제 2 입력 신호를 위상 시프팅하는 단계를 포함할 수도 있다. 제 2 위상 시프팅된 신호는 제 2 위상 시프터에 의해 출력되고 제 4 증폭기의 입력에 커플링되며, 제 4 증폭기의 출력은 제 1 하이브리드의 제 2 입력에 커플링될 수도 있다.
[0010] 다른 특정한 실시예에서, 방법은, 제 1 증폭기에서 제 1 입력 신호를 수신하며, 제 1 증폭된 신호를 생성하기 위해 제 1 입력 신호를 증폭하는 단계를 포함한다. 제 1 증폭된 신호는, 제 1 증폭기에 의해 출력되고, 제 1 하이브리드의 제 1 입력에 커플링된다. 방법은, 제 2 증폭기에서 제 2 입력 신호를 수신하며, 제 2 증폭된 신호를 생성하기 위해 제 2 입력 신호를 증폭하는 단계를 포함할 수도 있다. 제 2 증폭된 신호는, 제 2 증폭기에 의해 출력되고, 제 2 하이브리드의 제 1 입력에 커플링된다. 방법은, 제 1 위상 시프터에서 제 1 입력 신호를 수신하며, 제 1 위상 시프팅된 신호를 생성하기 위해 제 1 입력 신호를 위상 시프팅하는 단계를 더 포함할 수도 있다. 제 1 위상 시프팅된 신호는, 제 1 위상 시프터에 의해 출력되고 제 3 증폭기의 입력에 커플링되며, 제 3 증폭기의 출력은 제 1 하이브리드의 제 2 입력에 커플링될 수도 있다. 방법은 또한, 제 2 위상 시프터에서 제 2 입력 신호를 수신하며, 제 2 위상 시프팅된 신호를 생성하기 위해 제 2 입력 신호를 위상 시프팅하는 단계를 포함할 수도 있다. 제 2 위상 시프팅된 신호는 제 2 위상 시프터에 의해 출력되고 제 4 증폭기의 입력에 커플링되며, 제 4 증폭기의 출력은 제 2 하이브리드의 제 2 입력에 커플링될 수도 있다.
[0011] 다른 특정한 실시예에서, 장치는, 제 1 출력 신호 및 제 2 출력 신호를 생성하기 위한 제 1 수단을 포함한다. 제 1 출력 신호는 제 2 출력 신호로부터 위상 시프팅될 수도 있다. 생성하기 위한 제 1 수단의 제 1 입력은, 증폭하기 위한 제 1 수단의 출력에 커플링될 수도 있다. 증폭하기 위한 제 1 수단은 제 1 입력 신호를 수신하도록 구성될 수도 있다. 장치는 또한, 제 3 출력 신호 및 제 4 출력 신호를 생성하기 위한 제 2 수단을 포함할 수도 있다. 제 3 출력 신호는 제 4 출력 신호로부터 위상 시프팅될 수도 있다. 생성하기 위한 제 2 수단의 제 1 입력은 증폭하기 위한 제 2 수단의 출력에 커플링될 수도 있다. 증폭하기 위한 제 2 수단은 제 2 입력 신호를 수신하도록 구성될 수도 있다. 장치는, 제 1 입력 신호를 수신하도록 구성된 위상 시프팅하기 위한 제 1 수단을 더 포함할 수도 있다. 위상 시프팅하기 위한 제 1 수단의 출력은 증폭하기 위한 제 3 수단의 입력에 커플링될 수도 있으며, 증폭하기 위한 제 3 수단의 출력은 생성하기 위한 제 2 수단의 제 2 입력에 커플링될 수도 있다. 장치는 또한, 제 2 입력 신호를 수신하도록 구성된 위상 시프팅하기 위한 제 2 수단을 포함할 수도 있다. 위상 시프팅하기 위한 제 2 수단의 출력은 증폭하기 위한 제 4 수단의 입력에 커플링될 수도 있으며, 증폭하기 위한 제 4 수단의 출력은 생성하기 위한 제 1 수단의 제 2 입력에 커플링될 수도 있다.
[0012] 다른 특정한 실시예에서, 장치는, 제 1 출력 신호 및 제 2 출력 신호를 생성하기 위한 제 1 수단을 포함한다. 제 1 출력 신호는 제 2 출력 신호로부터 위상 시프팅될 수도 있다. 생성하기 위한 제 1 수단의 제 1 입력은, 증폭하기 위한 제 1 수단의 출력에 커플링될 수도 있다. 증폭하기 위한 제 1 수단은 제 1 입력 신호를 수신하도록 구성될 수도 있다. 장치는 또한, 제 3 출력 신호 및 제 4 출력 신호를 생성하기 위한 제 2 수단을 포함할 수도 있다. 제 3 출력 신호는 제 4 출력 신호로부터 위상 시프팅될 수도 있다. 생성하기 위한 제 2 수단의 제 1 입력은 증폭하기 위한 제 2 수단의 출력에 커플링될 수도 있으며, 증폭하기 위한 제 2 수단은 제 2 입력 신호를 수신하도록 구성될 수도 있다. 장치는, 제 1 입력 신호를 수신하도록 구성된 위상 시프팅하기 위한 제 1 수단을 더 포함할 수도 있다. 위상 시프팅하기 위한 제 1 수단의 출력은 증폭하기 위한 제 3 수단의 입력에 커플링될 수도 있으며, 증폭하기 위한 제 3 수단의 출력은 생성하기 위한 제 1 수단의 제 2 입력에 커플링될 수도 있다. 장치는 또한, 제 2 입력 신호를 수신하도록 구성된 위상 시프팅하기 위한 제 2 수단을 포함할 수도 있다. 위상 시프팅하기 위한 제 2 수단의 출력은 증폭하기 위한 제 4 수단의 입력에 커플링될 수도 있으며, 증폭하기 위한 제 4 수단의 출력은 생성하기 위한 제 2 수단의 제 2 입력에 커플링될 수도 있다.
[0013] 기재된 실시예들 중 적어도 하나에 의해 제공된 하나의 특정한 이점은 입력 신호의 고조파 컴포넌트들의 분리이다. 입력 신호의 고조파 컴포넌트들을 분리시킴으로써, 입력 신호의 원하는 고조파 컴포넌트가 추출될 수도 있고, 입력 신호의 특정한 고조파 컴포넌트가 거부될 수도 있다.
[0014] 본 발명의 다른 양상들, 이점들, 및 특성들은, 다음의 섹션들, 즉 도면의 간단한 설명, 상세한 설명, 및 청구항들을 포함하는 전체 명세서의 검토 이후 명백해질 것이다.
[0015] 도 1은, 고조파 추출 및 거부를 수행하도록 동작가능한 디바이스의 특정한 실시예의 블록도이다.
[0016] 도 2는 고조파 추출 및 거부를 수행하도록 동작가능한 디바이스의 다른 특정한 실시예의 블록도이다.
[0017] 도 3은 도 1의 디바이스를 포함하는 시스템의 특정한 예시적인 실시예의 블록도이다.
[0018] 도 4는, 도 1의 디바이스 및 도 2의 디바이스를 포함하는 시스템의 특정한 예시적인 실시예의 다이어그램이다.
[0019] 도 5는 도 1의 디바이스를 동작시키는 방법의 특정한 예시적인 실시예의 흐름도이다.
[0020] 도 6은 도 2의 디바이스를 동작시키는 방법의 특정한 예시적인 실시예의 흐름도이다.
[0021] 도 7은 고조파 추출 및 거부 회로를 포함하는 무선 디바이스의 블록도이다.
[0016] 도 2는 고조파 추출 및 거부를 수행하도록 동작가능한 디바이스의 다른 특정한 실시예의 블록도이다.
[0017] 도 3은 도 1의 디바이스를 포함하는 시스템의 특정한 예시적인 실시예의 블록도이다.
[0018] 도 4는, 도 1의 디바이스 및 도 2의 디바이스를 포함하는 시스템의 특정한 예시적인 실시예의 다이어그램이다.
[0019] 도 5는 도 1의 디바이스를 동작시키는 방법의 특정한 예시적인 실시예의 흐름도이다.
[0020] 도 6은 도 2의 디바이스를 동작시키는 방법의 특정한 예시적인 실시예의 흐름도이다.
[0021] 도 7은 고조파 추출 및 거부 회로를 포함하는 무선 디바이스의 블록도이다.
[0022] 도 1을 참조하면, 고조파 추출 및 거부를 수행하도록 동작가능한 디바이스의 특정한 실시예가 도시되고 일반적으로 (100)으로 지정된다. 디바이스(100)는 제 1 하이브리드(102) 및 제 2 하이브리드(104)를 포함한다. "하이브리드 회로들"로 본 명세서에서 또한 지칭되는 제 1 하이브리드(102) 및 제 2 하이브리드(104) 각각은, 본 명세서에 추가적으로 설명되는 바와 같이, 입력들의 쌍의 대응하는 고조파 컴포넌트들의 위상 차이들에 기초하여, 고조파 추출 및 고조파 거부를 수행하도록 동작가능할 수도 있다.
[0023] 통상적으로, 하이브리드는, 특정한 라디오주파수(RF)(예를 들어, 마이크로파) 애플리케이션들에서 전력 커플링 디바이스로서 사용된다. 예를 들어, 하이브리드는 제 1 입력 포트, 제 1 출력 포트, 및 제 2 출력 포트를 가질 수도 있다. 하이브리드는, 제 1 출력 포트와 제 2 출력 포트 사이의 제 1 입력 포트에 적용된 전력을 분할할 수도 있다. 하이브리드는 또한, 격리된(isolate) 포트로 지칭되고 역방향 전력 커플링을 위해 사용되는 제 4 포트(예를 들어, 제 2 입력 포트)를 가질 수도 있다. 몇몇 구현들에서, 하이브리드 내의 송신 라인(들)은 1/4 파장(λ/4)만큼 상이한 길이들을 가질 수도 있으며, 출력 포트들에서의 신호들 사이에 90도 위상 차이를 초래한다. 그러한 하이브리드는 90도 하이브리드로 지칭될 수도 있다. 그러나, 출력 신호들의 더 높은 차수의 고조파들은 90도보다 큰 위상 차이를 가질 수도 있다. 예를 들어, 2차의 고조파들은 180도의 위상 차이를 가질 수도 있고, 3차의 고조파들은 270도(즉, -90도)의 위상 차이를 가질 수도 있다. 고조파들 사이의 위상 차이들은, 특정한 고조파들을 소거(cancel)시키면서 다른 고조파들을 추출하는데 사용될 수도 있다. 예를 들어, 90도 하이브리드의 2개의 입력 포트들에 동위상(in-phase) 신호들을 적용하는 것 대신에, 90도의 위상 차이가 그 입력 신호들 사이에 도입될 수도 있다. 90도의 위상 차이를 도입하는 것은 본 명세서에서 추가적으로 설명되는 바와 같이, 2차의 고조파의 소거 및 1차 고조파 및/또는 3차 고조파의 선택적인 추출 또는 억제를 초래할 수도 있다. 특정한 실시예에서, 제 1 하이브리드(102) 및 제 2 하이브리드(104)는 본 명세서에서 추가적으로 설명되는 바와 같이, 2개의 입력들 및 2개의 출력들을 갖는 90도 하이브리드들이다.
[0024] 디바이스(100)는 또한, 제 1 증폭기(106), 제 2 증폭기(108), 제 3 증폭기(110), 및 제 4 증폭기(112)를 포함한다. 제 1 증폭기(106) 및 제 4 증폭기(112)는 제 1 하이브리드(102)에 커플링될 수도 있다. 제 2 증폭기(108) 및 제 3 증폭기(110)는 제 2 하이브리드(104)에 커플링될 수도 있다. 디바이스(100)는 제 1 위상 시프터(116) 및 제 2 위상 시프터(118)를 더 포함한다. 제 1 위상 시프터(116)의 출력은 제 3 증폭기(110)의 입력에 커플링될 수도 있으며, 제 2 위상 시프터(118)의 출력은 제 4 증폭기(112)의 입력에 커플링될 수도 있다.
[0025] 특정한 실시예에서, 제 1 입력 라인(130)은, 제 1 증폭기(106)의 입력 및 제 1 위상 시프터(116)의 입력에 커플링된다. 제 2 입력 라인(132)은, 제 2 증폭기(108)의 입력 및 제 2 위상 시프터(118)의 입력에 커플링된다. 예시하기 위해, 제 1 증폭기(106) 및 제 1 위상 시프터(116)는 제 1 입력 라인(130)을 통해 제 1 입력 신호(vip)를 수신할 수도 있고, 제 2 증폭기(108) 및 제 2 위상 시프터(118)는 제 2 입력 라인(132)을 통해 제 2 입력 신호(vim)를 수신할 수도 있다.
[0026] 특정한 실시예에서, 제 1 입력 신호(vip)는 차동 입력 신호(vip, vim)의 제 1 신호일 수도 있고, 제 2 입력 신호(vim)는 차동 입력 신호(vip, vim)의 제 2 신호일 수도 있다. 예를 들어, 제 1 입력 신호(vip) 및 제 2 입력 신호(vim)는 서로에 상보적일 수도 있다. 예시하기 위해, 제 2 입력 신호(vim)는 제 1 입력 신호(vip)로부터 180도 위상 시프팅될 수도 있다.
[0027] 특정한 실시예에서, 제 1 위상 시프터(116)는, 제 1 위상 시프팅된 신호(ps1)를 생성하고, 제 1 위상 시프팅된 신호(ps1)를 제 3 증폭기(110)에 제공하도록 구성될 수도 있다. 예시하기 위해, 제 1 위상 시프터(116)는, 제 1 입력 신호(vip)를 위상 시프팅함으로써 제 1 위상 시프팅된 신호(ps1)를 생성할 수도 있다. 예를 들어, 제 1 위상 시프터(116)는 90도 위상 시프터일 수도 있으며, 제 1 입력 신호(vip)는 대략 0도 위상을 가질 수도 있다. 제 1 위상 시프터(116)는 제 1 위상 시프터(116)의 출력에서, 제 1 입력 신호(vip)의 위상으로부터 대략 90도만큼 위상 시프팅되는 제 1 위상 시프팅된 신호(ps1)를 생성할 수도 있다.
[0028] 특정한 실시예에서, 제 2 위상 시프터(118)는, 제 2 위상 시프팅된 신호(ps2)를 생성하고, 제 2 위상 시프팅된 신호(ps2)를 제 4 증폭기(112)에 제공하도록 구성될 수도 있다. 예시하기 위해, 제 2 위상 시프터(118)는, 제 2 입력 신호(vim)를 위상 시프팅함으로써 제 2 위상 시프팅된 신호(ps2)를 생성할 수도 있다. 예를 들어, 제 2 위상 시프터(118)는 90도 위상 시프터일 수도 있으며, 제 2 입력 신호(vim)는 대략 0도 위상을 가질 수도 있다. 제 2 위상 시프터(118)는 제 2 위상 시프터(118)의 출력에서, 제 2 입력 신호(vim)의 위상으로부터 대략 90도만큼 위상 시프팅되는 제 2 위상 시프팅된 신호(ps2)를 생성할 수도 있다. 다른 비-제한적인 예로서, 제 2 입력 신호(vim)가 대략 180도 위상을 가지면, 제 2 위상 시프터(118)는, 대략 270도(즉, -90도) 위상을 갖는 제 2 위상 시프팅된 신호(ps2)를 생성하기 위해 대략 90도만큼 제 2 입력 신호(vim)의 위상을 시프팅할 수도 있다.
[0029] 특정한 실시예에서, 제 1 증폭기(106)는 제 1 입력 신호(vip)를 증폭함으로써 제 1 신호(ao1)(예를 들어, 제 1 증폭된 신호)를 생성하도록 구성될 수도 있고, 제 2 증폭기(108)는 제 2 입력 신호(vim)를 증폭함으로써 제 2 신호(ao2)(예를 들어, 제 2 증폭된 신호)를 생성하도록 구성될 수도 있다. 제 3 증폭기(110)는, 제 1 입력 신호(vip)를 위상 시프팅함으로써 제 1 위상 시프터(116)에 의해 생성되는 제 1 위상 시프팅된 신호(ps1)를 증폭함으로써 제 3 신호(ao3)(예를 들어, 제 3 증폭된 신호)를 생성하도록 구성될 수도 있다. 제 4 증폭기(112)는, 제 2 입력 신호(vim)를 위상 시프팅함으로써 제 2 위상 시프터(118)에 의해 생성되는 제 2 위상 시프팅된 신호(ps2)를 증폭함으로써 제 4 신호(ao4)(예를 들어, 제 4 증폭된 신호)를 생성하도록 구성될 수도 있다. 특정한 실시예에서, 제 1 증폭기(106), 제 2 증폭기(108), 제 3 증폭기(110), 및 제 4 증폭기(112) 각각은 단일 n-채널 금속-산화물-반도체(NMOS) 트랜지스터 또는 단일 p-채널 금속-산화물-반도체(PMOS) 트랜지스터일 수도 있다.
[0030] 특정한 실시예에서, 제 1 증폭기(106)는 비-선형 특징들을 가질 수도 있다. 예를 들어, 수학식 (1)은, 제 1 증폭기(106)에 제공되는 제 1 입력 신호(vip)와 제 1 증폭기(106)에 의해 생성되는 제 1 신호(ao1) 사이의 관계를 표현할 수도 있다. 예시하기 위해, 수학식 (1)에서, x는 입력 신호를 표현하고, y는 출력 신호를 표현한다.
[0032] 제 1 항 a1x는 출력 y의 제 1 고조파 컴포넌트를 표현할 수도 있고, 제 2 항 a2x2는 출력 y의 제 2 고조파 컴포넌트를 표현할 수도 있으며, 제 3 항 a3x3는 출력 y의 제 3 고조파 컴포넌트를 표현할 수도 있다.
[0033] 예를 들어, x＝cos(wt＋θ)이면, 다음과 같다.
[0035] 예를 들어, 제 1 증폭기(106)에 대해, 제 1 증폭기(106)에 제공된 제 1 입력 신호(vip)가 0도 위상을 가지면, 제 1 증폭기(106)에 의해 생성된 제 1 신호(ao1)는, 0도 위상을 각각 갖는 제 1 고조파 컴포넌트 및 제 3 고조파 컴포넌트를 가질 수도 있다. 제 1 증폭기(106)에 제공된 제 1 입력 신호(vip)가 대략 180도 위상을 가지면, 제 1 신호(ao1)는, 대략 180도 위상을 각각 갖는 제 1 고조파 컴포넌트 및 제 3 고조파 컴포넌트를 가질 수도 있다. 제 1 입력 신호(vip)가 대략 0도 및 대략 180도 둘 모두 이외의 위상을 가지면, 제 1 신호(ao1)의 제 1 고조파 컴포넌트의 위상은, 제 1 증폭기(106)의 비선형 특징들 때문에, 제 1 신호(ao1)의 제 3 고조파 컴포넌트의 위상과는 상이할 수도 있다.
[0036] 특정한 실시예에서, 제 2 증폭기(108)는 비선형 특징들을 가질 수도 있다. 예시하기 위해, 수학식 (1) 및 수학식 (2)는, 제 2 증폭기(108)에 제공된 제 2 입력 신호(vim)와 제 2 증폭기(108)에 의해 생성된 제 2 신호(ao2) 사이의 관계를 표현할 수도 있다. 예를 들어, 제 2 입력 신호(vim)가 0도 위상을 가지면, 제 2 신호(ao2)는, 0도 위상을 각각 갖는 제 1 고조파 컴포넌트 및 제 3 고조파 컴포넌트를 가질 수도 있다. 다른 비-제한적인 예로서, 제 2 입력 신호(vim)가 대략 180도 위상을 가지면, 제 2 신호(ao2)는, 대략 180도 위상을 각각 갖는 제 1 고조파 컴포넌트 및 제 3 고조파 컴포넌트를 가질 수도 있다. 제 2 입력 신호(vim)가 대략 0도 및 대략 180도 둘 모두 이외의 위상을 가지면, 제 2 신호(ao2)의 제 1 고조파 컴포넌트의 위상은, 제 2 증폭기(108)의 비선형 특징들 때문에 제 2 신호(ao2)의 제 3 고조파 컴포넌트의 위상과는 상이할 수도 있다.
[0037] 특정한 실시예에서, 제 3 증폭기(110)는 비선형 특징들을 가질 수도 있다. 예시하기 위해, 수학식 (1) 및 수학식 (2)는, 제 3 증폭기(110)에 제공된 제 1 위상 시프팅된 신호(ps1)와 제 3 증폭기(110)에 의해 생성된 제 3 신호(ao3) 사이의 관계를 표현할 수도 있다. 예를 들어, 제 1 위상 시프팅된 신호(ps1)가 0도 위상을 가지면, 제 3 신호(ao3)는, 0도 위상을 각각 갖는 제 1 고조파 컴포넌트 및 제 3 고조파 컴포넌트를 가질 수도 있다. 다른 비-제한적인 예로서, 제 1 위상 시프팅된 신호(ps1)가 대략 180도 위상을 가지면, 제 3 신호(ao3)는, 대략 180도 위상을 각각 갖는 제 1 고조파 컴포넌트 및 제 3 고조파 컴포넌트를 가질 수도 있다. 제 1 위상 시프팅된 신호(ps1)가 대략 0도 및 대략 180도 둘 모두와는 상이한 위상을 가지면, 제 3 신호(ao3)의 제 1 고조파 컴포넌트의 위상은, 제 3 증폭기(110)의 비선형 특징들 때문에 제 3 신호(ao3)의 제 3 고조파 컴포넌트의 위상과는 상이할 수도 있다. 예를 들어, 제 1 위상 시프팅된 신호(ps1)가 대략 90도 위상을 가지면, 제 3 신호(ao3)의 제 1 고조파 컴포넌트는 대략 90도 위상을 가질 수도 있고, 제 3 신호(ao3)의 제 3 고조파 컴포넌트는 대략 270도(즉, -90도) 위상을 가질 수도 있다.
[0038] 특정한 실시예에서, 제 4 증폭기(112)는 비선형 특징들을 가질 수도 있다. 예시하기 위해, 수학식 (1) 및 수학식 (2)는, 제 4 증폭기(112)에 제공된 제 2 위상 시프팅된 신호(ps2)와 제 4 증폭기(112)에 의해 생성된 제 4 신호(ao4) 사이의 관계를 표현할 수도 있다. 예를 들어, 제 4 증폭기(112)에 제공된 제 2 위상 시프팅된 신호(ps2)가 0도 위상을 가지면, 제 4 증폭기(112)에 의해 생성된 제 4 신호(ao4)는, 0도 위상을 각각 갖는 제 1 고조파 컴포넌트 및 제 3 고조파 컴포넌트를 가질 수도 있다. 다른 비-제한적인 예로서, 제 4 증폭기(112)에 제공된 제 2 위상 시프팅된 신호(ps2)가 대략 180도 위상을 가지면, 제 4 증폭기(112)에 의해 생성된 제 4 신호(ao4)는, 대략 180도 위상을 각각 갖는 제 1 고조파 컴포넌트 및 제 3 고조파 컴포넌트를 가질 수도 있다. 제 2 위상 시프팅된 신호(ps2)가 대략 0도 및 대략 180도 둘 모두와는 상이한 위상을 가지면, 제 4 신호(ao4)의 제 1 고조파 컴포넌트의 위상은, 제 4 증폭기(112)의 비선형 특징들 때문에 제 4 신호(ao4)의 제 3 고조파 컴포넌트의 위상과는 상이할 수도 있다. 예를 들어, 제 2 위상 시프팅된 신호(ps2)가 대략 90도 위상을 가지면, 제 4 신호(ao4)의 제 1 고조파 컴포넌트는 대략 90도 위상을 가질 수도 있고, 제 4 신호(ao4)의 제 3 고조파 컴포넌트는 대략 270도(즉, -90도) 위상을 가질 수도 있다. 다른 비-제한적인 예로서, 제 2 위상 시프팅된 신호(ps2)가 대략 270도(즉, -90도) 위상을 가지면, 제 4 신호(ao4)의 제 1 고조파 컴포넌트는 대략 270도(즉, -90도) 위상을 가질 수도 있으며, 제 4 신호(ao4)의 제 3 고조파 컴포넌트는 대략 -270도(즉, 90도) 위상을 가질 수도 있다.
[0039] 특정한 실시예에서, 제 1 하이브리드는 2개의 입력들 및 2개의 출력들을 가지며, 입력 신호들의 제 1 쌍을 통해 수신된 분할 전력에 기초하여 출력 신호들의 제 1 쌍을 생성할 수도 있다. 제 2 하이브리드는 2개의 입력들 및 2개의 출력들을 가질 수도 있으며, 입력 신호들의 제 2 쌍을 통해 수신된 분할 전력에 기초하여 출력 신호들의 제 2 쌍을 생성할 수도 있다. 예를 들어, 제 1 하이브리드(102)의 제 1 입력은 제 1 증폭기(106)의 출력에 커플링될 수도 있고, 제 1 하이브리드(102)의 제 2 입력은 제 4 증폭기(112)의 출력에 커플링될 수도 있다. 유사하게, 제 2 하이브리드(104)의 제 1 입력은 제 2 증폭기(108)의 출력에 커플링될 수도 있고, 제 2 하이브리드(104)의 제 2 입력은 제 3 증폭기(110)의 출력에 커플링될 수도 있다. 예시하기 위해, 제 1 증폭기(106)는 제 1 하이브리드(102)의 제 1 입력에 제 1 신호(ao1)를 제공할 수도 있으며, 제 2 증폭기(108)는 제 2 하이브리드(104)의 제 1 입력에 제 2 신호(ao2)를 제공할 수도 있다. 유사하게, 제 3 증폭기(110)는 제 2 하이브리드(104)의 제 2 입력에 제 3 신호(ao3)를 제공할 수도 있으며, 제 4 증폭기(112)는 제 1 하이브리드(102)의 제 2 입력에 제 4 신호(ao4)를 제공할 수도 있다.
[0040] 특정한 실시예에서, 제 1 하이브리드(102)는 90도 하이브리드일 수도 있다. 제 1 하이브리드(102)는 출력 신호들의 제 1 쌍을 출력하도록 구성될 수도 있다. 예를 들어, 제 1 하이브리드(102)는 제 1 하이브리드(102)의 제 1 출력(120)에서 제 1 출력 신호(vo1p)를 출력하도록 구성될 수도 있다. 제 1 하이브리드(102)는 또한, 제 1 하이브리드(102)의 제 2 출력(124)에서 제 2 출력 신호(vo2p)를 출력하도록 구성될 수도 있다. 예를 들어, 제 1 하이브리드(102)는, 제 1 신호(ao1)의 대응하는 고조파 컴포넌트들과 제 4 신호(ao4)의 고조파 컴포넌트들 사이의 위상 차이들에 기초하여, 제 1 출력 신호(vo1p) 및 제 2 출력 신호(vo2p)를 생성할 수도 있다.
[0041] 예시하기 위해, 제 4 신호(ao4)의 제 1 고조파 컴포넌트와 제 1 신호(ao1)의 제 1 고조파 컴포넌트 사이의 위상 차이는, 제 4 신호(ao4)의 제 3 고조파 컴포넌트와 제 1 신호(ao1)의 제 3 고조파 사이의 위상 차이와는 상이할 수도 있다. 예를 들어, 제 1 신호(ao1)의 제 1 고조파 컴포넌트 및 제 1 신호(ao1)의 제 3 고조파 컴포넌트 각각은 대략 0도 위상을 가질 수도 있다. 제 2 입력 신호(vim)가 180도 위상을 가지면, 제 4 신호(ao4)의 제 1 고조파 컴포넌트는 대략 270도(즉, -90도) 위상을 가질 수도 있으며, 제 4 신호(ao4)의 제 3 고조파 컴포넌트는 대략 90도 위상을 가질 수도 있다. 따라서, 제 4 신호(ao4)의 제 1 고조파 컴포넌트와 제 1 신호(ao1)의 제 1 고조파 컴포넌트 사이의 위상 차이는 대략 270도(즉, -90도)일 수도 있으며, 제 4 신호(ao4)의 제 3 고조파 컴포넌트와 제 1 신호(ao1)의 제 3 고조파 컴포넌트 사이의 위상 차이는 대략 90도일 수도 있다.
[0042] 예를 들어, 제 1 하이브리드(102)는, 제 4 신호(ao4)의 제 3 고조파 컴포넌트와 제 1 신호(ao1)의 제 3 고조파 컴포넌트 사이의 대략 90도 위상 차이에 기초하여 제 1 출력 신호(vo1p)를 생성할 수도 있다. 예를 들어, 제 1 출력 신호(vo1p)는, 제 1 신호(ao1)의 제 3 고조파 컴포넌트 및 제 4 신호(ao4)의 제 3 고조파 컴포넌트에 대응하는 주파수를 가질 수도 있다. 예시하기 위해, 제 1 입력 신호(vip)가 15GHz 주파수를 가지면, 제 1 신호(ao1)의 제 3 고조파 컴포넌트는 45GHz 주파수를 가질 수도 있다. 유사하게, 제 2 입력 신호(vim)가 15GHz 주파수를 가지면, 제 4 신호(ao4)의 제 3 고조파 컴포넌트는 45GHz 주파수를 가질 수도 있다. 따라서, 제 1 하이브리드(102)는, 제 1 출력 신호(vo1p)가 45GHz 주파수를 갖도록 제 1 출력 신호(vo1p)를 생성할 수도 있다. 제 1 하이브리드(102)는 또한, 제 4 신호(ao4)의 제 1 고조파 컴포넌트와 제 1 신호(ao1)의 제 1 고조파 컴포넌트 사이의 대략 -90도 위상 차이에 기초하여 제 2 출력 신호(vo2p)를 생성할 수도 있다. 예를 들어, 제 2 출력 신호(vo2p)는, 제 1 신호(ao1)의 제 1 고조파 컴포넌트 및 제 4 신호(ao4)의 제 1 고조파 컴포넌트에 대응하는 주파수를 가질 수도 있다. 예시하기 위해, 제 1 입력 신호(vip)가 15GHz 주파수를 가지면, 제 1 신호(ao1)의 제 1 고조파 컴포넌트는 15GHz 주파수를 가질 수도 있다. 유사하게, 제 2 입력 신호(vim)가 15GHz 주파수를 가지면, 제 4 신호(ao4)의 제 1 고조파 컴포넌트는 15GHz 주파수를 가질 수도 있다. 따라서, 제 1 하이브리드(102)는, 제 2 출력 신호(vo2p)가 15GHz 주파수를 갖도록 제 2 출력 신호(vo2p)를 생성할 수도 있다. 제 1 하이브리드(102)는 또한, 제 2 출력 신호(vo2p)를 생성할 시에 제 1 신호(ao1)의 제 3 고조파 컴포넌트 및 제 4 신호(ao4)의 제 3 고조파 컴포넌트를 실질적으로 거부할 수도 있다. 따라서, 제 2 출력 신호(vo2p)는 실질적으로 억제된 제 3 고조파 컴포넌트(즉, 제 2 출력 신호(vo2p)의 제 3 고조파 주파수에서의 실질적으로 억제된 스펙트럼 에너지)를 가질 수도 있다.
[0043] 제 1 신호(ao1) 및 제 4 신호(ao4)가 제 1 입력 신호(vip) 및 제 2 입력 신호(vim)로부터 각각 도출되기 때문에, 제 1 출력 신호(vo1p)의 주파수는, 제 1 입력 신호(vip)의 제 3 고조파 컴포넌트 및 제 2 입력 신호(vim)의 제 3 고조파 컴포넌트에 대응할 수도 있다. 유사하게, 제 2 출력 신호(vo2p)의 주파수는, 제 1 입력 신호(vip)의 제 1 고조파 컴포넌트 및 제 2 입력 신호(vim)의 제 1 고조파 컴포넌트에 대응할 수도 있다.
[0044] 특정한 실시예에서, 제 2 하이브리드(104)는 90도 하이브리드일 수도 있다. 제 2 하이브리드(104)는 출력 신호들의 제 2 쌍을 출력하도록 구성될 수도 있다. 예를 들어, 제 2 하이브리드(104)는 제 2 하이브리드(104)의 제 1 출력(122)에서 제 1 출력 신호(vo1m)를 출력하도록 구성될 수도 있다. 제 2 하이브리드(104)는 또한, 제 2 하이브리드(104)의 제 2 출력(126)에서 제 2 출력 신호(vo2m)를 출력하도록 구성될 수도 있다. 예를 들어, 제 2 하이브리드(104)는, 제 2 신호(ao2)의 대응하는 고조파 컴포넌트들과 제 3 신호(ao3)의 고조파 컴포넌트들 사이의 위상 차이들에 기초하여, 제 1 출력 신호(vo1m) 및 제 2 출력 신호(vo2m)를 생성할 수도 있다.
[0045] 예시하기 위해, 제 3 신호(ao3)의 제 1 고조파 컴포넌트와 제 2 신호(ao2)의 제 1 고조파 컴포넌트 사이의 위상 차이는, 제 3 신호(ao3)의 제 3 고조파 컴포넌트와 제 2 신호(ao2)의 제 3 고조파 사이의 위상 차이와는 상이할 수도 있다. 예를 들어, 제 2 입력 신호(vim)가 180도 위상을 가지면, 제 2 신호(ao2)의 제 1 고조파 컴포넌트 및 제 2 신호(ao2)의 제 3 고조파 컴포넌트 각각은 대략 180도 위상을 가질 수도 있다. 제 3 신호(ao3)의 제 1 고조파 컴포넌트는 대략 90도 위상을 가질 수도 있으며, 제 3 신호(ao3)의 제 3 고조파 컴포넌트는 대략 270도(즉, -90도) 위상을 가질 수도 있다. 따라서, 제 3 신호(ao3)의 제 1 고조파 컴포넌트와 제 2 신호(ao2)의 제 1 고조파 컴포넌트 사이의 위상 차이는 대략 -90도일 수도 있으며, 제 3 신호(ao3)의 제 3 고조파 컴포넌트와 제 2 신호(ao2)의 제 3 고조파 컴포넌트 사이의 위상 차이는 대략 90도일 수도 있다.
[0046] 제 2 하이브리드(104)는, 제 3 신호(ao3)의 제 3 고조파 컴포넌트와 제 2 신호(ao2)의 제 3 고조파 컴포넌트 사이의 대략 90도 위상 차이에 기초하여 제 1 출력 신호(vo1m)를 생성할 수도 있다. 예를 들어, 제 1 출력 신호(vo1m)는, 제 2 신호(ao2)의 제 3 고조파 컴포넌트 및 제 3 신호(ao3)의 제 3 고조파 컴포넌트에 대응하는 주파수를 가질 수도 있다. 예시하기 위해, 제 1 입력 신호(vim)가 15GHz 주파수를 가지면, 제 2 신호(ao2)의 제 3 고조파 컴포넌트는 45GHz 주파수를 가질 수도 있다. 유사하게, 제 1 입력 신호(vip)가 15GHz 주파수를 가지면, 제 3 신호(ao3)의 제 3 고조파 컴포넌트는 45GHz 주파수를 가질 수도 있다. 따라서, 제 2 하이브리드(104)는, 제 1 출력 신호(vo1m)가 45GHz 주파수를 갖도록 제 1 출력 신호(vo1m)를 생성할 수도 있다. 제 2 하이브리드(104)는 또한, 제 3 신호(ao3)의 제 1 고조파 컴포넌트와 제 2 신호(ao2)의 제 1 고조파 컴포넌트 사이의 대략 -90도 위상 차이에 기초하여, 제 2 출력 신호(vo2m)를 생성할 수도 있다. 예를 들어, 제 2 출력 신호(vo2m)는, 제 2 신호(ao2)의 제 1 고조파 컴포넌트 및 제 3 신호(ao3)의 제 1 고조파 컴포넌트에 대응하는 주파수를 가질 수도 있다. 예시하기 위해, 제 1 입력 신호(vim)가 15GHz 주파수를 가지면, 제 2 신호(ao2)의 제 1 고조파 컴포넌트는 15GHz 주파수를 가질 수도 있다. 유사하게, 제 1 입력 신호(vip)가 15GHz 주파수를 가지면, 제 3 신호(ao3)의 제 1 고조파 컴포넌트는 15GHz 주파수를 가질 수도 있다. 따라서, 제 2 하이브리드(104)는, 제 2 출력 신호(vo2m)가 15GHz 주파수를 갖도록 제 2 출력 신호(vo2m)를 생성할 수도 있다. 제 2 하이브리드(104)는 또한, 제 2 출력 신호(vo2m)를 생성할 시에 제 2 신호(ao2)의 제 3 고조파 컴포넌트 및 제 3 신호(ao3)의 제 3 고조파 컴포넌트를 실질적으로 거부할 수도 있다. 따라서, 제 2 출력 신호(vo2m)는 실질적으로 억제된 제 3 고조파 컴포넌트(즉, 제 2 출력 신호(vo2m)의 제 3 고조파 주파수에서의 실질적으로 억제된 스펙트럼 에너지)를 가질 수도 있다.
[0047] 제 2 신호(ao2) 및 제 3 신호(ao3)가 제 1 입력 신호(vim) 및 제 1 입력 신호(vip)로부터 각각 도출되기 때문에, 제 1 출력 신호(vo1m)의 주파수는, 제 1 입력 신호(vip)의 제 3 고조파 컴포넌트 및 제 2 입력 신호(vim)의 제 3 고조파 컴포넌트에 대응할 수도 있다. 유사하게, 제 2 출력 신호(vo2m)의 주파수는, 제 1 입력 신호(vip)의 제 1 고조파 컴포넌트 및 제 2 입력 신호(vim)의 제 1 고조파 컴포넌트에 대응할 수도 있다.
[0048] 특정한 실시예에서, 제 1 출력 신호(vo1p) 및 제 1 출력 신호(vo1m)는, 제 1 차동 출력 신호(vo1p, vo1m)의 제 1 신호 및 제 2 신호를 형성할 수도 있다. 유사하게, 제 2 출력 신호(vo2p) 및 제 2 출력 신호(vo2m)는, 제 2 차동 출력 신호(vo2p, vo2m)의 제 1 신호 및 제 2 신호를 형성할 수도 있다
[0049] 동작 동안, 제 1 증폭기(106) 및 제 1 위상 시프터(116)는 제 1 입력 신호(vip)를 수신할 수도 있고, 제 2 증폭기(108) 및 제 2 위상 시프터(118)는 제 2 입력 신호(vim)를 수신할 수도 있다. 예를 들어, 제 1 입력 신호(vip)는 대략 0도 위상을 가질 수도 있으며, 제 2 입력 신호(vim)는 대략 180도 위상을 가질 수도 있다. 제 1 위상 시프터(116)는, 대략 90도 위상을 갖는 제 1 위상 시프팅된 신호(ps1)를 생성하기 위해, 예를 들어, 대략 90도만큼 제 1 입력 신호(vip)를 시프팅할 수도 있다. 유사하게, 제 2 위상 시프터(118)는, 대략 270도(즉, -90도) 위상을 갖는 제 2 위상 시프팅된 신호(ps2)를 생성하기 위해, 예를 들어, 대략 90도만큼 제 2 입력 신호(vim)를 시프팅할 수도 있다.
[0050] 제 1 증폭기(106)는, 제 1 입력 신호(vip)에 기초하여 제 1 신호(ao1)를 생성할 수도 있다. 제 1 입력 신호(vip)가 대략 0도 위상을 갖기 때문에, 제 1 신호(ao1)의 제 1 고조파 컴포넌트 및 제 1 신호(ao1)의 제 3 고조파 컴포넌트 각각은 대략 0도 위상을 가질 수도 있다. 제 2 증폭기(108)는 제 2 입력 신호(vim)에 기초하여 제 2 신호(ao2)를 생성할 수도 있다. 제 2 입력 신호(vim)가 대략 180도 위상을 갖기 때문에, 제 2 신호(ao2)의 제 1 고조파 컴포넌트 및 제 2 신호(ao2)의 제 3 고조파 컴포넌트 각각은 대략 180도 위상을 가질 수도 있다.
[0051] 제 3 증폭기(110)는, 제 1 입력 신호(vip)에 기초하여 생성되는 제 1 위상 시프팅된 신호(ps1)에 기초하여 제 3 신호(ao3)를 생성할 수도 있다. 제 1 위상 시프팅된 신호(ps1)가 대략 90도 위상을 갖기 때문에, 제 3 신호(ao3)의 제 1 고조파 컴포넌트는 90도 위상을 가질 수도 있으며, 제 3 신호(ao3)의 제 3 고조파 컴포넌트는 대략 270도(즉, -90도) 위상을 가질 수도 있다. 제 4 증폭기(112)는, 제 2 입력 신호(vim)에 기초하여 생성되는 제 2 위상 시프팅된 신호(ps2)에 기초하여 제 4 신호(ao4)를 생성할 수도 있다. 제 2 위상 시프팅된 신호(ps2)가 대략 -90도 위상을 갖기 때문에, 제 4 신호(ao4)의 제 1 고조파 컴포넌트는 대략 -90도 위상을 가질 수도 있으며, 제 4 신호(ao4)의 제 3 고조파 컴포넌트는 대략 -270도(즉, 90도) 위상을 가질 수도 있다.
[0052] 제 1 하이브리드(102)는, 제 1 신호(ao1)의 제 3 고조파 컴포넌트 및 제 4 신호(ao4)의 제 3 고조파 컴포넌트에 대응하는 주파수를 갖는 제 1 출력 신호(vo1p)를 생성할 수도 있다. 제 1 하이브리드(102)는 또한, 제 1 신호(ao1)의 제 1 고조파 컴포넌트 및 제 4 신호(ao4)의 제 1 고조파 컴포넌트에 대응하는 주파수를 갖는 제 2 출력 신호(vo2p)를 생성할 수도 있다. 예를 들어, 차동 입력 신호(vip, vim)의 주파수가 대략 15GHz이면, 제 1 신호(ao1)의 제 1 고조파 컴포넌트 및 제 4 신호(ao4)의 제 1 고조파 컴포넌트는 또한 대략 15GHz 주파수를 가질 수도 있으며, 제 1 신호(ao1)의 제 3 고조파 컴포넌트 및 제 4 신호(ao4)의 제 3 고조파 컴포넌트는 대략 45GHz 주파수를 가질 수도 있다. 따라서, 제 1 출력 신호(vo1p)의 주파수는 대략 45GHz일 수도 있고, 제 2 출력 신호(vo2p)의 주파수는 대략 15GHz일 수도 있다. 부가적으로, 제 2 출력 신호(vo2p)는 (즉, 차동 입력 신호(vip, vim)의 제 3 고조파 컴포넌트에 대응하는) 45GHz에서 실질적으로 억제된 주파수 컴포넌트를 가질 수도 있다.
[0053] 제 2 하이브리드(104)는, 제 2 신호(ao2)의 제 3 고조파 컴포넌트 및 제 3 신호(ao3)의 제 3 고조파 컴포넌트에 대응하는 주파수를 갖는 제 1 출력 신호(vo1m)를 생성할 수도 있다. 제 2 하이브리드(104)는 또한, 제 2 신호(ao2)의 제 1 고조파 컴포넌트 및 제 3 신호(ao3)의 제 1 고조파 컴포넌트에 대응하는 주파수를 갖는 제 2 출력 신호(vo2m)를 생성할 수도 있다. 예를 들어, 차동 입력 신호(vip, vim)의 주파수가 대략 15GHz이면, 제 2 신호(ao2)의 제 1 고조파 컴포넌트 및 제 3 신호(ao3)의 제 1 고조파 컴포넌트는 또한 대략 15GHz 주파수일 수도 있으며, 제 2 신호(ao2)의 제 3 고조파 컴포넌트 및 제 3 신호(ao3)의 제 3 고조파 컴포넌트는 대략 45GHz 주파수일 수도 있다. 따라서, 제 1 출력 신호(vo1m)의 주파수는 또한 대략 45GHz일 수도 있고, 제 2 출력 신호(vo2m)의 주파수는 대략 15GHz일 수도 있다. 부가적으로, 제 2 출력 신호(vo2m)는 (즉, 차동 입력 신호(vip, vim)의 제 3 고조파 컴포넌트에 대응하는) 45GHz에서 실질적으로 억제된 주파수 컴포넌트를 가질 수도 있다.
[0054] 차동 입력 신호(vip, vim)의 고조파 컴포넌트들을 분리시킴으로써, 원하는 주파수를 갖는 제 1 차동 출력 신호(vo1p, vo1m)는, 차동 입력 신호(vip, vim)의 특정한 고조파 컴포넌트를 추출함으로써 생성될 수도 있다. 특정한 고조파 컴포넌트를 추출함으로써, 제 1 차동 출력 신호(vo1p, vo1m)는, 차동 입력 신호(vip, vim)의 주파수보다 더 높은 원하는 주파수를 가질 수도 있다. 예를 들어, 더 높은 주파수를 가짐으로써, 차동 출력 신호(vo1p, vo1m)는 더 높은 레이트로 신호를 송신 및/또는 수신하는데 사용될 수도 있다. 부가적으로, 차동 입력 신호(vip, vim)의 고조파 컴포넌트들을 분리시킴으로써, 억제된 고조파 컴포넌트를 갖는 제 2 차동 출력 신호(vo2p, vo2m)는, 차동 입력 신호(vip, vim)의 특정한 고조파 컴포넌트를 거부함으로써 생성될 수도 있다. 억제된 고조파 컴포넌트를 갖는 제 2 차동 출력 신호(vo2p, vo2m)를 사용하는 것은, 차동 입력 신호(vip, vim)로부터 억제된 고조파 컴포넌트를 필터링 아웃(filter out)하기 위해 필터(예를 들어, LC 탱크 회로)를 사용할 필요성을 실질적으로 제거할 수도 있다.
[0055] 디바이스(100)의 동작이 0도 위상을 갖는 제 1 입력 신호(vip) 및 대략 180도 위상을 갖는 제 2 입력 신호(vim)에 기초하여 상술되지만, 다른 실시예들에서, 제 1 입력 신호(vip) 및 제 2 입력 신호(vim)는 다른 위상 값들을 가질 수도 있다. 부가적으로, 제 1 위상 시프터(116) 및 제 2 위상 시프터(118) 각각이 대략 90도만큼 대응하는 입력 신호를 시프팅한다는 것에 기초하여 디바이스(100)의 동작이 상술되지만, 다른 실시예들에서, 제 1 위상 시프터(116) 및 제 2 위상 시프터(118) 각각은 상이한 양만큼 대응하는 입력 신호를 시프팅할 수도 있다. 예를 들어, 제 1 위상 시프터(116) 및 제 2 위상 시프터(118) 각각은 대략 270도만큼 대응하는 입력 신호를 시프팅할 수도 있다.
[0056] 도 2를 참조하면, 고조파 추출 및 거부를 수행하도록 동작가능한 디바이스의 다른 특정한 실시예가 도시되고 일반적으로 (200)으로 지정된다. 디바이스(200)는 제 1 하이브리드(102) 및 제 2 하이브리드(104)를 포함한다. 디바이스(200)는 또한, 제 1 증폭기(106), 제 2 증폭기(108), 제 3 증폭기(110), 및 제 4 증폭기(112)를 포함한다. 제 1 증폭기(106) 및 제 3 증폭기(110)는 제 1 하이브리드(102)에 커플링될 수도 있다. 제 2 증폭기(108) 및 제 4 증폭기(112)는 제 2 하이브리드(104)에 커플링될 수도 있다. 디바이스(200)는 제 1 위상 시프터(116) 및 제 2 위상 시프터(118)를 더 포함한다.
[0057] 특정한 실시예에서, 제 1 입력 라인(130)은, 제 1 증폭기(106)의 입력 및 제 1 위상 시프터(116)의 입력에 커플링된다. 제 2 입력 라인(132)은, 제 2 증폭기(108)의 입력 및 제 2 위상 시프터(118)의 입력에 커플링된다. 제 1 위상 시프터(116)의 출력은 제 3 증폭기(110)의 입력에 커플링될 수도 있고, 제 2 위상 시프터(118)의 출력은 제 4 증폭기(112)의 입력에 커플링될 수도 있다. 특정한 실시예에서, 제 1 위상 시프터(116) 및 제 2 위상 시프터(118)는, 도 1의 제 1 위상 시프터(116) 및 제 2 위상 시프터(118)에 각각 대응할 수도 있으며, 도 1에 대해 설명된 방식으로 동작할 수도 있다.
[0058] 특정한 실시예에서, 제 1 증폭기(106)의 출력은 제 1 하이브리드(102)의 제 1 입력에 커플링되고, 제 3 증폭기(110)의 출력은 제 1 하이브리드(102)의 제 2 입력에 커플링된다. 유사하게, 제 2 증폭기(108)의 출력은 제 2 하이브리드(104)의 제 1 입력에 커플링될 수도 있고, 제 4 증폭기(112)의 출력은 제 2 하이브리드(104)의 제 2 입력에 커플링될 수도 있다. 예시하기 위해, 제 1 증폭기(106)는 제 1 하이브리드(102)의 제 1 입력에 제 1 신호(ao1)를 제공할 수도 있고, 제 2 증폭기(108)는 제 2 하이브리드(104)의 제 1 입력에 제 2 신호(ao2)를 제공할 수도 있다. 유사하게, 제 3 증폭기(110)는 제 1 하이브리드(102)의 제 2 입력에 제 3 신호(ao3)를 제공할 수도 있고, 제 4 증폭기(112)는 제 2 하이브리드(104)의 제 2 입력에 제 4 신호(ao4)를 제공할 수도 있다. 특정한 실시예에서, 제 1 증폭기(106), 제 2 증폭기(108), 제 3 증폭기(110), 및 제 4 증폭기(112)는, 도 1의 제 1 증폭기(106), 제 2 증폭기(108), 제 3 증폭기(110), 및 제 4 증폭기(112)에 각각 대응할 수도 있으며, 도 1에 대해 설명된 방식으로 동작할 수도 있다.
[0059] 특정한 실시예에서, 제 1 하이브리드(102)는, 제 3 신호(ao3)의 제 1 고조파 컴포넌트와 제 1 신호(ao1)의 제 1 고조파 컴포넌트 사이의 위상 차이에 기초하여 제 1 출력 신호(vo1p)를 생성할 수도 있다. 예를 들어, 제 1 출력 신호(vo1p)는, 제 1 신호(ao1)의 제 1 고조파 컴포넌트 및 제 3 신호(ao3)의 제 1 고조파 컴포넌트에 대응하는 주파수를 가질 수도 있다. 제 1 신호(ao1) 및 제 3 신호(ao3)가 제 1 입력 신호(vip)로부터 도출되기 때문에, 제 1 출력 신호(vo1p)의 주파수는 제 1 입력 신호(vip)의 제 1 고조파 컴포넌트에 대응할 수도 있다. 특정한 실시예에서, 제 1 하이브리드(102)는, 제 1 출력 신호(vo1p)를 생성할 시에, 제 1 신호(ao1)의 제 3 고조파 컴포넌트 및 제 3 신호(ao3)의 제 3 고조파 컴포넌트를 실질적으로 거부할 수도 있다. 따라서, 제 1 하이브리드(102)는, 제 1 출력 신호(vo1p)가 실질적으로 억제된 제 3 고조파 컴포넌트를 갖도록 제 1 출력 신호(vo1p)를 생성할 수도 있다.
[0060] 특정한 실시예에서, 제 1 하이브리드(102)는, 제 3 신호(ao3)의 제 3 고조파 컴포넌트 및 제 1 신호(ao1)의 제 3 고조파 컴포넌트 사이의 위상 차이에 기초하여, 제 2 출력 신호(vo2p)를 생성할 수도 있다. 예를 들어, 제 2 출력 신호(vo2p)는, 제 1 신호(ao1)의 제 3 고조파 컴포넌트 및 제 3 신호(ao3)의 제 3 고조파 컴포넌트에 대응하는 주파수를 가질 수도 있다. 제 1 신호(ao1) 및 제 3 신호(ao3)가 제 1 입력 신호(vip)로부터 도출되기 때문에, 제 2 출력 신호(vo2p)의 주파수는 또한, 제 1 입력 신호(vip)의 제 3 고조파 컴포넌트에 대응할 수도 있다.
[0061] 특정한 실시예에서, 제 2 하이브리드(104)는, 제 4 신호(ao4)의 제 1 고조파 컴포넌트 및 제 2 신호(ao2)의 제 1 고조파 컴포넌트 사이의 위상 차이에 기초하여, 제 1 출력 신호(vo1m)를 생성할 수도 있다. 예를 들어, 제 1 출력 신호(vo1m)는, 제 2 신호(ao2)의 제 1 고조파 컴포넌트 및 제 4 신호(ao4)의 제 1 고조파 컴포넌트에 대응하는 주파수를 가질 수도 있다. 제 2 신호(ao2) 및 제 4 신호(ao4)가 제 2 입력 신호(vim)로부터 도출되기 때문에, 제 1 출력 신호(vo1m)의 주파수는, 제 2 입력 신호(vim)의 제 1 고조파 컴포넌트에 대응할 수도 있다. 특정한 실시예에서, 제 2 하이브리드(104)는, 제 1 출력 신호(vo1m)를 생성할 시에 제 2 신호(ao2)의 제 3 고조파 컴포넌트 및 제 4 신호(ao4)의 제 3 고조파 컴포넌트를 실질적으로 거부할 수도 있다. 따라서, 제 2 하이브리드(104)는, 제 1 출력 신호(vo1m)가 실질적으로 억제된 제 3 고조파 컴포넌트를 갖도록 제 1 출력 신호(vo1m)를 생성할 수도 있다.
[0062] 특정한 실시예에서, 제 2 하이브리드(104)는, 제 4 신호(ao4)의 제 3 고조파 컴포넌트 및 제 2 신호(ao2)의 제 3 고조파 컴포넌트 사이의 위상 차이에 기초하여, 제 2 출력 신호(vo2m)를 생성할 수도 있다. 예를 들어, 제 2 출력 신호(vo2m)는, 제 2 신호(ao2)의 제 3 고조파 컴포넌트 및 제 4 신호(ao4)의 제 3 고조파 컴포넌트에 대응하는 주파수를 가질 수도 있다. 제 2 신호(ao2) 및 제 4 신호(ao4)가 제 2 입력 신호(vim)로부터 도출되기 때문에, 제 2 출력 신호(vo2p)의 주파수는 또한, 제 2 입력 신호(vim)의 제 3 고조파 컴포넌트에 대응할 수도 있다.
[0063] 특정한 실시예에서, 제 1 출력 신호(vo1p) 및 제 1 출력 신호(vo1m)는, 제 1 차동 출력 신호(vo1p, vo1m)의 제 1 신호 및 제 2 신호를 형성할 수도 있다. 유사하게, 제 2 출력 신호(vo2p) 및 제 2 출력 신호(vo2m)는, 제 2 차동 출력 신호(vo2p, vo2m)의 제 1 신호 및 제 2 신호를 형성할 수도 있다.
[0064] 동작 동안, 제 1 증폭기(106) 및 제 1 위상 시프터(116)는 제 1 입력 신호(vip)를 수신할 수도 있고, 제 2 증폭기(108) 및 제 2 위상 시프터(118)는 제 2 입력 신호(vim)를 수신할 수도 있다. 예를 들어, 제 1 입력 신호(vip)는 대략 0도 위상을 가질 수도 있으며, 제 2 입력 신호(vim)는 대략 180도 위상을 가질 수도 있다. 제 1 위상 시프터(116)는, 대략 90도 위상을 갖는 제 1 위상 시프팅된 신호(ps1)를 생성하기 위해, 예를 들어, 대략 90도만큼 제 1 입력 신호(vip)를 시프팅할 수도 있다. 유사하게, 제 2 위상 시프터(118)는, 대략 270도(즉, -90도) 위상을 갖는 제 2 위상 시프팅된 신호(ps2)를 생성하기 위해, 예를 들어, 대략 90도만큼 제 2 입력 신호(vim)를 시프팅할 수도 있다.
[0065] 제 1 증폭기(106)는, 제 1 입력 신호(vip)에 기초하여 제 1 신호(ao1)를 생성할 수도 있다. 제 1 입력 신호(vip)가 대략 0도 위상을 갖기 때문에, 제 1 신호(ao1)의 제 1 고조파 컴포넌트 및 제 1 신호(ao1)의 제 3 고조파 컴포넌트 각각은 대략 0도 위상을 가질 수도 있다. 제 2 증폭기(108)는 제 2 입력 신호(vim)에 기초하여 제 2 신호(ao2)를 생성할 수도 있다. 제 2 입력 신호(vim)가 대략 180도 위상을 갖기 때문에, 제 2 신호(ao2)의 제 1 고조파 컴포넌트 및 제 2 신호(ao2)의 제 3 고조파 컴포넌트 각각은 대략 180도 위상을 가질 수도 있다.
[0066] 제 3 증폭기(110)는, 제 1 입력 신호(vip)에 기초하여 생성되는 제 1 위상 시프팅된 신호(ps1)에 기초하여 제 3 신호(ao3)를 생성할 수도 있다. 제 1 위상 시프팅된 신호(ps1)가 대략 90도 위상을 갖기 때문에, 제 3 신호(ao3)의 제 1 고조파 컴포넌트는 대략 90도 위상을 가질 수도 있으며, 제 3 신호(ao3)의 제 3 고조파 컴포넌트는 대략 270도(즉, -90도) 위상을 가질 수도 있다. 제 4 증폭기(112)는, 제 2 입력 신호(vim)에 기초하여 생성되는 제 2 위상 시프팅된 신호(ps2)에 기초하여 제 4 신호(ao4)를 생성할 수도 있다. 제 2 위상 시프팅된 신호(ps2)가 대략 -90도 위상을 갖기 때문에, 제 4 신호(ao4)의 제 1 고조파 컴포넌트는 대략 -90도 위상을 가질 수도 있으며, 제 4 신호(ao4)의 제 3 고조파 컴포넌트는 대략 -270도(즉, 90도) 위상을 가질 수도 있다.
[0067] 제 1 하이브리드(102)는, 제 1 신호(ao1)의 제 1 고조파 컴포넌트 및 제 3 신호(ao3)의 제 3 고조파 컴포넌트에 대응하는 주파수를 갖는 제 1 출력 신호(vo1p)를 생성할 수도 있다. 제 1 하이브리드(102)는 또한, 제 1 신호(ao1)의 제 3 고조파 컴포넌트 및 제 3 신호(ao3)의 제 3 고조파 컴포넌트에 대응하는 주파수를 갖는 제 2 출력 신호(vo2p)를 생성할 수도 있다. 예를 들어, 차동 입력 신호(vip, vim)의 주파수가 대략 15GHz이면, 제 1 신호(ao1)의 제 1 고조파 컴포넌트 및 제 3 신호(ao3)의 제 1 고조파 컴포넌트는 또한 대략 15GHz 주파수를 가질 수도 있으며, 제 1 신호(ao1)의 제 3 고조파 컴포넌트 및 제 3 신호(ao3)의 제 3 고조파 컴포넌트는 대략 45GHz 주파수를 가질 수도 있다. 따라서, 제 1 출력 신호(vo1p)의 주파수는 대략 15GHz일 수도 있고, 제 2 출력 신호(vo2p)의 주파수는 대략 45GHz일 수도 있다. 부가적으로, 제 1 출력 신호(vo1p)는 (즉, 차동 입력 신호(vip, vim)의 제 3 고조파 컴포넌트에 대응하는) 45GHz에서 실질적으로 억제된 주파수 컴포넌트를 가질 수도 있다.
[0068] 제 2 하이브리드(104)는, 제 2 신호(ao2)의 제 1 고조파 컴포넌트 및 제 4 신호(ao4)의 제 1 고조파 컴포넌트에 대응하는 주파수를 갖는 제 1 출력 신호(vo1m)를 생성할 수도 있다. 제 2 하이브리드(104)는 또한, 제 2 신호(ao2)의 제 3 고조파 컴포넌트 및 제 4 신호(ao4)의 제 3 고조파 컴포넌트에 대응하는 주파수를 갖는 제 2 출력 신호(vo2m)를 생성할 수도 있다. 예를 들어, 차동 입력 신호(vip, vim)의 주파수가 대략 15GHz이면, 제 2 신호(ao2)의 제 1 고조파 컴포넌트 및 제 4 신호(ao4)의 제 1 고조파 컴포넌트는 대략 15GHz 주파수를 가질 수도 있으며, 제 2 신호(ao2)의 제 3 고조파 컴포넌트 및 제 4 신호(ao4)의 제 3 고조파 컴포넌트는 대략 45GHz 주파수를 가질 수도 있다. 따라서, 제 1 출력 신호(vo1m)의 주파수는 또한 대략 15GHz일 수도 있고, 제 2 출력 신호(vo2m)의 주파수는 대략 45GHz일 수도 있다. 부가적으로, 제 1 출력 신호(vo1m)는 (즉, 차동 입력 신호(vip, vim)의 제 3 고조파 컴포넌트에 대응하는) 45GHz에서 실질적으로 억제된 주파수 컴포넌트를 가질 수도 있다.
[0069] 차동 입력 신호(vip, vim)의 고조파 컴포넌트들을 분리시킴으로써, 억제된 고조파 컴포넌트를 갖는 제 1 차동 출력 신호(vo1p, vo1m)는, 차동 입력 신호(vip, vim)의 특정한 고조파 컴포넌트를 거부함으로써 생성될 수도 있다. 부가적으로, 차동 입력 신호(vip, vim)의 고조파 컴포넌트들을 분리시킴으로써, 원하는 주파수를 갖는 제 1 차동 출력 신호(vo2p, vo2m)는, 차동 입력 신호(vip, vim)의 특정한 고조파 컴포넌트를 추출함으로써 생성될 수도 있다. 특정한 고조파 컴포넌트를 추출함으로써, 제 1 차동 출력 신호(vo1p, vo1m)는, 차동 입력 신호(vip, vim)의 주파수보다 더 높은 원하는 주파수를 가질 수도 있다. 예를 들어, 더 높은 주파수를 가짐으로써, 차동 출력 신호(vo2p, vo2m)는 더 높은 레이트로 신호를 송신 및/또는 수신하는데 사용될 수도 있다.
[0070] 디바이스(200)의 동작이 0도 위상을 갖는 제 1 입력 신호(vip) 및 대략 180도 위상을 갖는 제 2 입력 신호(vim)에 기초하여 상술되지만, 다른 실시예들에서, 제 1 입력 신호(vip) 및 제 2 입력 신호(vim)는 다른 위상 값들을 가질 수도 있다. 부가적으로, 제 1 위상 시프터(116) 및 제 2 위상 시프터(118) 각각이 대략 90도만큼 대응하는 입력 신호를 시프팅한다는 것에 기초하여 디바이스(200)의 동작이 상술되지만, 다른 실시예들에서, 제 1 위상 시프터(116) 및 제 2 위상 시프터(118) 각각은 상이한 양만큼 대응하는 입력 신호를 시프팅할 수도 있다. 예를 들어, 제 1 위상 시프터(116) 및 제 2 위상 시프터(118) 각각은 대략 270도만큼 대응하는 입력 신호를 시프팅할 수도 있다.
[0071] 도 3을 참조하면, 고조파 추출 및 거부를 수행하도록 동작가능한 디바이스를 포함하는 시스템의 특정한 실시예가 도시되고 일반적으로 (300)으로 지정된다. 특정한 실시예에서, 시스템(300)은 도 1의 디바이스(100), 제 1 종단 저항(termination resistive) 엘리먼트(302) 및 제 2 종단 저항 엘리먼트(304)를 포함한다. 예시하기 위해, 시스템(300)은 제 1 하이브리드(102) 및 제 2 하이브리드(104)를 포함한다. 시스템(300)은 또한, 제 1 증폭기(106), 제 2 증폭기(108), 제 3 증폭기(110), 및 제 4 증폭기(112)를 포함한다. 제 1 증폭기(106) 및 제 4 증폭기(112)는 제 1 하이브리드(102)에 커플링될 수도 있다. 제 2 증폭기(108) 및 제 3 증폭기(110)는 제 2 하이브리드(104)에 커플링될 수도 있다. 시스템(300)은 제 1 위상 시프터(116) 및 제 2 위상 시프터(118)를 더 포함한다. 제 1 위상 시프터(116)의 출력은 제 3 증폭기(110)의 입력에 커플링될 수도 있고, 제 2 위상 시프터(118)의 출력은 제 4 증폭기(112)의 입력에 커플링될 수도 있다.
[0072] 특정한 실시예에서, 제 1 증폭기(106), 제 2 증폭기(108), 제 3 증폭기(110), 및 제 4 증폭기(112)는, 도 1의 제 1 증폭기(106), 제 2 증폭기(108), 제 3 증폭기(110), 및 제 4 증폭기(112)에 각각 대응할 수도 있으며, 도 1에 대해 설명된 방식으로 동작할 수도 있다. 부가적으로, 제 1 위상 시프터(116) 및 제 2 위상 시프터(118)는 도 1의 제 1 위상 시프터(116) 및 제 2 위상 시프터(118)에 각각 대응할 수도 있으며, 도 1에 대해 설명된 방식으로 동작할 수도 있다. 추가적으로, 제 1 하이브리드(102) 및 제 2 하이브리드(104)는 도 1의 제 1 하이브리드(102) 및 제 2 하이브리드(104)에 각각 대응할 수도 있으며, 도 1에 대해 설명된 방식으로 동작할 수도 있다.
[0073] 도 1에 대해 설명된 바와 같이, 제 1 입력 라인(130)은, 제 1 증폭기(106)의 입력 및 제 1 위상 시프터(116)의 입력에 커플링될 수도 있다. 제 2 입력 라인(132)은, 제 2 증폭기(108)의 입력 및 제 2 위상 시프터(118)의 입력에 커플링될 수도 있다. 제 1 위상 시프터(116)의 출력은 제 3 증폭기(110)의 입력에 커플링될 수도 있고, 제 2 위상 시프터(118)의 출력은 제 4 증폭기(112)의 입력에 커플링될 수도 있다.
[0074] 도 1에 대해 설명된 바와 같이, 제 1 하이브리드(102)의 제 1 입력은 제 1 증폭기(106)의 출력에 커플링될 수도 있고, 제 1 하이브리드(102)의 제 2 입력은 제 4 증폭기(112)의 출력에 커플링될 수도 있다. 유사하게, 제 2 하이브리드(104)의 제 1 입력은 제 2 증폭기(108)의 출력에 커플링될 수도 있고, 제 2 하이브리드(104)의 제 2 입력은 제 3 증폭기(110)의 출력에 커플링될 수도 있다.
[0075] 특정한 실시예에서, 제 1 종단 저항 엘리먼트(302)의 제 1 단부는 제 1 하이브리드(102)의 제 2 출력(124)에 커플링될 수도 있고, 제 1 종단 저항 엘리먼트(302)의 제 2 단부는 전압 공급부 또는 접지에 커플링될 수도 있다. 유사하게, 제 2 종단 저항 엘리먼트(304)의 제 1 단부는 제 2 하이브리드(104)의 제 2 출력(126)에 커플링될 수도 있고, 제 2 종단 저항 엘리먼트(304)의 제 2 단부는 전압 공급부 또는 접지에 커플링될 수도 있다. 예를 들어, 제 1 종단 저항 엘리먼트(302)는, 제 1 하이브리드(102)의 제 2 출력(124)과 접지 사이에 커플링된 저항기일 수도 있다. 제 2 종단 저항 엘리먼트(304)는, 제 2 하이브리드(104)의 제 2 출력(126)과 접지 사이에 커플링된 저항기일 수도 있다. 특정한 실시예에서, 제 1 종단 저항 엘리먼트(302)는 50옴 저항을 가질 수도 있고, 제 2 종단 저항 엘리먼트(304)는 50옴 저항을 가질 수도 있다.
[0076] 특정한 실시예에서, 제 1 종단 저항 엘리먼트(302)는, 제 1 하이브리드(102)에 의해 생성된 제 1 출력 신호(vo1p)로부터 배제되는 고조파 컴포넌트들에 대한 접지로의 경로를 제공할 수도 있다. 예를 들어, 제 1 종단 저항 엘리먼트(302)는, 차동 입력 신호(vip, vim)의 제 1 고조파 컴포넌트에 대응하는 제 2 출력 신호(vo2p)에 대한 접지로의 경로를 제공할 수도 있다. 예시하기 위해, 제 1 종단 저항 엘리먼트(302)는, 제 1 하이브리드(102)가 제 2 출력 신호(vo2p)로부터의 간섭 없이 제 1 출력 신호(vo1p)를 생성할 수 있게 하기 위해 제 2 출력 신호(vo2p)에 대한 접지로의 경로를 제공할 수도 있다. 유사하게, 제 2 종단 저항 엘리먼트(304)는, 제 2 하이브리드(104)에 의해 생성된 제 1 출력 신호(vo1m)로부터 배제되는 고조파 컴포넌트들에 대한 접지로의 경로를 제공할 수도 있다. 예를 들어, 제 2 종단 저항 엘리먼트(304)는, 차동 입력 신호(vip, vim)의 제 1 고조파 컴포넌트에 대응하는 제 2 출력 신호(vo2m)에 대한 접지로의 경로를 제공할 수도 있다. 예시하기 위해, 제 2 종단 저항 엘리먼트(304)는, 제 2 하이브리드(104)가 제 2 출력 신호(vo2m)로부터의 간섭 없이 제 1 출력 신호(vo1m)를 생성할 수 있게 하기 위해 제 2 출력 신호(vo2m)에 대한 접지로의 경로를 제공할 수도 있다.
[0077] 동작 동안, 시스템(300)은 도 1의 디바이스(100)에 대해 설명된 방식으로 동작할 수도 있다. 예시하기 위해, 차동 입력 신호(vip, vim)의 제 1 입력 신호(vip)는, 제 1 입력 라인(130)을 통해 제 1 증폭기(106) 및 제 1 위상 시프터(116)에 제공될 수도 있다. 차동 입력 신호(vip, vim)의 제 2 입력 신호(vim)는, 제 2 입력 라인(132)을 통해 제 2 증폭기(108) 및 제 2 위상 시프터(118)에 제공될 수도 있다. 제 1 하이브리드(102)는 도 1에 대해 설명된 방식으로, 제 1 신호(ao1) 및 제 4 신호(ao4)에 기초하여 제 1 출력 신호(vo1p) 및 제 2 출력 신호(vo2p)를 생성할 수도 있다. 유사하게, 제 2 하이브리드(104)는 도 1에 대해 설명된 방식으로, 제 2 신호(ao2) 및 제 3 신호(ao3)에 기초하여 제 1 출력 신호(vo1m) 및 제 2 출력 신호(vo2m)를 생성할 수도 있다.
[0078] 예를 들어, 제 1 입력 신호(vip) 및 제 2 입력 신호(vim) 각각이 10GHz 주파수를 가지면, 제 1 출력 신호(vo1p) 및 제 1 출력 신호(vo1m) 각각은, 제 1 입력 신호(vip) 및 제 2 입력 신호(vim)의 제 3 고조파 컴포넌트들에 대응하는 30GHz 주파수를 가질 수도 있다. 제 2 출력 신호(vo2p) 및 제 2 출력 신호(vo2m) 각각은, 제 1 입력 신호(vip) 및 제 2 입력 신호(vim)의 제 1 고조파 컴포넌트들에 대응하는 10GHz 주파수를 가질 수도 있다. 제 1 종단 저항 엘리먼트(302)는, 거부된 10GHz 주파수 컴포넌트를 갖는 제 2 출력 신호(vo2p)에 대한 접지로의 경로를 제공할 수도 있다. 유사하게, 제 2 종단 저항 엘리먼트(304)는, 거부된 10GHz 주파수 컴포넌트를 갖는 제 2 출력 신호(vo2m)에 대한 접지로의 경로를 제공할 수도 있다.
[0079] 차동 입력 신호(vip, vim)의 고조파 컴포넌트들을 분리시킴으로써, 원하는 주파수를 갖는 제 1 차동 출력 신호(vo1p, vo1m)는, 차동 입력 신호(vip, vim)의 특정한 고조파 컴포넌트를 추출함으로써 생성될 수도 있다. 부가적으로, 차동 입력 신호(vip, vim)의 고조파 컴포넌트들을 분리시킴으로써, 억제된 고조파 컴포넌트를 갖는 제 2 차동 출력 신호(vo2p, vo2m)는, 차동 입력 신호(vip, vim)의 특정한 고조파 컴포넌트를 거부함으로써 생성될 수도 있다. 제 2 차동 출력 신호(vo2p, vo2m)는 종단 저항 엘리먼트를 통해 접지로 지향될 수도 있지만, 원하는 주파수를 갖는 제 1 차동 출력 신호(vo1p, vo1m)는 사용에 이용가능할 수도 있다.
[0080] 도 3은 제 1 종단 저항 엘리먼트(302) 및 제 2 종단 저항 엘리먼트(304)를 저항기들로서 도시하지만, 다른 실시예들에서, 제 1 종단 저항 엘리먼트(302) 및 제 2 종단 저항 엘리먼트(304)는 원하는 저항을 갖는 다른 타입들의 엘리먼트들일 수도 있다. 부가적으로, 도 3은 제 1 하이브리드(102)의 제 2 출력(124)에 커플링된 제 1 종단 저항 엘리먼트(302)를 도시하지만, 다른 실시예들에서, 제 1 종단 저항 엘리먼트(302)는 제 2 출력(124) 대신 제 1 하이브리드(102)의 제 1 출력(120)에 커플링될 수도 있다. 유사하게, 도 3은 제 2 하이브리드(104)의 제 2 출력(126)에 커플링된 제 2 종단 저항 엘리먼트(304)를 도시하지만, 다른 실시예들에서, 제 2 종단 저항 엘리먼트(304)는 제 2 출력(126) 대신 제 2 하이브리드(104)의 제 1 출력(122)에 커플링될 수도 있다.
[0081] 도 4를 참조하면, 고조파 추출 및 거부를 수행하도록 동작가능한 디바이스를 포함하는 시스템의 특정한 실시예가 도시되고 일반적으로 (400)으로 지정된다. 시스템(400)은 디바이스(402), 제 1 믹서 회로(404), 및 제 2 믹서 회로(406)를 포함한다. 디바이스(402)는 제 1 믹서 회로(404) 및 제 2 믹서 회로(406)에 커플링될 수도 있다. 제 1 믹서 회로(404)는 제 2 믹서 회로(406)에 커플링될 수도 있다.
[0082] 특정한 실시예에서, 디바이스(402)는 도 1의 디바이스(100) 또는 도 2의 디바이스(200)일 수도 있다. 예를 들어, 제 1 입력 라인(130)은 도 1 및 2의 제 1 입력 라인(130)일 수도 있고, 제 2 입력 라인(132)은 도 1 및 2의 제 2 입력 라인(132)일 수도 있다. 부가적으로, 제 1 하이브리드(102) 및 제 2 하이브리드(104)는 각각 도 1 및 2의 제 1 하이브리드(102) 및 제 2 하이브리드(104)일 수도 있다.
[0083] 특정한 실시예에서, 제 1 하이브리드(102)의 제 1 출력(120)은 제 1 믹서 회로(404)의 제 1 로컬 오실레이터 입력에 커플링될 수도 있다. 예를 들어, 제 1 하이브리드(102)에 의해 생성된 제 1 출력 신호(vo1p)는 제 1 믹서 회로(404)의 제 1 로컬 오실레이터 입력에 제공될 수도 있다. 유사하게, 제 2 하이브리드(104)의 제 1 출력(122)은 제 1 믹서 회로(404)의 제 2 로컬 오실레이터 입력에 커플링될 수도 있다. 예를 들어, 제 2 하이브리드(104)에 의해 생성된 제 1 출력 신호(vo1m)는 제 1 믹서 회로(404)의 제 2 로컬 오실레이터 입력에 제공될 수도 있다. 예시하기 위해, 제 1 출력 신호(vo1p) 및 제 1 출력 신호(vo1m)는, 제 1 믹서 회로(404)의 제 1 로컬 오실레이터 입력 및 제 1 믹서 회로(404)의 제 2 로컬 오실레이터 입력에 제 1 차동 출력 신호(vo1p, vo1m)로서 제공될 수도 있다.
[0084] 특정한 실시예에서, 제 1 하이브리드(102)의 제 2 출력(124)은 제 2 믹서 회로(406)의 제 1 로컬 오실레이터 입력에 커플링될 수도 있다. 예를 들어, 제 1 하이브리드(102)에 의해 생성된 제 2 출력 신호(vo2p)는 제 2 믹서 회로(406)의 제 1 로컬 오실레이터 입력에 제공될 수도 있다. 유사하게, 제 2 하이브리드(104)의 제 2 출력(126)은 제 2 믹서 회로(406)의 제 2 로컬 오실레이터 입력에 커플링될 수도 있다. 예를 들어, 제 2 하이브리드(104)에 의해 생성된 제 2 출력 신호(vo2m)는, 제 2 믹서 회로(406)의 제 2 로컬 오실레이터 입력에 제공될 수도 있다. 예시하기 위해, 제 2 출력 신호(vo2p) 및 제 2 출력 신호(vo2m)는, 제 2 믹서 회로(406)의 제 1 로컬 오실레이터 입력 및 제 2 믹서 회로(406)의 제 2 로컬 오실레이터 입력에 제 2 차동 출력 신호(vo2p, vo2m)로서 제공될 수도 있다.
[0085] 특정한 실시예에서, 제 1 믹서 회로(404)는, 라인(410) 상에서 제 1 믹서 입력 신호를 수신하고, 라인(408) 상에서 제 1 믹서 출력 신호를 생성하도록 구성될 수도 있다. 예를 들어, 제 1 믹서 회로(404)는, 라인(410) 상에서의 제 1 믹서 입력 신호 및 제 1 차동 출력 신호(vo1p, vo1m)에 기초하여 라인(408) 상에서의 제 1 믹서 출력 신호를 생성할 수도 있다. 예를 들어, 라인(410) 상에서의 제 1 믹서 입력 신호 및 라인(408) 상에서의 제 1 믹서 출력 신호 각각은 차동 신호일 수도 있다. 예시하기 위해, 제 1 믹서 회로(404)는, 제 1 믹서 출력 신호가 제 1 주파수 컴포넌트 및 제 2 주파수 컴포넌트를 포함하도록 제 1 믹서 출력 신호를 생성할 수도 있다. 예를 들어, 제 1 믹서 출력 신호의 제 1 주파수 컴포넌트는, 라인(410) 상에서의 제 1 믹서 입력 신호의 주파수 및 제 1 차동 출력 신호(vo1p, vo1m)의 주파수의 합산에 대응할 수도 있다. 제 1 믹서 출력 신호의 제 2 주파수 컴포넌트는, 라인(410) 상에서의 제 1 믹서 입력 신호의 주파수와 제 1 차동 출력 신호(vo1p, vo1m)의 주파수 사이의 차이에 대응할 수도 있다.
[0086] 특정한 실시예에서, 디바이스(402) 및 제 1 믹서 회로(404)는, 디바이스(402)에 제공된 차동 입력 신호(vip, vim)의 주파수(15GHz)보다 더 높은 주파수(예를 들어, 45GHz)를 갖는 제 1 믹서 출력 신호를 라인(408) 상에서 생성함으로써, 서브-고조파(sub-harmonic) 믹서로서 동작할 수도 있다. 예를 들어, 도 1의 디바이스(100)에 대해 설명된 바와 같이, (도 1의 디바이스(100)에 대응하는) 디바이스(402)는, 15GHz 주파수를 갖는 차동 입력 신호(vip, vim)에 기초하여 45GHz 주파수를 갖는 제 1 차동 출력 신호(vo1p, vo1m)를 생성할 수도 있다. 라인(410) 상에서의 제 1 믹서 입력 신호가 제로의 주파수를 갖는 직류(DC) 신호이면, 제 1 믹서 회로(404)는, 제 1 차동 출력 신호(vo1p, vo1m)의 45GHz 주파수 및 라인(410) 상에서의 제 1 믹서 입력 신호의 제로 주파수에 기초하여, 제 1 믹서 출력 신호가 45GHz의 주파수를 갖도록 라인(408) 상에서 제 1 믹서 출력 신호를 생성할 수도 있다.
[0087] 특정한 실시예에서, 제 2 믹서 회로(406)는, 라인(408) 상에서 제 1 믹서 출력 신호를 수신하고, 라인(412) 상에서 제 2 믹서 출력 신호를 생성하도록 구성될 수도 있다. 예를 들어, 제 2 믹서 회로(406)는, 제 2 차동 출력 신호(vo2p, vo2m)에 기초하여 라인(412) 상에서 제 2 믹서 출력 신호를 생성할 수도 있다. 예시하기 위해, 제 2 믹서 회로(406)는, 제 2 믹서 출력 신호가 제 1 주파수 컴포넌트 및 제 2 주파수 컴포넌트를 포함하도록 제 2 믹서 출력 신호를 생성할 수도 있다. 예를 들어, 제 2 믹서 출력 신호의 제 1 주파수 컴포넌트는, 라인(408) 상에서의 제 1 믹서 출력 신호의 주파수 및 제 2 차동 출력 신호(vo2p, vo2m)의 주파수의 합산에 대응할 수도 있다. 제 2 믹서 출력 신호의 제 2 주파수 컴포넌트는, 라인(408) 상에서의 제 1 믹서 출력 신호의 주파수와 제 2 차동 출력 신호(vo2p, vo2m)의 주파수 사이의 차이에 대응할 수도 있다.
[0088] 동작 동안, 디바이스(402)는, 15GHz 주파수를 갖는 차동 입력 신호(vip, vim)를 수신할 수도 있다. 예시하기 위해, 제 1 입력 신호(vip) 및 제 2 입력 신호(vim) 각각은 15GHz 주파수를 가질 수도 있다. 도 1의 디바이스(100)에 대해 설명된 바와 같이, 디바이스(402)는 45GHz 주파수를 갖는 제 1 차동 출력 신호(vo1p, vo1m)를 생성할 수도 있다. 디바이스(402)는 또한, 15GHz 주파수, 및 45GHz의 억제된 주파수 컴포넌트를 갖는 제 2 차동 출력 신호(vo2p, vo2m)를 생성할 수도 있다.
[0089] 제 1 믹서 회로(404)는, 라인(410) 상에서 제 1 믹서 입력 신호 및 제 1 차동 출력 신호(vo1p, vo1m)를 수신하고, 라인(408) 상에서 제 1 믹서 출력 신호를 생성할 수도 있다. 예를 들어, 제 1 믹서 입력 신호가 DC 신호이면, 라인(408) 상의 제 1 믹서 출력 신호는 45GHz 주파수를 가질 수도 있다. 제 2 믹서 회로(406)는, 제 1 믹서 회로(404)로부터 45GHz 신호 및 디바이스(402)로부터 제 2 차동 출력 신호(vo2p, vo2m)를 수신하고, 라인(412) 상에서 제 2 믹서 출력 신호를 생성할 수도 있다. 제 2 믹서 출력 신호는, 라인(408) 상에서의 제 1 믹서 출력 신호의 45GHz 주파수 및 제 2 차동 출력 신호(vo2p, vo2m)의 15GHz 주파수에 기초하여 60GHz 주파수를 가질 수도 있다.
[0090] 디바이스(402)가 도 2의 디바이스(200)에 대해 설명된 바와 같이 동작하는 경우, 제 1 차동 출력 신호(vo1p, vo1m)는 차동 입력 신호(vip, vim)의 주파수에 대응하는 주파수(예를 들어, 15GHz)를 가질 수도 있다. 제 1 차동 출력 신호(vo1p, vo1m)는 또한, 45GHz의 억제된 주파수 컴포넌트를 가질 수도 있다. 제 2 차동 출력 신호(vo2p, vo2m)는 주파수(예를 들어, 차동 입력 신호(vip, vim)의 제 3 고조파 컴포넌트에 대응하는 45GHz)를 가질 수도 있다. 제 1 믹서 회로(404) 및 제 2 믹서 회로(406)는, 제 1 차동 출력 신호(vo1p, vo1m) 및 제 2 차동 출력 신호(vo2p, vo2m)의 주파수들에 기초하여 설명된 방식으로 동작할 수도 있다.
[0091] 차동 입력 신호(vip, vim)의 고조파 컴포넌트들을 분리시킴으로써, 원하는 주파수를 갖는 라인(408) 상의 제 1 믹서 출력 신호가 생성될 수도 있다. 라인(408) 상에서 제 1 믹서 출력 신호를 생성함으로써, 디바이스(402) 및 제 1 믹서 회로(404)는, 제 1 주파수를 갖는 입력 신호(예를 들어, 차동 입력 신호(vip, vim))를 수신하고, 제 1 주파수보다 더 높은 주파수를 갖는 믹서 출력 신호를 생성하는 서브-고조파 믹서로서 동작할 수도 있다. 제 1 믹서 출력 신호에 기초하여 라인(412) 상에서 제 2 믹서 출력 신호를 생성함으로써, 시스템(400)은, 라인(410) 상에서 제 1 믹서 회로(404)에 제공될 수도 있는 기저대역 신호 또는 중간 주파수(IF) 신호에 기초하여 라디오주파수(RF) 신호를 생성할 시에 사용될 수도 있다.
[0092] 도 4가 라인(408)을 통해 서로 커플링된 제 1 믹서 회로(404) 및 제 2 믹서 회로(406)를 도시하지만, 다른 실시예들에서, 라인(408) 상의 제 1 믹서 출력 신호는, 제 2 믹서 회로(406) 대신 다른 시스템 컴포넌트들에 제공될 수도 있다. 유사하게, 제 2 믹서 회로(406)는, 제 1 믹서 회로(404) 대신 다른 시스템 컴포넌트로부터 입력 신호(예를 들어, 기저대역 신호 또는 IF 신호)를 수신할 수도 있다.
[0093] 도 5를 참조하면, 예컨대 도 1의 디바이스(100)의 동작에 의해 고조파 추출 및 거부를 수행하는 방법의 특정한 예시적인 실시예가 도시되고 일반적으로 (500)으로 지정된다. 방법(500)은 (502)에서, 제 1 증폭기에서 제 1 입력 신호를 수신하는 단계를 포함한다. 예를 들어, 도 1의 제 1 증폭기(106)는 도 1의 차동 입력 신호(vip, vim)의 제 1 입력 신호(vip)를 수신할 수도 있다. 제 1 증폭기의 출력은 제 1 하이브리드의 제 1 입력에 커플링될 수도 있다. 예를 들어, 제 1 증폭기(106)의 출력은 도 1의 제 1 하이브리드(102)의 제 1 입력에 커플링될 수도 있다. 제 2 증폭기는 (504)에서, 제 2 입력 신호를 수신할 수도 있다. 예를 들어, 도 1의 제 2 증폭기(108)는 도 1의 차동 입력 신호(vip, vim)의 제 2 입력 신호(vim)를 수신할 수도 있다. 제 2 증폭기의 출력은 제 2 하이브리드의 제 1 입력에 커플링될 수도 있다. 예를 들어, 제 2 증폭기(108)의 출력은 도 1의 제 2 하이브리드(104)의 제 1 입력에 커플링될 수도 있다.
[0094] 방법(500)은 (506)에서, 제 1 위상 시프터에서 제 1 입력 신호를 수신하는 단계를 포함할 수도 있다. 예를 들어, 도 1의 제 1 위상 시프터(116)는 차동 입력 신호(vip, vim)의 제 1 입력 신호(vip)를 수신할 수도 있다. 제 1 위상 시프터의 출력은 제 3 증폭기의 입력에 커플링될 수도 있으며, 제 3 증폭기의 출력은 제 2 하이브리드의 제 2 입력에 커플링된다. 예를 들어, 제 1 위상 시프터(116)의 출력은 도 1의 제 3 증폭기(110)의 입력에 커플링될 수도 있다. 제 3 증폭기(110)의 출력은 제 2 하이브리드(104)의 제 2 입력에 커플링될 수도 있다.
[0095] (508)에서, 제 2 위상 시프터는 제 2 입력 신호를 수신할 수도 있다. 예를 들어, 도 1의 제 2 위상 시프터(118)는 차동 입력 신호(vip, vim)의 제 2 입력 신호(vim)를 수신할 수도 있다. 제 2 위상 시프터의 출력은 제 4 증폭기의 입력에 커플링될 수도 있으며, 제 4 증폭기의 출력은 제 1 하이브리드의 제 2 입력에 커플링될 수도 있다. 예를 들어, 제 2 위상 시프터(118)의 출력은 도 1의 제 4 증폭기(112)의 입력에 커플링될 수도 있다. 제 4 증폭기(112)의 출력은 제 1 하이브리드(102)의 제 2 입력에 커플링될 수도 있다.
[0096] 도 5의 방법(500)은 주문형 집적 회로(ASIC), 필드-프로그래밍가능 게이트 어레이(FPGA) 디바이스, 중앙 프로세싱 유닛(CPU)과 같은 프로세싱 유닛, 디지털 신호 프로세서(DSP), 제어기, 다른 하드웨어 디바이스, 펌웨어 디바이스, 또는 이들의 임의의 결합에 의해 구현될 수도 있다. 일 예로서, 도 5의 방법은 도 7에 대해 설명된 바와 같이, 명령들을 실행하는 프로세서로부터의 신호들 또는 커맨드들에 의해 또는 그들에 응답하여 수행될 수 있다.
[0097] 도 6을 참조하면, 예컨대 도 2의 디바이스(200)의 동작에 의해 고조파 추출 및 거부를 수행하는 방법의 특정한 예시적인 실시예가 도시되고 일반적으로 (600)으로 지정된다. 방법(600)은 (602)에서, 제 1 증폭기에서 제 1 입력 신호를 수신하는 단계를 포함한다. 예를 들어, 도 2의 제 1 증폭기(106)는 도 2의 차동 입력 신호(vip, vim)의 제 1 입력 신호(vip)를 수신할 수도 있다. 제 1 증폭기의 출력은 제 1 하이브리드의 제 1 입력에 커플링될 수도 있다. 예를 들어, 제 1 증폭기(106)의 출력은 도 2의 제 1 하이브리드(102)의 제 1 입력에 커플링될 수도 있다. 제 2 증폭기는 (604)에서, 제 2 입력 신호를 수신할 수도 있다. 예를 들어, 도 2의 제 2 증폭기(108)는 도 2의 차동 입력 신호(vip, vim)의 제 2 입력 신호(vim)를 수신할 수도 있다. 제 2 증폭기의 출력은 제 2 하이브리드의 제 1 입력에 커플링될 수도 있다. 예를 들어, 제 2 증폭기(108)의 출력은 도 2의 제 2 하이브리드(104)의 제 1 입력에 커플링될 수도 있다.
[0098] 방법(600)은 (606)에서, 제 1 위상 시프터에서 제 1 입력 신호를 수신하는 단계를 포함할 수도 있다. 예를 들어, 도 2의 제 1 위상 시프터(116)는 차동 입력 신호(vip, vim)의 제 1 입력 신호(vip)를 수신할 수도 있다. 제 1 위상 시프터의 출력은 제 3 증폭기의 입력에 커플링될 수도 있으며, 제 3 증폭기의 출력은 제 1 하이브리드의 제 2 입력에 커플링될 수도 있다. 예를 들어, 제 1 위상 시프터(116)의 출력은 도 2의 제 3 증폭기(110)의 입력에 커플링될 수도 있다. 제 3 증폭기(110)의 출력은 제 1 하이브리드(102)의 제 2 입력에 커플링될 수도 있다.
[0099] (608)에서, 제 2 위상 시프터는 제 2 입력 신호를 수신할 수도 있다. 예를 들어, 도 2의 제 2 위상 시프터(118)는 차동 입력 신호(vip, vim)의 제 2 입력 신호(vim)를 수신할 수도 있다. 제 2 위상 시프터의 출력은 제 4 증폭기의 입력에 커플링될 수도 있으며, 제 4 증폭기의 출력은 제 2 하이브리드의 제 2 입력에 커플링될 수도 있다. 예를 들어, 제 2 위상 시프터(118)의 출력은 도 2의 제 4 증폭기(112)의 입력에 커플링될 수도 있다. 제 4 증폭기(112)의 출력은 제 2 하이브리드(104)의 제 2 입력에 커플링될 수도 있다.
[00100] 도 6의 방법(600)은 주문형 집적 회로(ASIC), 필드-프로그래밍가능 게이트 어레이(FPGA) 디바이스, 중앙 프로세싱 유닛(CPU)과 같은 프로세싱 유닛, 디지털 신호 프로세서(DSP), 제어기, 다른 하드웨어 디바이스, 펌웨어 디바이스, 또는 이들의 임의의 결합에 의해 구현될 수도 있다. 일 예로서, 도 6의 방법은 도 7에 대해 설명된 바와 같이, 명령들을 실행하는 프로세서로부터의 신호들 또는 커맨드들에 의해 또는 그들에 응답하여 수행될 수 있다.
[00101] 도 7을 참조하면, 고조파 추출 및 거부 회로를 포함하는 무선 통신 디바이스의 특정한 예시적인 실시예의 블록도가 도시되고 일반적으로 (700)으로 지정된다. 무선 통신 디바이스(700)는, 메모리(732)에 커플링된 디지털 신호 프로세서(DSP)와 같은 프로세서 유닛(710)을 포함한다. 무선 통신 디바이스(700)는 고조파 추출 및 거부 회로(764)를 포함할 수도 있다. 예시적인 실시예에서, 고조파 추출 및 거부 회로(764)는 도 1의 디바이스(100), 도 2의 디바이스(200), 도 3의 시스템(300), 도 4의 디바이스(402)에 대응할 수도 있거나, 도 5의 방법, 도 6의 방법, 또는 이들의 임의의 결합에 따라 동작할 수도 있다.
[00102] 메모리(732)는, 프로세서 유닛(710)으로 하여금, 라인(130)을 통해 제 1 신호 및 라인(132)을 통해 제 2 신호를 고조파 추출 및 거부 회로(764)에 제공하게 하기 위하여 프로세서 유닛(710)(예를 들어, 컴퓨터)에 의해 실행가능한 프로그램 코드를 저장한 비-일시적인 컴퓨터 판독가능 매체일 수도 있다.
[00103] 도 7은 또한, 프로세서 유닛(710) 및 디스플레이(728)에 커플링된 디스플레이 제어기(726)를 도시한다. 코더/디코더(코덱(734))는 또한, 프로세서 유닛(710)에 커플링될 수 있다. 스피커(736) 및 마이크로폰(738)은 코덱(734)에 커플링될 수 있다.
[00104] 도 7은, 무선 제어기(740)가 프로세서 유닛(710) 및 무선 안테나(742)에 커플링될 수 있다는 것을 도시한다. 특정한 실시예에서, 프로세서 유닛(710), 고조파 추출 및 거부 회로(764), 디스플레이 제어기(726), 메모리(732), 코덱(734), 및 무선 제어기(740)는 시스템-인-패키지 또는 시스템-온-칩 디바이스(722)에 포함된다. 예를 들어, 무선 제어기(740)가 무선 안테나(742)를 통해 수신된 신호들을 프로세싱하도록, 고조파 추출 및 거부 회로(764)는 차동 로컬 오실레이터 신호(예를 들어, 도 1, 2, 및 3의 (vo1p, vo1m) 또는 도 1, 2, 및 3의 (vo2p, vo2m))를 무선 제어기(740)에 제공할 수도 있다. 다른 예로서, 무선 제어기(740)가 무선 안테나(742)를 통한 송신을 위해 신호들을 프로세싱하도록, 고조파 추출 및 거부 회로(764)는, 차동 로컬 오실레이터 신호(예를 들어, 도 1, 2, 및 3의 (vo1p, vo1m) 또는 도 1, 2, 및 3의 (vo2p, vo2m))를 무선 제어기(740)에 제공할 수도 있다. 특정한 실시예에서, 입력 디바이스(730) 및 전력 공급부(744)는 시스템-온-칩 디바이스(722)에 커플링된다. 또한, 특정한 실시예에서, 도 7에 도시된 바와 같이, 디스플레이(728), 입력 디바이스(730), 스피커(736), 마이크로폰(738), 무선 안테나(742), 및 전력 공급부(744)는 시스템-온-칩 디바이스(722) 외부에 있다. 그러나, 디스플레이(728), 입력 디바이스(730), 스피커(736), 마이크로폰(738), 무선 안테나(742), 및 전력 공급부(744) 각각은 인터페이스 또는 제어기와 같은 시스템-온-칩 디바이스(722)의 컴포넌트에 커플링될 수 있다.
[00105] 도 7이 무선 통신 디바이스(700)의 특정한 실시예를 도시하지만, 하나 또는 그 초과의 회로들(예를 들어, 고조파 추출 및 거부 회로(764))은, 셋톱 박스, 뮤직 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 네비게이션 디바이스, 통신 디바이스, 개인 휴대 정보 단말(PDA), 고정 위치 데이터 유닛, 및 컴퓨터를 포함하는 다른 전자 디바이스들에 통합될 수도 있다.
[00106] 설명된 실시예들과 함께, 제 1 출력 신호 및 제 2 출력 신호를 생성하기 위한 제 1 수단을 포함할 수도 있는 장치가 기재되며, 여기서, 제 1 출력 신호는 제 2 출력 신호로부터 위상 시프팅되고, 생성하기 위한 제 1 수단의 제 1 입력은 증폭하기 위한 제 1 수단의 출력에 커플링되며, 증폭하기 위한 제 1 수단은 제 1 입력 신호를 수신하도록 구성된다. 예를 들어, 제 1 출력 신호 및 제 2 출력 신호를 생성하기 위한 제 1 수단은 도 1, 3, 및 4의 제 1 하이브리드(102)를 포함할 수도 있다. 증폭하기 위한 제 1 수단은 도 1 및 3의 제 1 증폭기(106)를 포함할 수도 있다. 장치는 또한, 제 3 출력 신호 및 제 4 출력 신호를 생성하기 위한 제 2 수단을 포함할 수도 있으며, 여기서, 제 3 출력 신호는 제 4 출력 신호로부터 위상 시프팅되고, 생성하기 위한 제 2 수단의 제 1 입력은 증폭하기 위한 제 2 수단의 출력에 커플링되며, 증폭하기 위한 제 2 수단은 제 2 입력 신호를 수신하도록 구성된다. 예를 들어, 제 3 출력 신호 및 제 4 출력 신호를 생성하기 위한 제 2 수단은 도 1, 3, 및 4의 제 2 하이브리드(104)를 포함할 수도 있다. 증폭하기 위한 제 2 수단은 도 1 및 3의 제 2 증폭기(108)를 포함할 수도 있다.
[00107] 장치는, 제 1 입력 신호를 수신하도록 구성된 위상 시프팅하기 위한 제 1 수단을 더 포함할 수도 있으며, 여기서, 위상 시프팅하기 위한 제 1 수단의 출력은, 증폭하기 위한 제 3 수단의 입력에 커플링되고, 증폭하기 위한 제 3 수단의 출력은 생성하기 위한 제 2 수단의 제 2 입력에 커플링된다. 예를 들어, 위상 시프팅하기 위한 제 1 수단은 도 1 및 3의 제 1 위상 시프터(116)를 포함할 수도 있다. 증폭하기 위한 제 3 수단은 도 1 및 도 3의 제 3 증폭기(110)를 포함할 수도 있다. 장치는 또한, 제 2 입력 신호를 수신하도록 구성된 위상 시프팅하기 위한 제 2 수단을 포함할 수도 있으며, 여기서, 위상 시프팅하기 위한 제 2 수단의 출력은, 증폭하기 위한 제 4 수단의 입력에 커플링되고, 증폭하기 위한 제 4 수단의 출력은 생성하기 위한 제 1 수단의 제 2 입력에 커플링된다. 예를 들어, 위상 시프팅하기 위한 제 2 수단은 도 1 및 3의 제 2 위상 시프터(118)를 포함할 수도 있다. 증폭하기 위한 제 4 수단은 도 1 및 도 3의 제 4 증폭기(112)를 포함할 수도 있다.
[00108] 설명된 실시예들과 함께, 제 1 출력 신호 및 제 2 출력 신호를 생성하기 위한 제 1 수단을 포함할 수도 있는 다른 장치가 기재되며, 여기서, 제 1 출력 신호는 제 2 출력 신호로부터 위상 시프팅되고, 생성하기 위한 제 1 수단의 제 1 입력은 증폭하기 위한 제 1 수단의 출력에 커플링되며, 증폭하기 위한 제 1 수단은 제 1 입력 신호를 수신하도록 구성된다. 예를 들어, 제 1 출력 신호 및 제 2 출력 신호를 생성하기 위한 제 1 수단은 도 2 및 4의 제 1 하이브리드(102)를 포함할 수도 있다. 증폭하기 위한 제 1 수단은 도 2의 제 1 증폭기(106)를 포함할 수도 있다. 장치는 또한, 제 3 출력 신호 및 제 4 출력 신호를 생성하기 위한 제 2 수단을 포함할 수도 있으며, 여기서, 제 3 출력 신호는 제 4 출력 신호로부터 위상 시프팅되고, 생성하기 위한 제 2 수단의 제 1 입력은 증폭하기 위한 제 2 수단의 출력에 커플링되며, 증폭하기 위한 제 2 수단은 제 2 입력 신호를 수신하도록 구성된다. 예를 들어, 제 3 출력 신호 및 제 4 출력 신호를 생성하기 위한 제 2 수단은 도 2 및 4의 제 2 하이브리드(104)를 포함할 수도 있다. 증폭하기 위한 제 2 수단은 도 2의 제 2 증폭기(108)를 포함할 수도 있다.
[00109] 장치는, 제 1 입력 신호를 수신하도록 구성된 위상 시프팅하기 위한 제 1 수단을 더 포함할 수도 있으며, 여기서, 위상 시프팅하기 위한 제 1 수단의 출력은, 증폭하기 위한 제 3 수단의 입력에 커플링되고, 증폭하기 위한 제 3 수단의 출력은 생성하기 위한 제 1 수단의 제 2 입력에 커플링된다. 예를 들어, 위상 시프팅하기 위한 제 1 수단은 도 2의 제 1 위상 시프터(116)를 포함할 수도 있다. 증폭하기 위한 제 3 수단은 도 2의 제 3 증폭기(110)를 포함할 수도 있다. 장치는 또한, 제 2 입력 신호를 수신하도록 구성된 위상 시프팅하기 위한 제 2 수단을 포함할 수도 있으며, 여기서, 위상 시프팅하기 위한 제 2 수단의 출력은, 증폭하기 위한 제 4 수단의 입력에 커플링되고, 증폭하기 위한 제 4 수단의 출력은 생성하기 위한 제 2 수단의 제 2 입력에 커플링된다. 예를 들어, 위상 시프팅하기 위한 제 2 수단은 도 2의 제 2 위상 시프터(118)를 포함할 수도 있다. 증폭하기 위한 제 4 수단은 도 2의 제 4 증폭기(112)를 포함할 수도 있다.
[00110] 당업자들은, 본 명세서에 기재된 실시예들과 관련하여 설명된 다양한 예시적인 로직 블록들, 구성들, 모듈들, 회로들, 및 알고리즘 단계들이 전자 하드웨어, 프로세서에 의해 실행된 컴퓨터 소프트웨어, 또는 이 둘의 결합들로서 구현될 수도 있음을 추가적으로 인식할 것이다. 다양한 예시적인 컴포넌트들, 블록들, 구성들, 모듈들, 회로들, 및 단계들은 그들의 기능의 관점들에서 일반적으로 상술되었다. 그러한 기능이 하드웨어로서 구현되는지 또는 프로세서 실행가능한 명령들로서 구현되는지는 특정한 애플리케이션 및 전체 시스템에 부과된 설계 제약들에 의존한다. 당업자들은 각각의 특정한 애플리케이션에 대해 다양한 방식들로 설명된 기능을 구현할 수도 있지만, 그러한 구현 결정들이 본 발명의 범위를 벗어나게 하는 것으로서 해석되지는 않아야 한다.
[00111] 본 명세서에 기재된 실시예들과 관련하여 설명된 방법 또는 알고리즘의 단계들은 하드웨어로 직접, 프로세서에 의해 실행되는 소프트웨어 모듈로, 또는 이 둘의 결합으로 구현될 수도 있다. 소프트웨어 모듈은, 랜덤 액세스 메모리(RAM), 플래시 메모리, 판독-전용 메모리(ROM), 프로그래밍가능 판독-전용 메모리(PROM), 소거가능한 프로그래밍가능 판독-전용 메모리(EPROM), 전기적으로 소거가능한 프로그래밍가능 판독-전용 메모리(EEPROM), 레지스터들, 하드 디스크, 착탈형 디스크, 컴팩트 디스크 판독-전용 메모리(CD-ROM), 또는 당업계에 알려진 임의의 다른 형태의 비-일시적인 저장 매체에 상주할 수도 있다. 예시적인 저장 매체는, 프로세서가 저장 매체로부터 정보를 판독할 수 있고 저장 매체에 정보를 기입할 수 있도록 프로세서에 커플링된다. 대안적으로, 저장 매체는 프로세서에 통합될 수도 있다. 프로세서 및 저장 매체는 주문형 집적 회로(ASIC)에 상주할 수도 있다. ASIC는 컴퓨팅 디바이스 또는 사용자 단말에 상주할 수도 있다. 대안적으로, 프로세서 및 저장 매체는 컴퓨팅 디바이스 또는 사용자 단말 내의 별개의 컴포넌트들로서 상주할 수도 있다.
[00112] 기재된 실시예들의 이전 설명은 당업자가 기재된 실시예들을 실시 또는 사용할 수 있도록 제공된다. 이들 실시예들에 대한 다양한 변형들은 당업자들에게 용이하게 명백할 것이며, 본 명세서에 정의된 원리들은 본 발명의 범위를 벗어나지 않으면서 다른 실시예들에 적용될 수도 있다. 따라서, 본 발명은, 본 명세서에 설명된 실시예들로 제한되도록 의도되는 것이 아니라, 다음의 청구항들에 의해 정의된 바와 같은 원리들 및 신규한 특성들에 따르는 가능한 가장 넓은 범위를 부여할 것이다.
Claims (43)
- 디바이스로서,
입력 신호들의 제 1 쌍을 통해 수신된 분할 전력(splitting power)에 기초하여 출력 신호들의 제 1 쌍을 생성하도록 구성된 제 1 하이브리드 － 상기 제 1 하이브리드의 제 1 입력은 제 1 증폭기의 출력에 커플링되고, 상기 제 1 증폭기는 제 1 입력 신호를 수신하도록 구성됨 －;
입력 신호들의 제 2 쌍을 통해 수신된 분할 전력에 기초하여 출력 신호들의 제 2 쌍을 생성하도록 구성된 제 2 하이브리드 － 상기 제 2 하이브리드의 제 1 입력은 제 2 증폭기의 출력에 커플링되고, 상기 제 2 증폭기는 제 2 입력 신호를 수신하도록 구성됨 －;
하나의 단일 출력 신호만을 갖는 제 1 위상 시프터(shifter) － 상기 제 1 위상 시프터는 상기 제 1 입력 신호를 수신하고 상기 제 1 입력 신호의 위상으로부터 제 1 양만큼 위상 시프팅되는 제 1 위상 시프팅된 신호에 대응하는 상기 단일 출력 신호를 출력하도록 구성되고, 상기 제 1 위상 시프터의 출력은 제 3 증폭기의 입력에 커플링되고, 상기 제 3 증폭기의 출력은 상기 제 2 하이브리드의 제 2 입력에 커플링됨 －; 및
상기 제 2 입력 신호를 수신하고 상기 제 2 입력 신호의 위상으로부터 제 2 양만큼 위상 시프팅되는 제 2 위상 시프팅된 신호를 출력하도록 구성된 제 2 위상 시프터 － 상기 제 2 위상 시프터의 출력은 제 4 증폭기의 입력에 커플링되고, 상기 제 4 증폭기의 출력은 상기 제 1 하이브리드의 제 2 입력에 커플링됨 － 를 포함하는, 디바이스. - 제 1 항에 있어서,
상기 제 1 하이브리드는 제 1의 90도 하이브리드를 포함하고,
상기 제 2 하이브리드는 제 2의 90도 하이브리드를 포함하는, 디바이스. - 제 1 항에 있어서,
상기 제 1 양은 90도인, 디바이스. - 제 1 항에 있어서,
상기 제 2 양은 90도인, 디바이스. - 제 1 항에 있어서,
상기 제 1 입력 신호가 0도 위상을 갖는 경우, 상기 제 1 증폭기는 0도 위상을 갖는 적어도 하나의 고조파를 포함하는 제 1 증폭된 신호를 출력하고,
상기 제 1 입력 신호가 180도 위상을 갖는 경우, 상기 제 1 증폭기는 180도 위상을 갖는 적어도 하나의 고조파를 포함하는 제 1 증폭된 신호를 출력하고,
상기 제 2 입력 신호가 0도 위상을 갖는 경우, 상기 제 2 증폭기는 0도 위상을 갖는 적어도 하나의 고조파를 포함하는 제 2 증폭된 신호를 출력하고, 그리고
상기 제 2 입력 신호가 180도 위상을 갖는 경우, 상기 제 2 증폭기는 180도 위상을 갖는 적어도 하나의 고조파를 포함하는 제 2 증폭된 신호를 출력하는, 디바이스. - 제 1 항에 있어서,
상기 제 1 위상 시프팅된 신호가 90도 위상 또는 270도 위상을 갖는 경우, 상기 제 3 증폭기는 90도 위상을 갖는 적어도 하나의 고조파 및 270도 위상을 갖는 적어도 하나의 고조파를 포함하는 제 3 증폭된 신호를 출력하고, 그리고
상기 제 2 위상 시프팅된 신호가 90도 위상 또는 270도 위상을 갖는 경우, 상기 제 4 증폭기는 90도 위상을 갖는 적어도 하나의 고조파 및 270도 위상을 갖는 적어도 하나의 고조파를 포함하는 제 4 증폭된 신호를 출력하는, 디바이스. - 제 1 항에 있어서,
상기 제 1 하이브리드의 제 1 출력은 믹서(mixer) 회로의 제 1 로컬 오실레이터 입력에 커플링되고,
상기 제 2 하이브리드의 제 1 출력은 상기 믹서 회로의 제 2 로컬 오실레이터 입력에 커플링되는, 디바이스. - 제 7 항에 있어서,
상기 제 1 하이브리드의 제 2 출력은 제 1 종단 저항기(termination resistor)를 통해 접지 전위에 커플링되고,
상기 제 2 하이브리드의 제 2 출력은 제 2 종단 저항기를 통해 상기 접지 전위에 커플링되는, 디바이스. - 제 1 항에 있어서,
상기 제 1 하이브리드의 제 1 출력 신호는 상기 제 1 입력 신호의 제 3 고조파에 대응하고,
상기 제 2 하이브리드의 제 1 출력 신호는 상기 제 2 입력 신호의 제 3 고조파에 대응하고,
상기 제 1 하이브리드의 제 2 출력 신호는 상기 제 1 입력 신호의 제 1 고조파에 대응하고, 그리고
상기 제 2 하이브리드의 제 2 출력 신호는 상기 제 2 입력 신호의 제 1 고조파에 대응하는, 디바이스. - 제 1 항에 있어서,
상기 제 1 하이브리드의 제 2 출력은 제 2 믹서 회로의 제 1 로컬 오실레이터 입력에 커플링되고,
상기 제 2 하이브리드의 제 2 출력은 상기 제 2 믹서 회로의 제 2 로컬 오실레이터 입력에 커플링되는, 디바이스. - 제 10 항에 있어서,
상기 제 2 믹서 회로의 입력은 제 1 믹서 회로의 출력에 커플링되는, 디바이스. - 제 1 항에 있어서,
상기 제 2 입력 신호는 상기 제 1 입력 신호로부터 180도 위상 시프팅되는, 디바이스. - 제 1 항에 있어서,
상기 제 1 양은 상기 제 2 양과 상이한, 디바이스. - 제 1 항에 있어서,
상기 제 1 하이브리드 및 상기 제 2 하이브리드를 포함하는 복수의 하이브리드들; 및
상기 제 1 증폭기 및 상기 제 2 증폭기를 포함하는 복수의 증폭기들을 더 포함하고,
상기 복수의 하이브리드들의 각각의 하이브리드의 각각의 입력은 상기 복수의 증폭기들 중 단일 대응 증폭기의 출력에 연결되는, 디바이스. - 제 1 항에 있어서,
상기 제 1 입력은 상기 제 1 증폭기에 의해 출력되는 신호를 수신하도록 구성되는, 디바이스. - 방법으로서,
제 1 증폭기에서 제 1 입력 신호를 수신하고, 제 1 증폭된 신호를 생성하기 위해 상기 제 1 입력 신호를 증폭하는 단계 － 상기 제 1 증폭된 신호는 상기 제 1 증폭기에 의해 출력되고 제 1 하이브리드의 제 1 입력에 의해 수신됨 －;
제 2 증폭기에서 제 2 입력 신호를 수신하고, 제 2 증폭된 신호를 생성하기 위해 상기 제 2 입력 신호를 증폭하는 단계 － 상기 제 2 증폭된 신호는 상기 제 2 증폭기에 의해 출력되고 제 2 하이브리드의 제 1 입력에 의해 수신됨 －;
하나의 단일 출력 신호만을 갖는 제 1 위상 시프터에서 상기 제 1 입력 신호를 수신하는 단계;
상기 제 1 위상 시프터에 의해, 제 1 위상 시프팅된 신호에 대응하는 상기 단일 출력 신호를 생성하기 위해 상기 제 1 입력 신호를 위상 시프팅하는 단계;
상기 제 1 위상 시프터에 의해, 상기 제 1 위상 시프팅된 신호에 대응하는 상기 단일 출력 신호를 출력하는 단계;
제 3 증폭기의 입력에서, 상기 제 1 위상 시프팅된 신호에 대응하는 상기 단일 출력 신호를 수신하는 단계 － 상기 제 3 증폭기의 출력은 상기 제 2 하이브리드의 제 2 입력에 커플링됨 －;
제 2 위상 시프터에서 상기 제 2 입력 신호를 수신하는 단계;
제 2 위상 시프팅된 신호를 생성하기 위해 상기 제 2 입력 신호를 위상 시프팅하는 단계;
상기 제 2 위상 시프터에 의해, 상기 제 2 위상 시프팅된 신호를 출력하는 단계; 및
제 4 증폭기의 입력에서, 상기 제 2 위상 시프팅된 신호를 수신하는 단계를 포함하고,
상기 제 4 증폭기의 출력은 상기 제 1 하이브리드의 제 2 입력에 커플링되는, 방법. - 제 16 항에 있어서,
상기 제 1 위상 시프팅된 신호에 대응하는 상기 단일 출력 신호는 상기 제 1 입력 신호의 위상으로부터 제 1 양만큼 위상 시프팅되고,
상기 제 2 위상 시프팅된 신호는 상기 제 2 입력 신호의 위상으로부터 제 2 양만큼 위상 시프팅되는, 방법. - 제 17 항에 있어서,
상기 제 1 양은 90도이고, 상기 제 2 양은 90도인, 방법. - 제 16 항에 있어서,
상기 제 1 하이브리드의 제 1 출력 신호는 상기 제 1 입력 신호의 제 3 고조파에 대응하고,
상기 제 2 하이브리드의 제 1 출력 신호는 상기 제 2 입력 신호의 제 3 고조파에 대응하고,
상기 제 1 하이브리드의 제 2 출력 신호는 상기 제 1 입력 신호의 제 1 고조파에 대응하고, 그리고
상기 제 2 하이브리드의 제 2 출력 신호는 상기 제 2 입력 신호의 제 1 고조파에 대응하는, 방법. - 제 19 항에 있어서,
상기 제 1 하이브리드의 제 1 출력 신호는 제 1 믹서 회로의 제 1 로컬 오실레이터 입력에 제공되고,
상기 제 2 하이브리드의 제 1 출력 신호는 상기 제 1 믹서 회로의 제 2 로컬 오실레이터 입력에 제공되는, 방법. - 제 20 항에 있어서,
상기 제 1 하이브리드의 제 2 출력 신호는 제 2 믹서 회로의 제 1 로컬 오실레이터 입력에 제공되고,
상기 제 2 하이브리드의 제 2 출력 신호는 상기 제 2 믹서 회로의 제 2 로컬 오실레이터 입력에 제공되는, 방법. - 제 21 항에 있어서,
상기 제 1 믹서 회로의 출력 신호는 상기 제 2 믹서 회로에 제공되며,
상기 제 1 믹서 회로는, 믹서 입력 신호, 상기 제 1 하이브리드의 제 1 출력 신호 및 상기 제 2 하이브리드의 제 1 출력 신호에 기초하여 상기 제 1 믹서 회로의 출력 신호를 생성하는, 방법. - 제 20 항에 있어서,
상기 제 1 하이브리드의 제 2 출력 신호는 접지에 커플링된 제 1 종단 저항기에 제공되며,
상기 제 2 하이브리드의 제 2 출력 신호는 상기 접지에 커플링된 제 2 종단 저항기에 제공되는, 방법. - 장치로서,
제 1 출력 신호 및 제 2 출력 신호를 생성하기 위한 제 1 수단 － 상기 제 1 출력 신호는 상기 제 2 출력 신호로부터 위상 시프팅되고, 상기 생성하기 위한 제 1 수단의 제 1 입력은 증폭하기 위한 제 1 수단의 출력에 커플링되며, 상기 증폭하기 위한 제 1 수단은 제 1 입력 신호를 수신하도록 구성됨 －;
제 3 출력 신호 및 제 4 출력 신호를 생성하기 위한 제 2 수단 － 상기 제 3 출력 신호는 상기 제 4 출력 신호로부터 위상 시프팅되고, 상기 생성하기 위한 제 2 수단의 제 1 입력은 증폭하기 위한 제 2 수단의 출력에 커플링되며, 상기 증폭하기 위한 제 2 수단은 제 2 입력 신호를 수신하도록 구성됨 －;
하나의 단일 출력 신호만을 갖고, 상기 제 1 입력 신호를 수신하도록 구성된 위상 시프팅하기 위한 제 1 수단 － 상기 위상 시프팅하기 위한 제 1 수단의 출력은 증폭하기 위한 제 3 수단의 입력에 커플링되고, 상기 증폭하기 위한 제 3 수단의 출력은 상기 생성하기 위한 제 2 수단의 제 2 입력에 커플링되고, 상기 위상 시프팅하기 위한 제 1 수단은 상기 제 1 입력 신호의 위상으로부터 제 1 양만큼 위상 시프팅된 제 1 위상 시프팅된 신호에 대응하는 상기 단일 출력 신호를 출력하도록 구성됨 －; 및
상기 제 2 입력 신호를 수신하도록 구성된 위상 시프팅하기 위한 제 2 수단 － 상기 위상 시프팅하기 위한 제 2 수단의 출력은 증폭하기 위한 제 4 수단의 입력에 커플링되고, 상기 증폭하기 위한 제 4 수단의 출력은 상기 생성하기 위한 제 1 수단의 제 2 입력에 커플링됨 － 을 포함하는, 장치. - 제 24 항에 있어서,
상기 위상 시프팅하기 위한 제 1 수단은, 상기 제 1 입력 신호의 위상으로부터 제 1 양만큼 위상 시프팅되는 제 1 위상 시프팅된 신호를 출력하도록 구성되고,
상기 위상 시프팅하기 위한 제 2 수단은, 상기 제 2 입력 신호의 위상으로부터 제 2 양만큼 위상 시프팅되는 제 2 위상 시프팅된 신호를 출력하도록 구성되는, 장치. - 제 25 항에 있어서,
상기 제 1 양은 90도이고, 상기 제 2 양은 90도인, 장치. - 제 25 항에 있어서,
상기 생성하기 위한 제 1 수단의 제 1 출력 신호는 상기 제 1 입력 신호의 제 3 고조파에 대응하고,
상기 생성하기 위한 제 2 수단의 제 1 출력 신호는 상기 제 2 입력 신호의 제 3 고조파에 대응하고,
상기 생성하기 위한 제 1 수단의 제 2 출력 신호는 상기 제 1 입력 신호의 제 1 고조파에 대응하고, 그리고
상기 생성하기 위한 제 2 수단의 제 2 출력 신호는 상기 제 2 입력 신호의 제 1 고조파에 대응하는, 장치. - 비-일시적인 컴퓨터-판독가능 매체로서,
프로세서에 의해 실행될 때, 상기 프로세서로 하여금 디바이스에 신호들을 제공하게 하는 명령들을 포함하며,
상기 디바이스는,
입력 신호들의 제 1 쌍을 통해 수신된 분할 전력에 기초하여 출력 신호들의 제 1 쌍을 생성하도록 구성된 제 1 하이브리드 － 상기 제 1 하이브리드의 제 1 입력은 제 1 증폭기의 출력에 커플링되고, 상기 제 1 증폭기는 제 1 입력 신호를 수신하도록 구성됨 －;
입력 신호들의 제 2 쌍을 통해 수신된 분할 전력에 기초하여 출력 신호들의 제 2 쌍을 생성하도록 구성된 제 2 하이브리드 － 상기 제 2 하이브리드의 제 1 입력은 제 2 증폭기의 출력에 커플링되고, 상기 제 2 증폭기는 제 2 입력 신호를 수신하도록 구성됨 －;
하나의 단일 출력 신호만을 갖는 제 1 위상 시프터 － 상기 제 1 위상 시프터는 상기 제 1 입력 신호를 수신하고 상기 제 1 입력 신호의 위상으로부터 제 1 양만큼 위상 시프팅되는 제 1 위상 시프팅된 신호에 대응하는 상기 단일 출력 신호를 출력하도록 구성되고, 상기 제 1 위상 시프터의 출력은 제 3 증폭기의 입력에 커플링되고, 상기 제 3 증폭기의 출력은 상기 제 2 하이브리드의 제 2 입력에 커플링됨 －; 및
상기 제 2 입력 신호를 수신하고 상기 제 2 입력 신호의 위상으로부터 제 2 양만큼 위상 시프팅되는 제 2 위상 시프팅된 신호를 출력하도록 구성된 제 2 위상 시프터 － 상기 제 2 위상 시프터의 출력은 제 4 증폭기의 입력에 커플링되고, 상기 제 4 증폭기의 출력은 상기 제 1 하이브리드의 제 2 입력에 커플링됨 － 를 포함하는, 비-일시적인 컴퓨터-판독가능 매체. - 디바이스로서,
입력 신호들의 제 1 쌍을 통해 수신된 분할 전력에 기초하여 출력 신호들의 제 1 쌍을 생성하도록 구성된 제 1 하이브리드 － 상기 제 1 하이브리드의 제 1 입력은 제 1 증폭기의 출력에 커플링되고, 상기 제 1 증폭기는 제 1 입력 신호를 수신하도록 구성됨 －;
입력 신호들의 제 2 쌍을 통해 수신된 분할 전력에 기초하여 출력 신호들의 제 2 쌍을 생성하도록 구성된 제 2 하이브리드 － 상기 제 2 하이브리드의 제 1 입력은 제 2 증폭기의 출력에 커플링되고, 상기 제 2 증폭기는 제 2 입력 신호를 수신하도록 구성됨 －;
상기 제 1 입력 신호를 수신하고, 상기 제 1 입력 신호의 위상으로부터 제 1 양만큼 위상 시프팅되는 제 1 위상 시프팅된 신호를 출력하도록 구성된 제 1 위상 시프터 － 상기 제 1 위상 시프터의 출력은 제 3 증폭기의 입력에 커플링되고, 상기 제 3 증폭기의 출력은 상기 제 2 하이브리드의 제 2 입력에 커플링됨 －; 및
상기 제 2 입력 신호를 수신하고, 상기 제 2 입력 신호의 위상으로부터 제 2 양만큼 위상 시프팅되는 제 2 위상 시프팅된 신호를 출력하도록 구성된 제 2 위상 시프터 － 상기 제 2 위상 시프터의 출력은 제 4 증폭기의 입력에 커플링되고, 상기 제 4 증폭기의 출력은 상기 제 1 하이브리드의 제 2 입력에 커플링되고, 상기 제 1 양은 상기 제 2 양과 상이함 － 를 포함하는, 디바이스. - 제 29 항에 있어서,
상기 제 1 하이브리드는 제 1의 90도 하이브리드를 포함하고,
상기 제 2 하이브리드는 제 2의 90도 하이브리드를 포함하는, 디바이스. - 제 29 항에 있어서,
상기 제 1 양은 90도인, 디바이스. - 제 29 항에 있어서,
상기 제 2 양은 90도인, 디바이스. - 제 29 항에 있어서,
상기 제 1 입력 신호가 0도 위상을 갖는 경우, 상기 제 1 증폭기는 0도 위상을 갖는 적어도 하나의 고조파를 포함하는 제 1 증폭된 신호를 출력하고,
상기 제 1 입력 신호가 180도 위상을 갖는 경우, 상기 제 1 증폭기는 180도 위상을 갖는 적어도 하나의 고조파를 포함하는 상기 제 1 증폭된 신호를 출력하고,
상기 제 2 입력 신호가 0도 위상을 갖는 경우, 상기 제 2 증폭기는 0도 위상을 갖는 적어도 하나의 고조파를 포함하는 제 2 증폭된 신호를 출력하고, 그리고
상기 제 2 입력 신호가 180도 위상을 갖는 경우, 상기 제 2 증폭기는 180도 위상을 갖는 적어도 하나의 고조파를 포함하는 상기 제 2 증폭된 신호를 출력하는, 디바이스. - 제 29 항에 있어서,
상기 제 1 위상 시프팅된 신호가 90도 위상 또는 270도 위상을 갖는 경우, 상기 제 3 증폭기는 90도 위상을 갖는 적어도 하나의 고조파 및 270도 위상을 갖는 적어도 하나의 고조파를 포함하는 제 3 증폭된 신호를 출력하고, 그리고
상기 제 2 위상 시프팅된 신호가 90도 위상 또는 270도 위상을 갖는 경우, 상기 제 4 증폭기는 90도 위상을 갖는 적어도 하나의 고조파 및 270도 위상을 갖는 적어도 하나의 고조파를 포함하는 제 4 증폭된 신호를 출력하는, 디바이스. - 제 29 항에 있어서,
상기 제 1 하이브리드의 제 1 출력은 믹서 회로의 제 1 로컬 오실레이터 입력에 커플링되고,
상기 제 2 하이브리드의 제 1 출력은 상기 믹서 회로의 제 2 로컬 오실레이터 입력에 커플링되는, 디바이스. - 디바이스로서,
제 1 증폭기, 제 2 증폭기, 제 3 증폭기 및 제 4 증폭기를 포함하는 복수의 증폭기들 － 상기 제 1 증폭기는 제 1 입력 신호를 수신하도록 구성되고, 상기 제 2 증폭기는 제 2 입력 신호를 수신하도록 구성됨 －;
제 1 하이브리드 및 제 2 하이브리드를 포함하는 복수의 하이브리드들 ― 상기 제 1 하이브리드는 입력 신호들의 제 1 쌍을 통해 수신된 분할 전력에 기초하여 출력 신호들의 제 1 쌍을 생성하도록 구성되고, 상기 제 1 하이브리드의 제 1 입력은 상기 제 1 증폭기의 출력에 커플링되고, 상기 제 2 하이브리드는 입력 신호들의 제 2 쌍을 통해 수신된 분할 전력에 기초하여 출력 신호들의 제 2 쌍을 생성하도록 구성되고, 상기 제 2 하이브리드의 제 1 입력은 상기 제 2 증폭기의 출력에 커플링되고, 상기 복수의 하이브리드들의 각각의 하이브리드의 각각의 입력은 상기 복수의 증폭기들 중 단일 대응 증폭기의 출력에 연결됨 ―;
상기 제 1 입력 신호를 수신하고, 상기 제 1 입력 신호의 위상으로부터 제 1 양만큼 위상 시프팅되는 제 1 위상 시프팅된 신호를 출력하도록 구성된 제 1 위상 시프터 ― 상기 제 1 위상 시프터의 출력은 상기 제 3 증폭기의 입력에 커플링되고, 상기 제 3 증폭기의 출력은 상기 제 2 하이브리드의 제 2 입력에 커플링됨 ―; 및
상기 제 2 입력 신호를 수신하고, 상기 제 2 입력 신호의 위상으로부터 제 2 양만큼 위상 시프팅되는 제 2 위상 시프팅된 신호를 출력하도록 구성된 제 2 위상 시프터 － 상기 제 2 위상 시프터의 출력은 상기 제 4 증폭기의 입력에 커플링되고, 상기 제 4 증폭기의 출력은 상기 제 1 하이브리드의 제 2 입력에 커플링됨 － 를 포함하는, 디바이스. - 제 36 항에 있어서,
상기 제 1 하이브리드는 제 1의 90도 하이브리드를 포함하고,
상기 제 2 하이브리드는 제 2의 90도 하이브리드를 포함하는, 디바이스. - 제 36 항에 있어서,
상기 제 1 입력 신호가 0도 위상을 갖는 경우, 상기 제 1 증폭기는 0도 위상을 갖는 적어도 하나의 고조파를 포함하는 제 1 증폭된 신호를 출력하고,
상기 제 1 입력 신호가 180도 위상을 갖는 경우, 상기 제 1 증폭기는 180도 위상을 갖는 적어도 하나의 고조파를 포함하는 상기 제 1 증폭된 신호를 출력하고,
상기 제 2 입력 신호가 0도 위상을 갖는 경우, 상기 제 2 증폭기는 0도 위상을 갖는 적어도 하나의 고조파를 포함하는 제 2 증폭된 신호를 출력하고, 그리고
상기 제 2 입력 신호가 180도 위상을 갖는 경우, 상기 제 2 증폭기는 180도 위상을 갖는 적어도 하나의 고조파를 포함하는 상기 제 2 증폭된 신호를 출력하는, 디바이스. - 디바이스로서,
제 1 출력 신호 및 제 2 출력 신호를 생성하기 위한 제 1 수단 － 상기 제 1 출력 신호는 상기 제 2 출력 신호로부터 위상 시프팅되고, 상기 생성하기 위한 제 1 수단의 제 1 입력은 증폭하기 위한 제 1 수단의 출력에 커플링되고, 상기 증폭하기 위한 제 1 수단은 제 1 입력 신호를 수신하도록 구성됨 －;
제 3 출력 신호 및 제 4 출력 신호를 생성하기 위한 제 2 수단 － 상기 제 3 출력 신호는 상기 제 4 출력 신호로부터 위상 시프팅되고, 상기 생성하기 위한 제 2 수단의 제 1 입력은 증폭하기 위한 제 2 수단의 출력에 커플링되고, 상기 증폭하기 위한 제 2 수단은 제 2 입력 신호를 수신하도록 구성됨 －;
상기 제 1 입력 신호를 수신하도록 구성되는, 위상 시프팅하기 위한 제 1 수단 ― 상기 위상 시프팅하기 위한 제 1 수단의 출력은 증폭하기 위한 제 3 수단의 입력에 커플링되고, 상기 증폭하기 위한 제 3 수단의 출력은 상기 생성하기 위한 제 2 수단의 제 2 입력에 커플링되고, 상기 위상 시프팅하기 위한 제 1 수단은 상기 제 1 입력 신호의 위상으로부터 제 1 양만큼 위상 시프팅되는 제 1 위상 시프팅된 신호를 출력하도록 구성됨 ―; 및
상기 제 2 입력 신호를 수신하도록 구성되는, 위상 시프팅하기 위한 제 2 수단 － 상기 위상 시프팅하기 위한 제 2 수단의 출력은 증폭하기 위한 제 4 수단의 입력에 커플링되고, 상기 증폭하기 위한 제 4 수단의 출력은 상기 생성하기 위한 제 1 수단의 제 2 입력에 커플링되고, 상기 위상 시프팅하기 위한 제 2 수단은 상기 제 2 입력 신호의 위상으로부터 제 2 양만큼 위상 시프팅되는 제 2 위상 시프팅된 신호를 출력하도록 구성되고, 상기 제 1 양은 상기 제 2 양과 상이함 － 을 포함하는, 디바이스. - 제 39 항에 있어서,
상기 생성하기 위한 제 1 수단의 제 1 출력 신호는 상기 제 1 입력 신호의 제 3 고조파에 대응하고, 상기 생성하기 위한 제 2 수단의 제 1 출력 신호는 상기 제 2 입력 신호의 제 3 고조파에 대응하고, 상기 생성하기 위한 제 1 수단의 제 2 출력 신호는 상기 제 1 입력 신호의 제 1 고조파에 대응하고, 상기 생성하기 위한 제 2 수단의 제 2 출력 신호는 상기 제 2 입력 신호의 제 1 고조파에 대응하는, 디바이스. - 비-일시적인 컴퓨터-판독가능 매체로서,
프로세서에 의해 실행될 때, 상기 프로세서로 하여금 디바이스에 신호들을 제공하게 하는 명령들을 포함하며,
상기 디바이스는,
입력 신호들의 제 1 쌍을 통해 수신된 분할 전력에 기초하여 출력 신호들의 제 1 쌍을 생성하도록 구성된 제 1 하이브리드 － 상기 제 1 하이브리드의 제 1 입력은 제 1 증폭기의 출력에 커플링되고, 상기 제 1 증폭기는 제 1 입력 신호를 수신하도록 구성됨 －;
입력 신호들의 제 2 쌍을 통해 수신된 분할 전력에 기초하여 출력 신호들의 제 2 쌍을 생성하도록 구성된 제 2 하이브리드 － 상기 제 2 하이브리드의 제 1 입력은 제 2 증폭기의 출력에 커플링되고, 상기 제 2 증폭기는 제 2 입력 신호를 수신하도록 구성됨 －;
상기 제 1 입력 신호를 수신하고, 상기 제 1 입력 신호의 위상으로부터 제 1 양만큼 위상 시프팅되는 제 1 위상 시프팅된 신호를 출력하도록 구성된 제 1 위상 시프터 － 상기 제 1 위상 시프터의 출력은 제 3 증폭기의 입력에 커플링되고, 상기 제 3 증폭기의 출력은 상기 제 2 하이브리드의 제 2 입력에 커플링됨 －; 및
상기 제 2 입력 신호를 수신하고, 상기 제 2 입력 신호의 위상으로부터 제 2 양만큼 위상 시프팅되는 제 2 위상 시프팅된 신호를 출력하도록 구성된 제 2 위상 시프터 － 상기 제 2 위상 시프터의 출력은 제 4 증폭기의 입력에 커플링되고, 상기 제 4 증폭기의 출력은 상기 제 1 하이브리드의 제 2 입력에 커플링되고, 상기 제 1 양은 상기 제 2 양과 상이함 － 를 포함하는, 비-일시적인 컴퓨터-판독가능 매체. - 제 41 항에 있어서,
상기 제 1 양은 90도인, 비-일시적인 컴퓨터-판독가능 매체. - 제 41 항에 있어서,
상기 제 2 양은 90도인, 비-일시적인 컴퓨터-판독가능 매체.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/646,467 | 2012-10-05 | ||
| US13/646,467 US9130517B2 (en) | 2012-10-05 | 2012-10-05 | Systems and methods of harmonic extraction and rejection |
| PCT/US2013/063279 WO2014055769A1 (en) | 2012-10-05 | 2013-10-03 | Systems and methods of harmonic extraction and rejection |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20150064157A KR20150064157A (ko) | 2015-06-10 |
| KR101679345B1 true KR101679345B1 (ko) | 2016-11-24 |
Family
ID=49517631
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020157011308A KR101679345B1 (ko) | 2012-10-05 | 2013-10-03 | 고조파 추출 및 거부의 시스템들 및 방법들 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US9130517B2 (ko) |
| EP (1) | EP2904703B1 (ko) |
| JP (1) | JP5940737B2 (ko) |
| KR (1) | KR101679345B1 (ko) |
| CN (1) | CN104704741B (ko) |
| WO (1) | WO2014055769A1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108023607B (zh) * | 2017-11-30 | 2019-07-19 | Oppo广东移动通信有限公司 | 天线组件及终端设备 |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4010426A (en) * | 1975-11-12 | 1977-03-01 | The United States Of America As Represented By The Secretary Of The Air Force | Rf power amplifier parallel redundant system |
| JPS6178213A (ja) * | 1984-09-25 | 1986-04-21 | Nippon Telegr & Teleph Corp <Ntt> | 電力増幅装置 |
| JPH0787317B2 (ja) * | 1987-07-17 | 1995-09-20 | 日本電信電話株式会社 | 電力合成形電力増幅装置 |
| US4835493A (en) | 1987-10-19 | 1989-05-30 | Hughes Aircraft Company | Very wide bandwidth linear amplitude modulation of RF signal by vector summation |
| US4926136A (en) | 1988-12-29 | 1990-05-15 | Westinghouse Electric Corp. | Power amplifier combiner for improving linearity of an output |
| JPH06216671A (ja) * | 1993-01-18 | 1994-08-05 | Nippon Dengiyou Kosaku Kk | 高周波増幅装置 |
| JPH0846459A (ja) * | 1994-07-26 | 1996-02-16 | Mitsubishi Electric Corp | マイクロ波増幅器回路 |
| JP2760304B2 (ja) * | 1995-02-07 | 1998-05-28 | 日本電気株式会社 | 電力増幅器 |
| WO1997041644A1 (en) * | 1996-04-29 | 1997-11-06 | Motorola Inc. | Method and apparatus for mixing signals |
| IT1294732B1 (it) | 1997-09-15 | 1999-04-12 | Italtel Spa | Convertitore di frequenze subarmonico a reiezione d'immagine realizzato in microstriscia,particolarmente adatto all'impiego in |
| US6294956B1 (en) | 1999-11-19 | 2001-09-25 | Lucent Technologies Inc. | System and method for producing amplified signal(s) or version(s) thereof |
| US6268768B1 (en) | 1999-11-29 | 2001-07-31 | Lucent Technologies Inc. | Amplifier having linear characteristics |
| JP2001203540A (ja) * | 2000-01-19 | 2001-07-27 | Hitachi Ltd | 高周波電力増幅器 |
| US6725029B1 (en) | 2000-03-10 | 2004-04-20 | Northrop Grumman Corporation | Compact, space efficient, sub-harmonic image reject mixer |
| US7894790B2 (en) | 2004-04-02 | 2011-02-22 | Broadcom Corporation | Dual conversion receiver with reduced harmonic interference |
| US7256649B2 (en) | 2005-02-15 | 2007-08-14 | The Aerospace Corporation | Multiple signal intermodulation reduction system |
| JP4435071B2 (ja) * | 2005-11-10 | 2010-03-17 | 株式会社東芝 | 電力増幅器および増幅方法 |
| US8565103B2 (en) * | 2006-12-12 | 2013-10-22 | Qualcomm Incorporated | Load determination in wireless networks |
| US8086207B2 (en) | 2007-03-19 | 2011-12-27 | Qualcomm Incorporated | Linear transconductor for RF communications |
| US7595688B2 (en) | 2007-10-31 | 2009-09-29 | Raytheon Company | High power commutating multiple output amplifier system |
| US7944298B2 (en) | 2007-12-18 | 2011-05-17 | Qualcomm, Incorporated | Low noise and low input capacitance differential MDS LNA |
| US7746169B2 (en) | 2008-02-06 | 2010-06-29 | Qualcomm, Incorporated | LNA having a post-distortion mode and a high-gain mode |
| US8421541B2 (en) | 2009-06-27 | 2013-04-16 | Qualcomm Incorporated | RF single-ended to differential converter |
| US8063701B2 (en) * | 2009-11-17 | 2011-11-22 | Indian Institute Of Science | System for reducing distortion in an electronic circuit using nonlinear feedback |
-
2012
- 2012-10-05 US US13/646,467 patent/US9130517B2/en active Active
-
2013
- 2013-10-03 JP JP2015535784A patent/JP5940737B2/ja active Active
- 2013-10-03 CN CN201380052067.3A patent/CN104704741B/zh active Active
- 2013-10-03 EP EP13785977.3A patent/EP2904703B1/en active Active
- 2013-10-03 WO PCT/US2013/063279 patent/WO2014055769A1/en active Application Filing
- 2013-10-03 KR KR1020157011308A patent/KR101679345B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| WO2014055769A1 (en) | 2014-04-10 |
| US9130517B2 (en) | 2015-09-08 |
| EP2904703A1 (en) | 2015-08-12 |
| CN104704741B (zh) | 2017-12-01 |
| US20140097874A1 (en) | 2014-04-10 |
| EP2904703B1 (en) | 2017-11-22 |
| CN104704741A (zh) | 2015-06-10 |
| JP5940737B2 (ja) | 2016-06-29 |
| JP2015536116A (ja) | 2015-12-17 |
| KR20150064157A (ko) | 2015-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10097143B2 (en) | Josephson-coupled resonator amplifier (JRA) | |
| US6560449B1 (en) | Image-rejection I/Q demodulators | |
| CN101517904A (zh) | 谐波抑制混频器 | |
| JP6190066B2 (ja) | チューニング可能ｒｆチャネル選択フィルタ | |
| US10425071B2 (en) | Fast settling peak detector | |
| TW201001900A (en) | Quadrature mixer circuit | |
| US9037106B2 (en) | Baseband harmonic rejection circuit | |
| KR101679345B1 (ko) | 고조파 추출 및 거부의 시스템들 및 방법들 | |
| US20060229042A1 (en) | Method and apparatus for generating arbitrary phase shift using a phase shifter based on adding two perpendicular vectors with variable gains | |
| US7984093B1 (en) | Polyphase filter having a tunable notch for image rejection | |
| US9432610B2 (en) | Receiver apparatus, tuner, and circuit | |
| JP2009071703A (ja) | ミキサ回路及びこれを用いた無線通信装置 | |
| US20140347117A1 (en) | Impedance transformer for use with a quadrature passive cmos mixer | |
| US20060068742A1 (en) | High order trans-impedance filter with a single operational amplifier | |
| US9935354B2 (en) | Frequency tunable balun | |
| JP5935978B2 (ja) | パルス生成回路 | |
| JPH09275321A (ja) | 直交変調器 | |
| KR101793838B1 (ko) | 바이어스 전류를 공유하는 잡음 특성이 향상된 전력 수신기 | |
| JP2007067828A (ja) | 信号加算回路 | |
| JP2007116247A (ja) | 直交信号発生回路並びにそれを備えた受信チューナおよび通信機器 | |
| KR101699516B1 (ko) | 저전압 믹서 | |
| KR100954339B1 (ko) | 복소 영점을 사용한 능동-ｒｃ 다상 대역 여파기 | |
| JP2014204286A (ja) | 多段能動フィルタ、及び受信装置 | |
| RU2599964C1 (ru) | Способ усиления и демодуляции частотно-модулированных сигналов и устройство его реализации | |
| JP2008227643A (ja) | 平衡−不平衡変換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| A302 | Request for accelerated examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20190924 Year of fee payment: 4 |