KR101679141B1 - 에지 기반 통신 - Google Patents

에지 기반 통신 Download PDF

Info

Publication number
KR101679141B1
KR101679141B1 KR1020150037914A KR20150037914A KR101679141B1 KR 101679141 B1 KR101679141 B1 KR 101679141B1 KR 1020150037914 A KR1020150037914 A KR 1020150037914A KR 20150037914 A KR20150037914 A KR 20150037914A KR 101679141 B1 KR101679141 B1 KR 101679141B1
Authority
KR
South Korea
Prior art keywords
data line
pulse
voltage
pull
push
Prior art date
Application number
KR1020150037914A
Other languages
English (en)
Other versions
KR20150110361A (ko
Inventor
크리스티안 레이들
볼프강 쉐르
마이클 스트라서
베이코 수마
Original Assignee
인피니언 테크놀로지스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인피니언 테크놀로지스 아게 filed Critical 인피니언 테크놀로지스 아게
Publication of KR20150110361A publication Critical patent/KR20150110361A/ko
Application granted granted Critical
Publication of KR101679141B1 publication Critical patent/KR101679141B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/027—Speed or phase control by the received code signals, the signals containing no special synchronisation information extracting the synchronising or clock signal from the received signal spectrum, e.g. by using a resonant or bandpass circuit
    • H04L7/0278—Band edge detection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4902—Pulse width modulation; Pulse position modulation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60R—VEHICLES, VEHICLE FITTINGS, OR VEHICLE PARTS, NOT OTHERWISE PROVIDED FOR
    • B60R16/00—Electric or fluid circuits specially adapted for vehicles and not otherwise provided for; Arrangement of elements of electric or fluid circuits specially adapted for vehicles and not otherwise provided for
    • B60R16/02—Electric or fluid circuits specially adapted for vehicles and not otherwise provided for; Arrangement of elements of electric or fluid circuits specially adapted for vehicles and not otherwise provided for electric constitutive elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/02—Amplitude-modulated carrier systems, e.g. using on-off keying; Single sideband or vestigial sideband modulation
    • H04L27/04—Modulator circuits; Transmitter circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Dc Digital Transmission (AREA)
  • Mechanical Engineering (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

데이터 라인이 제 1 전압으로 능동적으로 드라이빙된 후에 데이터 라인을 제 2 전압으로 능동적으로 드라이빙하는 펄스 생성 방법, 디바이스 및 시스템이 개시된다.

Description

에지 기반 통신{EDGE-BASED COMMUNICATION}
본 출원은 2014년 3월 20일자로 출원된 미국 가출원 번호 제61/955,997호의 우선권을 주장한다.
예컨대 자동차 애플리케이션에서는, 디바이스들 사이의 통신을 위해 다양한 프로토콜이 사용된다. 자주 사용되는 하나의 프로토콜은 SENT(single edge nibble transmission) 프로토콜이다. 예컨대 이 프로토콜은 예컨대 센서 디바이스로부터 전자 제어 유닛(an electronic control unit: ECU)으로 고해상도 데이터가 송신되는 애플리케이션에 사용될 수 있다.
SPC(short PWM code; PWM은 펄스폭 변조를 의미함) 프로토콜은 SENT 프로토콜의 확장이며, 통신 링크의 성능 향상과 시스템 가격 저하를 동시에 달성하는 것을 목적으로 한다. 어느 정도까지, SPC는 양방향 통신을 허용하고, 에지 기반 PWM 프로토콜의 예이다. 예컨대, SPC는 반 이중 동기화 통신(a half-duplex synchronous communication)을 도입할 수 있다. 수신기(예컨대, 마스터)는 예컨대, 정의된 시간 동안 통신 라인을 로우(low)로 풀링함으로써 상기 통신 라인 상에 예컨대 마스터 트리거 펄스를 생성한다. 송신기(예컨대, 슬레이브), 예컨대 센서에 의해 (정의된 시간에 대응하는) 펄스폭이 측정되고, 펄스 폭이 정의된 한계 내에 있을 경우에만 송신, 예컨대, SENT 송신이 개시된다. SPC 프로토콜은 다양한 프로토콜 모드 사이의 선택을 허용한다. 예컨대, 4 개까지의 센서가 ECU에 병렬로 접속될 수 있는 경우에, 동기화 모드, 즉, 범위 선택을 갖는 동기화 모드 또는 ID 선택을 갖는 동기화 송신이 사용될 수 있다. 후자의 경우에, 전술된 트리거 펄스의 펄스폭은 어떤 센서 또는 다른 개체가 송신을 시작할 것인지를 정의할 수 있다. 예컨대, 트리거 펄스의 길이는 송신을 위해 선택된 센서 또는 다른 슬레이브 디바이스의 ID를 나타낼 수 있다. 센서 또는 다른 개체는 자신의 동기화에 의해 송신을 시작할 수 있는데, 이 동기화는 데이터 펄스를 예컨대 동기화 펄스와 중첩시킬 수 있고, 동기화 펄스는 트리거 펄스와 중첩될 필요는 없으며 데이터 펄스가 그 다음에 이어진다.
종래의 SPC 기반 통신에서는, 마스터 측 및 슬레이브 측에서 개방 드레인 출력 또는 전류 싱크가 사용된다. 수동 상태에서는, 통신 디바이스들(마스터 또는 슬레이브) 중 어떤 것도 라인을 능동적으로 드라이빙하지 않고, 라인은 예컨대 푸시풀 저항에 의해, 또는 전류 싱크의 경우에는 예컨대 센서에 의해 홀딩된다. 후자의 경우에, 디바이스들 사이의 제 3 접속이 생략될 수 있다.
그런 경우에, 신호들의 상승 에지는 예컨대 기생 용량성 부하(a parasitic capacitive load)에 의한 통신 라인의 기생 특성에 의해 영향받을 수 있다. 어떤 경우에 이것은 SPC 프로토콜 또는 다른 에지 기반 프로토콜의 펄스 식별에 있어 특히 문제점을 초래할 수 있는데, 예컨대, 이것은 슬레이브 측에서 식별 펄스로서 결과적으로 기능하는 트리거 펄스의 시간 측정의 불명확성을 초래할 수 있다. 또한, 송신은 "고 저항성" 거동(behavior)으로 언급될 수 있는 거동에 의해 방해될 수 있다. 기생 부하에 의한 장애는 이들이 하강 에지의 부정확한 인식을 초래하는 어떤 경우에 심지어 데이터 송신 자체에 영향을 줄 수 있다. 전류 기반 송신은 개방 드레인 설정에 대해 위에서 설명된 한계점들 중 몇몇을 극복할 수 있지만, 드라이버에 대한 고 전력 소비, 및 스위칭 중의 강건성(robustness) 및 방출(emissions) 등의 EMC(electromagnetic compliance) 문제와 같은 다른 어려움을 초래할 수 있는데, 그런 경우에, 전력 소모형 전류 펄스들은 가능한 한 짧게(개방 드레인 모드에서의 에지 검출과 마찬가지로, 신뢰할 수 있는 검출에 필요한 정도로만 길게) 유지하는 것이 바람직하다.
도 1은 몇몇 실시형태에 따른 통신 시스템의 간략화된 블록도이다.
도 2는 실시형태에 따른 통신 시스템의 블록도이다.
도 3은 실시예에 따른 방법을 도시하는 흐름도이다.
도 4는 통신 시스템을 도시하는 개략적 회로도이다.
도 5는 도 4의 시스템에 대한 예시적 신호를 도시하는 도면이다.
도 6은 실시예에 따른 통신 시스템을 도시하는 개략적 회로도이다.
도 7은 도 6의 시스템에 대한 예시적 신호를 도시하는 개략적 도면이다.
도 8은 실시예에 따른 통신 시스템을 도시하는 개략적 회로도이다.
도 9는 도 8의 시스템에 대한 예시적 신호를 도시하는 개략적 도면이다.
도 10은 실시예에 따른 통신 시스템의 개략적 회로도이다.
도 11은 도 10의 시스템에서의 예시적 신호를 도시하는 개략적 도면이다.
도 12는 대안적 구현에서 도 4의 시스템에 대한 예시적 신호를 도시하는 도면이다.
도 13은 대안적 구현에서 도 6의 시스템에 대한 예시적 신호를 도시하는 도면이다.
도 14는 대안적 구현에서 도 8의 시스템에 대한 예시적 신호를 도시하는 도면이다.
도 15는 대안적 구현에서 도 10의 시스템에 대한 예시적 신호를 도시하는 도면이다.
도 16은 대안적 구현에서 예시적 시스템을 도시하는 도면이다.
도 17은 도 16의 시스템에 대한 대안적인 예시적 신호를 도시하는 개략적 도면이다.
도 18은 도 16의 시스템에 대한 대안적인 예시적 신호를 도시하는 도면이다.
이하, 첨부된 도면을 참조하여 다양한 실시형태를 상세히 설명할 것이다. 실시형태들은 예시로서만 간주되어야 하고, 제한하는 것으로 간주되어서는 안된다. 예컨대, 실시형태들은 복수의 특징 또는 요소를 포함하는 것으로 설명될 수 있지만, 다른 실시형태들에서, 이들 특징 또는 요소 중 몇몇은 생략되거나, 그리고/또는 대안적 특징 또는 요소로 대체될 수 있다. 또 다른 실시형태에서는, 추가적 특징 또는 요소가 제공될 수 있다.
도면에 도시되거나 본원에 설명된 임의의 접속 또는 연결은, 예컨대, 특정 종류의 신호를 송신 및/또는 특정 종류의 정보를 송신하는 접속 또는 연결의 일반적 목적이 근본적으로 유지되는 한, 직접 접속 또는 연결, 즉, 중간 요소없는 접속 또는 연결로서 또는 간접 접속 또는 연결, 즉, 하나 이상의 중간 요소를 갖는 접속 또는 연결로서 구현될 수 있다. 접속 또는 연결은 달리 표시되지 않는 한 배선(wire) 기반 접속 또는 연결이 되거나 또는 무선 접속 또는 연결이 될 수도 있다.
또한, 상이한 실시형태들로부터의 특징은 부가적 실시형태들을 형성하기 위해 결합될 수 있다.
실시형태들에서, SPC 프로토콜의 확장이 제안된다. 그러나, 이들 확장은 예컨대 양방향 에지 기반 PWM(pulse width modulation) 통신 프로토콜과 같은 다른 통신 프로토콜에도 일반적으로 적용될 수 있다.
몇몇 실시형태에서는, 상승 에지의 급경사(steepness)가 개선될 수 있고, 그리고/또는 송신 중의 방해에 대한 안정성이 개선될 수 있다. 몇몇 실시형태에서는 통신 시스템, 예컨대, SPC 기반 통신 시스템 또는 임의의 다른 양방향 에지 기반 PWM 통신 시스템에서 정의된 상승 및 하강 에지를 제공하기 위해 마스터 측 및/또는 슬레이브 측 상에 푸시풀 드라이버가 사용된다.
도 1에는, 수신기(11) 및 송신기(12)를 포함하는 실시형태에 따른 통신 시스템(10)이 도시된다. 수신기(11)는 13에서 하나 이상의 통신 경로를 통해 송신기(12)와 통신가능하게 연결된다. 일 실시형태에서, 수신기(11)는 하나의 집적 회로 칩의 일부이고, 송신기(12)는 다른 하나의 집적 회로 칩의 일부이다. 다른 실시형태에서, 수신기(11) 및 송신기(12)는 동일한 집적 회로 칩의 일부가 될 수 있다. 일 실시형태에서, 수신기(11)는 제어기, 예컨대, ECU가 될 수 있다. 몇몇 실시형태에서, 송신기(12)는 센서 또는 다른 디바이스가 될 수 있다. 몇몇 실시형태에서, 수신기(22) 및 송신기(24)는 아래에 설명되는 추가사항을 갖는 SPC 프로토콜 또는 다른 양방향 에지 기반 PWM 프로토콜이 될 수 있다. 에지 기반 PWM 프로토콜은 펄스 폭 변조 신호의 에지가 검출되고 송신될 데이터와 같은 정보가 예컨대 펄스 폭 변조된 신호의 펄스 길이로 인코딩되는 프로토콜이다. 다른 실시형태에서, 다른 통신 기술이 사용될 수 있다. 몇몇 실시형태에서, 송신기(12) 및/또는 수신기(11)는 통신 경로(13) 상에 신호를 드라이빙하는 푸시풀 드라이버를 포함할 수 있다.
다른 실시형태에서, 도 2에 도시된 것처럼, 수신기 또는 다른 제어기(22)(예컨대, 마스터)는 시스템(20) 내에서 복수의 송신기, 예컨대, 센서들(24 및 26)과 통신할 수 있다. 도시된 실시형태에서 제어기(22)는 3-배선 접속을 통해 센서들(24 및 26)의 각각과 전기적으로 연결된다. 다른 실시형태에서는 2-배선 접속 또는 임의의 다른 접속이 사용될 수 있다. 제어기(22)는, 이하에 설명되는 추가사항 또는 수정을 갖는, 예컨대 SPC 프로토콜 또는 다른 양방향 에지 기반 PWM 프로토콜에 기초하여, 센서들(24 및 26)과 통신할 수 있다. 도 2에 도시된 실시형태에서, 3-배선 접속 제어기(22)와 제 1 센서(24) 및 제 2 센서(26)의 전기적 연결은 VDD 전원 라인(28), 데이터 라인(25), 및 접지 라인(27)과 같은 기준 라인을 포함한다. 일 실시형태에서, 시스템(20)은 자동차의 전기 시스템의 일부가 될 수 있다. 다른 실시형태에서는 상이한 수의 센서 또는 다른 구성요소들이 사용될 수 있다. 일 실시형태에서, 제어기(22)는 푸시풀 드라이버 및 하나 이상의 풀업 저항을 통해 제 1 센서(24) 및 제 2 센서(26)와 통신한다. 예컨대, 시스템(20)은 전원 라인(28)에 전기적으로 연결된 제 1 단자 및 데이터 라인(25)에 전기적으로 연결된 제 2 단자를 갖는 풀업 저항(23)을 포함하고, 제어기(22)는, 데이터 라인(25)에 전기적으로 연결된 드레인 소스 경로의 한 단자 및 접지 라인(27)에 전기적으로 연결된 다른 단자를 갖는 제 1 트랜지스터를 포함한다. 또한, 제어기(22)는 데이터 라인(25)에 전기적으로 연결된 드레인 소스 경로의 한 단자 및 VDD 라인(28)에 전기적으로 연결된 다른 단자를 갖는 제 2 트랜지스터(29)를 포함한다. 트랜지스터들(21, 29)은 함께 푸시풀 드라이버를 형성한다. 트랜지스터들(21, 29) 중 하나를 선택적으로 활성화시킴으로써, 데이터 라인(25)은 (트랜지스터(21)를 활성화시킴으로써) 이 경우 접지인 제 1 전압으로 능동적으로 풀링되거나, (트랜지스터(29)를 활성화시킴으로써) 이 경우 VDD 인 제 2 전압으로 능동적으로 푸시될 수 있다. 비활성화 상태에서, 트랜지스터들(21 및 29) 모두는 불활성화 즉, 드레인/소스 경로가 근본적으로 비도통되는 상태로 스위칭될 수 있다. 몇몇 실시형태에서, 그런 상태는 3-상태(a tri-state)가 될 수 있다. 그런 비활성 상태에서, 풀업 저항(23)은, 제어기(24)도 센서들(25, 26) 중 어느 것도 활성화되지 않는 한, 데이터 라인(25)을 VDD를 향해 풀링할 수 있으며, 이것은 본 출원의 맥락에서는 트랜지스터들(21, 29) 또는 임의의 다른 푸시풀 드라이버에 의한 능동적 푸시 또는 풀링에 비해 "수동적인" 것으로 보일 수 있다.
센서들(24 및 26)은 개방 드레인 트랜지스터들(도시되지 않으며, 예컨대 트랜지스터(21) 만을 갖는 드라이버에 대응함)을 포함하거나, 푸시풀 드라이버들을 포함할 수 있다. 제어기(22) 및 제 1 및 제 2 트랜지스터(24 및 26)의 각각은, 데이터 라인(25) 상에서 전압 신호, 예컨대 PWM 신호를 통해 통신하는 단일 통신 경로를 공유한다.
SPC 프로토콜에 따른 예에서 통신할 때, 제어기(22)는 데이터 라인(25)을 통해 제 1 및 제 2 센서(24 및 26)에 의해 수신되는 요청 신호를 송신할 수 있다. 요청 신호는 트리거 신호 및/또는 센서 식별 신호를 포함할 수 있는데, 센서 식별 신호는 제 1 및 제 2 센서(24 및 26) 중 하나를 선택한다. 또한, 요청 신호의 나머지 부분은 선택된 센서로 송신될 임의의 다른 명령 및/또는 데이터를 포함할 수 있다. 예컨대, 트리거 신호는 제어기(22)가 트랜지스터(21)를 통해 데이터 라인(25)을 접지로 풀링하는 펄스가 될 수 있으며, 그 펄스의 지속기간은 센서의 ID를 나타낸다.
제 1 및 제 2 센서(24 및 26)는 트리거 신호 및 센서 식별 신호를 포함하는 요청 신호를 수신한다. 제 1 및 제 2 센서(24 및 26) 중 하나는, 예컨대, 펄스 폭, 펄스 높이 또는 기타의 것으로 인코딩된 센서 식별 신호를 통해 선택되고, 선택된 센서는 데이터 라인(28)을 통해 응답 신호를 송신한다.
몇몇 실시형태에서는, 제어기(22) 내에 푸시풀 드라이버를 제공함으로써, 전술된 트리거 펄스들은, 개방 드레인 출력을 사용하는 종래의 SPC 시스템에 비해, 특히, 트리거 펄스의 상승 에지에 관해 보다 양호하게 정의될 수 있다. 실시형태에서, 이것은 어떤 경우의 트리거 펄스의 오해석, 예컨대, 의도한 것과 다른 ID를 나타내는 트리거 펄스의 해석을 방지할 수 있다.
도 3에는 실시형태에 따른 방법이 도시된다. 도 3에 도시된 방법은, 예컨대, 도 2의 트랜지스터(21, 29)를 적절히 구동함으로써 구현될 수 있고, 또한 다른 디바이스 및 시스템, 예컨대, 이하에 보다 상세히 설명될 디바이스 및 시스템에서 구현될 수도 있다.
도 3의 30에서, 데이터 라인(예컨대, 데이터 라인(25))은, 예컨대 푸시풀 드라이버의 제 1 트랜지스터를 사용하여, 펄스의 시작 시에 로우(low)로 풀링된다. 예컨대, 펄스는 SPC 시스템 또는 다른 양방향 에지 기반 PWM 시스템에서 트리거 펄스가 될 수 있다. 31에서, 펄스의 종료 시에, 데이터 라인은 하이(high), 예컨대 VDD로 푸시된다. 이것은 예컨대 푸시풀 드라이버의 제 2 트랜지스터를 사용하여 데이터 라인에 고 전위를 연결함으로써 수행될 수 있다.
펄스의 종료 이후에, 몇몇 실시형태에서 32에서 데이터 라인은, 30에서 로우로 풀링되거나 31에서 하이로 푸시된 후 사전 결정된 시간이 경과한 이후에 다른 디바이스(예컨대, 도 2의 예시적 시스템에서 센서들(24, 26) 중 하나)에 의해 드라이빙될 수 있다. 실시형태들에서, 사전결정된 시간은 데이터 라인 상에서 디바이스들 사이의 어떠한 충돌도 발생하지 않는 것을 보장할 수 있다.
다른 실시형태에서, 로직은 반대가 될 수 있다. 예컨대, 대안적 실시형태에서, 데이터 라인은 펄스의 시작 시에 하이로 푸시되고 펄스의 종료 시에 로우로 풀링될 수 있다.
다음에, 도 4 내지 도 18을 참조하면, 통신 시스템 및 디바이스의 다양한 실시형태가 예시적 신호에 의해 설명되고 도시될 것이다. 시스템, 디바이스 및 신호는 단순히 비제한적 예시로서 기능하고, 예컨대, 다른 구현에서는 다른 신호가 적용될 수 있다.
도 4 및 도 5는 비교를 위해 개방 드레인 드라이버만을 사용하는 통신 시스템을 도시한다.
도 4에서, 마스터 측에는, 도 2의 트랜지스터(21)와 마찬가지로, 데이터 라인과 접지 사이에 트랜지스터(43)가 개방 드레인 드라이버로서 제공된다. 또한, 폴업 저항(40)은 데이터 라인과 양의 전압, 예컨대 VDD 사이에 제공된다. 슬라이서(41)는 마스터 측에서 수신기로서 기능한다. 슬레이브 측에는, 데이터 라인과 접지 사이의 개방 드레인 트랜지스터(44)가 제공된다. 또한, 데이터를 수신하기 위해 슬라이서(42)가 제공된다.
마스터에서 슬레이브로의 송신을 위해, 트랜지스터(43)는 데이터 라인을 로우로 능동적으로 풀링하여 데이터 라인에 펄스를 생성할 수 있다. 트랜지스터(43)가 비활성일 때, 데이터 라인은 풀업 저항(40)에 의해 양의 전압을 향해 위로 풀링된다. 다음에, 데이터 라인 상의 이 전압 또는 데이터 라인 상에서 검출된 전류는 슬라이서(42)에 의해 검출되는데, 슬라이서(42)는 데이터 라인 상의 전압에 의존하여 예컨대 논리 1 또는 논리 0을 출력할 수 있다. 반대로, 슬레이브에서 마스터로의 송신을 위해, 트랜지스터(44)는 데이터 라인을 접지에 선택적으로 연결하여 데이터 라인을 접지로 능동적으로 풀링한다. 나중에, 트랜지스터(44)가 비활성일 때 데이터 라인은 풀업 저항(40)에 의해 양의 전압을 향해 다시 위로 풀링된다.
도 4의 시스템에서의 신호에 대한 예가 도 5에 도시된다. 도 5의 예에서는 먼저 마스터가 트리거 펄스를 전송한다. "마스터 드라이브"란 라벨이 붙은 파선으로 표시된 기간 중에, 예컨대 트랜지스터(43)는 데이터 라인을 접지를 향해 풀링한다. 트리거 펄스의 종료시에, 트랜지스터(43)는 비활성(소스와 드레인 사이의 비도통 상태)이 되고, 1점 쇄선(dot-dashed lines) 및 파선(51)으로 표시된 것처럼 풀업 트랜지스터(40)가 데이터 라인을 양의 전압을 향해 풀링한다. 1점 쇄선 및 파선(51)은 트리거 펄스의 다양한 가능한 길이를 나타낸다. 트리거 펄스의 길이는 그 트리거 펄스에 대응하는 슬레이브의 ID, 예컨대 도 2의 센서들(24, 26) 중 하나를 나타낼 수 있다. 보이는 것처럼, 51에 의해 표시된 상승 에지는 비교적 긴 상승 시간을 갖는데, 이것은 예컨대 데이터 라인에 연결된 저항성 및/또는 용량성 부하에 의존할 수 있다. 예컨대, 상승 시간이 매우 느려지는 경우에, 펄스는 의도된 것처럼 더 길게 보일 수 있으며, 이것은 트리거 펄스의 부정확한 수신을 초래할 수 있다.
예컨대 트리거 펄스의 개시 또는 종료 후 일정 대기 시간 이후에, 슬레이브 측은 먼저 동기화 펄스(도 5에서 동기화 펄스란 라벨이 붙어 있으며 데이터 펄스 및 중단 펄스가 이어짐)를 전송하도록 버스를 드라이빙한다. 실선은 트랜지스터(44)를 사용하여 슬레이브에 의해 데이터 라인을 능동적으로 드라이빙하는 효과를 보여준다. 트랜지스터(44)가 비활성화될 때마다, 역시 1점 쇄선으로 표시된 것처럼, 풀업 저항(40)은 데이터 라인을 다시 위로 풀링한다. 또한 이 경우에, 52로 표시된 것처럼, 상승 에지의 상승 시간 및 파형은 예컨대 데이터 라인에 연결된 저항성 및 용량성 부하에 의존할 수 있다. 또한 이 경우에, 예컨대 상승 시간에 의존하여, 송신 에러가 발생할 수 있다.
도 6에는 실시형태에 다른 통신 시스템이 도시된다. 도 6의 실시형태는 도 4의 시스템에 기초하며, 동일한 요소는 동일한 도면번호를 가지며 다시 상세히 설명되지 않을 것이다.
도 4와 대조적으로, 개방 드레인 트랜지스터(44)는 도 6에서 푸시풀 드라이버(60)로 대체되는데, 푸시풀 드라이버(60)는 3 상태로 설정될 수도 있다. 푸시풀 드라이버(60)를 사용하여, 데이터 라인은 고 전위 또는 저 전위로 능동적으로 드라이빙될 수 있다. 도 6의 시스템은 예컨대 복수의 슬레이브가 사용되는 경우에, SPC 통신 또는 다른 양방향 에지 기반 PWM 통신에 기초한 이전의 제품들과 후방(backward) 호환 가능가능할 수 있다.
도 7은 도 6의 시스템에서의 예시적 신호를 도시한다. 트리거 펄스는 도 5를 참조하여 설명된 트리거 펄스에 대응하는데, 여기서 마스터는, 저항성 및/또는 용량성 부하에 의존할 수 있는 70으로 표시된 풀업과 함께 트랜지스터(43)를 사용하여 데이터 라인을 로우로 드라이빙한다. 한편, 슬레이브 측에서는 이제 푸시풀 드라이버가 사용되고, 이것은 예컨대 도 7의 71로 표시된 것처럼 동기화 펄스, 데이터 펄스 및 중단 펄스의 보다 가파른 상승 에지를 초래한다. 도 7에서는, 근본적으로 도 7에 실선으로 표시된 것처럼 푸시풀 드라이버(60)에 의해 슬레이브의 완전한 송신이 드라이빙된다.
중단 펄스 이후에, 예컨대 마스터/슬레이브 발진기 부정합을 보상하기 위해 사전결정된 대기 시간이 삽입된다. 이 대기 시간 중에는 풀업 저항만이 버스를 양의 전압으로 풀링하고 어떠한 능동적 드라이빙도 발생하지 않는다.
도 8에는 통신 시스템의 다른 실시형태가 도시된다. 도 8의 실시형태 역시 도 4의 실시형태에 기초하며, 동일한 요소는 동일한 도면번호를 가지며 다시 상세히 설명되지 않을 것이다.
도 4의 시스템과 대조적으로, 도 8에서는 마스터 측의 개방 드레인 트랜지스터(43)가 푸시풀 드라이버(80)로 대체되고, 푸시풀 드라이버(80) 역시 3-상태 모드를 갖는다. 도 9는 도 8의 실시형태와 연관된 예시적 시스템을 도시한다. 여기서, 트리거 펄스의 특정 예에서는 파선으로 표시되고 트리거 펄스의 다른 가능한 예에서는 점선으로 표시된 것처럼, 트리거 펄스 중에, 마스터는 또한 푸시풀 드라이버를 사용하여 트리거 펄스의 종료 시에 데이터 라인을 고 전압으로 능동적으로 드라이빙한다. 90으로 표시된 것처럼, 이것은 실시형태들에서 도 5의 비교 예에서보다 더 가파르거나 더 양호하게 정의된 상승 에지를 초래할 수 있다. 트리거 펄스 이후에, 어떠한 드라이버도 활성화되지 않고 풀업 저항(40)만이 전압을 위로 풀링하는, 마스터/슬레이브 발진기 부정합을 보상하는 갭이 제공된다. 갭은 트리거 펄스의 하강 또는 상승 에지 이후의 사전 결정된 시간이 될 수 있다.
갭에 이어서, 슬레이브 송신은 도 5를 참조하여 설명된 송신에 대응하는데, 여기서, 도 5에서 52로 표시된 상승 에지와 마찬가지로, 상승 에지(91)는 저항성 및 용량성 부하에 의존하는 파형 및 상승 시간을 가질 수 있다.
도 10에는 통신 시스템의 부가적 실시형태가 도시되는데, 이 역시 도 4의 시스템에 기초한다. 동일한 요소는 동일한 도면번호를 가지며 다시 설명되지 않을 것이다. 도 10의 시스템에서, 도 4의 트랜지스터(43)는 도 8의 실시형태와 마찬가지로 푸시풀 드라이버(80)로 대체되었고, 트랜지스터(44)는 도 6의 실시형태와 마찬가지로 푸시풀 드라이버(60)로 대체되었다. 따라서, 어떤 측면에서, 도 10의 실시형태는 도 6 및 도 8의 실시형태의 결합이다. 또한, 관련된 모든 디바이스, 예컨대, 버스에 접속된 모든 디바이스가 도 10에 도시된 것과 유사한 푸시풀 구조를 사용하는 실시형태에서는, 몇몇 실시형태에서 버스 상의 반사를 감소시키고 전기적 신호 무결성을 개선하기 위해 적절한 (대칭적) 라인 종단부(line termination)가 모든 디바이스에 사용될 수 있다.
도 11은 대응하는 신호의 예를 도시한다. 이 경우, 트리거 펄스 중에, 신호는 도 9의 신호에 대응하며, 110으로 표시된 것처럼 비교적 가파른 상승 에지를 갖는다. 슬레이브가 버스를 드라이빙하는 동안(동기화 펄스, 데이터 펄스, 중단 펄스), 곡선은 도 7의 곡선과 유사하며 또한 도 11에 111로 표시된 것처럼 비교적 가파른 상승 에지를 갖는다.
전술된 변경을 제외하고, 도 6 내지 도 11을 참조하여 설명된 실시형태는 근본적으로 도 4 및 도 5를 참조하여 설명된 시스템에 대응한다.
도 4 내지 도 11을 참조하여 설명된 예 및 실시형태에서는, 마스터에 의해 전송된 트리거 펄스에 이어서 동기화 펄스가 슬레이브에 의해 전송된다. 상이한 실시형태들에서, 동기화 펄스가 트리거 펄스와 적어도 부분적으로 중첩되어 송신되는 식으로, 타이밍은 상이할 수 있다. 이것은 마스터와 슬레이브 사이의 타이밍의 변화에 해당하며, 예컨대 도 4, 도 6, 도 8 및 도 10의 통신 시스템에서 구현될 수 있다.
그런 실시형태의 신호들은 도 12 내지 도 15에 도시된다. 도 12는 도 4의 시스템에 대한 예시적 신호를 도시하고, 도 13은 도 6의 실시형태에 대한 예시적 신호를 도시하고, 도 14는 도 8의 실시형태에 대한 예시적 신호를 도시하며, 도 15는 도 10의 실시형태에 대한 예시적 신호를 도시한다. 동기화 펄스가 트리거 펄스와 중첩되는 사실을 제외하고, 도 12 내지 도 15의 신호는 근본적으로 도 5, 도 7, 도 9 및 도 11의 신호에 각각 대응한다.
도 12에서는 도 5와 마찬가지로 마스터 및 슬레이브 측에 개방 드레인 트랜지스터가 사용되므로, 트리거 펄스의 상승 에지(120) 또는 121로 표시된 슬레이브에 의해 드라이빙된 펄스의 상승 에지는, 예컨대 캐패시터 또는 저항 부하에 의해 영향받는 파형 및/또는 상승 시간을 가질 수 있으며, 이것은 어떤 상황에서 송신 에러를 초래할 수 있다. 도 13의 예에서는 푸시풀 드라이버가 슬레이브 측에 사용되므로, 131로 표시된 것처럼 슬레이브 측에 의해 드라이빙된 데이터 펄스는 비교적 가파른 상승 에지를 가지는 반면에, 예컨대 130으로 표시된 트리거 펄스의 상승 에지는 도 12의 도 12의 경우와 유사하다.
(도 8의 실시형태에 대응하는) 도 14의 예에서는 푸시풀 드라이버가 마스터 측에 사용되므로, 도 14에서 140으로 표시된 트리거 펄스의 상승 에지는 비교적 가파르다. 슬레이브 측에 의해 유발된 펄스의 상승 에지는, 도 14에서 141로 표시된 것처럼, 저항성 또는 용량성 부하에 더 강하게 의존하는 더 긴 상승 시간 및 파형을 가진다. 도 10의 실시형태에 대응하는 도 15에서는, 마스터 및 슬레이브 모두가 푸시풀 드라이버를 사용한다. 따라서, 예컨대 150으로 표시된 트리거 펄스의 상승 에지 및 슬레이브에 의해 유발된 펄스의 상승 에지 모두 비교적 가파르며 저항성 또는 용량성 부하의 영향이 감소된다.
설명된 것처럼, 중첩되는 동기화 펄스를 제외하고, 도 12 내지 도 15의 신호는 도 5, 도 7, 도 9 및 도 11에 도시된 신호에 각각 대응한다. 도 4, 도 6, 도 8 및 도 10에는 하나의 슬레이브만 도시되지만, 상이한 시스템들은 복수의 슬레이브를 포함할 수 있다.
전술된 실시형태에서, 푸시풀 드라이버는 예컨대 데이터 라인에 전류를 공급하거나 데이터 라인으로부터 전류를 흡수하여 각각 데이터 라인을 고 전압으로 푸시하거나 데이터 라인을 저 전압으로 푸시한다. 다른 실시형태에서는, 전술된 것처럼, 데이터 라인 상에 전압 및/또는 전류를 사용하는 다른 가능성이 사용될 수 있다. 두 개의 전압 중 하나를 선택하여 데이터 라인에 공급하는 전압 조정기(160)가 마스터 측에 제공되는 예가 도 16에 도시된다. 슬레이브 측에는, 데이터 라인에 연결된 전류원(164)이 제공된다. 또한, 슬레이브 측에는 마스터로부터 전압 신호를 검출하기 위한 슬라이서(163)가 제공된다. 마스터 측에는, 슬라이서(161) 뿐만 아니라, 저항 양단의 전압 강하를 측정하여 전압 강하를 전류로 변환하는 전압-전류 변환기(162)가 제공된다. 그런 실시형태에서, 슬레이브는 데이터 라인 상에 전류 펄스를 전송하고, 마스터는 전압 펄스를 전송한다.
대응하는 신호에 대한 예가 도 17 및 도 18에 도시된다. 도 17은 슬레이브 펄스로부터 전송된 동기화 펄스가 트리거 펄스에 이어지는 경우를 도시한다. 도 17에 도시된 것처럼, 트리거 펄스는 전압 펄스로서, 슬레이브에 의해 전송된 전류 펄스들(동기화 펄스, 데이터 펄스 및 중단 펄스)이 이어진다.
도 18은 도 16의 시스템에서 동기화 펄스가 트리거 펄스에 중첩되는 경우를 도시한다. 그 이외에, 도 18의 신호는 도 17의 신호에 대응한다. 즉, 도 18 및 도 17은 신호 타이밍에 관해서만 상이하다. 데이터 라인 상의 다른 종류의 신호 생성이 또한 적용될 수 있으며, 실시형태에서는 본원에 개시된 기술과 시스템 호환가능하게 될 수 있다.
전술된 실시형태들은 단순히 예시일 뿐이며 다른 실시형태에서는 다른 특징 또는 기술이 사용될 수 있다.

Claims (20)

  1. 양방향 에지 기반 펄스폭 변조 통신 시스템(a bidirectional edge-based pulse width modulation communication system)에서 데이터 라인 상에 펄스를 생성하는 단계―상기 펄스는 슬레이브 디바이스의 식별을 나타내는 트리거 펄스이고, 상기 펄스를 생성하는 단계는, 상기 트리거 펄스의 시작 시에 상기 데이터 라인을 제 1 전압으로 능동적으로 드라이빙(driving)하는 단계와, 상기 트리거 펄스의 종료 시에 상기 데이터 라인 상의 전압을 상기 제 1 전압과 상이한 제 2 전압으로 능동적으로 드라이빙하는 단계를 포함함―와,
    상기 트리거 펄스 이후에, 상기 데이터 라인을 슬레이브 디바이스에 의해 드라이빙하는 단계를 포함하되,
    상기 데이터 라인을 슬레이브 디바이스에 의해 드라이빙하는 단계는, 상기 제 1 전압으로 능동적으로 드라이빙하는 것 또는 상기 제 2 전압으로 능동적으로 드라이빙하는 것 중 하나 이후의 사전 결정된 시간에 동기화 펄스를 송신하는 단계를 포함하고,
    상기 송신하는 단계 후에 상기 펄스폭 변조 통신 시스템은 푸시풀(push-pull) 드라이빙 상태로부터 고저항 상태로 변화하고, 풀업(pull-up) 저항에 의해 상기 데이터 라인이 유지되어 푸시풀 드라이빙은 발생하지 않는
    방법.
  2. 삭제
  3. 양방향 에지 기반 펄스폭 변조 통신 시스템에서 데이터 라인 상에 펄스를 생성하는 단계―상기 펄스는 슬레이브 디바이스의 식별을 나타내는 트리거 펄스이고, 상기 펄스를 생성하는 단계는, 상기 트리거 펄스의 시작 시에 상기 데이터 라인을 제 1 전압으로 능동적으로 드라이빙하는 단계와, 상기 트리거 펄스의 종료 시에 상기 데이터 라인 상의 전압을 상기 제 1 전압과 상이한 제 2 전압으로 능동적으로 드라이빙하는 단계를 포함함―와,
    상기 트리거 펄스 이후에, 상기 데이터 라인을 슬레이브 디바이스에 의해 드라이빙하는 단계를 포함하되,
    상기 데이터 라인을 슬레이브 디바이스에 의해 드라이빙하는 단계는, 상기 트리거 펄스와 중첩되는 동기화 펄스를 송신하는 단계를 포함하고,
    상기 송신하는 단계 후에 상기 펄스폭 변조 통신 시스템은 푸시풀 드라이빙 상태로부터 고저항 상태로 변화하고, 풀업 저항에 의해 상기 데이터 라인이 유지되어 푸시풀 드라이빙은 발생하지 않는
    방법.
  4. 제 1 항에 있어서,
    상기 데이터 라인을 슬레이브 디바이스에 의해 드라이빙하는 단계는, 상기 데이터 라인을 상기 제 1 전압으로 능동적으로 드라이빙하는 단계와, 상기 데이터 라인을 상기 제 2 전압으로 능동적으로 드라이빙하는 단계를 포함하는
    방법.
  5. 펄스폭 변조 에지 기반 프로토콜에 기초하여 통신하도록 구성된 통신 디바이스로서,
    상기 통신 디바이스는, 데이터 라인을 제 1 전압을 향해 능동적으로 드라이빙하고, 상기 데이터 라인을 상기 제 1 전압으로 능동적으로 드라이빙한 후에 상기 데이터 라인을 제 2 전압으로 능동적으로 드라이빙하여, 상기 데이터 라인 상에 펄스를 생성하도록 구성된 드라이버를 포함하고,
    상기 통신 디바이스는 마지막 하강 에지 또는 마지막 상승 에지 중 하나의 수신 이후에 사전 결정된 시간을 대기한 후에 펄스를 생성하도록 구성되고,
    상기 펄스의 생성 후에 상기 통신 디바이스는 푸시풀 드라이빙 상태로부터 고저항 상태로 변화하고, 풀업 저항에 의해 상기 데이터 라인이 유지되어 푸시풀 드라이빙은 발생하지 않는
    통신 디바이스.
  6. 제 5 항에 있어서,
    상기 드라이버는 푸시풀 드라이버를 포함하는
    통신 디바이스.
  7. 제 6 항에 있어서,
    상기 푸시풀 드라이버는 3상태 모드(a tri-state mode)를 갖는
    통신 디바이스.
  8. 제 5 항에 있어서,
    상기 통신 디바이스는 마스터 디바이스이고, 상기 펄스는 슬레이브를 식별하는 트리거 펄스를 포함하는
    통신 디바이스.
  9. 제 5 항에 있어서,
    상기 통신 디바이스는 슬레이브인
    통신 디바이스.
  10. 제 5 항에 있어서,
    상기 통신 디바이스는 라인 종단부(line termination) 또는 풀다운 저항 중 적어도 하나를 포함하는
    통신 디바이스.
  11. 시스템으로서,
    마스터 디바이스와,
    적어도 하나의 슬레이브 디바이스를 포함하되,
    상기 마스터 디바이스 및 상기 적어도 하나의 슬레이브 디바이스는 양방향 에지 기반 펄스폭 변조 프로토콜을 통해 통신하도록 구성되고,
    상기 마스터 디바이스는 데이터 라인에 연결된 푸시풀 드라이버를 포함하고,
    상기 마스터 디바이스는 상기 푸시풀 드라이버를 사용하여 상기 슬레이브 디바이스를 식별하는 트리거 펄스를 생성하도록 구성되고,
    상기 슬레이브 디바이스는 상기 트리거 펄스와 중첩되는 동기화 펄스를 전송하도록 구성되고,
    상기 마스터 디바이스는 상기 트리거 펄스의 시작 시에 상기 데이터 라인을 제 1 전압으로 능동적으로 드라이빙하고, 상기 트리거 펄스의 종료 시에 상기 데이터 라인을 상기 제 1 전압과 상이한 제 2 전압으로 능동적으로 드라이빙하고,
    상기 트리거 펄스 및 상기 동기화 펄스의 전송 후에 상기 시스템은 푸시풀 드라이빙 상태로부터 고저항 상태로 변화하고, 풀업 저항에 의해 상기 데이터 라인이 유지되어 푸시풀 드라이빙은 발생하지 않는
    시스템.
  12. 제 11 항에 있어서,
    상기 슬레이브 디바이스는 상기 데이터 라인에 연결된 추가 푸시풀 드라이버를 포함하는
    시스템.
  13. 시스템으로서,
    마스터 디바이스와,
    적어도 하나의 슬레이브 디바이스를 포함하되,
    상기 마스터 디바이스 및 상기 적어도 하나의 슬레이브 디바이스는 양방향 에지 기반 펄스폭 변조 프로토콜을 통해 통신하도록 구성되고,
    상기 마스터 디바이스는 데이터 라인에 연결된 푸시풀 드라이버를 포함하고,
    상기 마스터 디바이스는 상기 푸시풀 드라이버를 사용하여 상기 슬레이브 디바이스를 식별하는 트리거 펄스를 생성하도록 구성되고,
    상기 슬레이브 디바이스는 상기 트리거 펄스의 수신 이후에 상기 데이터 라인 상에 동기화 펄스를 전송하도록 구성되고,
    상기 마스터 디바이스는 상기 트리거 펄스의 시작 시에 상기 데이터 라인을 제 1 전압으로 능동적으로 드라이빙하고, 상기 트리거 펄스의 종료 시에 상기 데이터 라인을 상기 제 1 전압과 상이한 제 2 전압으로 능동적으로 드라이빙하고,
    상기 동기화 펄스의 전송 후에 상기 시스템은 푸시풀 드라이빙 상태로부터 고저항 상태로 변화하고, 풀업 저항에 의해 상기 데이터 라인이 유지되어 푸시풀 드라이빙은 발생하지 않는
    시스템.
  14. 제 11 항에 있어서,
    상기 마스터 디바이스는 라인 종단부 또는 풀다운 저항 중 적어도 하나를 포함하는
    시스템.
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
KR1020150037914A 2014-03-20 2015-03-19 에지 기반 통신 KR101679141B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201461955997P 2014-03-20 2014-03-20
US61/955,997 2014-03-20
US14/318,741 2014-06-30
US14/318,741 US9210015B2 (en) 2014-03-20 2014-06-30 Edge-based communication

Publications (2)

Publication Number Publication Date
KR20150110361A KR20150110361A (ko) 2015-10-02
KR101679141B1 true KR101679141B1 (ko) 2016-11-23

Family

ID=54143099

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150037914A KR101679141B1 (ko) 2014-03-20 2015-03-19 에지 기반 통신

Country Status (3)

Country Link
US (2) US9210015B2 (ko)
JP (1) JP5992565B2 (ko)
KR (1) KR101679141B1 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8183982B2 (en) * 2007-08-14 2012-05-22 Infineon Technologies Ag System including reply signal that at least partially overlaps request
CN104572547A (zh) * 2013-10-22 2015-04-29 鸿富锦精密工业（深圳）有限公司 电子装置连接系统
JP5736550B1 (ja) * 2014-04-18 2015-06-17 パナソニックＩｐマネジメント株式会社 基地局装置
DE102014011783B3 (de) * 2014-08-12 2015-04-09 Micronas Gmbh Verfahren zur Erhöhung der Zuverlässigkeit von Messwertaufnehmern
DE102014014379B3 (de) * 2014-10-02 2015-08-20 Micronas Gmbh Verfahren für eine deterministische Auswahl eines Sensors aus einer Vielzahl von Sensoren
DE102014116909B4 (de) * 2014-11-19 2016-07-28 Infineon Technologies Ag Empfänger, Sender, Verfahren zum Wiedergewinnen eines zusätzlichen Datenwerts aus einem Signal und Verfahren zum Übertragen eines Datenwerts und eines zusätzlichen Datenwerts in einem Signal
DE102016103498A1 (de) * 2016-02-26 2017-08-31 Infineon Technologies Ag Ein Verfahren zum Übermitteln von Daten von einem Sensorbauelement an eine elektronische Steuereinheit, ein Sensorbauelement und eine elektronische Steuereinheit
FR3050087B1 (fr) * 2016-04-11 2018-04-13 Peugeot Citroen Automobiles Sa Dispositif et procede de communication selective de signaux
DE102017102417A1 (de) * 2017-02-08 2018-08-09 Infineon Technologies Ag Sensorbauelemente und verfahren zum übertragen von sensordaten und verfahren zum steuern eines sensorbauelements, vorrichtung und verfahren zum decodieren eines sensorsignals
US10275615B2 (en) * 2017-03-17 2019-04-30 Cylance Inc. Communications bus data transmission using relative ground shifting
US10462155B2 (en) 2017-03-17 2019-10-29 Cylance Inc. Electronic control unit protection framework using security zones
US10757113B2 (en) 2017-03-17 2020-08-25 Cylance Inc. Communications bus signal fingerprinting
DE102017130933B3 (de) 2017-12-21 2019-05-02 Infineon Technologies Ag Flankenbasierte Kommunikation mit einer Vielzahl von Slave-Vorrichtungen unter Verwendung von Timern
US10855527B2 (en) * 2018-04-03 2020-12-01 Infineon Technologies Ag Bidirectional communication using edge timing in a signal
US10326621B1 (en) * 2018-05-01 2019-06-18 Allegro Microsystems, Llc Serial communication system with active driver
JP7205103B2 (ja) * 2018-08-08 2023-01-17 富士電機株式会社 受信装置、受信方法、および受信プログラム
US10887074B1 (en) * 2019-08-02 2021-01-05 Infineon Technologies Ag Full duplex communication using edge timing in a signal
US10958412B1 (en) 2020-01-22 2021-03-23 Infineon Technologies Ag Communication using edge timing in a signal

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5787132A (en) 1994-07-25 1998-07-28 Nippondenso Co., Ltd. Data communication system having improved synchronization capability
US20050127942A1 (en) 2003-12-10 2005-06-16 Smith Glenn M. Selectable integrated circuit interface
KR100786636B1 (ko) 2006-12-20 2007-12-21 한국생산기술연구원 캔（ｃａｎ）통신을 이용한 무 부러쉬직류（ｂｌｄｃ）전동기 제어장치

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5676654A (en) 1979-11-29 1981-06-24 Fujitsu Ltd Bus transmission system
JPS56153866A (en) * 1980-04-28 1981-11-28 Casio Comput Co Ltd Time division data communication system
JPS5824925A (ja) * 1981-08-06 1983-02-15 Fujitsu Ltd 双方向性バスの制御方式
US4531068A (en) * 1983-09-19 1985-07-23 International Business Machines Corporation Bus line precharging tristate driver circuit
CN1134206A (zh) 1993-11-05 1996-10-23 联合工艺汽车公司 远端无按键进入系统中的发射机/接收机对的自动再同步方法
JP2850282B2 (ja) * 1994-07-06 1999-01-27 日本コロムビア株式会社 通信装置
JP3173457B2 (ja) 1998-03-23 2001-06-04 日本電気株式会社 データ通信装置
US6201811B1 (en) 1998-03-24 2001-03-13 Telefonaktiebolaget Lm Ericsson (Publ) Transferring Identifier information in a telecommunications system
US6060906A (en) * 1998-04-29 2000-05-09 Industrial Technology Research Institute Bidirectional buffer with active pull-up/latch circuit for mixed-voltage applications
US7027773B1 (en) 1999-05-28 2006-04-11 Afx Technology Group International, Inc. On/off keying node-to-node messaging transceiver network with dynamic routing and configuring
US6405337B1 (en) 1999-06-21 2002-06-11 Ericsson Inc. Systems, methods and computer program products for adjusting a timeout for message retransmission based on measured round-trip communications delays
US6496889B1 (en) * 1999-09-17 2002-12-17 Rambus Inc. Chip-to-chip communication system using an ac-coupled bus and devices employed in same
US6609224B1 (en) 2000-02-04 2003-08-19 Telefonaktiebolaget Lm Ericsson (Publ) Replacement of transport-layer checksum in checksum-based header compression
US6977930B1 (en) 2000-02-14 2005-12-20 Cisco Technology, Inc. Pipelined packet switching and queuing architecture
US7627121B1 (en) 2001-02-15 2009-12-01 At&T Mobility Ii Llc Apparatus, system and method for detecting a loss of key stream synchronization in a communication system
JP3807301B2 (ja) 2001-12-20 2006-08-09 松下電器産業株式会社 モータ駆動装置
CN100514895C (zh) 2002-03-29 2009-07-15 松下电器产业株式会社 在多载波发送中的数据重发方法
US20040107398A1 (en) 2002-07-02 2004-06-03 Johnson Ian Robert Error detection in received data transmissions
US7653757B1 (en) * 2004-08-06 2010-01-26 Zilker Labs, Inc. Method for using a multi-master multi-slave bus for power management
JP4756340B2 (ja) * 2005-10-13 2011-08-24 株式会社デンソー 通信システム及び方法、並びに分散制御システム及び方法
US7627804B2 (en) 2006-06-30 2009-12-01 Intel Corporation Memory device with speculative commands to memory core
US7809870B2 (en) 2006-10-17 2010-10-05 Broadcom Corporation Method and system for interlocking data integrity for network adapters
US7826525B2 (en) * 2007-02-16 2010-11-02 Illinois Tool Works, Inc. Pulse-based communication for devices connected to a bus
DE102008031498B4 (de) 2008-07-03 2012-03-08 Infineon Technologies Ag Taktbestimmung eines Sensors
US8183982B2 (en) 2007-08-14 2012-05-22 Infineon Technologies Ag System including reply signal that at least partially overlaps request
KR101068198B1 (ko) * 2009-02-27 2011-09-28 이강호 마스터 슬레이브 통신 시스템
US20100262887A1 (en) 2009-04-13 2010-10-14 Lockheed Martin Corporation High Integrity Data Network System and Method
US8301972B2 (en) 2009-05-27 2012-10-30 Seagate Technology Llc Apparatus for correcting single bit insertion or deletion in a data payload with a checksum corrector
GB2470591A (en) * 2009-05-29 2010-12-01 Powervation Ltd Pulse width modulation synchronisation of switched mode power converters
JP5772311B2 (ja) 2011-07-05 2015-09-02 富士通株式会社 情報処理装置及び情報処理方法
EP2872916B1 (en) * 2012-07-12 2016-09-14 Datalogic IP Tech S.r.l. Synchronization of a real-time uwb locating system
US8909841B2 (en) * 2012-10-04 2014-12-09 Linear Technology Corporation Configurable serial interface
US9172565B2 (en) 2014-02-18 2015-10-27 Allegro Microsystems, Llc Signaling between master and slave components using a shared communication node of the master component

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5787132A (en) 1994-07-25 1998-07-28 Nippondenso Co., Ltd. Data communication system having improved synchronization capability
US20050127942A1 (en) 2003-12-10 2005-06-16 Smith Glenn M. Selectable integrated circuit interface
KR100786636B1 (ko) 2006-12-20 2007-12-21 한국생산기술연구원 캔（ｃａｎ）통신을 이용한 무 부러쉬직류（ｂｌｄｃ）전동기 제어장치

Also Published As

Publication number Publication date
US9210015B2 (en) 2015-12-08
US20150270994A1 (en) 2015-09-24
US20160065399A1 (en) 2016-03-03
JP5992565B2 (ja) 2016-09-14
JP2015186259A (ja) 2015-10-22
KR20150110361A (ko) 2015-10-02
US9455849B2 (en) 2016-09-27

Similar Documents

Publication Publication Date Title
KR101679141B1 (ko) 에지 기반 통신
US10700848B2 (en) Sensor that transmits signals responsive to a request signal and receives information
KR101719421B1 (ko) 복수의 슬레이브 디바이스와의 에지-기반 통신
US9965426B2 (en) System and method for a low emission network
KR102366501B1 (ko) 버스 시스템용 가입자국 및 가입자국에 대한 전자기 적합성의 범위 내에서 간섭 저항성을 증대시키기 위한 방법
US9582441B2 (en) Clockless serial slave device
CN109951407B (zh) 使用计时器与多个从设备进行基于边沿的通信
CN108712313B (zh) 电子电路及其操作方法和抑制振铃的网络
CN104933000B (zh) 基于边沿的通信
US9906385B2 (en) Communication devices
US20110309916A1 (en) Circuit Arrangement and Method for Controlling Communication Between a Control Circuit and a Transmitter/Receiver Unit via a Supply Line
KR20170086608A (ko) 버스 시스템용 가입자국, 그리고 버스 시스템을 위한 송신 신호의 타이밍 조정 방법
US9712338B2 (en) Communication system
CN108334467B (zh) 用于低压差分信号的发射器和接收器
US9966979B2 (en) Transmission circuit, reception circuit and communication system

Legal Events

Date Code Title Description
A302 Request for accelerated examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant