KR101673176B1 - 양면 동박적층판 또는 동박을 이용한 엘이디 패키지용 연성회로기판의 제조방법, 및 그에 의해 제조된 엘이디 패키지 - Google Patents

Abstract

본 발명은 양면 동박적층판 또는 동박을 이용한 엘이디 패키지용 연성회로기판의 제조방법, 및 그에 의해 제조된 엘이디 패키지에 관한 것이다.
본 발명은 절연층을 사이에 두고 상,하부에 각각 동박층이 적층된 양면 동박적층판에 레이저 드릴링의 방법으로 하부 동박층과 절연층까지만 선택적으로 제거하되 상부 동박층의 내면이 노출되게 하여 한 개 또는 둘 이상의 비아홀을 형성하고, 화학동도금후 전해 동도금을 행하여서 비아홀을 딤플이 생기게 필링함과 동시에 상,하부 동도금층을 형성하고, 이 상,하부 동도금층을 노광 에칭하여 비아홀을 중심으로 패터닝 함으로써 LED 칩과 연결할 상부 접속단자부와, LED 소자의 정,부 전극단자로서 연결할 하부 접속단자부를 형성하여 LED 패키지용 연성회로기판을 제조한다.
이 LED 패키지용 연성회로기판은 PI 절연층을 프레임으로 활용하므로 종래보다 안정되고 손쉬운 공정으로서 제조원가를 절감할 수 있는 동시에 LED 칩 실장을 포함한 패키지 제조 공정이 용이하다. 또한 이렇게 제조된 LED 패키지는 단위 개수로 쏘잉하는 공정도 메탈이나 세라믹을 기판으로 사용하던 종전에 대비하여 매우 수월하게 된다.

Description

양면 동박적층판 또는 동박을 이용한 엘이디 패키지용 연성회로기판의 제조방법, 및 그에 의해 제조된 엘이디 패키지{Manufacturing method for LED package type FPCB using FCCL or Copper plate, and LED package produced thereby}

본 발명은 양면 동박적층판(FCCL;Flexible Copper Clad Laminate) 또는 동박을 이용하여 엘이디 패키지용 연성회로기판을 제조하는 방법, 그리고 그에 의해 제조된 엘이디 패키지에 관한 것으로서, 좀더 상세하게는 미들 파워(Middle Power)용 LED 칩의 소형화에 따른 리드프레임의 금형가공의 곤란성에 따른 제조 코스트 상승을 해결하는 동시에 하이 파워(High Power)용 LED의 기판으로 사용하던 세라믹기판을 대체할 수 있는 LED 패지키용 기판에 관련된 기술로서, 공정안정성, 양산성 및 수율을 향상시킬 수 있고, 소형화 사이즈의 중출력 LED 제조에 적합할 뿐 아니라 고출력 LED의 방열대책 해법을 연성회로기판의 새로운 플랫폼으로 구현되는 동박적층판 및 동박을 이용한 엘이디 패키지용 연성회로기판의 제조방법, 및 그에 의해 제조된 엘이디 패키지에 관한 것이다.

일반적으로, 발광다이오드(LED)는 타 발광체에 비해 같은 조도를 위해 소모되는 소비전력이 적고 구동전압이 낮아 취급이 용이할 뿐만 아니라 수명이 긴 장점을 가지고 있으며, 소형 경량화가 가능하여 조명장치의 광원으로 사용됨은 물론이고 스마트폰과 같은 휴대정보통신기기 및 TV, 노트북 등의 전자장치에서 액정표시장치(Liquid Crystal Display, LCD)의 백라이트 유닛(Back Light Unit, BLU)의 광원으로도 널리 사용되고 있다.

한편, 최근 들어 LED 칩 자체를 인쇄회로기판(PCB)에 실장하는 기술이 개발되고 있는 한편, 유연하고 두께가 얇은 연성회로기판(FPCB)의 활용도가 높아짐에 따라 연성회로기판에 LED 칩을 실장하는 기술 뿐 아니라, 연성회로기판을 이용하여 LED 패키지를 제조하는 기술도 연구되어지고 있는 분야이다.

이러한 종래기술 분야에 대해 보다 구체적으로 설명하면, 종래의 LED 패키지는 일반적으로 메탈 또는 세라믹 기판 위에 LED 칩을 실장하는 방식이 많이 사용되었다.

이러한 LED 패키지로 제조되는 공정을 구체적으로 살펴보면, 도 1에 도시된 바와같이, 다이 어태치 공정을 통해 리드프레임에 다이싱하여 분할된 LED 칩을 부착하고, 와이어본딩 공정을 통해 LED 칩의 전극을 리드단자에 연결한 후 몰딩 또는 디스펜싱한다. 이때, 리드프레임과 연계된 기판은 메탈 또는 세라믹 플레이트가 기판(Substrate)로 사용한 것이다. 이렇게 LED 패키지 된 상태에서 리드 프레임을 트리밍한 후 쏘잉하는 과정을 통해 필요한 단일 LED 소자 또는 다수 LED 소자로 제조한 후, 분광검사기를 이용한 소팅공정을 통해 분급하여 각 분급된 LED 패키지 별로 캐리어 테이프에 부착하여 출하 대기되는 것이다.

상술한 바와 같이 복잡한 LED 패키지 공정에서 상술한 메탈 또는 세라믹을 기판으로 사용하여 LED 패키지를 제조하는 선행기술들의 예를 살펴보면,

국내특허공개 제10-2014-0013612호에서는, 금속 플레이트의 표면 위에 실장된 LED 발열소자로부터 이격되어 상기 플레이트의 표면위에 형성된 절연층으로서 FR4를 사용하지 않으면서, 경화 및 반경화 Epoxy절연수지를 코팅한 동박층(RESIN COATED COPPER FOIL ; RCC)을 형성하고 이를 고온고압챔버 내에서 상기 금속 플레이트에 열압착하여 제조되는 칩 온 메탈 타입 인쇄회로기판 제조방법이 개시되어 있고,

또 IPC분류상 이와 유사 분야의 국내 특허공개 제10-2014-0013611호에서는, Epoxy 절연층으로 경화 및 반경화 Epoxy절연수지를 단계적으로 사용하고, 고온고압 챔버 내에서 공기의 매질에 의한 고온고압으로 3차원 열압착하여 회로패턴층이 금속 플레이트에 정밀하고 견고하게 부착될 수 있는 패키지 온 메탈 타입 방열 인쇄회로기판 제조방법이 개시되어 있다.

또, LED 소자를 연성회로기판과 함께 사용한 것과 관련하여 국내 특허등록 제10-1423458호의 선행기술에서; 제 1 절연필름층과 제 2 절연필름층 사이에, 전자소자가 실장되는 배선회로층이 개재된 연성회로기판에 있어서, 상기 제 2 절연필름층에는 상기 배선회로층의 일부를 외부로 노출시키는 개구부가 형성되며, 상기 배선회로층은, 상기 개구부와 대응되는 위치에서, 상기 전자소자의 일부를 수용한 채 상기 전자소자의 변위를 억제하는 멈춤홈을 포함하는 것을 특징으로 하는 연성회로기판이 개시되어 있는데,

이 같은 종래기술은 본 발명의 LED 패키지 제조 기술과는 무관하게, 연성회로기판 상에 LED 패키지 소자의 표면실장의 리플로우 시에 멈춤홈에 의해 LED 소자의 위치가 변위되지 않게 하는 기술에 관한 것이고, 개시된 도면들과 상세한 설명을 살펴보면 커버레이인 제1절연필름층 하부의 배선회로층을 반사판으로 사용되게 한 구조인 동시에 이러한 LED 소자는 LED 패키지의 기판이 메탈이나 세라믹 기판을 사용한 보편적인 것에 관한 내용이다.

한편, 상술한 메탈 또는 세라믹 기판 위에 실장하는 방식 이외에, 최근들어 LED 칩 자체를 인쇄회로기판(PCB)에 실장하여 패키징하는 기술이 개발되고 있는 한편, 유연하고 두께가 얇은 연성회로기판(FPCB)의 활용도가 높아짐에 따라 연성회로기판에 LED 칩을 실장하기 위한 기술도 다각도로 연구 개발되어지고 있다.

예컨대, 국내특허출원 제10-2010-0085137호의 선행기술; LED 칩과, 상기 LED 칩이 안착되는 실장영역이 일면에 형성된 연성회로기판과, 상기 연성회로기판을 일부 커버하고 중앙부에는 상기 실장영역이 노출되는 크기의 개구부가 형성된 판상의 상부 지지부재, 및 상기 상부 지지부재와 대응되도록 상기 연성회로기판의 타면에 형성되는 하부 지지부재를 포함하여, 상기 지지부재에 형광체가 충진되어 LED 패키지 제작이 용이하고, 보강판 및 지지부재에 의하여 충진된 형광체 및 와이어 본딩에 응력이 가해지지 않아 신뢰성이 높은 LED 패키지와,

국내특허출원 제10-2011-0065518호의 선행기술; LED 칩과, 상기 LED 칩의 실장영역이 다수 형성된 연성회로기판과, 상기 연성회로기판상에 형성되는 커버층, 및 상기 커버층 상에 형성되어 상기 실장영역의 주변부를 지지하는 상부 지지판을 포함하되, 상기 커버층과 상부 지지판은 상기 실장영역에 대응되는 개구부가 형성되고, 상기 개구부의 내측면에는 반사막이 형성된 플렉서블 LED 패키지 등이 개시되어 있다.

상술한 연성회로기판을 사용하는 종래의 기술은 그 종래 발명이 추구하는 고유의 목적 이외의 기본 구조를 살펴보면, 하나의 연성회로기판에 다수의 엘이디를 실장하는 LED 패키징 방식이어서, 단일 LED 패키지 제조기술에 적용하기에는 전혀 부합하지 않는다. 좀더 구체적으로, LED 패키지로 제조시에 이에 사용되는 연성회로기판의 복잡하고 많은 층 구조 때문에 제조공정수도 많아 생산성 문제나 수율 저하의 문제점이 있게 되고, 또한 상술한 연성회로기판을 이용한 LED 패키지는 그 복잡한 층 구조 및 그의 제조 공정 측면에서 살펴보았을 때도 전력용량이 다른 여러 LED 패키지로의 제조에 대한 방열 대책을 쉽게 마련할 수 없는 구조적 문제점을 갖고 있다.

또, 현재까지의 LED 패키지 관련 기술에서, 미들 파워(Middle Power)용 LED 칩의 소형화 요구에 부응하기 위한 LED 패지기 제조기술의 기반이 되는 리드프레임의 소형화 금형가공이 어렵고 코스트를 상승시키는 원인이 되었으므로, 소형화에 최적한 새로운 플랫폼, 즉 연성회로기판과 관련된 패키지 기술이 요구되는 실정이며,

또한 하이 파워(High Power)용 LED의 기판으로 사용하던 세라믹기판을 낮은 코스트로서 대체할 수 있는 공정 안정성이 우수하고 양산성이 좋은 연성회로기판을 이용하는 LED 패키지 제조 기술의 솔루션이 요구되는 실정이다.

국내특허공개 제10-2014-0013612호, 국내 특허공개 제10-2014-0013611호, 국내 특허등록 제10-1423458호, 국내특허출원 제10-2010-0085137호, 국내특허출원 제10-2011-0065518호

상술한 종래 문제점의 해결과 요구에 부응하기 위해 안출된 본 발명은,

메탈이나 세라믹 기판을 사용하던 기존 대비 낮은 코스트의 플렉시블한 원자재를 기판으로 하는 동시에 이 플렉시블한 기판을 이용하여 간단한 층 구조로서 제조공정을 행할 수 있는 새로운 패키지 구조 및 공정 기술을 확보하여 LED 패키지의 양산성을 향상시킬 수 있고 공정안정성을 확보하여 수율 향상을 달성하려는데 그 목적을 두고 있다.

또한, 본 발명은 미들 파워 LED 및 하이 파워 LED를 아우르는 LED의 발열에 대한 유연한 방열 대책을 손쉽게 마련할 수 있도록 하는데 목적을 두고 있다.

상술한 목적을 달성하기 위한 본 발명은,

a) 절연층을 사이에 두고 상,하부에 각각 동박층이 적층된 양면 동박적층판을 준비하는 단계;

b) 레이저 드릴링의 방법으로 상기 양면 동박적층판의 하면으로부터 접근하여 상기 하부 동박층과 절연층까지만 선택적으로 제거하되 상기 상부 동박층의 내면이 노출되게 하여 한 개 또는 둘 이상의 비아홀을 형성하는 단계;

c) 화학적 또는 물리적 방법으로 상기 비아홀의 측벽에 전처리 동피막을 형성시킨 후 전해 동도금을 행하여 상기 비아홀을 필링함과 동시에 상기 상,하부 동박층에 각각 상,하부 동도금층을 형성하는 단계;

d) 상기 상,하부 동도금층을 노광 에칭하는 포토리소그래피 방법으로 상기 비아홀을 중심으로 패터닝 함으로써 LED칩과 전기적으로 접속시킬 상부 접속단자부와, 기판 하부 전극단자로서 사용할 하부 접속단자부를 형성하는 단계; 로 행하는 것을 특징으로 하는 양면 동박적층판을 이용한 LED 패키지용 연성회로기판의 제조방법을 제공한다.

한편, 상술한 본 발명의 구성에서, 상기 b)단계 이전에 상기 동박적층판의 하부면을 마스킹필름으로 보호한 후 전해도금하여 상기 동박적층판의 상부면에만 동도금층이 형성되게 한 후 마스킹필름을 제거한 후, 상기 동박적층판의 하부 동박면으로부터 상기 하부동박 및 절연층을 드릴링하는 상기 b)단계 및 그 이후 공정을 행하는 방법도 가능하다.

바람직하게는, 상기 비아홀의 외부 노출면에는 딤플이 형성되는 구조가 되도록 전해도금을 제어하고, 상기 상부 접속단자부의 최상부에 은도금층을 형성하는 것이 좋다.

또, 상기 비아홀은, 횡단면상 사각형으로 천공되어 필링되는 것이며, 일정간격 이격 배치된 다수 개로 형성하여 접속단자부 상하부 간의 열전도율을 높일 수 있다.

이에 따라, 본 발명은 상술한 방법으로 제조되어, 상하 접속단자부를 형성하고 LED 칩을 실장한 이후에까지 남게 되는 절연층을 프레임으로 하여 절연층에 의해 LED 소자가 어레이 배치된 LED 패키지로 구성하되, 상기 필링된 비아홀에 의해서 연결된 상기 상,하 전극접속부는 각기 서로 이웃하고 전기적으로 분리된 두 개 한 조로서 한 개의 LED 소자에 포함되어 구성되는 것을 특징으로 하는 양면 동박적층판을 이용한 LED 패키지용 연성회로기판을 이용한 LED 패키지를 제공한다.

이때, 상기 상부 접속단자부(44)의 상부에 접속되는 LED 칩(60)은 플립 칩인 경우가 바람직하나, 와이어본딩 칩도 가능하다.

한편, 본 발명은 단면 동박층으로 된 동박을 준비하여 그 하부 전면에 캐리어 필름을 부착하는 단계; 상기 캐리어 필름에 부착된 동박층을 선택적으로 제거하여 접속단자부의 베이스가 될 동박패턴을 형성하는 단계; 상기 동박패턴을 포함한 캐리어 필름 상부에 PI 잉크와 같은 절연수지를 도포하고 스퀴즈로 평탄하게 하여 절연층을 형성하는 단계; 상기 절연층을 연마하여 동박패턴의 상부면을 노출시키는 단계; 동박패턴의 노출된 결과물을 전해 도금하여 상기 동박패턴의 상부에 동도금층이 형성되게 하는 단계; 상기 동도금층의 하부에 캐리어 필름을 제거하여 상기 절연층을 프레임으로 하여 동도금된 동박패턴이 연결되게 하고 상기 동도금층의 상부에 은도금층을 형성하는 단계를 행하여서 상,하 접속단자부가 형성된 LED 패키지용 연성회로기판을 제조하는 것을 특징으로 하는 동박을 이용한 LED 패키지용 연성회로기판의 제조방법, 그리고 이에 의해서 제조되어 PI수지로 된 절연층을 프레임으로 하는 구조로 된 LED 패키지를 제공한다.

이와 같이 구성되는 본 발명은 동박적층판 또는 동박을 사용하여 제한된 천공과 필링으로 형성된 다수의 비아홀을 갖는 상,하 접속단자부를 연결구성하여 LED 칩을 실장시키는데 적합한 연성회로기판을 제조함으로써, 종래 공지된 LED 칩 실장용 연성회로기판에 비해 제조 공정 및 층 구조를 간소화하여 낮은 코스트로서 공정 안정성의 확보 및 생산성을 증대시킬 수 있게 된다.

또, 이러한 연성회로기판을 이용하여 LED 패키지를 제조하게 되면 종래에 LED 패키지용 리드프레임의 금형 가공이 불필요하게 되어 저렴한 코스트로 LED의 소형화를 구현하는 기술을 확보할 수 있게 되고, 또한 미들파워 LED 및 하이파워 LED를 아우르는 발열대책을 확보하는 한편 우수한 방열효과가 있으면서도 경량화된 LED 패키지를 제조할 수 있게 되는 효과가 있다.

또한, 상술한 바와같이 제조된 LED 패키지는 단위 개수로 쏘잉하는 공정도 메탈이나 세라믹을 기판으로 사용하던 종전에 대비하여 수월하게 되는 효과가 있다.

이러한 본 발명의 구체적인 작용효과들은 후술하는 실시예의 구성 및 그 작용효과의 상관 관계로서도 이해할 수 있을 것이다.

도 1은 종래의 LED 패키지 공정 순서를 설명하기 위한 개략도,
도 2 내지 도 4는 각 본 발명의 여러 실시예에 의한 연성회로기판을 제조하기 위한 단계공정 및 단계마다의 층 구조, 그리고 완성된 연성회로기판을 이용해서 생산되는 LED 패키지의 구조 및 공정방법을 설명하기 위해 층단면으로서 도시한 공정 순서도,
도 5는 본 발명의 또다른 실시예에 의한 제조방법의 단계 공정 및 LED 패키지의 구조를 층단면으로서 도시한 공정 순서도,
도 6a 및 도 6b는 본 발명에 따른 LED 패키지용 연성회로기판에서 단위 상,하부 접속단자부에 형성되는 비아홀의 배치된 실시예를 보인 도면,

상술한 본 발명은 다양한 변경을 가할 수 있고 여러 실시예를 가질 수 있는 바, 특정 실시예들을 도면 및 상세한 설명에서 구체적으로 예시하여 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.

본 출원에서 사용한 용어는 단지 특정 실시예를 설명하기 위해 사용된 것으로서 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.

본 출원에서, "포함한다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

또, 일 구성요소가 타 구성요소에 "연결" 또는 "접속" 의 언급에서는 그 구성요소 간에 직접적인 연결 또는 접속 뿐 아니라 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이고, 반면에 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 또는 "직접 접속되어" 의 방식으로 한정된 때에는 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.

한편, 본 출원에서 첨부된 도면은 이해상 편의를 위하여 구성요소의 사이즈나 비율이 실제와는 다르게 확대 또는 축소되어 도시된 것으로 이해되어야 한다.

이하, 본 발명에 대하여 도면을 참고하여 상세하게 설명하기로 한다. 이때, 도면 부호에 관계없이 서로 동일하거나 대응하는 구성요소는 동일한 참조번호를 부여하고 이에 대해 중복 설명은 생략하기로 한다.

<제1 실시예>

도 2를 참조하면,

도 2의 (가)에 도시된 바와같이, 절연층(22)을 사이에 두고 상,하부에 각각 동박층(24,25)이 적층된 양면 동박적층판(20)을 준비하는 a)단계를 행하고, 이어서 도 2의 (나)에 도시된 바와같이, 레이저 드릴링의 방법으로 상기 양면 동박적층판(20)의 하면으로부터 접근하여 상기 하부 동박층(25)과 절연층(22)까지만 선택적으로 제거하되 상기 상부 동박층(24)의 내면이 노출되게 하여 한 개 또는 그 이상의 비아홀(30)을 형성하는 b)단계를 행한다.

그리고, 도 2의 (다)에 도시된 바와같이, 화학적 또는 물리적 방법으로 상기 비아홀(30)의 측벽에 얇은 동피막을 형성한 후 전해 동도금을 행하여 상기 비아홀(30)을 필링함과 동시에 상기 상,하부 동박층(24,25)에 각각 상,하부 동도금층(34,35)을 형성하는 c)단계를 행한다. 이때 얇은 동피막을 형성하는 화학적 방법은 화학동도금이고, 물리적 방법으로는 스퍼터링이 적당하다.

이어서, 도 2의 (라)에 도시된 바와같이, 상기 상,하부 동도금층(34,35)을 노광 에칭하는 포토리소그래피 방법으로 상기 비아홀(30)을 중심으로 패터닝 함으로써 LED칩(60)과 전기적으로 접속시킬 상부 접속단자부(44)와, 기판 하부 전극단자로서 사용할 하부 접속단자부(45)를 형성하는 d)단계를 행한다.

상기 상하부 접속단자부(44,45)는 하나의 LED 소자 당 두 개로서 정,부 전극용이다.

이때, 상기 비아홀(30)의 외부 노출면에 딤플(36)이 형성되도록 전기도금을 제어한다.

이 딤플(36)은 본 발명을 이용해 생산된 완성 LED 소자를 필요한 곳의 회로기판에 표면 실장하는 별도 공정 등에서 LED 소자의 변위를 방지할 수 있는데 유용할 것이다. 이는 앞서 종래기술에서 설명한 바 있는 LED 소자의 표면실장시에 변위를 방지하기 위한 회로기판의 멈춤홈을 형성한 등록특허가 특허등록 허여된 것과 같이, 현저한 작용효과로 인한 본 발명의 진보성을 입증하는 것이라 할 것이다.

도 2의 (마)에 도시된 바와같이, 상기 상,하부 접속단자부(44,45) 중 상부 접속단자부(44) 또는 상,하부 접속단자부(44,45)의 외면에 은도금층(52)을 형성하는 e)단계를 행한다. 상술한 바와같이 e)단계로 형성된 하부 접속단자부(45)의 상부에 표면실장 등의 후속공정을 위해 미리 플럭스층(54)을 도포하는 단계를 둘 수 있다.

상기 e)단계로 완성된 연성회로기판은 LED 칩을 부착하는 등의 후속공정에 의해 다수 LED 소자가 어레이 배치되어 구비된 LED 패키지로 생산된다. 즉, 도 2의 (바)에 도시된 바와같이, 상기 상부 접속단자부 위에 LED 칩(60)을 미리 정해진 제 위치에 정렬하여 LED전극단자인 패드(62a,62b)를 부착, 전기적으로 연결하고 빛이 투과할 수 있는 레진(72)으로 외형을 형성한다. 상기 패드(62a,62b)는 금(Au)을 사용한 범프(56)로 상기 상부 접속단자부(44)와 전기적으로 연결하면 된다.

이후 도 2의 (바)에 도시된 쏘잉 라인(S)을 절단하는 쏘잉 공정을 통해서 최초 FCCL의 크기 범위 내에 어레이 배치된 상태로부터 1개 단위 LED 소자, 혹은 몇개 단위의 LED 소자 패키지로서 생산이 완료되며, 이후에 분급 검사를 거쳐 검사된 등급 별로 캐리어 테이프에 부착하여 생산출하하면 될 것이다.

상술한 본 발명은 a)단계 내지 e)단계까지 행하면, 도 2의 (마)에 도시된 바와같이 상기 접속단자부(44,45)를 형성하는 공정을 마치고 나서도 남게 되는 절연층(22)을 리드프레임으로 하여 절연층(22)에 의해 서로 연결되는 어레이 배치상태가 되며 이를 위해 비아홀(30)을 드릴링 할 때로부터 전 과정에서 서로 얼라인 시켜 배치 정렬하는 것이 필요하다.

본 발명은 상기 절연층(22)을 리드프레임으로 하여 다수가 서로 연결된 어레이 배치 상태로서 LED 패키지를 구성함에 있어서, 상기 절연층의 상,하부에 상기 비아홀(30) 필링되어 전기적으로 연결된 상기 상,하 전극접속부(44,45)는 서로 이웃하고 전기적으로 분리된 두 개 한 조로서 구성하며, 이는 한 개의 LED 패키지의 구성을 위해 구비되는 것이다.

앞에서도 설명한 바와 같이 본 발명의 LED 패키지용 연성회로기판에, 두 개 한 조로 구비되는 상기 상부 접속단자부의 상부에 LED 칩을 부착 및 전기적으로 연결하고, 이어서 행하는 후공정인 디스펜싱 또는 몰딩 공정에 의한 렌즈구성을 행한 후, 어레이 배치된 LED 소자 각각의 사이를 쏘잉하여 1개의 LED 패키지를 완성하게 된다.

상술한 공정으로 제조되는 본 발명은 상기 LED 칩(60)으로서 플립칩을 사용할 수 있고, 또는 와이어본딩용 칩을 사용할 수도 있다.

플립칩일 경우에는 플립칩 패드(62a,62b)가 상기 정,부 두 개의 상부 접속단자부(44) 위에 위치시켜 연결한다. 플립칩 대신에 와이어본딩용 칩을 사용할 경우에는 상기 상부 접속단자부 정,부측 두 개 중 어느 일측에 위치시켜 부착하고 타 상부 접속단자부로 와이어 본딩하여 완성한다. 이때는 상기 상부접속단자부(44,45)를 구성함에 있어서 LED칩(60)이 올라가는 측의 패턴면적을 크게 형성할 수도 있으며, 패턴면적의 사이즈도 LED 칩(60)의 단자(62a,62b) 사이즈에 따라 그 크기가 변화될 수 있고, 비아홀(30)의 개수 역시도 도 2와 같이 2개로 구성하여야 한다는 제약이 없을 것이며, 방열용 열전달 용적을 높이기 위해 비아홀을 1개로 형성하기 보다는 도 6a의 (가)와 (나) 도면에 도시된 바와 같이 2개 또는 다수의 비아홀을 형성하여 구성함이 바람직하다.

한편, 본 발명의 주요 특징 중 하나인 비아홀의 작용효과를 구체적으로 설명하면, 비아홀에 필링된 동(Cu)의 필링포스트(32) 부분은 전기접속의 역할과 동시에 LED칩 발열을 열전달하여 방열을 행하도록 작용하는 부분으로 사용된다. 따라서, 열전도율이 높은 동으로 된 필링포스트(32)의 길이가 짧을수록, 또 필링포스트(32)가 차지하는 전체 단면적이 클수록 방열효과가 좋을 것이다. 이에 기반하여 FCCL을 이용하여 연성회로기판으로 제조되는 본 발명은 LED 패키지 기판의 두께가 얇은 박형이 되므로 그만큼 열전달 거리도 짧게 된다. 따라서, 필링포스트(32)의 길이 측면에서는 방열대책상의 문제가 없을 것이며, 아울러 여기에 비아홀(30)의 개수를 많이 형성하면 LED 소자의 방열 문제는 더욱 해소될 것이다.

또, 도 6a 및 도 6b의 좌,우 도면에서 보인 바와같이, 본 발명은 상술한 단위 하부 접속단자부(45) 패턴 영역에 다수개의 비아홀(30)을 형성하여 구성한다. 이때, 도 6a에서는 원형 비아홀로 도시되어 있으나, 방열효과를 더욱 높이기 위해, 상기 다수의 비아홀(30)은 필링된 필링포스트(32)의 단면적 증가와 단위 접속단자부 패턴 내에서 도 6a의 원형 비아홀(30)에 비해 더욱 많은 비아홀을 형성하기 위해 비아홀(30)의 저면 및 횡단면 형상을 도 6b와 같이 사각형이 되도록 하기 위해, 상기 도 2의 (나)에 도시된 b)단계에서 사각형 모양으로 레이저 드릴링 가공한다. 이러한 사각형 비아홀(30)은 원형의 비아홀에 비해 하부 접속단자부(45) 회로패턴의 단위면적당 다수 비아홀(30)이 차지하는 단면적을 크게 하는데 매우 유리하다. 반대로 원형 비아홀(30)은 단위 면적을 크게 하기 위해 개수를 무리하게 많이 형성하려다 보면 이웃하는 비아홀(30) 간의 접근거리에서 홀 가공 상 불리하며, 이는 비아홀(30) 형성시에 이웃하는 비아홀 간의 간섭 발생 또는 비아홀 에지부에 버어가 생기거나 뜯어지게 하는 등 제품 불량을 초래하게 된다. 반대로, 사각의 비아홀로 구성할 경우에는 같은 조건에서 원형 비아홀로 구성할 경우에 비해 방열효율이 적게 된다.

도 6a 및 도 6b와 같이 LED 패키지용 연성회로기판의 하부 접속단자부(45)에 적당한 거리 간격을 둔 다수의 비아홀(30)의 모양을 예시하여 보여주고 있는데, 여기서 보여준 원형 비아홀은 공정상 그 내경이 약 100㎛ 정도가 적당하며, 이 때문에 접속단자부의 회로패턴 면적 사이즈에 따라 상기 비아홀의 개수가 다르게 되어야 함을 알 수 있으며. 또, 두 개 접속단자부의 간의 분리된 이격거리는 방열효과를 최대한 높이되 전기적 단락 우려를 방지하기 위해 약 100㎛ 정도로 구성함이 바람직하다.

한편, 본 발명은 앞서 설명한 일련적인 공정들에서 본원 발명의 비교적 중요하지 아니한 부분이고 이 부분이 당업자가 자명한 수준으로 잘 알려진 공지의 공정방법이라면, 이를 특허발명을 고의적으로 회피하기 위해 공정순서를 서로 바꾸거나 단순 생략하는 정도의 범주까지 많은 판례들에 뒷받침되어 본원 발명의 효력이 미친다고 할 것이며, 일부 공정을 추가로 하는 것은 이용저촉 관계에 있다고 보아야 할 것이다.

<제2 실시예>

예를 들어, 도 3에 도시된 바와 같이 상기 동박적층판(20)의 하부면을 마스킹필름(70)으로 보호하고 동박적층판의 상부면에만 전해도금으로 동도금을 먼저 행한 후 동박적층판(20)의 하부 동박(25)면으로부터 하부동박 및 절연층을 드릴링하되 상기 동도금된 부분까지 관통되지 않은 비아홀을 형성한 후 필링을 하는 수준에까지 본원발명의 효력이 미친다고 보아야 할 것이다. 이와같이 하면 드릴링시에 동박이 얇은 경우 및 드릴링 깊이의 오차가 다소 있는 경우에도 이로 인한 제품 불량으로 이어지는 것을 방지할 수 있을 것이다. 상기 마스킹필름(70)은 전해도금시 하부면이 도금되지 않도록 보호층으로 사용하는 것으로서 제거하는 작업이 쉽기 때문에 적용한 것이며, 일반적인 용도인 노광용도로 사용하는 것이 아니다. 상기 마스킹필름은 부착 및 제거가 용이한 캐리어필름으로 대체할 수도 있다.

이상과 같은 제2 실시예에서 제1 실시예와 동일한 도면부호는 같은 구성요소에 해당한다.

<제3 실시예>

또한, LED 패키지의 전극이 되는 상,하부 접속단자부의 패터닝을 동박 상태에서 행한 후 전해도금하는 순서로서 행할 수도 있을 것이다.

좀더 구체적으로, 상기 제1실시예의 c) 단계 및 d) 단계의 공정 순서를 달리하여, c)단계로서 포토리소그래피 방법으로 상기 비아홀을 중심으로 패터닝하여 접속단자부(44,45)의 기저가 될 상,하부 동박패턴을 형성하는 단계 공정을 행하고, d)단계로서 화학적 또는 물리적 방법으로 상기 비아홀(30)의 측벽에 전처리 동피막이 형성되게 한 후 전해 동도금을 행하여서 상기 비아홀(30)을 필링함과 동시에 상기 패터닝 된 상,하부 동박패턴에 각각 상,하부 동도금층(34,35)을 형성한 후, 그 상부에 은도금층을 형성함으로써, LED칩과 전기적으로 접속시킬 상부 접속단자부(44)와 기판 하부 전극단자로서 사용할 하부 접속단자부(45)를 형성하는 단계 공정을 행하여 LED 패키지용 연성회로기판을 제조할 수 있다.

이러한 제3 실시예의 방법은 전술한 제1 실시예에 비해 현재까지의 공정설비 및 공정 환경의 조건에 의해 작업성, 안정성 등 여러 측면에서 불리할 수 있으나 지그나 설비 개량 등에 의해 개선될 수 있을 것이다. 제 3실시예의 도면에서도 동일한 구성요소 부위에 대해서는 제1 및 제2 실시예의 도면과 동일한 도면부호를 부여하였다.

<제4 실시예>

한편, 본 발명은 양면 FCCL을 이용하는 위 제1 내지 제3 실시예 이외에도, 도 5에 도시된 바와같이 연성회로기판에 사용되는 동박을 이용하여 제조된 LED 패키지용 연성회로기판의 제조방법 및 그에 의해 제조된 LED의 구조로서 실시될 수 있을 것이다.

좀더 구체적으로 살펴보면, 단면 동박층(124)으로 된 동박을 준비하여 그 하부 전면에 캐리어 필름(170)을 부착하는 단계; 상기 캐리어 필름(170)에 부착된 동박층(124)을 선택적으로 제거하여 접속단자부의 베이스가 될 동박패턴을 형성하는 단계; 상기 동박패턴을 포함한 캐리어 필름 상부 전면에 PI 잉크로 된 절연수지를 도포하고 스퀴즈(182)로 평탄화 한 후 경화시켜 절연층(122)을 형성하는 단계; 상기 절연층(122)을 연마하여 동박패턴의 상부면을 노출시키는 단계; 상기 동박패턴의 노출된 기판을 전해 도금하여 상기 동박패턴의 상부에 동도금층(134)이 형성되게 하는 단계; 상기 동도금층(134)의 하부에 캐리어 필름(170)을 제거하여 상기 절연층(122)을 프레임으로 하여 동도금된 동박패턴이 연결되게 하고 상기 동도금층의 상부에 은도금층(152)을 형성하는 단계를 행하여서 상,하 접속단자부(144,145)를 구성한 LED 패키지로기판을 제조한다. 이렇게 제조된 연성회로기판을 이용하여 도 5의 (마)와 같이 LED 칩을 실장하고 레진 도포 후 쏘잉라인(S)을 쏘잉하여 LED 소자를 얻을 수 있게 된다.

이러한 제 4실시예와 같이 제조된 동박을 이용한 엘이디 패키지용 연성회로기판에 의해 제조된 엘이디 패키지는 PI 잉크로 경화된 절연층을 프레임으로 하여 접속단자부들이 지지되는 구조가 된다.

상술한 여러 실시예와 같이 구성되는 본 발명은 동박적층판 및 동박이 세라믹 기판에 비해 훨씬 비교적 저렴한 연성회로기판의 재료인 동시에 가볍고 박형이며 열 전도율이 높은 구리 소재로 이루어진 것이므로 본 발명의 LED 패키지는 종래 세라믹 기판에 비해 가볍고 종래 다른 연성회로기판을 이용하는 기술에 비해 박형의 구조로서 열전도율이 높은 동(Cu) 재질의 상,하 접속단자부를 제조하는 공정에 의해 그 자체 또는 비아홀들의 단면적을 달리하는 것이 매우 용이하므로 중출력에서 대출력 LED에 이루기까지 방열대책을 손쉽게 마련할 수 있게 된다.

20: 동박적층판 22 : 절연층
24: 상부 동박층 25 : 하부 동박층
30: 비아홀 32 : 전처리 동피막
34: 상부 동도금층 35: 하부 동도금층
36: 딤플 44: 상부 접속단자부
45: 하부 접속단자부 52: 은도금층
56: 범프 60 : LED 칩
70: 마스킹필름

Claims (10)

1. 삭제
2. a) 절연층(22)을 사이에 두고 상,하부에 각각 동박층(24,25)이 적층된 양면 동박적층판(20)을 준비하는 단계;
   b) 레이저 드릴링의 방법으로 상기 양면 동박적층판(20)의 하면으로부터 접근하여 상기 하부 동박층(25)과 절연층(22)까지만 선택적으로 제거하되 상기 상부 동박층(24)의 내면이 노출되게 하여 한 개 또는 둘 이상의 비아홀(30)을 형성하는 단계;
   c) 화학적 또는 물리적 방법으로 상기 비아홀(30)의 측벽에 전처리 동피막을 형성시킨 후 전해 동도금을 행하여서 상기 비아홀(30)을 필링함과 동시에 상기 상,하부 동박층(24,25)에 각각 상,하부 동도금층(34,35)을 형성하는 단계;
   d) 상기 상,하부 동도금층(34,35)을 노광 에칭하는 포토리소그래피 방법으로 상기 비아홀(30)을 중심으로 패터닝 함으로써 LED칩과 전기적으로 접속시킬 상부 접속단자부(44)와 기판 하부 전극단자로서 사용할 하부 접속단자부(45)를 형성하는 단계;로 행하며,
   상기 b)단계 이전에 상기 동박적층판(20)의 하부면을 마스킹필름 또는 캐리어필름으로 보호한 상태로 전해도금하여 상기 동박적층판의 상부면에만 동도금층(34)이 형성되게 한 후 상기 마스킹필름 또는 캐리어필름을 제거한 후, 상기 동박적층판(20)의 하부 동박(25)면으로부터 상기 하부동박 및 절연층(22)을 드릴링하는 상기 b)단계 공정을 행하는 것을 특징으로 하는 양면 동박적층판을 이용한 LED 패키지용 연성회로기판의 제조방법.
   
3. 제 2항에 있어서, 상기 비아홀이 필링되어 형성된 비아의 하부면에는 딤플(36)이 형성되게 한 것을 특징으로 하는 양면 동박적층판을 이용한 LED 패키지용 연성회로기판의 제조방법.
   
4. 제 2항에 있어서, 상기 상부 접속단자부(44)의 최상부에 은도금층(52)을 형성하는 단계 공정을 더 포함하는 것을 특징으로 하는 양면 동박적층판을 이용한 LED 패키지용 연성회로기판의 제조방법.
   
5. 제 2항에 있어서, 상기 비아홀은, 횡단면상 사각형으로 천공되어 필링되는 것이며, 일정간격 이격 배치된 다수 개로 형성되는 것을 특징으로 하는 양면 동박적층판을 이용한 LED 패키지용 연성회로기판의 제조방법.
6. 제 2항, 제 3항 또는 제 5항의 방법으로 제조되어, 상기 상,하부 접속단자부(44,45)를 형성하고 LED 칩을 실장한 이후에까지 남게 되는 절연층(22)을 프레임으로 하여 절연층(22)에 의해 LED 소자가 어레이 배치된 LED 패키지로 구성하되, 상기 비아홀의 필링에 의해서 전기적으로 연결된 상기 상,하부 접속단자부(44,45)는 각기 서로 이웃하고 전기적으로 분리된 두 개 한 조로서 한 개의 LED 소자에 포함되어 구성되는 것을 특징으로 하는 양면 동박적층판을 이용한 LED 패키지용 연성회로기판을 이용한 LED 패키지.
   
7. 제 6항에 있어서, 상기 상부 접속단자부(44)의 상부에 접속되는 LED 칩(60)은 플립 칩 또는 와이어본딩 칩으로 구성된 것을 포함하는 양면 동박적층판을 이용한 LED 패키지용 연성회로기판을 이용한 LED 패키지.
8. 삭제
9. 삭제
10. 삭제

Images