KR20180118907A - Led 패키지용 연성회로기판 제조방법. - Google Patents
Led 패키지용 연성회로기판 제조방법. Download PDFInfo
- Publication number
- KR20180118907A KR20180118907A KR1020170052177A KR20170052177A KR20180118907A KR 20180118907 A KR20180118907 A KR 20180118907A KR 1020170052177 A KR1020170052177 A KR 1020170052177A KR 20170052177 A KR20170052177 A KR 20170052177A KR 20180118907 A KR20180118907 A KR 20180118907A
- Authority
- KR
- South Korea
- Prior art keywords
- led
- circuit board
- manufacturing
- flexible circuit
- led package
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 24
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 58
- 239000010949 copper Substances 0.000 claims description 32
- 229910052802 copper Inorganic materials 0.000 claims description 31
- 238000007747 plating Methods 0.000 claims description 21
- 238000000034 method Methods 0.000 abstract description 31
- 239000000758 substrate Substances 0.000 abstract description 16
- 239000000919 ceramic Substances 0.000 abstract description 5
- 230000005855 radiation Effects 0.000 abstract description 4
- 239000002184 metal Substances 0.000 abstract description 3
- 229910052751 metal Inorganic materials 0.000 abstract description 3
- 239000000463 material Substances 0.000 abstract 1
- 239000011889 copper foil Substances 0.000 description 27
- 238000005516 engineering process Methods 0.000 description 8
- 239000010408 film Substances 0.000 description 8
- 238000005553 drilling Methods 0.000 description 5
- 230000017525 heat dissipation Effects 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- 230000000873 masking effect Effects 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 238000000053 physical method Methods 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 101001045744 Sus scrofa Hepatocyte nuclear factor 1-beta Proteins 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
Abstract
본 발명은 LED 패키지용 연성회로기판 제조방법에 관한 것으로,
메탈이나 세라믹 기판을 사용하던 기존 대비 낮은 코스트의 플렉시블한 원자재를 기판으로 하는 동시에 이 플렉시블한 기판을 이용하여 간단한 층 구조로서 제조공정을 행할 수 있는 새로운 패키지 구조 및 공정 기술을 확보하여 LED 패키지의 양산성을 향상시킬 수 있고 공정안정성을 확보하여 수율 향상으로 LED의 발열에 대한 유연한 방열 대책을 손쉽게 마련할 수 있는 LED 패키지용 연성회로기판 제조방법에 관한 것이다.
메탈이나 세라믹 기판을 사용하던 기존 대비 낮은 코스트의 플렉시블한 원자재를 기판으로 하는 동시에 이 플렉시블한 기판을 이용하여 간단한 층 구조로서 제조공정을 행할 수 있는 새로운 패키지 구조 및 공정 기술을 확보하여 LED 패키지의 양산성을 향상시킬 수 있고 공정안정성을 확보하여 수율 향상으로 LED의 발열에 대한 유연한 방열 대책을 손쉽게 마련할 수 있는 LED 패키지용 연성회로기판 제조방법에 관한 것이다.
Description
본 발명은 LED 패키지용 연성회로기판 제조방법에 관한 것으로,
LED 칩의 소형화에 따른 리드프레임의 금형가공의 곤란성에 따른 제조 코스트 상승을 해결하는 동시에 LED의 기판으로 사용하던 세라믹기판을 대체할 수 있는 LED 패지키용 기판에 관련된 LED 패키지용 연성회로기판 제조방법에 관한 것이다.
일반적으로, 발광다이오드(LED)는 타 발광체에 비해 같은 조도를 위해 소모되는 소비전력이 적고 구동
전압이 낮아 취급이 용이할 뿐만 아니라 수명이 긴 장점을 가지고 있으며, 소형 경량화가 가능하여 조명장치의 광원으로 사용됨은 물론이고 스마트폰과 같은 휴대정보통신기기 및 TV, 노트북 등의 전자장치에서 액정표시장치(LCD)의 백라이트 유닛(BLU)의 광원으로도 널리 사용되고 있다.
한편, 최근 들어 LED 칩 자체를 인쇄회로기판(PCB)에 실장하는 기술이 개발되고 있는 한편, 유연하고 두께가 얇은 연성회로기판(FPCB)의 활용도가 높아짐에 따라 연성회로기판에 LED 칩을 실장하는 기술 뿐 아니라, 연성회로기판을 이용하여 LED 패키지를 제조하는 기술도 연구되어지고 있는 분야이다.
이러한 종래기술 분야에 대해 보다 구체적으로 설명하면, 종래의 LED 패키지는 일반적으로 메탈 또는 세라믹기판 위에 LED 칩을 실장하는 방식이 많이 사용되었다.
이러한 LED 패키지로 제조되는 공정은 리드프레임에 다이싱하여 분할된 LED 칩을 부착하고, 와이어본딩 공정을 통해 LED 칩의 전극을 리드단자에 연결한 후 몰딩 또는 디스펜싱한 후 쏘잉하는 과정을 통해 필요한 단일 LED 소자 또는 다수 LED 소자로 제조한 후, 분광검사기를 이용한 소팅공정을 통해 분급하여 각 분급된 LED 패키지 별로 캐리어 테이프에 부착하여 출하 대기되는 것이다.
이 같은 종래기술은 본 발명의 LED 패키지 제조 기술과는 무관하게, 유연하고 두께가 얇은 연성회로기판(FPCB)의 활용도가 높아짐에 따라 연성회로기판에 LED 칩을 실장하기 위한 기술도 다각도로 연구 개발되어지고 있다.
상기 LED 패키지로 제조시에 이에 사용되는 연성회로기판의 복잡하고 많은 층 구조 때문에 제조공정수도 많아 생산성 문제나 수율 저하의 문제점이 있게 되고, 또한 상술한 연성회로기판을 이용한 LED 패키지는 그 복잡한 층 구조 및 그의 제조 공정 측면에서 살펴보았을 때도 전력용량이 다른 여러 LED 패키지로의 제조에 대한 방열 대책을 쉽게 마련할 수 없는 구조적 문제점을 갖고 있다.
또한, LED 패지기 제조기술의 기반이 되는 리드프레임의 소형화 금형가공이 어렵고 코스트를 상승시키는 원인이 되었으므로, 소형화에 최적한 새로운 플랫폼, 즉 연성회로기판과 관련된 패키지 기술이 요구되는 실정이며, LED의 기판으로 사용하던 세라믹기판을 낮은 코스트로서 대체할 수 있는 공정 안정성이 우수하고 양산성이 좋은 연성회로기판을 이용하는 LED 패키지 제조 기술이 요구되는 실정이다.
본 발명은 상술한 종래 문제점의 해결을 위해 안출된 것으로,
메탈이나 세라믹 기판을 사용하던 기존 대비 낮은 코스트의 플렉시블한 원자재를 기판으로 하는 동시에 이 플렉시블한 기판을 이용하여 간단한 층 구조로서 제조공정을 행할 수 있는 새로운 패키지 구조 및 공정 기술을 확보하여 LED 패키지의 양산성을 향상시킬 수 있고 공정안정성을 확보하여 수율 향상으로 LED의 발열에 대한 유연한 방열 대책을 손쉽게 마련할 수 있도록 하는 과제이다.
상술한 목적을 달성하기 위한 본 발명은,
상기 단계(S100)는 절연층을 사이에 두고 상,하부에 각각 동박층이 적층된 양면 동박적층판을 준비하는 단계;
상기 동박적층판의 하부면을 마스킹필름으로 보호한 후 전해도금하여 상기 동박적층판의 상부면에만 동도금층이 형성되게 한 후 마스킹필름을 제거한다.
상기 단계(S200)는 레이저 드릴링의 방법으로 상기 양면 동박적층판의 하면으로부터 접근하여 상기 하부 동박층과 절연층까지만 선택적으로 제거하되 상기 상부 동박층의 내면이 노출되게 하여 한 개 또는 둘 이상의 비아홀을 형성하는 단계;
상기 동박적층판의 하부 동박면으로부터 상기 하부동박 및 절연층을 드릴링하는 공정을 행하는 방법도 가능하다.
상기 단계(S300)는 화학적 또는 물리적 방법으로 상기 비아홀의 측벽에 전처리 동피막을 형성시킨 후 전해 동도금을 행하여 상기 비아홀을 필링함과 동시에 상기 상,하부 동박층에 각각 상,하부 동도금층을 형성하는 단계;
상기 단계(S400)는 상기 상,하부 동도금층을 노광 에칭하는 포토리소그래피 방법으로 상기 비아홀을 중심으로 패터닝 함으로써 LED칩과 전기적으로 접속시킬 상부 접속단자부와, 기판 하부 전극단자로서 사용할 하부 접속단자부를 형성하는 단계; 로 행하는 것을 특징으로 하는 LED 패키지용 연성회로기판의 제조방법에 관한 것이다.
본 발명은 LED 패키지용 연성회로기판 제조방법에 관한 것으로,
새로운 패키지 구조 및 공정 기술을 확보하여 LED 패키지의 양산성을 향상시킬 수 있고 공정안정성을 확보하여 수율 향상으로 LED의 발열에 대한 유연한 방열 대책을 손쉽게 마련할 수 있는 LED 패키지용 연성회로기판 제조방법에 관한 것이다.
도 1은 본 발명인 LED 패키지용 연성회로기판 제조방법의 공정도.
본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어선 안 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다.
따라서 본 명세서에 기재된 구성은 본 발명의 가장 바람직한 일실시 예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안 되며, 비록 한정된 실시 예에 의해 설명되었으나, 본 발명은 상기의 실시 예에 한정되는 것은 아니며, 이는 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
이하, 상술한 목적을 달성하기 위한 도 1을 참고하여 상세하게 설명하기로 한다.
양면 동박적층판을 준비하는 단계(S100);
비아홀을 형성하는 단계(S200);
동도금층을 형성하는 단계(S300);
접속단자부를 형성하는 단계(S400);를 포함한다.
상기 본 발명인 LED 패키지용 연성회로기판 제조방법의 구체적으로 설명하면
상기 단계(S100)는 절연층을 사이에 두고 상,하부에 각각 동박층이 적층된 양면 동박적층판을 준비하는 단계;
상기 동박적층판의 하부면을 마스킹필름으로 보호한 후 전해도금하여 상기 동박적층판의 상부면에만 동도금층이 형성되게 한 후 마스킹필름을 제거한다.
상기 단계(S200)는 레이저 드릴링의 방법으로 상기 양면 동박적층판의 하면으로부터 접근하여 상기 하부 동박층과 절연층까지만 선택적으로 제거하되 상기 상부 동박층의 내면이 노출되게 하여 한 개 또는 둘 이상의 비아홀을 형성하는 단계;
상기 동박적층판의 하부 동박면으로부터 상기 하부동박 및 절연층을 드릴링하는 공정을 행하는 방법도 가능하다.
상기 단계(S300)는 화학적 또는 물리적 방법으로 상기 비아홀의 측벽에 전처리 동피막을 형성시킨 후 전해 동도금을 행하여 상기 비아홀을 필링함과 동시에 상기 상,하부 동박층에 각각 상,하부 동도금층을 형성하는 단계;
상기 단계(S400)는 상기 상,하부 동도금층을 노광 에칭하는 포토리소그래피 방법으로 상기 비아홀을 중심으로 패터닝 함으로써 LED칩과 전기적으로 접속시킬 상부 접속단자부와, 기판 하부 전극단자로서 사용할 하부 접속단자부를 형성하는 단계; 로 행하는 것을 특징으로 하는 LED 패키지용 연성회로기판의 제조방법을 제공한다.
바람직하게는, 상기 비아홀의 외부 노출면에는 딤플이 형성되는 구조가 되도록 전해도금을 제어하고, 상기
상부 접속단자부의 최상부에 은도금층을 형성하는 것이 좋다.
또, 상기 비아홀은, 횡단면상 사각형으로 천공되어 필링되는 것이며, 일정간격 이격 배치된 다수 개로 형성하여 접속단자부 상하부 간의 열전도율을 높일 수 있다.
이에 따라, 본 발명은 상술한 방법으로 제조되어, 상하 접속단자부를 형성하고 LED 칩을 실장한 이후에까지 남게 되는 절연층을 프레임으로 하여 절연층에 의해 LED 소자가 어레이 배치된 LED 패키지로 구성하되, 상기 필링된 비아홀에 의해서 연결된 상기 상,하 전극접속부는 각기 서로 이웃하고 전기적으로 분리된 두 개 한 조로서 한 개의 LED 소자에 포함되어 구성되는 것을 특징으로 하는 LED 패키지용 연성회로기판을 이용한 LED 패키지를 제공한다.
이때, 상기 상부 연성회로기판의 상부에 접속되는 LED 칩은 플립 칩인 경우가 바람직하나, 와이어본딩칩도 가능하다.
한편, 본 발명은 단면 동박층으로 된 동박을 준비하여 그 하부 전면에 캐리어 필름을 부착하는 단계; 상기 캐리어 필름에 부착된 동박층을 선택적으로 제거하여 접속단자부의 베이스가 될 동박패턴을 형성하는 단계; 상기 동박패턴을 포함한 캐리어 필름 상부에 PI 잉크와 같은 절연수지를 도포하고 스퀴즈로 평탄하게 하여 절연층을 형성하는 단계; 상기 절연층을 연마하여 동박패턴의 상부면을 노출시키는 단계; 동박패턴의 노출된 결과물을 전해 도금하여 상기 동박패턴의 상부에 동도금층이 형성되게 하는 단계; 상기 동도금층의 하부에 캐리어 필름을 제거하여 상기 절연층을 프레임으로 하여 동도금된 동박패턴이 연결되게 하고 상기 동도금층의 상부에 은도금층을 형성하는 단계를 행하여서 상,하 접속단자부가 형성된 LED 패키지용 연성회로기판을 제조하는 것을 특징으로 하는 동박을 이용한 LED 패키지용 연성회로기판의 제조방법, 그리고 이에 의해서 제조되어 PI수지로 된 절연층을 프레임으로 하는 구조로 된 LED 패키지를 제공한다.
이하, 본 발명을 상세히 설명한다.
절연층을 사이에 두고 상,하부에 각각 동박층이 적층된 양면 동박 적층판을 준비하고,
이어서 레이저 드릴링의 방법으로 상기 양면 동박적층판의 하면으로부터 접근하여 상기 하부 동박층과 절연층까지만 선택적으로 제거하되 상기 상부 동박층의 내면이 노출되게 하여 한 개 또는 그 이상의 비아홀을 형성한다.
그리고, 화학적 또는 물리적 방법으로 상기 비아홀의 측벽에 얇은 동피막을 형성한 후 전해 동도금을 행하여 상기 비아홀을 필링함과 동시에 상기 상,하부 동박층에 각각 상,하부 동도금층을 형성한다. 이때 얇은 동피막을 형성하는 화학적 방법은 화학동도금이고, 물리적 방법으로는 스퍼터링이 적당하다.
이어서, 상기 상,하부 동도금층을 노광 에칭하는 포토리소그래피 방법으로 상기 비아홀을 중심으로 패터닝 함으로써 LED칩과 전기적으로 접속시킬 상부 접속단자와, 기판 하부 전극단자로서 사용할 하부 접속단자를 형성한다.
상기 상하부 접속단자는 하나의 LED 소자 당 두 개로서 정,부 전극용이다.
본 발명을 이용해 생산된 완성 LED 소자를 필요한 곳의 회로기판에 표면 실장하는 별도 공정 등에서 LED 소자의 변위를 방지할 수 있는데 유용할 것이다.
상기 상,하부 접속단자 중 상부 접속단자 또는 상,하부 접속단자의 외면에 은도금을 형성한다.
상술한 바와같이 형성된 하부 접속단자의 상부에 표면실장 등의 후속공정을 위해 미리 플럭스를 도포할 수 있다.
상기 완성된 연성회로기판은 LED 칩을 부착하는 등의 후속공정에 의해 다수 LED 소자가 어레이 배치되어 구비된 LED 패키지로 생산된다.
즉, 상기 상부 접속단자 위에 LED 칩을 미리 정해진 제 위치에 정렬하여 LED전극단자 패드를 부착, 전기적으로 연결하고 빛이 투과할 수 있는 레진으로 외형을 형성한다.
상기 패드는 금(Au)을 사용하여 상기 상부 접속 단자와 전기적으로 연결하면 된다.
이후 절단하는 공정을 통해서 최초 FCCL(동박적층판)의 크기 범위 내에 어레이 배치된 상태로부터 1개 단위 LED 소자, 혹은 몇개 단위의 LED 소자 패키지로서 생산이 완료되며, 이후에 분급 검사를 거쳐 검사된 등급 별로 캐리어 테이프에 부착하여 생산출하하면 될 것이다.
상술한 바와 같이 상기 접속단자를 형성하는 공정을 마치고 나서도 남게 되는 절연층을 리드프레임으로 하여 절연층에 의해 서로 연결되는 어레이 배치상태가 되며 이를 위해 비아홀을 드릴링 할 때로부터 전 과정에서 서로 얼라인 시켜 배치 정렬하는 것이 필요하다.
본 발명은 상기 절연층을 리드프레임으로 하여 다수가 서로 연결된 어레이 배치 상태로서 LED 패키지를 구성함에 있어서, 상기 절연층의 상,하부에 상기 비아홀 필링되어 전기적으로 연결된 상기 상,하 전극접속은 서로 이웃하고 전기적으로 분리된 두 개 한 조로서 구성하며, 이는 한 개의 LED 패키지의 구성을 위해 구비되는 것이다.
앞에서도 설명한 바와 같이 본 발명의 LED 패키지용 연성회로기판에, 두 개 한 조로 구비되는 상기 상부 접속 단자의 상부에 LED 칩을 부착 및 전기적으로 연결하고, 이어서 행하는 후공정인 디스펜싱 또는 몰딩 공정에 의한 렌즈구성을 행한 후, 어레이 배치된 LED 소자 각각의 사이를 쏘잉하여 1개의 LED 패키지를 완성하게 된다.
상술한 공정으로 제조되는 본 발명은 상기 LED 칩으로서 플립칩을 사용할 수 있고, 또는 와이어본딩용 칩을 사용할 수도 있다.
플립칩일 경우에는 플립칩 패드가 상기 정,부 두 개의 상부 접속단자 위에 위치시켜 연결한다. 플립칩 대신에 와이어본딩용 칩을 사용할 경우에는 상기 상부 접속단자 정,부측 두 개 중 어느 일측에 위치시켜 부착하고 타 상부 접속단자로 와이어 본딩하여 완성한다.
이때는 상기 상부접속단자를 구성함에 있어서 LED칩이 올라가는 측의 패턴면적을 크게 형성할 수도 있으며, 패턴면적의 사이즈도 LED 칩의 단자 사이즈에 따라 그 크기가 변화될 수 있고, 비아홀의 개수 역시도 2개로 구성하여야 한다는 제약이 없을 것이며, 방열용 열전달 용적을 높이기 위해 비아홀을 1개로 형성하기 보다는 2개 또는 다수의 비아홀을 형성하여 구성함이 바람직하다.
한편, 본 발명의 주요 특징 중 하나인 비아홀의 작용효과를 구체적으로 설명하면, 비아홀에 필링된 동(Cu)은 전기접속의 역할과 동시에 LED칩 발열을 열전달하여 방열을 행하도록 작용하는 부분으로 사용된다.
따라서, 열전도율이 높은 동으로 길이가 짧을수록, 차지하는 전체 단면적이 클수록 방열효과가 좋을 것이다. 이에 기반하여 FCCL을 이용하여 연성회로기판으로 제조되는 본 발명은 LED 패키지 기판의 두께가 얇은 박형이 되므로 그만큼 열전달 거리도 짧게 된다. 따라서, 길이 측면에서는 방열대책상의 문제가 없을 것이며, 아울러 여기에 비아홀의 개수를 많이 형성하면 LED 소자의 방열 문제는 더욱 해소될 것이다.
없음
Claims (1)
- 양면 동박적층판을 준비하는 단계(S100);
비아홀을 형성하는 단계(S200);
동도금층을 형성하는 단계(S300);
접속단자부를 형성하는 단계(S400);를 포함하는 LED 패키지용 연성회로기판 제조방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020170052177A KR20180118907A (ko) | 2017-04-24 | 2017-04-24 | Led 패키지용 연성회로기판 제조방법. |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020170052177A KR20180118907A (ko) | 2017-04-24 | 2017-04-24 | Led 패키지용 연성회로기판 제조방법. |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20180118907A true KR20180118907A (ko) | 2018-11-01 |
Family
ID=64398402
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020170052177A KR20180118907A (ko) | 2017-04-24 | 2017-04-24 | Led 패키지용 연성회로기판 제조방법. |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20180118907A (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102286323B1 (ko) * | 2020-10-08 | 2021-08-06 | 한국광기술원 | 스트레처블 기판 및 스트레처블 기판의 제조 방법 |
-
2017
- 2017-04-24 KR KR1020170052177A patent/KR20180118907A/ko unknown
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102286323B1 (ko) * | 2020-10-08 | 2021-08-06 | 한국광기술원 | 스트레처블 기판 및 스트레처블 기판의 제조 방법 |
WO2022075517A1 (ko) * | 2020-10-08 | 2022-04-14 | 한국광기술원 | 스트레처블 기판 및 스트레처블 기판의 제조 방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101673176B1 (ko) | 양면 동박적층판 또는 동박을 이용한 엘이디 패키지용 연성회로기판의 제조방법, 및 그에 의해 제조된 엘이디 패키지 | |
US7772686B2 (en) | Memory card fabricated using SiP/SMT hybrid technology | |
US8017452B2 (en) | Method of manufacturing semiconductor device with electrode for external connection and semiconductor device obtained by means of said method | |
US11127341B2 (en) | Light emitting module and display device | |
US8728864B2 (en) | Method of fabricating a memory card using SIP/SMT hybrid technology | |
US9730328B2 (en) | Printed circuit board with embedded component and method for manufacturing same | |
US9589941B1 (en) | Multi-chip package system and methods of forming the same | |
JP2013222959A (ja) | パッケージキャリア及びその製造方法 | |
TWI393196B (zh) | 形成用於高容量記憶卡之單層基板的方法 | |
US20130062656A1 (en) | Thermally enhanced optical package | |
US20100326707A1 (en) | Methal-based package substrate, three-dimensional multi-layered package module using the same, and manufacturing method thereof | |
JP2019067903A (ja) | 発光装置およびその製造方法 | |
US9704794B2 (en) | Electronic device with die being sunk in substrate | |
CN104779225B (zh) | 配线基板及其制造方法、以及半导体封装 | |
KR101824557B1 (ko) | 동박을 이용한 엘이디 패키지용 연성회로기판의 제조방법, 및 그에 의해 제조된 엘이디 패키지 | |
CN107845610B (zh) | 基板结构及其制作方法 | |
KR20180118907A (ko) | Led 패키지용 연성회로기판 제조방법. | |
KR100734403B1 (ko) | 전자소자 패키지 및 그 제조방법 | |
US20080135939A1 (en) | Fabrication method of semiconductor package and structure thereof | |
TW201737445A (zh) | 封裝中的堆疊整流器 | |
JP5620971B2 (ja) | パッケージキャリアボードの製造方法 | |
CN111315131A (zh) | 电路板及其制作方法 | |
EP3846598A1 (en) | Arrangement with a central carrier and two opposing layer stacks, component carrier and manufacturing method | |
US20200411470A1 (en) | Package method for attached single small size and array type of chip semiconductor component | |
US11848314B2 (en) | Micro light-emitting diode display matrix module |