KR101672237B1 - Organic memory device using high temperature heat-treatment and preparation method thereof - Google Patents
Organic memory device using high temperature heat-treatment and preparation method thereof Download PDFInfo
- Publication number
- KR101672237B1 KR101672237B1 KR1020150055034A KR20150055034A KR101672237B1 KR 101672237 B1 KR101672237 B1 KR 101672237B1 KR 1020150055034 A KR1020150055034 A KR 1020150055034A KR 20150055034 A KR20150055034 A KR 20150055034A KR 101672237 B1 KR101672237 B1 KR 101672237B1
- Authority
- KR
- South Korea
- Prior art keywords
- insulating layer
- organic material
- organic
- polymer memory
- transport layer
- Prior art date
Links
- 238000010438 heat treatment Methods 0.000 title claims abstract description 28
- 238000002360 preparation method Methods 0.000 title 1
- 229920000642 polymer Polymers 0.000 claims abstract description 49
- 239000011368 organic material Substances 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 20
- LSNNMFCWUKXFEE-UHFFFAOYSA-M Bisulfite Chemical compound OS([O-])=O LSNNMFCWUKXFEE-UHFFFAOYSA-M 0.000 claims abstract description 19
- 150000001875 compounds Chemical class 0.000 claims description 16
- 239000000463 material Substances 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 9
- 230000005525 hole transport Effects 0.000 claims description 8
- 239000000126 substance Substances 0.000 claims description 8
- 238000004528 spin coating Methods 0.000 claims description 6
- 238000009413 insulation Methods 0.000 claims description 5
- 238000004519 manufacturing process Methods 0.000 abstract description 11
- 230000001747 exhibiting effect Effects 0.000 abstract description 7
- 230000009477 glass transition Effects 0.000 abstract description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 12
- 239000010949 copper Substances 0.000 description 8
- 239000010931 gold Substances 0.000 description 8
- 239000004372 Polyvinyl alcohol Substances 0.000 description 6
- 229920002451 polyvinyl alcohol Polymers 0.000 description 6
- 239000004020 conductor Substances 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 230000006386 memory function Effects 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 229920000301 poly(3-hexylthiophene-2,5-diyl) polymer Polymers 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 239000004332 silver Substances 0.000 description 4
- 238000002474 experimental method Methods 0.000 description 3
- 230000014759 maintenance of location Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 229920001665 Poly-4-vinylphenol Polymers 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000001965 increasing effect Effects 0.000 description 2
- 230000005055 memory storage Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 2
- 239000004926 polymethyl methacrylate Substances 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 150000003460 sulfonic acids Chemical class 0.000 description 1
- 238000002207 thermal evaporation Methods 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
-
- H01L51/0537—
-
- H01L51/102—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
- H10K10/80—Constructional details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/1307—Organic Field-Effect Transistor [OFET]
Landscapes
- Semiconductor Memories (AREA)
Abstract
본 발명은 고온 열처리를 이용한 유기 메모리 소자 및 그 제조 방법에 관한 것으로서, 보다 상세하게는 80℃ 이상의 고온에서 열처리하여 고분자 메모리 절연층을 형성시킴으로써 열적 안정성을 확보하면서도 저전압에서도 우수한 메모리 특성을 보일 수 있으며, 산성도가 적어 전하 수송층의 안정성을 높일 수 있고 유리전이온도가 매우 높아 300℃까지의 고온에서도 열처리가 가능한 술폰산(sulfonic acid) 계열의 유기물질을 메모리 저장층으로 적용시킨 고온 열처리를 이용한 유기 메모리 소자 및 그 제조 방법에 관한 것이다.
상기와 같은 목적을 달성하기 위한 본 발명의 일측면에 따른 유기 메모리 소자는, 기판 상에 형성된 게이트 전극과 소스 및 드레인 전극을 포함하는 트랜지스터에 있어서, 상기 게이트 전극과 소스 및 드레인 전극 사이에 열처리된 유기물질로 이루어져 히스테리시스를 나타내는 전기적으로 분극 가능한 고분자 메모리 절연층이 형성된 것을 특징으로 하는 고온 열처리를 이용한 유기 메모리 소자이다.The present invention relates to an organic memory device using a high-temperature heat treatment and a method of manufacturing the same, and more particularly, to a memory memory insulating layer formed by heat treatment at a high temperature of 80 ° C or higher, thereby exhibiting excellent memory characteristics at low voltage while securing thermal stability. An organic memory device using a high-temperature heat treatment in which sulfonic acid-based organic materials capable of improving the stability of the charge transport layer due to low acidity and having a very high glass transition temperature and capable of being heat- And a manufacturing method thereof.
According to an aspect of the present invention, there is provided an organic memory device including a gate electrode formed on a substrate and source and drain electrodes, the transistor including a gate electrode, a source electrode and a drain electrode, And an electrically-polarizable polymer memory insulating layer formed of an organic material and exhibiting hysteresis is formed.
Description
본 발명은 열처리를 이용한 유기 메모리 소자 및 그 제조 방법에 관한 것으로서, 보다 상세하게는 80℃ 이상의 고온에서 열처리하여 고분자 메모리 절연층을 형성시킴으로써 열적 안정성을 확보하면서도 저전압에서도 우수한 메모리 특성을 보일 수 있으며, 산성도가 적어 전하 수송층의 안정성을 높일 수 있고 유리전이온도가 매우 높아 300℃까지의 고온에서도 열처리가 가능한 술폰산(sulfonic acid) 계열의 유기물질을 메모리 저장층으로 적용시킨 고온 열처리를 이용한 유기 메모리 소자 및 그 제조 방법에 관한 것이다.The present invention relates to an organic memory device using a heat treatment and a method of manufacturing the same, and more particularly, to a memory memory insulating layer formed by a heat treatment at a high temperature of 80 캜 or higher, thereby exhibiting excellent memory characteristics even at low voltage while securing thermal stability. An organic memory device using a high-temperature heat treatment in which sulfonic acid-based organic materials capable of being heat-treated at a high temperature of up to 300 ° C can be used as a memory storage layer because the stability of the charge transport layer can be improved due to the low acidity, And a manufacturing method thereof.
정보통신 산업과 휴대용 정보 기기의 비약적인 발전에 따라 대용량 비휘발성 메모리 소자에 대한 요구가 증가하고 있다. 현재 이러한 비휘발성 메모리 소자는 실리콘 재료에 기반을 둔 플래시 메모리 (flash memory)가 주류를 이루고 있으나, 기존의 플래시 메모리는 기록/소거 횟수가 제한되고, 기록 속도가 느리며, 고집적, 소형화가 곤란한 등의 기술적 한계가 드러남에 따라서 다양한 형태의 차세대 비 휘발성 메모리 소자에 대한 연구가 진행되고 있다.BACKGROUND ART [0002] With the rapid development of the information communication industry and portable information devices, there is a growing demand for large-capacity non-volatile memory devices. Currently, such a non-volatile memory device is mainly composed of a flash memory based on a silicon material. However, the conventional flash memory has a limited number of write / erase operations, a slow write speed, As the technical limitations are revealed, various types of next generation nonvolatile memory devices are being studied.
일례로 메모리 소자의 메모리층 재료로 유기물을 사용하여, 기존의 실리콘 메모리 소자의 물리적인 한계를 극복하고, 초고속, 고용량, 저소비전력, 저가격 특성을 갖는 차세대 비휘발성 메모리 소자를 구현하기 위한 기술의 개발이 활발하게 진행되고 있다.Development of a technology for realizing a next generation nonvolatile memory device that overcomes the physical limitations of conventional silicon memory devices and uses ultra-high speed, high capacity, low power consumption, and low cost by using organic materials as memory layer materials of memory devices, for example. Is progressing actively.
이러한 유기 메모리 소자로서 한국등록특허 1190570호 및 한국등록특허 1234225호에 적당한 유전율을 가지면서 메모리 기능을 갖는 폴리비닐알코올(polyvinyl alcohol; PVA)로 이루어지는 절연층을 갖는 유기 메모리 소자에 대한 기술이 개시되어 있다.As such organic memory devices, Korean Patent No. 1190570 and Korean Patent No. 1234225 disclose an organic memory device having an insulating layer made of polyvinyl alcohol (PVA) having a suitable dielectric constant and having a memory function have.
상기 선행문헌에 따르면 유기 메모리 소자는 게이트 전극층과 소스 및 드레인 전극 층 사이에 폴리메틸메타크릴레이트(polymethyl methacrylate; PMMA), 폴리비닐페놀(polyvinyl phenol; PVP) 및 폴리비닐알코올(polyvinyl alcohol; PVA)로 이루어진 군에서 선택된 적어도 하나로 이루어진 터널링 유기 절연층을 포함하는 구조를 갖는다.According to the prior art, the organic memory device is formed by depositing polymethyl methacrylate (PMMA), polyvinyl phenol (PVP) and polyvinyl alcohol (PVA) between the gate electrode layer and the source and drain electrode layers, And a tunneling organic insulating layer formed of at least one selected from the group consisting of silicon nitride and silicon nitride.
이러한 폴리비닐알코올(polyvinyl alcohol; PVA) 류의 물질로 이루어지는 절연층을 갖는 유기 메모리 소자의 경우 유전율이 높아 전하 이동도가 높아지는 장점이 있지만 그만큼 누설 전류를 많이 발생하게 되는 단점이 있으며, 80℃ 이하의 낮은 유리전이온도로 인하여 고온 구동이 어렵고 저온에서만 구동이 가능하다는 단점이 있다.An organic memory device having an insulating layer made of such a polyvinyl alcohol (PVA) type material has a high dielectric constant and a high charge mobility, but it has a disadvantage in that it generates a large amount of leakage current, The low glass transition temperature makes it difficult to drive at a high temperature and can only be driven at a low temperature.
그리고 초고집적화되어 가는 메모리 소자에 있어서 종래의 저온으로 열처리된 메모리 소자의 경우 발열 문제가 발생할 수 있다. 발열 현상은 소자의 변형 및 구동 능력 저하 등의 악영향을 미치게 되는 것으로, 이에 따라 메모리 소자의 열적 안정성을 확보할 수 있는 제조기술에 대한 필요성이 높아지고 있다.In the case of a conventional memory device which is heat-treated at a low temperature in a highly integrated memory device, a heat generation problem may occur. The exothermic phenomenon adversely affects the deformation of the device and the deterioration of the driving ability. Thus, there is a growing need for a manufacturing technique capable of securing the thermal stability of the memory device.
또한 유기 메모리 소자에서 유기 절연층과 인접하여 형성되는 전하 수송층이 일반적으로 산성에 약한 물질이기 때문에 유기 절연층 자체의 산도를 낮출 수 있도록 유기물질의 종류를 적절하게 선택하는 것도 유기 메모리 소자의 내구성을 확보하는 데에 필수적이라 할 수 있다.In addition, since the charge transport layer formed adjacent to the organic insulation layer in the organic memory device is generally weak in acidity, it is desirable to select the type of the organic material appropriately so as to lower the acidity of the organic insulation layer itself. It can be said that it is essential to secure.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 80℃ 이상의 고온에서 열처리하여 고분자 메모리 절연층을 형성시킴으로써 열적 안정성을 확보하면서도 저전압에서도 우수한 메모리 특성을 보일 수 있는 고온 열처리를 이용한 유기 메모리 소자 및 그 제조 방법을 제공함에 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and it is an object of the present invention to provide a polymer memory insulating layer by performing heat treatment at a high temperature of 80 캜 or more to thereby provide a high-temperature heat treatment And an organic memory device using the same.
본 발명의 다른 목적은 산성도가 적어 전하 수송층의 안정성을 높일 수 있고 유리전이온도가 매우 높아 300℃까지의 고온에서도 열처리가 가능한 술폰산(sulfonic acid) 계열의 유기물질을 메모리 저장층으로 적용시킨 고온 열처리를 이용한 유기 메모리 소자 및 그 제조 방법을 제공함에 있다.Another object of the present invention is to provide a high temperature heat treatment process in which sulfonic acid-based organic materials capable of enhancing the stability of the charge transport layer due to low acidity and having a very high glass transition temperature and capable of being heat- And an organic memory device using the same.
상기와 같은 목적을 달성하기 위한 본 발명의 일측면에 따른 유기 메모리 소자는, 기판 상에 형성된 게이트 전극과 소스 및 드레인 전극을 포함하는 트랜지스터에 있어서, 상기 게이트 전극과 소스 및 드레인 전극 사이에 열처리된 유기물질로 이루어져 히스테리시스를 나타내는 전기적으로 분극 가능한 고분자 메모리 절연층이 형성된 것을 특징으로 하는 열처리를 이용한 유기 메모리 소자이다.According to an aspect of the present invention, there is provided an organic memory device including a gate electrode formed on a substrate and source and drain electrodes, the transistor including a gate electrode, a source electrode and a drain electrode, And an electrically polarizable polymer memory insulating layer formed of an organic material and exhibiting hysteresis is formed.
그리고 상기 유기물질은 술폰산(sulfonic acid) 계열의 물질, 특히 상기 유기물질은 하기의 화학식 1로 표현되는 화합물일 수도 있으며, 하기의 화학식 2로 표현되는 화합물일 수도 있는 것이 특징이다.The organic material may be a sulfonic acid based material, particularly, the organic material may be a compound represented by the following formula (1) or a compound represented by the following formula (2).
[화학식 1][Chemical Formula 1]
(상기 식에서, n은 2 이상의 정수이다.)(In the above formula, n is an integer of 2 or more.)
[화학식 2](2)
(상기 식에서, n은 2 이상의 정수이다.)(In the above formula, n is an integer of 2 or more.)
본 발명의 다른 측면에 따른 유기 메모리 소자는, 기판; 상기 기판 상에 형성된 게이트 전극; 상기 게이트 전극 상에 형성되며 열처리된 유기물질로 이루어져 히스테리시스를 나타내는 전기적으로 분극 가능한 고분자 메모리 절연층; 상기 고분자 메모리 절연층 상에 형성된 전하 수송층; 및 상기 전하 수송층 상에 일정 거리 이격되게 각각 형성된 소스 및 드레인 전극을 포함할 수 있다.An organic memory device according to another aspect of the present invention includes: a substrate; A gate electrode formed on the substrate; An electrically-polarizable polymer memory insulation layer formed on the gate electrode and made of a heat-treated organic material to exhibit hysteresis; A charge transport layer formed on the polymer memory insulating layer; And source and drain electrodes formed on the charge transport layer to be spaced apart from each other by a predetermined distance.
여기에 상기 고분자 메모리 절연층은, 상기 유기물질 용액을 스핀 코팅한 후 80 ~ 230℃의 온도로 0.4 ~ 0.6시간동안 열처리가 이루어진 것을 특징으로 하고, 상기 유기물질은 술폰산(sulfonic acid) 계열의 물질, 특히 상기의 화학식 1로 표현되는 화합물 또는 상기의 화학식 2로 표현되는 화합물일 수 있다.Here, the polymer memory insulating layer is formed by spin coating the organic material solution, and then heat-treated at a temperature of 80 to 230 ° C for 0.4 to 0.6 hours. The organic material is a sulfonic acid-based material , Particularly a compound represented by the above formula (1) or a compound represented by the above formula (2).
또한 상기 전하 수송층은 정공 수송층인 것을 특징으로 한다.And the charge transport layer is a hole transport layer.
본 발명의 또 다른 측면에 따른 유기 메모리 소자의 제조 방법은, 기판 상에 게이트 전극을 형성하는 단계; 상기 게이트 전극 상에 형성되며 유기물질로 이루어져 히스테리시스를 나타내는 전기적으로 분극 가능한 고분자 메모리 절연층을 형성하는 단계; 상기 고분자 메모리 절연층을 열처리하는 단계; 상기 고분자 메모리 절연층 상에 전하 수송층을 형성하는 단계; 상기 정공 수송층 상에 일정 거리 이격되는 소스 전극과 드레인 전극을 형성하는 단계를 포함할 수 있다.According to another aspect of the present invention, there is provided a method of manufacturing an organic memory device, including: forming a gate electrode on a substrate; Forming an electrically polarizable polymer memory insulating layer on the gate electrode and comprising an organic material to exhibit hysteresis; Heat treating the polymer memory insulating layer; Forming a charge transport layer on the polymer memory insulating layer; And forming a source electrode and a drain electrode spaced apart from each other by a predetermined distance on the hole transport layer.
여기서 상기 고분자 메모리 절연층을 형성하는 단계는, 술폰산(sulfonic acid) 계열의 유기물질 용액을 스핀 코팅하여 300 ~ 800nm 두께의 고분자 메모리 절연층을 형성할 수 있다. 그리고 상기 고분자 메모리 절연층을 열처리하는 단계는, 상기 형성된 고분자 메모리 절연층을 핫플레이트에서 80℃ ~ 230℃의 온도로 0.4 ~ 0.6시간동안 열처리할 수 있다.Here, the polymer memory insulating layer may be formed by spin coating a sulfonic acid based organic material solution to form a polymer memory insulating layer having a thickness of 300 to 800 nm. In the step of heat-treating the polymer memory insulating layer, the formed polymer memory insulating layer may be heat-treated at a temperature of 80 ° C to 230 ° C for 0.4 to 0.6 hours on a hot plate.
또한 상기 유기물질은 상기의 화학식 1로 표현되는 화합물 또는 상기의 화학식 2로 표현되는 화합물일 수 있으며, 상기 전하 수송층으로서 정공 수송층을 형성하는 것이 가능하다.The organic material may be a compound represented by Formula 1 or a compound represented by Formula 2, and it is possible to form a hole transport layer as the charge transport layer.
상기와 같은 본 발명에 따르면, 유기 메모리 소자를 80℃ 이상의 고온에서 열처리하여 고분자 메모리 절연층을 형성시킴으로써 열적 안정성을 확보할 수 있어 저전압에서도 우수한 쓰기-읽기-소거 기능을 보일 수 있는 고품질의 메모리 소자를 제조할 수 있는 효과가 있다.According to the present invention, the organic memory device is thermally treated at a high temperature of 80 ° C or higher to form a polymer memory insulating layer, thereby ensuring thermal stability. Thus, a high-quality memory device capable of exhibiting an excellent write- Can be produced.
그리고 산성도가 적어 전하 수송층의 안정성을 높일 수 있고 유리전이온도가 매우 높아 300℃까지의 고온에서도 열처리가 가능한 술폰산(sulfonic acid) 계열의 유기물질을 메모리 저장층으로 적용시킴으로써 유기 메모리 소자의 내구성 및 안전성을 높일 수 있다.The sulfonic acid-based organic material, which can increase the stability of the charge transport layer due to its low acidity and can be heat-treated at a high temperature of up to 300 ° C., can be used as a memory storage layer, .
도 1은 본 발명의 실시예에 따른 유기 메모리 소자의 단면도이다.
도 2는 본 발명의 실시예에 따른 유기 메모리 소자의 동작 원리를 나타낸 단면도이다.
도 3은 본 발명의 실시예에 따른 술폰산 계열 유기 메모리 소자의 리텐션(retention) 테스트 결과 그래프이다.
도 4는 본 발명의 실시예에 따른 고온 열처리를 이용한 유기 메모리 소자의 게이트 전압 그래프이다.
도 5는 본 발명의 실시예에 따라 170℃ 열처리를 한 유기 메모리 소자의 히스테리시스 특성 그래프이다.
도 6은 본 발명의 실시예에 따른 고온 열처리를 이용한 유기 메모리 소자 제조 방법의 순서도이다.
도 7a 내지 도 7d는 본 발명의 실시예에 따른 고온 열처리를 이용한 유기 메모리 소자 제조 방법을 순차로 나타낸 공정 단면도이다.1 is a cross-sectional view of an organic memory device according to an embodiment of the present invention.
2 is a cross-sectional view illustrating an operation principle of an organic memory device according to an embodiment of the present invention.
3 is a graph showing retention test results of a sulfonic acid-based organic memory device according to an embodiment of the present invention.
4 is a graph of a gate voltage of an organic memory device using a high temperature heat treatment according to an embodiment of the present invention.
FIG. 5 is a hysteresis characteristic graph of an organic memory device subjected to a heat treatment at 170 ° C. according to an embodiment of the present invention.
6 is a flowchart of a method of manufacturing an organic memory device using a high-temperature heat treatment according to an embodiment of the present invention.
7A to 7D are cross-sectional views sequentially illustrating a method of manufacturing an organic memory device using a high-temperature heat treatment according to an embodiment of the present invention.
이하에서는 첨부된 도면을 참조하여 본 발명을 보다 상세하게 설명한다. 도면들 중 동일한 구성요소들은 가능한 한 어느 곳에서든지 동일한 부호로 나타내고 있음을 유의해야 한다. 한편, 이에 앞서 본 명세서 및 특허청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고, 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will now be described in detail with reference to the accompanying drawings. It is to be noted that like elements in the drawings are denoted by the same reference numerals whenever possible. It should be understood, however, that the terminology or words of the present specification and claims should not be construed in an ordinary sense or in a dictionary, and that the inventors shall not be limited to the concept of a term It should be construed in accordance with the meaning and concept consistent with the technical idea of the present invention based on the principle that it can be properly defined. Therefore, the embodiments described in the present specification and the configurations shown in the drawings are merely the most preferred embodiments of the present invention, and not all of the technical ideas of the present invention are described. Therefore, It is to be understood that equivalents and modifications are possible.
도 1은 본 발명의 실시예에 따른 유기 메모리 소자의 단면도, 도 2는 본 발명의 실시예에 따른 유기 메모리 소자의 동작 원리를 나타낸 단면도이다.FIG. 1 is a cross-sectional view of an organic memory device according to an embodiment of the present invention, and FIG. 2 is a cross-sectional view illustrating an operation principle of an organic memory device according to an embodiment of the present invention.
도 1 및 도 2를 참조하면, 본 발명의 고온 열처리를 이용한 유기 메모리 소자는 기판(100), 기판 상에 형성된 게이트 전극(110), 게이트 전극(110) 상에 형성되는 고분자 메모리 절연층(120), 전하 수송층(130), 소스 전극(140) 및 드레인 전극(150)을 포함하여 이루어진다. 1 and 2, an organic memory device using a high-temperature heat treatment according to the present invention includes a
본 발명은 게이트 전극(110)과 전하 수송층(130) 사이에 위치하는 절연층(130)이 히스테리시스(hysteresis)를 나타내는 전기적으로 분극 가능한 유기물질로 이루어질 경우 메모리의 기능을 할 수 있다는 점을 이용하는 것으로서, 히스테리시스 특성을 이용한 메모리 소자는 전압을 증가시킬 때의 전류 변화 곡선과 전압을 감소시킬 때의 전류 변화 곡선이 상이한 히스테리시스 곡선을 이용하여 히스테리시스 곡선의 각 사분면을 저장 수단(00,01,10,11)으로 이용하는 기술이다.The present invention takes advantage of the fact that the
우선, 기판(100)은 실리콘(silicon) 기판, 유리 기판 또는 플라스틱(plastic) 기판 등이 이용될 수 있다.First, the
게이트 전극(110)은 예시적으로, 금(Au), 은(Ag), 구리(Cu), 니켈(Ni)/알루미늄, 폴리머 등의 도전성 물질로 형성될 수 있다.The
고분자 메모리 절연층(120)은 유기물질로 이루어지고 열처리된 상태이며, 유기물질 용액을 스핀 코팅한 후 80 ~ 230℃의 온도로 0.4 ~ 0.6시간동안 열처리하는 것이 바람직하다. 특히 출원인의 실험에 따르면 약 170℃의 열처리를 하였을 경우 가장 열적 안정성이 뛰어나고 메모리 특성도 우수한 결과를 얻을 수 있었는데, 이는 도 5에서 자세히 살펴보기로 한다.The polymer
유기물질로는 고온의 열처리에도 소재가 손상되지 않는 술폰산(sulfonic acid) 계열의 물질을 이용할 수 있으며, 술폰산 계열의 물질 중에서도 특히 하기의 화학식 1로 표현되는 화합물 또는 하기의 화학식 2로 표현되는 화합물을 이용하는 것이 바람직하다.As the organic material, a sulfonic acid-based material that does not damage the material may be used even at a high-temperature heat treatment. Of the sulfonic acid-based materials, a compound represented by the following
[화학식 1][Chemical Formula 1]
[화학식 2](2)
(상기 식들에서, n은 2 이상의 정수이다.)(In the above formulas, n is an integer of 2 or more.)
상기의 두 술폰산 계열의 유기물질은 유리전이온도가 300℃ 가까이 되기 때문에 이 물질들로 고분자 메모리 절연층(120)을 형성시켜 열처리할 경우, 최대 300℃까지도 열처리가 가능해지는 것이다. 이에 대한 출원인의 실험에 따르면 80 ~ 230℃의 온도로 0.4 ~ 0.6시간동안 열처리하는 것이 가장 바람직한 것으로 나타났다.Since the glass transition temperature of the organic sulfonic acid series material is close to 300 ° C, the polymer
한편 전하 수송층(130)은 고분자 메모리 절연층(120) 상에 형성된 것으로서, 전하의 수송 효율을 높이기 위하여 정공 수송층으로 형성할 수 있고, 예시적으로 P3HT(poly(3-hexylthiophene))로 형성할 수 있다.On the other hand, the
이러한 전하 수송층(130)이 일반적으로 산성에 약한 물질이기 때문에 인접한 고분자 메모리 절연층(120)의 산도를 낮출 수 있도록 유기물질의 종류를 적절하게 선택하는 것이 중요한데, 상기 화학식 1 및 화학식 2로 표현되는 술폰산 계열의 유기물질은 pH가 약 1.5 이상이 되는 물질들로써 이러한 측면에서도 유기 메모리 소자의 소재로 적절한 것을 알 수 있다.Since the
소스 전극(140)과 드레인 전극(150)은 전하 수송층(130) 상에 일정 거리 이격되게 형성되는 것으로서, 금(Au), 은(Ag), 구리(Cu), 니켈(Ni)/알루미늄, 폴리머 등의 도전성 물질로 형성될 수 있다.The
이렇게 형성된 본 발명의 유기 메모리 소자에서 게이트 전극(110)에 전압을 인가하면, 도 2에 도시한 바와 같이 고분자 메모리 절연층(120)이 전기적으로 분극되어 히스테리시스 현상이 발생하게 되고, 이로 인하여 전하 수송층(130)에도 정공 히스테리시스 현상이 유도된다. 2, when the voltage is applied to the
이와 같이 전하 수송층(130)의 정공 이동에 히스테리시스 특성이 발생함에 따라 소스 전극(140)에서 드레인 전극(150)으로의 전하 이동도가 높아져, 드레인 전류가 히스테리시스 특성을 가지게 되므로 트랜지스터 구조를 가지면서도 비휘발성의 메모리 기능을 할 수 있게 되는 것이다. As the hysteresis characteristic is generated in the hole transport of the
도 3은 본 발명의 실시예에 따른 술폰산 계열 유기 메모리 소자의 리텐션(retention) 테스트 결과 그래프이다.3 is a graph showing retention test results of a sulfonic acid-based organic memory device according to an embodiment of the present invention.
도 3을 참조하면, 본 발명의 실시예에 따른 고온 열처리를 이용한 유기 메모리 소자는 실제 출원인이 테스트한 결과 약 일만회 이상의 리텐션 테스트에서도 안정적인 결과를 보이고 있음을 알 수 있다. Referring to FIG. 3, an organic memory device using a high-temperature heat treatment according to an embodiment of the present invention has been tested by a practitioner and shows stable results even in a retention test of about 10,000 times or more.
전술한 바와 같이 고분자 메모리 절연층 상에 형성된 전하 수송층이 일반적으로 산성에 약한 물질이기 때문에 인접한 고분자 메모리 절연층의 산도를 낮추는 것이 중요한데, 상기 화학식 1 및 화학식 2로 표현되는 술폰산 계열의 유기물질을 사용하여 고분자 메모리 절연층을 형성시킨 유기 메모리 소자를 대상으로 테스트해본 결과 목적을 달성할 수 있게 된 것이다.As described above, since the charge transport layer formed on the polymer memory insulating layer is generally a substance weak in acidity, it is important to lower the acidity of the adjacent polymer memory insulating layer. The sulfonic acid-based organic material represented by the above formulas (1) and The organic memory device having the polymer memory insulating layer formed thereon has been tested. As a result, the object can be achieved.
그래프는 시간의 흐름에 따른 전류값이 균일하게 유지되고 있음을 보여주며, 특히 메모리 소자의 각 특성인 쓰기(write)-읽기(read1, read2)-소거(erase)의 항목에서 모두 안정적이기 때문에 우수한 품질의 메모리 기능을 기대할 수 있을 것이다.The graph shows that the current value is maintained uniformly with the passage of time. In particular, since the characteristics of each of the memory elements, that is, write-read (read1, read2) Quality memory function.
도 4는 본 발명의 실시예에 따른 고온 열처리를 이용한 유기 메모리 소자의 게이트 전압 그래프, 도 5는 본 발명의 실시예에 따라 170℃ 열처리를 한 유기 메모리 소자의 히스테리시스 특성 그래프이다.FIG. 4 is a graph of a gate voltage of an organic memory device using a high temperature heat treatment according to an embodiment of the present invention, and FIG. 5 is a graph of a hysteresis characteristic of an organic memory device subjected to a heat treatment at 170 ° C. according to an embodiment of the present invention.
도 4 및 도 5를 참조하면, 본 발명의 실시예에 따른 고온 열처리를 이용한 유기 메모리 소자는 고온에서 열처리를 가한 후 높은 열적 안정성을 보이고 있음을 알 수 있다. 특히 도 4에 도시된 바와 같이 유기 트랜지스터 소자로 원할한 작동이 이루어지고 있으며, 저전압에서도 문제없이 구동되고 있음을 보여 준다.Referring to FIGS. 4 and 5, it can be seen that the organic memory device using the high temperature heat treatment according to the embodiment of the present invention exhibits high thermal stability after heat treatment at a high temperature. In particular, as shown in FIG. 4, it is shown that the organic transistor device is operated satisfactorily, and the organic transistor device is driven without problems even at a low voltage.
도 5에서는 출원인의 실험에 따라 170℃ 고온으로 열처리를 한 유기 메모리 소자의 히스테리시스 특성 그래프를 살펴볼 수 있는데, 게이트 전극에 전압을 인가하면, 열처리한 고분자 메모리 절연층이 전기적으로 분극되어 히스테리시스 현상이 발생하게 되고, 이로 인하여 전하 수송층에도 정공 히스테리시스 현상이 유도되고 소스 전극에서 드레인 전극으로의 전하 이동도가 높아져, 드레인 전류가 히스테리시스 특성을 가지게 되므로 트랜지스터 구조를 가지면서도 비휘발성의 메모리 기능을 할 수 있게 되는 것이다. FIG. 5 shows a hysteresis characteristic graph of an organic memory device which has been subjected to a heat treatment at a high temperature of 170 ° C. according to the applicant's experiment. When a voltage is applied to the gate electrode, the heat-treated polymer memory insulating layer is electrically polarized to cause hysteresis As a result, a hole hysteresis phenomenon is induced in the charge transport layer, and the charge mobility from the source electrode to the drain electrode is increased, so that the drain current has a hysteresis characteristic. Thus, a nonvolatile memory function can be performed while having a transistor structure will be.
즉, 드레인 전류의 히스테리시스 특성이 명확히 나타난다는 것은 히스테리시스에 의한 전압차가 크다는 것을 의미하므로, 히스테리시스에 의한 전압차가 큰 본 발명의 170℃ 열처리된 고분자 메모리 절연층이 사용되면, 메모리 소자의 문턱전압차가 증가되므로 저전압에서도 구동이 가능해지게 된다. That is, the hysteresis characteristic of the drain current clearly indicates that the voltage difference due to hysteresis is large. Therefore, when the 170 캜 heat-treated polymer memory insulating layer having a large voltage difference due to hysteresis is used, Driving can be performed even at a low voltage.
도 6은 본 발명의 실시예에 따른 고온 열처리를 이용한 유기 메모리 소자 제조 방법의 순서도, 도 7a 내지 도 7d는 본 발명의 실시예에 따른 고온 열처리를 이용한 유기 메모리 소자 제조 방법을 순차로 나타낸 공정 단면도이다.FIG. 6 is a flow chart of a method for manufacturing an organic memory device using a high-temperature heat treatment according to an embodiment of the present invention, and FIGS. 7A to 7D are cross-sectional views sequentially showing a method for manufacturing an organic memory device using a high- to be.
도 6 및 도 7을 참조하면, 본 발명의 실시예에 따른 고온 열처리를 이용한 유기 메모리 소자 제조 방법은, 기판 상에 게이트 전극을 형성하는 단계(S10), 게이트 전극 상에 형성되며 유기물질로 이루어져 히스테리시스를 나타내는 전기적으로 분극 가능한 고분자 메모리 절연층을 형성하는 단계(S20), 고분자 메모리 절연층을 열처리하는 단계(S30), 고분자 메모리 절연층 상에 전하 수송층을 형성하는 단계(S40) 및 정공 수송층 상에 일정 거리 이격되는 소스 전극과 드레인 전극을 형성하는 단계(S50)를 포함하여 이루어진다.Referring to FIGS. 6 and 7, a method of manufacturing an organic memory device using a high-temperature heat treatment according to an embodiment of the present invention includes forming a gate electrode on a substrate (S10), forming a gate electrode (S30) forming a charge transport layer on the polymer memory insulating layer (S40), forming a hole transporting layer on the hole transporting layer And forming a source electrode and a drain electrode spaced a predetermined distance from each other (S50).
기판 상에 게이트 전극을 형성하는 단계(S10)에는 도 7a와 같이 기판(100)에 게이트 전극(110)을 형성한다. 게이트 전극(110)은 도전성 물질을 열 증착(thermal evaporation)한 후 패터닝 함으로써 형성되며, 도전성 물질은 예시적으로 금(Au), 은(Ag), 구리(Cu), 니켈(Ni)/알루미늄, 폴리머 등이 이용될 수 있다.In the step of forming a gate electrode on the substrate (S10), a
고분자 메모리 절연층을 형성하는 단계(S20)에는 도 7b와 같이 게이트 전극(110)이 형성된 기판(100) 상에 고분자 메모리 절연층(120)을 300 ~ 800nm 두께로 형성한다. In step S20 of forming the polymer memory insulating layer, a polymer
고분자 메모리 절연층(120)을 히스테리시스(hysteresis)를 나타내는 전기적으로 분극 가능한 물질로 형성하는 것으로서, 본 발명에서는 술폰산(sulfonic acid) 계열의 유기물질 용액을 이용한다. 구체적으로는, 술폰산 계열의 물질 중에서도 특히 하기의 화학식 1로 표현되는 화합물 또는 하기의 화학식 2로 표현되는 화합물을 이용하는 것이 바람직하다.The polymer
[화학식 1][Chemical Formula 1]
[화학식 2](2)
(상기 식들에서, n은 2 이상의 정수이다.)(In the above formulas, n is an integer of 2 or more.)
위의 술폰산 계열의 유기물질 용액을 준비한 후 게이트 전극(110)이 형성된 기판(100) 상에 코팅한다. 이때, 유기물질 용액 코팅은 스핀 코팅 방식으로 진행 할 수 있으며, 코팅이 완료된 후에 고분자 메모리 절연층을 열처리하는 단계(S30)에서는 형성된 고분자 메모리 절연층을 핫플레이트에서 80℃ ~ 230℃의 온도로 0.4 ~ 0.6시간동안 열처리한다.The organic sulfonic acid solution is prepared and coated on the
고분자 메모리 절연층 상에 전하 수송층을 형성하는 단계(S40)에는 도 7c와 같이 고분자 메모리 절연층(120) 상에 전하 수송층(130)을 형성하되, 전하 수송 효율을 높이기 위하여 정공 수송층 예시적으로 P3HT(poly(3-hexylthiophene))을 스핀 코팅 방식 등을 이용하여 코팅한다.In the step S40 of forming the charge transport layer on the polymer memory insulating layer, a
이때, 전하 수송층(130)은 유기 반도체층으로서 폴리머 활성층을 포함할 수 있다.At this time, the
끝으로 소스 전극과 드레인 전극을 형성하는 단계(S50)에는 도 7d와 같이 전하 수송층(130) 상에 도전성 물질 예시적으로 금(Au), 은(Ag), 구리(Cu), 니켈(Ni)/알루미늄, 폴리머 등의 도전성 물질을 형성한 후에 패터닝 공정을 통하여 일정 거리 이격되는 소스 전극(140)과 드레인 전극(150)을 형성한다.Finally, gold (Au), silver (Ag), copper (Cu), nickel (Ni), and the like are sequentially formed on the
비록 본 발명이 상기 언급된 바람직한 실시예와 관련하여 설명되어 졌지만, 발명의 요지와 범위로부터 벗어남이 없이 다양한 수정이나 변형을 하는 것이 가능하다. 따라서 첨부된 특허등록청구의 범위는 본 발명의 요지에서 속하는 이러한 수정이나 변형을 포함할 것이다.Although the present invention has been described in connection with the above-mentioned preferred embodiments, it is possible to make various modifications and variations without departing from the spirit and scope of the invention. Accordingly, the scope of the appended claims should include all such modifications and changes as fall within the scope of the present invention.
100 : 기판 110 : 게이트 전극
120 : 고분자 메모리 절연층 130 : 전하 수송층
140 : 소스 전극 150 : 드레인 전극100: substrate 110: gate electrode
120: polymer memory insulating layer 130: charge transport layer
140: source electrode 150: drain electrode
Claims (16)
상기 게이트 전극과 소스 및 드레인 전극 사이에 열처리된 유기물질로 이루어져 히스테리시스를 나타내는 전기적으로 분극 가능한 고분자 메모리 절연층이 형성되되,
상기 유기물질은 술폰산(sulfonic acid) 계열의 물질로써, 하기의 화학식 1로 표현되는 화합물 또는 하기의 화학식 2로 표현되는 화합물인 것을 특징으로 하는 열처리를 이용한 유기 메모리 소자.
[화학식 1]
(상기 식에서, n은 2 이상의 정수이다.)
[화학식 2]
(상기 식에서, n은 2 이상의 정수이다.)
An organic memory device comprising a gate electrode and a source and drain electrode formed on a substrate,
An electronically polarizable polymer memory insulating layer formed of an organic material thermally treated between the gate electrode and the source and drain electrodes to exhibit hysteresis,
Wherein the organic material is a sulfonic acid-based material, and the organic material is a compound represented by the following formula (1) or a compound represented by the following formula (2).
[Chemical Formula 1]
(In the above formula, n is an integer of 2 or more.)
(2)
(In the above formula, n is an integer of 2 or more.)
상기 기판 상에 형성된 게이트 전극;
상기 게이트 전극 상에 형성되며 열처리된 유기물질로 이루어져 히스테리시스를 나타내는 전기적으로 분극 가능한 고분자 메모리 절연층;
상기 고분자 메모리 절연층 상에 형성된 전하 수송층; 및
상기 전하 수송층 상에 일정 거리 이격되게 각각 형성된 소스 및 드레인 전극을 포함하되,
상기 유기물질은 술폰산(sulfonic acid) 계열의 물질로써, 하기의 화학식 1로 표현되는 화합물 또는 하기의 화학식 2로 표현되는 화합물인 것을 특징으로 하는 열처리를 이용한 유기 메모리 소자.
[화학식 1]
(상기 식에서, n은 2 이상의 정수이다.)
[화학식 2]
(상기 식에서, n은 2 이상의 정수이다.)
Board;
A gate electrode formed on the substrate;
An electrically-polarizable polymer memory insulation layer formed on the gate electrode and made of a heat-treated organic material to exhibit hysteresis;
A charge transport layer formed on the polymer memory insulating layer; And
And source and drain electrodes formed on the charge transport layer and spaced apart from each other by a predetermined distance,
Wherein the organic material is a sulfonic acid-based material, and the organic material is a compound represented by the following formula (1) or a compound represented by the following formula (2).
[Chemical Formula 1]
(In the above formula, n is an integer of 2 or more.)
(2)
(In the above formula, n is an integer of 2 or more.)
상기 고분자 메모리 절연층은, 상기 유기물질의 용액을 스핀 코팅한 후 80 ~ 230℃의 온도로 0.4 ~ 0.6시간동안 열처리가 이루어진 것을 특징으로 하는 열처리를 이용한 유기 메모리 소자.
6. The method of claim 5,
Wherein the polymer memory insulating layer is formed by spin coating a solution of the organic material, and then heat-treated at a temperature of 80 to 230 DEG C for 0.4 to 0.6 hours.
상기 전하 수송층은 정공 수송층인 것을 특징으로 하는 열처리를 이용한 유기 메모리 소자.
6. The method of claim 5,
Wherein the charge transport layer is a hole transport layer.
상기 게이트 전극 상에 형성되며 유기물질로 이루어져 히스테리시스를 나타내는 전기적으로 분극 가능한 고분자 메모리 절연층을 형성하는 단계;
상기 고분자 메모리 절연층을 열처리하는 단계;
상기 고분자 메모리 절연층 상에 전하 수송층을 형성하는 단계;
상기 전하 수송층 상에 일정 거리 이격되는 소스 전극과 드레인 전극을 형성하는 단계를 포함하되,
상기 고분자 메모리 절연층을 형성하는 단계는,
술폰산(sulfonic acid) 계열의 유기물질 용액을 스핀 코팅하여 300 ~ 800nm 두께의 고분자 메모리 절연층을 형성하며,
상기 유기물질은 하기의 화학식 1로 표현되는 화합물 또는 하기의 화학식 2로 표현되는 화합물이고,
[화학식 1]
(상기 식에서, n은 2 이상의 정수이다.)
[화학식 2]
(상기 식에서, n은 2 이상의 정수이다.)
상기 고분자 메모리 절연층을 열처리하는 단계는,
상기 형성된 고분자 메모리 절연층을 핫플레이트에서 80℃ ~ 230℃의 온도로 0.4 ~ 0.6시간동안 열처리하는 것을 특징으로 하는 열처리를 이용한 유기 메모리 소자의 제조 방법.
Forming a gate electrode on the substrate;
Forming an electrically polarizable polymer memory insulating layer on the gate electrode and comprising an organic material to exhibit hysteresis;
Heat treating the polymer memory insulating layer;
Forming a charge transport layer on the polymer memory insulating layer;
Forming a source electrode and a drain electrode spaced apart from each other by a predetermined distance on the charge transport layer,
The step of forming the polymer memory insulating layer includes:
A polymer memory insulating layer having a thickness of 300 to 800 nm is formed by spin coating a sulfonic acid based organic material solution,
Wherein the organic material is a compound represented by the following formula (1) or a compound represented by the following formula (2)
[Chemical Formula 1]
(In the above formula, n is an integer of 2 or more.)
(2)
(In the above formula, n is an integer of 2 or more.)
The step of heat-treating the polymer memory-
Wherein the formed polymer memory insulating layer is subjected to heat treatment at a temperature of 80 to 230 DEG C for 0.4 to 0.6 hours in a hot plate.
상기 전하 수송층으로서 정공 수송층을 형성하는 것을 특징으로 하는 열처리를 이용한 유기 메모리 소자의 제조 방법.
12. The method of claim 11,
Wherein the hole transport layer is formed as the charge transport layer.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150055034A KR101672237B1 (en) | 2015-04-20 | 2015-04-20 | Organic memory device using high temperature heat-treatment and preparation method thereof |
| PCT/KR2016/003977 WO2016171436A1 (en) | 2015-04-20 | 2016-04-18 | Organic memory device and method for preparing same using high-temperature heat treatment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150055034A KR101672237B1 (en) | 2015-04-20 | 2015-04-20 | Organic memory device using high temperature heat-treatment and preparation method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20160124941A KR20160124941A (en) | 2016-10-31 |
| KR101672237B1 true KR101672237B1 (en) | 2016-11-04 |
Family
ID=57144454
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020150055034A KR101672237B1 (en) | 2015-04-20 | 2015-04-20 | Organic memory device using high temperature heat-treatment and preparation method thereof |
Country Status (2)
| Country | Link |
|---|---|
| KR (1) | KR101672237B1 (en) |
| WO (1) | WO2016171436A1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102317492B1 (en) * | 2020-03-25 | 2021-10-26 | 경북대학교 산학협력단 | Nonvolatile memory device and method for producing the same |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101012950B1 (en) * | 2003-10-15 | 2011-02-08 | 삼성전자주식회사 | Composition for Preparing Organic Insulator and the Organic Insulator |
| JP3984611B2 (en) * | 2004-02-13 | 2007-10-03 | 松下電器産業株式会社 | Method for forming organic-inorganic hybrid insulating film |
| KR101353824B1 (en) * | 2007-06-12 | 2014-01-21 | 삼성전자주식회사 | Composition for Preparing Organic Insulator and Organic Insulator Prepared using the same |
| CN102089870B (en) * | 2008-03-18 | 2013-08-28 | 东丽株式会社 | Gate insulating material, gate insulating film, and organic field effect transistor |
| KR101005808B1 (en) * | 2008-11-04 | 2011-01-05 | 한국화학연구원 | A method for preparing photo-crosslinkable organic gate insulator and organic thin film transistor device using the same |
| KR20120033722A (en) * | 2010-09-30 | 2012-04-09 | 한국전자통신연구원 | Graphene oxide memory devices and fabrication methods thereof |
| KR101234225B1 (en) | 2011-04-26 | 2013-02-18 | 국민대학교산학협력단 | flexible organic memory device and method of fabricating the same |
| KR101190570B1 (en) | 2010-12-01 | 2012-10-16 | 국민대학교산학협력단 | flexible organic memory device and method of fabricating the same |
-
2015
- 2015-04-20 KR KR1020150055034A patent/KR101672237B1/en active IP Right Grant
-
2016
- 2016-04-18 WO PCT/KR2016/003977 patent/WO2016171436A1/en active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| WO2016171436A1 (en) | 2016-10-27 |
| KR20160124941A (en) | 2016-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Li et al. | High‐Performance Nonvolatile Organic Field‐Effect Transistor Memory Based on Organic Semiconductor Heterostructures of Pentacene/P13/Pentacene as Both Charge Transport and Trapping Layers | |
| Zhou et al. | Recent advances of flexible data storage devices based on organic nanoscaled materials | |
| Kim et al. | Electrical memory devices based on inorganic/organic nanocomposites | |
| Baeg et al. | Controllable shifts in threshold voltage of top‐gate polymer field‐effect transistors for applications in organic nano floating gate memory | |
| Liu et al. | Resistive switching memory based on organic/inorganic hybrid perovskite materials | |
| Baeg et al. | High‐performance top‐gated organic field‐effect transistor memory using electrets for monolithic printed flexible NAND flash memory | |
| Song et al. | Speed up ferroelectric organic transistor memories by using two-dimensional molecular crystalline semiconductors | |
| Kang et al. | Synergistic high charge-storage capacity for multi-level flexible organic flash memory | |
| Wang et al. | Highly reliable top-gated thin-film transistor memory with semiconducting, tunneling, charge-trapping, and blocking layers all of flexible polymers | |
| Hwang et al. | Organic one-transistor-type nonvolatile memory gated with thin ionic liquid-polymer film for low voltage operation | |
| Dhar et al. | Threshold voltage shifting for memory and tuning in printed transistor circuits | |
| EP2779261B1 (en) | Ferroelectric field-effect transistor | |
| JP2007258282A (en) | Semiconductor device, method of manufacturing the same and storage device | |
| Koo et al. | Nonvolatile electric double-layer transistor memory devices embedded with Au nanoparticles | |
| JP5241489B2 (en) | Method for manufacturing ferroelectric memory device | |
| Yoon et al. | Flexible Nonvolatile memory thin-film transistor using ferroelectric copolymer gate insulator and oxide semiconducting channel | |
| KR101672237B1 (en) | Organic memory device using high temperature heat-treatment and preparation method thereof | |
| CN105591029A (en) | Organic non-volatile memory device based on high K materials and preparation method thereof | |
| TWI420719B (en) | Memory element using active layer of blended materials | |
| CN105575991B (en) | Memory structure and method of forming the same | |
| US20130181192A1 (en) | Organic floating gate memory device having protein and method of fabricating the same | |
| KR101630677B1 (en) | Organic memory device and preparation method thereof | |
| JP2009295678A (en) | Method for manufacturing semiconductor device, method for manufacturing ferroelectric element, and method for manufacturing electronic apparatus | |
| Boukhili et al. | Total reversibility of hysteresis in the transfer characteristics of organic thin-film transistor based on pentacene for nonvolatile memory applications | |
| CN109494228B (en) | Nonvolatile memory with multi-bit storage function and preparation method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| FPAY | Annual fee payment |
Payment date: 20190917 Year of fee payment: 4 |