KR101660223B1 - 전극 기판 및 그의 전극 형성 방법 - Google Patents

전극 기판 및 그의 전극 형성 방법 Download PDF

Info

Publication number
KR101660223B1
KR101660223B1 KR1020150021445A KR20150021445A KR101660223B1 KR 101660223 B1 KR101660223 B1 KR 101660223B1 KR 1020150021445 A KR1020150021445 A KR 1020150021445A KR 20150021445 A KR20150021445 A KR 20150021445A KR 101660223 B1 KR101660223 B1 KR 101660223B1
Authority
KR
South Korea
Prior art keywords
electrode
filler
metal
particle layer
metal particle
Prior art date
Application number
KR1020150021445A
Other languages
English (en)
Other versions
KR20160099245A (ko
Inventor
한철종
오민석
Original Assignee
전자부품연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전자부품연구원 filed Critical 전자부품연구원
Priority to KR1020150021445A priority Critical patent/KR101660223B1/ko
Publication of KR20160099245A publication Critical patent/KR20160099245A/ko
Application granted granted Critical
Publication of KR101660223B1 publication Critical patent/KR101660223B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process

Abstract

본 발명은 전극 기판 및 그의 전극 형성 방법에 관한 것으로, 더욱 상세하게는 기판 상에 인쇄공정으로 형성되는 전극의 표면 거칠기를 개선하여 전극의 표면 조도를 낮추기 위한 것이다. 본 발명에 따르면, 금속나노입자 또는 금속나노입자전구체를 함유하는 유체를 기판 위에 인쇄하여 전극코팅층을 형성한다. 전극코팅층에 대한 열처리 또는 플라즈마 처리를 통해 금속나노입자로 형성된 금속입자층을 형성한다. 금속입자층에 고분자 소재의 충전재를 공급하여 금속입자층의 금속나노입자 사이로 충전재를 충전하되 금속입자층의 표면 부분이 노출되게 충전재를 충전한다. 그리고 충전재 위로 노출된 금속입자층 부분을 습식 식각하여 전극을 형성한다.

Description

전극 기판 및 그의 전극 형성 방법{Electrode substrate and method for forming electrode thereof}
본 발명은 전극 기판 및 그의 전극 형성 방법에 관한 것으로, 더욱 상세하게는 기판 상에 인쇄공정으로 형성되는 전극의 표면 거칠기를 개선하여 전극의 표면 조도를 낮출 수 있는 전극 기판 및 그의 전극 형성 방법에 관한 것이다.
일반적으로 전자기기용 전극을 기판 상에 형성하기 위한 공정으로는 잉크젯 프린팅, 스크린 프린팅, 그라비어 오프셋 프린팅, 리버스 오프셋 프린팅 등 다양한 인쇄공정이 개발되어 사용되고 있다.
이러한 인쇄공정을 위해서는 잉크나 페이스트 등 점도가 1~100,000 cps 사이의 값을 갖는 유체를 제조하고, 이 유체의 소성을 통해 전극을 형성해 왔다. 이러한 잉크 혹은 페이스트 속에는 나노입자 크기를 갖는 금속입자가 포함되어 있거나, 소성을 통해 나노입자 및 금속 배선을 형성할 수 있는 금속전구체가 포함되어 있다.
금속나노입자 혹은 금속나노입자전구체의 인쇄 후 경화를 통해 형성된 전극의 경우, 바람직하게는 균일한 표면을 갖는 전극으로 형성되어야 하지만, 일반적인 경우 표면에 부분적인 고저차를 가져 높은 표면 조도를 갖는 전극으로 형성된다.
공정 조건을 적절히 조절하여 균일한 표면을 갖는 전극으로 형성되더라도, 금속나노입자 자체의 크기로 인한 조도로 인해 전극 위에 추가적인 박막 형성 시, 하부 전극의 조도를 따라 박막이 울퉁불퉁하게 형성된다. 이 경우 전극 위에 형성된 박막의 두께가 불균일해 지는 현상이 발생되며, 이에 따라 두께가 얇은 특정 부분에 전계가 집중되어 빠른 소자 파괴가 발생하거나 누설전류가 발생할 수 있다.
이와 같이 잉크 및 페이스트들의 소성 후에는 다양한 휘발 공정 및 열적 거동에 의해 전극 표면의 거칠기가 상당히 높은 값을 가지게 된다. 이러한 전극의 표면 거칠기는 전극 위에 형성될 소재에 영향을 미쳐 다중 층 소자를 제조하는데 어려움을 발생시켜 왔다. 즉 기존 인쇄방법으로 제조된 전극의 경우 표면 조도가 거칠어 추가적인 박막 적층 공정을 통한 박막 소자 제조 시, 표면 거칠기에 의한 관통현상이 발생하여 소자 성능이 저하되는 문제가 발생될 수 있다.
한국등록특허 제10-1170530호(2012.07.26.)
따라서 본 발명의 목적은 기판 상에 인쇄공정으로 형성되는 전극의 표면 거칠기를 개선하여 전극의 표면 조도를 낮출 수 있는 전극 기판 및 그의 전극 형성 방법을 제공하는 데 있다.
본 발명의 다른 목적은 기판 상에 인쇄공정으로 형성되는 전극의 표면 조도값을 낮추어 다층구조를 갖는 소자 제조 시 소자의 특성이 감소하는 것을 억제할 수 있는 전극 기판 및 그의 전극 형성 방법을 제공하는 데 있다.
상기 목적을 달성하기 위하여, 본 발명은 금속나노입자 또는 금속나노입자전구체를 함유하는 유체를 기판 위에 인쇄하여 전극코팅층을 형성하는 전극코팅층 형성 단계; 상기 전극코팅층에 대한 열처리 또는 플라즈마 처리를 통해 금속나노입자로 형성된 금속입자층을 형성하는 금속입자층 형성 단계; 상기 금속입자층에 고분자 소재의 충전재를 공급하여 상기 금속입자층의 금속나노입자 사이로 충전재를 충전하되 상기 금속입자층의 표면 부분이 노출되게 충전재를 충전하는 충전 단계; 및 상기 충전재 위로 노출된 상기 금속입자층 부분을 습식 식각하여 전극을 형성하는 식각 단계;를 포함하는 것을 특징으로 하는 전극 형성 방법을 제공한다.
본 발명에 따른 전극 형성 방법에 있어서, 상기 충전 단계에서, 상기 충전재를 스핀 코팅으로 상기 금속입자층에 공급할 수 있다.
본 발명에 따른 전극 형성 방법에 있어서, 상기 충전재는 폴리이미드, 폴리이서이서키톤(PEEK), 폴리아릴이서키톤(PAEK), 포토레지스트 또는 폴리메틸메타크릴레이트(PMMA)를 포함할 수 있다.
본 발명에 따른 전극 형성 방법에 있어서, 상기 식각 단계에서, 식각액을 에어로젯 또는 스핀 드롭 캐스팅으로 상기 금속입자층 위에 도포할 수 있다.
본 발명에 따른 전극 형성 방법은, 상기 식각 단계 이후에 수행되는, 상기 전극의 충전재를 제거하는 제거 단계;를 더 포함할 수 있다.
본 발명에 따른 전극 형성 방법에 있어서, 상기 제거 단계에서, 상기 충전재는 용매 세척, 열적 분해 또는 광 분해로 제거할 수 있다.
그리고 본 발명에 따른 전극 기판은 기판과, 상기 기판 위에 형성된 전극을 포함한다. 상기 전극은 상기 기판 위에 형성된 금속나노입자와, 금속나노입자 사이에 충전된 고분자 소재의 충전재를 포함하며, 표면에 식각된 금속나노입자가 노출되며, 21 내지 45nm의 표면 조도를 갖는다.
본 발명에 따르면, 금속나노입자 또는 금속나노입자전구체를 함유하는 유체를 이용한 인쇄공정으로 기판 위에 전극을 형성하고, 형성된 전극에 고분자 소재의 충전재로 충전한 후, 전극의 표면을 에칭 함으로써, 전극의 표면 거칠기를 개선하여 전극의 표면 조도를 낮출 수 있다. 즉 충전재로 처리된 전극은 에칭 시 충전재가 갖는 두께 만큼 제거되기 때문에, 전극의 표면을 평평하게 형성하여 전극의 표면 조도를 낮출 수 있다.
이와 같이 전극의 표면 조도값을 낮출 수 있기 때문에, 전극 위에 다층구조를 갖는 소자 제조 시 소자의 특성이 감소하는 것을 억제할 수 있다.
도 1은 본 발명의 일 실시예에 따른 전극 기판을 보여주는 단면도이다.
도 2는 도 1의 전극 기판의 전극 형성 방법에 따른 흐름도이다.
도 3 내지 도 6은 도 2의 전극 형성 방법에 따른 각 단계를 보여주는 도면들이다.
도 7은 본 발명의 다른 실시예에 따른 전극 기판을 보여주는 단면도이다.
도 8은 도 7의 전극 기판의 전극 형성 방법에 따른 흐름도이다.
하기의 설명에서는 본 발명의 실시예를 이해하는데 필요한 부분만이 설명되며, 그 이외 부분의 설명은 본 발명의 요지를 흩트리지 않는 범위에서 생략될 것이라는 것을 유의하여야 한다.
이하에서 설명되는 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념으로 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 바람직한 실시예에 불과할 뿐이고, 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 일 실시예에 따른 전극 기판을 보여주는 단면도이다.
도 1을 참조하면, 일 실시예에 따른 전극 기판(100)은 기판(10)과, 기판(10) 위에 형성된 전극(50)을 포함한다.
기판(10)으로는 폴리카보네이트, 폴리에틸렌테레프탈레이트(PET), 폴리에틸렌나프탈레이트(PEN), 플리이미드, 셀룰로스 에스테르, 나일론, 폴리프로필렌, 폴리아크릴로니트릴, 폴리술폰, 폴리에스테르술폰, 폴리비닐리덴플로라이드, 유리, 유리섬유(매트), 세라믹, SUS, 구리 또는 알루미늄 기판 등이 사용될 수 있으며, 이것에 한정되는 것은 아니다.
그리고 전극(50)은 금속나노입자(31)와, 금속나노입자(31) 사이에 충전된 고분자 소재의 충전재(40)를 포함하며, 표면에 식각된 금속나노입자(35)가 노출되며, 21 내지 45nm의 표면 조도를 갖는다. 바람직하게는 전극(50)은 21 내지 28nm의 표면 조도를 가질 수 있다.
이때 금속나노입자(31)는 금속나노입자 또는 금속나노입자전구체를 기반으로 형성한다. 금속나노입자(31)는 전극(50)의 표면에 수평하게 식각된 면을 갖는 식각된 금속나노입자(35)와, 식각된 금속나노입자(35)의 아래에 위치하는 원형을 유지하는 미식각된 금속나노입자(33)를 포함한다. 금속나노입자(31)의 소재로는 구리(Cu), 은(Ag), 금(Au) 등이 사용될 수 있으며, 이것에 한정되는 것은 아니다.
충전재(40)는 금속나노입자(31)의 식각 시 식각 마스크로서의 기능을 하며, 식각액이 금속나노입자(31)의 내부로 침투하는 방지하는 기능을 한다. 이러한 충전재(40)로는 폴리이미드, 폴리이서이서키톤(PEEK), 폴리아릴이서키톤(PAEK), 포토레지스트, 폴리메틸메타크릴레이트(PMMA) 등이 사용될 수 있으며, 이것에 한정되는 것은 아니다.
이와 같은 일 실시예에 따른 전극 기판(100)의 전극 형성 방법에 대해서 도 1 내지 도 6을 참조하여 설명하면 다음과 같다. 여기서 도 2는 도 1의 전극 기판(100)의 전극 형성 방법에 따른 흐름도이다. 그리고 도 3 내지 도 6은 도 2의 전극 형성 방법에 따른 각 단계를 보여주는 도면들이다.
먼저 도 3에 도시된 바와 같이, S71단계에서 전극을 형성할 기판(10)을 준비한다.
다음으로 도 4에 도시된 바와 같이, S73단계에서 기판(10) 위에 전극코팅층(20)을 형성한다. 즉 금속나노입자 또는 금속나노입자전구체(21)를 함유하는 유체를 기판(10) 위에 인쇄하여 전극코팅층(20)을 형성한다. 유체는 도전성 잉크 또는 도전성 페이스트 형태를 가질 수 있다. 유체는 금속나노입자 또는 금속나노입자전구체(21)와 더불어, 바인더, 용매, 기타 첨가물 등과 같은 잔유물(23)을 포함한다. 유체의 인쇄방법으로는 잉크젯 프린팅, 스크린 프린팅, 그라비어 오프셋 프린팅, 리버스 오프셋 프린팅 등의 방법이 사용될 수 있다.
다음으로 도 4 및 도 5에 도시된 바와 같이, S75단계에서 전극코팅층(20)을 열처리하여 금속입자층(30)을 형성한다. 즉 전극코팅층(20)에 포함된 잔유물(23)을 250℃ 이상에서 열처리하여 제거하고, 금속나노입자(31)만을 남겨 금속입자층(30)을 형성한다. 이때 금속나노입자전구체는 열처리 과정에서 금속나노입자(31)로 변화된다. 일 실시예에서는 금속입자층(30)을 형성하기 위해서 열처리하는 예를 개시하였지만, 플라즈마 처리를 수행할 수도 있다. 금속입자층(30)을 형성하는 금속나노입자(31)들 사이에는 공극이 존재한다.
이어서 도 6에 도시된 바와 같이, S77단계에서 금속입자층(30)의 표면 부분이 노출되게 고분자 소재의 충전재(40)를 기판(10) 위에 충전한다. 즉 금속입자층(30)에 충전재(40)를 공급하여 금속입자층(30)의 금속나노입자(31) 사이로 충전재(40)를 충전하되, 금속입자층(30)의 표면 부분이 노출되게 충전재(40)를 충전한다.
이때 충전재(40)를 금속입자층(30)에 공급하는 방법으로, 스핀 코팅 방법이 사용될 수 있다. 스핀 코팅 방법을 사용하는 이유는, 금속입자층(30)을 형성하는 금속나노입자(31) 사이에 충전재(40)를 안정적으로 충전시키기 위해서이다. 충전재(40)를 충전한 이후에 핫 플레이트 또는 오븐을 이용하여 충전재(40)를 경화시킨다.
금속입자층(30)의 표면 부분에 노출되게 충전재(40)를 충전할 수 있도록, 공급되는 충전재(40)의 양을 조절할 수 있다. 또는 충전재(40)가 금속입자층(30)을 덮도록 코팅한 이후에 기상 식각법을 이용하여 금속입자층(30)의 표면에 위치하는 금속나노입자(31)을 덮고 있는 충전재(40) 부분만을 선택적으로 제거하는 방법을 사용할 수 있다.
그리고 도 1에 도시된 바와 같이, S79단계에서 충전재(40) 위에 노출된 금속입자층 부분을 습식 식각하여 전극(50)을 형성한다. 즉 충전재(40)를 식각마스크로 하여 충전재(40) 위에 노출된 금속입자층 부분을 식각액으로 선택적으로 식각하여 제거함으로써, 충전재(40)의 표면과 금속입자층의 표면이 동일면에 올 수 있도록 전극(50)을 형성할 수 있다. 이때 식각액으로는 사용되는 금속나노입자(31)의 소재에 따라 결정되며, 또한 충전재(40)에 대해서 금속나노입자(31)만을 선택적으로 식각할 수 있는 식각액이 사용된다.
이로 인해 금속입자층의 표면에 위치하며, 충전재(40) 밖으로 노출된 금속나노입자(31)은 식각액에 의해 식각되어 충전재(40)의 표면에 수평하게 식각된 면을 갖는 식각된 금속나노입자(35)으로 형성된다. 즉 전극(50)의 표면에 충전재(40)의 표면 및 식각된 금속나노입자(35)의 표면이 동일면에 위치하도록 형성된다.
이때 습식 식각 방법으로는 딥핑, 에어로젯, 스핀 드롭 캐스팅 방법 등이 사용될 수 있다. 전극(50)의 표면 조도값을 고려할 때는, 습식 식각 방법으로는 에어로젯 또는 스핀 드롭 캐스팅 방법을 사용하는 것이 바람직하다.
이와 같이 일 실시예에 따르면, 금속나노입자 또는 금속나노입자전구체(21)를 함유하는 유체를 이용한 인쇄공정으로 기판(10) 위에 전극(50)을 형성하고, 형성된 전극(50)에 고분자 소재의 충전재(40)로 충전한 후, 전극(50)의 표면을 식각함으로써, 전극(50)의 표면 거칠기를 개선하여 전극(50)의 표면 조도를 낮출 수 있다. 즉 충전재(40)로 처리된 전극(50)은 식각 시 충전재(40)가 갖는 두께 만큼 제거되기 때문에, 전극(50)의 표면을 평평하게 형성하여 전극(50)의 표면 조도를 낮출 수 있다.
이와 같이 전극(50)의 표면 조도값을 낮출 수 있기 때문에, 전극(50) 위에 다층구조를 갖는 소자 제조 시 소자의 특성이 감소하는 것을 억제할 수 있다.
이와 같은 일 실시예에 따른 전극 형성 방법으로 형성된 전극의 표면 조도를 확인하기 위해서, 비교예 1, 비교예 2, 실시예 1 및 실시예 2에 따른 전극을 형성하여 표면 조도를 Confocal microscopy 로 측정하였다. 측정 결과는 아래의 표 1과 같다.
표면 조도(위치1) 표면 조도(위치2) 표면 조도(위치3) 표면 조도(위치4)
비교예 1 125nm 130nm 118nm 145nm
비교예 2 98nm 75nm 84nm 99nm
실시예 1 45nm 32nm 31nm 30nm
실시예 2 28nm 25nm 26nm 21nm
[비교예 1]
구리 소재의 금속나노입자를 함유하는 유체를 기판 위에 인쇄한 후, 바인더 등의 잔유물들을 250℃에서 열처리를 통해 제거하여 순수한 금속나노입자만을 갖는 금속입자층을 형성한다.
그리고 금속입자층을 금속 식각액에 딤핑한 후, 5분 후에 꺼내어 증류수로 세척 및 건조하여 비교예 1에 따른 전극 기판을 제조하였다.
비교예 1의 표면 조도 측정 결과, 표 1에 도시된 바와 같이, 식각액 적용 시 표면 거칠기가 감소하기 보다는 증가하는 것이 확인되었다. 이는 식각액이 표면에 노출된 금속나노입자만을 녹여내기 보다는 모세관 현상으로 인해 금속나노입자 사이사이로 스며들면서 사이를 벌리는 방식으로 식각이 이루어진 것으로 판단된다.
[비교예 2]
비교예 1에 따른 문제를 해소하기 위해서, 비교예 2에서는 스핀 드롭 캐스팅으로 식각액을 금속입자층에 공급하였다.
즉 구리 소재의 금속나노입자를 함유하는 유체를 기판 위에 인쇄한 후, 바인더 등의 잔유물들을 250℃에서 열처리를 통해 제거하여 순수한 금속나노입자만을 갖는 금속입자층을 형성한다.
그리고 금속입자층이 형성된 기판을 스핀 코터 위에 장착한 후, 기판을 3,000rpm 의 속도로 회전하면서 금속입자층 위에 금속 식각액을 5분간 드롭 캐스팅 방식으로 제공한 후, 증류수로 세척 및 건조하여 비교예 2에 따른 전극 기판을 제조하였다.
비교예 2의 표면 조도 측정 결과, 빠른 속도로 회전하고 있는 기판 위에 식각액을 서서히 떨어뜨리는 스핀 드롭 캐스팅 방법을 적용하여 표면 조도 감소를 이루고자 하였다. 표 1에서 확인할 수 있는 바와 같이, 비교예 2의 표면 조도는 비교예 1 보다는 낮은 것을 확인할 수 있다. 하지만 금속나노입자 간 틈새의 모세관력이 매우 강력하여 여전히 금속나노입자 사이사이로 식각액이 침입한 것을 확인할 수 있으며, 이로 인해 만족할 만한 전극의 표면 조도를 얻을 수 없었다.
[실시예 1]
먼저 구리 소재의 금속나노입자를 함유하는 유체를 기판 위에 인쇄한 후, 바인더 등의 잔유물들을 250℃에서 열처리를 통해 제거하여 순수한 금속나노입자만을 갖는 금속입자층을 형성한다.
다음으로 남아 있는 금속 입자 간 공간 및 향후 식각 공정 시, 금속입자층 안쪽을 보호하기 위한 고분자 소재의 충전재로 PMMA를 스핀 코팅을 이용하여 코팅한 후, 핫 플레이트 또는 오븐에서 충전재를 경화시켰다.
이때, 금속입자층의 표면 부분에 노출되게 충전재를 충전할 수 있도록, 공급되는 충전재의 양을 조절하거나, 충전재가 금속입자층을 덮도록 코팅한 이후에 기상 식각법을 이용하여 금속입자층의 표면에 위치하는 금속나노입자를 덮고 있는 충전재 부분만을 선택적으로 제거하는 방법을 사용하였다.
그리고 금속입자층 사이에 충전재가 충전된 기판을 식각액에 딤핑한 후, 5분 후에 꺼내어 증류수로 세척 및 건조하여 실시예 1에 따른 전극 기판을 제조하였다.
실시예 1의 표면 조도 측정 결과, 표 1에 도시된 바와 같이, 비교예 1 및 2와 비교하여 표면 조도가 낮은 것을 확인할 수 있다.
즉 금속나노입자로 형성된 금속입자층에 보호소재인 충전재를 침투시켜 금속나노입자 간의 간극을 메꾸어준 후, 식각액을 투입하여 표면에 노출된 금속입자층만을 선택적으로 제거할 수 있다. 실시예 1에 나타나 있는 것처럼, 표면에 노출된 금속입자층의 금속나노입자 부분이 선택적으로 제거되어 전체적인 조도가 감소한 것을 확인할 수 있다.
[실시예 2]
실시예 1 보다 표면 조도를 좀 더 낮추기 위해서, 실시예 2에서는 스핀 드롭 캐스팅으로 식각액을 금속입자층에 공급하였다.
먼저 구리 소재의 금속나노입자를 함유하는 유체를 기판 위에 인쇄한 후, 바인더 등의 잔유물들을 250℃에서 열처리를 통해 제거하여 순수한 금속나노입자만을 갖는 금속입자층을 형성한다.
다음으로 남아 있는 금속 입자 간 공간 및 향후 식각 공정 시, 금속입자층 안쪽을 보호하기 위한 고분자 소재의 충전재로 PMMA를 스핀 코팅을 이용하여 코팅한 후, 핫 플레이트 또는 오븐에서 충전재를 경화시켰다.
이때, 금속입자층의 표면 부분에 노출되게 충전재를 충전할 수 있도록, 공급되는 충전재의 양을 조절하거나, 충전재가 금속입자층을 덮도록 코팅한 이후에 기상 식각법을 이용하여 금속입자층의 표면에 위치하는 금속나노입자를 덮고 있는 충전재 부분만을 선택적으로 제거하는 방법을 사용하였다.
그리고 충전재 밖으로 노출된 금속입자층 부분만을 식각하기 위해서, 기판을 스핀 코터 위에 장착한 후, 기판을 3,000rpm 의 속도로 회전하면서 금속입자층 위에 금속 식각액을 5분간 드롭 캐스팅 방식으로 제공한 후, 증류수로 세척 및 건조하여 실시예 2에 따른 전극 기판을 제조하였다.
실시예 2의 표면 조도 측정 결과, 표 1에 도시된 바와 같이, 실시예 1과 비교하여 표면 조도가 낮은 것을 확인할 수 있다. 즉 식각액의 도포 방식으로 드롭 캐스팅 방식을 사용함으로써, 충전재 밖으로 노출된 금속입자층 부분만을 안정적으로 제거할 수 있다. 이로 인해 실시예 2에 따른 전극의 표면을 요철이 거의 없이 매끈하게 형성할 수 있기 때문에, 전극 표면의 전체적으로 표면 조도가 균일하면서 낮게 형성할 수 있다.
한편 일 실시예에 따른 전극(50)은 금속나노입자(31) 사이에 충전재(40)가 남아 있는 예를 개시하였지만 이것에 한정되는 것은 아니다. 즉 도 7에 도시된 바와 같이, 충전재를 제거할 수도 있다.
도 7은 본 발명의 다른 실시예에 따른 전극 기판(200)을 보여주는 단면도이다.
도 7을 참조하면, 다른 실시예에 따른 전극 기판(200)은 기판(10)과, 기판(20) 위에 형성된 전극(50)을 포함한다. 다른 실시예에 따른 전극 기판(100)은 일 실시예에 따른 전극 기판(도 1의 100)과 비교하면, 충전재가 제거된 것을 제외하면 동일한 구조를 갖는다.
이와 같은 다른 실시예에 따른 전극 기판(200)의 전극 형성 방법에 대해서 도 7 및 도 8을 참조하여 설명하면 다음과 같다.
다른 실시예에 따른 전극 형성 방법에 있어서, S71단계 내지 S79단계는 일 실시예에 따른 전극 형성 방법과 동일하기 진행하기 때문에, 상세한 설명은 생략하고 S79단계 이후에 진행되는 충전재 제거 단계(S81단계)에 대해서 설명하면 다음과 같다.
S81단계에서 충전재는 용매 세척, 열적 분해 또는 광 분해로 제거할 수 있다. 즉 S79단계가 완료된 기판(10)을 충전재를 선택적으로 녹여낼 수 있는 용매에 담구어 충전재만을 제거할 수 있다.
S79단계가 완료된 기판(10)에 열을 인가하여 충전재만을 제거할 수 있다.
또는 S79단계가 완료된 기판(10)에 자외선과 같은 광을 조사하여 충전재를 제거할 수 있다. 이때 충전재로는 자외선 등의 광에 감광성을 갖는 충전재가 사용된다.
한편, 본 명세서와 도면에 개시된 실시예들은 이해를 돕기 위해 특정 예를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게는 자명한 것이다.
10 : 기판
20 : 전극코팅층
21 : 금속나노입자 또는 금속나노입자전구체
23 : 잔유물
30 : 금속입자층
31 : 금속나노입자
33 : 미식각된 금속나노입자
35 : 식각된 금속나노입자
40 : 충전재
50 : 전극
100, 200 : 전극 기판

Claims (8)

  1. 금속나노입자 또는 금속나노입자전구체를 함유하는 유체를 기판 위에 인쇄하여 전극코팅층을 형성하는 전극코팅층 형성 단계;
    상기 전극코팅층에 대한 열처리 또는 플라즈마 처리를 통해 금속나노입자로 형성된 금속입자층을 형성하는 금속입자층 형성 단계;
    상기 금속입자층에 고분자 소재의 충전재를 공급하여 상기 금속입자층의 금속나노입자 사이로 충전재를 충전하되 상기 금속입자층의 표면 부분이 노출되게 충전재를 충전하는 충전 단계;
    상기 충전재 위로 노출된 상기 금속입자층 부분을 습식 식각하여 전극을 형성하는 식각 단계;
    를 포함하는 것을 특징으로 하는 전극 형성 방법.
  2. 제1항에 있어서, 상기 충전 단계에서,
    상기 충전재를 스핀 코팅으로 상기 금속입자층에 공급하는 것을 특징으로 하는 전극 형성 방법.
  3. 제2항에 있어서,
    상기 충전재는 폴리이미드, 폴리이서이서키톤(PEEK), 폴리아릴이서키톤(PAEK), 포토레지스트 또는 폴리메틸메타크릴레이트(PMMA)를 포함하는 것을 특징으로 하는 전극 형성 방법.
  4. 제1항에 있어서, 상기 식각 단계에서,
    식각액을 에어로젯 또는 스핀 드롭 캐스팅으로 상기 금속입자층 위에 도포하는 것을 특징으로 하는 전극 형성 방법.
  5. 제1항에 있어서, 상기 식각 단계 이후에 수행되는,
    상기 전극의 충전재를 제거하는 제거 단계;
    를 더 포함하는 것을 특징으로 하는 전극 형성 방법.
  6. 제5항에 있어서, 상기 제거 단계에서,
    상기 충전재는 용매 세척, 열적 분해 또는 광 분해로 제거하는 것을 특징으로 하는 전극 형성 방법.
  7. 기판;
    상기 기판 위에 형성된 금속나노입자와, 금속나노입자 사이에 충전된 고분자 소재의 충전재를 포함하며, 표면에 식각된 금속나노입자가 노출되며, 21 내지 45nm의 표면 조도를 갖는 전극;
    을 포함하는 전극 기판.
  8. 제7항에 있어서,
    상기 충전재는 폴리이미드, 폴리이서이서키톤(PEEK), 폴리아릴이서키톤(PAEK), 포토레지스트 또는 폴리메틸메타크릴레이트(PMMA)를 포함하는 것을 특징으로 하는 전극 기판.
KR1020150021445A 2015-02-12 2015-02-12 전극 기판 및 그의 전극 형성 방법 KR101660223B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150021445A KR101660223B1 (ko) 2015-02-12 2015-02-12 전극 기판 및 그의 전극 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150021445A KR101660223B1 (ko) 2015-02-12 2015-02-12 전극 기판 및 그의 전극 형성 방법

Publications (2)

Publication Number Publication Date
KR20160099245A KR20160099245A (ko) 2016-08-22
KR101660223B1 true KR101660223B1 (ko) 2016-09-28

Family

ID=56854773

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150021445A KR101660223B1 (ko) 2015-02-12 2015-02-12 전극 기판 및 그의 전극 형성 방법

Country Status (1)

Country Link
KR (1) KR101660223B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005167014A (ja) 2003-12-03 2005-06-23 Canon Inc 多層配線及びその作製方法
KR100772440B1 (ko) 2006-10-11 2007-11-01 삼성전기주식회사 미세배선 형성방법
JP2010251498A (ja) 2009-04-15 2010-11-04 Ngk Insulators Ltd 電極端子形成方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09219577A (ja) * 1996-02-09 1997-08-19 Nikko Co セラミック配線板の製造方法
KR101170530B1 (ko) 2008-12-22 2012-08-01 제일모직주식회사 오프셋 인쇄용 전극 조성물, 이를 이용한 전극 형성 방법 및 플라즈마 디스플레이 패널

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005167014A (ja) 2003-12-03 2005-06-23 Canon Inc 多層配線及びその作製方法
KR100772440B1 (ko) 2006-10-11 2007-11-01 삼성전기주식회사 미세배선 형성방법
JP2010251498A (ja) 2009-04-15 2010-11-04 Ngk Insulators Ltd 電極端子形成方法

Also Published As

Publication number Publication date
KR20160099245A (ko) 2016-08-22

Similar Documents

Publication Publication Date Title
KR101114256B1 (ko) 패턴 제조 방법
US8999204B2 (en) Conductive ink composition, method for manufacturing the same, and method for manufacturing conductive thin layer using the same
KR100974655B1 (ko) 인쇄회로기판 및 그 제조방법
US10596782B2 (en) Substrate for printed circuit board and printed circuit board
EP2395542A2 (en) Method for manufacturing insulated conductive pattern and laminate
KR20140044743A (ko) 전도성 하이브리드 구리잉크 및 이를 이용한 광소결 방법
US20140193656A1 (en) Method of manufacturing fine metal powder and fine metal powder manufactured by using the same
US20170290150A1 (en) Substrate for printed circuit board, printed circuit board, and method for producing substrate for printed circuit board
JP3039285B2 (ja) 電子部品およびその製造方法
KR101660223B1 (ko) 전극 기판 및 그의 전극 형성 방법
Liang et al. Femtosecond Laser Patterning Wettability‐Assisted PDMS for Fabrication of Flexible Silver Nanowires Electrodes
WO2016047306A1 (ja) 金属酸化物粒子膜の製造方法、金属膜の製造方法
WO2016189577A1 (ja) 配線形成方法
KR20160116076A (ko) 구리 인쇄회로기판 제조방법
JP2011096754A (ja) 支持フィルムおよびこれを用いた配線基板の製造方法、ならびに配線基板
TW201543541A (zh) 形成介層孔用之感光性絕緣膜以及使用該絕緣膜形成介層孔的方法
JP4953626B2 (ja) セラミック電子部品の製造方法
JP3152236B2 (ja) 電子部品の製造方法
JP5973479B2 (ja) 導電膜を有する孔充填基板及びその製造方法並びに膨れ又は剥離抑制方法
KR20140008412A (ko) 구리 배선의 형성 방법, 배선 기판의 제조 방법 및 배선 기판
KR20170107625A (ko) 이종크기의 구리 나노입자가 혼합된 전도성 구리 잉크 및 이를 이용한 구리 전극 제조방법
JP2011114099A (ja) 配線基板の製造方法
KR20170026981A (ko) 투명유연전극의 제조장치 및 제조방법
JP3199066B2 (ja) 電子部品の製造方法
JP4651519B2 (ja) 電子部品の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190806

Year of fee payment: 4