KR101658154B1 - 광전소자 및 그의 제조방법 - Google Patents

Abstract

본 발명은 광전소자 및 그의 제조방법에 관한 것으로, 투과성을 갖는 물질로 마련되는 기판; 상기 기판 상에, 복수의 요철이 서로 일정 간격으로 이격되는 형태로 형성되는 요철층과, 나노수준의 단면을 갖는 복수의 금속라인이 불규칙하게 얽힌 형태로 형성되는 산란층을 포함하여, 투과성 및 도전성을 갖도록 형성되는 제1 전극; 상기 제1 전극 상에, 복수의 반도체층으로 형성되어, 상기 제1 전극을 투과한 광에너지를 흡수하면 전자-정공쌍을 생성하여, 생성된 전자-정공쌍에 의해 내부에 기전력이 발생되는 광전층; 및 상기 광전층 상에 도전성물질로 형성되는 제2 전극을 포함하는 광전소자를 제공한다.

Description

광전소자 및 그의 제조방법{PHOTOELECTRIC ELEMENT and MANUFACTURING METHOD OF THE SAME}

본 발명은 광전소자 및 그의 제조방법에 관한 것이다.

광전소자는, p-n 접합으로 이루어진 반도체소자의 일종으로, 전기에너지를 광에너지로 변환하는 발광 다이오드와, 광을 흡수하여 전기에너지로 변환하는 태양전지 등을 포함한다. 이 중, 태양전지는, 높은 가격의 문제점 및 이산화탄소 배출로 인한 지구온난화의 원인이 되는 문제점이 있는 것으로 지적되는 석탄, 석유, 천연가스 등의 화석연료를 대체하기 위한 친환경 재생에너지 중 하나로 지목되고 있다.

일반적으로, 태양전지는, 밴드갭에너지 이상의 광에너지를 흡수하여 전자가 들뜬 상태가 되어, 전자-정공쌍(electron hole pairs)이 발생되고, 이때 전자와 정공이 서로 반대방향으로 이동함에 따라 광기전력이 발생되는 광전효과를 이용하여, 광에너지를 전기에너지로 변환한다.

이러한 태양전지는 광에너지를 전기에너지로 변환하는 광전층을 형성하는 물질에 따라, 실리콘 태양전지, CdTe 태양전지(CdTe: Cadmium Telluride, 카드뮴, 텔루라이드 화합물), CIGS/CIS 태양전지(CIGS: Copper-Indium-Gallum-Selenide, 구리-인듐-갈륨-셀레늄 화합물, CIS: Copper-Indium-Selenide), 염료감응 태양전지로 구분된다. 이 중 CIGS/CIS 태양전지는 구리, 인듐, 갈륨, 셀레늄 화합물/구리, 인듐, 셀레늄 화합물로 광전층을 형성한 것으로, 최근 공급 부족에 따라 가격이 급등한 인듐을 포함하고 있어 생산원가에 의해 수율이 감소되는 문제점이 있다. CdTe 태양전지는 카드뮴, 텔루라이드 화합물로 광전층을 형성한 것으로, 희소 원료이면서 공해를 유발하는 카드뮴을 포함하고 있어 대량생산에 용이하지 않고 공해성을 갖는 문제점이 있다. 염료감응 태양전지는 나노스케일의 입자 표면에 결합된 염료(DYE) 및 전해질(electrolyte)을 이용하여 광전층을 형성한 것이다. 그리고, 실리콘 태양전지는, 실리콘 태양전지는 비정질 실리콘(Amorphous Silicon)으로 광전층을 형성한 것으로, 용이하게 취득될 수 있고 인체유해성이 없는 실리콘을 기반으로 하고 있어, 차세대 태양전지로 각광받고 있다.

예를 들어, 1세대 실리콘 태양전지는 결정질의 실리콘을 이용하여 광전층을 형성한 구조를 갖는다. 즉, 1세대 실리콘 태양전지는, 수백 ㎛의 두께로 형성된 광전층을 포함하여, 넓은 파장영역의 광을 흡수할 수 있는 장점이 있다. 이에 따라, 현재까지 개발된 태양전지 중 가장 높은 광전변환 효율을 나타내는 것으로 알려져 있어, 가장 일반적으로 사용되는 태양전지이다. 그러나, 1세대 실리콘 태양전지는 고가의 웨이퍼(wafer)를 이용하여 제조되기 때문에, 제조비용이 높은 단점이 있다. 반면, 2세대 태양전지인 박막 태양전지는, 고가의 웨이퍼 대신, 저가의 유리, 금속판 또는 플라스틱 등으로 이루어진 기판에 수㎛ 두께의 박막 형태의 광전층을 형성한 구조를 가짐으로써, 제조비용이 절감될 수 있는 장점이 있다. 그러나, 박막 태양전지는, 얇은 두께의 광전층이 광에너지의 대부분을 흡수하지 못하고 투과시켜서, 광전변환 효율이 1세대 실리콘 태양전지보다 낮다는 단점이 있다.

일반적으로, 박막 태양전지를 포함한 대부분의 광전소자는, 서로 대향하는 제1 전극과 제2 전극 및 제1 전극과 제2 전극 사이에 배치되는 광전층을 포함하여 이루어진다. 여기서, 박막 태양전지에 구비되는 광전층은 제1 전극을 통해 투과된 광을 포획하여, 광에너지로부터 전기에너지를 생성한다. 이때, 제1 전극의 투과도가 높을수록 광전층에 더 많은 광이 입사될 수 있고, 제1 전극과 광전층 사이의 면저항이 낮을수록, 광전층에서 발생된 캐리어가 보다 낮은 손실율로 외부로드로 이송될 수 있다. 이와 같이, 제1 전극의 투과도 및 면저항에 대응하는 입사되는 광량 및 캐리어의 손실율은 광전소자의 광전변환 효율(여기서, 광전변환 효율은 광에너지로부터 변환된 전기에너지의 비율을 의미함)을 결정하는 변수들이다. 즉, 제1 전극이 투과도가 높고 낮은 면저항을 가질수록, 광전변환 효율이 향상될 수 있다.

이러한 제1 전극은 투과성 및 도전성을 갖는 금속산화물로 이루어진 박막 형태로 형성된다. 이때, 제1 전극을 형성하는 박막 형태의 금속산화물이 큰 그레인크기, 적은 격자결함 및 광전층과의 높은 오믹콘택을 가질수록, 제1 전극의 면저항, 투과도 및 광전층과의 접촉저항이 향상될 수 있다. 이와 같이, 제1 전극이 갖는 전기적특성의 일정 수준을 확보하기 위하여, 제1 전극은, 물리적 증기 증착 공정(Physical Vapor Deposition: PVD)을 이용하여 투명도전성물질을 증착함으로써 형성되는 것이 일반적이다. 물리적 증기 증착 공정(Physical Vapor Deposition: PVD)은, 매우 높은 진공 상태의 분위기에서 증착시킬 물질을 소결하거나 녹여서 고체상태의 타겟(target)으로 형성한 후, 열이나 전자빔으로 휘발시켜서 증착시키는 공정이다. 이러한 물리적 증기 증착 공정(Physical Vapor Deposition: PVD)으로는, 스퍼터링(Sputtering), 전자빔증착법(E-beam evaporation), 열증착법(Thermal evaporation), 레이저분자빔증착법(L-MBE: Laser Molecular Beam Epitaxy), 펄스레이저증착법(PLD: Pulsed Laser Deposition) 등이 있다.

그런데, 물리적 증기 증착 공정은, 불순물을 줄이기 위하여, 높은 진공상태 분위기에서 실시되어야만 하는 제약이 있으므로, 제어가 복잡하고 어려우며, 초기 설비비용이 높은 문제점이 있다.

본 발명은, 물리적 증기 증착 공정을 이용하지 않고서도, 광전층에 입사되는 광을 투과하는 전극이 종래보다 향상된 투과도 및 전기적특성을 가질 수 있어, 광전변환 효율이 향상될 수 있는 광전소자를 제공하고, 종래보다 용이하게 제어할 수 있고 초기 설비비용이 낮아질 수 있는 광전소자의 제조방법을 제공하기 위한 것이다.

이와 같은 과제를 해결하기 위하여, 본 발명은, 투과성을 갖는 물질로 마련되는 기판; 상기 기판 상에, 복수의 요철이 서로 일정 간격으로 이격되는 형태로 형성되는 요철층과, 나노수준의 단면을 갖는 복수의 금속라인이 불규칙하게 얽힌 형태로 형성되는 산란층을 포함하여, 투과성 및 도전성을 갖도록 형성되는 제1 전극; 상기 제1 전극 상에, 복수의 반도체층으로 형성되어, 상기 제1 전극을 투과한 광에너지를 흡수하면 전자-정공쌍을 생성하여, 생성된 전자-정공쌍에 의해 내부에 기전력이 발생되는 광전층; 및 상기 광전층 상에 도전성물질로 형성되는 제2 전극을 포함하는 광전소자를 제공한다.

그리고, 본 발명은, 기판 상에, 복수의 요철이 서로 일정 간격으로 이격되는 형태로 형성되는 요철층과, 나노수준의 단면을 갖는 복수의 금속라인이 불규칙하게 얽힌 형태로 형성되는 산란층과, 상기 산란층 상에 투과성 및 도전성을 갖는 금속산화물로 형성되는 오믹층을 포함하는 제1 전극을 형성하는 단계; 상기 제1 전극 상에 복수의 반도체층을 증착하여, 광에너지를 흡수하면 전자-정공쌍을 생성하여, 생성된 전자-정공쌍에 의해 내부에 기전력이 발생되는 광전층을 형성하는 단계; 및 상기 광전층 상에 도전성물질을 증착하여, 제2 전극을 형성하는 단계를 포함하는 광전소자의 제조방법을 제공한다.

이상과 같이, 본 발명에 따른 광전소자에서, 광전층에 입사되는 광을 투과하는 제1 전극은, 복수의 요철이 서로 일정 간격으로 이격되는 형태로 형성되는 요철층과, 나노수준의 단면을 갖는 복수의 금속라인이 불규칙하게 얽힌 형태로 형성되는 산란층 및 투과성 및 도전성을 갖는 금속산화물로 형성되는 오믹층의 적층 구조로 이루어진다. 이때, 요철층에 의해 광전층과 제1 전극 사이의 접촉면적이 넓어지고, 광전층에 입사되는 광이 산란 또는 굴절하여, 보다 긴 광경로로 광전층을 경유할 수 있다. 그리고, 산란층은 도전성이 우수한 금속으로 선택되어 제1 전극의 면저항이 수십 Ω/sq까지 낮아질 수 있고, 복수의 금속라인이 불규칙하게 얽힌 구조로 형성되어 광전층에 입사되는 광을 산란하여, 제1 전극의 전기적 특성 및 광산란율을 향상시킨다. 또한, 오믹층은 산란층을 둘러싸서 복수의 금속라인이 산화되지 않도록 보호하고, 광전층을 형성하는 복수의 반도체층과 유사한 일함수를 갖는 금속산화물로 이루어져서, 광전층과 제1 전극 사이의 접촉저항을 감소시킨다. 이와 같이, 요철층, 산란층 및 오믹층의 3개층으로 형성되는 제1 전극을 포함함으로써, 광전소자의 광전변환 효율이 향상될 수 있다.

도 1은 본 발명의 실시예에 따른 광전소자의 단면도이다.
도 2a 및 도 2b는 도 1에 도시된 요철층을 나타낸 이미지이다.
도 3은 도 1에 도시된 산란층의 시뮬레이션을 나타낸 것이다.
도 4는 본 발명의 실시예에 따른 요철층을 포함하는 제1 전극과, 요철층을 포함하지 않는 종래의 제1 전극 각각에 있어서, 광전변환 효율을 나타낸 그래프이다.
도 5는 본 발명의 실시예에 따른 산란층을 포함하는 제1 전극과, 종래기술에 따른 산란층을 포함하지 않는 제1 전극 각각에 있어서, 각 파장 영역에 따른 산란율을 나타낸 그래프이다.
도 6은 본 발명의 실시예에 따른 산란층을 포함하는 제1 전극과, 종래기술에 따른 산란층을 포함하지 않는 제1 전극 각각에 있어서, 광전변환 효율을 나타낸 그래프이다.
도 7은 본 발명의 실시예에 따른 광전소자의 제조방법을 나타낸 순서도이다.
도 8a 내지 도 8i는 도 7에 도시한 광전소자의 제조방법을 나타낸 공정도이다.

이하, 본 발명의 실시예에 따른 광전소자 및 그의 제조방법에 대하여, 첨부한 도면을 참고로 하여 상세히 설명하기로 한다.

먼저, 본 발명의 실시예에 따른 광전소자에 대해, 첨부한 도 1 내지 도 6을 참고하여, 상세히 설명한다.

도 1은 본 발명의 실시예에 따른 광전소자의 단면도이고, 도 2a 및 도 2b는 도 1에 도시된 요철층을 나타낸 이미지이며, 도 3은 도 1에 도시된 산란층의 시뮬레이션을 나타낸 것이다. 그리고, 도 4는 본 발명의 실시예에 따른 요철층을 포함하는 제1 전극과, 종래기술에 따른 요철층을 포함하지 않는 제1 전극 각각에 있어서, 광전변환 효율을 나타낸 그래프이다. 도 5는 본 발명의 실시예에 따른 산란층을 포함하는 제1 전극과, 종래기술에 따른 산란층을 포함하지 않는 제1 전극 각각에 있어서, 각 파장 영역에 따른 산란율을 나타낸 그래프이다. 도 6은 본 발명의 실시예에 따른 산란층을 포함하는 제1 전극과, 종래기술에 따른 산란층을 포함하지 않는 제1 전극 각각에 있어서, 광전변환 효율을 나타낸 그래프이다.

도 1에 도시된 바와 같이, 본 발명의 실시예에 따른 광전소자(100)는, 투과성을 갖는 물질로 마련되는 기판(110), 기판(110) 상에 투과성 및 도전성을 갖도록 형성되는 제1 전극(120), 제1 전극(120) 상에 복수의 반도체층으로 형성되어, 광에너지를 흡수하면 전자-정공쌍을 생성하여, 생성된 전자-정공쌍에 의해 내부에 기전력이 발생되는 광전층(130) 및 광전층(130) 상에 도전성물질로 형성되는 제2 전극(140)을 포함하여 이루어진다. 여기서, 제1 전극(120)은, 기판(110) 상에 복수의 요철이 서로 일정 간격으로 이격되는 형태로 형성되는 요철층(121)과, 요철층(121) 상에 나노수준의 단면을 갖는 복수의 금속라인이 불규칙하게 얽힌 형태로 형성되는 산란층(122) 및 산란층(122) 상에 복수의 반도체층과 유사한 일함수, 즉 유사한 밴드갭에너지를 갖는 금속산화물로 형성되는 오믹층(123)이 순차적으로 적층된 구조로 이루어진다.

기판(110)은 투명한 유리 또는 스테인레스(stainless: SUS)와 같이, 투과성을 갖는 물질로 마련되고, 또는 유연성(flexible)을 더 갖는 물질일 수도 있다.

제1 전극(120) 중에서 기판(110) 측에 인접하게 형성되는 요철층(121)은, 기판(110)의 굴절율보다 높고, 오믹층(123)의 굴절율보다 낮은 유기물질 또는 무기물질로 형성되어, 기판(110)을 투과한 외부 광(LIGHT)이 광전층(130)에 적은 손실율로 입사될 수 있도록 한다. 이때, 요철층(121)은, 아크릴레이트계 모노머, 아크릴계 모노머, 폴리우레탄아크릴레이트(PUA), 폴리에틸테레프탈레이트(PET), 폴리카보네이트(PC), 폴리프로필렌(PP), 폴리에틸렌(PE), 폴리스티렌(PS) 및 폴리에폭시 중에서 어느 하나로 선택될 수 있다. 그리고, 요철층(121)은 기판(110)에 액상 상태의 재료(이하, "제1 액상재료"로 지칭함)를 도포하고, 기판(110)에 도포된 제1 액상재료를 복수의 요철에 대비되는 표면을 갖는 몰드(미도시)로 스템핑(stemping)하여 패턴하고, 패턴된 제1 액상재료를 경화하여 형성된다. 즉, 요철층(121)은 비고정된 형태를 갖는 액체 상태에서 패턴되는 제1 액상재료로 형성된다. 이때, 제1 액상재료의 경화는 제1 액상재료에 혼합되어 있는 용매를 증발시켜 건조하는 것 또는 제1 액상재료에 고온의 열을 가하여 고화하는 것을 포함하는 의미이다.

요철층(121)을 형성하는 복수의 요철 각각은, 마이크로 수준의 크기를 갖고, 도 2a에 도시된 바와 같이, 볼록한 단면을 갖는 볼록렌즈 모양으로 형성되거나, 또는, 도 2b에 도시된 바와 같이, 오목한 단면을 갖는 오목렌즈 모양으로 형성될 수도 있다. 본 발명의 실시예는 복수의 요철이 갖는 형태에 대해 제한하지 않고, 어느 것이든 적용할 수 있다. 그리고, 각 영역에서 균일한 광산란율을 보장하기 위하여, 복수의 요철은 균일 간격으로 이격되어 매트릭스(matrix)로 배치될 수 있다. 이러한 요철층(121)에 의해, 제1 전극(120)과 광전층(130) 사이의 접촉면적이 증가되어, 광전층(130)에 광이 입사되는 통로가 커지고, 광전층(130)에 입사되는 광이 산란 또는 굴절되어, 광전층(130)을 경유하는 광의 경로가 연장됨으로써, 광전층(130)의 광 포획 기회가 증가하게 된다.

산란층(122)은, 복수의 금속라인이 분산된 액상재료(이하, "제2 액상재료"로 지칭함)를 요철층(121) 상에 도포하고, 요철층(121)에 도포된 제2 액상재료를 경화하여 형성된다. 이때, 제2 액상재료의 경화는 제2 액상재료에 혼합되어 있는 용매를 증발시켜 건조하는 것을 포함하는 의미이다.

이에, 도 3에 도시된 바와 같이, 산란층(122)은 복수의 금속라인이 불규칙하게 얽혀진 형태를 갖는다. 이때, 복수의 금속라인 각각은 수십 ㎚의 단면 지름 및 수 ㎛ 이상의 길이를 갖는 직선 형태로 이루어진다. 그리고, 복수의 금속라인은 전도도가 높은 금속으로 선택되는데, 예를 들어, 은(Ag), 금(Au), 구리(Cu) 중 어느 하나로 선택될 수 있다.

이와 같이, 산란층(122)은 전도도가 높은 금속으로 이루어진 복수의 금속라인이 불규칙하게 얽히면서, 인접한 금속라인이 서로 연결되는 네트워크가 형성되고, 이러한 금속라인의 네트워크에 의해, 도전성이 발생된다. 그리고, 금속라인은 매우 작은 단면, 즉, 두께를 갖고 있어, 금속라인의 밀도가 작을수록 산란층(122)의 많은 영역이 비어있는 상태가 된다. 이와 같이, 산란층(122)의 비어있는 영역에서 외부 광이 투과되고, 복수의 금속라인을 향하는 광은 산란되어 광전층(130) 측으로 입사된다. 특히, 금속라인을 형성하는 금속이 갖는 표면플라즈몬 에너지에 상응하는 파장영역의 광은 금속라인에 의해 산란 또는 흡수되고, 표면플라즈몬 에너지보다 높은 파장영역의 광은 반사되며, 표면플라즈몬 에너지보다 낮은 파장영역의 광은 투과된다. 이에 따라, 산란층(122)으로 형성되는 금속의 선택을 이용하여, 광전층(130)의 광 흡수 특성에 맞추어, 광전층(130)으로 입사되는 광의 파장영역을 선택적으로 제어할 수 있어, 광전층(130)의 광흡수율을 향상시킬 수 있다.

오믹층(123)은, 광전층(130)을 형성하는 복수의 반도체층과 유사한 일함수, 즉, 밴드갭에너지를 갖는 금속산화물이 함유된 액상재료(이하, "제3 액상재료"로 지칭함)를 산란층(122) 상에 도포하고, 산란층(122)에 도포된 제3 액상재료를 경화하여 형성된다. 이때, 제3 액상재료의 경화는 제3 액상재료에 혼합되어 있는 용매를 증발시켜 건조하는 것을 포함하는 의미이다.

오믹층(123)은 SnO₂, ZnO, In₂O₃, TiO₂ 중 어느 하나의 금속산화물 또는 이들 금속산화물에 F, Sn, Al, Fe, Ga, Nb 중 적어도 하나의 불순물이 도핑된 물질로 형성될 수 있다. 특히, 오믹층(123)은 불순물이 도핑된 아연산화물(ZnO) 또는 주석산화물(SnO₂)로 선택될 수 있다.

광전층(130)은 복수의 반도체층을 포함하는 수 ㎛ 내지 500㎛ 두께의 박막으로 형성된다. 이때, 복수의 반도체층은 p-형 반도체와 n-형 반도체가 접합된 구조(이하, "p-n 접합"으로 지칭함) 또는 p-형 반도체와 n-형 반도체 사이에 i-형 반도체가 끼워진 구조(이하, "p-i-n 접합"으로 지칭함)를 한 개 이상 구성하도록 배치된다. 특히, 광전층(130)은 적어도 하나의 p-i-n 접합으로 형성된다. 즉, 광전층(130)은 하나의 p-i-n 접합으로 이루어진 형태("싱글(single) 구조"로도 지칭함), 두 개의 p-i-n 접합이 적층된 형태("텐덤(tandem) 구조"로도 지칭함) 또는 세 개의 p-i-n 접합이 적층된 형태("트리플(triple)구조"로도 지칭함)로 형성된다. 여기서, 광전층(130)은 많은 개수의 p-i-n 접합을 포함할수록, 흡수 가능한 광량이 증가되어, 광전변환 효율이 향상될 수 있다. 광전층(130)을 구성하는 복수의 반도체층은 비정질 실리콘(a-Si), 비정질 실리콘-게르마늄(a-Si:Ge) 및 마이크로 크리스탈 실리콘(micro c-Si) 중 하나로 형성된다.

그리고, 광전층(130)을 형성하는 복수의 반도체층은 제1 전극(120) 상에 증착되는 동안, 제1 전극(120)의 표면에 형성된 요철형태의 패턴에 영향을 받아, 제1 전극(120)의 요철형태보다 완만한 요철형태로 패턴된다.

제2 전극(140)은 오믹층(123)과 동일물질로 형성될 수 있고, 또는 반사성과 낮은 저항을 갖는 도전성물질로 형성되는 것도 가능하다. 이와 같이 제2 전극(140)이 반사성을 가지면, 광전층(130)이 투과한 광이 제2 전극(140)에 의해 반사되어 다시 광전층(130)을 향하므로, 광전층(130)이 광을 재흡수할 기회가 더 발생될 수 있어, 광전변환 효율이 향상될 수 있다.

이상과 같이, 본 발명의 실시예에 따른 광전소자는, 요철층(121), 산란층(122) 및 오믹층(123)이 적층된 구조로 이루어진 제1 전극(120)을 포함하여, 광전변환 효율이 향상될 수 있다.

구체적으로, 요철층(121)은, 외부 광(LIGHT)을 산란 또는 굴절하고, 제1 전극(120)과 광전층(130) 사이의 접촉면적을 증가시켜서, 외부 광(LIGHT)이 입사되는 통로를 넓힘으로써, 광전변환 효율이 향상될 수 있도록 한다.

즉, 아래의 표 1 및 도 4는, 요철층(121)을 포함하는 본 발명의 제1 전극(120)과, 요철층을 포함하지 않는 종래의 제1 전극 각각에 의한 광전변환 효율의 차이를 비교한 것이다.

도 4에 도시된 그래프에서, 본 발명에 따른 그래프는 종래기술의 그래프보다 넓은 면적을 차지하고 있는 것과 마찬가지로, 표 1에 나타낸 바와 같이, 요철층(121)을 포함하는 본 발명의 제1 전극(120)과, 요철층을 포함하지 않는 종래의 제1 전극을 비교해보면, 종래기술의 광전소자는 0.868V의 전압(Voc)에서 면적 당 전류(Jsc)가 10.387(mA/㎠)로 발생되어, 필팩터(Fill factor, 여기서, 필팩터는 전압 대비 전류를 나타내는 그래프의 면적을 의미하는 것으로, 클수록 높은 광전변환효율을 나타냄)는 0.612으로 도출되고, 효율(Efficiency)은 5.514%로 도출된다. 반면, 본 발명에 따른 제1 전극(120)을 포함하는 광전소자(100)는 0.839V의 전압(Voc)에서 면적 당 전류(Jsc)가 11.574(mA/㎠)로 발생되어, 필팩터는 0.624으로 도출되고, 효율(Efficiency)은 6.057 %로 도출된다. 즉, 본 발명에 따른 광전소자(100)는 요철층을 포함하지 않는 종래의 광전소자보다 0.6% 증가된 광전변환 효율을 갖는다.

그리고, 산란층(122)은, 제1 전극(120)이 수십 Ω/sq의 낮은 면저항을 갖도록 하고, 광을 산란하여, 제1 전극(120)의 투과율을 증가시킨다.

도 5와 도 6 및 아래의 표 2는, 산란층(122)을 포함하는 본 발명의 제1 전극(120)과, 요철층을 포함하지 않는 종래의 제1 전극 각각에 의한 광전변환 효율의 차이를 비교한 것이다. 이때, 종래기술은 액상 상태에서 도포된 Ga 도핑된 ZnO에 대응되고, 본 발명은, Ag로 선택되고 나노 수준의 크기를 갖는 복수의 금속라인이 2000rpm의 분산속도로 도포되어 형성되는 산란층(122)과 Ga 도핑된 ZnO로 형성되는 오믹층(123)으로 이루어진 적층물에 대응된다.

표 2에 나타낸 바와 같이, 380-780㎚의 파장영역에 대응하여, 종래기술은 84의 총 투과율 및 0.9의 헤이즈를 나타내는 반면, 본 발명은 79의 총 투과율 및 3.3의 헤이즈를 나타내어, 본 발명에 따른 전극의 헤이즈가 종래기술보다 높은 것을 알 수 있다. 또한, 도 5에서도, 본 발명에 따른 각 파장영역의 헤이즈가 종래기술보다 높은 것에서도 알 수 있다. 이와 같이 헤이즈가 높으면, 특정 파장영역의 광이 산란되어, 넓은 면적에서 광 흡수가 이루어질 수 있는 장점이 있다.

그리고, 종래기술은 200 Ω/sq 이상의 높은 면저항을 나타내는 반면, 본 발명은 40 Ω/sq의 작은 면저항을 나타낸다. 이에, 종래기술에 따르면, 평균 전압(Voc)가 0.90V인 상태에서 평균 면적당 전류(Jsc)가 10.26 mA/㎠로 발생되어 평균 필팩터(F.F)가 0.49로 나타나고, 평균효율(%)이 4.57로 나타난다. 이에 반해, 본 발명에 따르면, 평균전압(Voc)가 0.88V인 상태에서 평균 면적당 전류(Jsc)가 10.84 mA/㎠로 발생되어 평균 필팩터(F.F)가 0.64로 나타나고, 평균효율(%)이 6.11로 나타난다. 또한, 도 6에서도, 본 발명에 따른 전압 대비 전류의 그래프가 종래기술보다 넓은 면적을 차지하는 것을 알 수 있다. 이와 같이, 본 발명에 따른 광전소자(100)는 산란층을 포함하지 않는 종래의 광전소자보다 1.54% 증가된 광전변환 효율을 갖는다.

또한, 오믹층(123)은 산란층(122)의 산화가 방지되도록 산란층(122)을 보호하여, 소자의 내구성 및 수명 감소를 방지하고, 광전층(130)과의 낮은 접촉저항을 가짐으로써, 제1 전극의 전기적특성을 향상시킨다.

따라서, 본 발명의 실시예에 따른 광전소자(100)는, 요철층(121), 산란층(122) 및 오믹층(123)으로 이루어진 제1 전극(120)을 포함함으로써, 광전변환 효율이 향상될 수 있다.

다음, 첨부한 도 7 및 도 8a 내지 도 8i를 참고하여, 도 1에 도시된 본 발명의 실시예에 따른 광전소자를 제조하는 방법에 대해 설명한다.

도 7은 본 발명의 실시예에 따른 광전소자의 제조방법을 나타낸 순서도이고, 도 8a 내지 도 8i는 도 7에 도시한 광전소자의 제조방법을 나타낸 공정도이다.

도 7에 도시된 바와 같이, 본 발명의 실시예에 따른 광전소자의 제조방법은, 기판(110) 상에 제1 전극(120)을 형성하는 단계(S100), 제1 전극(120) 상에 광전층(130)을 형성하는 단계(S110) 및 광전층(130) 상에 제2 전극(140)을 형성하는 단계(S120)을 포함한다. 여기서, 제1 전극(120)을 형성하는 단계(S100)는 기판(110) 상에 제1 액상재료를 도포하는 단계(S101), 도포된 제1 액상재료를 패턴하는 단계(S102), 패턴된 제1 액상재료를 경화하여 요철층(121)을 형성하는 단계(S103), 요철층(121) 상에 제2 액상재료를 도포하는 단계(S104), 도포된 제2 액상재료를 경화하여 산란층(122)을 형성하는 단계(S105), 산란층(122) 상에 제3 액상재료를 도포하는 단계(S106), 도포된 제3 액상재료를 경화하여 오믹층(123)을 형성하는 단계(S107)를 포함한다.

도 8a에 도시된 바와 같이, 기판(110) 상에 제1 액상재료(121L)를 형성하는 단계에서, 기판(110)의 굴절율보다 높고, 오믹층(123)의 굴절율보다 낮은 유기물질 또는 무기물질을 함유하는 제1 액상재료(121L)를 기판(110)에 분사하여, 기판(110)을 제1 액상재료(121L)로 코팅한다. 이때, 제1 액상재료(121L)는 아크릴레이트계 모노머, 아크릴계 모노머, 폴리우레탄아크릴레이트(PUA), 폴리에틸테레프탈레이트(PET), 폴리카보네이트(PC), 폴리프로필렌(PP), 폴리에틸렌(PE), 폴리스티렌(PS) 및 폴리에폭시 중에서 어느 하나를 함유할 수 있다. 그리고, 제1 액상재료(121L)를 도포하는 단계(S101)는 슬릿 코팅(slit coating) 또는 스핀 코팅(spin coating)을 이용하여 실시될 수 있다. 이때, 슬릿 코팅은 슬릿 형태의 노즐을 이용하여 액상재료를 분사하여 코팅하는 방식이고, 스핀 코팅은 방울 형태로 떨어지는 액상재료를 회전력을 이용하여 펼쳐서 코팅하는 방식이다.

도 8b에 도시된 바와 같이, 도포된 제1 액상재료(121L)를 패턴하는 단계(S102)에서, 복수의 요철이 소정 간격으로 이격되는 형태에 대비되는 표면을 갖는 몰드(200)를 이용하여, 제1 액상재료(121L)를 패턴한다. 이때, 몰드(200)는 PUA(Polyurethaneacrylate)로 선택될 수 있다. 이와 같이 제1 액상재료(121L)에 몰드(200)를 스템핑(stemping)함으로써, 제1 액상재료(121L)에 복수의 요철이 소정간격으로 이격된 형태의 패턴이 전사된다.

도 8c에 도시된 바와 같이, 패턴된 제1 액상재료(121L)를 경화하여, 요철층(121)을 형성하는 단계(S103)에서, 패턴된 제1 액상재료(121L)를 건조 또는 어닐링하여, 용매를 증발시키고 고화시켜서, 복수의 요철 형태로 패턴된 요철층(121)을 고체 상태로 형성한다. 이때, 건조 과정은 섭씨 100도 이하의 온도 분위기에서 실시되고, 어닐링 과정은 섭씨 100도 이상의 온도 분위기에서 실시될 수 있다.

도 8d에 도시된 바와 같이, 요철층(121) 상에 제2 액상재료(122L)를 도포하는 단계(S104)에서, 요철층(121) 상에, 용매 내에 복수의 금속라인이 분산되어 이루어진 제2 액상재료(122L)를 도포한다. 이때, 제2 액상재료(122L)는 은, 금, 구리 중 하나로 선택되는 복수의 금속라인이 불규칙하게 분산된 물질로 이루어진다. 그리고, 제2 액상재료(122L)를 도포하는 단계(S104)는 슬릿 코팅(slit coating) 또는 스핀 코팅(spin coating)을 이용하여 실시될 수 있다.

도 8e에 도시된 바와 같이, 제2 액상재료(122L)를 경화하여 산란층(122)을 형성하는 단계(S105)에서, 도포된 제2 액상재료(122L)를 건조 또는 어닐링하여, 용매를 증발시키고 고화시켜서, 복수의 금속라인이 불규칙하게 얽힌 형태를 갖는 산란층(122)을 형성한다. 이때, 건조 과정은 섭씨 100도 이하의 온도 분위기에서 실시되고, 어닐링 과정은 섭씨 100도 이상의 온도 분위기에서 실시될 수 있다.

도 8f에 도시된 바와 같이, 산란층(122) 상에 제3 액상재료(123L)를 도포하는 단계(S106)에서, 산란층(122) 상에, 금속산화물이 함유되어 있는 제3 액상재료(123L)를 도포한다. 이때, 제3 액상재료(123L)는 SnO₂, ZnO, In₂O₃, TiO₂ 중 어느 하나의 금속산화물 또는 이들 금속산화물에 F, Sn, Al, Fe, Ga, Nb 중 적어도 하나의 불순물이 도핑된 물질을 함유할 수 있다. 특히, 제3 액상재료(123L)는 불순물이 도핑된 아연산화물(ZnO) 또는 주석산화물(SnO₂)로 선택될 수 있다. 그리고, 제3 액상재료(123L)를 도포하는 단계(S106)는 슬릿 코팅(slit coating) 또는 스핀 코팅(spin coating)을 이용하여 실시될 수 있다.

도 8g에 도시된 바와 같이, 도포된 제3 액상재료(123L)를 경화하여 오믹층(123)을 형성하는 단계(S107)에서, 도포된 제3 액상재료(123L)를 건조 또는 어닐링하여, 용매를 증발시키고 고화시켜서, 투과성 및 도전성, 그리고 반도체층과 유사한 밴드갭에너지를 갖는 금속산화물로 이루어진 오믹층(123)을 형성한다. 이때, 건조 과정은 섭씨 100도 이하의 온도 분위기에서 실시되고, 어닐링 과정은 섭씨 100도 이상의 온도 분위기에서 실시될 수 있다.

다음, 광전층(130)을 형성하는 단계(S110)에서, 도 8h에 도시된 바와 같이, 제1 전극(120) 상에 p-i-n 구조 또는 p-n 구조를 이루도록 배치되는 복수의 반도체층을 순차적으로 증착한다.

제2 전극(140)을 형성하는 단계(S120)에서, 도 8i에 도시된 바와 같이, 광전층(130) 상에 도전성물질을 증착하여 제2 전극(140)을 형성한다. 여기서, 제2 전극(140)은 오믹층(123)과 동일한 도전성물질로 형성될 수 있고, 또는, 광전층(130)에 의해 흡수되지 않고 투과된 광을 재흡수할 수 있도록, 반사성을 갖도록 금속을 포함하는 도전성물질로 형성되는 것도 가능하다.

이상과 같이, 본 발명의 실시예에 따른 광전소자(100)는, 요철층(121), 산란층(122) 및 오믹층(123)의 3개 층의 적층구조로 이루어진 제1 전극을 포함하여, 종래보다 향상된 광전변환 효율을 나타낼 수 있다.

이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러가지 치환, 변형 및 변경이 가능하다.

100: 광전소자 110: 기판
120: 제1 전극 121: 요철층
122: 산란층 123: 오믹층
130: 광전층 140: 제2 전극

Claims (18)

1. 투과성을 갖는 물질로 마련되는 기판;
   상기 기판 상에, 복수의 요철이 서로 일정 간격으로 이격되어 매트릭스로 배치되는 요철층과, 나노수준의 단면을 갖는 복수의 금속라인이 불규칙하게 얽힌 형태의 산란층 및 상기 산란층 상에 투과성 및 도전성을 갖는 금속산화물로 이루어진 오믹층을 포함하여, 투과성 및 도전성을 갖는 제1 전극;
   상기 제1 전극 상에, 복수의 반도체층으로 구비되며, 상기 제1 전극을 투과한 광에너지를 흡수하면 전자-정공쌍을 생성하여, 생성된 전자-정공쌍에 의해 내부에 기전력이 발생되는 광전층; 및
   상기 광전층 상에 도전성물질로 이루어진 제2 전극을 포함하는 광전소자.
2. 제1항에 있어서,
   상기 요철층은, 액상재료를 상기 기판 상에 도포하고, 상기 도포된 액상재료를 상기 복수의 요철에 대응하는 몰드로 스템핑하여 패턴하고, 상기 복수의 요철로 패턴된 상기 액상재료를 경화하여 형성되는 광전소자.
3. 제2항에 있어서,
   상기 복수의 요철 각각은 볼록한 형태의 단면을 갖는 광전소자.
4. 제2항에 있어서,
   상기 복수의 요철 각각은 오목한 형태의 단면을 갖는 광전소자.
5. 제2항에 있어서,
   상기 요철층은 아크릴레이트계 모노머, 아크릴계 모노머, 폴리우레탄아크릴레이트(PUA), 폴리에틸테레프탈레이트(PET), 폴리카보네이트(PC), 폴리프로필렌(PP), 폴리에틸렌(PE), 폴리스티렌(PS) 및 폴리에폭시 중에서 어느 하나로 선택되는 광전소자.
6. 제1항에 있어서,
   상기 산란층은, 상기 복수의 금속라인이 분산된 액상재료를 상기 요철층 상에 도포하고, 상기 도포된 액상재료를 경화하여 형성되는 광전소자.
7. 제6항에 있어서,
   상기 복수의 금속라인은 은, 금, 구리 중 어느 하나로 선택되는 광전소자.
8. 삭제
9. 제1항에 있어서,
   상기 오믹층은, 상기 금속산화물이 함유된 액상재료를 상기 산란층 상에 도포하고, 상기 도포된 액상재료를 경화하여 형성되는 광전소자.
10. 제1항에 있어서,
    상기 오믹층은 불순물이 도핑된 아연산화물(ZnO) 또는 주석산화물(SnO)로 선택되는 광전소자.
11. 제1항에 있어서,
    상기 요철층은, 상기 기판의 굴절율보다 높고 상기 오믹층의 굴절율보다 낮은 굴절율을 갖는 유기물질 또는 무기물질로 이루어진 광전소자.
12. 기판 상에, 복수의 요철이 서로 일정 간격으로 이격되어 매트릭스 형태로 형성되는 요철층과, 나노수준의 단면을 갖는 복수의 금속라인이 불규칙하게 얽힌 형태로 형성되는 산란층과, 상기 산란층 상에 투과성 및 도전성을 갖는 금속산화물로 형성되는 오믹층을 포함하는 제1 전극을 형성하는 단계;
    상기 제1 전극 상에 복수의 반도체층을 증착하여, 광에너지를 흡수하면 전자-정공쌍을 생성하여, 생성된 전자-정공쌍에 의해 내부에 기전력이 발생되는 광전층을 형성하는 단계; 및
    상기 광전층 상에 도전성물질을 증착하여, 제2 전극을 형성하는 단계를 포함하는 광전소자의 제조방법.
13. 제12항에 있어서,
    상기 제1 전극을 형성하는 단계는,
    상기 기판에 제1 액상재료를 도포하는 단계;
    상기 도포된 제1 액상재료에, 상기 복수의 요철에 상응하는 몰드를 스템핑하여, 상기 제1 액상재료를 패턴하는 단계;
    상기 패턴된 제1 액상재료를 경화하여, 상기 요철층을 형성하는 단계;
    상기 요철층에 상기 복수의 금속라인이 분산된 제2 액상재료를 도포하는 단계;
    상기 도포된 제2 액상재료를 경화하여, 상기 산란층을 형성하는 단계;
    상기 산란층에 상기 금속산화물이 함유된 제3 액상재료를 도포하는 단계; 및
    상기 도포된 제3 액상재료를 경화하여, 상기 오믹층을 형성하는 단계를 포함하는 광전소자의 제조방법.
14. 제13항에 있어서,
    상기 제1 액상재료는, 아크릴레이트계 모노머, 아크릴계 모노머, 폴리우레탄아크릴레이트(PUA), 폴리에틸테레프탈레이트(PET), 폴리카보네이트(PC), 폴리프로필렌(PP), 폴리에틸렌(PE), 폴리스티렌(PS) 및 폴리에폭시 중 적어도 하나를 함유하는 광전소자의 제조방법.
15. 제13항에 있어서,
    상기 제1 액상재료를 도포하는 단계, 상기 제2 액상재료를 도포하는 단계 및 상기 제3 액상재료를 도포하는 단계 각각은,
    슬릿 코팅(slit coating) 또는 스핀 코팅(spin coating)을 이용하여 실시되는 광전소자의 제조방법.
16. 제13항에 있어서,
    상기 제1 액상재료를 경화하는 단계, 상기 제2 액상재료를 경화하는 단계 및 상기 제3 액상재료를 경화하는 단계 각각은,
    섭씨 100도 이하의 온도 분위기를 갖는 건조단계 및 섭씨 100도 이상의 온도 분위기를 갖는 어닐링단계를 포함하는 광전소자의 제조방법.
17. 제13항에 있어서,
    상기 제2 액상재료는 은, 금, 구리 중 어느 하나로 선택되는 복수의 금속라인이 분산되어 마련되는 광전소자의 제조방법.
18. 제13항에 있어서,
    상기 제3 액상재료는, 불순물이 도핑된 아연산화물(ZnO) 또는 주석산화물(SnO₂)을 함유하는 광전소자의 제조방법.

Images