KR101938830B1 - 투과도가 조절된 태양전지 및 이의 제조 방법 - Google Patents

투과도가 조절된 태양전지 및 이의 제조 방법 Download PDF

Info

Publication number
KR101938830B1
KR101938830B1 KR1020170126357A KR20170126357A KR101938830B1 KR 101938830 B1 KR101938830 B1 KR 101938830B1 KR 1020170126357 A KR1020170126357 A KR 1020170126357A KR 20170126357 A KR20170126357 A KR 20170126357A KR 101938830 B1 KR101938830 B1 KR 101938830B1
Authority
KR
South Korea
Prior art keywords
layer
holes
semiconductor substrate
crystalline silicon
silicon semiconductor
Prior art date
Application number
KR1020170126357A
Other languages
English (en)
Other versions
KR20180037901A (ko
Inventor
서관용
엄한돈
이강민
김남우
Original Assignee
울산과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 울산과학기술원 filed Critical 울산과학기술원
Publication of KR20180037901A publication Critical patent/KR20180037901A/ko
Application granted granted Critical
Publication of KR101938830B1 publication Critical patent/KR101938830B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/02168—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells the coatings being antireflective or having enhancing optical properties for the solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022466—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02366—Special surface textures of the substrate or of a layer on the substrate, e.g. textured ITO/glass substrate or superstrate, textured polymer layer on glass substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0392—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1884—Manufacture of transparent electrodes, e.g. TCO, ITO
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Sustainable Energy (AREA)
  • Manufacturing & Machinery (AREA)
  • Photovoltaic Devices (AREA)

Abstract

본 발명의 일 실시예는, 결정질 실리콘 반도체 기판; 상기 결정질 실리콘 반도체 기판의 제1 면 상에 위치하고, 상기 결정질 실리콘 반도체 기판과 P-N접합을 이루는 제1 층; 상기 제1 층 상에 위치하고, 상기 제1 층과 접속된 제1 전극부; 상기 제1 면과 반대면인 상기 결정질 실리콘 반도체 기판의 제2 면 상에 위치하는 제2 층; 및 상기 제2 층 상에 위치하고, 상기 제2 층과 접속된 제2 전극부;를 포함하고, 상기 결정질 실리콘 반도체 기판은, 상기 제1 면에서부터 상기 제2 면까지 상기 결정질 실리콘 반도체 기판을 관통하는 복수의 홀들을 포함하고, 상기 복수의 홀들은 상기 제1 층, 상기 제2 층, 및 상기 제2 전극부를 관통하도록 연장되어, 적어도 가시광 영역의 모든 광들을 통과시키며, 상기 제1 전극부는 마이크로 그리드 패턴으로 이루어지고, 상기 마이크로 그리드 패턴은 상기 복수의 홀들을 복수의 그룹으로 구획하며, 상기 복수의 그룹에 각각 속하는 상기 복수의 홀들은 일정한 패턴을 형성하고 서로 일정간격 이격된 태양전지를 개시한다.

Description

투과도가 조절된 태양전지 및 이의 제조 방법{Solar cell with controlled transmittance and manufacturing method thereof}
본 발명의 실시예들은, 투과도가 조절된 태양전지 및 이의 제조 방법에 관한 것이다.
최근 석유나 석탄과 같은 기존 에너지 자원의 고갈이 예상되면서 이들을 대체할 대체 에너지에 대한 관심이 높아지고 있다. 그 중에서도 태양전지는 반도체 소자를 이용하여 태양광 에너지를 직접 전기 에너지로 변화시키는 차세대 전지로서 각광받고 있다.
한편, 태양전지는 다양한 방법에 의해 광을 투과할 수 있도록 형성될 수 있는데, 이와 같이 광을 투과시킬 수 있는 성질을 가지는 태양전지는 건축물의 외피 마감재, 창호, 자동차의 창, 썬루프 등 설치 장소에 제한 없이 다양하게 적용될 수 있으므로, 이에 대한 연구가 많이 이루어지고 있다. 현재까지 개발된 투광성 태양전지는 비정질 실리콘(a-Si) 또는 CdTe 등을 이용한 박막 태양전지, 유기물 기반의 염료감응형 태양전지(DSSC) 등이 있다.
그러나, 비정질 실리콘을 이용한 박막 태양전지는, 광의 파장대별로 광 투과율이 달라져 특정 색이 발현되는 문제가 있으며, CdTe를 이용한 박막 태양전지 역시 색을 가질 뿐 아니라, 독성물질(Cd)를 사용하는 문제가 있다. 또한, 유기물을 기반으로 하는 유기태양전지는 무기물 기반 태양전지에 비하여 낮은 광전변환효율 및 낮은 안정성을 가지며, 유기물에 의한 색을 가지므로 무색의 투명 태양전지를 제작하기는 어려운 점이 있다.
본 발명의 실시예들은, 광전변환 효율이 우수하며 선택적으로 투과도가 조절된 무색의 결정질 실리콘 태양전지를 제공한다.
본 발명의 일 실시예는, 결정질 실리콘 반도체 기판; 상기 결정질 실리콘 반도체 기판의 제1 면 상에 위치하고, 상기 결정질 실리콘 반도체 기판과 P-N접합을 이루는 제1 층; 상기 제1 층 상에 위치하고, 상기 제1 층과 접속된 제1 전극부; 상기 제1 면과 반대면인 상기 결정질 실리콘 반도체 기판의 제2 면 상에 위치하는 제2 층; 및 상기 제2 층 상에 위치하고, 상기 제2 층과 접속된 제2 전극부;를 포함하고, 상기 결정질 실리콘 반도체 기판은, 상기 제1 면에서부터 상기 제2 면까지 상기 결정질 실리콘 반도체 기판을 관통하는 복수의 홀들을 포함하고, 상기 복수의 홀들은 상기 제1 층, 상기 제2 층, 및 상기 제2 전극부를 관통하도록 연장되어, 적어도 가시광 영역의 모든 광들을 통과시키며, 상기 제1 전극부는 마이크로 그리드 패턴으로 이루어지고, 상기 마이크로 그리드 패턴은 상기 복수의 홀들을 복수의 그룹으로 구획하며, 상기 복수의 그룹에 각각 속하는 상기 복수의 홀들은 일정한 패턴을 형성하고 서로 일정간격 이격된 태양전지를 개시한다.
본 실시예에 있어서, 상기 마이크로 그리드 패턴에 의해 구획된 하나의 그룹에 속한 상기 복수의 홀들 중 인접한 두 개의 홀들 간의 최단 거리는 20㎛ 이상 200㎛ 이하일 수 있다.
본 실시예에 있어서, 상기 복수의 홀들 각각의 크기는 10㎛ 이상 1㎜ 이하일 수 있다.
본 실시예에 있어서, 상기 복수의 홀들의 전체 면적은 상기 결정질 실리콘 반도체 기판 면적의 20% 이상 50% 이하일 수 있다.
본 실시예에 있어서, 상기 마이크로 그리드 패턴은 벌집 형태를 가질 수 있다.
본 실시예에 있어서, 상기 제1 층 상에 반사방지막을 더 포함하고, 상기 제1 전극부는 상기 반사방지막을 관통하여 상기 제1 층과 접속할 수 있다.
본 실시예에 있어서, 상기 반사방지막은 상기 복수의 홀들의 내측면들 상에 형성될 수 있다.
본 실시예에 있어서, 상기 결정질 실리콘 반도체 기판은 제1 도전형을 가지고, 상기 제1 층은 상기 제1 도전형과 반대인 제2 도전형을 가지는 불순물이 도핑된 에미터층이고, 상기 제2 층은 상기 제1 도전형을 가지는 불순물이 도핑된 후면 전계층일 수 있다.
본 발명의 다른 실시예는, 서로 반대면인 결정질 실리콘 반도체 기판의 제1 면과 제2 면에 각각 제1 층과 제2 층을 형성하는 단계; 상기 제1 층, 상기 결정질 실리콘 반도체 기판, 및 상기 제2 층을 관통하는 복수의 홀들을 형성하는 단계; 및 상기 제1 층 상에 상기 제1 층과 접속하는 제1 전극부와, 상기 제2 층 상에 상기 제2 층과 접속하는 제2 전극부를 형성하는 단계;를 포함하고, 상기 제1 층은 상기 결정질 실리콘 반도체 기판과 P-N 접합을 형성하며, 상기 제1 전극부는 마이크로 그리드 패턴으로 형성되고, 상기 복수의 홀들은 복수의 그룹으로 나뉘며, 상기 복수의 그룹들 사이에 상기 마이크로 그리드 패턴이 형성되고, 상기 복수의 그룹에 각각 속하는 상기 복수의 홀들은 일정한 패턴을 형성하는 태양전지의 제조 방법을 개시한다.
본 실시예에 있어서, 상기 복수의 홀들 전체 면적은 상기 결정질 실리콘 반도체 기판 면적의 20%이상 50%이하로 형성될 수 있다.
본 실시예에 있어서, 상기 복수의 홀들은 외부광이 상기 복수의 홀들을 통과하도록 형성될 수 있다.
본 실시예에 있어서, 상기 복수의 홀들 각각은 원기둥 형상을 가지며, 상기 복수의 홀들 각각의 지름은 10㎛ 내지 1㎜로 형성될 수 있다.
본 실시예에 있어서, 상기 복수의 그룹에 각각 속하는 상기 복수의 홀들 중 인접한 두 개의 홀들 간의 최단 거리는 20㎛ 내지 200㎛로 형성될 수 있다.
본 실시예에 있어서, 상기 제1 전극부를 형성하기 전, 상기 제1 층 상에 반사방지막을 형성하는 단계를 더 포함하고, 상기 제1 전극부는 상기 반사방지막을 관통하여 상기 제1 층과 접속할 수 있다.
본 실시예에 있어서, 상기 반사방지막은 상기 복수의 홀들의 내측면들을 덮도록 형성될 수 있다.
본 실시예에 있어서, 상기 반사방지막을 형성하기 전에, 상기 제1 면과 상기 복수의 홀들의 내측면들을 덮는 보호막을 더 형성할 수 있다.
본 실시예에 있어서, 상기 결정질 실리콘 반도체 기판은 제1 도전형을 가지고, 상기 제1 층은 상기 제1 도전형과 반대인 제2 도전형을 가지는 불순물을 상기 결정질 실리콘 반도체 기판에 도핑하여 형성하고, 상기 제2 층은 상기 제1 도전형을 가지는 불순물을 상기 결정질 실리콘 반도체 기판에 도핑하여 형성할 수 있다.
본 실시예에 있어서, 상기 마이크로 그리드 패턴은 벌집 형태를 가질 수 있다.
전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다.
본 실시예들에 관한 태양전지는, 가시광 영역의 모든 광을 투과시켜 특정 색이 발현되지 않으며, 결정질 실리콘을 사용함으로써 우수한 광전 변환 효율을 가질 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 태양전지를 개략적으로 도시한 평면도이다.
도 2는 도 1의 I-I'단면을 개략적으로 도시한 단면도이다.
도 3은 도 1의 태양전지의 저면을 개략적으로 도시한 저면도이다.
도 4는 홀을 통과하는 광의 산란을 측정한 결과를 도시한 도이다.
도 5는 도 1의 태양전지의 파장대별 투과율을 도시한 도이다.
도 6은 도 1의 태양전지의 투과율에 따른 투명도를 도시한 도이다.
도 7 내지 도 10은 도 1의 태양전지의 제조 과정을 개략적으로 도시한 단면도들이다.
도 11은 도 1의 태양전지의 변형예를 개략적으로 도시한 평면도이다.
도 12는 본 발명의 다른 실시예에 따른 태양전지를 개략적으로 도시한 단면도이다.
도 13 내지 도 15는 도 12의 태양전지의 제조 과정을 개략적으로 도시한 단면도들이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 구성요소들은 용어들에 의해 한정되어서는 안 된다. 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 또한 각 도면에서, 구성요소는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었으며, 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
각 구성요소의 설명에 있어서, 상(on)에 또는 하(under)에 형성되는 것으로 기재되는 경우에 있어, 상(on)과 하(under)는 직접 또는 다른 구성요소를 개재하여 형성되는 것을 모두 포함하며, 상(on) 및 하(under)에 대한 기준은 도면을 기준으로 설명한다.
이하, 본 발명의 실시 예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 1은 본 발명의 일 실시예에 따른 태양전지를 개략적으로 도시한 평면도, 도 2는 도 1의 I-I'단면을 개략적으로 도시한 단면도, 도 3은 도 1의 태양전지의 저면을 개략적으로 도시한 저면도, 도 4는 홀을 통과하는 광의 산란을 측정한 결과를 도시한 도, 도 5는 도 1의 태양전지의 파장대별 투과율을 도시한 도, 그리고 도 6은 도 1의 태양전지의 투과율에 따른 투명도를 도시한 도이다.
먼저, 도 1 내지 도 3을 참조하면, 본 발명의 일 실시예에 따른 태양전지(100)는, 결정질 실리콘 반도체 기판(110), 결정질 실리콘 반도체 기판(110)의 제1 면(S1) 상에 위치하는 제1 층(120), 제1 면(S1)과 반대면인 결정질 실리콘 반도체 기판(110)의 제2 면(S2) 상에 위치하는 제2 층(130), 제1 층(120) 상에 위치하고 제1 층(120)과 접속된 제1 전극부(140), 및 제2 층(130) 상에 위치하고 제2 층(130)과 접속된 제2 전극부(150)를 포함할 수 있다. 또한, 태양전지(100)는 제1 층(120) 상에 위치하는 반사방지막(160)과 보호막(170)을 더 포함할 수 있다.
결정질 실리콘 반도체 기판(110)은 단결정 또는 다결정 실리콘으로 형성될 수 있으며, 제1 도전형을 가질 수 있다. 일 예로, 결정질 실리콘 반도체 기판(110)에는 N형 불순물로서 5족 원소인 P, As, Sb 등이 도핑될 수 있다. 다른 예로, 결정질 실리콘 반도체 기판(110)은 P형 불순물로서 3족 원소인 B, Ga, In 등이 도핑 되어 P형으로 구현될 수 있다.
한편, 도면에 도시하지는 않았으나, 결정질 실리콘 반도체 기판(110)의 수광면은 피라미드, 정사각형, 삼각형 등 다양한 형태의 요철구조(미도시)를 포함할 수 있다. 요철구조(미도시)는 결정질 실리콘 반도체 기판(110)으로 입사하는 광의 반사율을 감소시켜, 태양전지(100)의 광전변화효율이 향상될 수 있다.
제1 층(120)은 결정질 실리콘 반도체 기판(110)과 P-N접합을 형성할 수 있다. 일 예로, 제1 층(120)은 결정질 실리콘 반도체 기판(110)에 제2 도전형을 가지는 불순물이 도핑되어 형성된 에미터층일 수 있다. 따라서, 결정질 실리콘 반도체 기판(110)의 제1 면(S1)은 명확하게 구분되는 영역이 아니며, P-N접합이 이루어지는 영역으로 이해될 수 있다.
예를 들어, 결정질 실리콘 반도체 기판(110)이 N형 불순물로 도핑된 경우, 제1 층(120)은 P형 불순물로 도핑될 수 있으며, 반대로 결정질 실리콘 반도체 기판(110)이 P형 불순물로 도핑된 경우, 제1 층(120)은 N형 불순물로 도핑될 수 있다. 이와 같이 에미터층인 제1 층(120)과 결정질 실리콘 반도체 기판(110)이 서로 반대의 도전형을 가지면, 결정질 실리콘 반도체 기판(110)과 제1 층(120)의 계면에 P-N접합(junction)이 형성되고, P-N접합에 광이 조사되면 광전효과에 의해 광기전력이 발생할 수 있다.
제2 층(130)은 일 예로, 결정질 실리콘 반도체 기판(110)에 제1 도전형을 가지는 불순물이 도핑되어 형성된 후면전계층(BSF)일 수 있다. 따라서, 결정질 실리콘 반도체 기판(110)의 제2 면(S2)은 명확하게 구분되는 영역이 아니며, 결정질 실리콘 반도체 기판(110)에서 후면전계층(BSF)을 구획하는 영역으로 이해될 수 있다.
후면전계층(BSF)인 제2 층(130)은 캐리어가 결정질 실리콘 기판(110)의 배면으로 이동하여 재결합되는 것을 방지할 수 있으며, 이에 의해 태양전지(100)의 개방전압(Voc)이 상승하여 태양전지(100)의 효율이 향상될 수 있다.
제1 전극부(140)와 제2 전극부(150)는 광의 조사에 의해 생성된 캐리어를 수집하며, 태양전지(100)와 전기적으로 연결된 외부의 전자장치로 캐리어가 이동하는 이동 경로가 된다.
제1 전극부(140)는 태양전지(100)의 수광면에 위치할 수 있는데, 이때 제1 전극부(140)는 마이크로 그리드 패턴을 가질 수 있다. 일 예로, 마이크로 그리드 패턴의 선폭은 5㎛ 내지 1㎜일 수 있으며, 이에 의해 제1 전극부(140)의 개구율은 90%이상으로 형성될 수 있다. 따라서, 제1 전극부(140)에 의해 입사되는 광이 가려지는 현상을 최소화할 수 있다. 반면에, 제2 전극부(150)는 결정질 실리콘 반도체 기판(110)의 제2 면(S2)과 동일한 형상을 가지고, 태양전지(100)의 저면 전체에 형성될 수 있다.
한편, 결정질 실리콘 반도체 기판(110)은 제1 면(S1)에서부터 제2 면(S2)까지 결정질 실리콘 반도체 기판(110)을 관통하는 복수의 홀(H)들을 포함할 수 있다. 상기 복수의 홀(H)들은 적어도 제1 층(120), 제2 층(130), 및 제2 전극부(150)를 관통하도록 연장될 수 있다. 이때, 마이크로 그리드 패턴을 가지는 제1 전극부(140)는 복수의 홀(H)들 사이에 위치할 수 있다. 따라서, 태양전지(100)로 입사되는 광 중 일부는 복수의 홀(H)들을 통과하여 태양전지(100)는 투광성을 가질 수 있다.
복수의 홀(H)들 각각의 크기는, 적어도 가시광 영역의 모든 광을 통과시키고, 포토리소그래피 공정으로 제작 가능하도록 1㎛ 이상으로 형성될 수 있다. 여기서, 홀(H)의 크기는, 홀(H)이 다각 기둥인 경우, 다각 기둥의 밑면을 이루는 다각형에서 두 개의 꼭지점을 잇는 선분 중 가장 큰 값을 의미하고, 홀(H)이 원기둥인 경우는 원기둥의 밑면을 이루는 원의 지름을 의미한다. 한편, 도 4는 홀(H)을 통과하는 광의 산란을 측정한 결과로써, 구체적으로 600㎚의 파장을 가지는 광이 10㎛의 크기를 가지는 홀(H)을 통과할 때의 산란을 측정한 결과이다. 도 4에서 알 수 있는 바와 같이, 홀(H)의 크기가 10㎛인 경우, 홀(H)을 통과하는 광의 산란은 무시할 수 있는 정도로 발생하는 것을 알 수 있다. 따라서, 광의 산란 없이 광이 홀(H)을 통과하도록 하게 위해, 홀(H)의 크기는 10㎛ 이상으로 형성됨이 바람직하다.
그러나, 홀(H)의 크기가 지나치게 크면 결정질 실리콘 반도체 기판(110)의 면적이 감소하므로, 태양전지(100)의 효율이 감소할 수 있으며, 홀(H)이 시각적으로 인식되지 않도록 홀(H)의 크기는 1㎜ 이하로 형성할 수 있다.
한편, 도 5는 홀(H)들의 크기가 200㎛로 형성된 태양전지(100)의 파장대별 투과율(Transmittance)을 도시한 도로써, 도 5는 Filling Fraction의 변화에 따른 태양전지(100)의 투과율을 나타낸다. 여기서, Filling Fraction은 결정질 실리콘 반도체 기판(110) 면적에서 복수의 홀(H)들의 전체 면적을 뺀 값을 결정질 실리콘 반도체 기판(110) 면적으로 나눈 값을 의미하는데, 도 5에서 알 수 있는 바와 같이, 태양전지(100)의 투과율은 Filling Fraction에 따라 달라지기는 하나, 모든 경우에 있어서 가시광 영역뿐만 아니라, 적외선 및 자외선 영역의 광도 모두 고르게 투과시킬 수 있음을 알 수 있다. 즉, 본 발명에 따른 태양전지(100)는 적어도 가시광 영역의 모든 광을 통과시키므로, 특정 색이 발현되지 않아 무색 즉, 투명한 성질을 가질 수 있다.
또한, 본 발명에 따른 태양전지(100)는 Filling Fraction를 조절함으로써, 태양전지(100)의 투명도 즉, 밝기를 조절할 수 있다. 도 5에서 알 수 있는 바와 같이, 본 발명에 따른 태양전지(100)는 Filling Fraction이 증가함에 따라 투과율이 감소하는데, 이때 태양전지(100)는 특정 색이 발현되지 않는 투명한 성질을 가지므로, 도 6에서 도시하는 바와 같이 Filling Fraction이 증가함에 따라 태양전지(100)는 점차 어두운 성질을 가질 수 있다. 따라서, 본 발명에 따른 태양전지(100)는 태양전지(100)가 적용되는 다양한 환경에 맞추어 투과도 즉, 투명도를 조절할 수 있다. 예를 들어, 본 발명에 따른 태양전지(100)가 자동자의 선루프에 적용되는 경우와, 건물의 창호에 적용되는 경우 태양전지(100)의 투명도는 서로 다르게 설정될 수 있다.
한편, 복수의 홀(H)들의 전체 면적은 결정질 실리콘 반도체 기판(110) 면적의 5% 보다 크고 내지 60% 이하로 형성될 수 있다. 하기 표 1은 복수의 홀(H)들의 전체 면적에 따른 태양전지(100)의 광전변환효율을 나타내는데, 여기서 복수의 홀(H)들의 전체 면적은 Filling Fraction으로 표시할 수 있다.
Filling Fraction 40% 50% 60% 70% 80% 95% 100%
Voc(mV) 538 538 548 578 588 590 596
Jsc(mA/cm2) 15.8 19.1 23.8 26.5 29.4 35.0 36.4
Fill Factor(%) 59.0 57.9 60.7 66.2 66.0 68.0 75.2
Efficiency(%) 5.0 6.0 7.9 10.1 11.4 14.0 16.3
상기 표 1에서 알 수 있는 바와 같이, Filling Fraction이 증가할수록 태양전지(100)의 효율은 향상된다. 한편, 상술한 바와 같이 Filling Fraction이 증가하면, 태양전지(100)의 투과율이 감소하는바, 태양전지(100)의 투명도를 증가시키기 위해서 Filling Fraction을 감소시킬 수 있다. 그러나, Filling Fraction이 40% 보다 작아지면, 태양전지(100)의 효율이 5% 미만이 되므로 바람직하지 않다. 반면에, Filling Fraction이 95% 이상이면, 태양전지(100)가 투광성을 유지하기 어려워진다. 따라서, 복수의 홀(H)들의 전체 면적은 결정질 실리콘 반도체 기판(110) 면적의 5% 보다 크고 내지 60% 이하로 형성될 수 있으며, 태양전지(100)의 효율 및 투과도를 고려하여 바람직하게는 20% 이상 50% 이하로 형성될 수 있다.
복수의 홀(H)들은 균일한 패턴을 이루도록 형성될 수 있다. 일 예로, 복수의 홀(H)들은 마이크로 그리드 패턴에 의해 복수의 그룹으로 나뉘며, 복수의 그룹에 속한 복수의 홀(H)들은 서로 일정간격 이격되어 배치될 수 있다. 따라서, 태양전지(100)는 전체적으로 균일한 광투광성 및 투명성을 가질 수 있으며, 복수의 그룹들 사이에 마이크로 그리드 패턴이 위치함에 따라 전하의 이동 거리가 감소하여 태양전지(100)의 효율이 향상될 수 있다. 이때, 마이크로 그리드 패턴에 의해 구획된 하나의 그룹에 속한 복수의 홀(H)들 중 인접한 두 개의 홀(H)들 간의 최단 거리는, 인접한 홀(H)들이 시각적으로 인식되는 것을 방지하기 위하여 200㎛ 이하로 형성될 수 있다. 반면에, 인접한 두 개의 홀(H)들 간의 거리는 태양전지(100)의 제조 공정의 효율 및 태양전지(100)의 필요한 강성 등을 유지하기 위하여 20㎛ 이상으로 형성될 수 있다.
또한, 태양전지(100)는 결정질 실리콘 반도체 기판(110)의 두께와 무관하게 투명하게 형성될 수 있는바, 결정질 실리콘 반도체 기판(110)의 두께를 빛의 전파장 흡수가 가능하도록 200㎛ 이상으로 형성하여, 태양전지(100)의 효율을 극대화할 수 있다.
다시 도 1 내지 도 3을 참조하면, 태양전지(100)는 제1 층(120) 상에 위치하는 반사방지막(160)을 포함할 수 있다. 또한, 태양전지(100)는 반사방지막(160) 하부에 보호막(170)을 더 포함할 수 있다. 이때 제1 전극부(140)는 반사방지막(160)과 보호막(170)을 관통하여 제1 층(120)과 접속할 수 있다.
반사방지막(160)은 제1 층(120) 즉, 에미터층의 표면 또는 벌크 내에 존재하는 결함을 부동화하고 입사되는 태양광의 반사율을 감소시킬 수 있다. 에미터층에 존재하는 결함이 부동화되면, 소수 캐리어의 재결합 사이트가 제거되어 태양전지(100)의 개방전압(Voc)이 증가한다. 또한, 태양광의 반사율이 감소되면 P-N 접합까지 도달되는 광량이 증대되어 태양전지(100)의 단락전류(Isc)가 증가한다. 따라서, 태양전지(100)의 광전변환효율이 향상될 수 있다.
반사방지막(160)은 예를 들면, 실리콘 질화막, 수소를 포함한 실리콘 질화막, 실리콘 산화막, 실리콘 산화 질화막, MgF2, ZnS, TiO2 및 CeO2로 이루어진 군에서 선택된 어느 하나의 단일막 또는 2개 이상의 막이 조합된 다층막 구조를 가질 수 있다. 반사방지막(160)은 제1 층(120)의 상면뿐만 아니라, 복수의 홀(H)들의 내측면들을 덮도록 형성되어, 홀(H)을 통과하는 광의 반사를 감소시키고 태양전지(100)로의 흡수를 유도할 수 있다.
반사 방지막(160)은 표면에 피라미드, 정사각형, 삼각형 등 다양한 요철 형태의 표면 구조체를 포함할 수 있다. 표면 구조체는 건식 식각 등과 같은 다양한 방법에 의해 반사 방지막(160)의 표면 거칠기를 증가시키는 방법 등에 의해 형성할 수 있으며, 반사 방지막(160)의 표면 구조체는 입사하는 광의 반사를 감소시켜, 태양전지(100)의 광전변화효율을 향상시킬 수 있다.
보호막(170)은 결정질 실리콘 반도체 기판(110)의 수광면에 형성되어, 태양광 입사에 의해 생성된 광 전하의 재결합을 방지하고, 반사방지막(160)이 직접 결정질 실리콘 반도체 기판(110) 상에 형성됨에 따른 격자 부정합에 의한 결함(Defect)을 감소시킬 수 있다. 이러한 보호막(170)은 a-Si, a-SiOx 또는 a-SiC를 포함하여 형성될 수 있다. 특히, a-SiOx와 a-SiC는 1.8eV 이상의 밴드갭 에너지를 가지므로, 광의 흡수 계수가 작은바, 결정질 실리콘 반도체 기판(110)으로 입사하는 광량이 감소하는 것을 방지할 수 있다. 다만, 이에 한정되지 않으며, 보호막(170)은 Al2O3 등의 무기막으로 형성될 수 있다. 보호막(170)은 반사방지막(160)과 마찬가지로 복수의 홀(H)들의 측면을 덮도록 형성될 수 있다.
도 7 내지 도 10은 도 1의 태양전지의 제조 과정을 개략적으로 도시한 단면도들이다.
도 7 내지 도 10을 참조하면, 본 발명의 일 실시예에 따른 태양전지(100)의 제조 방법은, 서로 반대면인 결정질 실리콘 반도체 기판(110)의 제1 면(S1)과 제2 면(S2)에 각각 제1 층(120)과 제2 층(130)을 형성하는 단계, 제1 층(120), 결정질 실리콘 반도체 기판(110), 및 제2 층(130)을 관통하는 복수의 홀(H)들을 형성하는 단계, 및 제1 층(120) 상에 제1 층(120)과 접속하는 제1 전극부(140)와, 제2 층(130) 상에 제2 층(130)과 접속하는 제2 전극부(150)를 형성하는 단계를 포함할 수 있다. 또한, 제1 전극부(140)를 형성하기 전에, 제1 층(120) 상에 보호막(170)과 반사방지막(160)을 순차적으로 형성하는 단계를 더 포함할 수 있다.
제1 층(120)은 결정질 실리콘 반도체 기판(110)의 도전형과 반대의 도전형을 가지는 불순물을 도핑하여 형성할 수 있고, 제2 층(130)은 결정질 실리콘 반도체 기판(110)과 동일한 도전형을 가지는 불순물을 도핑하여 형성할 수 있다.
일 예로, 결정질 실리콘 반도체 기판(110)이 N형인 경우, 제1 층(120)은 P형의 불순물을 결정질 실리콘 반도체 기판(110)에 도핑하여 형성할 수 있으며, 제2 층(130)은 N형의 불순물을 결정질 실리콘 반도체 기판(110)에 도핑하여 형성할 수 있다. 따라서, 결정질 실리콘 반도체 기판(110)의 제1 면(S1)과 제2 면(S2)은 제1 층(120)과 제2 층(130)의 형성시에 나타나는 경계로써, 다양한 형상을 가질 수 있다. 제1 층(120)과 제2 층(130)을 형성하기 위한 불순물의 도핑은 확산법, 스프레이법, 또는 프린팅 공정법 등의 방법에 의할 수 있다.
복수의 홀(H)들은 제1 층(120)과 제2 층(130)이 형성된 결정질 실리콘 반도체 기판(110)의 어느 한 면에 마스크(미도시)를 위치시킨 후, 에칭 공정 등을 통해 형성할 수 있다.
복수의 홀(H)들은 마스크(미도시)에 형성된 개구의 형상에 의하여 다양한 형상을 가질 수 있으며, 복수의 홀(H)들 각각은 1㎛ 이상 1mm 이하, 바람직하게는 10㎛ 이상 1mm 이하로 형성될 수 있다. 또한, 태양전지(100)의 광전변환효율 및 광 투과성을 고려하여 복수의 홀(H)들의 전체 면적은 결정질 실리콘 반도체 기판(110) 면적의 5% 초과 60% 이하, 바람직하게는 20% 이상 50% 이하로 형성될 수 있다.
보호막(170)은, 스퍼터링(sputtering), 전자빔 증착법(e-beam evaporation), 화학적 기상 증착법(CVD; chemical vapor deposition), 물리적 기상 증착법(PVD; physical vapor deposition), 금속 유기 화학적 기상 증착법(MOCVD; metal-organic chemical vapor deposition), 분자빔 에피택시(MBE; molecular beam epitaxy), 및 원자층 증착법(Atomic Layer Deposition) 등의 방법으로 형성할 수 있다.
반사방지막(160)은 스퍼터링, 전자빔 증착법, 화학적 기상 증착법, 물리적 기상 증착법, 또는 원자층 증착법 등의 방법으로 형성할 수 있으나, 이에 한정되지 않는다.
한편, 보호막(170)과 반사방지막(160)은 제1 면(S1) 상에 형성될 뿐 아니라, 복수의 홀(H)들의 측면들을 덮도록 형성될 수 있다.
제1 전극부(140)는 일 예로, 제1 전극 형성용 페이스트를 스탬핑 또는 롤링하여 제1 전극부(140)가 형성될 위치에 제1 전극 형성용 페이스트를 인쇄한 후, 열처리 공정 등을 통해 형성할 수 있다. 따라서, 제1 전극부(140)는 수㎛ 내지 1㎜의 폭을 가지는 마이크로 그리드 패턴을 가지더라도 제1 전극부(140)의 얼라인을 용이하게 맞출 수 있으며, 열처리시 발생하는 파이어 스루(fire through) 현상에 의해 제1 전극부(140)는 반사방지막(160)과 보호막(170)을 관통하여 제1 층(120)과 접속할 수 있다.
제2 전극부(150)는 일 예로, 제2 전극 형성용 페이스트를 제2 층(130) 상에 도포한 후, 이를 열처리 하여 형성할 수 있으나, 이에 한정되는 것은 아니며 다양한 방법에 의해 형성할 수 있다.
한편, 이상에서는 복수의 홀(H)을 제1 층(120)과 제2 층(130)을 형성한 다음 형성하는 것으로 설명하였으나, 본 발명은 이에 한하는 것은 아니며, 복수의 홀(H)들은 태양전지(100)의 제조 단계 중 어느 단계에서 형성하더라도 무방하다. 예를 들어, 복수의 홀(H)은 제1 전극부(140)와 제2 전극부(150)를 형성한 다음, 반사방지막(160)에서부터 제2 전극부(150)를 관통하도록 형성할 수도 있다.
도 11은 도 1의 태양전지의 변형예를 개략적으로 도시한 평면도이다.
도 11의 태양전지(100')는 도 1의 태양전지(100)와 기본적인 구성은 동일하나, 제1 전극부(140)의 형상과 홀(H)들의 배치가 상이한바, 이하에서는 제1 전극부(140)의 형상과 홀(H)들의 배치에 관하여서만 설명하기로 한다.
도 11을 참조하면, 제1 전극부(140)는 마이크로 그리드 패턴을 가질 수 있다. 일 예로, 마이크로 그리드 패턴은 벌집 형태를 가질 수 있다. 따라서, 제1 전극부(140)의 마이크로 그리드 패턴은 더욱 조밀한 구조를 가질 수 있고, 이에 의해 광전효과에 의해 발생된 전하가 분산되어 흐를 수 있는 경로가 증가함으로써, 전하의 이동 거리가 감소되어 태양전지(100')의 효율이 향상될 수 있다.
또한, 제1 전극부(140)의 마이크로 그리드 패턴에 의해 복수의 그룹으로 나뉜 복수의 홀(H)들은 하나의 그룹 내에서 서로 일정간격 이격되어 배치되는데, 이때 복수의 홀(H)들은 육각형(hexagonal) 배열을 가짐으로써, 홀(H)들이 시각적으로 인식되는 것을 더욱 방지할 수 있다.
한편, 도 11의 태양전지(100')의 Filling Fraction은 하기의 수학식1을 통해 계산될 수 있다.
[수학식 1]
Filling Fraction=
Figure 112017095388218-pat00001
상기 수학식 1에서, D는 홀(H)의 지름을 의미하고, a는 인접한 두 개의 홀(H)들 간의 최단 거리를 의미한다.
또한, 하기 표 2는 제1 전극부(140)가 벌집 형태를 가질 때 하나의 육각형의 변의 길이(L)가 340㎛이고, 태양전지(100')의 Filling Fraction이 50%, 60%, 70% 및 80%인 경우, 이를 만족하는 D와 a의 값의 예를 나타낸다.
Filling Fraction 50% 60% 70% 80%
L(㎛) 340 340 340 340
D(㎛) 100.4 89.6 128 104.6
a(㎛) 31.5 42.3 87.6 111
상기 표 2에서 알 수 있는 바와 같이, 상술한 홀(H)의 크기를 다양하게 설정하고, 이에 따른 a의 값을 살펴보면, 인접한 두 개의 홀(H)들 간의 최단 거리 a의 최대 값이 111㎛임을 알 수 있다. 이는 40cm의 거리에서 바라보았을 때의 1 arcminute(116.5㎛)보다 작은 값으로, 시각적으로 홀(H)들 간의 간격을 인식하지 못함을 의미한다. 따라서, 본 발명에 따른 태양전지(100’)는 홀(H) 및 홀(H)들 사이의 간격이 시각적으로 인식되지 않는바, 전체적으로 균일한 광투광성 및 투명성을 가질 수 있다.
도 12는 본 발명의 다른 실시예에 따른 태양전지를 개략적으로 도시한 단면도이다.
도 12를 참조하면, 본 발명에 따른 태양전지(200)는, 결정질 실리콘 반도체 기판(210), 결정질 실리콘 반도체 기판(210)의 제1 면(S1) 상에 위치하는 제1 층(220), 제1 면(S1)과 반대면인 결정질 실리콘 반도체 기판(210)의 제2 면(S2) 상에 위치하는 제2 층(230), 제1 층(220) 상에 위치하고 제1 층(220)과 접속된 제1 전극부(240), 및 제2 층(230) 상에 위치하고 제2 층(230)과 접속된 제2 전극부(250)를 포함할 수 있다.
결정질 실리콘 반도체 기판(210)은 단결정 또는 다결정 실리콘으로 형성될 수 있으며, N형 또는 P형의 불순물이 도핑될 수 있다. 또한, 결정질 실리콘 반도체 기판(210)은 제1 면(S1)에서부터 제2 면(S2)까지 결정질 실리콘 반도체 기판(210)을 관통하는 복수의 홀(H)들을 포함할 수 있다. 복수의 홀(H)들은 적어도 제1 층(220), 제2 층(230) 및 제2 전극부(250)를 관통하도록 홀(H)의 길이 방향을 따라 연장될 수 있다. 복수의 홀(H)들은 가시광 영역의 모든 광들을 통과시킬 수 있고, 이에 따라 태양전지(200)는 특정 색이 발현되지 않아 무색 즉, 투명한 성질을 가질 수 있다.
한편, 태양전지(200)의 광전변환효율 및 광 투과성을 고려하여 복수의 홀(H)들 각각은 1㎛ 이상 1mm 이하, 바람직하게는 10㎛ 이상 1mm 이하로 형성될 수 있으며, 복수의 홀(H)들의 전체 면적은 결정질 실리콘 반도체 기판(110) 면적의 5% 초과 60% 이하, 바람직하게는 20% 이상 50% 이하로 형성될 수 있다.
복수의 홀(H)들의 측면은 보호막(260)에 의해 덮혀 보호될 수 있다. 보호막(260)은 Al2O3, a-Si, a-SiOx 또는 a-SiC 등을 포함하여 형성될 수 있다. 또한, 도면에 도시하지는 않았으나, 태양전지(200)는 반사방지막을 더 포함할 수 있다.
제1 층(220)과 제2 층(230) 중 어느 하나는 전자 수송 물질을 포함하는 전자 수송층이고, 제1 층(220)과 제2 층(230) 중 다른 하나는 정공 수송 물질을 포함하는 정공 수송층일 수 있다. 예를 들어, 결정질 실리콘 반도체 기판(210)이 N타입 반도체 기판인 경우, 태양전지(200)의 수광면 측에 위치하는 제1 층(220)은 정공 수송층이고, 제2 층(230)은 전자 수송층일 수 있다. 이때, 정공 수송층인 제1 층(220)은 결정질 실리콘 반도체 기판(210)과 P-N접합을 형성하며, 전자 수송층인 제2 층(230)은 후면 전계층과 동일한 역할을 수행할 수 있다.
정공 수송층은 높은 일함수를 가진 전이금속 산화물을 포함할 수 있다. 예를 들어, 정공 수송층은 Molybdenum oxide(MoOx), Vanadium oxide(V2Ox), Tungsten oxide(WOx) 및 Nickel oxide(NiOx) 중 적어도 어느 하나를 포함할 수 있다.
전자 수송층은 낮은 일함수를 가진 알칼리 금속 화합물을 포함할 수 있다. 예를 들어, 전자 수송층은 Lithium fluoride(LiF), Cesium fluoride(CsF), Cesium oxide(Cs2O) 및 Calcium/Aluminium(Ca/Al) 중 적어도 어느 하나를 포함할 수 있다.
제1 전극부(240)와 제2 전극부(250)는 일 예로, 도 2에 도시된 제1 전극부(도 2의 140) 및 제2 전극부(도 2의 150)와 각각 동일한 구성을 가질 수 있다. 선택적 실시예로, 제1 전극부(240)와 제2 전극부(250)는 ITO, IZO(In-ZnO), GZO(Ga-ZnO), AZO(Al-ZnO), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au 및 Ni/IrOx/Au/ITO 중 적어도 하나를 포함하여 형성된 투광성 전극층들일 수 있다. 제1 전극부(240)와 제2 전극부(250)가 투광성 전극층인 경우, 복수의 홀(H)들은 제1 전극부(240)까지 포함하여 태양전지(200) 전체를 관통하는 형태를 가질 수 있으며, 태양전지는 양면 수광형으로 동작할 수 있다.
도 13 내지 도 15는 도 12의 태양전지의 제조 과정을 개략적으로 도시한 단면도들이다.
도 13 내지 도 15를 참조하면, 본 발명의 일 실시예에 따른 태양전지(200)의 제조 방법은, 결정질 실리콘 반도체 기판(210)에 복수의 홀(H)들을 형성하는 단계, 홀(H)들이 형성된 결정질 실리콘 반도체 기판(210)의 표면에 보호막(260)을 형성하는 단계, 결정질 실리콘 반도체 기판(210)의 제1 면(S1)과 제2 면(S2)을 노출시킨 후, 제1 면(S1)과 제2 면(S2)에 각각 제1 층(220)과 제2 층(230)을 형성하는 단계, 및 제1 층(220)과 접속하는 제1 전극부(240)와 제2 층(230)과 접속하는 제2 전극부(250)를 형성하는 단계를 포함할 수 있다.
홀(H)을 형성하는 방법과 보호막(260)을 형성하는 방법은 도 7 내지 도 10에서 설명한 바와 동일한 방법에 의할 수 있으므로, 반복하여 설명하지 않는다.
제1 층(220)과 제2 층(230)은 결정질 실리콘 반도체 기판(210)의 제1 면(S1)과 제2 면(S2) 상에 형성된 보호막(260)을 제거하여 제1 면(S1)과 제2 면(S2)을 노출시킨 후, 증착물질을 증착하여 형성할 수 있다.
예를 들어, 결정질 실리콘 반도체 기판(210)이 N형인 경우, 제1 층(220)은 제1 면(S1) 상에 제1 층(220)은 정공 수송물질을 증착하여 형성할 수 있으며, 제2 층(230)은 전자 수송물질을 증착하여 형성할 수 있다. 정공 수송물질이 증착되어 형성된 제1 층(220)은 결정질 실리콘 반도체 기판(210)과 P-N접합을 형성하며, 전자 수송물질이 증착되어 형성된 제2 층(230)은 후면 전계층과 동일한 역할을 수행할 수 있다.
전자 수송물질과 정공 수송물질의 증착은, 스퍼터링, 전자빔 증착법, 화학적 기상 증착법, 물리적 기상 증착법, 금속 유기 화학적 기상 증착법, 분자빔 에피택시, 및 원자층 증착법 등의 방법으로 형성할 수 있다.
즉, 본 발명에 의하면, 불순물의 도핑과정 없이 결정질 실리콘 반도체 기판(210)에 전자 수송물질과 정공 수송물질을 증착하는 것에 의하여 P-N접합의 형성이 가능한바, 태양전지(200)의 제조 공정이 단순화할 수 있다.
제1 전극부(240)와 제2 전극부(250)는 일 예로, 도 2에 도시된 제1 전극부(도 2의 140) 및 제2 전극부(도 2의 150)와 각각 동일하게 형성될 수 있다. 다른 예로, 제1 전극부(240)와 제2 전극부(250)는 ITO, IZO(In-ZnO), GZO(Ga-ZnO), AZO(Al-ZnO), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, Ni/IrOx/Au/ITO 등을 증착하여 형성할 수 있다.
한편, 이상에서는 복수의 홀(H)을 먼저 형성한 후, 제1 층(220)과 제2 층(230)을 형성하는 것으로 설명하였으나, 본 발명은 이에 한하는 것은 아니며, 복수의 홀(H)들은 태양전지(200)의 제조 단계 중 어느 단계에서 형성하더라도 무방하다. 예를 들어, 도 7 내지 도 10에서 설명한 방법, 즉 결정질 실리콘 반도체 기판(210)의 제1 면(S1)과 제2 면(S2)에 먼저 제1 층(220)과 제2 층(230)을 형성한 다음, 복수의 홀(H)들을 형성할 수 있다.
이상에서는 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
100, 200: 태양전지
110, 210: 결정질 실리콘 반도체 기판
120, 220: 제1 층
130, 230: 제2 층
140, 240: 제1 전극부
150, 250: 제2 전극부

Claims (18)

  1. 결정질 실리콘 반도체 기판;
    상기 결정질 실리콘 반도체 기판의 제1 면 상에 위치하고, 상기 결정질 실리콘 반도체 기판과 P-N접합을 이루는 제1 층;
    상기 제1 층 상의 반사방지막;
    상기 반사방지막 상에 위치하고, 상기 반사방지막을 관통하여 상기 제1 층과 접속된 제1 전극부;
    상기 제1 면과 반대면인 상기 결정질 실리콘 반도체 기판의 제2 면 상에 위치하는 제2 층; 및
    상기 제2 층 상에 위치하고, 상기 제2 층과 접속된 제2 전극부;를 포함하고,
    상기 결정질 실리콘 반도체 기판은, 상기 제1 면에서부터 상기 제2 면까지 상기 결정질 실리콘 반도체 기판을 관통하는 복수의 홀들을 포함하고,
    상기 복수의 홀들은 상기 제1 층, 상기 제2 층, 및 상기 제2 전극부를 관통하도록 연장되어, 적어도 가시광 영역의 모든 광들을 통과시키며,
    상기 제1 전극부는 마이크로 그리드 패턴으로 이루어지고, 상기 마이크로 그리드 패턴은 상기 복수의 홀들을 복수의 그룹으로 구획하며,
    상기 복수의 그룹에 각각 속하는 상기 복수의 홀들은 일정한 패턴을 형성하고 서로 일정간격 이격되고,
    상기 반사방지막은 상기 복수의 홀들의 내측면들 상에 형성된 태양전지.
  2. 제1항에 있어서,
    상기 마이크로 그리드 패턴에 의해 구획된 하나의 그룹에 속한 상기 복수의 홀들 중 인접한 두 개의 홀들 간의 최단 거리는 20㎛ 이상 200㎛ 이하인 태양전지.
  3. 제1항에 있어서,
    상기 복수의 홀들 각각의 크기는 10㎛ 이상 1㎜ 이하인 태양전지.
  4. 제1항에 있어서,
    상기 복수의 홀들의 전체 면적은 상기 결정질 실리콘 반도체 기판 면적의 20% 이상 50% 이하인 태양전지.
  5. 제1항에 있어서,
    상기 마이크로 그리드 패턴은 벌집 형태를 가지는 태양전지.
  6. 제1항에 있어서,
    상기 제1 층과 상기 제2 층 중 어느 하나는 전이금속 산화물을 포함하고, 다른 하나는 알칼리 금속 화합물을 포함하는 태양전지.
  7. 삭제
  8. 제1항에 있어서,
    상기 결정질 실리콘 반도체 기판은 제1 도전형을 가지고,
    상기 제1 층은 상기 제1 도전형과 반대인 제2 도전형을 가지는 불순물이 도핑된 에미터층이고,
    상기 제2 층은 상기 제1 도전형을 가지는 불순물이 도핑된 후면 전계층인 태양전지.
  9. 서로 반대면인 결정질 실리콘 반도체 기판의 제1 면과 제2 면에 각각 제1 층과 제2 층을 형성하는 단계;
    상기 제1 층, 상기 결정질 실리콘 반도체 기판, 및 상기 제2 층을 관통하는 복수의 홀들을 형성하는 단계;
    상기 제1 층 상에 반사방지막을 형성하는 단계; 및
    상기 제1 층 상에 상기 제1 층과 접속하는 제1 전극부와, 상기 제2 층 상에 상기 제2 층과 접속하는 제2 전극부를 형성하는 단계;를 포함하고,
    상기 제1 층은 상기 결정질 실리콘 반도체 기판과 P-N 접합을 형성하며,
    상기 제1 전극부는 마이크로 그리드 패턴으로 형성되고,
    상기 복수의 홀들은 복수의 그룹으로 나뉘며, 상기 복수의 그룹들 사이에 상기 마이크로 그리드 패턴이 형성되고,
    상기 복수의 그룹에 각각 속하는 상기 복수의 홀들은 일정한 패턴을 형성하고,
    상기 반사방지막은 상기 복수의 홀들의 내측면들을 덮도록 형성되는 태양전지의 제조 방법.
  10. 제9항에 있어서,
    상기 복수의 홀들 전체 면적은 상기 결정질 실리콘 반도체 기판 면적의 20%이상 50%이하로 형성되는 태양전지의 제조 방법.
  11. 제9항에 있어서,
    상기 복수의 홀들은 외부광이 상기 복수의 홀들을 통과하도록 형성되는 태양전지의 제조 방법.
  12. 제9항에 있어서,
    상기 복수의 홀들 각각은 원기둥 형상을 가지며, 상기 복수의 홀들 각각의 지름은 10㎛ 내지 1㎜로 형성되는 태양전지의 제조 방법.
  13. 제9항에 있어서,
    상기 복수의 그룹에 각각 속하는 상기 복수의 홀들 중 인접한 두 개의 홀들 간의 최단 거리는 20㎛ 내지 200㎛로 형성되는 태양전지의 제조 방법.
  14. 제9항에 있어서,
    상기 제1 전극부는 상기 반사방지막을 관통하여 상기 제1 층과 접속하는 태양전지의 제조 방법.
  15. 제9항에 있어서,
    상기 제1 층과 상기 제2 층 중 어느 하나는 전이금속 산화물을 증착하여 형성하고, 다른 하나는 알칼리 금속 화합물을 증착하여 형성하는 태양전지의 제조 방법.
  16. 제9항에 있어서,
    상기 반사방지막을 형성하기 전에, 상기 제1 면과 상기 복수의 홀들의 내측면들을 덮는 보호막을 더 형성하는 태양전지의 제조 방법.
  17. 제9항에 있어서,
    상기 결정질 실리콘 반도체 기판은 제1 도전형을 가지고,
    상기 제1 층은 상기 제1 도전형과 반대인 제2 도전형을 가지는 불순물을 상기 결정질 실리콘 반도체 기판에 도핑하여 형성하고,
    상기 제2 층은 상기 제1 도전형을 가지는 불순물을 상기 결정질 실리콘 반도체 기판에 도핑하여 형성하는 태양전지의 제조 방법.
  18. 제9항에 있어서,
    상기 마이크로 그리드 패턴은 벌집 형태를 가지는 태양전지의 제조 방법.
KR1020170126357A 2016-10-05 2017-09-28 투과도가 조절된 태양전지 및 이의 제조 방법 KR101938830B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20160128564 2016-10-05
KR1020160128564 2016-10-05

Publications (2)

Publication Number Publication Date
KR20180037901A KR20180037901A (ko) 2018-04-13
KR101938830B1 true KR101938830B1 (ko) 2019-01-16

Family

ID=61974217

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170126357A KR101938830B1 (ko) 2016-10-05 2017-09-28 투과도가 조절된 태양전지 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR101938830B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210119806A (ko) * 2020-03-25 2021-10-06 울산과학기술원 태양전지 및 태양전지의 제조방법
KR102509612B1 (ko) * 2021-02-25 2023-03-14 울산과학기술원 양면 투광성 향상을 위한 투명 반도체 기판 및 그 제조방법
CN115241300B (zh) * 2021-04-22 2023-11-17 苏州阿特斯阳光电力科技有限公司 太阳能电池及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000223727A (ja) * 1999-01-28 2000-08-11 Fuji Electric Co Ltd 薄膜太陽電池とその製造方法
JP2001177136A (ja) 1999-10-05 2001-06-29 Fuji Electric Co Ltd 薄膜太陽電池の製造方法ならびに粉体噴射法による薄膜基板貫通孔加工装置およびパターニング装置
KR101371801B1 (ko) * 2013-01-11 2014-03-10 현대중공업 주식회사 양면수광형 태양전지의 제조방법
JP5475246B2 (ja) 2008-03-24 2014-04-16 株式会社東芝 太陽電池

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000223727A (ja) * 1999-01-28 2000-08-11 Fuji Electric Co Ltd 薄膜太陽電池とその製造方法
JP2001177136A (ja) 1999-10-05 2001-06-29 Fuji Electric Co Ltd 薄膜太陽電池の製造方法ならびに粉体噴射法による薄膜基板貫通孔加工装置およびパターニング装置
JP5475246B2 (ja) 2008-03-24 2014-04-16 株式会社東芝 太陽電池
KR101371801B1 (ko) * 2013-01-11 2014-03-10 현대중공업 주식회사 양면수광형 태양전지의 제조방법

Also Published As

Publication number Publication date
KR20180037901A (ko) 2018-04-13

Similar Documents

Publication Publication Date Title
JP6689456B2 (ja) 透明トンネル接合を有する光起電力デバイス
KR101275575B1 (ko) 후면전극형 태양전지 및 이의 제조 방법
EP2219222B1 (en) Solar cell and method for manufacturing the same
KR101613843B1 (ko) 태양 전지 및 이의 제조 방법
JP6538095B2 (ja) 太陽電池及びその製造方法
US9362423B2 (en) Methods of forming thin-film photovoltaic devices with discontinuous passivation layers
EP2293341A2 (en) Solar cell
US20130206219A1 (en) Cooperative photovoltaic networks and photovoltaic cell adaptations for use therein
US20110061732A1 (en) Solar cell
KR20140135881A (ko) 태양 전지 및 이의 제조 방법
KR101938830B1 (ko) 투과도가 조절된 태양전지 및 이의 제조 방법
US20100044675A1 (en) Photovoltaic Device With an Up-Converting Quantum Dot Layer
US20120055544A1 (en) Solar cell and method of manufacturing the same
US20120118364A1 (en) Solar cell
KR102085039B1 (ko) 태양전지 모듈 및 이의 제조 방법
KR102018650B1 (ko) 태양 전지 및 이의 제조 방법
KR101643871B1 (ko) 태양전지 및 그 제조방법
EP3206233A1 (en) Solar cell and method of manufacturing the same
KR102373648B1 (ko) 태양 전지
KR101897168B1 (ko) 태양 전지
KR102582124B1 (ko) 태양전지 및 태양전지의 제조방법
KR20190045889A (ko) 결정질 실리콘계 유연태양전지 및 이의 제조방법
KR101326539B1 (ko) Ｗｏ3 버퍼층을 포함하는 박막형 태양전지
US20200274017A1 (en) Optoelectronic device with increased open-circuit voltage
KR101954864B1 (ko) 결정질 실리콘계 유연태양전지 및 이의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant