KR101655282B1 - 신재생 에너지 관리 시스템을 위한 마이크로 그리드 게이트웨이의 이중 수준 리셋 관리 장치 및 그 방법 - Google Patents

신재생 에너지 관리 시스템을 위한 마이크로 그리드 게이트웨이의 이중 수준 리셋 관리 장치 및 그 방법 Download PDF

Info

Publication number
KR101655282B1
KR101655282B1 KR1020160044092A KR20160044092A KR101655282B1 KR 101655282 B1 KR101655282 B1 KR 101655282B1 KR 1020160044092 A KR1020160044092 A KR 1020160044092A KR 20160044092 A KR20160044092 A KR 20160044092A KR 101655282 B1 KR101655282 B1 KR 101655282B1
Authority
KR
South Korea
Prior art keywords
gpio
output pattern
signal
pattern
mpu
Prior art date
Application number
KR1020160044092A
Other languages
English (en)
Inventor
최갑근
송기웅
송병근
박용석
오쌍석
장학
Original Assignee
(주)넥스챌
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)넥스챌 filed Critical (주)넥스챌
Priority to KR1020160044092A priority Critical patent/KR101655282B1/ko
Priority to US15/140,055 priority patent/US20170293274A1/en
Application granted granted Critical
Publication of KR101655282B1 publication Critical patent/KR101655282B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1629—Error detection by comparing the output of redundant processing systems
    • G06F11/1641—Error detection by comparing the output of redundant processing systems where the comparison is not performed by the redundant processing components
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0428—Safety, monitoring
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4403—Processor initialisation
    • H02J3/382—
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/26—Pc applications
    • G05B2219/2639—Energy management, use maximum of cheap power, keep peak load low
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J2300/00—Systems for supplying or distributing electric power characterised by decentralized, dispersed, or local generation
    • H02J2300/20—The dispersed energy generation being of renewable origin
    • H02J2300/22—The renewable source being solar energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B90/00—Enabling technologies or technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02B90/20—Smart grids as enabling technology in buildings sector
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y04—INFORMATION OR COMMUNICATION TECHNOLOGIES HAVING AN IMPACT ON OTHER TECHNOLOGY AREAS
    • Y04S—SYSTEMS INTEGRATING TECHNOLOGIES RELATED TO POWER NETWORK OPERATION, COMMUNICATION OR INFORMATION TECHNOLOGIES FOR IMPROVING THE ELECTRICAL POWER GENERATION, TRANSMISSION, DISTRIBUTION, MANAGEMENT OR USAGE, i.e. SMART GRIDS
    • Y04S20/00—Management or operation of end-user stationary applications or the last stages of power distribution; Controlling, monitoring or operating thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y04—INFORMATION OR COMMUNICATION TECHNOLOGIES HAVING AN IMPACT ON OTHER TECHNOLOGY AREAS
    • Y04S—SYSTEMS INTEGRATING TECHNOLOGIES RELATED TO POWER NETWORK OPERATION, COMMUNICATION OR INFORMATION TECHNOLOGIES FOR IMPROVING THE ELECTRICAL POWER GENERATION, TRANSMISSION, DISTRIBUTION, MANAGEMENT OR USAGE, i.e. SMART GRIDS
    • Y04S40/00—Systems for electrical power generation, transmission, distribution or end-user application management characterised by the use of communication or information technologies, or communication or information technology specific aspects supporting them
    • Y04S40/12—Systems for electrical power generation, transmission, distribution or end-user application management characterised by the use of communication or information technologies, or communication or information technology specific aspects supporting them characterised by data transport means between the monitoring, controlling or managing units and monitored, controlled or operated electrical equipment
    • Y04S40/166—

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Quality & Reliability (AREA)
  • Computer Security & Cryptography (AREA)
  • Debugging And Monitoring (AREA)
  • Hardware Redundancy (AREA)

Abstract

본 발명은 신재생 에너지 관리 시스템을 위한 마이크로 그리드 게이트웨이의 이중 수준 리셋 관리 장치 및 그 방법을 개시한다. 즉, 본 발명은 하드웨어적인 결함 이외에 소프트웨어적인 결함 확인 시 전체 시스템에 대한 리셋 기능을 수행함으로써, 시스템의 정상 작동 여부를 판단하여 시스템에 고장이 발생하더라도 유지 보수를 위한 인력이 현장에 도착하여 조치를 취할 때까지 안정적 운용을 도우며, 게이트웨이의 안정성을 높일 수 있다.

Description

신재생 에너지 관리 시스템을 위한 마이크로 그리드 게이트웨이의 이중 수준 리셋 관리 장치 및 그 방법{Apparatus for managing dual level reset of microgrid gateway for new regeneration energy management system and method thereof}
본 발명은 신재생 에너지 관리 시스템을 위한 마이크로 그리드 게이트웨이의 이중 수준 리셋 관리 장치 및 그 방법에 관한 것으로, 특히 하드웨어적인 결함 이외에 소프트웨어적인 결함 확인 시 전체 시스템에 대한 리셋 기능을 수행하는 신재생 에너지 관리 시스템을 위한 마이크로 그리드 게이트웨이의 이중 수준 리셋 관리 장치 및 그 방법에 관한 것이다.
고장 안전(fail safe) 설계는 철도, 항공기, 우주선, 원자력 발전소 등 설비에 문제가 발생하였을 경우, 치명적 재난이 일어나는 산업 분야에서 사용하는 기술로 국가적 기간 산업인 전력분야의 장비에서는 반드시 구비되어야 하는 기술이다.
특히, SCADA(Supervisory Control And Data Acquisition)와 같이 기존의 전력 설비에 각종 센서를 통해 네트워크 기반으로 연결하는 시스템에서는 전력 계통에서 들어오는 다양한 정보를 이용해 계통 제어를 하여 전력을 효율적으로 관리하는 특징 때문에 센싱 신호를 수집하고, 수집된 센싱 신호를 EMS(Energy Management System) 등의 상위 시스템으로 연계하는 게이트웨이의 정상작동 유무가 대단히 중요한 기능으로 요구된다.
게다가, 신재생 에너지를 위한 마이크로 그리드 분야는 풍력, 태양광, 조력 등 자연 상태의 에너지를 전력 에너지로 바꾸는 특징으로 인해, 설비의 설치 장소가 온도, 습도, 먼지 등 운용 환경이 열악한 특징이 있는 곳이 대부분이다.
이와 같은, 마이크로 그리드 게이트웨이의 운용 환경적 특징 때문에 장애가 발생해도 설비로부터 획득한 센싱 데이터를 관제 시스템에 안정적으로 전송을 하는 게이트웨이의 설계적 특징이 요구되고 있으나, 이러한 특징을 제대로 반영하지 못하고 있다.
한국등록특허 제10-1097458호 [명칭: 마이크로그리드 시스템 및 정지형 스위치의 부하제어 방법]
본 발명의 목적은 하드웨어적인 결함 이외에 소프트웨어적인 결함 확인 시 전체 시스템에 대한 리셋 기능을 수행하는 신재생 에너지 관리 시스템을 위한 마이크로 그리드 게이트웨이의 이중 수준 리셋 관리 장치 및 그 방법을 제공하는 데 있다.
본 발명의 실시예에 따른 신재생 에너지 관리 시스템을 위한 마이크로 그리드 게이트웨이의 이중 수준 리셋 관리 방법은 신재생 에너지 관리 시스템을 위한 마이크로 그리드 게이트웨이의 이중 수준 리셋 관리 방법에 있어서, MPU(Main Processing Unit)를 통해, 복수의 함수 중 어느 하나의 함수를 실행하기 전에, GPIO(General Purpose Input Output)를 통해 제 1 트리거 신호를 전달하는 단계; 워치독 매니저(watchdog manager)를 통해, 상기 MPU로부터 전달되는 제 1 트리거 신호를 수신하는 단계; 상기 MPU를 통해, 상기 어느 하나의 함수의 실행이 완료된 후, 상기 GPIO를 통해 제 2 트리거 신호를 상기 워치독 매니저에 전달하는 단계; 상기 워치독 매니저를 통해, 상기 MPU로부터 전달되는 제 2 트리거 신호를 수신하는 단계; 상기 워치독 매니저를 통해, 상기 제 1 트리거 신호 및 상기 제 2 트리거 신호에 따른 상기 함수와 관련한 GPIO 신호의 출력 패턴을 수집하는 단계; 상기 워치독 매니저를 통해, 상기 수집된 GPIO 신호의 출력 패턴과 상기 함수와 관련하여 미리 설정된 정상 패턴의 출력 패턴을 비교하는 단계; 및 상기 비교 결과, 상기 수집된 GPIO 신호의 출력 패턴과 상기 함수와 관련하여 미리 설정된 정상 패턴의 출력 패턴이 일치하지 않을 때, 상기 워치독 매니저를 통해, 상기 워치독 매니저가 포함된 전체 시스템을 리셋하는 단계를 포함할 수 있다.
본 발명과 관련된 일 예로서 상기 비교하는 단계는, 상기 GPIO 신호의 출력 패턴이 상기 정상 패턴의 출력 패턴의 미리 설정된 오차 범위 이내에 존재하는지 여부를 비교할 수 있다.
본 발명과 관련된 일 예로서 상기 비교 결과, 상기 수집된 GPIO 신호의 출력 패턴과 상기 함수와 관련하여 미리 설정된 정상 패턴의 출력 패턴이 일치할 때, 상기 복수의 함수 중 다른 함수에 대한 GPIO 신호의 출력 패턴을 수집하는 단계를 더 포함할 수 있다.
본 발명의 실시예에 따른 신재생 에너지 관리 시스템을 위한 마이크로 그리드 게이트웨이의 이중 수준 리셋 관리 장치는 신재생 에너지 관리 시스템을 위한 마이크로 그리드 게이트웨이의 이중 수준 리셋 관리 장치에 있어서, 복수의 함수 중 어느 하나의 함수를 실행하기 전에, GPIO를 통해 제 1 트리거 신호를 전달하고, 상기 어느 하나의 함수의 실행이 완료된 후, 상기 GPIO를 통해 제 2 트리거 신호를 전달하는 MPU; 및 상기 MPU로부터 각각 전달되는 상기 제 1 트리거 신호 및 상기 제 2 트리거 신호에 따른 상기 함수와 관련한 GPIO 신호의 출력 패턴을 수집하고, 상기 수집된 GPIO 신호의 출력 패턴과 상기 함수와 관련하여 미리 설정된 정상 패턴의 출력 패턴을 비교하고, 상기 비교 결과, 상기 수집된 GPIO 신호의 출력 패턴과 상기 함수와 관련하여 미리 설정된 정상 패턴의 출력 패턴이 일치하지 않을 때, 상기 MPU가 포함된 전체 시스템을 리셋하는 워치독 매니저를 포함할 수 있다.
본 발명과 관련된 일 예로서 상기 워치독 매니저는, 상기 GPIO 신호의 출력 패턴이 상기 정상 패턴의 출력 패턴의 미리 설정된 오차 범위 이내에 존재하는지 여부를 비교할 수 있다.
본 발명과 관련된 일 예로서 상기 워치독 매니저는, 상기 비교 결과, 상기 수집된 GPIO 신호의 출력 패턴과 상기 함수와 관련하여 미리 설정된 정상 패턴의 출력 패턴이 일치할 때, 상기 복수의 함수 중 다른 함수에 대한 GPIO 신호의 출력 패턴을 수집할 수 있다.
본 발명과 관련된 일 예로서 상기 워치독 매니저는, 상기 MPU 내부에 구성할 수 있다.
본 발명은 하드웨어적인 결함 이외에 소프트웨어적인 결함 확인 시 전체 시스템에 대한 리셋 기능을 수행함으로써, 시스템의 정상 작동 여부를 판단하여 시스템에 고장이 발생하더라도 유지 보수를 위한 인력이 현장에 도착하여 조치를 취할 때까지 안정적 운용을 도우며, 게이트웨이의 안정성을 높일 수 있는 효과가 있다.
도 1은 본 발명의 실시예에 따른 신재생 에너지 관리 시스템을 위한 마이크로 그리드 게이트웨이의 이중 수준 리셋 관리 장치의 구성을 나타낸 블록도이다.
도 2는 본 발명의 실시예에 따른 복수의 MPU로 구성된 마이크로 그리드 게이트웨이의 이중 수준 리셋 관리 장치의 구성을 나타낸 도이다.
도 3은 본 발명의 실시예에 따른 신재생 에너지 관리 시스템을 위한 마이크로 그리드 게이트웨이의 이중 수준 리셋 관리 방법을 나타낸 흐름도이다.
도 4는 본 발명의 실시예에 따른 소프트웨어 워치독을 위한 의사 코드의 예시를 나타낸 도이다.
도 5는 본 발명의 실시예에 따른 워치독을 위한 GPIO 신호의 출력 패턴의 예시를 나타낸 도이다.
본 발명에서 사용되는 기술적 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아님을 유의해야 한다. 또한, 본 발명에서 사용되는 기술적 용어는 본 발명에서 특별히 다른 의미로 정의되지 않는 한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 의미로 해석되어야 하며, 과도하게 포괄적인 의미로 해석되거나, 과도하게 축소된 의미로 해석되지 않아야 한다. 또한, 본 발명에서 사용되는 기술적인 용어가 본 발명의 사상을 정확하게 표현하지 못하는 잘못된 기술적 용어일 때에는 당업자가 올바르게 이해할 수 있는 기술적 용어로 대체되어 이해되어야 할 것이다. 또한, 본 발명에서 사용되는 일반적인 용어는 사전에 정의되어 있는 바에 따라, 또는 전후 문맥상에 따라 해석되어야 하며, 과도하게 축소된 의미로 해석되지 않아야 한다.
또한, 본 발명에서 사용되는 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함한다. 본 발명에서 "구성된다" 또는 "포함한다" 등의 용어는 발명에 기재된 여러 구성 요소들 또는 여러 단계를 반드시 모두 포함하는 것으로 해석되지 않아야 하며, 그 중 일부 구성 요소들 또는 일부 단계들은 포함되지 않을 수도 있고, 또는 추가적인 구성 요소 또는 단계들을 더 포함할 수 있는 것으로 해석되어야 한다.
또한, 본 발명에서 사용되는 제 1, 제 2 등과 같이 서수를 포함하는 용어는 구성 요소들을 설명하는데 사용될 수 있지만, 구성 요소들은 용어들에 의해 한정되어서는 안 된다. 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제 1 구성 요소는 제 2 구성 요소로 명명될 수 있고, 유사하게 제 2 구성 요소도 제 1 구성 요소로 명명될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성 요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
또한, 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 발명의 사상을 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 발명의 사상이 제한되는 것으로 해석되어서는 아니 됨을 유의해야 한다.
도 1은 본 발명의 실시예에 따른 신재생 에너지 관리 시스템을 위한 마이크로 그리드 게이트웨이의 이중 수준 리셋 관리 장치(100)의 구성을 나타낸 블록도이다.
도 1에 도시한 바와 같이, 마이크로 그리드 게이트웨이의 이중 수준 리셋 관리 장치(100)는 MPU(110) 및 워치독 매니저(120)로 구성된다. 도 1에 도시된 마이크로 그리드 게이트웨이의 이중 수준 리셋 관리 장치(100)의 구성 요소 모두가 필수 구성 요소인 것은 아니며, 도 1에 도시된 구성 요소보다 많은 구성 요소에 의해 마이크로 그리드 게이트웨이의 이중 수준 리셋 관리 장치(100)가 구현될 수도 있고, 그보다 적은 구성 요소에 의해서도 마이크로 그리드 게이트웨이의 이중 수준 리셋 관리 장치(100)가 구현될 수도 있다.
상기 MPU(Main Processing Unit: 주 제어 장치)(110)는 상기 마이크로 그리드 게이트웨이의 이중 수준 리셋 관리 장치(100)의 전반적인 제어 기능을 실행한다.
또한, 상기 MPU(110)는 복수의 함수 중 어느 하나의 함수를 실행하기 전에, GPIO(General Purpose Input Output)(또는 GPIO 포트)(미도시)를 통해 제 1 트리거 신호(또는 제 1 프로브 신호/제 1 GPIO 신호/크기가 1로 설정된 신호)를 워치독 매니저(120)에 전달(또는 전송/출력)한다. 여기서, 상기 제 1 트리거 신호는 의사 코드(pseudo code) 형태일 수도 있다.
또한, 상기 어느 하나의 함수의 실행이 완료된 후, 상기 MPU(110)는 상기 GPIO를 통해 제 2 트리거 신호(또는 제 2 프로브 신호/제 2 GPIO 신호/크기가 0으로 설정된 신호)를 상기 워치독 매니저(120)에 전달(또는 전송/출력)한다.
이와 같이, 상기 MPU(110)는 특정 함수의 실행 전 및 실행 후에 각각의 트리거 신호를 상기 워치독 매니저(120)에 전달하여, 해당 함수가 정상 동작하는지 여부를 판단할 수 있는 해당 특정 함수와 관련한 GPIO 신호의 출력 패턴을 해당 워치독 매니저(120)에 전달할 수 있다.
또한, 도 2에 도시된 바와 같이, 상기 감시 기능의 효율을 강화하기 위해서 상기 MPU(110)는 복수로(또는 듀얼로) 구성할 수도 있다.
상기 워치독 매니저(watchdog manager)(120)는 상기 GPIO를 통해 상기 MPU(110)로부터 전달되는 특정 함수와 관련한 제 1 트리거 신호, 제 2 트리거 신호 등을 수신한다.
또한, 상기 워치독 매니저(120)는 상기 제 1 트리거 신호를 수신한 시점의 시각인 제 1 수신 시각, 상기 제 2 트리거 신호를 수신한 시점의 시각인 제 2 수신 시각 등을 각각 확인한다.
또한, 상기 워치독 매니저(120)는 상기 제 1 트리거 신호 및 상기 제 2 트리거 신호를 수신한 시점의 시각인 상기 제 1 수신 시각 및 제 2 수신 시각을 근거로 상기 제 1 트리거 신호 및 상기 제 2 트리거 신호에 따른 해당 함수와 관련한 GPIO 신호의 출력 패턴을 수집(또는 확인)한다.
또한, 상기 워치독 매니저(120)는 상기 수집된(또는 확인된) GPIO 신호의 출력 패턴과 해당 함수와 관련하여 미리 설정된 정상 패턴의 출력 패턴을 비교한다.
즉, 상기 워치독 매니저(120)는 상기 GPIO 신호의 출력 패턴이 상기 정상 패턴의 출력 패턴의 미리 설정된 오차 범위 이내에 존재하는지 여부를 비교한다.
상기 비교 결과, 상기 수집된(또는 확인된) GPIO 신호의 출력 패턴과 해당 함수와 관련하여 미리 설정된 정상 패턴의 출력 패턴이 일치하는 경우(또는 상기 GPIO 신호의 출력 패턴이 상기 정상 패턴의 출력 패턴의 미리 설정된 오차 범위 이내에 존재하는 경우), 상기 워치독 매니저(120)는 해당 함수가 정상 상태로 운영(또는 실행) 중인 것으로 확인하고, 상기 복수의 함수 중 다른 함수에 대한 GPIO 신호의 출력 패턴 수집 및 비교하는 과정을 수행한다.
또한, 상기 비교 결과, 상기 수집된(또는 확인된) GPIO 신호의 출력 패턴과 해당 함수와 관련하여 미리 설정된 정상 패턴의 출력 패턴이 일치하지 않는 경우(또는 상기 GPIO 신호의 출력 패턴이 상기 정상 패턴의 출력 패턴의 미리 설정된 오차 범위 이내에 존재하지 않는 경우/오차 범위를 벗어난 경우), 상기 워치독 매니저(120)는 해당 함수에 대해 문제가 있는 것으로 확인하고, 상기 마이크로 그리드 게이트웨이의 이중 수준 리셋 관리 장치(100)가 포함된 전체 시스템(또는 신재생 에너지 관리 시스템)(미도시)을 리셋(또는 초기화)한다.
이때, 상기 워치독 매니저(120)는 메시지를 관제 시스템(미도시) 또는 상기 MPU(110)에 전송하며, 해당 관제 시스템 또는 상기 MPU(110)에서 상기 마이크로 그리드 게이트웨이의 이중 수준 리셋 관리 장치(100)가 포함된 전체 시스템(미도시)을 리셋할 수도 있다.
이와 같이, 상기 워치독 매니저(120)는 MPU(Main Processing Unit), PMU(Power Management Unit), 기타 프로세싱 처리 유닛 등의 정상 동작 상태 파악을 위해 이중 수준 워치독(dual level watchdog)으로 구성할 수 있다.
또한, 이와 같이, 소프트웨어적인 오류 상황(예를 들어 예외 상황에 의해 상기 GPIO 신호의 출력 패턴과 관련해서 시간상으로 신호가 예측된 타이머 값(또는 정상 패턴의 출력 패턴)보다 더 출력되는 상황)은, ISR(Interrupt Service Routine)에 예외 상황이 발생하는 경우, 프로세스가 FIFO(First Input First Output) 버퍼 등의 플래그(flag)에 대한 대기 시간일 경우일 수 있다.
또한, 기존의 워치독은 하드웨어 관점에서의 워치독이 대부분으로, 하드웨어적인 오류가 발생하면, 자동으로 강제 리셋을 하여 시스템을 정상 상황으로 만들었으나, 다음과 같은 예외 상황에서는 대응이 어려운 문제가 있다.
1. 즉, 통신 장비(미도시) 특히, 게이트웨이는 다양한 센서에서 입력되는 다양한 프로토콜을 정리하여, 상위 서버(미도시)로 중계 전송하는 기능을 수행한다. 이 때문에 여러 개의 프로세스가 동시 사용된다.
예를 들어, 지그비 프로세스(ZigBee process), RS 485 프로세스, 블루투스 프로세스(Bluetooth process), 지웨이브 프로세스(Z-wave process) 등의 복수의 프로세스가 동시에 사용되고 있으며, 이 프로세스 중 어느 하나의 자원 할당에 문제가 발생하면(또는 메모리 반납 없이 할당만을 지속하면), 메모리 할당 폭주가 일어나 다른 프로세스의 정상 유무와는 관계없이 시스템이 제대로 동작하지 않게 된다.
2. 또한, I/O 플래그 대기 상태(예를 들어 단말 장치의 통신에서 통신은 성공하였으나, 통신 디바이스와 메인 프로세스 간에 FIFO full 검사 문제로(또는 데이터의 파편화 적재로) 대기 상태)로 가게 되면, 프로세스가 계속 대기 상태로 빠져 정상 동작이 문제가 된다.
3. 또한, 낸드 플래시의 내구성(endurance)에 의해 쓰기 동작의 횟수가 제한되고 있고 검품이 완벽하지 못해 발생하는 배드 블록(bad block)에 의해, 낸드 플래시의 특정 페이지에 지속적인 쓰기 동작 오류가 발생할 때 루틴 오류를 보고하고 대기 상태가 되는 낸드 플래시 문제가 있다.
예를 들어, 한전 AMI 검침 데이터의 경우, 낸드에 검침 데이터(또는 중요 데이터라 판단해서 RAM에 저장하지 않음)를 저장하고, 그 검침 데이터를 읽기 위해 연동하는 프로세스가 존재하며, 쓰기 완료가 안 되면 읽기 대기를 하는 낸드 플래시 문제가 발생할 수 있다.
4. 또한, 관제 센터(미도시)에서 잘못된 의도로 복잡도가 높은 연산을 동작시키게 하거나 부하가 많은 동작을 수행하는 경우가 발생한다.
이와 같이, 하드웨어적인 처리가 어렵고 소프트웨어적인 접근으로 해결해야 하는 경우, 본 발명에 따른 하드웨어와 소프트웨어 두 가지 방법을 모두 사용하여 시스템이 통제 불능 상태가 됐을 때 자동으로 초기화되도록 구성할 수 있다.
즉, 프로세싱 파워와 메모리에 대한 그리고 외부 장치와의 연계에서 발생할 수 있는 논리적 오류에 대해서 관리할 수 있다.
또한, 상기 관제 시스템(또는 원격지/로컬 서버)은 미리 설정된 주기로 핑 신호(ping signal)를 MPU, PMU, 기타 프로세싱 처리 유닛 등에 전송하고, 상기 전송된 핑 신호에 대한 응답 신호를 수신한다.
또한, 상기 전송되는 핑 신호에 대한 응답 신호를 미리 설정된 횟수 이상 수신하지 못하는 경우, 상기 관제 시스템은 해당 MPU, PMU, 기타 프로세싱 처리 유닛 등에 문제가 있는 것으로 판단하고, 해당 마이크로 그리드 게이트웨이의 이중 수준 리셋 관리 장치(100)가 포함된 전체 시스템을 리셋할 수도 있다.
본 발명의 실시예에서는, 상기 워치독 매니저(120)가 상기 MPU(110)와 별도로 구성되는 것을 설명하고 있으나, 이에 한정되는 것은 아니며, 상기 워치독 매니저(120)는 상기 MPU(110)의 일부 구성 요소로서 상기 MPU(110) 내부에 구성할 수도 있다.
즉, 상기 워치독 매니저(120)의 기능은 상기 MPU(110)에 의해서 수행될 수도 있다.
이와 같이, 하드웨어적인 결함 이외에 소프트웨어적인 결함 확인 시 전체 시스템에 대한 리셋 기능을 수행할 수 있다.
이하에서는, 본 발명에 따른 신재생 에너지 관리 시스템을 위한 마이크로 그리드 게이트웨이의 이중 수준 리셋 관리 방법을 도 1 내지 도 5를 참조하여 상세히 설명한다.
도 3은 본 발명의 실시예에 따른 신재생 에너지 관리 시스템을 위한 마이크로 그리드 게이트웨이의 이중 수준 리셋 관리 방법을 나타낸 흐름도이다.
먼저, MPU(110)는 복수의 함수 중 어느 하나의 함수를 실행하기 전에, GPIO(미도시)를 통해 제 1 트리거 신호(또는 제 1 프로브 신호/제 1 GPIO 신호/크기가 1로 설정된 신호)를 워치독 매니저(120)에 전달(또는 전송/출력)한다.
일 예로, 도 4에 도시된 바와 같이, 상기 MPU(110)는 f1 함수를 실행하기 전에 해당 f1 함수가 정상 동작하는지 여부를 판단하기 위한 제 1 프로브 신호(예를 들어 크기가 1로 설정된 제 1 프로브 신호)를 상기 GPIO를 통해 상기 워치독 매니저(120)에 전달한다(S310).
이후, 상기 워치독 매니저(120)는 상기 GPIO를 통해 전달되는 제 1 트리거 신호를 수신한다.
또한, 상기 워치독 매니저(120)는 상기 제 1 트리거 신호를 수신한 시점의 시각인 제 1 수신 시각을 확인한다.
일 예로, 상기 워치독 매니저(120)는 상기 GPIO를 통해 전달되는 제 1 프로브 신호를 수신하며, 해당 제 1 프로브 신호를 수신한 제 1 수신 시각을 확인한다(S320).
이후, 상기 MPU(110)는 상기 어느 하나의 함수의 실행이 완료된 후, 상기 GPIO를 통해 제 2 트리거 신호(또는 제 2 프로브 신호/제 2 GPIO 신호/크기가 0으로 설정된 신호)를 상기 워치독 매니저(120)에 전달(또는 전송/출력)한다.
일 예로, 상기 도 4에 도시된 바와 같이, 상기 MPU(110)는 f1 함수를 실행한 후에, 해당 f1 함수가 정상 동작하는지 여부를 판단하기 위한 제 2 프로브 신호(예를 들어 크기가 0으로 설정된 제 2 프로브 신호)를 상기 GPIO를 통해 상기 워치독 매니저(120)에 전달한다(S330).
이후, 상기 워치독 매니저(120)는 상기 GPIO를 통해 전달되는 제 2 트리거 신호를 수신한다.
또한, 상기 워치독 매니저(120)는 상기 제 2 트리거 신호를 수신한 시점의 시각인 제 2 수신 시각을 확인한다.
일 예로, 상기 워치독 매니저(120)는 상기 GPIO를 통해 전달되는 제 2 프로브 신호를 수신하며, 해당 제 2 프로브 신호를 수신한 제 2 수신 시각을 확인한다(S340).
이후, 상기 워치독 매니저(120)는 상기 제 1 트리거 신호 및 상기 제 2 트리거 신호를 수신한 시점의 시각인 상기 제 1 수신 시각 및 제 2 수신 시각을 근거로 상기 제 1 트리거 신호 및 상기 제 2 트리거 신호에 따른 해당 함수와 관련한 GPIO 신호의 출력 패턴을 수집(또는 확인)한다.
일 예로, 도 5에 도시된 바와 같이, 상기 워치독 매니저(120)는 상기 f1 함수와 관련한 제 1 GPIO 신호의 출력 패턴(510)을 수집하고, f2 함수와 관련한 제 2 GPIO 신호의 출력 패턴(520)을 수집하고, f3 함수와 관련한 제 3 GPIO 신호의 출력 패턴(530)을 수집한다(S350).
이후, 상기 워치독 매니저(120)는 상기 수집된(또는 확인된) GPIO 신호의 출력 패턴과 해당 함수와 관련하여 미리 설정된 정상 패턴의 출력 패턴을 비교한다.
일 예로, 상기 도 5에 도시된 바와 같이, 상기 워치독 매니저(120)는 상기 수집된 f1 함수와 관련한 제 1 GPIO 신호의 출력 패턴(실선)(510)과 상기 f1 함수와 관련하여 미리 설정된 정상 패턴의 출력 패턴(점선)(540)을 비교한다.
다른 일 예로, 상기 도 5에 도시된 바와 같이, 상기 워치독 매니저(120)는 상기 수집된 f2 함수와 관련한 제 2 GPIO 신호의 출력 패턴(실선)(520)과 상기 f2 함수와 관련하여 미리 설정된 정상 패턴의 출력 패턴(점선)(550)을 비교한다(S360).
상기 비교 결과, 상기 수집된(또는 확인된) GPIO 신호의 출력 패턴과 해당 함수와 관련하여 미리 설정된 정상 패턴의 출력 패턴이 일치하는 경우(또는 상기 GPIO 신호의 출력 패턴이 상기 정상 패턴의 출력 패턴의 미리 설정된 오차 범위 이내에 존재하는 경우), 상기 워치독 매니저(120)는 해당 함수가 정상 상태로 운영(또는 실행) 중인 것으로 확인하고, 상기 복수의 함수 중 다른 함수에 대한 GPIO 신호의 출력 패턴 수집 및 비교하는 과정을 수행한다.
일 예로, 상기 도 5에 도시된 바와 같이, 상기 수집된 f1 함수와 관련한 제 1 GPIO 신호의 출력 패턴(실선)(510)과 상기 f1 함수와 관련하여 미리 설정된 정상 패턴의 출력 패턴(점선)(540)이 일치(또는 상기 제 1 GPIO 신호의 출력 패턴(510)의 폭과 상기 정상 패턴의 출력 패턴(540)의 폭이 일치)할 때, 상기 워치독 매니저(120)는 해당 f1 함수가 정상적으로 동작하고 있는 것으로 판단하여, 상기 복수의 함수 중에서 f2 함수에 대한 GPIO 신호의 출력 패턴 수집 및 비교하는 과정을 수행한다(S370).
또한, 상기 비교 결과, 상기 수집된(또는 확인된) GPIO 신호의 출력 패턴과 해당 함수와 관련하여 미리 설정된 정상 패턴의 출력 패턴이 일치하지 않는 경우(또는 상기 GPIO 신호의 출력 패턴이 상기 정상 패턴의 출력 패턴의 미리 설정된 오차 범위 이내에 존재하지 않는 경우/오차 범위를 벗어난 경우), 상기 워치독 매니저(120)는 해당 함수에 대해 문제가 있는 것으로 확인하고, 상기 마이크로 그리드 게이트웨이의 이중 수준 리셋 관리 장치(100)가 포함된 전체 시스템(미도시)을 리셋한다.
이와 같이, 소프트웨어적인 오류 상황(예를 들어 예외 상황에 의해 상기 GPIO 신호의 출력 패턴과 관련해서 시간상으로 신호가 예측된 타이머 값(또는 정상 패턴의 출력 패턴)보다 더 출력되는 상황)은, ISR에 예외 상황이 발생하는 경우, 프로세스가 FIFO 버퍼 등의 플래그에 대한 대기 시간일 경우일 수 있다.
일 예로, 상기 도 5에 도시된 바와 같이, 상기 수집된 f2 함수와 관련한 제 2 GPIO 신호의 출력 패턴(실선)(520)과 상기 f2 함수와 관련하여 미리 설정된 정상 패턴의 출력 패턴(점선)(550)이 일치하지 않을 때(또는 상기 제 2 GPIO 신호의 출력 패턴의 구간/시간이 미리 설정된 정상 패턴의 출력 패턴의 구간보다 클 때, 상기 제 2 GPIO 신호의 출력 패턴(520)의 폭과 상기 정상 패턴의 출력 패턴(550)의 폭이 일치하지 않을 때), 상기 워치독 매니저(120)는 해당 f2 함수가 비정상적으로 동작하고 있는 것으로 판단하여, 상기 워치독 매니저(120)가 포함된 전체 시스템을 리셋하도록 제어한다(S380).
본 발명의 실시예는 앞서 설명된 바와 같이, 하드웨어적인 결함 이외에 소프트웨어적인 결함 확인 시 전체 시스템에 대한 리셋 기능을 수행하여, 시스템의 정상 작동 여부를 판단하여 시스템에 고장이 발생하더라도 유지 보수를 위한 인력이 현장에 도착하여 조치를 취할 때까지 안정적 운용을 도우며, 게이트웨이의 안정성을 높일 수 있다.
전술된 내용은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
본 발명은 하드웨어적인 결함 이외에 소프트웨어적인 결함 확인 시 전체 시스템에 대한 리셋 기능을 수행함으로써, 시스템의 정상 작동 여부를 판단하여 시스템에 고장이 발생하더라도 유지 보수를 위한 인력이 현장에 도착하여 조치를 취할 때까지 안정적 운용을 도우며, 게이트웨이의 안정성을 높일 수 있는 것으로, 고장 안전 설계 분야, 신재생 에너지 관리 분야, 마이크로 그리드 게이트웨이 분야 등에서 광범위하게 이용될 수 있다.
100: 마이크로 그리드 게이트웨이의 이중 수준 리셋 관리 장치
110: MPU 120: 워치독 매니저

Claims (7)

  1. 신재생 에너지 관리 시스템을 위한 마이크로 그리드 게이트웨이의 이중 수준 리셋 관리 방법에 있어서,
    MPU(Main Processing Unit)를 통해, 복수의 함수 중 어느 하나의 함수를 실행하기 전에, GPIO(General Purpose Input Output)를 통해 제 1 트리거 신호를 전달하는 단계;
    워치독 매니저(watchdog manager)를 통해, 상기 MPU로부터 전달되는 제 1 트리거 신호를 수신하는 단계;
    상기 MPU를 통해, 상기 어느 하나의 함수의 실행이 완료된 후, 상기 GPIO를 통해 제 2 트리거 신호를 상기 워치독 매니저에 전달하는 단계;
    상기 워치독 매니저를 통해, 상기 MPU로부터 전달되는 제 2 트리거 신호를 수신하는 단계;
    상기 워치독 매니저를 통해, 상기 제 1 트리거 신호 및 상기 제 2 트리거 신호에 따른 상기 함수와 관련한 GPIO 신호의 출력 패턴을 수집하는 단계;
    상기 워치독 매니저를 통해, 상기 수집된 GPIO 신호의 출력 패턴과 상기 함수와 관련하여 미리 설정된 정상 패턴의 출력 패턴을 비교하는 단계; 및
    상기 비교 결과, 상기 수집된 GPIO 신호의 출력 패턴과 상기 함수와 관련하여 미리 설정된 정상 패턴의 출력 패턴이 일치하지 않을 때, 상기 워치독 매니저를 통해, 상기 워치독 매니저가 포함된 전체 시스템을 리셋하는 단계를 포함하는 마이크로 그리드 게이트웨이의 이중 수준 리셋 관리 방법.
  2. 제 1 항에 있어서,
    상기 비교하는 단계는,
    상기 GPIO 신호의 출력 패턴이 상기 정상 패턴의 출력 패턴의 미리 설정된 오차 범위 이내에 존재하는지 여부를 비교하는 것을 특징으로 하는 마이크로 그리드 게이트웨이의 이중 수준 리셋 관리 방법.
  3. 제 1 항에 있어서,
    상기 비교 결과, 상기 수집된 GPIO 신호의 출력 패턴과 상기 함수와 관련하여 미리 설정된 정상 패턴의 출력 패턴이 일치할 때, 상기 복수의 함수 중 다른 함수에 대한 GPIO 신호의 출력 패턴을 수집하는 단계를 더 포함하는 것을 특징으로 하는 마이크로 그리드 게이트웨이의 이중 수준 리셋 관리 방법.
  4. 신재생 에너지 관리 시스템을 위한 마이크로 그리드 게이트웨이의 이중 수준 리셋 관리 장치에 있어서,
    복수의 함수 중 어느 하나의 함수를 실행하기 전에, GPIO를 통해 제 1 트리거 신호를 전달하고, 상기 어느 하나의 함수의 실행이 완료된 후, 상기 GPIO를 통해 제 2 트리거 신호를 전달하는 MPU; 및
    상기 MPU로부터 각각 전달되는 상기 제 1 트리거 신호 및 상기 제 2 트리거 신호에 따른 상기 함수와 관련한 GPIO 신호의 출력 패턴을 수집하고, 상기 수집된 GPIO 신호의 출력 패턴과 상기 함수와 관련하여 미리 설정된 정상 패턴의 출력 패턴을 비교하고, 상기 비교 결과, 상기 수집된 GPIO 신호의 출력 패턴과 상기 함수와 관련하여 미리 설정된 정상 패턴의 출력 패턴이 일치하지 않을 때, 상기 MPU가 포함된 전체 시스템을 리셋하는 워치독 매니저를 포함하는 마이크로 그리드 게이트웨이의 이중 수준 리셋 관리 장치.
  5. 제 4 항에 있어서,
    상기 워치독 매니저는,
    상기 GPIO 신호의 출력 패턴이 상기 정상 패턴의 출력 패턴의 미리 설정된 오차 범위 이내에 존재하는지 여부를 비교하는 것을 특징으로 하는 마이크로 그리드 게이트웨이의 이중 수준 리셋 관리 장치.
  6. 제 4 항에 있어서,
    상기 워치독 매니저는,
    상기 비교 결과, 상기 수집된 GPIO 신호의 출력 패턴과 상기 함수와 관련하여 미리 설정된 정상 패턴의 출력 패턴이 일치할 때, 상기 복수의 함수 중 다른 함수에 대한 GPIO 신호의 출력 패턴을 수집하는 것을 특징으로 하는 마이크로 그리드 게이트웨이의 이중 수준 리셋 관리 장치.
  7. 제 4 항에 있어서,
    상기 워치독 매니저는,
    상기 MPU 내부에 구성하는 것을 특징으로 하는 마이크로 그리드 게이트웨이의 이중 수준 리셋 관리 장치.
KR1020160044092A 2016-04-11 2016-04-11 신재생 에너지 관리 시스템을 위한 마이크로 그리드 게이트웨이의 이중 수준 리셋 관리 장치 및 그 방법 KR101655282B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160044092A KR101655282B1 (ko) 2016-04-11 2016-04-11 신재생 에너지 관리 시스템을 위한 마이크로 그리드 게이트웨이의 이중 수준 리셋 관리 장치 및 그 방법
US15/140,055 US20170293274A1 (en) 2016-04-11 2016-04-27 Apparatus for managing dual level reset of microgrid gateway for new regeneration energy management system and method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160044092A KR101655282B1 (ko) 2016-04-11 2016-04-11 신재생 에너지 관리 시스템을 위한 마이크로 그리드 게이트웨이의 이중 수준 리셋 관리 장치 및 그 방법

Publications (1)

Publication Number Publication Date
KR101655282B1 true KR101655282B1 (ko) 2016-09-07

Family

ID=56950022

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160044092A KR101655282B1 (ko) 2016-04-11 2016-04-11 신재생 에너지 관리 시스템을 위한 마이크로 그리드 게이트웨이의 이중 수준 리셋 관리 장치 및 그 방법

Country Status (2)

Country Link
US (1) US20170293274A1 (ko)
KR (1) KR101655282B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109445980A (zh) * 2018-12-04 2019-03-08 中国航空工业集团公司西安航空计算技术研究所 一种基于x86架构的民用机载模块看门狗设计方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150276253A1 (en) * 2008-10-08 2015-10-01 Rey Montalvo Method and system for fully automated enterprise control of local power usage
CN113676400B (zh) * 2021-08-17 2022-07-15 国网湖南省电力有限公司 用于环保数据采集设备物联接入的云网关系统

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008152678A (ja) * 2006-12-19 2008-07-03 Fujitsu Ten Ltd 電子制御装置
JP2010224759A (ja) * 2009-03-23 2010-10-07 Fujitsu Ten Ltd 電子制御装置、異常監視方法
KR101097458B1 (ko) 2009-11-09 2011-12-23 한국전기연구원 마이크로그리드 시스템 및 정지형 스위치의 부하제어 방법
JP2012242921A (ja) * 2011-05-17 2012-12-10 Funai Electric Co Ltd リセット回路
KR101375812B1 (ko) * 2012-09-24 2014-03-20 한국전력공사 마이크로그리드의 분산전원 제어 장치 및 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9675756B2 (en) * 2011-12-21 2017-06-13 Deka Products Limited Partnership Apparatus for infusing fluid

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008152678A (ja) * 2006-12-19 2008-07-03 Fujitsu Ten Ltd 電子制御装置
JP2010224759A (ja) * 2009-03-23 2010-10-07 Fujitsu Ten Ltd 電子制御装置、異常監視方法
KR101097458B1 (ko) 2009-11-09 2011-12-23 한국전기연구원 마이크로그리드 시스템 및 정지형 스위치의 부하제어 방법
JP2012242921A (ja) * 2011-05-17 2012-12-10 Funai Electric Co Ltd リセット回路
KR101375812B1 (ko) * 2012-09-24 2014-03-20 한국전력공사 마이크로그리드의 분산전원 제어 장치 및 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109445980A (zh) * 2018-12-04 2019-03-08 中国航空工业集团公司西安航空计算技术研究所 一种基于x86架构的民用机载模块看门狗设计方法
CN109445980B (zh) * 2018-12-04 2023-09-05 中国航空工业集团公司西安航空计算技术研究所 一种基于x86架构的民用机载模块看门狗设计方法

Also Published As

Publication number Publication date
US20170293274A1 (en) 2017-10-12

Similar Documents

Publication Publication Date Title
KR101552852B1 (ko) ３중화 디지털 보호 계전기 및 그 운영 방법
KR101655282B1 (ko) 신재생 에너지 관리 시스템을 위한 마이크로 그리드 게이트웨이의 이중 수준 리셋 관리 장치 및 그 방법
CN102130784B (zh) 基于以太网的电源装置的通信错误监控系统及其方法
CN102005736B (zh) 一种继电保护设备健康状况在线监测方法
CN104440923B (zh) 一种用于机器人的急停信号控制系统及其机器人
JP2006209523A (ja) 情報処理装置および情報処理方法
KR101022606B1 (ko) 원자력 발전소의 디지털 신호 전자제어 처리를 위한 장치 및 방법
CA2773370C (en) A method and system to validate wired sensors
US20150025700A1 (en) Apparatus and method remotely monitoring building state
CN105138495A (zh) 内嵌微控制器的arinc659总线控制器
CN111123007A (zh) 一种变电站雪崩测试方法、系统及终端设备
CN110569988A (zh) 一种支付机具故障处理系统及处理方法
CN111123009A (zh) 一种基于scd文件的智能变电站雪崩测试方法、系统及终端设备
CN107102633B (zh) 一种配电终端故障自诊断方法及系统
EP3316261A1 (en) Control system for the safety of nuclear power plant
US9565583B2 (en) Monitoring device and monitoring system
KR101655284B1 (ko) 무인 관리 안정성을 개선한 마이크로 그리드 게이트웨이 및 그의 제어 방법
CN202766131U (zh) 桥吊电气房智能报警系统
CN115267431A (zh) 一种环网故障检测方法、装置、电子设备和存储介质
CN104914853A (zh) 一种主辅控制器切换时间的测量方法及系统
EP3981110B1 (en) Power outage and restoration detection for multi-meter nodes in a mesh network
Damchi et al. Determination of the optimum routine and self‐checking test time intervals for power system protection considering remote back‐up protection system failure
CN109067567B (zh) 一种网络通信中断诊断方法
Wang et al. Reliability of wireless sensor networks subject to phase-dependent probabilistic competing failures
CN110501993A (zh) 一种机载悬挂投放装置状态监测方法

Legal Events

Date Code Title Description
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190822

Year of fee payment: 4