KR101653673B1

KR101653673B1 - 인터록 회로용 자기 진단 기능을 갖는 인터록 검출기, 및 인터록 검출기의 자기 진단 방법

Info

Publication number: KR101653673B1
Application number: KR1020147030145A
Authority: KR
Inventors: 토마스 쉐들리히
Original assignee: 로베르트 보쉬 게엠베하; 삼성에스디아이 주식회사
Priority date: 2012-03-28
Filing date: 2013-03-11
Publication date: 2016-09-02
Also published as: WO2013143828A2; US9733303B2; KR20140139102A; DE102012204960A1; CN104203635A; CN104203635B; WO2013143828A3; US20150331041A1

Abstract

본 발명에 따르는 인터록 검출기(50)는 제1 입력단(48), 출력단(46), 인터록 검출기(50)의 제1 입력단(48)과 연결되는 제1 및 제2 입력단을 갖는 차동 증폭기(20), 및 차동 증폭기(20)의 출력단과 연결되는 입력단과 인터록 검출기(50)의 출력단(46)과 연결되는 출력단을 갖는 비교기 회로(10)를 포함한다. 인터록 검출기(50)는 진단 신호를 공급받기 위한 적어도 하나의 제2 입력단(41, 42, 43, 44)을 포함하며, 적어도 하나의 제2 입력단(41, 42, 43, 44)은 비교기 회로(10)와 차동 증폭기(20) 사이에서 비교기 회로(10)의 입력단과 연결되고, 그리고/또는 인터록 검출기(50)의 제1 입력단(48)과 차동 증폭기(20) 사이에서 차동 증폭기(20)의 제1 또는 제2 입력단들 중 하나의 입력단과 연결된다. 본 발명은 상응하는 방법 및 상응하는 인터록 검출기 시스템에 관한 것이다.

Description

인터록 회로용 자기 진단 기능을 갖는 인터록 검출기, 및 인터록 검출기의 자기 진단 방법{Interlock detector with self-diagnosis function for an interlock circuit, and method for the self-diagnosis of the interlock detector}

본 발명은 인터록 회로를 위해 배터리 제어 유닛 내에서 구현되고 인터록 회로가 차단되고 외부 (생성기) 신호들이 인가되지 않을 때에도 자기 자신의 기능 검사/진단을 가능하게 하는 인터록 검출기에 관한 것이다.

DE 10 2010 031 456으로부터는 안전과 관련하여 전기 회로망을 차단하기 위한 방법이 공지되었으며, 이 방법의 경우 (안전 라인 루프, 인터록 또는 파일럿 라인 내지 인터록 또는 파일럿 회로로도 명명되는) 인터록 회로가 이용되며, 이 인터록 회로가 차단될 때, 활전 상태인 부품들에 의한 인적 위해가 우려된다면, 전기 회로망에 속하는 전기 에너지원이 차단되거나, 또는 전기 회로망으로부터 분리된다.

따라서 60볼트를 초과하는 정격 전압을 갖는, 예컨대 차량 내 전기 회로망들에서는 신호 루프로서 형성되는 인터록 회로가 이용된다. 소위 인터록 신호의 생성은 일반적으로 전기 회로망에 전류를 공급하는 에너지원(예: 배터리) 내의 소위 인터록 생성기를 통해 수행된다. 신호는 전기 회로망 내의 모든 플러그 및 회로망에 연결된 모든 컴포넌트를 통해, 다시 말하면 소위 패시브 및/또는 액티브 인터록 노드들(interlock node)을 경유하여 전달된다. 이 경우, 시스템은, 활전 상태인 부품들에 대한 접근을 방지하는 커버 또는 플러그 타입 커넥터가 개방될 때 강제적으로 인터록 회로가 차단되도록 형성된다. 신호의 평가는, 에너지원으로 작용하는, 회로망 내의 모든 노드(node)에서 수행된다. 인터록 회로의 차단 동안, 상기 컴포넌트들 각각은 회로망으로의 에너지 공급을 차단하고 경우에 따라 회로망의 방전을 실행한다. 인터록 회로의 차단과 인터록 회로를 통해 보호되는 회로망의 차단 사이에 일반적으로 필요한 시간은 1초 미만의 범위이다.

정기적으로 상기 인터록 회로의 단부에서, 또는 다른 위치에도, 배터리 제어 유닛 내에 실현되어 인터록 신호를 평가하고 그에 따른 평가 결과를 배터리 제어 유닛으로 공급하는 인터록 검출기가 위치된다.

도 1에는, 종래 기술에 따르는 인터록 검출 시스템에서 실현되는 상기 인터록 검출기의 기본 회로도가 도시되어 있다. 이 경우, 인터록 검출기(50)는 인터록 회로(60) 및 마이크로 프로세서(30)에 연결된다. 인터록 회로(60)에서 인터록 생성기(40)에 의해 인터록 신호(26)가 생성되며, 이 인터록 신호는 인터록 회로(60) 내의 인터록 회로 저항기(14), 측정 저항기(4) 및 선택에 따른 추가의 액티브 및/또는 패시브 인터록 노드들(7)을 경유하여 전달된다. 인터록 회로(60)의 측정 저항기(4)를 경유하면서, 인터록 신호(26)는 정의된 전압 강하를 야기한다. 상기 정의된 전압 강하는, 2개의 입력 분기와 피드백 분기에 각각 저항기(3, 6, 8)를 포함하는 연산 증폭기(12)로 구성되는 차동 증폭기(20)를 통해 픽업되며, 경우에 따라서는 연산 증폭기(12)의 일측 입력 분기에서 오프셋 전압(Uref1)에 의해 평가할 신호 레벨에 적합하게 조정되어 증폭된다. 증폭된 신호는 차동 증폭기(20)의 출력단(13)을 통해 비교기 회로(10)로 공급된다. 비교기 회로(10)는 2개의 연산 증폭기(16, 18)로 구성되고, 일측 연산 증폭기(16)의 입력단은 타측 연산 증폭기(18)의 입력단과 연결된다. 차동 증폭기(20)로부터 상기 링크(13)로 전달되는 신호는, 비교기 회로(10)의 제1 연산 증폭기(16)에 의해, 연산 증폭기(16)의 연결되지 않은 입력단으로 공급되는 상한값(Uref2)과 비교된다. 비교의 평가 동안 그 결과로 발생하는 신호는 비교기 회로(10)의 연산 증폭기(16)의 출력단(9)을 통해 직접적으로 마이크로 프로세서(30)로 공급된다. 차동 증폭기(20)로부터 링크(13)로 전달되는 신호는, 비교기 회로(10)의 제2 연산 증폭기(18)에 의해, 연산 증폭기(18)의 연결되지 않은 입력단으로 공급되는 하한값(Uref3)과 비교된다. 비교의 평가 동안 그 결과로 발생하는 신호는 비교기 회로(10)의 연산 증폭기(18)의 출력단(24)을 통해 직접적으로 마이크로 프로세서(30)로 공급된다. 그 다음, 상기 마이크로 프로세서 내에서, 수신된 신호들은 시간 간격 이내에 평가되고 설정값과 비교된다.

본 발명에 따르는 인터록 검출기는 인터록 생성기의 출력 신호를 공급받기 위한 제1 입력단과, 마이크로 프로세서로 출력 신호를 제공하기 위한 출력단과, 인터록 검출기의 제1 입력단과 연결되는 제1 및 제2 입력단을 갖는 차동 증폭기와, 차동 증폭기의 출력단과 연결되는 입력단과 인터록 검출기의 출력단과 연결되는 출력단을 갖는 비교기 회로를 포함한다. 인터록 검출기는 진단 신호를 공급받기 위한 적어도 하나의 제2 입력단을 포함하며, 적어도 하나의 제2 입력단은, 상기 비교기 회로와 상기 차동 증폭기 사이에서 상기 비교기 회로의 입력단에 연결되는 제1 진단 신호 입력단, 상기 제1 입력단과 상기 차동 증폭기 사이에서 상기 차동 증폭기의 제1 및 제2 입력단들에 각각 연결되는 제2 및 제3 진단 신호 입력단들, 또는 상기 제1 진단 신호 입력단과 상기 제2 및 제3 진단 신호 입력단들을 포함한다.

본 발명에 따르는 인터록 검출기의 장점은, 인터록 회로 또는 인터록 생성기와 인터록 검출기의 연결이 존재하지 않고도, 인터록 검출기의 제2 입력단들을 통해 진단 신호들을 공급하는 것으로 개별 컴포넌트들 또는 전체 인터록 검출기의 작동 신뢰성 내지 무결성을 점검할 수 있다는 것이다. 인터록 검출기의 회로 부재들은 개별적으로, 그리고 지속적으로 진단 신호들을 통해 자극받을 수 있고 이렇게 회로 부재들의 기능성 내지 그 무결성이 점검될 수 있다. 그에 따라 검사를 목적으로 인터록 생성기와 인터록 검출기의 상호 작용은 불필요해지며, 인터록 검출기의 기능은, 배터리가 분해된 상태에서도, 다시 말하면 인터록 회로가 개방된 경우에도 점검될 수 있다.

바람직한 실시예에서, 인터록 검출기는 복수, 바람직하게는 4개의 제2 입력단을 포함하며, 이 입력단들 중 2개의 입력단은 인터록 검출기의 제1 입력단과 차동 증폭기 사이에서 차동 증폭기의 제1 또는 제2 입력단과 연결된다. 세 번째 제2 입력단은 차동 증폭기의 제1 또는 제2 입력단을 통해 인터록 검출기의 제1 입력단과 연결되거나, 또는 인터록 검출기의 제1 입력단과 차동 증폭기의 입력단들 사이의 연결 부재와 연결된다. 나머지 제2 입력단은 비교기 회로와 차동 증폭기 사이에서 비교기 회로의 입력단과 연결되거나, 또는 비교기 회로와 차동 증폭기 사이의 연결 부재와 연결된다. 상기 실시예에 의해, 비교기 회로의 비교기 임계값들이 적은 단계들로 목표한 바대로 제어될 수 있고 이렇게 비교기 회로의 기능이 정확히 점검될 수 있다. 추가 진단 신호들에 의해, 예컨대 차동 증폭기 및 인터록 검출기의 입력단들은 작동 신뢰성에 대해 점검될 수 있고, 대체되거나 보충되는 방식으로 진단 신호를 통해, 차동 증폭기의 입력단에 공급되는 오프셋 전압도 함께 검사에 포함될 수 있다. 인터록 검출기의 제2 입력단과 그 제1 입력단 사이의 링크를 통해, 일 실시예에 따라 측정 저항기와 차동 증폭기의 두 입력단을 통해 실현될 수 있는 인터록 검출기의 제1 입력단은, 작동 신뢰성 내지 무결성에 대해 점검될 수 있다.

바람직하게는 비교기 회로의 입력단과 차동 증폭기의 출력단 사이의 연결은 비교기 회로의 진단을 위해 추가 스위칭 수단을 통해 차단된다.

바람직하게는 비교기 회로의 입력단과 차동 증폭기의 출력단 사이의 연결을 차단하기 위한 추가 스위칭 수단은 차동 증폭기의 출력단 하류에, 그리고 비교기 회로의 입력단과 제2 입력단의 링크의 상류에 위치한다. 비교기 회로의 입력단과 차동 증폭기의 출력단 사이에서 스위칭 수단을 개방하는 것을 통해, 비교기 회로의 입력단 내로 공급되는 진단 신호는 차동 증폭기에 의해, 또는 차동 증폭기로부터 개시되는 간섭 신호들에 의해 영향을 받지 않는 점이 보장될 수 있다.

바람직한 실시예에서, 인터록 검출기의 제2 입력단들과 비교기 회로의 입력단 및/또는 차동 증폭기의 입력단들 또는 인터록 검출기의 제1 입력단 사이의 전기 연결 경로들은 각각 적어도 하나의 스위칭 수단을 구비한다. 상기 회로 장치는, 전기 연결 경로들 내에서 스위칭 수단들의 개방 또는 폐쇄를 통해 축소되거나 확대될 수 있는 큰 진단 범위를 제공한다. 다시 말해, 스위칭 수단들의 폐쇄에 의해, 개별 진단 신호들이 추가로 접속되어 다른 진단 신호들과 중첩될 수 있는 반면에, 스위칭 수단들의 개방을 통해서는 정해진 진단 신호들이 진단에서 제외될 수 있다.

바람직하게는 차동 증폭기의 입력단은 오프셋 전압을 인가하기 위한 추가 단자를 포함한다. 상기 오프셋 전압을 통해, 차동 증폭기의 입력 신호는 비교기 회로에 의해 평가될 정해진 신호 레벨에 적합하게 조정될 수 있다.

바람직하게는 인터록 검출기의 출력단은, 마이크로 프로세서와 직접 연결되어 있는, 비교기 회로의 두 출력단을 통해 형성된다. 상기 실현의 장점은, 신호들이 중간 유닛들에서 "재처리"되지 않아도 되면서도, 마이크로 프로세서로 비교기 회로의 출력 신호들의 직접적인 저손실 전송이 가능하다는 점에 있다. 그에 따라, 예컨대 기준 신호와 차동 증폭기에서 수신받은 신호의 비교는 비교기 회로 내에서 완전하게 수행되며, 그럼으로써 마이크로 프로세서에서 계산 요건이 감소된 상태로 유지되며, 이는 마이크로 프로세서의 실현을 위한 비용 및 공간을 절약한다.

바람직한 실시예에서, 인터록 회로와, 인터록 생성기와, 인터록 검출기와, 마이크로 프로세서를 포함하는 인터록 검출기 시스템이 실현되며, 인터록 검출기의 제1 입력단은 인터록 생성기와 연결되고 인터록 검출기의 출력단은 인터록 검출기의 출력 신호들을 평가하기 위한 마이크로 프로세서와 연결되고, 마이크로 프로세서는 인터록 검출기를 진단하기 위한 신호를 제공하기 위해 인터록 검출기의 적어도 하나의 제2 입력단과 연결된다.

상기 시스템의 장점은, 진단 신호들의 생성 및 그 평가가 디지털 신호 처리 시스템, 즉 마이크로 프로세서에 통합된다는 점이다. 그 결과로, 평가는 더욱 정확하게 수행될 수 있는데, 그 이유는 진단 신호들 자체 내의 변동 내지 진단 신호들을 생성할 때 변동이 평가 동안 함께 고려될 수 있기 때문이다. 그 밖에도, 회로 장치 내에 2개의 데이터 처리 시스템이 제공되지 않아도 되며, 그럼으로써 비용 및 공간이 절약된다.

인터록 검출기 시스템의 상술한 실시예의 바람직한 개선예에서, 마이크로 프로세서는, 인터록 검출기를 위한 진단 신호들을 직접 생성하거나, 또는 각각 펄스폭 변조 신호들을 생성하고 마이크로 프로세서와 인터록 검출기의 제2 입력단 사이의 각각의 저역 통과 필터를 통해 진단 신호들을 형성한다. 상기와 같이 아날로그 신호를 생성하는 점의 장점은 신호 생성 자체의 유형에 있다. 아날로그 신호는 저손실로 "로우 및 하이 레벨"을 통해 생성되며, 그럼으로써 신호 생성을 위해 보다 적은 에너지가 소모되기만 하면 된다.

바람직하게는 인터록 검출기의 제1 입력단과 인터록 검출기 시스템의 인터록 생성기 사이에는 적어도 하나의 스위칭 수단이 위치한다. 스위칭 수단을 개방하는 것을 통해, 인터록 검출기는 인터록 생성기 및 인터록 회로로부터 분리될 수 있다. 이는 예컨대 진단 신호의 공급 동안 바람직한데, 그 이유는 인터록 회로 내지 인터록 생성기를 통한 진단 신호에 대한 간섭 영향들이 스위칭 수단을 개방하는 것을 통해 배제될 수 있기 때문이다.

바람직하게는, 인터록 검출기의 제1 입력단은, 인터록 회로 내에 위치하는 측정 저항기를 통해 인터록 검출기의 입력 전압을 픽업하는, 차동 증폭기의 2개의 입력단을 통해 형성된다.

그 밖에도, 인터록 회로와; 인터록 생성기와; 인터록 생성기의 출력 신호를 공급받기 위한 제1 입력단, 마이크로 프로세서로 출력 신호를 제공하기 위한 출력단, 인터록 검출기의 제1 입력단과 연결되는 제1 및 제2 입력단을 갖는 차동 증폭기, 및 차동 증폭기의 출력단과 연결되는 입력단과 인터록 검출기의 출력단과 연결되는 출력단을 갖는 비교기 회로를 구비하는 인터록 검출기와; 마이크로 프로세서를; 포함하는 인터록 검출기 시스템을 자기 진단하기 위한 방법도 제공된다. 상기 방법은 하기 방법 단계들, 적어도 하나의 스위칭 수단을 개방하는 것을 통해 인터록 회로에서 인터록 검출기를 분리하는 단계, 마이크로 프로세서를 통해 인터록 검출기를 위한 진단 신호를 생성하는 단계, 인터록 검출기의 적어도 하나의 제2 입력단을 통해 비교기 회로와 차동 증폭기 사이에서 비교기 회로의 입력단 내로, 그리고/또는 차동 증폭기와 인터록 검출기의 제1 입력단 사이에서 차동 증폭기의 적어도 하나의 입력단 내로 진단 신호를 공급하는 단계, 및 마이크로 프로세서 내에서 인터록 검출기의 출력 신호를 평가하는 방법 단계를 포함한다.

인터록 검출기 시스템의 자기 진단을 위한 상술한 방법의 바람직한 개선예에서, 상기 방법은, 차동 증폭기로부터 비교기 회로를 분리하는 단계를 더 포함한다.

바람직하게는 본 발명에 따르는 인터록 검출기를 포함하는 배터리가 실현되며, 배터리는 특히 바람직하게는 리튬 이온 배터리로서 형성된다. 리튬 이온 배터리들에서의 장점은 비교적 높은 그 에너지 밀도이다.

바람직하게는 본 발명에 따르는 인터록 검출기를 포함하는 배터리를 장착한 자동차가 실현되며, 배터리는 자동차의 구동 시스템과 연결된다.

본 발명의 실시예들은 도면과 하기 기술 내용에 따라서 더욱 상세하게 설명된다.

도 1은 종래 기술에 따르는 인터록 검출기 시스템에서 구현되는 인터록 검출기의 기본 회로도이다.
도 2는 본 발명에 따르는 인터록 검출기의 기본 회로도이다.
도 3은 인터록 검출기를 포함하는 인터록 검출기 시스템의 특정 실시예이다.

도 2에는, 본 발명에 따르는 인터록 검출기(50)의 기본 회로도가 도시되어 있다. 인터록 검출기(50)는 인터록 생성기의 출력 신호를 픽업할 수 있는 제1 입력단(48)과 마이크로 프로세서로 출력 신호를 전송할 수 있는 출력단(46)을 포함한다. 제1 입력단(48)은 차동 증폭기(20)의 제1 및 제2 입력단과 연결된다. 차동 증폭기(20)의 출력단은 비교기 회로(10)의 입력단과 연결된다. 비교기 회로(10)의 출력단은 인터록 검출기(50)의 출력단(46)과 연결된다. 그 밖에도, 도시된 본 발명에 따르는 인터록 검출기(50)는 순수하게 예시로서 4개의 추가 제2 입력단(41, 42, 43, 44)을 포함하며, 이 제2 입력단들을 통해 진단 신호들이 회로 내로 공급될 수 있다. 인터록 검출기(50)의 2개의 제2 입력단(41, 42)은 인터록 검출기(50)의 제1 입력단(48)과 차동 증폭기(20) 사이에서 차동 증폭기(20)의 제1 또는 제2 입력단들 중 하나의 입력단과 연결된다. 세 번째 제2 입력단(43)은 차동 증폭기(20)의 제1 또는 제2 입력단을 통해 인터록 검출기(50)의 제1 입력단(48)과 연결되거나, 또는 인터록 검출기(50)의 제1 입력단(48)과 차동 증폭기(20)의 입력단들 사이의 연결 부재와 연결된다. 나머지 제2 입력단(44)은 비교기 회로(10)와 차동 증폭기(20) 사이에서 비교기 회로(10)의 입력단과 연결되거나, 또는 비교기 회로(10)와 차동 증폭기(20) 사이의 연결 부재와 연결된다. 선택에 따라, 세 번째 제2 입력단(43)은 인터록 검출기(50)의 제1 입력단(48)과 직접 연결된다.

따라서, 본 발명은 제1 입력단(48)으로 인터록 생성기의 출력 신호가 공급되는 인터록 검출기(50)에 관한 것이다. 인터록 생성기의 출력 신호는, 두 입력단이 인터록 검출기(50)의 제1 입력단(48)에 연결되어 있는 차동 증폭기(20)로 전송된다. 차동 증폭기(20)의 출력단은, 기준값과 차동 증폭기(20)로부터 전송되고 증폭된 입력 신호를 비교하는 비교기 회로(10)의 입력단에 연결된다. 비교기 회로(10)의 출력단은 인터록 검출기(50)의 출력단(46)과 연결되며, 이 출력단으로는 비교기 회로(10)가 자체의 출력 신호를 전송한다. 인터록 검출기(50)의 4개의 제2 입력단(41, 42, 43, 44)을 통해서는, 진단 신호들이 인터록 검출기(50)의 상이한 위치들로 공급될 수 있다. 2개의 제2 입력단(41, 42)은 바람직하게는 인터록 검출기(50)의 제1 입력단(48)과 차동 증폭기(20) 사이에서 차동 증폭기(20)의 제1 또는 제2 입력단들 중 하나의 입력단과 연결되어, 차동 증폭기(20)의 각각의 입력단 내로 진단 신호를 공급하기 위해 이용될 수 있다. 세 번째 제2 입력단(43)은 차동 증폭기(20)의 제1 또는 제2 입력단을 통해 인터록 검출기(50)의 제1 입력단(48)과 연결되거나, 또는 인터록 검출기(50)의 제1 입력단(48)과 차동 증폭기(20)의 두 입력단 사이의 연결 부재와 연결된다. 세 번째 제2 입력단은 바로 상기 제1 입력단(48)의 진단을 위해 고려될 수 있다. 바람직하게는, 제2 입력단(44)은 비교기 회로(10)와 차동 증폭기(20) 사이에서 비교기 회로(10)의 입력단과 연결되거나, 또는 비교기 회로(10)와 차동 증폭기(20) 사이의 연결 부재와 연결되어, 비교기 회로(10)의 입력단 내로 진단 신호를 공급한다. 그 밖에도, 하나의 제2 입력단, 2개의 제2 입력단, 또는 3개의 제2 입력단만이 임의의 조합으로 제공될 수도 있다.

도 3에는, 인터록 검출기(50)를 포함하는 인터록 검출기 시스템의 특정 실시예가 도시되어 있다. 본 발명에 따르는 인터록 검출기(50)은, 인터록 생성기(40), 인터록 신호(26), 인터록 저항기(14), 및 인터록 검출기(50)로부터 인터록 회로(60)를 분리할 수 있는 2개의 스위칭 수단(32, 33)을 포함하는 인터록 회로(60) 및 도시되지 않은 인터록 노드들(7)과 마이크로 프로세서(30)를 포함하여 특정 실시예로서 도시되어 있다. 비교기 회로(10) 및 차동 증폭기(20)는 도 1에 도시된 바와 같이 형성된다. 차동 증폭기(20)의 출력단은 스위칭 수단(38)의 제1 단부와 연결되는 반면에, 스위칭 수단(38)의 제2 단부는 비교기 회로(10)의 입력단과 연결된다. 인터록 검출기(50)의 제1 입력단(48) 및 출력단(46)도 도 1에 도시된 바와 같이 구현되며, 인터록 검출기(50)는 측정 저항기(4)를 통해 인터록 회로(60)와 연결되고, 비교기 회로(10)는 두 연산 증폭기(16, 18)의 두 출력단(9, 24)을 통해 마이크로 프로세서(30)와 연결된다. 그 밖에도, 도 3에 도시되는 인터록 검출기(50)는 4개의 추가 제2 입력단(41, 42, 43, 44)을 포함하며, 이 제2 입력단들을 통해서는 진단 신호들이 인터록 검출기 시스템 내로 공급된다. 순수하게 예시로서, 제2 입력단들 중 2개의 제2 입력단(41, 42)은 각각의 스위칭 수단(35, 36)을 통해, 인터록 검출기(50)의 제1 입력단(48)과 차동 증폭기(20) 사이에서 차동 증폭기(20)의 제1 또는 제2 입력단들 중 하나의 입력단과 연결된다. 세 번째 제2 입력단(43)은 스위칭 수단(37)을 통해, 그리고 차동 증폭기(20)의 제1 또는 제2 입력단을 통해 인터록 검출기(50)의 제1 입력단(48)과 연결된다. 나머지 제2 입력단(44)은 스위칭 수단(34)을 통해 비교기 회로(10)와 스위칭 수단(38) 사이에서 비교기 회로(10)의 입력단과 연결되거나, 또는 비교기 회로(10)와 차동 증폭기(20) 사이의 연결 부재와 연결된다. 인터록 검출기(50)의 모든 제2 입력단(41, 42, 43, 44)은 라인 저항기(70)를 통해, 그리고 정해진 방식으로 형성된 저역 통과 필터들(72, 78)을 통해 마이크로 프로세서(30)와 연결된다. 2개의 제2 입력단(41, 44)으로 향하는 결선 내 저역 통과 필터(72)는 결선 내에 위치하는 저역 통과 저항기(71)와 커패시터(73)로 구성되며, 커패시터의 제1 단부는 접지와 연결되고 제2 단부는 라인 저항기(70)와 저역 통과 저항기(71) 사이에서 각각의 결선과 연결된다. 또 다른 2개의 제2 입력단(42, 43)으로 향하는 결선 내 저역 통과 필터(78)는 저역 통과 저항기(77)와 커패시터(79)의 병렬 회로로 구성되며, 커패시터의 제1 단부들은 접지와 연결되고 그 제2 단부들은 마이크로 프로세서(30)와 라인 저항기(70) 사이에서 각각의 결선과 연결된다.

자기 진단을 위해, 우선, 인터록 회로(60) 내에 위치하는 스위칭 수단들(32, 33)이 개방될 수 있고, 인터록 검출기(50)는 인터록 회로(60)로부터 분리될 수 있다. 마이크로 프로세서(30)를 통해, 순수하게 예시로서, 펄스폭 변조된 진단 신호들이 생성되며, 이 진단 신호들은 결선들 내 저역 통과 필터들(72, 78)을 통해 복조되어 인터록 검출기(50)의 제2 입력단들(41, 42, 43, 44) 중 적어도 하나의 제2 입력단으로 전달된다. 스위칭 수단들(35, 36)이 폐쇄되면, 진단 신호들은 제1 입력단(48)과 차동 증폭기(20) 사이에서 차동 증폭기(20)의 제1 또는 제2 입력단들 중 하나의 입력단 내로 공급된다. 스위칭 수단(37)이 폐쇄되면, 추가로 진단 신호는, 상기 특별한 실시예에서 측정 저항기(4)와 차동 증폭기(20)의 두 입력단으로 형성되는 인터록 검출기(50)의 제1 입력단(48) 내로 공급된다. 이 경우에, 스위칭 수단(38)도 폐쇄되며, 그럼으로써 차동 증폭기(20)에 의해 증폭된 진단 신호는, 차동 증폭기(20)의 출력단을 통해, 비교기 회로(10)의 입력단으로 전송될 수 있다. 비교기 회로(10) 내에서, 차동 증폭기(20)의 출력 신호는 상한값 및 하한값과 비교되고, 이 비교의 결과에 상응하는 비교기 회로(10)의 출력 신호는 마이크로 프로세서(30)로 전송된다. 스위칭 수단(34)의 폐쇄를 통해, 대체되거나 보충되는 방식으로, 진단 신호는 비교기 회로(10)와 차동 증폭기(20) 사이에서 비교기 회로(10)의 입력단 내로 공급되거나, 또는 비교기 회로(10)와 차동 증폭기(20) 사이의 연결 부재 내로 공급된다. 이 경우, 비교기 회로의 작동 신뢰성만이 점검되어야 한다면, 비교기 회로(10)와 차동 증폭기(20) 사이의 연결은 스위칭 수단(38)의 개방을 통해 차단된다. 진단 신호들을 통해 야기되는 비교기 회로(10)의 출력 신호는 마이크로 프로세서(30) 내에서 평가된다. 그에 따라, 제2 입력단(44)은 비교기 회로(10)의 작동 신뢰성의 점검에 이용된다. 상기 제2 입력단에 의해서는, 예컨대 비교기 회로(10)의 비교기 임계값들이 목표한 바대로 개별적으로 제어될 수 있다. 제2 입력단(41)은 차동 증폭기(20)의 기능 점검 내지 차동 증폭기의 입력단들 중 일측의 입력단의 검사에 이용된다. 제2 입력단(42)에 의해서는, 차동 증폭기(20)의 타측의 입력단이 점검될 수 있다. 대체되거나 보충되는 방식으로, 제2 입력단(42)은, 차동 증폭기의 각각의 입력단으로 공급될 수 있는 오프셋 전압을 점검에 함께 포함하기 위해서도 이용될 수 있다. 제2 입력단(43)에 의해서는, 본 실시예에서 측정 저항기(4)와 차동 증폭기(20)의 입력단들을 통해 실현되는 인터록 검출기의 제1 입력단이 무결성에 대해 점검될 수 있다. 순수하게 예시로서, 도 3에는 4개의 제2 입력단이 도시되어 있다. 그러나 하나의 제2 입력단, 2개의 제2 입력단, 또는 3개의 제2 입력단만이 임의의 조합으로 제공될 수도 있다. 바람직하게는 적어도 제2 입력단(44)은 비교기 회로(10)의 진단을 위해 제공되고, 제2 입력단(41 또는 42)은 차동 증폭기(20)의 진단을 위해 제공되며, 제2 입력단(43)은 인터록 검출기(50)의 제1 입력단(48)의 진단을 위해 제공된다.

Claims

인터록 생성기(40)의 출력 신호를 공급받기 위한 제1 입력단(48);
마이크로 프로세서(30)로 출력 신호를 제공하기 위한 출력단(46);
상기 제1 입력단(48)과 연결되는 제1 및 제2 입력단을 갖는 차동 증폭기(20);
상기 차동 증폭기(20)의 출력단에 연결되는 입력단과 상기 출력단(46)에 연결되는 출력단을 갖는 비교기 회로(10); 및
진단 신호를 공급받기 위한 적어도 하나의 제2 입력단을 포함하며,
상기 적어도 하나의 제2 입력단은,
상기 비교기 회로(10)와 상기 차동 증폭기(20) 사이에서 상기 비교기 회로(10)의 입력단에 연결되는 제1 진단 신호 입력단(44);
상기 제1 입력단(48)과 상기 차동 증폭기(20) 사이에서 상기 차동 증폭기(20)의 제1 및 제2 입력단들에 각각 연결되는 제2 및 제3 진단 신호 입력단들(41, 42); 또는
상기 제1 진단 신호 입력단(44)과 상기 제2 및 제3 진단 신호 입력단들(41, 42)을 포함하는 것을 특징으로 하는 인터록 검출기(50).
제1항에 있어서,
상기 적어도 하나의 제2 입력단은,
상기 제1 진단 신호 입력단(44);
상기 제2 및 제3 진단 신호 입력단(41, 42); 및
상기 차동 증폭기(20)의 제1 또는 제2 입력단을 통해 상기 인터록 검출기(50)의 제1 입력단(48)에 연결되는 제4 진단 신호 입력단(43)을 포함하는 것을 특징으로 하는 인터록 검출기(50).
제1항에 있어서,
상기 비교기 회로(10)의 입력단과 상기 차동 증폭기(20)의 출력단 사이의 연결은 상기 비교기 회로(10)의 진단을 위해 추가 스위칭 수단(38)을 통해 스위칭되는 것을 특징으로 하는 인터록 검출기(50).
제3항에 있어서,
상기 추가 스위칭 수단(38)은 상기 차동 증폭기(20)의 출력단의 하류에, 그리고 상기 비교기 회로(10)의 입력단과 상기 제1 진단 신호 입력단(44)의 링크의 상류에 위치하는 것을 특징으로 하는 인터록 검출기(50).
제1항에 있어서,
상기 제1 진단 신호 입력단(44)과 상기 비교기 회로(10)의 입력단 사이의 제1 스위칭 수단(34);
상기 제2 및 제3 진단 신호 입력단들(41, 42)과 상기 차동 증폭기(20)의 제1 및 제2 입력단들 사이의 제2 및 제3 스위칭 수단들(35, 36); 또는
상기 제1 스위칭 수단(34)과 상기 제2 및 제3 스위칭 수단들(35, 36)을 더 포함하는 것을 특징으로 하는 인터록 검출기(50).
인터록 회로(60);
인터록 생성기(40);
제1항 내지 제5항 중 어느 한 항에 따르는 인터록 검출기(50); 및
마이크로 프로세서(30)를 포함하며,
상기 인터록 검출기(50)의 제1 입력단(48)은 상기 인터록 생성기(40)와 연결되고,
상기 인터록 검출기(50)의 출력단(46)은 상기 인터록 검출기(50)의 출력 신호들을 평가하기 위한 상기 마이크로 프로세서(30)와 연결되며,
상기 마이크로 프로세서(30)는 상기 인터록 검출기(50)를 진단하기 위한 신호를 제공하기 위해 상기 인터록 검출기(50)의 상기 적어도 하나의 제2 입력단과 연결되는 것을 특징으로 하는 인터록 검출기 시스템.
제6항에 있어서,
상기 마이크로 프로세서(30)는, 상기 인터록 검출기(50)를 위한 진단 신호들을 직접 생성하거나, 또는 각각 펄스폭 변조 신호들 및 상기 마이크로 프로세서(30)와 상기 인터록 검출기(50)의 상기 적어도 하나의 제2 입력단 사이의 각각의 저역 통과 필터를 통해 진단 신호들을 생성하도록 구성되는 것을 특징으로 하는 인터록 검출기 시스템.
제6항에 있어서,
상기 인터록 검출기(50)의 제1 입력단(48)과 상기 인터록 생성기(40) 사이에 적어도 하나의 스위칭 수단(32)이 위치하는 것을 특징으로 하는 인터록 검출기 시스템.
인터록 회로(60);
인터록 생성기(40);
상기 인터록 생성기(40)의 출력 신호를 공급받기 위한 제1 입력단(48), 마이크로 프로세서(30)로 출력 신호를 제공하기 위한 출력단(46), 상기 제1 입력단(48)과 연결되는 제1 및 제2 입력단을 갖는 차동 증폭기(20), 및 상기 차동 증폭기(20)의 출력단과 연결되는 입력단과 상기 출력단(46)과 연결되는 출력단을 갖는 비교기 회로(10)를 포함하는 인터록 검출기(50); 및
상기 마이크로 프로세서(30)를 포함하는 인터록 검출기 시스템을 자기 진단하기 위한 방법에 있어서,
적어도 하나의 스위칭 수단(32)을 개방하는 것을 통해 상기 인터록 회로(60)로부터 상기 인터록 검출기(50)를 분리하는 단계;
상기 마이크로 프로세서(30)를 통해 상기 인터록 검출기(50)를 위한 진단 신호를 생성하는 단계;
상기 인터록 검출기(50)의 적어도 하나의 제2 입력단을 통해, 상기 비교기 회로(10)와 상기 차동 증폭기(20) 사이에서 상기 비교기 회로(10)의 입력단 내로, 상기 차동 증폭기(20)와 상기 인터록 검출기(50)의 제1 입력단(48) 사이에서 상기 차동 증폭기(20)의 적어도 하나의 입력단 내로, 또는 상기 비교기 회로(10)와 상기 차동 증폭기(20) 사이에서 상기 비교기 회로(10)의 입력단 내와 상기 차동 증폭기(20)와 상기 인터록 검출기(50)의 제1 입력단(48) 사이에서 상기 차동 증폭기(20)의 적어도 하나의 입력단 내로, 진단 신호를 공급하는 단계; 및
상기 마이크로 프로세서(30) 내에서 상기 인터록 검출기(50)의 출력 신호를 평가하는 단계를 포함하는 것을 특징으로 하는 인터록 검출기 시스템의 자기 진단 방법.
제9항에 있어서,
상기 차동 증폭기(20)로부터 상기 비교기 회로(10)를 분리하는 단계를 더 포함하는 인터록 검출기 시스템의 자기 진단 방법.
제1항 내지 제5항 중 어느 한 항에 따르는 인터록 검출기(50)를 포함하는 배터리.
제11항에 따르는 배터리를 장착한 자동차에 있어서,
상기 배터리는 상기 자동차의 구동 시스템에 연결되는 것을 특징으로 하는 자동차.