KR101653011B1 - 복수의 저장 장치를 관리하기 위한 저장 시스템과 방법 - Google Patents

복수의 저장 장치를 관리하기 위한 저장 시스템과 방법 Download PDF

Info

Publication number
KR101653011B1
KR101653011B1 KR1020117004746A KR20117004746A KR101653011B1 KR 101653011 B1 KR101653011 B1 KR 101653011B1 KR 1020117004746 A KR1020117004746 A KR 1020117004746A KR 20117004746 A KR20117004746 A KR 20117004746A KR 101653011 B1 KR101653011 B1 KR 101653011B1
Authority
KR
South Korea
Prior art keywords
storage devices
storage device
storage
state machine
current consumption
Prior art date
Application number
KR1020117004746A
Other languages
English (en)
Other versions
KR20110051209A (ko
Inventor
라파엘 벤-루비
Original Assignee
샌디스크 아이엘 엘티디
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샌디스크 아이엘 엘티디 filed Critical 샌디스크 아이엘 엘티디
Publication of KR20110051209A publication Critical patent/KR20110051209A/ko
Application granted granted Critical
Publication of KR101653011B1 publication Critical patent/KR101653011B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Power Sources (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Debugging And Monitoring (AREA)

Abstract

복수의 저장 장치 중 적어도 하나로부터 전류 소모 정보를 수신하는 단계를 포함하는 복수의 저장 장치의 동작을 관리하는 단계와, 복수의 저장 장치 중 적어도 하나의 동작을 관리하는 단계를 포함하되, 여기서 동작 관리는 복수의 저장 장치 중 적어도 제 2 장치에 관련된 전류 소모 정보에 기초하여 복수의 저장 장치 중 제 1 장치의 전류 소모를 허용하는 단계를 포함한다. 복수의 저장 장치, 여기서 복수의 저장 장치의 각각은 데이터를 저장하기 위해 구성됨, 저장 장치의 각각에 연결되는 상태 머신을 포함하는 저장 시스템이 또한 제공된다. 저장 장치의 각각에 연결된 상태 머신은 적어도 제 2 저장 장치에 관련한 전류 소모 정보에 기초하여 제 1 저장 장치의 전류 소모를 허용하도록 동작한다.

Description

복수의 저장 장치를 관리하기 위한 저장 시스템과 방법{STORAGE SYSTEM AND METHOD FOR MANAGING A PLURALITY OF STORAGE DEVICES}
본 발명은 일반적으로 저장 장치(storage devices)에 관한 것이다. 보다 구체적으로, 본 발명은 복수의 저장 장치의 동작을 관리하는 것에 관한 것이다.
플래시 메모리에 데이터를 기록하고, 플래시 메모리로부터 데이터를 삭제하는 것은 "전하 펌프(charge pump)"로 알려진 전압원(voltage source)에 의해 제공되는 전류를 요구한다. 간단히, 플래시 메모리에서 사용되는 바와 같이 전하 펌프는 플래시 메모리 셀 내에 새로운 데이터를 기록하고, 메모리 셀로부터 데이터를 삭제하며, 이들 셀로부터 데이터를 판독하기 위해 플래시 메모리 셀 내에 전하의 양을 조작하기 위해 사용되는 상대적으로 높은 전압을 발생하는 전기 회로이다. 전압원이 존재하기 때문에, 전하 펌프는 0에서 전하 펌프의 출력 전압의 레벨을 넘어 제어할 수 없게 감소되기 시작하는 몇몇 최대값으로 바꾸도록 허용되는 전류를 제공하도록 설계된다.
여러 저장 장치를 포함하는 저장 시스템(storage system)에서, 저장 동작들(예를 들어, 데이터를 기록하고 삭제)은 둘 이상의 저장 장치에서 동시에 수행될 필요가 있을 수 있는 경우가 종종 발생할 수 있다. 그러나, 상기 언급한 이유로 인해, 여러 저장 장치에 데이터를 동시에 기록하고 삭제하는 것은 전하 펌프에 의해 제공될 수 있는 최대 전류에 의해 제한되는 동시에, 전형적으로 피크 전류 소모 레벨에서 동시에 동작하는 하나 이상의 저장 장치를 가지며, 이들 저장 장치에 의해 소모되는 전체 전류가 최대 허용 전류를 초과할 위험이 존재한다. 이러한 상황 하에서, 전원으로부터 또는 전하 펌프로부터 저장 장치에 제공되는 전압은 유효 동작 레벨 미만으로 떨어질 것이며, 저장 장치가 예상치 못하게 행동하도록 한다. 이러한 경우에 있어서, 저장 장치에 마지막으로 프로그램되었던 데이터가 손실될 수 있다.
따라서, 이러한 작업과 관련된 동작 전압 레벨을 위험하게 하지 않으면서, 제어 방식으로 다중 저장 작업을 동시에 수행할 수 있는 저장 시스템이 필요하다.
상기 관찰과 존재하는 필요의 관점에서, 복수의 저장 장치의 전류 소모를 관리하기 위한 저장 시스템과 방법을 갖는 것이 바람직할 것이며, 여기서 전류 소모 관리는 저장 장치 및/또는 복수의 저장 장치 중 적어도 하나의 다른 저장 장치에 관련된 전류 소모 정보에 기초하여 하나의 저장 장치의 전류 소모를 제어하는 단계를 포함할 수 있다.
실시예, 본 명세서에서 논의되는 다양한 예는 복수의 저장 장치 중 적어도 하나로부터 전류 소모 정보를 수신하는 단계를 포함하는 복수의 저장 장치의 동작을 관리하는 단계; 복수의 저장 장치 중 적어도 하나의 동작을 관리하는 단계를 포함하되, 여기서 동작 관리는 복수의 저장 장치 중 적어도 제 2 장치에 관련된 전류 소모 정보에 기초하여 복수의 저장 장치 중 제 1 장치의 전류 소모를 허용하는 단계를 포함한다.
전류 소모 정보는 복수의 저장 장치 중 적어도 제 2 장치의 전류 소모의 실시간 표시를 포함할 수 있으며, 동적으로 갱신될 수 있다.
관리 단계는, (a) 복수의 저장 장치 중 제 1 장치상에 데이터를 프로그래밍하고, 복수의 저장 장치 중 제 1 장치로부터 데이터를 삭제하며, 복수의 저장 장치중 제 1 장치에 저장된 데이터를 판독하는 단계, 또는 (b) 전류 소모 정보에 기초하여, 복수의 저장 장치 중 제 2 장치에 데이터를 프로그래밍하고, 복수의 저장 장치 중 제 2 장치로부터 데이터를 삭제하며, 복수의 저장 장치 중 제 2 장치에 저장된 데이터를 판독하는 단계를 더 포함할 수 있다.
허용 단계는 전류 소모 정보에 기초하여, 복수의 저장 장치 중 제 1 장치의 전류 소모를 중지하고 재개될 복수의 장치 중 다른 장치의 전류 소모를 허용하는 단계, 또는 재개될 복수의 저장 장치 중 제 1 장치의 전류 소모를 허용하고, 전류 소모 정보에 기초하여, 복수의 저장 장치 중 다른 장치의 전류 소모를 중지하는 단계를 포함할 수 있다. 허용 단계는 복수의 저장 장치 중 적어도 하나에 할당된 우선순위에 기초할 수 있다. 우선순위는 전류 소모, 활동 레벨, 컨텐츠의 유형 및/또는 우선순위가 할당되는 복수의 저장 장치 중 적어도 하나의 구성과 관련된 컨텐츠의 유형에 기초할 수 있다.
방법은 또한 복수의 저장 장치 중 다른 하나에 복수의 저장 장치 중 적어도 하나를 직접적으로 연결하는 단계를 포함할 수 있다. 복수의 저장 장치 중 제 1 장치는 복수의 저장 장치 중 적어도 다른 장치에 직접 연결될 수 있으며, 이러한 제 1 저장 장치의 전류 소모는 복수의 저장 장치 중 적어도 제 2 장치로부터 제 1 저장 장치에 의해 수신된 신호에 응답하여 허용될 수 있다.
복수의 저장 장치, 여기서 복수의 저장 장치의 각각은 데이터를 저장하기 위해 구성됨, 저장 장치의 각각에 연결되는 상태 머신을 포함하는 저장 시스템이 또한 제공된다. 상태 머신은 복수의 저장 장치 중 적어도 하나의 동작을 관리하기 위해 동작한다. 동작 관리는 복수의 저장 장치 중 적어도 제 2 장치에 관련된 전류 소모 정보에 기초하여 복수의 저장 장치 중 제 1 장치의 전류 소모를 허용하는 단계를 포함한다.
저장 장치 중 적어도 하나는 플래시 메모리 기술을 따르는 구성을 가질 수 있으며; 그리고 장치로부터 제거할 수 없는 전용 제거불가 저장 장치 또는 저장 시스템으로부터 제거 그리고 추가하기 위해 구성되는 제거 가능한 저장 장치, 메모리 카드를 포함하는 제거 가능한 저장 장치일 수 있다.
상태 머신 그리고 데이터 저장을 위해 구성된 저장 부분; 그리고 저장 부분의 동작을 관리하기 위해 동작하는 회로를 포함하는 하나 이상의 다른 저장 장치에 동작 가능하게 연결된 저장 장치가 또한 제공된다. 동작 관리는 저장 장치에 동작 가능하게 연결된 적어도 하나의 다른 저장 장치에 관련된 전류 소모 정보에 기초하여 저장 장치의 전류 소모를 허용하는 단계를 포함한다. 전류 소모의 허용 단계는 상태 머신으로부터 수신된 명령에 기초하여 수행될 수 있다.
복수의 저장 장치에 동작 가능하게 연결된 상태 머신을 포함하는 복수의 저장 장치를 관리하기 위한 장치가 또한 제공된다. 상태 머신은 복수의 저장 장치 중 적어도 하나의 동작을 관리하기 위해 동작한다. 동작 관리는 복수의 저장 장치 중 적어도 제 2 장치에 관련된 전류 소모 정보에 기초하여 복수의 저장 장치 중 제 1 장치의 전류 소모를 허용하는 단계를 포함한다.
기술된 실시예의 추가 특징과 장점이 이어지는 도면과 상세한 설명으로부터 분명해 질 것이다.
본 발명은, 제어 방식으로 다중 저장 작업을 동시에 수행할 수 있는 저장 시스템을 제공하는 효과를 갖는다.
여러 실시예의 보다 나은 이해를 위해, 참조가 첨부 도면에 이루어졌으며, 동일한 번호는 시종일관 대응하는 섹션 또는 소자를 명시할 것이다.
도 1은, 예시적인 실시예에 따라서, 복수의 저장 장치를 갖는 저장 시스템을 도시하는 도면.
도 2는, 다른 예시적인 실시예에 따라서, 복수의 저장 장치를 갖는 저장 시스템을 도시하는 도면.
도 3은, 예시적인 실시예에 따라서, 도 1의 저장 장치를 보다 상세히 도시하는 도면.
도 4는, 다른 예시적인 실시예에 따라서, 도 2의 저장 장치를 보다 상세히 도시하는 도면.
도 5는, 전류 소모 정보가 도 1의 저장 시스템의 정보의 데이터베이스에 저장되는 방법을 도시하는 도면.
도 6은, 상태 머신이 복수의 저장 장치를 제어 또는 관리하는 예시적인 방법을 도시하는 도면.
도 7은, 상태 머신이 2개의 저장 장치를 활성화하는 예시적인 방법을 도시하는 도면.
예시적인 실시예 및 이들의 여러 실시예가 아래에 보다 상세히 기술된다. 이러한 설명은 청구항의 범위를 제한하기 위함이 아니라 예시적인 실시예를 제공하기 위함이다. 따라서 이어지는 논의는 예시적인 실시예를 제공하며, 이것은 복수의 저장 장치를 관리하기 위한 다양한 저장 시스템을 포함한다.
비록 본 발명이 비휘발성 저장 장치를 지칭하지만, 휘발성 저장 장치에 관련되거나, 또는 함께 사용될 수 있다. 예로서, 비휘발성 저장 장치는 FLASH 또는 EEPROM 유형일 수 있다.
본 명세서에서 사용된 저장 장치는 호스트에 직접 연결되고 직접 통신하도록 동작하는 종래 기술의 어떠한 저장 장치일 수 있다. 이러한 저장 장치는 보안 디지털 메모리 카드 포맷(secured digital memory card format)과 멀티미디어 카드 포맷(multimedia card format)을 포함하는 메모리 카드 포맷을 따르는 구성을 가질 수 있다. 저장 장치는 휘발성 또는 비휘발성 방식으로 2진 형식으로 데이터를 저장하기 위한 용량을 갖는 (FLASH와 같은) 메모리 셀의 어레이를 포함할 수 있다. 주목해야 할 것은 FLASH 유형 메모리 셀을 갖는다는 것이 제한으로서 의미되지 않으며, 어떠한 적절한 유형의 메모리 셀을 사용한 다른 실시예가 더 적용가능하다.
디지털 데이터를 저장하기 위해 통상적으로 사용되는 메모리 카드는 다양한 전자 장치와 함께 사용된다. 몇몇 메모리 카드는 "임베디드" 카드로서 지칭되며 몇몇 메모리 카드는 "제거 가능" 카드로서 지칭되고, 이것은 이들이 엔드-유저(end-user)에 의해 하나의 전자 장치에서 다른 장치로 쉽게 제거될 수 있어, 디지털 데이터가 휴대용 데이터에 저장될 수 있도록 한다. 메모리 카드는 상대적으로 작은 형태 팩터를 가질 수 있으며 디지털 카메라, 미디어 플레이어들/레코더(예를 들어, MP3 플레이어), 핸드-헬드 또는 노트북 컴퓨터, 개인휴대용 단말기(personal digital assistants: PDAs), 셀룰러 폰, 네트워크 카드, 네트워크 어플라이언스, 셋-탑 박스, 그리고 핸드-헬드 또는 다른 장치와 같이 데이터 저장을 필요로 하는 전자 장치를 위한 디지털 데이터를 저장하기 위해 사용될 수 있다.
그러나, 본 발명의 개시는 저장 시스템에 연결하고 시스템으로부터 제거하도록 구성되는 제거 가능한 저장 장치이거나 저장 시스템 내에 내장된 전용 저장 장치든지 어떠한 대량 저장 장치를 활용할 수 있다.
따라서, 본 명세서에서 논의된 저장 장치는 어떠한 메모리 유형(예를 들어, 플래시 메모리) 및/또는 오디오, 비디오, 또는 사진 파일과 같이 멀티미디어 컨텐츠를 저장하기 위해 사용된 메모리 카드 포맷(예를 들어, 보안 디지털(secured digital: SD) 메모리 카드 포맷)을 따르는 구성을 가질 수 있다. 저장 장치는 멀티미디어 카드(MMC) 포맷, 컴팩트 플래시(CF) 포맷, 플래시 PC(예를 들어, ATA 플래시) 포맷, 스마트-미디어 포맷, USB 플래시 드라이브, 메모리 스틱 포맷, 또는 어떠한 다른 산업 표준 포맷을 따르는 구성을 또한 가질 수 있다.
저장 장치는 전원이 제거되는 때에도 자신의 메모리 또는 저장된 상태를 유지하는 비휘발성 메모리를 가질 수 있다. 저장 장치는 또한 삭제 가능 프로그래머블 메모리 기술, 예를 들어, 전기적으로-제거 가능하고 프로그램 가능한 판독-전용 메모리(EEPROM), EPROM, MRAM, FRAM, 강유전체, 마그네틱 또는 기타 메모리를 활용할 수 있다. 주목할 것은 장치 구성은 메모리의 유형에 종속되지 않으며; 어떠한 유형의 메모리에 의해 구현될 수 있으며, 플래시 메모리 또는 다른 유형의 메모리일 수 있다. 장치는 또한 메모리 칩(memory chip) 및/또는 3차원 메모리 칩 기술에 의해 구현될 수 있다.
본 명세서에서 논의된 호스트는 퍼스널 컴퓨터, 노트북 컴퓨터, PDA(Personal Digital Assistant) 또는 모바일 핸드셋, 셀룰러 전화, 카메라, 오디오 재생 장치, 또는 제거 가능 데이터 저장 장치와 함께 작동하는 임의의 다른 전자 장치와 같은 핸드 헬드 컴퓨팅 장치(hand held computing device)일 수 있다. 호스트는 어드레스 북(address book), 일정표(daily organizer), 그리고 전자 노트패드와 같은 다양한 퍼스널 정보 관리 애플리케이션을 구비할 수 있다.
도 1은 예시적인 실시예에 따른 저장 시스템(10)의 블록도이다. 저장 시스템(10)은 전형적으로 상태 머신(12)에 동작 가능하게 연결된 "SDa1", "SDa2". "SDa3",..., "SDaN"으로서 지정된 복수의 저장 장치를 포함한다.
전형적으로, 저장 시스템(10)의 저장 장치(SDa1에서 SDaN)는 서로 유사하거나 동일하다. 즉, 이들은 유사하게 구성되며, 따라서, 유사한 방식으로 데이터를 저장한다. 그러나, 저장 장치는 다르게 구성될 수 있다.
상태 머신(12)은, 예를 들어, 제어기 또는 저장 장치(SDa1에서 SDaN)의 동작을 제어하는 CPU일 수 있다. 상태 머신(12)은 소프트웨어, 하드웨어, 펌웨어, 또는 어떠한 이들의 조합으로 구현될 수 있다.
상태 머신(12)은 저장 장치(SDa1에서 SDaN) 중 적어도 다른 하나의 전류 소모에 관련된 정보(본 명세서에서 "전류 소모 정보"로서 지칭되고 있음)에 기초하여 저장 장치(SDa1에서 SDaN까지)의 특별한 장치의 동작(즉, 저장 동작)을 제어한다. 예를 들어, 저장 시스템(10)은 적어도 저장 장치 SDa2에 관련되고, 관련된 전류 소모 정보에 기초하여 저장 장치 SDa1의 동작을 제어할 수 있다. 예를 들어, 저장 시스템(10)은 저장 장치(SDa2, SDa3, 그리고 SDaN)에 관련된, 관련된 전류 소모 정보에 기초하여 SDa1의 동작을 제어할 수 있다.
전류 소모 정보는 저장 장치들(SDa1, SDa2. SDa3,..., SDaN)로부터 상태 머신(12)에 통신될 수 있거나, 그들 대신에 상태 머신에 제공될 수 있다. 추가로 또는 대안적으로, 전류 소모 정보는 저장 장치 제조사로부터 또는 다른 장치로부터 상태 머신(12)에 이용될 수 있고 정보(16)의 데이터베이스(도 5의 테이블 100)에 저장된다. 정보의 데이터베이스(16)는 상태 머신(12)에 저장될 수 있거나 상태 머신(12)에 접근 가능할 수 있다.
앞서 이미 언급된 바와 같이, 상태 머신(12)은 상이한 시간에 낮고 높은 전류 소모 레벨을 요구하는 상이한 유형의 저장 장치에 연결될 수 있다. 따라서, 자체-학습 메커니즘(14)은 메커니즘이 상태 머신(12)에 의해 각각의 저장 장치의 미래 제어를 위해 요구되는 전류 소모 레벨과 관련되는 정보를 포함하도록 정보(16)의 데이터베이스를 개발하기 위해 상태 머신(12)을 가르치거나 훈련시키도록 순서대로 제공된다. 이러한 트랙킹은 전류 소모 정보와 관련된 정보를 외부 유닛(external unit) 등으로 전송하는 단계를 포함하는 다양한 목적을 위해 더 사용될 수 있다. 자체-학습 메커니즘(14)은 도 1에 도시된 바와 같이 상태 머신(12) 내에 구현되고, 내장되거나 포함될 수 있고, 또는 도 2에 도시된 바와 같이 상태 머신(12)에 동작 가능하게 연결된 외부에 존재할 수 있다.
저장 장치(SDa1, SDa2. SDa3,...,SDaN)의 전류 소모에 걸친 기본적인 제어는 아래에 설명된 바와 같이 수행된다. 상태 머신(12)은 각각의 저장 장치(SDa1, SDa2. SDa3,...,SDaN)와 연속적이고 분리적으로 통신한다. 각각의 저장 장치(SDa1, SDa2. SDa3,...,SDaN)는 저장 장치에 임의로 할당되는 식별자(identifiers)(예를 들어, 식별 번호)를 이용하여 상태 머신(12)에 고유하게 식별된다.
상태 머신(12)에 의해 저장 장치(SDa1, SDa2. SDa3,...,SDaN)의 전류 소모의 관리를 용이하게 하기 위하여, 전류 소모 정보는 각각의 저장 장치(SDa1, SDa2. SDa3,...,SDaN)와 상태 머신(12) 사이에 (연속적으로, 때때로, 또는 간헐적으로) 교환된다.
상태 머신(12)은 저장 장치 사이의 동기를 위해 동작할 수 있다. 즉, 상태 머신(12)은 모든 저장 장치(SDa1, SDa2. SDa3,...,SDaN)에 의해 임의의 주어진 시간에서 집합적으로 소모되는 전류의 전체 양이 저장 시스템(10)의 신뢰할 수 있는 동작이 보장될 수 없거나 보증될 수 없는 최대 동작값을 초과하지 않도록 보장하기 위해 각각의 저장 장치(SDa1, SDa2. SDa3,...,SDaN)가 동작하는 타이밍을 제어한다.
각각의 저장 장치(SDa1, SDa2. SDa3,...,SDaN)와 통신하는 동안, 상태 머신(12)은 적어도 다른 이러한 저장 장치에 관련된 전류 소모 정보에 기초하여 하나의 저장 장치에, 그리고 장치로 데이터의 프로그래밍(즉, 기록), 삭제 그리고 판독을 제어한다. 상태 머신(12)은 어떠한 적절한 통신 프로토콜을 이용하여 저장 장치(SDa1, SDa2. SDa3,...,SDaN)와 통신할 수 있다. 예를 들어, 도 1에 도시된 바와 같이, 통신 링크(C1, C2, C3,...CN)는 상태 머신(12)으로부터 저장 장치(SDa1, SDa2. SDa3,...,SDaN)로 저장 명령과 동기화 신호를 전달하고 반대 방향으로, 즉, 저장 장치(SDa1, SDa2. SDa3,...,SDaN)로부터 상태 머신(12)으로 전류 소모 정보를 전달하기 위해 각각 사용될 수 있다.
저장 명령은, 예를 들어, 데이터 판독 명령, 데이터 기록(프로그램) 명령, 그리고 데이터 삭제 명령일 수 있다.
본 발명의 명세서의 맥락에서, 동기화 신호는 소정의 전류 레벨(예를 들어, 저장 시스템에 의해 이용할 수 있는 최대 전류까지)까지 저장 장치(예를 들어, SDa1으로서 지정된 저장 장치)에 이야기하는 메시지이다. 동기화 신호는 도 1에서 증명된 바와 같이 동기화 신호가 동작하는 상태 머신으로부터 저장 장치로 전송되고 발생될 수 있다. 대안적으로 또는 추가로, 도 2에서 입증된 바와 같이 저장 시스템은 그들 스스로 중에서 동기화 신호를 발생하고 교환할 수 있다. 동기화 신호는 어느 시점에서 저장 장치로 전송될 수 있다.
본 명세서의 맥락에서, "정보" 및 "전류 소모 정보"는 시간에 걸쳐 동적으로 갱신(즉, 상태 머신 또는 저장 장치에 의해)되는 어떠한 실시간 정보, 그리고/또는 상이한(예를 들어, 하이, 중간 그리고 로우) 전류 소모 레벨의 예상 타이밍을 표시하는 고정되고, 미리 정의된 스케줄링을 표시하는 정보를 포함할 수 있다. 저장 장치로부터 발생하는 전류 소모 정보는 상태 머신(12)에 대해 저장 장치를 식별하는 고유의 저장 장치 식별자를 또한 포함할 수 있다. 각각의 저장 장치의 전류 소모 정보는 저장 장치 자체에 의해 상태 머신에 제공, 그리고/또는 제조 중 상태 머신(12)에 내장될 수 있다.
저장 장치(10)는 각각의 저장 장치의 초기 동작에 앞서, 저장 장치가 (예를 들어, 제조 중) 구성되거나 대응하는 동기화 신호의 수신에 응답하여 높은 전류 소모 레벨에서 동작하도록 상태 머신(12)에 의해 명령된다. 즉, 저장 시스템(10)의 저장 장치는 높은 전류 소모 레벨을 재개하고/하거나 저장 장치가 적절한 명령에 의해 그렇게 하도록 허가를 얻지 않는 한 소정의 전류 소모 임계치를 초과하여 동작하도록 허용되지 않는다. 상태 머신(12)은 동기 신호를 하나의 저장 장치(예를 들어, SDa1)로 전송하며, 저장 장치(예를 들어, SDa2, SDa3,...,SDaN)의 나머지가 보다 낮은 전류 소모 레벨에서 동작하도록 허용하면서 높은 전류 소모 레벨에서 동작하도록 허용한다.
본 발명의 명세서의 맥락에서, "나머지 저장 장치가 보다 낮은 전류 소모 레벨에서 동작하도록 허용하면서, 높은 전류 소모 레벨에서 저장 장치가 동작하도록 허용하기"는, 저장 시스템이 이러한 하나의 저장 장치가 높고/높거나 최대 허용 전류 소모 레벨(전형적으로, 구성에서 정의된)을 소모할 수 있도록 하면서, 저장 시스템의 다른 저장 장치가 일시적으로 낮고/낮거나 최대 전류 소모 레벨(전형적으로, 구성에서 정의된)을 소모할 수 있도록 한다는 것을 의미한다. 대안적으로 또는 추가로, "저장 장치(예를 들어, SDa2, SDa3,...,SDaN)의 나머지가 보다 낮은 전류 소모 레벨에서 동작하도록 허용하면서, 높은 전류 소모 레벨에서 동작하도록 허용하기"는, 신호가 이러한 하나의 저장 장치로 전송되고, 이에 따라 이러한 하나의 저장 장치의 전류 소모를 인에이블링하는 반면, 다른 저장 장치의 전류 소모를 일시적으로 디스에비블링하는 것을 의미할 수 있다.
저장 장치는 통상적으로 제조 중 높고 낮은 전류 소모 레벨에서 동작하도록 정해진다. 전형적으로, 저장 장치는 저장 장치가 어떠한 저장 동작을 수행할 때 상대적으로 높은 전류를 소모하고, 예를 들어, 저장 장치가 아이들 상태(idle state)일 때 낮은 전류를 소모한다.
예시적인 실시예에서 상태 머신(12)은 통신 링크(C1, C2, C3,...CN)를 통해 저장 명령 및 동기 신호를 저장 장치(SDa1, SDa2. SDa3,...,SDaN)로 각각 포워드 한다.
예를 들어, 상태 머신(12)은 다음의 방식으로 3개의 저장 장치에 프로그램 명령을 동시에 내리도록 프로그램될 수 있다: 저장 장치(SDa1)가 프로그래밍 동작의 50 마이크로초(μsec)의 제 1 슬롯에 걸쳐서 전류의 상대적으로 높은 레벨을 소모하도록 허용한 다음에, (SDa1이 낮은 전류 소모 레벨에서 동작하도록 허용하면서) 저장 장치(SDa2)가 프로그래밍 동작의 제 1 후속 슬롯 50 μsec에 걸쳐 전류의 상대적으로 높은 레벨을 소모하도록 프롬프팅되며, 이어 (SDa2가 낮은 전류 소모 레벨에서 동작하도록 허용하면서) 저장 장치(SDa3)가 프로그래밍 동작의 제 1 후속 슬롯 50 μsec에 걸쳐 전류의 상대적으로 높은 레벨을 소모하도록 허용.
다른 구현에서, 상태 머신(12)은 다른 저장 장치로부터 수신되는 준비 신호(Ready signal)에 응답하여 높은 전류 소모를 특별한 저장 장치가 소모할 수 있도록 한다. 본 명세서의 맥락에서, "준비(Ready)" 신호는 문제의 저장 장치가 높은 전류 소모 레벨에서 동작하도록 종료되었다는 것을 상태 머신(12)에 통지하기 위해 저장 장치에 의해 이슈된 신호이다. 실시간으로 표시되는 준비 신호는 하나의 저장 장치로부터 이슈되어 직간접적으로 {상태 머신(12)을 통해} 다른 저장 장치로 전송될 수 있다. 준비 신호는, 예를 들어, 통신 링크(C1, C2. C3,...,CN)를 통해 저장 장치(SDa1, SDa2. SDa3,...,SDaN)로부터 상태 머신(12)으로 전달될 수 있다.
설명을 위해 각각의 저장 장치(SDa1, SDa2. SDa3,...,SDaN)는 상태 머신(12)으로 부터의 동기 신호에 대응하는 전류를 소모하도록 구성된다. 즉, 저장 장치는 이러한 저장 장치가 그렇게 하도록 허용하는 동기 신호를 수신하지 않는 한 전류를 소모하도록 인에이블될 수 없다.
상태 머신(12)의 스케줄에 따라서, SDa1은 높은 전류 소모 레벨에서 동작하도록 허용되는 유일한 저장 장치이다. 그 자체, 상태 머신(12)은, 예를 들어, 통신 채널(C1)을 통해 저장 장치(SDa1)가 전류를 소모하도록 허용하는 동기 신호를 저장 장치(SDa1)로 포워드한다. 이러한 동기 신호는 저장 장치가 이용 가능한 최고 전류를 소모하도록 허용되는 동안 타임 슬롯을 저장 장치(SDa1)에 특정할 수 있다.
비록 상태 머신(12)이 저장 장치(SDa1)이 높은 전류를 소모하도록 허용되는 동안 타임 슬롯을 저장 장치(SDa1)에 할당한다고 하더라도, 저장 장치(SDa1)는 높은 전류 요구 동작을 실행하기 위해 할당된 타임 슬롯을 사용할 필요가 없다는 것을 주목해야 한다. 즉, 할당된 타임 슬롯동안, 저장 장치(SDa1)가 높은 전류를 요구하는 동작을 실행할 필요가 있다면, 저장 장치(SDa1)는 할당된 시간동안 동작을 실행할 것이다. 저장 장치(SDa1)가 높은 전류 소모 레벨에서 동작할 필요가 더 이상 없을 때, 저장 장치(SDa1)는 상태 머신(12)으로 준비 신호를 전송하여, 저장 장치(SDa1)가 높은-전류 요구 동작의 실행을 완료하였거나, 또는 저장 장치(SDa1)가 높은 전류를 요구하는 동작을 실행하도록 계획하지 않는다는 것을 상태 머신(12)에 표시한다. 준비 신호의 수신시, 이어, 또는 응답하여, 상태 머신(12)은 저장 장치가 높은 전류 소모 레벨에서 동작하도록 허용하는 저장 장치(SDa1, SDa2. SDa3,...,SDaN) 중 다른 하나의 장치로 동기 신호를 전송한다.
저장 장치(SDa1, SDa2. SDa3,...,SDaN) 중 다음 저장 장치는 높은 전류 레벨에서 동작하도록 상태 머신(12)으로부터 허가를 수신하기 위해, 예를 들어, 저장 장치의 식별 번호에 따라 임의로 또는 순서적으로 상태 머신(12)에 의해 선택될 수 있다. 대안적으로, 권한이 부여될 다음 저장 장치의 선택이 랜덤하게, 시시때때로 변하는 허용된 저장 장치의 순서에 의해 이루어질 수 있다. 다른 구현에 따라서, 다음 저장 장치의 선택은 미리 정의된 스케줄릴에 따라서 이루어진다.
상태 머신(12)에 의해 활용된 미리 정의된 스케줄링은 우선순위를 고려한 팩터일 수 있다. 이러한 경우에, 상태 머신(12)은 특별한 저장 장치에 할당되는 우선순위에 또한 기초하여 특별한 저장 장치의 전류 소모를 인에이블한다.
하나의 저장 장치가 다른 저장 장치에 비해 보다 높은 우선순위를 갖는 상태는 높은 전류 소모 레벨에서 동작하도록 제 1 저장 장치의 긴급한 필요를 야기할 수 있다. 이러한 상황 하에서, 상태 머신(12)은 하나의 저장 장치를 보다 길게(즉, 연장됨), 그리고/또는 다른 저장 장치에 비해 보다 자주, 전류 소모가 되도록 할 수 있다.
저장 장치(SDa1에서 SDaN)는 소정의 시간에 특별한 저장 장치로 전달되는 컨텐츠의 유형, 특정한 저장 장치 구성, 특별한 저장 장치의 전류 소모에서 변화에 대한 면역의 정도, 그리고 저장 장치의 활동의 레벨을 포함하지만, 이에 제한되지 않는 기준의 그룹으로 선택된 하나 이상의 기준에 기초하여 우선순위가 정해질 수 있다. 이러한 기준은 구성 중 상태 머신(12)에 대해 설정되고/설정되거나 외부 장치 및/또는 어떠한 다른 수단으로부터 상태 머신(12)에 제공되고, 예를 들어, 사용자로부터 입력으로서 수신될 수 있다.
예를 들어, 상태 머신(12)은 특별한 저장 장치에 높은 우선 순위 레벨을 할당할 수 있으며 소정의 유형의 정보(예를 들어, BOOT 정보, 운영 체제와 관련된 정보, 또는 어떠한 다른 중요한 또는 동작적으로, 또는 기타, 중요한 사용자 또는 시스템 정보)가 그러한 저장 장치로 전송되려고 할 때 그러한 우선순위를 적용할 수 있다.
저장 장치의 우선순위화는 추가 하나 이상의 기준, 또는 대안적인 기준에 기초할 수 있다. 예를 들어, 상태 머신(12)은 저장 장치가 높은 전류 또는 높은 전류 소모의 긴 시간 주기들을 요구하지 않는 동작을 실행중인 비지(busy)일 때 저장 장치 로우 우선순위 레벨(storage device low priority level)을 할당할 수 있다. 다른 예에 따라서, 상태 머신(12)은 이러한 저장 장치가 상태 머신과 어떠한 다른 저장 장치 사이의, 또는 임의의 장치 사이의 특정 프로토콜을 지원하지 않고, 저장 장치가 잘못 그리고 동작불량 등이 될 때 저장 장치 로우 우선순위 레벨을 할당한다. 추가로 또는 선택적으로, 상태 머신은 저장 장치가 슬립 모드 또는 아이들 모드에서 동작 중일 때 저장 로우 우선순위 레벨을 할당할 수 있다.
주목해야 할 것은 상태 머신(12)이 특별한 저장 장치의 전류 소모를 허용하는 방법은 하나의 저장 시스템에서 다른 시스템 그리고 일정 시점에서 동일한 저장 시스템에 대한 다른 시점으로 변할 수 있다는 것이다. 또한 주목해야 할 것은 상태 머신(12)은 웨어-레벨링 관리, 에러 정정 코드("ECC") 관리, 배드 블록 관리, 그리고 데이터 전송 관리와 같은 당업자에게 알려진 추가 저장 장치 관리 능력에 의해 제공될 수 있다.
도 2는 다른 예시적인 실시예에 따른 저장 시스템(20)의 블록도이다. 저장 시스템(20)은 저장 시스템(20)에서 저장 장치(SDa1, SDa2. SDa3,...,SDaN)가 "데이지 체인(daisy chain)"으로 알려진 와이어링 체계(wiring scheme)로 동작 가능하게 포함되는 것을 제외하고, 도 1에 도시된 저장 시스템(10)의 것과 동일한 배치를 포함한다. 간단히, "데이지 체인"은, 예를 들어, 장치 A가 장치 B에 연결되고, 장치 B가 장치 C 등에 연결되는 통신의 버스 와이어링 체계이다. 마지막 장치는 레지스터(resistor) 또는 터미네이터(terminator)에 정상적으로 연결된다. 모든 장치는 동일한 신호를 수신할 수 있거나, 또는 단순한 버스(simple bus)에 대조적으로, 체인내 각각의 장치는 이들을 통과시키기에 앞서 하나 이상의 신호를 수정할 수 있다.
저장 장치 사이의 동작 연결은 물리적인 연결 또는 무선 연결일 수 있다. 또한, 도 2에 도시된 저장 장치 사이의 연결은 직접 통신 채널을 경유할 필요가 없다. 따라서, 저장 장치가 인접한 저장 장치에 (물리적으로 또는 무선) 연결될 것이 요구되지 않으며, 저장 장치가 단지 하나의 저장 장치에 연결될 것이 요구되지 않는다.
두 개의 서로 인접한 저장 장치(예를 들어, 저장 장치 SDb1과 SDb2) 사이의 연결이 "Sync Out", "Ready In", "Sync In" 그리고 "Ready Out" 통신 포트에 의해 용이하게 된다. 저장 장치(SDb1에서 SDbN)의 각각은 제 1 저장 장치(즉, 저장 장치 SDb1)와 마지막 저장 장치(즉, 저장 장치 SDbN)을 제외하고 이들 4개의 포트를 갖는다: SDb1은 단지 Sync Out 포트와 Ready In 포트만 가지며 SDbN은 단지 Sync In 포트와 Ready Out 포트만을 갖는다. 동기 신호가 도 2에서 SDbN인 마지막 저장 장치에 도달할 때까지, 동기 신호는 하나의 저장 장치의 Sync Out 포트로부터 연결되는 다음 저장 장치의 Sync In 포트로 전달되거나, 케스케이드되고, 데이지 체인을 다운스트림한다. 준비 신호는 하나의 저장 장치의 Ready Out 포트로부터 이것이 연결되는 다음 저장 장치의 Ready In 포트로 반대 방향(즉, 데이지 체인을 업스트림)으로 전달되거나, 케스케이드 된다.
저장 장치(SDb1에서 SDbN)와 상태 머신(22) 사이의 연결(C1', C2', C3',...,CN')은 도 1에 도시된 연결(C1, C2, C3,...,CN)과 동일하거나 유사할 수 있다. 통신 링크(C1', C2', C3',...,CN')는 저장 장치(SDb1, SDb2, SDb3,...,SDbN)로 각각 저장 명령과 인에이블 신호를 포워드하기 위해 사용되며, 이는 상태 머신(12)에 의해 이슈된다. 통신 링크(C1', C2', C3',...,CN')는 또한 저장 장치(SDa1, SDa2. SDa3,...,SDaN)로 부터 상태 머신(12)으로 전류 소모 정보를 전달하기 위해 사용된다.
도 2에 도시된 예에서, 저장 장치는 다른 저장 장치로부터의 동기 신호 수신 및/또는 인에이블 신호로서 상태 머신(22)에 의해 이슈되는 허가 메시지(permission message) 수신에 응답하여 높은 전류를 소모하도록 허용될 수 있다. 상태 머신(22)으로부터 특별한 저장 장치로 전달되는 인에이블 신호는 이러한 저장 장치를 "on"으로 전환하며, 따라서 이러한 장치가 이후 어느 때고 수신될 수 있는 동기 신호에 응답하도록 인에이블된다.
동작의 기본적이고, 비제한적인 모드가 기술될 것이다. 상태 머신(12)은 통신 링크(C1', C2', C3',...,CN')를 통해 각각의 저장 장치(SDa1, SDa2. SDa3,...,SDaN)과 통신한다. 상술한 바와 같이, 상태 머신(12)에 대해 고유하게 식별되는 저장 장치(SDa1, SDa2. SDa3,...,SDaN)가 턴오프되며, 이들이 높은 전류 소모를 소모하도록 허용하지 않는다. 상태 머신(22)은 특별한 저장 장치가 저장 장치의 나머지에 관련한 전류 소모 정보에 기초하거나 팩터에 기초할 수 있는 미리 정의된 스케줄링에 따라서 동기 신호에 응답하도록 특별한 저장 장치를 인에이블할 수 있다.
예를 위해, 저장 장치(SDb1)는 초기에 높은 전류 소모 상태로 진입하도록 허용되며, 이것은 SDb1이 상태 머신(22)으로부터 대응하는 인에이블 신호 수신에 응답하여 높은 전류를 소모하도록 허용된다는 것을 의미한다. 인에이블 신호가 유효한 한, 저장 장치(SDb1)는 높은 전류의 소모를 수행할 수 있거나 SDb1이 저장 장치(SDb2)로부터 (저장 장치 SDb1의 Ready In 포트를 통해) 수신하는 준비 신호에 응답하여 높은 전류 소모를 재개할 수 있다. 저장 장치(SDb1)는 (SDb2의 Sync Out 포트를 통해) 저장 장치(SDb2)에 동기 신호를 이슈한다.
저장 장치(SDb2. SDb3,...,SDbN)는 저장 장치(SDb1)와 다르게 동작한다. 다시, 저장 장치(SDb2. SDb3,...,SDbN) 각각은 상태 머신(12)으로부터 대응하는 인에이블 신호의 수신에 응답하여 높은 전류를 소모하도록 허용된다. 인에이블 신호가 유효한 한, 저장 장치(SDb2. SDb3,...,SDbN)는 (Sync In 포트를 통해) 저장 장치(SDb2. SDb3,...,SDbN-1)로부터 수신되는 대응하는 동기 신호에 응답하여 높은 전류를 소모하도록 동작할 수 있다. 저장 장치(SDb2. SDb3,...,SDbN)는 (Ready Out 포트들을 통해) 저장 장치(SDb1, SDb2,..,SDbN-1)에 준비 신호를 발한다.
전형적으로, 저장 장치(SDb2. SDb3,...,SDbN로부터) 저장 장치(SDb2. SDb3,...,SDbN-1)에 의해 수신된 준비 신호는 저장 장치(SDb1. SDb2,...,SDbN-2)로 가로지르게 된다.
저장 장치(SDb1, SDb2. SDb3,...,SDbN) 중 임의의 장치는 저장 시스템(20) 내에 상주하는 어떠한 하나 이상의 저장 장치와 통신할 수 있으며, 특별한 저장 장치는 특정한 구성에 따라서 저장 시스템(20) 내 다른 저장 장치 중 어느 장치로/로부터 대응하는 동기/준비 신호를 더 수신하고/하거나 전송할 수 있다.
도 1과 도 2의 배치들의 어떠한 조합 및/또는 도 1과 도 2의 배치에 도시된 구성요소 중 어떠한 구성요소의 기능성이 또한 본 명세서에서 적용될 수 있음에 유의한다.
도 3은 예시적인 실시예에 따라서, 도 1의 저장 장치(예를 들어, 저장 장치 SDaN)를 보다 상세히 도시한다. 다시, 저장 장치 SDaN는 구성에 따라서 저장 시스템의 하나 이상의 다른 저장 장치에 직간접적으로 연결된다.
저장 장치 SDaN은 데이터를 저장하기 위한 메모리 어레이(memory array)(32a)와 같은 저장 부분과 저장 장치 제어기(storage device controller)(34a)를 전형적으로 포함하는 회로를 포함한다. 저장 장치 제어기(34a)는 메모리 어레이(32a)에 데이터를 프로그래밍하고 메모리 어레이(32a)로 부터 데이터의 판독을 관리하기 위해 제공된다. 저장 장치 제어기(34a)는 인터페이스(36)를 통해 상태 머신으로부터 동기 신호와 같은 신호의 수신에 응답하여 저장 장치 SDaN의 전류 소모를 제어한다.
상태 머신은, 예를 들어, 도 1 및 도 2의 저장 시스템에 대하여 기술된 상태 머신일 수 있다. 더욱이 상기 언급한 바와 같이, 저장 장치 SDaN은 인터페이스(36)를 통해 상태 머신으로 자신의 전류 소모 레벨의 실시간 표시를 운반하기 위해 동작할 수 있다.
도 4는 예시적인 실시예에 따라서, 도 1의 저장 장치(예를 들어, 저장 장치 SDbN)가 보다 상세히 도시된다.
저장 장치 SDbN는 데이터를 저장하기 위한 메모리 어레이(32b)와 같은 저장 부분과 저장 장치 제어기(34b)를 전형적으로 포함하는 회로를 포함한다. 저장 장치 제어기(34b)는 메모리 어레이(32b)에 데이터를 프로그래밍하고 데이터의 판독을 관리하기 위해 제공된다. 저장 장치 제어기(34b)는 인에이블 포트(48)를 통해 상태 머신으로부터 동기 신호와 같은 신호의 수신에 응답하고 Sync In 포트를 통해 이러한 저장 장치로부터 수신되는 인에이블 신호에 기초하여 저장 장치 SDbN의 전류 소모를 제어한다. 동기 신호는 저장 동작 명령의 수신에 이어 또는 앞서 어느 시점에서 수신될 수 있다.
저장 장치 제어기(34b)는 Sync Out과 Ready Out 포트 연결을 통해 다른 이러한 저장 장치(전형적으로 저장 장치 SDbN과 직접 연결되는)에 동기 신호와 준비 신호를 전송하도록 더 동작할 수 있다. 준비 신호를 수신할 때, 저장 장치 SDbN는 이러한 준비 신호를 Ready Out 포트 연결을 통해 다른 이러한 저장 장치로 운반하거나, 특정한 구성에 따라서 높은 전류 소모 상태를 입력한다.
동기 및 준비 신호는 상술한 동일한 방식으로 이슈된다, 즉, 동기 신호는 높은 전류 소모 레벨에서 동작을 시작하도록 다른 저장 장치를 허용하기 위해 전송되며; 준비 신호는 더 이상 높은 전류를 소모하지 않도록 다른 저장 장치에 전형적으로 통지하기 위해 전송된다.
상술한 바와 같이, 상태 머신은, 예를 들어, 도 1과 도 2의 저장 시스템에 대하여 기술된 상태 머신일 수 있다. 또한, 상술한 바와 같이, 저장 장치 SDbN은 인터페이스(46)를 통해 상태 머신으로 자신의 전류 소모 레벨의 실시간 표시를 운반하도록 동작할 수 있다.
도 5는 예시적인 실시예에 따라서, 전류 소모 정보를 유지하기 위한 테이블(100)을 도시한다. 일반적으로, 테이블(100)은 저장 장치(SDa1, SDa2. SDa3,SDa4, 그리고 SDa5)와 관련된 전류 소모 요건에 관한 정보를 제공한다.
예를 들어, 테이블(100)은 높은 전류 소모 상태에서 50mA의 양을 소모하기 위한 20 마이크로초를 요구하고; 7mA의 양을 소모하기 위한 30 마이크로초를 요구하는 저장 장치를 위해 전류 소모 정보를 제공한다.
특히, 테이블(100)은 톨은 전류 소모 상태에서 동작하기 위해 저장 장치에 의해 요구된 전류의 양(밀리암페어)을 표시하기 위한 필드(110); 높은 전류 상태에서 동작하기 위해 저장 장치가 요구하는 시간(마이크로초)을 표시하기 위한 필드(120); 낮은 전류 소모 상태에서 동작하기 위해 저장 장치에 의해 요구된 전류의 양(밀리암페어)을 표시하기 위한 필드(130); 낮은 전류 상태에서 동작하기 위해 저장 장치가 요구하는 시간(마이크로초)을 표시하기 위한 필드(140), 우선순위를 표시하기 위한 필드(150), 그리고 동작 상태를 표시하기 위한 필드(160)를 포함한다.
테이블(100)은 각각의 엔트리가 상이한 저장 장치를 지칭하는 5개의 예시적인 엔트리를 포함한다. 예를 들어, 엔트리(210)는 저장 장치(SDa1)를 지칭한다. SDa1은 동작중이며 높은 우선순위가 할당된다. 엔트리(220)는 저장 장치(SDa2)를 지칭한다. SDa2는 동작중이며 마찬가지로 높은 우선순위가 할당된다.
엔트리(230과 250)는 각각 저장 장치(SDa3와 SDa5)를 가리킨다. SDa3가 불량이고 SDa5가 슬립 모드로 설정되기 때문에, 두 장치는 낮은 우선순위가 할당된다.
엔트리(240)는 저장 장치(SDa4)를 지칭한다. SDa4는 동작중이고 중간 우선순위로 할당된다. 이러한 상황에서, 상태 머신(12)은 저장 장치(SDa4)에 대해 저장 장치(SDa1과 SDa2)를 보다 자주, 전류 소모 주기를 더 길게(즉, 연장) 할 수 있다.
다시, 전류 소모 요건은 본 명세서에 사용된 예시적인 값에 제한되지 않으며, 상기 논의된 바와 같이 다른 값에 기초할 수 있다.
도 6은 상태 머신이 복수의 저장 장치를 제어 또는 관리하는 예시적인 방법(50)을 도시한다. 도 6은 도 1과 관련하여 기술될 것이다. 본 명세서에 도시된 방법은 저장 장치(SDa1에서 SDaN까지)의 동작을 관리하기 위해 저장 시스템(10)의 상태 머신(13)과 같은 상태 머신에 의해 활용될 수 있다. 예를 위해, 방법은 저장 장치(SDa1, SDa2 그리고 SDa3)만을 이용하여 기술될 것이다.
초기 단계(S51)에서, 저장 장치에 대해 통신 링크와 함께 제공되는 상태 머신(12)은 저장 동작 명령을 발한다. 단순한 예를 위해, 본 명세서에서 이슈된 저장 동작 명령은 3개의 저장 장치에 동시에 데이터를 저장하기 위한 프로그래밍 명령(programming command)이다.
단계(S52)에서, 상태 머신(12)은 동기 신호를 제 1 저장 장치로 전송하고, 제 1 저장 장치가 높은 전류 소모 레벨에서 동작하도록 허용하는 반면에, 제 2 및 제 3 저장 장치는 낮은 전류 소모 레벨에서 동작한다.
단계(S54)에서, 상태 머신(12)은 제 1 저장 장치로부터 준비 신호를 수신하고, 제 1 저장 장치는 높은 전류 소모 레벨에서 더이상 동작하지 않는다는 것을 표시한다.
다음으로 단계(S55)에서(준비 신호의 수신 후), 상태 머신(12)은 동기 신호를 제 2 저장 장치로 전송한다. 이 신호는 제 2 저장 장치가 높은 전류 소모 레벨(S56)에서 동작을 시작하도록 허용하는 반면에, 제 1 및 제 3 저장 장치는 낮은 전류 소모 레벨에서 동작한다.
단계(S57)에서, 상태 머신(12)은 제 2 저장 장치로부터 준비 신호를 수신하고, 제 2 저장 장치가 높은 전류 소모 레벨에서 더 이상 동작하지 않는다는 것을 표시한다.
다음으로 단계(S58)에서(준비 신호의 수신 후), 상태 머신(12)은 동기 신호를 제 3 저장 장치로 전송한다. 이 신호는 제 3 저장 장치가 높은 전류 소모 레벨(S59)에서 동작을 시작하도록 허용하는 반면에, 제 1 및 제 2 저장 장치는 낮은 전류 소모 레벨에서 동작한다.
단계(S60)에서, 상태 머신(12)은 제 3 저장 장치로부터 준비 신호를 수신하고, 제 3 저장 장치가 높은 전류 소모 레벨에서 더 이상 동작하지 않는다는 것을 표시한다.
제 3 저장 장치로부터 준비 신호를 수신한 후, 상태 머신(12)은 저장 장치가 전류 프로그램 동작(S61)에서 최종 서브-상태에 도달하였는지, 즉 마지막 동기 신호가 이슈되었는지를 판단한다. 도달하였다면, 프로세스는 종료된다; 도달하지 않았다면, 프로세스는 단계(S51)로 복귀한다.
도 7은 상태 머신이 2개의 저장 장치를 제어 또는 관리하는 예시적인 방법(60)을 도시한다. 도 7은 도 1과 관련하여 기술될 것이다. 단계(61)에서, 사용될 T1 및 T2를 포함하는 로드 타이밍 정보가 플래시(FLASH) 또는 롬(ROM)으로부터 로드된다. 62에서, 프로그램 시퀀스는 SD1과 SD2에서 개시된다. 단계(63)에서, SD1은 높은 전류 소모 상태로 설정되고 SD2는 낮은 전류 소모 상태로 설정되며 타이머는 T1으로 로드된다. 단계(64)에서, 시간(T1)이 경과하면, SD1은 낮은 전류 소모 상태로 설정되고 SD2는 높은 전류 상태로 설정되며 T2는 단계(65)에서 타이머에 로드된다. 단계(66)에서, 시간(T2)이 경과하면, 제어는 단계(63)로 다시 넘겨진다.
각각의 저장 장치의 동작의 순서는 본 명세서에서 단지 예로서 가져온 것이다. 따라서, 제어기는 동기 신호를 임의의 순서 및/또는 어떠한 다른 미리 정의된 순서에 따라서 어떠한 다른 저장 장치로 전송할 수 있다.
당업자에 의해 이해될 바와 같이, 현재 기술은 매우 다양한 상이한 구조를 활용하며 새로운 구조가 계속 개발될 것으로 예상된다. 일반적으로, 저장 장치가 적절한 프로세싱 파워를 갖는 한 예시적인 실시예는 매우 다양한 상이한 유형의 메모리와 함께 활용될 수 있다.
본 명세서에 기술되는 실시예, 다양한 예는 하드웨어, 소프트웨어, 또는 하드웨어와 소프트웨어의 조합으로 실현될 수 있다. 하드웨어와 소프트웨어의 전형적인 조합은 로드되고 실행될 때 컴퓨터 시스템이 본 명세서에 기술된 방법들을 수행하도록 컴퓨터 시스템을 제어하는 컴퓨터 프로그램을 갖는 범용 컴퓨터 시스템일 수 있다. 상술한 개념들은 또한 컴퓨터 프로그램 제품에 내장될 수 있으며, 컴퓨터 프로그램 제품은 본 명세서에 기술된 실시예의 구현을 인에이블링하는 모든 특징을 포함하고, 컴퓨터 시스템에 로드될 때 이 제품은 이들 실시예를 수행할 수 있다. 본 문맥에서 컴퓨터 프로그램 또는 애플리케이션은 정보 처리 능력을 갖는 시스템으로 하여금 직접 또는 a) 또 다른 언어, 코드 또는 표기로 변환; b) 상이한 재료 형태로 재생산한 후 특별한 기능을 수행하도록 하도록 의도된 명령들의 세트의 어떠한 표현, 언어, 코드 또는 표기를 의미한다.
시스템과 방법의 여러 실시예가 기술되면, 다른 변경이 당업자에게 자체적으로 제시될 것이며, 이러한 변경이 첨부된 청구항의 범위 내에 포함되도록 하기 때문에 상세한 기술이 제한으로서 의미되지 않는다는 것이 이해될 것이다.

Claims (21)

  1. 복수의 저장 장치의 동작 관리 방법에 있어서,
    상기 복수의 저장 장치 중 적어도 하나의 장치로부터 전류 소모 정보를 수신하는 단계와,
    상기 복수의 저장 장치 중 적어도 하나의 저장 장치의 동작을 관리하는 단계를 포함하고, 상기 동작을 관리하는 단계는
    제 1 저장 장치에서 높은 전류 레벨로 전력 소모를 개시하는 복수의 저장 장치들 중 임의의 상기 제 1 저장 장치로 동기 신호를 제공하는 단계와,
    상기 저장 장치들 중 제 1 저장 장치를 낮은 전류 레벨로 전환(switching)하는 단계와,
    높은 전류 레벨로 전력 소모가 완료되면 상기 저장 장치들 중 상기 제 1 저장 장치로부터 준비 신호를 제공하는 단계와,
    상기 제 1 저장 장치가 상기 높은 전류 레벨로 상기 전력 소모를 완료하는 것을 표시하는 상기 복수의 저장 장치들 중 후속하는 저장 장치 또는 임의의 상태 머신에서 상기 준비 신호를 수신하는 단계와,
    상기 후속하는 저장 장치로 제 2 동기 신호를 제공하고, 나머지 상기 복수의 저장 장치들이 낮은 전류 레벨로 동작하는 동안 상기 후속하는 저장 장치에서 높은 전류 레벨로 전력 소모를 개시하는 단계를 포함하는, 복수의 저장 장치의 동작 관리 방법.
  2. 제 1항에 있어서, 상기 전류 소모 정보는 상기 복수의 저장 장치 중 적어도 제 2 장치의 전류 소모의 실시간 표시를 포함하고, 상기 전류 소모 정보가 동적으로 갱신되는, 복수의 저장 장치의 동작 관리 방법.
  3. 제 1항에 있어서, 상기 관리하는 단계는 상기 전류 소모 정보에 기초하여 (a) 상기 복수의 저장 장치 중 상기 제 1 저장 장치상에 데이터를 프로그래밍하고, 상기 복수의 저장 장치 중 상기 제 1 저장 장치로부터 데이터를 삭제하며, 상기 복수의 저장 장치 중 상기 제 1 저장 장치상에 저장된 데이터를 판독하는 단계, 또는 (b) 상기 복수의 저장 장치 중 상기 후속하는 저장 장치상에 데이터를 프로그래밍하고, 상기 복수의 저장 장치 중 상기 후속하는 저장 장치로부터 데이터를 삭제하며, 상기 복수의 저장 장치 중 상기 후속하는 저장 장치상에 저장된 데이터를 판독하는 단계를 더 포함하는, 복수의 저장 장치의 동작 관리 방법.
  4. 삭제
  5. 복수의 저장 장치의 동작 관리 방법에 있어서,
    적어도 하나의 상기 복수의 저장 장치로부터 전류 소모 정보를 수신하는 단계와,
    적어도 하나의 상기 복수의 저장 장치들의 동작을 관리하는 단계로서, 상기 동작을 관리하는 단계는 상기 복수의 저장 장치들 중 적어도 제 2 저장 장치에서 소모되는 전류와 관계되는 전류 소모 정보를 기초로 하여 상기 복수의 저장 장치들 중 제 1 저장 장치의 전류 소모를 허용하는 단계를 포함하는, 상기 동작을 관리하는 단계와,
    상기 복수의 저장 장치들 중 적어도 하나의 저장 장치를 상기 복수의 저장 장치들 중 다른 저장 장치로 직접 연결하는 단계를 더 포함하는, 복수의 저장 장치의 동작 관리 방법.
  6. 제 5 항에 있어서, 상기 복수의 저장 장치 중 상기 제 1 저장 장치는 상기 복수의 저장 장치 중 적어도 다른 하나에 직접 연결되고, 상기 복수의 저장 장치 중 상기 제 1 저장 장치의 상기 전류 소모는 상기 복수의 저장 장치 중 적어도 상기 제 2 저장 장치로부터 상기 복수의 저장 장치 중 상기 제 1 저장 장치에 의해 수신된 신호에 응답하여 허용되는, 복수의 저장 장치의 동작 관리 방법.
  7. 제 1항에 있어서, 상기 동기 신호는 상기 복수의 저장 장치들 중 상기 제 1 저장 장치에 할당된 우선순위에 기초하여 상기 복수의 저장 장치들 중 상기 제 1 저장 장치로 제공되는, 복수의 저장 장치의 동작 관리 방법.
  8. 제 7항에 있어서, 상기 우선순위는 우선순위가 할당되는 상기 복수의 저장 장치들 중 적어도 하나의 저장 장치의 구성 및/또는 상기 저장 장치와 관련된 컨텐츠의 유형, 활동 레벨, 전류 소모의 변화에 대한 면역의 정도에 기초하는, 복수의 저장 장치의 동작 관리 방법.
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 상태 머신 및 적어도 하나의 다른 저장 장치에 동작 가능하게 연결된 저장 장치에 있어서,
    데이터를 저장하기 위해 구성된 저장부와,
    상기 저장부의 동작을 관리하도록 동작하는 회로 - 상기 동작 관리는 상기 저장 장치에 동작 가능하게 연결된 적어도 하나의 다른 저장 장치에 관한 전류 소모 정보에 기초하여 상기 저장 장치의 전류 소모를 허용하는 단계를 포함하고, 상기 전류 소모를 허용하는 단계는 상기 저장 장치에 직접 연결된 상기 적어도 하나의 다른 저장 장치로부터 수신된 명령에 기초하여 수행됨 -
    를 포함하는, 저장 장치.
  14. 복수의 저장 장치를 관리하기 위한 장치에 있어서, 상기 장치는
    복수의 저장 장치들에 동작가능하게 연결된 상태 머신을 포함하고, 상기 상태 머신은 상기 복수의 저장 장치들 중 적어도 하나의 저장 장치의 동작을 관리하도록 동작가능하고, 상기 저장 장치의 동작 관리는
    높은 전류 레벨로 전력 소모를 수행하도록 준비되는 것을 표시하는 상기 저장 장치들 중 제 1 저장 장치로부터 준비 신호를 수신하는 단계와,
    상기 복수의 저장 장치들 중 상기 제 1 저장 장치로 인에이블 신호를 제공하는 단계로서, 상기 인에이블 신호는 상기 제 1 저장 장치에서 높은 전류 레벨로 상기 전력 소모를 가능하게 하는, 상기 인에이블 신호를 제공하는 단계와,
    상기 저장 장치들 중 상기 제 1 저장 장치가 높은 전류 레벨에서 전력 소모를 완료하고 낮은 전류 레벨 동작 모드로 전환한 것을 표시하는, 높은 전류 레벨에서 전력 소모를 완료하면 상기 저장 장치들 중 상기 제 1 저장 장치로부터 준비 신호를 수신하는 단계와,
    전력 소모를 높은 전류 레벨에서 수행하도록 준비되는 것을 표시하는 상기 저장 장치들 중 다른 저장 장치로부터 준비 신호를 수신하는 단계와,
    상기 다른 저장 장치로 제 2 인에이블 신호를 제공하는 단계로서, 상기 제 2 인에이블 신호는 상기 다른 저장 장치에서 높은 전류 레벨로 상기 전력 소모를 가능하게 하는, 상기 제 2 인에이블 신호를 제공하는 단계와,
    상기 다른 저장 장치가 높은 전류 레벨에서 전력 소모를 완료하고 낮은 전류 레벨 동작 모드로 전환하는 것을 표시하는, 높은 전류 레벨에서 전력 소모가 완료되면 상기 다른 저장 장치로부터 준비 신호를 수신하는 단계와,
    상기 복수의 저장 장치들 중 선택된 저장 장치로부터 준비 신호를 반복하여 수신하는 단계로서, 상기 선택된 저장 장치로 동기 신호의 제공을 가능하게 하는, 상기 준비 신호를 반복하여 수신하는 단계를 포함하는, 복수의 저장 장치를 관리하기 위한 장치.
  15. 제 14항에 있어서, 상기 상태 머신은 상기 복수의 저장 장치들 중 상기 저장 장치에 대한 우선순위를 정의하고, 상기 우선순위는 높은 전력 레벨에서 저장 장치 전력 소모의 선택 사용을 가능하게 하는, 복수의 저장 장치를 관리하기 위한 장치.
  16. 제 1항에 있어서, 상기 복수의 저장 장치는 상기 상태 머신과 직접 연결되고, 서로 직접 연결되지 않고,
    상기 복수의 저장 장치들 중 상기 제 1 저장 장치로 상기 동기 신호를 제공하는 단계는 상기 상태 머신으로부터 상기 동기 신호를 제공하는 단계를 포함하고,
    상기 준비 신호를 수신하는 단계는 상기 상태 머신에서 상기 제 1 저장 장치로부터 상기 준비 신호를 수신하는 단계를 포함하고,
    상기 후속하는 저장 장치로 제 2 동기 신호를 제공하는 단계는 상기 상태 머신으로부터 상기 제 2 동기 신호를 제공하는 단계를 포함하는, 복수의 저장 장치의 동작 관리 방법.
  17. 제 16항에 있어서, 상기 제 1 저장 장치에서 높은 전류 레벨로 전력 소모를 개시하는 상기 저장 장치로의 동기 신호를 제공하는 단계는 나머지 복수의 저장 장치를 낮은 전류 레벨에서 동작시키는 단계를 더 포함하는, 복수의 저장 장치의 동작 관리 방법.
  18. 제 1항에 있어서, 상기 복수의 저장 장치 중 적어도 하나의 저장 장치는 3-차원 메모리를 포함하는, 복수의 저장 장치의 동작 관리 방법.
  19. 제 5항에 있어서, 적어도 하나의 상기 복수의 저장 장치는 3-차원 메모리를 포함하는, 복수의 저장 장치의 동작 관리 방법.
  20. 제 14항에 있어서, 상기 복수의 저장 장치 중 적어도 하나의 저장 장치는 3-차원 메모리를 포함하는, 복수의 저장 장치를 관리하기 위한 장치.
  21. 삭제
KR1020117004746A 2008-08-05 2009-08-02 복수의 저장 장치를 관리하기 위한 저장 시스템과 방법 KR101653011B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/186,417 US7961544B2 (en) 2008-08-05 2008-08-05 Storage system and method for managing a plurality of storage devices
US12/186,417 2008-08-05

Publications (2)

Publication Number Publication Date
KR20110051209A KR20110051209A (ko) 2011-05-17
KR101653011B1 true KR101653011B1 (ko) 2016-08-31

Family

ID=41119332

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117004746A KR101653011B1 (ko) 2008-08-05 2009-08-02 복수의 저장 장치를 관리하기 위한 저장 시스템과 방법

Country Status (6)

Country Link
US (1) US7961544B2 (ko)
EP (1) EP2310936A1 (ko)
JP (1) JP5718812B2 (ko)
KR (1) KR101653011B1 (ko)
TW (1) TWI467594B (ko)
WO (1) WO2010016056A1 (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110173462A1 (en) * 2010-01-11 2011-07-14 Apple Inc. Controlling and staggering operations to limit current spikes
US8904085B2 (en) * 2010-01-14 2014-12-02 Lenovo (Singapore) Pte. Ltd. Solid-state memory management
JP2011233114A (ja) * 2010-04-30 2011-11-17 Toshiba Corp メモリシステム
US8826051B2 (en) 2010-07-26 2014-09-02 Apple Inc. Dynamic allocation of power budget to a system having non-volatile memory and a processor
US8555095B2 (en) 2010-07-26 2013-10-08 Apple Inc. Methods and systems for dynamically controlling operations in a non-volatile memory to limit power consumption
US8522055B2 (en) 2010-07-26 2013-08-27 Apple Inc. Peak power validation methods and systems for non-volatile memory
JP5605238B2 (ja) 2011-01-25 2014-10-15 ソニー株式会社 メモリシステムおよびその動作方法
US9261940B2 (en) * 2011-02-25 2016-02-16 Samsung Electronics Co., Ltd. Memory system controlling peak current generation for a plurality of memories by monitoring a peak signal to synchronize an internal clock of each memory by a processor clock at different times
US20120221767A1 (en) 2011-02-28 2012-08-30 Apple Inc. Efficient buffering for a system having non-volatile memory
JP5713772B2 (ja) * 2011-04-12 2015-05-07 株式会社東芝 半導体メモリシステム
US8645723B2 (en) 2011-05-11 2014-02-04 Apple Inc. Asynchronous management of access requests to control power consumption
US9141528B2 (en) 2011-05-17 2015-09-22 Sandisk Technologies Inc. Tracking and handling of super-hot data in non-volatile memory systems
US9176864B2 (en) 2011-05-17 2015-11-03 SanDisk Technologies, Inc. Non-volatile memory and method having block management with hot/cold data sorting
TWI456406B (zh) * 2011-10-17 2014-10-11 Acer Inc 電子系統與管理方法
KR101864828B1 (ko) * 2012-04-10 2018-06-05 삼성전자주식회사 전자 기기 관리 방법 및 장치
US9477257B1 (en) * 2013-03-13 2016-10-25 Juniper Networks, Inc. Methods and apparatus for limiting a number of current changes while clock gating to manage power consumption of processor modules
US9443600B2 (en) * 2013-03-28 2016-09-13 Intel Corporation Auto-suspend and auto-resume operations for a multi-die NAND memory device to reduce peak power consumption
US9514009B2 (en) * 2014-07-24 2016-12-06 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Reducing server power consumption to compensate for a power supply failure in a multiple power supply configuration
US10013345B2 (en) * 2014-09-17 2018-07-03 Sandisk Technologies Llc Storage module and method for scheduling memory operations for peak-power management and balancing
US9875049B2 (en) * 2015-08-24 2018-01-23 Sandisk Technologies Llc Memory system and method for reducing peak current consumption
KR102445390B1 (ko) * 2015-09-02 2022-09-21 에스케이하이닉스 주식회사 메모리 컨트롤러 및 이를 포함하는 메모리 시스템
KR102648790B1 (ko) * 2018-12-19 2024-03-19 에스케이하이닉스 주식회사 데이터 저장 장치 및 그 동작 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005057475A1 (ja) * 2003-11-28 2005-06-23 Matsushita Electric Industrial Co., Ltd. 記録装置
JP2005251315A (ja) * 2004-03-05 2005-09-15 Citizen Watch Co Ltd メモリ装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5537350A (en) 1993-09-10 1996-07-16 Intel Corporation Method and apparatus for sequential programming of the bits in a word of a flash EEPROM memory array
US5487033A (en) 1994-06-28 1996-01-23 Intel Corporation Structure and method for low current programming of flash EEPROMS
US5699298A (en) 1996-05-22 1997-12-16 Macronix International Co., Ltd. Flash memory erase with controlled band-to-band tunneling current
US5969986A (en) 1998-06-23 1999-10-19 Invox Technology High-bandwidth read and write architectures for non-volatile memories
US6587903B2 (en) * 1998-02-27 2003-07-01 Micron Technology, Inc. Soft programming for recovery of overerasure
TWI252399B (en) * 2004-01-14 2006-04-01 Sunplus Technology Co Ltd Memory control device capable of estimating the memory power consumption
US7284137B2 (en) 2004-06-29 2007-10-16 Intel Corporation System and method for managing power consumption within an integrated circuit
US7340618B2 (en) * 2005-03-16 2008-03-04 International Business Machines Corporation System and method for regulating system power by controlling memory usage based on an overall system power measurement
US7562234B2 (en) * 2005-08-25 2009-07-14 Apple Inc. Methods and apparatuses for dynamic power control
US7429806B2 (en) 2005-10-31 2008-09-30 Xerox Corporation Smart power supply
US20070211551A1 (en) * 2005-11-25 2007-09-13 Yoav Yogev Method for dynamic performance optimization conforming to a dynamic maximum current level
US7793059B2 (en) * 2006-01-18 2010-09-07 Apple Inc. Interleaving policies for flash memory
US7587559B2 (en) 2006-08-10 2009-09-08 International Business Machines Corporation Systems and methods for memory module power management
US7873850B2 (en) * 2006-10-11 2011-01-18 Hewlett-Packard Development Company, L.P. System and method of controlling power consumption and associated heat generated by a computing device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005057475A1 (ja) * 2003-11-28 2005-06-23 Matsushita Electric Industrial Co., Ltd. 記録装置
JP2005251315A (ja) * 2004-03-05 2005-09-15 Citizen Watch Co Ltd メモリ装置

Also Published As

Publication number Publication date
US7961544B2 (en) 2011-06-14
JP5718812B2 (ja) 2015-05-13
JP2011530731A (ja) 2011-12-22
TWI467594B (zh) 2015-01-01
KR20110051209A (ko) 2011-05-17
US20100036998A1 (en) 2010-02-11
TW201011771A (en) 2010-03-16
WO2010016056A1 (en) 2010-02-11
EP2310936A1 (en) 2011-04-20

Similar Documents

Publication Publication Date Title
KR101653011B1 (ko) 복수의 저장 장치를 관리하기 위한 저장 시스템과 방법
US7969809B2 (en) Power consumption-oriented management of a storage system
TWI393150B (zh) 最佳化記憶體操作之方法、主機裝置及資料儲存系統
KR102249416B1 (ko) 메모리 시스템 및 메모리 시스템의 구동 방법
RU2357286C2 (ru) Операционная система смарт-карты и способ ее работы
US20070283081A1 (en) Cache control in a non-volatile memory device
CN102999452A (zh) 存储器设备
CN101908379A (zh) 基于访问时间调整对非易失性半导体存储器的访问
US6888733B2 (en) Multiple chip system including a plurality of non-volatile semiconductor memory devices
CN112035381A (zh) 一种存储系统及存储数据处理方法
KR20130017969A (ko) Ｕｓｂ 장치, 및 그것을 포함하는 ｕｓｂ 시스템
TW202004492A (zh) 電子存放裝置的任務管理方法、主機和存儲裝置
EP1763036B1 (en) Semiconductor storage device, electronic apparatus, and mode setting method
KR20080078977A (ko) Ｍｍｃ 또는 ｓｄ 프로토콜을 사용하는 다수의 메모리장치들을 인터페이스하는 방법 및 시스템
JP2006286048A (ja) 半導体記憶装置
US20130132740A1 (en) Power Control for Memory Devices
KR100746364B1 (ko) 메모리 공유 방법 및 장치
US8599593B2 (en) Memory system and method of operating the same
US7814305B2 (en) Apparatus and method for generating reset signals for function chips in a terminal
CN102402447A (zh) 设备启动方法和设备
US20160018994A1 (en) Memory system and method
US11016914B2 (en) Data processing system including memory systems coupled through internal channel
CN109783395B (zh) 内存访问方法、交换芯片、内存模组及电子设备
US20120124272A1 (en) Flash memory apparatus
US20080005417A1 (en) Method for speedy delivery of data between processors and digital processing apparatus having shared memory

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant