KR101652595B1 - Analytical calculation method for natural frequencies of chip mounted PCB module using effective modulus and Calculator using the same - Google Patents

Analytical calculation method for natural frequencies of chip mounted PCB module using effective modulus and Calculator using the same Download PDF

Info

Publication number
KR101652595B1
KR101652595B1 KR1020140184683A KR20140184683A KR101652595B1 KR 101652595 B1 KR101652595 B1 KR 101652595B1 KR 1020140184683 A KR1020140184683 A KR 1020140184683A KR 20140184683 A KR20140184683 A KR 20140184683A KR 101652595 B1 KR101652595 B1 KR 101652595B1
Authority
KR
South Korea
Prior art keywords
effective
elastic modulus
layer
modulus
natural frequency
Prior art date
Application number
KR1020140184683A
Other languages
Korean (ko)
Other versions
KR20160075115A (en
Inventor
김영국
Original Assignee
인하대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인하대학교 산학협력단 filed Critical 인하대학교 산학협력단
Priority to KR1020140184683A priority Critical patent/KR101652595B1/en
Publication of KR20160075115A publication Critical patent/KR20160075115A/en
Application granted granted Critical
Publication of KR101652595B1 publication Critical patent/KR101652595B1/en

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01HMEASUREMENT OF MECHANICAL VIBRATIONS OR ULTRASONIC, SONIC OR INFRASONIC WAVES
    • G01H17/00Measuring mechanical vibrations or ultrasonic, sonic or infrasonic waves, not provided for in the preceding groups

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은, 복수개의 층으로 이루어진 PCB모듈의 각층의 탄성계수를 각각 구하고, 이를 이용하여 전체 탄성계수 및 관성모멘트를 도출하며, 이를 이용하여 용이하게 PCB모듈 전체의 고유진동수를 계산하는 유효탄성계수를 이용한 칩이 실장된 PCB모듈의 고유 진동수 계산 방법 및 계산장치를 제공하기 위한 것으로, 복수층으로 이루어진 PCB모듈의 고유진동수를 계산하는 방법에 있어서, 상기 복수층의 각층의 탄성계수를 결정하는 단계; 상기 복수층의 각층의 탄성계수를 이용하여 유효탄성계수를 산출하는 단계; 상기 PCB 모듈의 실효관성모멘트를 산출하는 단계; 산출된 상기 유효탄성계수 및 상기 실효관성모멘트를 이용하여 PCB모듈의 고유진동수(fi)를 결정하는 유효탄성계수를 이용한 칩이 실장된 PCB모듈의 고유 진동수 계산 방법 및 이를 이용한 계산장치를 제공한다. In the present invention, the elastic modulus of each layer of a PCB module having a plurality of layers is obtained, and the total elastic modulus and the moment of inertia are derived using the modulus of elasticity, and the effective modulus of elasticity A method of calculating a natural frequency of a PCB module having a chip mounted thereon, the method comprising: calculating elastic modulus of each layer of the plurality of layers, ; Calculating an effective elastic modulus using the elastic modulus of each of the plurality of layers; Calculating an effective moment of inertia of the PCB module; There is provided a method of calculating a natural frequency of a PCB module mounted with a chip using an effective elastic modulus that determines a natural frequency f i of a PCB module using the calculated effective elastic modulus and the effective moment of inertia, .

Description

유효탄성계수를 이용한 칩이 실장된 PCB모듈의 고유 진동수 계산 방법 및 계산장치{Analytical calculation method for natural frequencies of chip mounted PCB module using effective modulus and Calculator using the same}Technical Field [0001] The present invention relates to a method of calculating a natural frequency of a PCB module mounted with a chip using an effective elastic modulus,

본 발명은 PCB 모듈의 고유진동수 계산방법 및 계산장치에 관한 것으로, 더 상세하게는, 칩이 표면에 부착된 PCB 모듈의 고유진동수를 유효탄성계수 (effective modulus)를 이용하여 보다 용이하게 계산하는 PCB모듈의 고유진동수 계산방법 및 계산장치에 관한 것이다.
The present invention relates to a method of calculating natural frequency of a PCB module and a calculation device thereof, and more particularly, to a method of calculating a natural frequency of a PCB module by using a PCB A method of calculating a natural frequency of a module, and a calculating device.

최근 전기전자 장치가 자동차 엔진 조절장치, 휴대폰, 웨어러블 디바이스 등 광범위하게 사용되면서, 전지전자 장치의 사용되는 PCB 등은 진동과 충격을 받게 된다. BACKGROUND ART [0002] Recently, electrical and electronic devices have been used extensively in automobile engine control devices, mobile phones, and wearable devices.

이러한 진동과 충격과 같은 외부의 물리적 힘에 노출되었을 때 실장된 PCB 모듈은 진동을 일으키며 이러한 상황에서 발생한 응력이 전장품의 손상을 발생시킨다. When exposed to external physical forces such as vibrations and shocks, mounted PCB modules cause vibration, and stresses generated in these situations cause damage to electrical components.

상기 손상을 막기 위하여 진동 거동을 예측하는데 가장 필요한 정보는 그 PCB 모듈의 고유진동수를 계산하는 것이다.The most necessary information for predicting the vibration behavior to prevent the damage is to calculate the natural frequency of the PCB module.

일반적으로 실장된 PCB 모듈은 칩과 부품들이 산재해 있어 그 형상이 복잡하여 해석적인 방법으로 계산하기 대단히 어렵다. 따라서 상용 코드를 이용, 유한요소법으로 모델링하여 계산하고 있으나 상용 코드 자체도 가격이 비싸고, 상용 코드를 이용한 모델링도 상당한 기술이 필요하며, 계산시간도 많이 걸린다는 문제점이 있다. 이와 관련된 선행기술로는 특허공개공보 10-2014-0062816호가 있다. In general, PCB modules mounted on PCBs are very difficult to calculate by analytical methods due to the complicated shapes of chips and parts. Therefore, although the commercial code is modeled by the finite element method, the commercial code itself is expensive, the modeling using the commercial code requires considerable skill, and the calculation time is long. A related art related to this is disclosed in Patent Publication No. 10-2014-0062816.

예를 들어 1차 실리콘 칩 패키지 방법(1st level package) 중 가장 광범위하게 쓰이는 기술이 플라스틱 볼 그리드 어레이(Plastic ball grid array: PBGA) 기술이다. PBGA 패키지 제작을 위한 가장 일반적인 공정은 개략 다음과 같은 순서로 진행된다.For example, the plastic ball grid array (PBGA) technology is the most widely used technique among the first-level package methods. The most common process for fabricating PBGA packages is outlined in the following order.

먼저, 웨이퍼 상면에 집적회로를 형성하는 FAB(Fabrication)공정이 끝난 상태에서 웨이퍼에 형성된 반도체 칩을 개별적으로 분리하기 위한 소잉(sawing)을 실시한다. 그 다음, 내부에 배선이 형성된 회로기판이 공정에 투입됨에 따라 회로기판 상면에 접착제를 도포하여 절단된 반도체 칩을 본딩시키게 되며, 칩 본딩이 끝난 후에는 반도체 칩에 형성된 본딩패드와 회로기판상의 소정의 배선 사이를 와이어를 이용하여 서로 전기적으로 연결시키는 와이어 본딩을 실시하게 된다. Flip chip인 경우는 솔더로 연결한다.First, sawing is performed to separate the semiconductor chips formed on the wafer after the FAB (Fabrication) process for forming the integrated circuit on the wafer surface. Then, as a circuit board having wiring therein is inserted into the process, an adhesive is applied to the top surface of the circuit board to bond the cut semiconductor chip. After the chip bonding is completed, a bonding pad formed on the semiconductor chip and a predetermined The wires are electrically connected to each other by using wires. In case of Flip chip, connect with solder.

그리고 와이어 본딩이 완료된 후에는 반도체 칩을 EMC(Epoxy Molding Compound)로 봉지하는 몰딩 공정을 수행하게 된다. Wafer level 패키징인 경우는 몰딩 공정 후 소잉을 하게 된다. 몰딩이 완료된 다음에는 스크린 프린팅(Screen Printing)을 통해 회로기판으로 제작된 패키지 본체 저면에 일정 패턴의 솔더 페이스트를 전사하여 일정 패턴으로 솔더볼을 부착시킨 다음, 열처리 공정인 리플로우(reflow)를 수행하여 솔더볼을 회로기판 본체에 견고히 고정시키게 된다. 그리고 언더필 공정을 거쳐서 칩과 PCB를 견고하게 부착하고 솔더의 균열을 방지한다. 이와 같은 PBGA 반도체 패키지의 일예로, 도 1 내지 도 2에 도시된 바와 같은 한국등록실용신안 제20-148625호에 기재된 기술이 개발되었는데, 그 기술적 특징은 서브스트레이트(1)의 상면에 형성된 랜드부(2)에 반도체 칩(3)이 부착되어 있고, 상기 서브스트레이트(1)의 하면에는 다수개의 솔더볼(4)이 부착되어 있으며, 상기 서브스트레이트(1)에는 상,하 방향으로 다수개의 내부 리드(5)가 형성되고, 상기 반도체 칩(3)과 상기 내부 리드(5)의 상면은 금속 와이어(6)로 연결되어 있으며, 상기 반도체 칩(3)과 금속 와이어(6)를 감싸도록 상기 서브스트레이트(1)의 상면에는 몰딩부(7)가 형성되고, 상기 다수개의 솔더볼(4)은 기판(8)의 상면에 실장 되어, 언더필(9)로 견고하게 부착하는 것을 특징으로 한다 After the wire bonding is completed, a molding process of encapsulating the semiconductor chip with an epoxy molding compound (EMC) is performed. In the case of wafer level packaging, the molding process is followed by sowing. After the molding is completed, a certain pattern of solder paste is transferred onto the bottom surface of the package body made of a circuit board by screen printing, and a solder ball is attached in a predetermined pattern. Then, a reflow process as a heat treatment process is performed The solder balls are firmly fixed to the circuit board main body. Through the underfill process, the chip and the PCB are firmly attached and the solder crack is prevented. As a typical example of such a PBGA semiconductor package, a technique described in Korean Utility Model No. 20-148625 as shown in FIGS. 1 and 2 has been developed. The technical feature is that a land portion A plurality of solder balls 4 are attached to a bottom surface of the substrate 1 and a plurality of inner leads 3 are vertically and horizontally mounted on the substrate 1, And the upper surface of the semiconductor chip 3 and the upper surface of the inner lead 5 are connected to each other by a metal wire 6. The semiconductor chip 3 and the metal wire 6 are covered with the sub- A molding part 7 is formed on the upper surface of the straight 1 and the plurality of solder balls 4 are mounted on the upper surface of the substrate 8 and are firmly attached to the underfill 9

이와 같은 PBGA 패키징이 PCB에 부착되어 있으며, 이에 대한 고유진동수를 구하려면, 구조가 복잡하여 이론적으로 계산이 불가능하고, 상용유한요소 프로그램을 이용하여 계산해야 한다. 도 3은 이러한 PBGA 칩이 5개가 부착된 PCB에 대한 고유진동수를 구하기 위해 유한요소로 모델링한 예를 보여 준다. 도 4는 다섯 개의 칩중 하나를 확대한 것으로, 정확한 고유 진동수를 구하기 위해 복잡한 형상을 모델링하고 많은 요소를 사용해야 함을 보여주고 있다. 이러한 유한요소모델링을 하려면 고가의 상용 프로그램을 구비해야 하고, 모델링 기술을 오랜 시간에 걸쳐서 학습해야 하며, 패키지 구조의 복잡성에 따라 유한요소수가 상당히 많기 때문에 계산시간도 오래 걸린다.
Such a PBGA packaging is attached to the PCB. To obtain the natural frequency, the calculation is impossible theoretically because of complicated structure, and it should be calculated by using a commercially available finite element program. FIG. 3 shows an example of modeling a finite element to obtain natural frequencies for a PCB having five PBGA chips. FIG. 4 is an enlarged view of one of the five chips. It shows that a complex shape is modeled and many elements are used in order to obtain an accurate natural frequency. Such finite element modeling requires expensive commercial programs, long learning of modeling techniques, and long computation time because of the large number of finite elements depending on the complexity of the package structure.

본 발명은 상술한 종래의 유한요소법을 이용한 PCB 모듈의 고유진동수를 산출하는 방법의 문제점을 해결하기 위한 것으로, 칩이 실장된 PCB모듈을 여러개의 층으로 이루어진 구조로 모델링하고, 각층의 유효탄성계수를 각각 구하며, 이를 이용하여 전체 유효탄성계수 및 관성모멘트를 도출하고, 이론적 계산식을 이용하여 용이하게 PCB모듈 전체의 고유진동수를 해석적으로 쉽게 계산하는 유효탄성계수를 이용한 칩이 실장된 PCB모듈의 고유 진동수 계산 방법 및 계산장치를 제공하기 위한 것이다.
In order to solve the problem of the method of calculating the natural frequency of a PCB module using the conventional finite element method as described above, the PCB module having the chip mounted therein is modeled into a structure composed of several layers, and the effective elastic modulus And the total effective elastic modulus and the moment of inertia are derived using the calculated elastic modulus and the inertia moment, and by using the theoretical calculation formula, the chip module is mounted on the PCB module using the effective elastic modulus, And to provide a calculation method and a calculation device of the natural frequency.

본 발명은, 복수층으로 이루어진 PCB모듈의 고유진동수를 계산하는 방법에 있어서, 상기 복수층의 각층의 유효탄성계수를 결정하는 단계; 상기 복수층의 각층의 유효탄성계수를 이용하여 전체 유효탄성계수를 산출하는 단계; 상기 PCB 모듈의 실효관성모멘트를 산출하는 단계; 산출된 상기 전체 유효탄성계수 및 상기 실효관성모멘트를 이용하여 PCB모듈의 고유진동수를 결정하는 고유 진동수 계산 방법을 제공한다.The present invention relates to a method of calculating a natural frequency of a PCB module having a plurality of layers, the method comprising the steps of: determining an effective elastic modulus of each layer of the plurality of layers; Calculating a total effective elastic modulus using the effective modulus of elasticity of each layer of the plurality of layers; Calculating an effective moment of inertia of the PCB module; And calculating the natural frequency of the PCB module using the calculated total effective elastic modulus and the calculated effective moment of inertia.

상기 각층의 유효탄성계수를 결정하는 단계는, 각층의 유효탄성계수가 혼합률 법칙을 이용하여 산출될 수 있고, 상기 각층의 유효탄성계수를 결정하는 단계는, 각층의 유효탄성계수가 [수학식 1]을 이용하여 산출될 수 있다. Wherein the step of determining the effective elastic modulus of each layer can be performed by using the mixing law of the elastic modulus of each layer, and the step of determining the effective modulus of elasticity of each layer is characterized in that, 1].

Figure 112014123801419-pat00001
Figure 112014123801419-pat00001

Ef : 층의 유효탄성계수Ef: effective modulus of elasticity of the layer

Ec1, Ec2...Ecn : 층을 이루는 구성재료의 탄성계수E c1 , E c2 ... E cn : modulus of elasticity of the constituent material of the layer

υ12,...υn : 각 재료의 부피비율υ 1 , υ 2 , ... υ n : Volume ratio of each material

그리고, 상기 전체 유효탄성계수를 구하는 단계에서, 상기 전체 유효탄성계수는 혼합률 법칙을 이용하여 산출될 수 있으며, 상기 전체 유효탄성계수는, [수학식 2]를 이용하여 산출될 수 있다. In the step of obtaining the total effective elastic modulus, the total effective modulus of elasticity can be calculated using the mixing law, and the total effective modulus of elasticity can be calculated using the following equation (2).

Figure 112014123801419-pat00002
Figure 112014123801419-pat00002

Eeff : 전체 유효탄성계수E eff : total effective modulus of elasticity

E1~En : 각층의 유효탄성계수E 1 to E n : effective elastic modulus of each layer

υ1n : 각 층의 부피비율 υ 1 υ n ~: volume ratio of the layers

또한, 상기 PCB 모듈은, PCB, 솔더층, 기판, 칩 및 몰딩컴파운드층이 순차적으로 적층되어 이루어지고, 상기 실효 관성모멘트(Ieff)를 결정하는 단계에서 상기 실효관성모멘트는, 칩의 부피율을 이용하여 산출될 수 있으며, 상기 실효 관성모멘트(Ieff)를 결정하는 단계는, [수학식 3] 및 [수학식 4]를 이용하여 산출할 수 있다. The PCB module may be formed by sequentially stacking a PCB, a solder layer, a substrate, a chip, and a molding compound layer. In the step of determining the effective moment of inertia (I eff ), the effective moment of inertia , And the step of determining the effective moment of inertia I eff may be calculated using Equation (3) and Equation (4).

Figure 112014123801419-pat00003
Figure 112014123801419-pat00003

I1 : 칩이 PCB의 표면을 완전히 덮는 경우의 관성모멘트I 1 : moment of inertia when the chip completely covers the surface of the PCB

I2 : 칩을 제외한 PCB 만의 관성모멘트 I 2 : Moment of inertia of PCB alone except chip

υa : 칩의 부피율υa: Chip volume ratio

Figure 112014123801419-pat00004
Figure 112014123801419-pat00004

b : 단면의 폭b: width of section

h : 단면의 높이h: height of section

그리고, PCB모듈의 고유진동수(fi)는, [수학식 5]에 의하여 결정될 수 있다. The natural frequency (f i ) of the PCB module can be determined by the following equation (5).

Figure 112014123801419-pat00005
Figure 112014123801419-pat00005

E : 유효탄성계수E: effective modulus of elasticity

I : 관성모멘트I: moment of inertia

m : 단위 길이당 질량m: mass per unit length

L : 길이L: Length

λi: 빔의 고유진동수를 구하는 이론적 방정식에서 빔의 양단의 고정상태에 따라 결정되는 상수λ i : a constant determined according to the fixed state of both ends of the beam in the theoretical equation for obtaining the natural frequency of the beam

다른 한편으로 본 발명은, 상기 고유진동수 계산방법을 이용하여 PCB모듈의 고유진동수를 계산하는 PCB모듈 진동수 계산장치를 제공할 수 있다.
On the other hand, the present invention can provide a PCB module frequency calculation device for calculating a natural frequency of a PCB module using the natural frequency calculation method.

본 발명에 의한 고유진동수 계산방법은, 여러 층으로 이루어진 칩이 실장된 PCB의 각층의 탄성계수를 각각 구하고, 이를 이용하여 전체 유효탄성계수 및 관성모멘트를 도출하여, 이론식으로 간단히 계산함으로써, 유한요소법에 비교하여 훨씬 용이하게 PCB 전체의 고유진동수를 산출할 수 있다는 장점을 가진다.
The natural frequency calculation method according to the present invention calculates the elastic modulus of each layer of a PCB on which chips having a plurality of layers are mounted and derives the total effective elastic modulus and the moment of inertia by using them, It is possible to calculate the natural frequency of the entire PCB more easily than in the conventional case.

도 1은 종래 PBGA 반도체 패키지의 개념도이다.
도 2는 종래 PBGA 반도체 패키지의 단면도이다.
도 3은 PBGA칩이 5개가 실장된 PCB의 유한 요소 모델링도이다.
도 4는 도 3의 칩 부분의 확대도이다..
도 5는 본 발명의 일실시예에 따른 고유진동수 계산방법의 흐름도이다.
도 6는 본 발명의 일실시예에 따른 고유진동수 계산방법에 의하여 고유진동수가 계산된 PCB모듈의 단면도 및 계산순서에 따른 PCB모듈을 개략화한 도면이다.
1 is a conceptual diagram of a conventional PBGA semiconductor package.
2 is a cross-sectional view of a conventional PBGA semiconductor package.
3 is a finite element modeling diagram of a PCB in which five PBGA chips are mounted.
4 is an enlarged view of the chip portion of FIG. 3;
5 is a flowchart of a natural frequency calculation method according to an embodiment of the present invention.
6 is a cross-sectional view of a PCB module in which a natural frequency is calculated by a natural frequency calculation method according to an embodiment of the present invention and a schematic view of a PCB module according to a calculation procedure.

이하 첨부된 도면을 참조하면서 본 발명에 따른 바람직한 실시예를 상세히 설명하기로 한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여, 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. Prior to this, terms and words used in the present specification and claims should not be construed as limited to ordinary or dictionary terms, and the inventor should appropriately interpret the concepts of the terms appropriately The present invention should be construed in accordance with the meaning and concept consistent with the technical idea of the present invention.

도 5,6을 참조하면, 본 발명의 일실시예에 따른 고유진동수 계산방법은, 각층의 탄성계수를 결정하는 단계(S100), 유효탄성계수를 결정하는 단계(S200), 실효관성모멘트를 산출하는 단계(S300) 및 고유진동수를 결정하는 단계(S400)로 이루어진다. 5 and 6, a natural frequency calculation method according to an embodiment of the present invention includes determining elastic modulus of each layer (S100), determining an effective elastic modulus (S200), calculating an effective moment of inertia (S300) and determining a natural frequency (S400).

본 발명의 일실시예에서는, 도 2에 개시된 PBGA 패킹징 구조를 기초로 하여 고유진동수를 산출하도록 한다. 본 실시예에서는 PBGA 패키징 구조를 기초로 하여 설명하였으나, 칩의 패키징 형태에 따라 PCB 모듈은 조금씩 달라지지만 기본적으로 여러 층으로 쌓인 구조물로 모델링될 수 있으므로, 본 발명은 다양한 PCB 모듈에도 적용될 수 있음은 물론이다. In one embodiment of the present invention, the natural frequency is calculated based on the PBGA packing structure disclosed in FIG. Although the present embodiment has been described on the basis of the PBGA packaging structure, since the PCB module is slightly different depending on the packaging form of the chip, it can be basically modeled as a stacked structure, so that the present invention can be applied to various PCB modules Of course.

도 2를 참조하면 PBGA 패키징 구조는 밑에서부터 PCB 층, 언더필과 솔더층, 서브스트레이트층, 실리콘 칩과 몰딩 콤파운드층, 그리고 순수 몰딩 콤파운드층이 쌓여 있는 다층 구조를 가진다. Referring to FIG. 2, the PBGA packaging structure has a multilayer structure in which a PCB layer, an underfill and a solder layer, a substrate layer, a silicon chip and a molding compound layer, and a pure molding compound layer are stacked from the bottom.

상기 각층의 유효탄성계수를 결정하는 단계(S100)는, 복수층으로 이루어진 PCB 모듈에 있어서 각 층의 유효탄성계수를 계산한다.The step of determining the effective elastic modulus of each layer (S100) calculates the effective elastic modulus of each layer in the PCB module composed of a plurality of layers.

각각의 층에서, 단일 재료로 이루어진 층은 그 재료의 물성을 그대로, 그리고 두 가지 재료가 공존하는 언더필과 솔더층과 실리콘 칩과 몰딩콤파운드 층에서는 각 층을 이루고 있는 두가지 재료를 대표할 수 있는 유효탄성계수를 산출한다. In each layer, a layer made of a single material can be used as it is to represent the two materials constituting each layer in the underfill and the solder layer in which the two materials coexist and the silicon chip and the molding compound layer, The elastic modulus is calculated.

유효탄성계수를 구하는 방법은 미세역학을 이용하여 유도된 많은 계산식이 있으나, 본 실시예에서는 혼합률 법칙 (rule of mixture)을 이용해서 계산한다. 혼합률 법칙은 횡방향으로는 층을 구성하는 각 재료에 응력이 동일하게 발생하고, 종방향으로는 변형률이 동일하게 발생한다는 가정하에 유도된 식으로 유효 물성을 구하는 여러 가지 방법 중 가장 간단한 식이다. 물론 혼합률 법칙 이외에 여러 가지 다른 식을 이용하여도 유효탄성계수를 구할 수 있다. There are many calculation equations derived by using micro-mechanics in the method of obtaining the effective elastic modulus, but in the present embodiment, the calculation is performed using the rule of mixture. The mixing law is the simplest of the various methods of obtaining effective physical properties based on the assumption that stress occurs equally in each material forming the layer in the transverse direction and strain occurs in the longitudinal direction . Of course, the effective modulus of elasticity can be obtained by using various other equations in addition to the mixing law.

본 실시예에서 솔더와 언더필이 섞여있는 형태에서 횡방향으로의 탄성계수는, [수학식 1]에 의하여 산출될 수 있다. In the present embodiment, the elastic modulus in the transverse direction in the form in which the solder and the underfill are mixed can be calculated by the following formula (1).

[수학식 1][Equation 1]

Figure 112014123801419-pat00006
Figure 112014123801419-pat00006

Ef : 층의 유효탄성계수Ef: effective modulus of elasticity of the layer

Ec1, Ec2...Ecn : 층을 이루는 구성재료의 탄성계수E c1 , E c2 ... E cn : modulus of elasticity of the constituent material of the layer

υ12,...υn : 각 재료의 부피비율υ 1 , υ 2 , ... υ n : Volume ratio of each material

본 실시예에서는 측방향 혼합률 법칙의 가장 단순한 식인 상기 [수학식 1]을 이용하여 각층의 탄성계수를 산출하였으나, 이 이외의 해석식을 이용하여 각 층의 탄성계수를 산출하는 것도 물론 가능하다. In the present embodiment, the elastic modulus of each layer is calculated using the simplest equation of the lateral mixing law, which is also possible to calculate the elastic modulus of each layer .

본 발명의 일실시예에서는, PCB(110), 솔더볼층(120), 기판(130), 실리콘칩(140) 및 몰딩컴파운드(150)로 이루어진 PCB 모듈(100)의 고유진동수를 계산하도록 한다. In one embodiment of the present invention, the natural frequency of the PCB module 100, which comprises the PCB 110, the solder ball layer 120, the substrate 130, the silicon chip 140, and the molding compound 150, is calculated.

상기 각층의 탄성계수를 결정하는 단계에서, PCB(110), 기판(BT substrate)(130) 및 몰딩컴파운드(EMC)(150)의 경우에는 단일 재질로 이루어지므로, 각 재질의 탄성계수를 [표 1]에서 찾아서 각 층의 탄성계수로 지정한다. Since the elastic modulus of each layer is made of a single material in the case of the PCB 110, the BT substrate 130 and the molding compound (EMC) 150, 1] and specify the modulus of elasticity of each layer.

[표 1][Table 1]

Figure 112014123801419-pat00007
Figure 112014123801419-pat00007

두 개 이상의 재질로 이루어진 솔더볼층 및 실리콘칩을 포함한 층은 [수학식 1]을 이용하여 각 층의 탄성계수를 산출한다. The solder ball layer made of two or more materials and the layer including the silicon chip calculate the elastic modulus of each layer using Equation (1).

[수학식 1][Equation 1]

Figure 112014123801419-pat00008
Figure 112014123801419-pat00008

Ef : 층의 유효탄성계수Ef: effective modulus of elasticity of the layer

Ec1, Ec2...Ecn : 층을 이루는 구성재료의 탄성계수E c1 , E c2 ... E cn : modulus of elasticity of the constituent material of the layer

υ12,...υn : 각 재료의 부피비율υ 1 , υ 2 , ... υ n : Volume ratio of each material

즉, 솔더볼층(120)의 경우, 솔더볼(121)의 탄성계수 및 부피비율을 구하고, 언더필(underfill)(122)의 탄성계수 및 부피비율을 구하여 상기 [수학식 1]에 대입하여 솔더볼층(120)의 탄성계수(Ef)를 도출한다. That is, in the case of the solder ball layer 120, the elastic modulus and the volume ratio of the solder ball 121 are determined, and the elastic modulus and the volume ratio of the underfill 122 are obtained. Subsequently, the elastic modulus and the volume ratio of the underfill 122 are substituted into the formula (1) The elastic modulus Ef of the elastic member 120 is derived.

상기 실리콘칩(140)을 포함한 층의 경우에도, 실리콘칩(140)의 탄성계수 및 부피비율을 구하고, 상기 실리콘칩(140)의 측면에 형성된 몰딩컴파운드(150)의 탄성계수 및 부피비율을 구한 후, 상기 [수학식 1]를 이용하여 층의 유효탄성계수를 도출한다. The elastic modulus and the volume ratio of the silicon chip 140 are determined and the elastic modulus and the volume ratio of the molding compound 150 formed on the side surface of the silicon chip 140 are determined Then, the effective elastic modulus of the layer is derived using the above-mentioned formula (1).

각 구성요소의 탄성계수는 [표 1]에서 도출하고, 각 구성요소의 부피비율(υ)은 각각의 구성요소에 대한 치수를 이미 알고 있으므로 쉽게 일반 계산기로 구해질 수 있다.The elastic modulus of each component is derived from [Table 1], and the volume ratio (υ) of each component can be easily obtained by a general calculator since the dimensions for each component are already known.

이와 같이 각 층의 탄성계수가 정하여 지면, 전체의 유효탄성계수를 결정한다. (S200)When the elastic modulus of each layer is determined in this manner, the effective modulus of elasticity of the entire layer is determined. (S200)

전체 유효탄성계수는 상기 각 층의 유효탄성계수 및 각 층의 부피비율에 기초하여 산출될 수 있다. The total effective elastic modulus can be calculated based on the effective elastic modulus of each layer and the volume ratio of each layer.

상기 전체 유효탄성계수는, 다음 [수학식 2]에 의하여 산출된다. The total effective elastic modulus is calculated by the following equation (2).

[수학식 2]&Quot; (2) "

Figure 112014123801419-pat00009
Figure 112014123801419-pat00009

Eeff : 전체 유효탄성계수E eff : total effective modulus of elasticity

E1~En : 각층의 유효탄성계수E 1 to E n : effective elastic modulus of each layer

υ1n : 각 층의 부피비율 υ 1 υ n ~: volume ratio of the layers

본 실시예에서의 전체 유효탄성계수는 PCB(110)의 유효탄성계수*PCB(110)의 부피비율+솔더볼층(120)의 유효탄성계수*솔더볼층(120)의 부피비율+기판(130)의 유효탄성계수*기판(130)의 부피비율+실리콘칩(140)을 포함한 층의 유효탄성계수 * 실리콘칩(140)을 포함한 층의 부피비율+몰딩컴파운드(150)층의 유효탄성계수*몰딩컴파운드(150)층의 부피비율을 계산한 값이 된다. The total effective modulus of elasticity in the present embodiment is determined by the effective elastic modulus of the PCB 110 * the volume ratio of the PCB 110 + the effective elastic modulus of the solder ball layer 120 * the volume ratio of the solder ball layer 120 + The effective elastic modulus of the layer including the silicon chip 140 the volume ratio of the layer including the silicon chip 140 the effective elastic modulus of the molding compound layer 150 the molding ratio The volume ratio of the compound (150) layer is calculated.

본 실시예에서는 상기 [수학식 2]를 이용하여 전체 유효탄성계수를 산출하였으나, 이 이외의 해석식을 이용하여 전체 유효탄성계수를 산출하는 것도 물론 가능하다. In the present embodiment, the total effective elastic modulus is calculated using the above-mentioned expression (2), but it is of course possible to calculate the total effective elastic modulus using other analytical expressions.

다음으로, 전체 PCB 모듈의 실효관성모멘트를 산출한다.(S300)Next, the effective moment of inertia of the entire PCB module is calculated (S300)

상기 실효관성모멘트는 PBGA 칩의 부피율을 이용하여 산출할 수 있다.The effective moment of inertia can be calculated using the volume fraction of the PBGA chip.

상기 PCB 모듈(100)은, 실장된 실리콘칩(140)으로 인하여 실리콘칩이 실장되지 아니한 PCB모듈(100)과 기하학적으로 차이가 발생한다. The PCB module 100 is geometrically different from the PCB module 100 in which the silicon chip is not mounted due to the mounted silicon chip 140.

이를 보정하기 위하여 본 실시예에서의 칩을 구비한 PCB모듈에 대하여 [수학식 3] 및 [수학식 4]를 이용하여 실효 관성모멘트를 산출한다.
In order to correct this, the effective moment of inertia is calculated using [Equation 3] and [Equation 4] for the PCB module having the chip in this embodiment.

[수학식 3]&Quot; (3) "

Figure 112014123801419-pat00010
Figure 112014123801419-pat00010

I1 : 칩이 PCB의 표면을 완전히 덮는 경우의 관성모멘트I 1 : moment of inertia when the chip completely covers the surface of the PCB

I2 : 칩을 제외한 PCB 만의 관성모멘트 I 2 : Moment of inertia of PCB alone except chip

υa : 칩의 부피율υa: Chip volume ratio

[수학식 4]&Quot; (4) "

Figure 112014123801419-pat00011
Figure 112014123801419-pat00011

b : 단면의 폭b: width of section

h : 단면의 높이h: height of section

이와 같이, PCB 모듈의 유효탄성계수 및 실효관성모멘트가 산출되면, 산출된 유효탄성계수 및 실효관성모멘트를 이용하여 PCB 모듈의 고유진동수(fi)를 계산한다. When the effective elastic modulus and effective inertial moment of the PCB module are calculated as described above, the natural frequency (f i ) of the PCB module is calculated using the calculated effective elastic modulus and effective inertial moment.

본 실시 예에서는 칩이 실장된 PCB를 이차원 빔(beam)으로 가정하여, 양 끝이 고정되어 있다고 가정했을 때 이에 대한 고유 진동수를 계산하는 이론식인 [수학식 5]을 이용하여 PCB 모듈의 고유진동수(fi)를 계산한다.
In this embodiment, assuming that the PCB on which the chip is mounted is a two-dimensional beam and assuming that both ends are fixed, the natural frequency of the PCB module is calculated by using Equation (5) (f i ).

[수학식 5]&Quot; (5) "

Figure 112014123801419-pat00012
Figure 112014123801419-pat00012

E : 유효탄성계수E: effective modulus of elasticity

I : 실효관성모멘트I: effective moment of inertia

m : 단위 길이당 질량m: mass per unit length

L : 길이L: Length

λi: 빔의 고유진동수를 구하는 이론적 방정식에서 빔의 양단의 고정상태에 따라 결정되는 상수λ i : a constant determined according to the fixed state of both ends of the beam in the theoretical equation for obtaining the natural frequency of the beam

본 실시예에서는 이차원 빔에 대한 고유진동수를 구하는 해석 방정식인 [수학식 5]를 이용하여 고유진동수를 산출하였으나, 이 이외의 해석식을 이용하여 고유진동수를 산출하는 것도 물론 가능하다. In this embodiment, the natural frequency is calculated using the equation (5), which is the analysis equation for obtaining the natural frequency for the two-dimensional beam. However, it is of course possible to calculate the natural frequency by using other analytical equations.

도 3과 같이 칩이 실장된 PCB모듈에 대한 고유진동수를 유한요소법과 본 발명에서 제시된 방법으로 계산한 결과 약 3%의 차이를 보였으나, 유한요소계산을 위해서는 모델링과 계산까지 약 3일의시간이 걸렸고 본 발명으로는 일반 계산기를 이용하여 약 5분 이내에 계산할 수 있었다.As shown in FIG. 3, the natural frequency of the PCB module mounted with the chip is calculated by the finite element method and the method disclosed in the present invention, and the difference is about 3%. However, for the finite element calculation, And the present invention was able to calculate within about 5 minutes using a general calculator.

즉, 본 발명의 일실시예에 따른 PCB모듈의 고유진동수 계산방법은 PCB모듈의 고유진동수를 보다 편리하게 계산할 수 있으며, 또한 이 계산방법을 이용하여 PCB 모듈의 고유진동수를 신속하고 용이하게 산출하는 PCB모듈의 고유진동수 계산장치를 구현할 수 있다.That is, the natural frequency calculation method of the PCB module according to the embodiment of the present invention can more conveniently calculate the natural frequency of the PCB module, and can also quickly and easily calculate the natural frequency of the PCB module using this calculation method The natural frequency calculation device of the PCB module can be implemented.

본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
While the present invention has been described with reference to exemplary embodiments, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, but, on the contrary, is intended to cover various modifications and equivalent arrangements included within the spirit and scope of the appended claims. Accordingly, the true scope of the present invention should be determined by the technical idea of the appended claims.

100 : PCB모듈 110 : PCB
120 : 솔더볼층 130 : 기판
140 : 실리콘칩 150 : 몰딩컴파운드
100: PCB module 110: PCB
120: solder ball layer 130: substrate
140: Silicon chip 150: Molding compound

Claims (9)

복수층으로 이루어진 PCB모듈의 고유진동수를 계산하는 방법에 있어서,
상기 복수층의 각층의 유효탄성계수를 결정하는 단계;
상기 복수층의 각층의 유효탄성계수를 이용하여 전체 유효탄성계수를 산출하는 단계;
상기 PCB 모듈의 실효관성모멘트를 산출하는 단계;
산출된 상기 전체 유효탄성계수 및 상기 실효관성모멘트를 이용하여 PCB모듈의 고유진동수를 결정하는 단계를 포함하고,
상기 각층의 유효탄성계수를 결정하는 단계는,
각층의 유효탄성계수가 [수학식 1]을 이용하여 산출되고,
[수학식 1]
Figure 112016059131864-pat00013

Ef : 층의 유효탄성계수
Ec1, Ec2...Ecn : 층을 이루는 구성재료의 탄성계수
υ12,...υn : 각 재료의 부피비율

상기 전체 유효탄성계수는, [수학식 2]를 이용하여 산출되며,
[수학식 2]
Figure 112016059131864-pat00014

Eeff : 전체 유효탄성계수
E1~En : 각층의 유효탄성계수
υ1n : 각 층의 부피비율
상기 PCB 모듈은, PCB, 솔더층, 기판, 칩 및 몰딩컴파운드층이 순차적으로 적층되어 이루어지고,
상기 실효 관성모멘트(Ieff)를 결정하는 단계는, 칩의 부피율을 이용하여 산출하고,
상기 실효 관성모멘트(Ieff)를 결정하는 단계는, [수학식 3] 및 [수학식 4]를 이용하여 산출하며,

[수학식 3]
Figure 112016059131864-pat00015

I1 : 칩이 PCB의 표면을 완전히 덮는 경우의 관성모멘트
I2 : 칩을 제외한 PCB 만의 관성모멘트
υa : 칩의 부피율
[수학식 4]
Figure 112016059131864-pat00016

b : 단면의 폭
h : 단면의 높이
PCB모듈의 고유진동수(fi)는, [수학식 5]에 의하여 결정되는 유효탄성계수를 이용한 칩이 실장된 PCB모듈의 고유 진동수 계산 방법.

[수학식 5]
Figure 112016059131864-pat00017

E : 유효탄성계수
I : 관성모멘트
m : 단위 길이당 질량
L : 길이
λi: 빔의 고유진동수를 구하는 이론적 방정식에서 빔의 양단의 고정상태에 따라 결정되는 상수
A method of calculating a natural frequency of a PCB module having a plurality of layers,
Determining effective elastic modulus of each layer of the plurality of layers;
Calculating a total effective elastic modulus using the effective modulus of elasticity of each layer of the plurality of layers;
Calculating an effective moment of inertia of the PCB module;
Determining the natural frequency of the PCB module using the calculated total effective modulus of elasticity and the effective moment of inertia,
Wherein the step of determining the effective elastic modulus of each layer comprises:
The effective elastic modulus of each layer is calculated using the following equation (1)
[Equation 1]
Figure 112016059131864-pat00013

Ef: effective modulus of elasticity of the layer
E c1 , E c2 ... E cn : modulus of elasticity of the constituent material of the layer
υ 1 , υ 2 , ... υ n : Volume ratio of each material

The total effective elastic modulus is calculated using Equation (2)
&Quot; (2) "
Figure 112016059131864-pat00014

E eff : total effective modulus of elasticity
E 1 to E n : effective elastic modulus of each layer
υ 1 υ n ~: volume ratio of the layers
The PCB module includes a PCB, a solder layer, a substrate, a chip, and a molding compound layer sequentially laminated,
The step of determining the effective moment of inertia (I eff ) may be performed using the volume fraction of the chip,
The step of determining the effective moment of inertia (I eff ) is calculated using Equation (3) and Equation (4)

&Quot; (3) "
Figure 112016059131864-pat00015

I 1 : moment of inertia when the chip completely covers the surface of the PCB
I 2 : Moment of inertia of PCB alone except chip
υa: Chip volume ratio
&Quot; (4) "
Figure 112016059131864-pat00016

b: width of section
h: height of section
The natural frequency (f i ) of the PCB module is calculated by using the effective elastic modulus determined by Equation (5).

&Quot; (5) "
Figure 112016059131864-pat00017

E: effective modulus of elasticity
I: moment of inertia
m: mass per unit length
L: Length
λ i : a constant determined according to the fixed state of both ends of the beam in the theoretical equation for obtaining the natural frequency of the beam
삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 청구항 1의 고유진동수 계산방법을 이용하여 PCB모듈의 고유진동수를 계산하는 유효탄성계수를 이용한 칩이 실장된 PCB모듈의 고유 진동수 계산장치.An apparatus for calculating a natural frequency of a PCB module mounted with a chip using an effective elastic modulus calculating a natural frequency of the PCB module using the natural frequency calculation method of claim 1.
KR1020140184683A 2014-12-19 2014-12-19 Analytical calculation method for natural frequencies of chip mounted PCB module using effective modulus and Calculator using the same KR101652595B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140184683A KR101652595B1 (en) 2014-12-19 2014-12-19 Analytical calculation method for natural frequencies of chip mounted PCB module using effective modulus and Calculator using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140184683A KR101652595B1 (en) 2014-12-19 2014-12-19 Analytical calculation method for natural frequencies of chip mounted PCB module using effective modulus and Calculator using the same

Publications (2)

Publication Number Publication Date
KR20160075115A KR20160075115A (en) 2016-06-29
KR101652595B1 true KR101652595B1 (en) 2016-08-30

Family

ID=56365657

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140184683A KR101652595B1 (en) 2014-12-19 2014-12-19 Analytical calculation method for natural frequencies of chip mounted PCB module using effective modulus and Calculator using the same

Country Status (1)

Country Link
KR (1) KR101652595B1 (en)

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
경량바닥판의 진동해석을 위한 유한요소모델링 및 실험 검증, 대한 건축학회(2011)
유한요소해석법을 이용한 전동기 고정자 형상의 변화에 따른 고유진동수 변화 해석, 대한전기학회(2013)
유한요소해석법을 이용한 평형형 진동이송기의 고유진동수 특성분석에 관한 연구, 대한기계학회(2001)
유한요소해석을 이용한 기초세굴모의 교각의 고유 진동수 변화분석, 한국전산구조공학회(2010)

Also Published As

Publication number Publication date
KR20160075115A (en) 2016-06-29

Similar Documents

Publication Publication Date Title
KR101081140B1 (en) Module having stacked chip scale semiconductor packages
US11011455B2 (en) Electronic package structure with improved board level reliability
CN109637934B (en) Electronic device and method of manufacturing the same
US7429787B2 (en) Semiconductor assembly including chip scale package and second substrate with exposed surfaces on upper and lower sides
US7429786B2 (en) Semiconductor package including second substrate and having exposed substrate surfaces on upper and lower sides
US9656856B2 (en) Method of lower profile MEMS package with stress isolations
JP2017022398A (en) Window interposed die packaging
WO2012052611A1 (en) Device with mold cap and method thereof
US9153530B2 (en) Thermal enhanced high density flip chip package
WO2019040384A1 (en) Semiconductor device
KR101238213B1 (en) Stack semiconductor package and method of manufacturing the same
US20120178213A1 (en) Chip scale package structure with can attachment
KR101652595B1 (en) Analytical calculation method for natural frequencies of chip mounted PCB module using effective modulus and Calculator using the same
KR20160047557A (en) Molded lead frame package with embedded die
US10861798B2 (en) Embedded vibration management system having an array of vibration absorbing structures
JP2006190834A (en) Semiconductor package and flexible circuit board
JP4339032B2 (en) Semiconductor device
KR101688077B1 (en) Semiconductor package structure and manufacturing method thereof
US20190122947A1 (en) Thermal Management in Integrated Circuit Using Phononic Bandgap Structure
CN111033704B (en) Integrated circuit package with stress directing material
KR20150014282A (en) Semiconductor chip package module and manufacturing method
Gao et al. Reliability of System in Packages
KR20080090199A (en) Multi stacking package and method of manufacturing the same
JP2007081108A (en) Laminated structure of semiconductor chip and semiconductor device using same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant