KR101645008B1 - 발광 다이오드 패키지 실장 방법 - Google Patents

발광 다이오드 패키지 실장 방법 Download PDF

Info

Publication number
KR101645008B1
KR101645008B1 KR1020100062824A KR20100062824A KR101645008B1 KR 101645008 B1 KR101645008 B1 KR 101645008B1 KR 1020100062824 A KR1020100062824 A KR 1020100062824A KR 20100062824 A KR20100062824 A KR 20100062824A KR 101645008 B1 KR101645008 B1 KR 101645008B1
Authority
KR
South Korea
Prior art keywords
metal layer
light emitting
emitting diode
diode package
circuit board
Prior art date
Application number
KR1020100062824A
Other languages
English (en)
Other versions
KR20120002104A (ko
Inventor
황웅준
Original Assignee
서울반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울반도체 주식회사 filed Critical 서울반도체 주식회사
Priority to KR1020100062824A priority Critical patent/KR101645008B1/ko
Publication of KR20120002104A publication Critical patent/KR20120002104A/ko
Application granted granted Critical
Publication of KR101645008B1 publication Critical patent/KR101645008B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Led Device Packages (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

발광 다이오드 패키지 실장 방법이 개시된다. 이 방법은 양면에 각각 솔더 코팅층을 갖는 발화 금속층을 준비하는 것을 포함한다. 이 발화 금속층이 표면 실장형 발광 다이오드 패키지와 인쇄회로기판 사이에 배치되고, 발화 금속층을 발화시켜 표면 실장형 발광 다이오드 패키지와 인쇄회로기판이 접합된다. 따라서, 리플로우를 이용할 필요가 없어 패키지가 고열에 노출되는 것을 방지할 수 있으며 패키지 실장 공정을 단순화할 수 있다.

Description

발광 다이오드 패키지 실장 방법{METHOD OF MOUNTING LIGHT EMITTING DIODE PACKAGE}
본 발명은 발광 다이오드 패키지 실장 방법에 관한 것으로, 더욱 상세하게는 발광 다이오드 패키지를 인쇄회로기판과 같은 전자 부품에 실장하는 방법에 관한 것이다.
발광 다이오드 패키지는 일반적으로 인쇄회로기판과 같은 보드에 실장되어 사용된다. 종래, 발광 다이오드 패키지를 인쇄회로기판에 실장하기 위해, 발광 다이오드 패키지에 리드 핀을 마련하고, 이 리드 핀을 인쇄회로기판의 관통홀에 끼워 실장하는 방법이 있다. 그러나, 리드 핀을 이용한 발광 다이오드 패키지 실장은 패키지 내부에서 생성된 열을 방출하기 어려워 열 발생이 많은 고출력의 발광 다이오드 패키지에 적용하기 어렵다. 따라서, 고출력의 발광 다이오드 패키지의 경우, 방열 특성을 고려하여 주로 표면 실장형 패키지로 제작되며, 효율적인 방열을 위해 보드와의 접합 면적이 증가하고 있다.
표면 실장형 패키지는 인쇄회로기판과 같은 보드 상에 솔더 페이스트를 프린트 공정으로 패터닝하고, 그 위해 패키지를 올려 놓고, 그 후 오븐 등을 이용하여 리플로우 공정을 수행함으로써 보드 상에 접합된다.
그러나 패키지와 보드 사이의 접합 면적이 증가함에 따라 리플로우 공정에 의해 형성된 솔더층의 두께가 제품마다 균일하지 못하고, 또한 솔더층 내부에 보이드가 형성되어 제품 불량을 초래하고 있다. 나아가, 솔더층의 두께 증가 및 보이드 형성은 패키지의 방열 특성을 떨어뜨려 발광 다이오드 패키지의 수명을 단축시킨다.
본 발명이 해결하려는 과제는, 발광 다이오드 패키지와 인쇄회로기판 사이에 균일한 두께의 접합층을 형성할 수 있는 발광 다이오드 패키지 실장 방법을 제공하는 것이다.
본 발명이 해결하려는 다른 과제는 발광 다이오드 패키지와 인쇄회로기판을 접합하는 솔더층에 보이드가 생성되는 것을 억제할 수 있는 발광 다이오드 패키지 실장 방법을 제공하는 것이다.
본 발명이 해결하려는 또 다른 과제는 발광 다이오드 패키지를 인쇄회로기판에 실장하는 공정을 단순화할 수 있는 발광 다이오드 패키지 실장 방법을 제공하는 것이다.
본 발명의 일 태양에 따르면, 발광 다이오드 패키지 실장 방법이 제공된다. 이 방법은 양면에 각각 솔더 코팅층을 갖는 발화 금속층을 준비하고, 표면 실장형 발광 다이오드 패키지와 인쇄회로기판 사이에 상기 발화 금속층을 배치하고, 상기 인쇄회로기판에 대해 상기 표면 실장형 발광 다이오드 패키지에 힘을 인가하면서 상기 발화 금속층을 발화시켜 상기 표면 실장형 발광 다이오드 패키지와 상기 인쇄회로기판을 접합하는 것을 포함한다.
상기 발화 금속층과 관련하여, "Joining of Stainless-steel specimens with nanostructured Al/Ni foils"이라는 명칭으로 왕(Wang) 등에 의해 2004년 1월 1일에 응용물리학회지에 공개된 논문(J.Appl.Phy. Vol.95, No.1, p248-256)에 개시된 바 있다. 위 논문은 스테인레스 스틸 시료를 나노 구조의 Al/Ni 포일을 이용하여 접합하는 기술을 개시하고 있다. 본 발명의 발화 금속층은 특별히 한정되는 것은 아니나, 상기 논문에 개시된 나노 구조의 Al/Ni 발화 금속층을 이용할 수 있다.
다만, 위 논문은 나노 구조의 Al/Ni 발화 금속층 포일과 함께 별도의 솔더 시트를 스테인레스 스틸 시료들 사이에 배치하고 상기 발화 금속층을 발화시켜 스테인레스 스틸 시료를 접합하는 기술을 개시한다. 이에 반해, 본 발명은 발화 금속층의 양면에 각각 솔더 코팅층을 형성함으로써 별도의 솔더 시트를 배치할 필요가 없으며, 따라서 솔더 시트들 및 발화 금속층의 배치 및 정렬 공정을 단순화할 수 있다.
몇몇 실시예들에 있어서, 상기 발화 금속층을 배치하는 것은 상기 솔더 코팅층을 갖는 발화 금속층을 상기 인쇄회로기판 상에 위치시키는 것을 포함할 수 있다. 상기 솔더 코팅층을 갖는 발화 금속층은 예컨대 인쇄회로기판 상의 본딩 패드들 및 랜딩 패드 상에 각각 정렬되어 위치할 수 있다.
다른 실시예들에 있어서, 상기 발화 금속층을 배치하는 것은 상기 솔더 코팅층을 갖는 발화 금속층을 상기 발광 다이오드 패키지에 위치시키는 것을 포함할 수 있다. 상기 솔더 코팅층을 갖는 발화 금속층은 발광 다이오드 패키지의 리드 단자들 및 패키지의 바닥면에 정렬되어 위치할 수 있다.
한편, 상기 발화 금속층은, 나노 두께의 Al과 나노 두께의 Ni을 반복하여 적층한 나노구조의 다층막과 상기 다층막의 양면에 각각 코팅된 솔더 코팅층을 포함할 수 있다. 여기서, 상기 솔더 코팅층은 예컨대 Au-Sn일 수 있다.
몇몇 실시예들에 있어서, 상기 솔더 코팅층은 도금 또는 스퍼터링 공정에 의해 상기 다층막의 양면에 코팅될 수 있다. 즉, 나노 구조의 다층막으로 이루어진 발화 금속층이 미리 준비되고, 이 발화 금속층의 양면에 솔더 코팅층이 형성될 수 있다.
이와 달리, 상기 솔더 코팅층을 갖는 발화 금속층은 상기 인쇄회로기판 또는 상기 발광 다이오드 패키지에 솔더 코팅층, 발화 금속층 및 솔더 코팅층을 차례로 증착함으로써 준비될 수 있다. 그 후, 발광 다이오드 패키지와 인쇄회로기판이 서로 대향하여 정렬됨으로써 발화 금속층이 발광 다이오드 패키지와 인쇄회로기판 사이에 배치된다. 상기 솔더 코팅층 및 발화 금속층은 도금 또는 스퍼터링 기술을 사용하여 증착될 수 있다.
본 발명에 따르면, 균일한 두께의 발화 금속층을 이용하여 발광 다이오드 패키지와 인쇄회로기판을 접합하므로, 균일한 두께의 접합층을 형성할 수 있으며, 특히, 발광 다이오드 패키지와 인쇄회로기판을 접합하는 솔더층에 보이드가 생성되는 것을 억제할 수 있다. 나아가, 발화 금속층을 이용하기 때문에, 전기적 펄스 등에 의해 접합층을 형성할 수 있어 솔더층 프린트 공정, 리플로우 공정 등 종래의 솔더링 공정에 사용되는 공정 수를 줄일 수 있다. 나아가, 리플로우 공정을 생략할 수 있어, 발광 다이오드 패키지가 고열에 노출되는 것을 방지할 수 있다. 이에 더하여, 양면에 솔더 코팅층이 형성된 발화 금속층을 이용하기 때문에, 솔더층 및 발화 금속층의 배치 및 정렬을 단순화할 수 있다.
도 1은 본 발명의 일 실시예에 따른 발광 다이오드 패키지 실장 방법을 설명하기 위한 개략적인 도면이다.
도 2는 본 발명의 일 실시예에 따른 솔더 코팅층을 갖는 발화 금속층을 설명하기 위한 단면도이다.
도 3은 본 발명의 일 실시예에 따른 발광 다이오드 패키지가 실장된 광학 모듈을 나타낸다.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고 도면들에 있어서, 동일한 참조번호는 동일한 구성요소를 나타내며, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수 있다.
도 1은 본 발명의 일 실시예에 따른 발광 다이오드 패키지(10) 실장 방법을 설명하기 위한 개략적인 도면이고, 도 2는 솔더 코팅층을 갖는 발화 금속층(20)을 설명하기 위한 단면도이다.
도 1을 참조하면, 우선, 양면에 각각 솔더 코팅층을 갖는 발화 금속층(20)이 준비된다. 상기 솔더 코팅층을 갖는 발화 금속층(20)은, 도 2에 도시된 바와 같이, 나노 두께의 서로 다른 금속층들(23a, 23b), 예컨대 Al/Ni, Al/Ti, Ni/Si 또는 Nb/Si를 반복하여 적층한 발화 금속층(23)과 상기 발화 금속층(23)의 양면에 형성된 솔더 코팅층(25a, 25b)을 포함한다.
발화 금속층(23)은 예컨대 도금 또는 스퍼터링 기술을 이용하여 형성될 수 있으며, 상기 솔더 코팅층은 발화 금속층(23)이 형성된 후, 발화 금속층의 양면에 도금 또는 스퍼터링 기술을 이용하여 형성될 수 있다. 이와 달리, 희생 기판 상에 솔더 코팅층(25a), 발화 금속층(23) 및 솔더 코팅층(25b)을 도금 또는 스퍼터링 기술 등을 사용하여 차례로 형성하고, 희생 기판을 제거함으로써 발화 금속층(20)이 제공될 수도 있다.
그 후, 상기 발화 금속층(20)이 발광 다이오드 패키지(10)와 인쇄회로기판(30) 사이에 배치된다. 여기서, 상기 발광 다이오드 패키지(10)는, 특별히 제한되는 것은 아니지만, 패키지 본체(11), 리드 단자들(13a, 13b), 히트 싱크(15), 발광 다이오드(17) 및 본딩 와이어를 포함할 수 있다. 또한, 상기 인쇄회로기판(30)은 본딩 패드들(33a, 33b) 및 랜딩 패드(33c)를 포함할 수 있다. 상기 발광 다이오드 패키지(10)는 표면 실장형이며, 리드 단자들(13a,13b)이 각각 인쇄회로기판(30)의 본딩 패드들(33a, 33b)에 접합되고, 패키지 본체(11) 또는 히트싱크(15)가 랜딩 패드(33c)에 접합된다.
따라서, 발화 금속층(20)은 인쇄회로기판(30)의 본딩 패드들(33a, 33b) 및 랜딩 패드(33c)에 정렬되어 인쇄회로기판(30) 상에 배치될 수 있으며, 또는 패키지(10)의 리드 단자들(13a, 13b) 및 패키지 본체(11)에 정렬되어 그 바닥면들에 배치될 수 있다.
예컨대, 상기 발화 금속층(20)이 포일 형태로 준비되고, 이 발화 금속층(20)을 인쇄회로기판(30) 상에 고정시키고, 발화 금속층(20)을 패터닝함으로써 인쇄회로기판(30) 상의 패드들(33a, 33b, 33c)에 발화 금속층(20)을 정렬시킬 수 있다.
상기 발화 금속층(20)이 배치된 후, 인쇄회로기판(30)에 대해 패키지(10)에 힘을 인가하면서 상기 발화 금속층(23)을 발화시킨다. 예컨대, 발화 금속층(23)은 전기적 펄스, 예컨대 스파크나 불꽃(flame)에 의해 발화될 수 있으며, 발화 지점에서 원자들의 확산이 진행되어 서로 다른 금속층들 사이의 금속 결합이 발생하며 열이 발생한다. 이러한 열은 계속해서 전체 발화 금속층(23) 내의 원자들의 확산을 유발하여 서로 다른 금속층들의 금속 원자들간 금속 결합이 이루어진다. 이에 따라, 상기 발화 금속층(23)에서 생성된 열에 의해 그 양면에 형성된 솔더 코팅층(25a, 25b)이 녹아서 발광 다이오드 패키지(10)와 인쇄회로기판(30)이 접합될 수 있다.
본 실시예에 있어서, 발광 다이오드 패키지(10)의 접합을 개선하기 위해 패키지(10)의 리드단자들(13a, 13b) 및 패키지 본체(11)의 바닥면에 Au, Ni 등의 접합 강화층을 형성할 수 있다. 또한, 인쇄회로기판의 패드들(33a, 33b, 33c) 상에도 접합 강화층이 형성될 수 있다.
상기 발화 금속층(23)의 발화에 의해, 도 3에 도시된 바와 같이, 인쇄회로기판(30)과 패키지(30) 사이에 접합층(20a)이 형성된 광학 모듈이 형성된다. 이 접합층(20a)은 발화 금속층(23) 내의 서로 다른 금속층들(23a, 23b) 사이의 결합 및 솔더 코팅층(23a 및 23b)과 발화 금속층들 사이의 화학적 결합을 포함한다.
한편, 본 실시예에 있어서, 솔더 코팅층을 갖는 발화 금속층(20)이 인쇄회로기판(30)이나 패키지(10)와 별도로 준비되는 것, 발화 금속층(20)이 포일 형태로 제공되는 것을 설명하였지만, 발화 금속층(20)은 패키지(10) 또는 인쇄회로기판(30)에 형성될 수도 있다. 예컨대, 인쇄회로기판(30) 상에 솔더 코팅층(25a), 발화 금속층(23) 및 솔더 코팅층(25b)을 차례로 도금 또는 스퍼터링 기술을 사용하여 형성함으로써 발화 금속층(20)을 인쇄회로기판 상에서 준비할 수 있다. 그 후, 패키지(10)가 상기 인쇄회로기판(30) 상에 정렬됨으로써 발화 금속층(20)이 패키지(10)와 인쇄회로기판(30) 사이에 배치된다.
또한, 본 실시예에 있어서, 발광 다이오드 패키지(10)가 히트 싱크를 포함하는 것으로 설명하였지만, 상기 발광 다이오드 패키지(10)는 이것에 한정되지 않으며, 본 발명은 표면 실장형의 모든 종류의 발광 다이오드 패키지를 실장하는 것에 적용될 수 있다.
이상에서 본 발명에 대해 몇몇 실시예들을 설명하였지만, 본 발명은 앞서 설명된 실시예들에 한정되지 않고, 본 발명의 기술적 사상을 벗어나지 않으면서 당업자들에 의해 다양하게 변형 및 변경될 수 있다. 이러한 변형 및 변경들은 아래의 청구범위에서 정의되는 본 발명의 범위에 포함된다.
10: 발광 다이오드 패키지
11: 패키지 본체
13a, 13b: 리드 단자
15: 히트싱크
17:발광 다이오드
19: 접합 강화층
20: 솔더층을 갖는 발화 금속층
20a: 접합층
23: 발화 금속층
23a, 23b: 나노 두께의 금속층
25a, 25b: 솔더 코팅층
30: 인쇄회로기판
33a, 33b: 본딩 패드
33c: 랜딩 패드

Claims (8)

  1. 양면에 각각 솔더 코팅층을 갖는 발화 금속층을 준비하고,
    표면 실장형 발광 다이오드 패키지와 인쇄회로기판 사이에 상기 발화 금속층을 배치하고,
    상기 발화 금속층은 나노 두께의 Al과 나노 두께의 Ni을 반복하여 적층한 나노 구조의 다층막과 상기 다층막의 양면에 각각 코팅된 솔더 코팅층을 포함하고,
    상기 인쇄회로기판에 대해 상기 표면 실장형 발광 다이오드 패키지에 힘을 인가하면서 상기 발화 금속층을 발화시켜 상기 표면 실장형 발광 다이오드 패키지와 상기 인쇄회로기판을 접합하는 것을 포함하는 발광 다이오드 패키지 실장 방법.
  2. 청구항 1에 있어서,
    상기 발화 금속층을 배치하는 것은 상기 솔더 코팅층을 갖는 발화 금속층을 상기 인쇄회로기판 상에 위치시키는 것을 포함하는 발광 다이오드 패키지 실장 방법.
  3. 청구항 1에 있어서,
    상기 발화 금속층을 배치하는 것은 상기 솔더 코팅층을 갖는 발화 금속층을 상기 발광 다이오드 패키지의 하부에 위치시키는 것을 포함하는 발광 다이오드 패키지 실장 방법.

  4. 삭제
  5. 청구항 1에 있어서,
    상기 솔더 코팅층은 도금 또는 스퍼터링 공정에 의해 상기 다층막의 양면에 코팅되는 발광 다이오드 패키지 실장 방법.
  6. 청구항 1에 있어서,
    상기 솔더 코팅층은 Au-Sn인 것을 특징으로 하는 발광 다이오드 패키지 실장 방법.
  7. 청구항 1에 있어서,
    상기 발화 금속층을 준비하는 것은 상기 인쇄회로기판 또는 상기 발광 다이오드 패키지에 솔더 코팅층, 발화 금속층 및 솔더 코팅층을 차례로 증착하는 것을 포함하는 발광 다이오드 패키지 실장 방법.
  8. 청구항 7에 있어서,
    상기 증착은 도금 또는 스퍼터링 기술을 사용하여 수행되는 발광 다이오드 패키지 실장 방법.
KR1020100062824A 2010-06-30 2010-06-30 발광 다이오드 패키지 실장 방법 KR101645008B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100062824A KR101645008B1 (ko) 2010-06-30 2010-06-30 발광 다이오드 패키지 실장 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100062824A KR101645008B1 (ko) 2010-06-30 2010-06-30 발광 다이오드 패키지 실장 방법

Publications (2)

Publication Number Publication Date
KR20120002104A KR20120002104A (ko) 2012-01-05
KR101645008B1 true KR101645008B1 (ko) 2016-08-03

Family

ID=45609571

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100062824A KR101645008B1 (ko) 2010-06-30 2010-06-30 발광 다이오드 패키지 실장 방법

Country Status (1)

Country Link
KR (1) KR101645008B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017061844A1 (ko) * 2015-10-08 2017-04-13 주식회사 세미콘라이트 반도체 발광소자
US10008648B2 (en) * 2015-10-08 2018-06-26 Semicon Light Co., Ltd. Semiconductor light emitting device
KR101968244B1 (ko) * 2015-10-08 2019-04-11 주식회사 세미콘라이트 반도체 발광소자
KR20170001916U (ko) 2015-11-24 2017-06-01 대우조선해양 주식회사 건조 및 환기용 배풍기

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001177155A (ja) 1999-12-17 2001-06-29 Rohm Co Ltd ケース付チップ型発光装置
KR100579388B1 (ko) 2004-12-28 2006-05-12 서울반도체 주식회사 나선홈을 구비하는 히트싱크를 채택하는 발광 다이오드패키지
JP2009141317A (ja) * 2007-11-16 2009-06-25 Omron Corp 光半導体パッケージおよびこれを備えた光電センサならびに光半導体パッケージの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001177155A (ja) 1999-12-17 2001-06-29 Rohm Co Ltd ケース付チップ型発光装置
KR100579388B1 (ko) 2004-12-28 2006-05-12 서울반도체 주식회사 나선홈을 구비하는 히트싱크를 채택하는 발광 다이오드패키지
JP2009141317A (ja) * 2007-11-16 2009-06-25 Omron Corp 光半導体パッケージおよびこれを備えた光電センサならびに光半導体パッケージの製造方法

Also Published As

Publication number Publication date
KR20120002104A (ko) 2012-01-05

Similar Documents

Publication Publication Date Title
JP6577617B2 (ja) 電気素子搭載用パッケージ、アレイ型パッケージおよび電気装置
KR101645008B1 (ko) 발광 다이오드 패키지 실장 방법
JP2006100688A (ja) 発光素子収納用パッケージの製造方法
JP5778654B2 (ja) セラミック基板及びその製造方法
US20130215584A1 (en) Laminate with integrated electronic component
EP1943888B1 (en) A component adapted for being mounted on a substrate and a method of mounting a surface mounted device
JP2006339362A (ja) 発光素子実装用配線基板
US9756730B2 (en) Chip-integrated through-plating of multi-layer substrates
JP2014120738A (ja) セラミック基板及びその製造方法
US20120267674A1 (en) Mounting substrate, light emitting body, and method for manufacturing mounting substrate
JP2012094679A (ja) 基板の製造方法
JP2008130946A (ja) 多数個取りセラミック基板およびセラミック配線基板ならびにその製造方法
JP6605873B2 (ja) 灯具用光半導体ユニット及び灯具用光半導体ユニットの製造方法
US20100230692A1 (en) Lamp and production method of lamp
US20180080644A1 (en) Heatsink including thick film layer for uv led arrays, and methods of forming uv led arrays
JP2013008826A (ja) 発光素子実装用配線基板およびその製造方法
JP2014138072A (ja) 電子モジュール、およびその電子モジュールを使用した電子機器
TWI423489B (zh) Surface mount power type LED bracket manufacturing method and product thereof
JP2012186214A (ja) 実装品およびその製造方法
JP6332330B2 (ja) 配線基体の製造方法及びそれを用いた発光装置の製造方法並びに配線基体及びそれを用いた発光装置。
JP2015531548A (ja) 電子デバイスおよび電子デバイスの接続部の生成方法
JP5011303B6 (ja) 基板に取り付けられるのに適しているコンポーネント、及び表面実装デバイスを取り付ける方法
CN110691465A (zh) 一种电路板制造方法
KR101233754B1 (ko) 메탈 ｐｃｂ 및 그의 제조 방법
WO2018199022A1 (ja) 電子素子搭載用基板、電子装置および電子モジュール

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant