KR101644225B1 - 다이 내에 미세 제작된 정렬 피처에 부착되는 광학 프레임 - Google Patents

다이 내에 미세 제작된 정렬 피처에 부착되는 광학 프레임 Download PDF

Info

Publication number
KR101644225B1
KR101644225B1 KR1020137034626A KR20137034626A KR101644225B1 KR 101644225 B1 KR101644225 B1 KR 101644225B1 KR 1020137034626 A KR1020137034626 A KR 1020137034626A KR 20137034626 A KR20137034626 A KR 20137034626A KR 101644225 B1 KR101644225 B1 KR 101644225B1
Authority
KR
South Korea
Prior art keywords
frame
photonic device
optical
chip substrate
chip
Prior art date
Application number
KR1020137034626A
Other languages
English (en)
Other versions
KR20140016993A (ko
Inventor
브라이언 에이치 킴
Original Assignee
인텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코포레이션 filed Critical 인텔 코포레이션
Publication of KR20140016993A publication Critical patent/KR20140016993A/ko
Application granted granted Critical
Publication of KR101644225B1 publication Critical patent/KR101644225B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • G02B6/4214—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms the intermediate optical element having redirecting reflective means, e.g. mirrors, prisms for deflecting the radiation from horizontal to down- or upward direction toward a device
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/43—Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4249—Packages, e.g. shape, construction, internal or external details comprising arrays of active devices and fibres
    • G02B6/425—Optical features
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G02B6/4228—Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements
    • G02B6/423—Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements using guiding surfaces for the alignment

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Mounting And Adjusting Of Optical Elements (AREA)
  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
  • Semiconductor Lasers (AREA)
  • Light Receiving Elements (AREA)

Abstract

포토닉 디바이스 어셈블리는 내부에 제작되는 물리적 정렬 피처를 가지는 칩 기판 상에 제작되는 포토닉 디바이스 및 외부 광학 렌즈 또는 상호 접속을 포토닉 디바이스에 결합시키는 프레임을 포함한다. 프레임은 물리적 정렬 피처의 상보적 면에 인접하는 프레임 면을 가진다. 접착제는 인접된 면들에 의해 정렬되는 바대로 프레임을 포토닉 디바이스에 영구적으로 부착시킨다. 포토닉 디바이스 어셈블리를 형성하는 방법은 포토닉 디바이스의 칩 기판에 물리적 정렬 피처를 미세 제작하는 단계와 상기 커플링의 면을 제작된 물리적 정렬 피처의 상보적인 면에 인접함으로써 프레임을 칩 기판에 접합하는 단계를 포함한다.

Description

다이 내에 미세 제작된 정렬 피처에 부착되는 광학 프레임{OPTICAL FRAME ATTACHED WITH ALIGNMENT FEATURES MICROFABRICATED IN DIE}
본 발명의 실시예들은 단일 집적 광 소자(integrated optical component; IOC)들의 분야에 속하고 더 구체적으로 칩에 외부 광 상호 접속을 결합하기 위해 광학 프레임을 칩 또는 다이(die)에 부착하는 것에 관한 것이다.
통신 네트워크들은 커버리지(coverage)의 폭 및 데이터 밀도에 있어서 계속 성장하고 있다. 이 계속되는 성장의 중요한 가능한 기술은 광(포토닉(photonic)) 소자들에 대한 증가되는 집적화이다. 예를 들어, 대도시 권역 네트워크들 및 광대역 네트워크들은 현재 초 대규모 집적(very large scale integration; VLSI) 제조 기술들을 이용하여 실리콘, 또는 다른 반도체 기판 상에 집적되는 파장 선택 필터들을 이용하여 채널들을 추가/드롭(drop)하는 파장 분할 멀티플렉싱(wavelength division multiplexing; WDM)으로 배치되어 있다.
IOC 칩이 광 송수신기인 특정한 적용예들에서, 렌즈 및 다른 광 상호접속(예를 들어, 광 섬유)은 IOC 칩 상에 기계적으로 조립된다. 일단 렌즈가 부착되면, 예를 들어 광섬유들에 의한 광 링크를 만들기 위해 점퍼 커넥터(jumper connector) 또는 유사한 기계적 커플링이 부착될 수 있다.
소자 배치, 본딩, 렌즈 정렬 및 부착은 각각 제조 허용 오차와 관련되는 시간 소모적이며 번거로운 프로세스들이다. 예를 들어, 종래의 방법에서, IOC 칩은 시작 정렬 시스템이 기판에 배치된 후에 구비된 픽 앤 플레이스 머신(pick and place machine)을 이용하여 기계적 커플링이 칩 상에 정렬 및 배치된다.
종래의 조립 기술들에 있어서, 기계적 커플링 및 IOC 칩 사이에서는 현저한 양의 위치 편차(예를 들어, 허용 오차 스택(stack))가 존재한다. 위치 편차는 성능 문제들을 야기시키고 심지어 포장된 IOC를 실행 불가능하게 하여, 포토닉 디바이스 어셈블리를 재작업하거나 또는 폐기해야만 할 수 있다. 양 기술들의 경우, 정렬 프레임 변화, 배치 케이퍼빌리티(capability)(IOC 칩 및/또는 정렬 프레임), 및 기계적 커플링 변화는 모두 위치 편차를 일으킨다.
본 발명의 실시예들은 첨부 도면들의 도들에서 예에 의해 그러나 제한하지 않게 도시된다:
도 1은 하나의 실시예에 따라, 광학 프레임을 IOC 칩에 부착하는 방법에 대한 흐름도이다.
도 2a는 하나의 실시예에 따라, 정렬 피처(alignment feature)들이 미세 제작되어 있는 복수의 IOC 칩들을 포함하는 기판의 평면도이다.
도 2b는 하나의 실시예에 따라, 도 2a에 도시된 기판의 단면도이다.
도 2c는 도 2b에 도시된 하나의 IOC 칩의 확대 단면도이다.
도 3a 및 도 3b는 하나의 실시예에 따라, 도 1에 도시된 방법에서의 대표적인 동작들에 대한 단면도들이다.
도 4는 하나의 실시예에 따른 광학 프레임의 등각도이다.
도 5a, 도 5b, 도 6a 및 도 6b는 하나의 실시예에 따라, 도 4에 도시된 광학 프레임을 IOC 칩에 에지 장착(edge mounting)하기 위한, 도 1에 도시된 방법에서의 대표적인 동작들에 대한 단면도들이다.
도 7은 하나의 실시예에 따라, 도 4에 도시된 광학 프레임에 부착되는 IOC 칩을 이용한 시스템의 평면도이다.
도 8a는 하나의 실시예에 따라, 광학 프레임을 IOC 칩에 상측 장착하는 등각도이다.
도 8b는 하나의 실시예에 따라, 상측 장착을 위한 광학 프레임의 평면도이다.
도 9a, 도 9b, 도 9c 및 도 9d는 하나의 실시예에 따라, 미세 제작된 피처들을 가지는 복수의 IOC 칩들을 도시하는 도면들이다.
도 10a 및 도 10b는 하나의 실시예에 따른, 도 8a에 도시된 광학 프레임의 수평 측면도들이다.
도 10c는 하나의 실시예에 따른, 도 10a 및 도 10b에 도시된 광학 프레임의 하부 측의 평면도이다.
도 10d는 하나의 실시예에 따라, 도 10a 내지 도 10c에 도시된 광학 프레임의 등각도이다.
도 11은 하나의 실시예에 따라, 광학 프레임에 부착되는 수직 결합 포토닉 디바이스를 구비하는 IOC 칩을 이용하는 시스템의 평면도이다.
광학 프레임들 및 상면에 미세 제작된 정렬 피처들을 가지는 IOC 칩에 광학 프레임들을 부착하는 방법들이 기술된다. 다음의 설명에서, 본 발명의 예시적인 실시예들을 기술하는 재료들 및 프로세싱 기술들과 같은 많은 특정 세부사항들이 진술된다. 그러나, 당업자에게는 본 발명의 실시예가 이들 특정한 세부사항들 없이도 실행될 수 있음이 분명할 것이다. 다른 경우들에서, IOC 칩 제조, 기판 박판화(substrate thinning), 범핑(bumping), 패키징 등과 같은 널리 공지되어 있는 양태들은 본 발명의 실시예들을 불필요하게 모호하게 하는 것을 방지하기 위해 상세하게 기술되지 않는다. 본 명세서 전체에 걸쳐 하나의 "실시예"라는 언급은 실시예와 관련되어 기술되는 특정한 특징, 구조, 재료 또는 특성이 본 발명의 하나의 적어도 하나의 실시예에 포함되는 것을 의미한다. 그러므로, 본 명세서 전체에 걸친 다양한 장소들에서 "하나의 실시예에서"라는 어구가 나타나는 것이 반드시 모두 동일한 실시예를 언급하는 것은 아니다. 게다가, 특정한 특징들, 구조들, 재료들 또는 특성들은 하나 이상의 실시예들에서 임의의 적절한 방식으로 결합될 수 있다. 또한, 도면들에 도시된 다양한 예시적인 실시예들은 단지 예시적인 표현들이며 반드시 축적대로 도시되지 않음이 이해되어야만 한다.
용어들 "결합되다" 및 "접속되다"는 이들의 파생어들과 함께 본원에서 구성요소들 사이의 구조 관계들을 기술하기 위해 이용될 수 있다. 이들 용어들은 서로에 대한 동의어들로서 의도되지 않음이 이해되어야 한다. 오히려, 특정한 실시예들에서, "접속되다"는 둘 이상의 요소들이 서로 물리적 또는 전기적으로 직접 접촉하는 것을 나타내는 데 이용될 수 있다. "결합되다"는 둘 이상의 요소들이 서로 직접적 또는 간접적으로(이들 사이에 다른 개재하는 요소들이 있는) 물리적, 전기적 또는 광학적으로 접촉하고/하거나 이 둘 이상의 요소들이 서로 협력하거나 상호 작용하는 것(예를 들어, 효과 관계를 발생시키는 것과 같은)을 나타내는 데 이용될 수 있다.
본원에서 이용되는 바와 같은 용어들 "위에", "아래에", "사이에" 및 "상에"는 다른 구성요소들에 관한 하나의 구성요소의 상대적인 위치를 칭한다. 이와 같이, 예를 들어, 다른 구성요소 위에 또는 아래에 배치되는 하나의 구성요소는 직접적으로 접촉되어 있을 수 있거나 하나 이상의 개재하는 구성요소들을 가질 수 있다. 더욱이, 두 구성요소들 사이에 배치되는 하나의 구성요소는 두 구성요소들과 직접적으로 접촉되어 있을 수 있거나 하나 이상의 개재하는 구성요소들을 가질 수 있다. 대조적으로, 제 2 구성요소 "상의" 제 1 구성요소는 상기 제 2 구성요소와 접촉되어 있다. 추가로, 하나의 구성요소의 다른 구성요소들과의 상대적인 위치는 동작들이 기준 기판의 절대 방위를 고려하지 않고 기준 기판에 관하여 수행되는 것으로 가정하여 제공된다.
실시예들에서, 또한 본원에서 "광학 프레임" 또는 간단히 "프레임"으로서 칭해지는 기계적 커플링은 IOC 칩 자체 내에 마이크로 머시닝(micro machining)된 면들을 광학 프레임 내의 상보 면들과 메이팅(mating)시킴으로써 IOC 칩에 부착된다. 예를 들어 칩 패키징 프로세스의 일부로서 메이팅하는 면들을 기계적으로 접합시키면 포토닉 디바이스 어셈블리가 형성되고, 여기서 프레임은 광학 렌즈 또는 광 상호 접속(예를 들어, 광 섬유)이 후속해서 부착될 수 있는(예를 들어, 광학 프레임 내에 삽입된다) 외부 인터페이스를 제공한다. 광학 프레임은, 일단 IOC 칩에 부착되면, 신뢰성 있는 광 접속이 될 수 있도록 외부 광 렌즈 또는 다른 광 상호 작용을 IOC 칩 내에 제작되어 있는 광학 디바이스(들)(예를 들어, 도파관)에 정렬한 상태로 포지셔닝(positioning)하는 브릿지(bridge)로서 기능한다. 본원에서 기술되는 바와 같이, 광학 프레임을 IOC에 부착시키는 것은, 기준점들 또는 시작 정렬 시스템 어느 것도 필요하기 않으며 이로 인해 부수적인 정렬 에러가 감소될 수 있도록, IOC 칩 내의 머시닝된 기계적 정렬 피처들에 기초하여 수행될 수 있다.
도 1은 하나의 실시예에 따라, 광학 프레임을 IOC 칩에 부착하는 방법(100)에 대한 흐름도이다. 일반적으로, 방법(100)은 에지-결합되고 수직-결합된 포토닉 디바이스들을 포함하는, 임의의 IOC 칩에 적용 가능하다. 도 2a 내지 도 7은 예시적인 에지-결합 실시예를 도시하고 도 8a 내지 도 11은 예시적인 수직-결합 실시예를 도시한다. 동작(101)에서 시작하여, IOC 칩이 제공된다. 실시예들에서, IOC 칩은 상업적으로 구입 가능한 임의의 기판 상에 제작되는 당업계에 공지되어 있는 임의의 에지-결합 또는 수직-결합 포토닉 디바이스를 포함한다. 예시적인 포토닉 디바이스들은: 수동 및 능동 도파관들, 수직 및 수평 레이저들(분포 피드백(distributed feedback; DFB), 분포 Bragg 반사기(distributed Bragg reflector; DBR) 등), 포토다이오드들(PiN 등), 광학 모듈레이터들(Mach-Zender(MZ) 등), 광학 애드-드롭 멀티플렉서(optical add-drop multiplexer; OADM) 중 하나 이상을 포함한다. 예시적인 칩 기판들은 단결정 실리콘, 게르마늄 또는 실리콘 게르마늄과 같은(이로 제한되지 않는다) IV-계열군 재료, InP 상의 GaAs와 같은 III-V 재료, 또는 사파이어, 유리, 고분자 등과 같은 핸들링 기판 상에서 성장되거나, 본딩되거나 아니면 다른 방식으로 부착되는 IV 군 및/또는 III-V 군을 포함하는 하이브리드 에피택셜(epitaxial) 구조를 포함하지만 이로 제한되지 않는다.
동작 110에서, 정렬 피처들은 칩 기판 내에 미세 제작된다. 그와 같은 정렬 피처들은 칩 레벨에서 제작될 수 있으나, 유용하게는 웨이퍼 레벨에서 칩 기판 다이싱(dicing)에 선행하는 백엔드(backend) 동작으로서 또는 상기 다이싱의 일부로서 복수의 IOC 칩들에 동시에 형성될 수 있다. 도 2a는 하나의 실시예에 따라, 다이싱 이전에 정렬 피처들(205)이 미세 제작된 IOC 칩(250)을 포함하는 웨이퍼(200)의 평면도이다. 도 2b는 X-X’ 라인을 따른 도 2a에 도시된 기판의 단면도이다.
실시예들에서, 정렬 피처들은 칩 기판 내에 형성된다. 도 2a 및 도 2b에 도시된 바와 같이, 웨이퍼(200)에는 복수의 IOC 칩들이 있으며, 이 도시된 IOC 칩(250)은 칩 기판(260)의 디바이스 계층-측 상에 형성되는 에지-결합 도파관(257)을 포함한다. 디바이스 계층(255) 및 칩 기판(260) 사이의 구분은 별로 중요하지 않고, 여기서 디바이스 계층(255)을 지정한 것은 본원에서 단지 독자를 위한 편리한 참조 프레임으로서 식별된다. 도시된 실시예에서, 정렬 피처들(205)은, 다른 실시예들에서의 정렬 피처들이 칩 기판(260)의 이면(디바이스 계층(255)에 대향하는)에 형성되고 칩 기판(260)의 전체 두께를 통하여 더 형성될 수 있을지라도(수직-결합 실시예들에 의해서 도시된 바와 같이), 디바이스 계층(255)의 측면 상의 칩 기판(260) 내에 형성된다.
하나의 실시예에서, 동작(110)에서 형성되는 정렬 피처들은 적어도 하나의 1차원으로 프레임의 메이팅 서비스를 기계적으로 정렬시키기 위해 적어도 2개의 면들을 생성한다. 도 2a에 도시된 상기 실시예에서, 정렬 피처들(205)은 Y 차원을 따라 흐르는 그루브들이고 이와 같으므로 적어도 X-차원들로 기계 정렬을 제공해야만 한다. 다른 실시예들에서, 정렬 피처들(205)은 적어도 제 2 차원(Y 또는 Z 차원들)으로 기계 정렬을 제공한다. 예를 들어, 도 8a에 도시되고 본원 다른 곳에 더 기술되는 정렬 피처들(205A, 205B)은 별개의 면(들)이 제 3(Z) 차원으로 기계적 정렬을 제공한 상태에서 X 및 Y 양 차원들로 기계적 정렬을 제공해야만 한다.
하나의 실시예에서, 정렬 피처들은 스크라이브 라인과 일치하게 미세 제작된다. 예를 들어, 도 2a에서, X-X’ 라인은 제 1 스크라이브 라인(에지-결합 도파관(257)을 교차하는)을 나타내고 Y-Y’라인은 IOC 칩(250)의 두 측들을 정렬 피처(205)와 일치하는 인접 칩들로부터 개별화하는 직교 제 2 스크라이브 라인을 나타낸다. 도 2c는 도 2b에서 원의 영역(280) 내의 X-X’ 라인을 따라 취해지는 확대 단면도(280)이다. 도시된 바와 같이, 칩 기판(260) 내로 미세 제작되는 정렬 피처들(205)은 스크라이브 라인들(270)(도 2a에서의 Y-Y’ 라인들과 평행한)과 일치하거나 동일 라인으로 배치된다. 이와 같으므로, 정렬 피처들의 제작은 스크라이빙 프로세스(scribing process)의 제 1 부분으로서(예를 들어, 다이싱 소(dicing saw))에 의해) 행해질 수 있다. 대안으로, 후속 스크라이빙 프로세스는 IOC 칩(250) 및 인접 칩 모두에서 정렬 면을 만들기 위해, 정렬 피처들에 의해 형성되는 패턴으로 정렬되도록 수행될 수 있다.
하나의 실시예에서, 제 1 및 제 2 정렬 피처들은 IOC 칩의 대향 단부들에서 칩 기판 내로 제작된다. 도 2c에 도시된 바와 같이, 인접 스크라이브 라인들(270)은 칩 기판(260)의 대향 단부들을 X 차원으로 규정한다. 하나의 실시예에서, 정렬 피처들(205)은 다이싱 블레이드(dicing blade)로 제작된다. 소잉 외에, 또는 소잉의 대안으로 플라즈마 에치 및 습식 화학적 에치와 같은 다른 미세 제작 기술들이 또한 이용될 수 있으나, 이로 제한되지 않는다. 예를 들어, 칩 기판(260)이 실리콘의 실시예의 경우, 실리콘 내에 트렌치(trench)들 또는 그루브(groove)들을 형성하기 위해 당업계에 공지되어 있는 임의의 딥 실리콘 플라즈마 에치(deep silicon plasma etch)(SF6-계열 등)가 이용될 수 있다. 실시예들에 따라, 제 1 및 제 2 정렬 피처들은 디바이스 계층(255) 내의 피처들과 정렬하여 제작되고, 따라서 정렬 피처들(205) 및 포토닉 디바이스 사이에는 최소 정렬 에러가 존재한다. 예를 들어 하나의 실시예에서, 정렬 피처들(205)의 제 1 및 제 2 피처들은 에지-결합 도파관(257)에 정렬되는 에치 마스크로 제작된다. 다른 예로서, 정렬 피처들(205)은 스트리트 소잉(street sawing) 프로세스 동안 수행되는 광학 정렬에 의해 에지-결합 도파관(257)에 정렬된다. 대안으로, 정렬 피처들(205)의 제 1 및 제 2 피처들은 에지-결합 도파관(257)을 제조하기 위해 이용되는 동일한 마스크 및 에치 프로세스로 제작된다.
도 3a 및 도 3b는 개별화된 IOC 칩(250)을 도시하는 단면도들이다. 이와 같이, 제 1 및 제 2 정렬 피처들(205)은 다이싱 프로세스에 의해 이분되어 칩 기판(260)의 대향하는 에지들(271) 상에 배치되는 제 1 및 제 2 측벽 면들(205A 및 205B)을 형성한다. 개별화된 칩이 거의 임의의 치수를 가질 수 있을지라도, 예로서 대향하는 에지들(271)은 약 4 내지 6㎜인 칩 길이(L1)로 분리된다. 예시 에지-결합 도파관(257)은 0.3 및 25㎛ 사이의 폭(L2)(약 0.2㎛ 및 20㎛ 사이의 리브 높이(rib height))을 가지며, 여기서 그와 같은 도파관들의 어레이는 250㎛ 이상의 폭(L2)으로 걸쳐 있다. 정렬 피처들(205)의 깊이, 및 따라서 측벽 면들(205A 및 205B)의 깊이(T2)는 구현 및 기판 두께에 따라 크게 변할 수 있다. 칩 기판(260)의 두께(T1)는 예를 들어 0.1㎜(100㎛) 및 0.5㎜ 사이일 수 있고 여기서 정렬 피처들(205)의 범위는 T1의 25 내지 30%에서 쓰루 비아(through via)/트렌치까지이다. 도 3a에 도시된 예시적인 실시예에서, T1은 0.35㎜ 및 0.5㎜ 사이이고 반면에 T2는 약 0.1㎜ 및 0.35㎜ 사이이다.
정렬 피처들(205)이 v-그루브들인 특정 실시예들의 경우, 측벽 면들(205A 및 205B)은 디바이스 계층(255)의 공칭 평면에 비-직교하도록 경사가 지거나 서로에 대해 각도를 두고 멀어진다. 본원의 다른 곳에 기술되어 있는 바와 같이, 대향하는 경사진/각도가 있는 측벽 면들은 유용하게도, IOC 칩(250)(즉, 도파관(257)에)에 기계적으로 정렬하는 수단을 제공한다. 특정한 그와 같은 실시예들에서, v-그루브 아래의 대향하는 에지들(271)은 디바이스 계층(255)에 실질적으로 직교한다. 측벽 면들(205A 및 205B)은 디바이스 계층(255)으로부터 30 및 60도(예를 들어 45도가 예시적인 실시예들이다) 사이 만큼 각을 이루어 멀어질 수 있다(즉, 양의, 비 재진입 경사). 예시 실시예에서, v-그루브 블레이드를 가지는 스크라이빙 소가 이용된다. 대안으로, 제공되는 기판 재료에 대해 경사지거나 각이 진 측벽들이 가능한 많은 플라즈마 프로세스들, 습식 화학적 에치 프로세스 중 임의의 프로세스가 이용될 수 있다.
도 1로 돌아와서, 동작 120에서, IOC 칩은 패키지 기판 상으로 조립된다. 예를 들어, 도 3a 및 도 3b에 더 도시된 바와 같이, 개별화된 IOC 칩(250)은 볼 그리드 어레이(ball grid array; BGA)(285)가 디바이스 계층(255) 및 패키지 기판(275) 사이에 전기 결합을 형성한 상태로 패키지 기판(275) 상에 배치된다. 예시 실시예에서, 에지-결합 도파관(257)을 포함하는 디바이스 계층은 종래의 C4 또는 플립-플롭형 구성에서와 같이 패키지 기판(275)을 마주하고 있다. 대안으로, 예를 들어 와이어 본딩 패키지 기술에서, 에지-결합된 도파관(257)은 패키지 기판(275)과 마주하는 대향 면 상에 있을 수 있다. IOC 칩(250)을 패키지 기판(275)에 정렬시키는 것은 당업계에 공지되어 있는 임의의 방식으로 수행될 수 있다.
실시예들에서, IOC 칩은 제 1 및 제 2 측벽 면들이 패키지 기판의 에지를 넘어 연장되도록 패키지 기판을 돌출하는 IOC 칩을 가지는 패키지 기판 상에 조립된다. 도 3b에 도시된 바와 같이, Y 차원을 따라, IOC 칩(250)은 패키지 기판(275)을 양(D1)만큼 돌출한다. 그러므로, 측벽 면들(205B 및 205A)(도시되지 않음)은 또한 패키지 기판(275)을 D1만큼 돌출한다. 도 3b에 더 도시된 바와 같이, 에지 결합 도파관(257)은 칩 돌출부의 에지에 노출된다.
패키지 기반 상에서 조립된 IOC 칩에 있어서, 광학 프레임이 설치된다. 도 1을 참조하면, 동작 130에서, 칩 정렬 피처의 면은 광학 프레임에 대한 면에 접합된다. 도 4는 하나의 실시예에 따른 광학 프레임(400)의 등각도이다. 일반적으로, 광학 프레임은 IOC 칩 기판 내에 제작되는 면들에 상보적인 면들을 가지도록 몰딩 또는 머시닝된다. 하나의 예시적인 실시예에서, 광학 프레임(400)은 플라스틱이다(예를 들어, 주입 몰딩된다). 칩 파손 및 입자 발생이 감소하기 위해 플라스틱 프레임들이 유용하게도 IOC 칩보다 더 부드러워질 수 있을지라도(예를 들어, 실리콘), 금속(예를 들어, 알루미늄), 반도체 결정 물질들(예를 들어, 실리콘) 및 유리들과 같은, 다른 더 단단한 재료들 또한 광학 프레임에 대해 이용될 수 있으나, 이로 제한되지 않는다.
하나의 예시적인 실시예에서, 광학 프레임(400)은 제 1 및 제 2 대향 측 대향 측벽 면들(205A 및 205B)과 메이팅하기 위한 제 1 및 제 2 측 대향 프레임 면들(405A 및 405B)을 포함한다. 도시된 바와 같이, 대향 프레임 면들(405A 및 405B)은 예를 들어, 수직으로부터 30 및 60도 사이로 각을 이루고 있고 대향하는 칩 에지들(271) 사이의 거리(L1)보다 더 큰 최대 거리(L3)로 이격된다. 이 방식에서, IOC 칩(250)은 광학 프레임(400)이 조립 동안 Z 축을 따라 변위될 때 대향하는 프레임 면들(405A 및 405B)의 가장 큰 개구 사이에 끼워진다. 광학 프레임(400)은 IOC 칩(250)으로부터 수직 (Z 축) 프레임 격리(frame standoff)를 기계적으로 규정하도록 수평 면들(455)을 더 포함한다. 그러므로 부착은 우선 IOC 칩을 Z 축으로 변위시킴으로써, 대향하는 프레임 면들(405A 및 405B)과의 간섭에 의해 IOC 칩(250) 또는 광학 프레임(400)이 X 축을 따라 변위되도록 하여 프레임 사이의 IOC 칩(250) 편측성을 조정하고, 패키지 기판(275)에 컨택할 때까지 Y-축을 따라 IOC 칩(250)을 변위시키고 그 후에 수평 면들(455)에 컨택할 때까지 Z-축을 따라 IOC 칩(250)을 더 변위시킴으로써 진행될 수 있다.
도 4에 더 도시된 바와 같이, 추가 정렬 특징들(490 및 491)은 후속하여 렌즈 또는 광 상호 접속을 광학 프레임(400)에 직접적으로 기계적 정렬하는 것을 제공한다. 예를 들어, 각이 있는 면들(491)은 렌즈가 광학 프레임(400)에 대하여 Y-축을 따라 변위될 때 렌즈의 광학 프레임(400)으로의 X-축에 따른 기계적 정렬을 제공할 수 있다. 리세스(recess)들(490)은 광학 프레임(400) 내로 삽입될 렌즈 또는 광 상호 접속(점퍼) 내의 돌출부들을 상보적으로 수용하는 역할을 더 할 수 있다. 제 1 및 제 2 측 대향 프레임 면들(405A, 405B)은 광 프레임(400)의 부착 동안 IOC 칩(250)의 인장 변형을 방지하기 위한 개방 에지들(리세스들(490)과 같은 폐쇄형 리세스들이기보다는)이다. 리세스들(490)은 그러나 광학 프레임(400)이 플라스틱과 같은 재료로 되어 있는 경우에 쟁점을 제기하지 않는데, 플라스틱의 경우 프레임의 인장 변형은 결정 재료에 문제가 되는 그러한 문제가 없다.
도 5a, 도 5b는 하나의 실시예에 따라, 광학 프레임(400)을 IOC 칩(250)에 에지 장착하는 동작(130)을 도시하는 단면도들이다. X-축을 따라 단면도를 도시하는 도 5a는 광학 프레임(400)을 IOC 칩(250)에 대하여 변위시키고 제 1 및 제 2 측 대향 프레임 면들(405A, 405B)을 상보적인(대략 평행한) 제 1 및 제 2 측벽 면들(205A, 205B)에 각각 인접시킴으로써 광학 프레임(400)을 칩 기판으로 측 정렬시키는 것을 도시한다. 면들(205A, B)이 대향 프레임 면들(405A, B)의 돌출부에 실질적으로 평행하게 리세스되므로, 광학 프레임(400)의 Z-축에 따른 변위는 광 프레임(400)을 X-축을 따라 (측면으로) IOC 칩(250)에 기계적으로 정렬시키고 여기서 광학 프레임(400) 및 대향하는 칩 에지들(171) 사이의 수평 간격(520)은 기계적 센터링 힘(centering force)들에 의해 세팅된다. 도 5b에 더 도시된 바와 같이, 광학 프레임(400)의 Z-축 변위는 수평 면들(455)을 디바이스 계층(255)의 평행면에 인접시킴으로써 중단된다(즉, 수직 간격(515)은 대향하는 칩 에지들(171)에서 IOC 칩(250) 및 광학 프레임(400) 사이에 있다). 실시예들에서, 수직 정렬을 담당하는 수평 면들(455)은 디바이스 계층(255) 내의 포토닉 디바이스들과의 물리적 접촉을 방지하기 위해 이격된다. 즉, 수평 면들(455)은 포토닉 디바이스들 사이에 배치되는(제 1 및 제 2 측벽 면들(205A, B)에 의해 측면으로 정렬되는 바와 같이) 필드 영역들에 접촉한다. 에지-커플 도파관(257)은 예를 들어 수평 면들(455) 사이의 갭을 통과할 수 있다.
대향하는 프레임 면들(405A, 405B 및 435)의 메이팅은 따라서 광학 프레임(400)을 측면(X-축) 그리고 수평(Z-축) 이 둘 모두에 기계적으로 정렬시킨다. Y-축을 따른 단면도를 도시하는 도 6b에 더 도시된 바와 같이, 돌출한 거리(D1)가 광 프레임(400)에 의해 완전히 점유될 때따지, 광학 프레임(400)은 Y-축을 따라 기계적 정렬하도록 프레임 면(466)이 패킷 기판(275)의 에지에 접촉한 채로 Y-축을 따라 변위된다. 동작(120)에서의 IOC 칩(250)의 패키지 기판(275)으로의 정렬은 그러므로 광학 프레임(400)의 IOC 칩(250)으로의 조립 동안 이용되는 기계적 정렬 면들 중 하나를 규정한다.
상기 프레임이 IOC 칩과 기계적으로 정렬되는 도 1로 돌아와서, 방법(100)은 인접하는 면들에 의해 결정되는 위치에서 프레임을 포토닉 디바이스에 영구적으로 부착하기 위해 동작(140)에서 부착의 적용예를 진행한다. 일반적으로, 광학 프레임(400)의 부착을 위해 임의의 접착제가 사용될 수 있다. 광학 프레임(400)의 재료에 따라, 접착제는 변할 수 있고 여기서 에폭시들은 플라스틱 프레임에 대한 예시적인 실시예이다. 도 6a에 도시된 바와 같이, 접착제(605)는 접합된 면들에 의해 규정되는 간격들(620 및 615)에 적용된다. 특정한 실시예들에서, 도 6b에 도시된 바와 같이, 접착제(605)는 또한 IOC 칩(250) 및 패키지 기판(275) 사이에 언더필(underfill)(685)로서 가해질 수 있다. 이와 같으므로, 하나의 실시예에서, 접착제(605)는 임의의 종래의 언더필 에폭시이다. 릴리프(relief)(450)(도 6a)는 프레임 면(466)에 에폭시를 도포하기 위해 그리고 IOC 칩(250) 및 패키지 기판(275) 사이의 영역(647) 내에 칩 언더필을 완료하기 위해 액세스를 제공할 수 있다. 모세관 활동으로 인해, 접착제(605)는 BGA(285)의 솔더 접합점들, 간격들(615, 620) 및 프레임 면(466) 및 패키지 기판(275) 사이의 갭들 사이에서 흐른다.
다시 도 1을 참조하면, 접착제(605)의 경화 후에, 포토닉 디바이스 어셈블리가 실질적으로 완성된다. 동작 150에서, 완성된 패키지는 예를 들어 렌즈의 광 프레임(400)으로의 정렬에 의해(예를 들어, 정렬 피처들(490, 491)에 기초하는) 더 프로세스될 수 있다. 패키지 기판이 인쇄 회로 기판(PCB)에 솔더링되어야 하는 특정한 실시예들에서, 완성된 패키지는 높은 리플로우 온도(예를 들어, 260℃ 이상)로 렌즈를 손상하는 것을 방지하도록, 렌즈를 광 프레임(400)에 부착하기 전에 솔더링되고 솔더 리플로우된다.
도 7은 하나의 실시예에 따라, 광학 프레임(400)에 부착되는 IOC 칩(250)을 이용하는 플랫폼(790)을 포함하는 광학 시스템(751)의 평면도이다. IOC 칩(250) 위에, 상에 또는 내의 수동 반도체 계층에 결합되는 전기적으로 펌핑되는 하이브리드 반도체 소산 레이저들(701)의 어레이는 IOC 칩(250) 상에 있다. 하나의 실시예에서, 레이저들(701)의 어레이 내의 레이저들의 각각은 전기적으로 펌핑된 하이브리드 실리콘 소산 레이저일 수 있다. 다른 실시예에서, 레이저 어레이(701)는 분포 Bragg 반사기(DBR) 및 분포 피드백(DFB) 레이저 중 하나 또는 이 둘 모두를 포함한다. 도시된 예에서, IOC 칩(250)은 복수의 광 도파관들(705A 내지 705N)을 포함하고, 각각 복수의 광 도파관들(705A 내지 705N) 내에 복수의 광 빔들(719A 내지 719N)을 생성하는 레이저들의 어레이를 만들기 위해 상기 광 도파관들 위에는 그레이팅들(709A 내지 709N)로, 이득 매체 물지(723)의 단일 바가 본딩된다. 복수의 광 빔들(719A 내지 719N)은 변조기들(713A 내지 713N)에 의해 변조되고 그 후에 복수의 광 빔들(719A 내지 719N) 중 선택된 파장들은 광 애드-드롭 멀티플렉서(717)와 결합되어 에지-결합 도파관(257)을 통해 광 빔을 출력하고, 이 도파관(257)은 광 프레임(400)을 통해 단일 광 섬유(753)에 결합되고 외부로 광 수신기(757)와 같은 외부 싱크(sink)까지 결합된다.
하나의 실시예에서, IOC 칩(250)은 단일 광섬유(753)를 통해 데이터를 1Tb/s 이상의 속도로 다수의 파장들로 송신할 수 있는 광 송수신기이다. 예시적인 광학 시스템(751)에서, IOC 칩(250)은 또한, 광학 프레임(400)에 의해 IOC 칩(250)에 정렬되는 단일 광섬유(755)를 통해, 에지 결합 도파관(257)으로 광 송수신기(759)와 같은 외부 소스로부터 광 빔을 수신하도록 결합될 수 있다. 광 수신기(757) 및 광 송수신기(759)가 또한 동일한 원격의 장소(761)로서 도시될지라도, 광 수신기(757) 및 광 송신기(759)는 단지 플랫폼(790)의 외부에 있고 별개의 플랫폼들, 장소들 등에 제공될 수 있음이 인정된다. 도시된 실시예에서, IOC 칩(250)의 수신기 측은 수신된 광 빔을 복수의 광 빔들(720A 내지 720N)로 분리하는 광 애드/드롭 디멀티플렉서(add/drop demultiplexer)(718)를 포함한다. 하나의 예시적인 실시예에서, 복수의 광 빔들(720A 내지 720N)은 자체의 각각의 파장들에 따라 광 디멀티플렉서(718) 내의 하나 이상의 그레이팅(grating)들에 의해 분리되고 그 후에 복수의 광 파장들(706A 내지 706N)을 통해 지향된다. 포토검출기들(763A 내지 763N)의 어레이는 복수의 광 도파관들(706A 내지 706N)에 광학적으로 결합된다. 하나의 예로서, 광검출기들(763A 내지 763N)의 각각은 SiGe-계열 포토검출기 또는 기타 등등이다. 또한 도 7에 도시된 다른 실시예에서, 반도체 재료(724)의 단일 바는 복수의 광 도파관들(706A 내지 706N)에 광학적으로 결합되는 포토광들의 어레이를 형성하기 위해 복수의 광 도파관들(706A 내지 706N)에 걸쳐 본딩될 수 있다. 하나의 예로서, 반도체 재료(724)의 단일 바는 III-V 포토검출기를 만들기 위해 III-V 반도체 재료를 포함할 수 있다. 도시된 바와 같이 복수의 광 도파관들(706A 내지 706N)에 광학적으로 결합되는 SiGe 및 III-V 계열 광검출기들에 있어서, 복수의 광 빔들(720A 내지 720N)에 대한 다양한 파장들이 검출될 수 있다.
제어/펌프 회로소자는 또한 IOC 칩(250) 상에 포함 또는 통합될 수 있다. IOC 칩(250)이 실리콘 층(예를 들어 SOI 기판)을 포함하는 하나의 실시예에서, 제어 회로(762)는 실리콘 내에 직접적으로 통합될 수 있다. 하나의 실시예에서, 제어 회로(762)는 다중-파장 레이저 어레이(701), 복수의 광 모듈레이터들(713A 내지 713N), 포토검출기들(예를 들어, 763A 내지 763N) 또는 IOC 칩(250) 상에 배치되는 다른 디바이스들 또는 구조들에서의 레이저들 중 임의의 레이저를 제어, 모니터링 및/또는 전기적으로 펌핑(pumping)하도록 전기적으로 결합될 수 있다.
도 7에 더 도시된 바와 같이, 플랫폼(790)은 무선 송수신기(251)를 더 포함하고, 예를 들어 여기서 플랫폼(790)은 스마트폰, 태블릿 PC 또는 다른 모바일 컴퓨팅 디바이스이다. 무선 송수신기(251)는 단일 플랫폼(790) 상에서 무선-대-광 및 광-대-무선 송수신기 기능이 가능하도록 안테나(252)뿐만 아니라 IOC 칩(250)에 결합된다. 대안으로, 플랫폼(790)은 무선 및 광 통신 모두를 독자적으로 수행하도록 구성될 수 있는데, 예를 들어 여기서 모바일 컴퓨팅 디바이스는 디스플레이에 컨텐츠를 제공(예를 들어, 스트리밍 또는 다른 공지되어 있는 프로토콜들을 통해)하고 또한 무선 통신 기능을 제공(예를 들어, WiFi, 블루투스 및 유사한 널리 공지되어 있는 프로토콜들을 통해)하기 위해 IOC 칩(250)으로의 광 커플링을 통해 디스플레이 디바이스 상에 광학적으로 결합될 수 있다.
도면들 8a 및 8b는 수직-결합 IOC 칩에 대한 방법(100)의 적용예를 도시한다. 도 8a는 하나의 실시예에 따라, 광학 프레임(800)을 IOC 칩(250)에 상측 장착하는 것을 도시하는 등각도이다. 상술한 바와 같이, IOC 칩(250)은 광학 프레임(800)을 부착하기 전에 패키지 기판(275)에 부착된다. 하나의 실시예에서, 패키지 기판(275)은 모듈 플러그 가능 랜드 그리드 어레이(land grid array; LGA)로서 구성되고 IOC 칩(250)에 전기적으로 결합되는 추가 칩들(276)을 더 포함할 수 있다. 수직 결합 실시예들에서, IOC 칩(250)은 수직 캐비티 면 방출 레이전(vertical cavity surface emitting laser; VCSEL)들 또는 포토검출기들과 같은 하나 이상의 수직 결합 포토닉 디바이스들(256)을 포함한다.
하나의 실시예에서, IOC 칩 내에 제작되는 정렬 피처들은 스루 비아(through via)들이다. 도 8a에 도시된 바와 같이, IOC 칩(250)은 IOC 칩(250)의 대향하는 에지들에서 측벽 면들(205A 및 205B)과의 정렬 피처들을 포함한다. 측벽 면들(205A 및 205B)은 이 예시적인 실시예에서 IOC 칩(250)의 전체 두께를 통하여 신장된다. 측벽 면들(205A, B)은 실질적으로 본원의 다른 곳에서 기술되는 바와 같이 제작될 수 있는 데, 예를 들어, 피처들은 딥 리액티브-이온(deep reactive-ion)(플라즈마) 에치, 습식 화학적 에치, 또는 초음파 머시닝될 수 있다. 바람직한 실시예들에서, 제작되는 피처들은 다이싱 프로세스에 의해 양분되어 웰-제어(well-control) 피치를 가지는 면들(205A 및 205B) 내로 피처들을 개방하여 폐쇄된 피처가 유발할 수 있는 인장 변형(tensile strain)들을 방지하면서도 기계적 정렬에 영향을 미치는 조립 동안 압축력이 대응하는 정렬 면들(805A, B)에 의해 가해지는 것이 가능하게 한다.
도 9a, 도 9b, 도 9c 및 도 9d는 예시적인 미세 제작된 스루 비아(through via)들을 구비하는 IOC 칩의 평면도를 도시한다. 도 9a에서, 스크라이빙 프로세스에 의해 이분되는 스루 비아들은 IOC 칩의 하나의 에지 상에 있는 제 1 쌍의 교차 면들(205A) 및 대향하는 에지 상에 있는 제 2 쌍의 교차 면들(205B)을 제공한다. 도 9b에서, 3개의 측벽 면들(206A 및 206B)은 IOC 칩의 대향하는 에지들 상에 형성된다. 도 9c 및 도 9d에서, 4개의 측벽 면들(207A, B) 및 원형 측벽 면들(208A, B)이 각각 도시된다. 도면들 9A 내지 9D에 도시된 실시예들 중 임의의 실시예의 경우, 측벽 면은 광학 프레임(800)이 IOC 칩의 디바이스 계층(255) 쪽으로 변위될 때 측 변위를 일으키도록 Z-방향을 따라 더 각을 형성할 수 있다. 대안으로, 프레임 정렬 면들(805A, B)은 X 및/또는 Y 차원에서의 기계적 정렬을 유사하게 달성하기 위해 z-방향으로 각을 이룰(즉, 포인팅(pointing)될) 수 있다.
도 8b는 하나의 실시예에 따르면, IOC 칩(250)의 상측에 장착되는 광학 프레임(800)을 포함하는 포토닉 디바이스 어셈블리(850)의 평면도이다. 점선으로 도시된 바와 같이, 측벽 면(205A)은 X 및 Y 차원들에서 기계적 정렬에 영향을 미치기 위해 대응하는 프레임 정렬 면(805A)과 메이팅한다(유사하게, 대향하는 측벽 면(205B)은 대응하는 프레임 정렬 면(805B)과 메이팅한다). 정렬 이후에, 실질적으로 에지-결합 실시예들에 대해서 기술된 바와 같이 기계적으로 정렬된 프레임을 IOC 칩에 부착하도록 접착제가 도포된다.
더 도시되는 바와 같이, 광학 프레임(800)은 수직-결합 포토닉 디바이스들(256)과 대면하는 광 입력들(856A) 및 포토닉 디바이스 면과 평행하지 않은(예를 들어, 직교인) 광 출력들(856B) 사이에 광 경로를 제공하는 렌즈(860)를 포함한다. 렌즈(860)가 광학 프레임(800) 내에 임베딩되는 실시예들의 경우, 유용하게도 플러그 가능 LGA 기술은 렌즈(860)를 고 솔더 리플로우 온도로 노출시키는 것을 방지한다는 것이 지적되어야만 한다. 대안으로, 포토닉 디바이스 어셈블리(850)가 형성된 후에 솔더 리플로우가 바람직한 경우, 렌즈(860)는 광학 프레임(800)의 다른 정렬 피처들로의 후-어셈블리 물리 정렬을 이용하여 광학 프레임(800)들에 맞춰질 수 있다.
도 10a 및 도 10b는 도 8a 및 도 8b에 도시된 광학 프레임의 수평 측면도들을 도시하고, 반면에 도 10c는 하나의 실시예에 따라 도 10a 및 도 10b에 도시된 광학 프레임(800)의 하부측의 평면도이다. 도 10d는 도 10a 내지 도 10c에 도시된 광 프레임의 등각도이다. 도 10a, 도 10c 및 10d에 도시된 바와 같이, 광학 프레임(800)의 하부측은 격리 높이(standoff height)를 규정함으로써 광학 프레임(800)을 z-축을 따라 IOC 칩(250)으로 정렬시키는 것을 세팅하기 위해서 디바이스 계층(255)의 면과 인접하여야 하는 면(855)을 포함한다. 이와 같으므로, 에지-결합 실시예들과 같이, 적어도 3개의 분리된 정렬 면들은 프레임 상에 제공된다(측 정렬을 위한 2개의 대향하는 수직 측벽 양태들(805A, B) 및 수직 정렬을 위한 적어도 하나의 수평 정렬 양태(855)).
도 11은 하나의 실시예에 따라, 포토닉 디바이스 어셈블리(850)를 이용하는 광학 시스템(1151)의 평면도이다. 예시적인 실시예에서, PCB(1100)는 복수의 모듈 어셈블리들(예를 들어, 플러그 가능 LGA들)을 포함하고, 이중 첫 번째는 패키지 기판(275) 및 광 프레임(800)에 결합되는 IOC 칩을 포함하는 포토닉 디바이스 어셈블리(850)이다. 광학 멀티플렉서(719)를 포함하는 광학 디멀티플렉서(demultiplexer) 모듈(718)은 광학 프레임(800)을 통해 IOC 칩에 광학적으로 결합된다. 광학 멀티플렉서(719)는 포토닉 디바이스 어셈블리(850)의 IOC 칩으로부터 분리된 기판 상에 제작된다. 광학 디멀티플렉서 모듈(718)은 예를 들어 원격의 장소(761)에 있는 광학 수신기(757)에 접속되는 PCB(1100)의 외부에 있는 단일 광섬유(753)에 더 결합된다. 국지적인 광 상호접속 온보드 PCB(1100)에는 포토닉 디바이스 어셈블리(850) 및 광 디멀티플렉서 모듈(718) 사이에 복수의 광섬유들(705A 내지 705N)이 제공된다. 제 2 모듈, 안테나(252)를 포함하는 무선 송수신기(251)는 포토닉 디바이스 어셈블리(850)(예를 들어, 마이크로프로세서(1170)를 통해)에 더 결합되고, 이와 같이, 광학 시스템(1151)은 단일 플랫폼 상에 무선-대-광 및 광-대-무선 송수신기 기능을 제공할 수 있다.
하나의 예시 실시예로서, PCB(1100)는 스마트폰 또는 태블릿 PC에 배치된다.
스마트폰 또는 태블릿 PC는 무선-대-광 및 광-대-무선 변환을 수행하도록 그리고/또는 무선 또는 광 통신을 독자적으로 수행하도록 구성될 수 있고, 예를 들어 여기서 스마트폰 또는 태블릿 PC는 컨텐츠(예를 들어, 스트리밍 또는 다른 공지되어 있는 프로토콜들을 통해)를 디스플레이로 제공하고 또한 무선 통신 기능(예를 들어, WiFi, 블루투스 또는 유사한 널리-공지되어 있는 프로토콜들을 통해)을 제공하기 위해 PCB(1100)로의 광학 결합을 통해 디스플레이 디바이스에 광학적으로 결합될 수 있다.
상기 설명은 예시적인 것으로 의도되고 제한적인 것으로 의도되지 않음이 이해되어야 한다. 예를 들어, 도면들에서의 흐름도들은 본 발명의 특정한 실시예들에 의해 수행되는 특정한 동작 순서들을 도시하지만, 그와 같은 순서가 필수적이지 않음이(예를 들어, 대안의 실시예들은 상이한 순서로 동작들을 수행하고, 특정 동작들을 결합하고, 특정 동작들을 중첩하고, 기타 등등을 수행할 수 있다) 이해되어야만 한다. 더욱이, 상기 설명을 판독 및 이해할 때 당업자에게는 많은 다른 실시예들이 명확할 것이다. 본 발명이 특정한 예시적인 실시예들을 참조하여 기술되었을지라도, 본 발명이 상술한 실시예들로 제한되지 않고, 오히려 첨부된 청구항들의 정신 및 범위 내에서 수정 및 변형에 의해 실시될 수 있음이 인정될 것이다. 본 발명의 범위는 따라서 첨부된 청구항들과 관련하여, 그와 같은 청구항들의 권리가 부여된 등가물들의 전체 범위와 함께 결정되어야만 한다.

Claims (20)

  1. 포토닉 디바이스 어셈블리를 형성하는 방법으로서,
    모놀리식 통합 포토닉 디바이스(monolithically integrated photonic device)를 포함하는 칩 기판 내에 물리적 정렬 피처(feature)를 미세 제작하는 단계와,
    프레임 면을 상기 물리적 정렬 피처의 상보적 면에 인접시킴으로써 프레임을 상기 칩 기판에 접합시키는 단계 － 상기 프레임은 외부 광학 렌즈들 또는 광 상호 접속과도 결합됨 － 와,
    상기 프레임과 상기 칩 기판 사이에 접착제를 도포하는 단계를 포함하되,
    상기 물리적 정렬 피처를 미세 제작하는 단계는,
    상기 칩 기판의 대향하는 단부들에서 제 1 피처 및 제 2 피처를 에칭 또는 소잉(sawing)하는 단계와,
    인접 칩들로부터 상기 칩 기판을 개별화하기 위해 상기 제 1 피처 및 상기 제 2 피처들을 양분하는 단계를 더 포함하고,
    상기 개별화된 칩 기판은 대향하는 칩 에지들에 배치되는 제 1 에칭된 피처 및 제 2 에칭된 피처의 각각으로부터의 측벽 면을 가지는
    포토닉 디바이스 어셈블리 형성 방법.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 물리적 정렬 피처는 상기 칩 기판 내에 형성되는 v-그루브(groove)이고, 상기 v-그루브는 개별화 시에 상기 칩 기판의 각진(angled) 에지 면을 형성하는
    포토닉 디바이스 어셈블리 형성 방법.
  4. 제 1 항에 있어서,
    상기 프레임 면을 상기 물리적 정렬 피처의 상보적 면에 인접시킴으로써 프레임을 상기 칩 기판에 접합시키는 단계는,
    제 1 측 대향 프레임 면 및 제 2 측 대향 프레임 면을 상기 칩 기판의 에지들 상의 제 1 측벽 면 및 제 2 측벽 면에 인접시킴으로써 상기 프레임을 상기 칩 기판에 측 정렬(laterally aligning)시키는 단계를 더 포함하는
    포토닉 디바이스 어셈블리 형성 방법.
  5. 제 4 항에 있어서,
    상기 프레임 면을 상기 물리적 정렬 피처의 상보적 면에 인접시킴으로써 프레임을 상기 칩 기판에 접합시키는 단계는, 수평 프레임 면을 상기 칩 기판의 디바이스 표면에 대하여 인접시킴으로써 상기 프레임을 상기 칩 기판에 수직으로 정렬시키는 단계를 더 포함하는
    포토닉 디바이스 어셈블리 형성 방법.
  6. 제 5 항에 있어서,
    상기 칩 기판을 패키지 기판에 전기적으로 결합시키기 위해 상기 칩 기판을 상기 패키지 기판에 부착하는 단계를 더 포함하되,
    상기 부착하는 단계는 상기 제 1 측벽 면 및 상기 제 2 측벽 면을 상기 패키지 기판의 에지를 넘어 돌출시키는 단계를 더 포함하는
    포토닉 디바이스 어셈블리 형성 방법.
  7. 제 1 항에 있어서,
    상기 접착제는 접합된 면들에 의해 상기 칩 기판과 패키지 기판 사이에 언더필(underfill)로서 정의되는 간격들(clearances) 내에 도포되는
    포토닉 디바이스 어셈블리 형성 방법.
  8. 제 1 항에 있어서,
    상기 광학 렌즈 또는 광 상호 접속은 하나의 광학 렌즈를 더 포함하고,
    상기 방법은, 상기 프레임 상에서 상기 렌즈를 정렬 피처에 정렬시키는 단계를 더 포함하는
    포토닉 디바이스 어셈블리 형성 방법.
  9. 칩 기판 상에 제작되고, 내부에 물리적 정렬 피처가 제작되어 있는 포토닉 디바이스와,
    외부 광 상호 접속을 상기 포토닉 디바이스에 결합하는 프레임 － 상기 프레임은 상기 물리적 정렬 피처의 면에 인접하는 프레임 면을 가짐 － 과,
    인접하는 면들에 의해 정렬된 대로 상기 프레임을 상기 포토닉 디바이스에 영구적으로 부착하는 접착제를 포함하되,
    상기 물리적 정렬 피처는 상기 칩 기판의 대향하는 에지들 상에 제 1 측 대향 측벽 면 및 제 2 측 대향 측벽 면을 포함하고, 상기 프레임 면은 상기 제 1 측 대향 측벽 면 및 상기 제 2 측 대향 측벽 면과 메이팅(mating)하는 제 1 측 대향 프레임 면 및 제 2 측 대향 프레임 면을 포함하는
    포토닉 디바이스 어셈블리.
  10. 삭제
  11. 제 9 항에 있어서,
    상기 포토닉 디바이스 어셈블리는 상기 포토닉 디바이스에 전기적으로 결합되는 패키지 기판을 더 포함하되,
    상기 칩 기판은 상기 제 1 측 대향 측벽 면 및 상기 제 2 측 대향 측벽 면이 상기 패키지 기판의 에지를 넘어 돌출하면서 상기 패키지 기판 상에 배치되는
    포토닉 디바이스 어셈블리.
  12. 제 11 항에 있어서,
    접합된 면들에 의해 정의되는 간격들 내에 배치되고 상기 칩 기판 및 상기 패키지 기판 사이의 솔더링되지 않은(unsoldered) 인터페이스를 언더필(underfill)하는 접착제를 더 포함하는
    포토닉 디바이스 어셈블리.
  13. 제 9 항에 있어서,
    상기 제 1 측 대향 측벽 면 및 상기 제 2 측 대향 측벽 면은 30도와 60도 사이만큼 상기 칩 기판의 디바이스 계층으로부터 경사지는
    포토닉 디바이스 어셈블리.
  14. 제 9 항에 있어서,
    상기 프레임은 상기 칩 기판의 디바이스 표면과 인접하는 면을 더 포함하고,
    상기 포토닉 디바이스는 수직으로 결합된 포토닉 디바이스를 포함하고,
    상기 프레임은 상기 수직으로 결합된 포토닉 디바이스와 상기 디바이스 표면과 평행하지 않은 상기 프레임의 표면에 장착되는 외부 광 상호 접속 사이에 광 전송들을 라우팅(routing)하는 렌즈를 포함하는
    포토닉 디바이스 어셈블리.
  15. 제 9 항에 있어서,
    상기 프레임은 상기 외부 광 상호 접속이 상기 포토닉 디바이스 내에 제작된 도파관, 포토다이오드 또는 레이저 중 적어도 하나에 정렬되도록 하는 기계적 피처를 더 포함하는
    포토닉 디바이스 어셈블리.
  16. 제 9 항에 있어서,
    상기 칩 기판은 단결정 실리콘이고 상기 프레임은 플라스틱인
    포토닉 디바이스 어셈블리.
  17. 광학 프레임에 부착되는 집적 광 소자(integrated optical component; IOC) 칩을 이용하는 시스템으로서,
    칩 기판 상에 제작되는 집적 포토닉 디바이스와,
    상기 집적 포토닉 디바이스를 광 싱크(optical sink) 또는 시스템의 외부에 있는 소스에 광학적으로 결합시키는 광섬유와,
    상기 광섬유를 상기 집적 포토닉 디바이스에 기계적으로 결합시키는 프레임을 포함하되,
    상기 프레임은 상기 칩 기판 내에 제작된 상보적 물리 정렬 피처에 인접된 프레임 면을 가지되,
    상기 상보적 물리 정렬 피처는 상기 칩 기판의 대향하는 에지들 상에 제 1 측 대향 측벽 면 및 제 2 측 대향 측벽 면을 포함하고, 상기 프레임 면은 상기 제 1 측 대향 측벽 면 및 상기 제 2 측 대향 측벽 면과 메이팅(mating)하는 제 1 측 대향 프레임 면 및 제 2 측 대향 프레임 면을 포함하는
    시스템.
  18. 제 17 항에 있어서,
    상기 집적 포토닉 디바이스에 의해 수신되는 데이터를 무선으로 송신하거나 상기 집적 포토닉 디바이스에 의한 송신을 위해 데이터를 무선으로 수신하기 위해 상기 집적 포토닉 디바이스에 통신 가능하게 결합되는 무선 송수신기를 더 포함하는
    시스템.
  19. 제 17 항에 있어서,
    상기 칩 기판으로부터 분리된 기판 상에 제작된 광 멀티플렉서를 더 포함하되,
    상기 광섬유는 상기 집적 포토닉 디바이스를 상기 광 멀티플렉서에 결합하는 복수의 광섬유들 중 하나인
    시스템.
  20. 제 17 항에 있어서,
    상기 집적 포토닉 디바이스는 복수의 수직 방출 또는 에지 방출 레이저들을 포함하는
    시스템.
KR1020137034626A 2011-07-01 2012-07-02 다이 내에 미세 제작된 정렬 피처에 부착되는 광학 프레임 KR101644225B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/175,579 US8684612B2 (en) 2011-07-01 2011-07-01 Optical frame attached with alignment features microfabricated in die
US13/175,579 2011-07-01
PCT/US2012/045304 WO2013006577A2 (en) 2011-07-01 2012-07-02 Optical frame attached with alignment features microfabrictated in die

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020157014950A Division KR20150070426A (ko) 2011-07-01 2012-07-02 다이 내에 미세 제작된 정렬 피처에 부착되는 광학 프레임

Publications (2)

Publication Number Publication Date
KR20140016993A KR20140016993A (ko) 2014-02-10
KR101644225B1 true KR101644225B1 (ko) 2016-07-29

Family

ID=47390806

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020157014950A KR20150070426A (ko) 2011-07-01 2012-07-02 다이 내에 미세 제작된 정렬 피처에 부착되는 광학 프레임
KR1020137034626A KR101644225B1 (ko) 2011-07-01 2012-07-02 다이 내에 미세 제작된 정렬 피처에 부착되는 광학 프레임

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020157014950A KR20150070426A (ko) 2011-07-01 2012-07-02 다이 내에 미세 제작된 정렬 피처에 부착되는 광학 프레임

Country Status (5)

Country Link
US (1) US8684612B2 (ko)
JP (1) JP5914647B2 (ko)
KR (2) KR20150070426A (ko)
CN (1) CN103874944B (ko)
WO (1) WO2013006577A2 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011117808A1 (en) * 2010-03-22 2011-09-29 Colorchip (Israel) Ltd. Opto -electronic transceiver having housing with small form factor
US9229169B2 (en) * 2011-08-16 2016-01-05 International Business Machines Corporation Lens array optical coupling to photonic chip
JP6011958B2 (ja) * 2012-03-28 2016-10-25 株式会社エンプラス 光レセプタクルおよびこれを備えた光モジュール
CN103023568B (zh) * 2012-12-17 2017-09-19 华为技术有限公司 线卡、光模块及光网络设备
TWI572923B (zh) * 2013-05-15 2017-03-01 鴻海精密工業股份有限公司 光通訊模組
CN104155729B (zh) * 2013-05-15 2017-10-10 中山市云创知识产权服务有限公司 光通讯模组
US9417411B2 (en) 2014-02-21 2016-08-16 Aurrion, Inc. Optical and thermal interface for photonic integrated circuits
US9768901B2 (en) * 2014-11-20 2017-09-19 Kaiam Corp. Planar lightwave circuit active connector
US10241264B2 (en) * 2016-07-01 2019-03-26 Advanced Semiconductor Engineering, Inc. Semiconductor device packages
JP7077591B2 (ja) * 2017-11-27 2022-05-31 富士通オプティカルコンポーネンツ株式会社 光モジュール及び光変調器
EP3553577B1 (en) * 2018-04-10 2021-07-28 Nokia Solutions and Networks Oy Optical device assembly comprising a single-mode optical device secured on a holder and method of securing the same
US10756839B1 (en) * 2019-05-09 2020-08-25 Hewlett Packard Enterprise Development Lp Hybrid coarse wavelength division multiplexing (CWDM) transceiver
FR3102575B1 (fr) * 2019-10-25 2021-11-26 Commissariat Energie Atomique Procédé de fabrication d’une puce photonique par report d’une vignette sur un substrat de réception

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4670770A (en) 1984-02-21 1987-06-02 American Telephone And Telegraph Company Integrated circuit chip-and-substrate assembly
US20030133668A1 (en) 2001-02-14 2003-07-17 Wagner David K Packaging and alignment methods for optical components, and optical apparatus employing same
KR20090021279A (ko) 2006-06-30 2009-03-02 인텔 코오퍼레이션 집적된 변조기 어레이 및 하이브리드 결합된 다중 파장 레이저 어레이를 갖는 송신기-수신기
JP2009300842A (ja) 2008-06-16 2009-12-24 Fujitsu Component Ltd 光導波路保持部材の取付構造及び取付方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100248049B1 (ko) * 1997-07-31 2000-03-15 윤종용 정렬용 플랫폼을 이용한 광섬유의 수동정렬 장치
DE19819164C1 (de) * 1998-04-24 2000-02-17 Siemens Ag Baugruppe
JP2001324631A (ja) * 2000-05-12 2001-11-22 Nec Corp 基板、光ファイバ接続端部材、光素子ハウジング部材、光モジュール及び基板の製造方法
US7371014B2 (en) 2006-08-21 2008-05-13 Intel Corporation Monolithic active optical cable assembly for data device applications and various connector types
JP5137393B2 (ja) * 2006-12-19 2013-02-06 古河電気工業株式会社 光結合器
JP4983269B2 (ja) * 2007-01-18 2012-07-25 オムロン株式会社 光伝送モジュール、電子機器、及び光伝送モジュールの製造方法
US7952705B2 (en) * 2007-08-24 2011-05-31 Dynamic Throughput Inc. Integrated microfluidic optical device for sub-micro liter liquid sample microspectroscopy
JP2009071048A (ja) * 2007-09-13 2009-04-02 Fuji Xerox Co Ltd 光中継モジュール
US9134489B2 (en) 2009-11-11 2015-09-15 Samtec, Inc. Optical engine for active optical cable

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4670770A (en) 1984-02-21 1987-06-02 American Telephone And Telegraph Company Integrated circuit chip-and-substrate assembly
US20030133668A1 (en) 2001-02-14 2003-07-17 Wagner David K Packaging and alignment methods for optical components, and optical apparatus employing same
KR20090021279A (ko) 2006-06-30 2009-03-02 인텔 코오퍼레이션 집적된 변조기 어레이 및 하이브리드 결합된 다중 파장 레이저 어레이를 갖는 송신기-수신기
JP2009300842A (ja) 2008-06-16 2009-12-24 Fujitsu Component Ltd 光導波路保持部材の取付構造及び取付方法

Also Published As

Publication number Publication date
CN103874944A (zh) 2014-06-18
CN103874944B (zh) 2017-07-18
JP2014527639A (ja) 2014-10-16
US20130004167A1 (en) 2013-01-03
US8684612B2 (en) 2014-04-01
JP5914647B2 (ja) 2016-05-11
KR20140016993A (ko) 2014-02-10
WO2013006577A3 (en) 2013-04-04
WO2013006577A2 (en) 2013-01-10
KR20150070426A (ko) 2015-06-24

Similar Documents

Publication Publication Date Title
KR101644225B1 (ko) 다이 내에 미세 제작된 정렬 피처에 부착되는 광학 프레임
US10466433B2 (en) Optical module including silicon photonics chip and coupler chip
US11256046B2 (en) Photonic interface for electronic circuit
TWI675229B (zh) 包含矽光晶片和耦合器晶片的光學模組
US9798087B1 (en) Optoelectronic devices and wavelength-division multiplexing optical connectors
US6238100B1 (en) Optical module and a method for fabricating a same
US10018788B2 (en) Photonic interposer with wafer bonded microlenses
CN111492281B (zh) 带uv窗口的无源光纤耦合器
US11378751B2 (en) Laser patterned adapters with waveguides and etched connectors for low cost alignment of optics to chips
US9575267B1 (en) Passive alignment of optical components using optical fiber stubs
JP2014522999A (ja) 共通傾斜面を有する光インタポーザ
JP2005532592A (ja) 真位置ベンチ
US9651749B1 (en) Interposer with opaque substrate
US7177506B2 (en) Method for forming an aligned optical sub-assembly
WO2023184014A1 (en) Wavelength locker integration methods and processes exploiting printed photonic structures
JP2007134446A (ja) 光素子モジュール、光電気配線基板、および光電子複合組立体

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant