KR101642368B1 - Light emitting diode package and method for manufacturing the same - Google Patents
Light emitting diode package and method for manufacturing the same Download PDFInfo
- Publication number
- KR101642368B1 KR101642368B1 KR1020100041396A KR20100041396A KR101642368B1 KR 101642368 B1 KR101642368 B1 KR 101642368B1 KR 1020100041396 A KR1020100041396 A KR 1020100041396A KR 20100041396 A KR20100041396 A KR 20100041396A KR 101642368 B1 KR101642368 B1 KR 101642368B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor layer
- light emitting
- layer
- emitting diode
- electrode
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 36
- 238000004519 manufacturing process Methods 0.000 title description 9
- 239000004065 semiconductor Substances 0.000 claims abstract description 61
- 239000000758 substrate Substances 0.000 claims abstract description 58
- 150000004767 nitrides Chemical class 0.000 claims abstract description 26
- 229910052751 metal Inorganic materials 0.000 claims description 37
- 239000002184 metal Substances 0.000 claims description 37
- 239000010931 gold Substances 0.000 claims description 23
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 17
- 229910052737 gold Inorganic materials 0.000 claims description 8
- 239000010936 titanium Substances 0.000 claims description 8
- 229910052759 nickel Inorganic materials 0.000 claims description 7
- 239000011651 chromium Substances 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- 229910052804 chromium Inorganic materials 0.000 claims description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 19
- 229910052594 sapphire Inorganic materials 0.000 description 17
- 239000010980 sapphire Substances 0.000 description 17
- 239000010409 thin film Substances 0.000 description 13
- 238000005530 etching Methods 0.000 description 9
- 239000000463 material Substances 0.000 description 7
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 4
- 238000011161 development Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007733 ion plating Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
- Led Device Packages (AREA)
Abstract
실시예는 기판 상에, 제2 도전형 반도체층과 활성층 및 제1 도전형 반도체층을 포함하는 질화물 반도체층을 형성하는 단계; 상기 질화물 반도체층을 각각의 소자로 분리하는 단계; 및 상기 각각의 질화물 반도체층 소자 상에, 제 1 전극 배선이 형성된 지지 기판을 접합하는 단계를 포함하여 이루어지는 것을 특징으로 하는 발광 다이오드 패키지의 제조방법을 제공한다. The method includes forming a nitride semiconductor layer including a second conductive semiconductor layer, an active layer, and a first conductive semiconductor layer on a substrate; Separating the nitride semiconductor layer into individual devices; And bonding the support substrate on which the first electrode wiring is formed to the respective nitride semiconductor layer elements.
Description
실시예는 발광 다이오드 패키지 및 그 제조방법에 관한 것이다.Embodiments relate to a light emitting diode package and a manufacturing method thereof.
반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드나 레이저 다이오드와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하다.Light emitting devices such as light emitting diodes and laser diodes using semiconductor materials of Group 3-5 or Group 2-6 compound semiconductors can realize various colors such as red, green, blue and ultraviolet rays through the development of thin film growth techniques and device materials, By using fluorescent materials or by combining colors, it is possible to realize a white light beam having high efficiency.
이러한 기술의 발달로 디스플레이 소자뿐만 아니라 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL : Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등에까지 응용이 확대되고 있다.With the development of such technology, not only display devices but also transmission modules of optical communication means, light-emitting diode backlights replacing CCFL (Cold Cathode Fluorescence Lamp) constituting the backlight of LCD (Liquid Crystal Display) White light emitting diodes (LED) lighting devices, automotive headlights, and traffic lights.
여기서, LED의 구조는 기판 상에 P 전극, 활성층, N 전극이 순차적으로 적층되고, 기판과 N 전극이 와이어 본딩되어 있으므로 전류가 상호 통전될 수 있다.Here, the structure of the LED is such that the P electrode, the active layer, and the N electrode are sequentially laminated on the substrate, and the substrate and the N electrode are wire-bonded, so that currents can be mutually energized.
이때, 기판에 전류를 인가하면, 전류가 P전극과 N전극에 공급되기 때문에, P전극으로부터 활성층으로 정공(+)이 방출되고, N 전극으로부터 활성층으로 전자(-)가 방출된다. 따라서, 활성층에서 정공과 전자가 결합하면서 에너지 준위가 낮아지게 되고, 에너지 준위가 낮아짐과 동시에 방출되는 에너지가 빛의 형태로 발산된다.At this time, when current is applied to the substrate, a current is supplied to the P electrode and the N electrode, so that positive (+) is emitted from the P electrode to the active layer, and electrons (-) are emitted from the N electrode to the active layer. Therefore, the energy level is lowered as the holes and electrons are combined in the active layer, and the energy level is lowered, and the emitted energy is emitted in the form of light.
여기서, 종래의 발광 다이오드의 제조방법을 간략히 설명하면 다음과 같다.Hereinafter, a conventional method of manufacturing a light emitting diode will be briefly described.
종래의 발광 다이오드는 사파이어 기판 상에 버퍼층과 제2 도전형 반도체층과 활성층과 제1 도전형 반도체층을 차례로 적층한다.In a conventional light emitting diode, a buffer layer, a second conductivity type semiconductor layer, an active layer, and a first conductivity type semiconductor layer are sequentially stacked on a sapphire substrate.
그리고, 제2 도전형 반도체층 상에 원하는 크기의 단위 발광 다이오드 소자를 정의하는 감광막 패턴을 형성하고, 상기 감광막 패턴을 식각 마스크로 하여 건식 식각 등의 공정을 통하여 단위 발광 다이오드 소자로 분리한다.Then, a photoresist pattern defining a unit light emitting diode device of a desired size is formed on the second conductivity type semiconductor layer, and the photoresist pattern is separated into unit light emitting diode devices through a process such as dry etching using the photoresist pattern as an etching mask.
이어서, 분리된 각각의 발광 다이오드 소자 상에 p형 전극을 형성한 후, 상기 p형 전극 상에 구조 지지층을 형성한다.Then, a p-type electrode is formed on each of the separated light emitting diode elements, and then a structural supporting layer is formed on the p-type electrode.
그리고, 상기 사파이어 기판을 제거한 후, 상기 사파이어 기판이 제거되어 노출된 상기 제1 도전형 반도체층 상에 n형 전극을 각각 형성한다.After the sapphire substrate is removed, the sapphire substrate is removed and an n-type electrode is formed on the exposed first conductivity type semiconductor layer.
그러나, 상술한 종래의 발광 다이오드의 제조방법은 다음과 같은 문제점이 있다.However, the conventional method of manufacturing a light emitting diode has the following problems.
각각의 소자별로 분리된 발광 다이오드 상에 n형 전극을 개별적으로 형성하면 공정이 복잡해지는 문제점이 있다.If the n-type electrodes are individually formed on the light emitting diodes separated for each device, the process becomes complicated.
또한, p형 전극과 패키지를 연결하는 와이어 본딩 공정은, 패키지 내에 존재하는 열 전달의 역류(Backlash)에 의하여 와이어가 끊어지거나 접합부분으로부터 이탈하여 신호의 단선 현상이 발생할 수 있다.Further, in the wire bonding process for connecting the p-type electrode and the package, the wire may be cut off due to backlash of heat transfer present in the package, or the signal may be cut off due to separation from the bonding portion.
그리고, 와이어 본딩 공정 대신 이온 도금법(plating)을 사용하여 두꺼운 금속 전극을 비교적 용이하게 적층할 수 있는데, 전극으로 사용하기 위하여 증착된 금속 박막이 도금된 Au 등의 금속과 직접 연결되어 있으므로, 아세톤 건(Acetone gun) 또는 초음파(ultra-sonic)을 이용하거나 웨이퍼 표면을 에칭시키는 등의 방법으로 리프트 오프(lift-off)해야 하는 단점이 있다.In place of the wire bonding process, a thick metal electrode can be relatively easily stacked using an ion plating method. Since the metal thin film deposited for use as an electrode is directly connected to a metal such as plated Au, There is a disadvantage that the wafer must be lift-off by using an acetone gun or ultra-sonic or by etching the wafer surface.
실시예는 각각의 발광 다이오드 상에 n형 전극을 개별적으로 형성하는 문제점을 해결하여 공정을 간략히 하기 위함이다.The embodiment solves the problem of forming n-type electrodes individually on each light emitting diode so as to simplify the process.
실시예는 발광 다이오드 패키지 내의 전극의 안정적인 배선을 확보하고자 하는 것이다.The embodiment is intended to secure a stable wiring of the electrode in the light emitting diode package.
실시예는 기판 상에, 제2 도전형 반도체층과 활성층 및 제1 도전형 반도체층을 포함하는 질화물 반도체층을 형성하는 단계; 상기 질화물 반도체층을 각각의 소자로 분리하는 단계; 및 상기 각각의 질화물 반도체층 소자 상에, 제 1 전극 배선이 형성된 지지 기판을 접합하는 단계를 포함하여 이루어지는 것을 특징으로 하는 발광 다이오드 패키지의 제조방법을 제공한다.The method includes forming a nitride semiconductor layer including a second conductive semiconductor layer, an active layer, and a first conductive semiconductor layer on a substrate; Separating the nitride semiconductor layer into individual devices; And bonding the support substrate on which the first electrode wiring is formed to the respective nitride semiconductor layer elements.
본 발명의 다른 실시 형태에 따르면, 복수 개의 캐비티가 형성되고, 상기 각각의 캐비티 내에는 서로 독립되어 제 1 전극 배선이 형성된 지지 기판; 및 상기 각각의 제 1 전극배선에 각각 접합된 복수 개의 질화물 반도체층을 포함하여 이루어지고, 여기서, 상기 질화물 반도체층은 제2 도전형 반도체층과 활성층 및 제1 도전형 반도체층을 포함하는 것을 특징으로 하는 발광 다이오드 패키지를 제공한다.According to another embodiment of the present invention, there is provided a plasma display panel comprising: a support substrate on which a plurality of cavities are formed, in each of which cavities are formed, And a plurality of nitride semiconductor layers respectively bonded to the respective first electrode wirings, wherein the nitride semiconductor layer includes a second conductivity type semiconductor layer, an active layer, and a first conductivity type semiconductor layer Emitting diode package.
본 발명의 또 다른 실시 형태에 따르면, 복수 개의 캐비티가 형성되고, 여기서 각각의 캐비티의 크기는 하나의 발광 다이오드의 크기의 1.2~1/5배인 바디; 및 상기 각각의 캐비티 내에 형성되고, 크기가 상기 발광 다이오드의 크기의 0.9~1.1배인 금속 접합층을 포함하여 이루어지고, 여기서, 상기 바디는 전기 전도성을 가진 것을 특징으로 하는 발광 다이오드 패키지용 바디를 제공한다.According to another embodiment of the present invention, a plurality of cavities are formed, wherein the size of each cavity is 1.2 to 1/5 times the size of one light emitting diode; And a metal bonding layer formed in each of the cavities and having a size of 0.9 to 1.1 times the size of the light emitting diode, wherein the body has electrical conductivity. do.
여기서, 상기 지지 기판은 복수 개의 캐비티(cavity)가 형성되고, 상기 각각의 캐비티에 상기 각각의 질화물 반도체층 소자가 접합될 수 있다.Here, the support substrate may have a plurality of cavities, and each of the nitride semiconductor layer devices may be bonded to each of the cavities.
그리고, 상기 지지 기판 상에는 금속 접합층이 형성되고, 상기 금속 접합층 상에 상기 질화물 반도체층 소자가 접합될 수 있다.A metal bonding layer may be formed on the supporting substrate, and the nitride semiconductor layer device may be bonded onto the metal bonding layer.
여기서, 상기 금속 접합층은 크롬(Cr), 니켈(Ni), 금(Au), 알루미늄(Al), 타이타늄(Ti), 백금(Pt) 중에서 선택된 어느 하나의 금속 또는 상기 금속들의 합금일 수 있다.The metal bonding layer may be any one selected from the group consisting of chromium (Cr), nickel (Ni), gold (Au), aluminum (Al), titanium (Ti), and platinum .
그리고, 상기 기판을 레이저 리프트 오프법으로 상기 질화물 반도체 소자로부터 분리할 수 있다.Then, the substrate can be separated from the nitride semiconductor device by a laser lift-off method.
그리고, 상기 지지 기판 상의 제 1 전극 패턴은, 상기 기판 상의 질화물 반도체층 소자와 동일한 패턴으로 형성될 수 있다.The first electrode pattern on the support substrate may be formed in the same pattern as the nitride semiconductor layer element on the substrate.
그리고, 상기 지지 기판과 접합된 상기 질화물 반도체층 상에 제 2 전극을 형성할 수 있다.The second electrode may be formed on the nitride semiconductor layer joined to the support substrate.
또한, 상기 제 2 전극을 에어 브릿지 방식으로 상기 패키지 바디와 연결할 수 있다.Also, the second electrode may be connected to the package body by an air bridge method.
상술한 발광 다이오드 패키지 및 그 제조방법의 효과를 설명하면 다음과 같다.Effects of the light emitting diode package and the manufacturing method thereof will be described as follows.
첫째, 복수 개의 발광 다이오드 소자 상에 n형 전극을 개별적으로 형성하여, 공정을 간략히 할 수 있다.First, an n-type electrode is formed individually on a plurality of light emitting diode elements, thereby simplifying the process.
둘째, 복수 개의 발광 다이오드 소자 상에 동일한 형상의 n형 전극을 1회의 공정으로 형성하여, 안정적으로 전극을 형성할 수 있다.Secondly, an n-type electrode having the same shape on a plurality of light-emitting diode elements is formed in a single step, so that electrodes can be stably formed.
셋째, 발광 다이오드 소자의 p형 전극과 패키지 바디의 연결을 에어 브릿지법으로 수행하여, 패키지와 전극을 안정적으로 연결할 수 있다.Third, the connection between the p-type electrode of the light emitting diode device and the package body is performed by the air bridge method, so that the package and the electrode can be stably connected.
도 1a 내지 도 1h는 따른 발광 다이오드 패키지의 제조방법의 일실시예를 나타낸 도면이고,
도 2는 따른 발광 다이오드 패키지의 일실시예의 측면도이다.1A to 1H are views illustrating an embodiment of a method of manufacturing a light emitting diode package according to an embodiment of the present invention,
2 is a side view of an embodiment of a light emitting diode package according to the present invention.
이하, 첨부된 도면을 참조하여 실시예에 따른 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지에 대해 설명한다.Hereinafter, a light emitting device, a light emitting device manufacturing method, and a light emitting device package according to embodiments will be described with reference to the accompanying drawings.
실시예들의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.In the description of the embodiments, it is to be understood that each layer (film), region, pattern or structure is formed "on" or "under" a substrate, each layer The terms " on "and " under " encompass both being formed" directly "or" indirectly " In addition, the criteria for above or below each layer will be described with reference to the drawings.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.The thickness and size of each layer in the drawings are exaggerated, omitted, or schematically shown for convenience and clarity of explanation. Also, the size of each component does not entirely reflect the actual size.
도 1a 내지 도 1h는 따른 발광 다이오드 패키지의 제조방법의 일실시예를 나타낸 도면이다. 이하에서, 도 1a 내지 도 1h를 참조하여 따른 발광 다이오드 패키지의 제조방법의 일실시예를 설명하면 다음과 같다.1A to 1H are views showing an embodiment of a method of manufacturing a light emitting diode package. Hereinafter, a method of fabricating a light emitting diode package according to embodiments of the present invention will be described with reference to FIGS. 1A to 1H.
먼저 도 1a에 도시된 바와 같이 사파이어 기판(100) 상에 제2 도전형 반도체층(110), 활성층(120) 및 제1 도전형 반도체층(130)을 차례로 형성한다.First, a second
상기 사파이어(Al2O3) 기판(100)은 사파이어 외에, 실리콘 카바이드(SiC) 기판, 실리콘(Si) 기판, 갈륨 아세나이드(GaAs) 기판, 쿼츠(Quartz) 기판 등을 사용할 수 있다.The sapphire (Al 2 O 3 )
그리고, 도시되지는 않았으나 버퍼층을 형성하여, 상기 사파이어 기판(100)과 질화물 반도체 물질의 격자 부정합 및 열 팽창 계수의 차이를 완화할 수 있다.Although not shown, a buffer layer may be formed to reduce the difference in lattice mismatch and thermal expansion coefficient between the
이때, 버퍼층은 GaN층 또는 AlN층이 사용될 수있다.At this time, the buffer layer may be a GaN layer or an AlN layer.
그리고, 상기 제1 도전형 반도체층(110)은 AlxInyGa(1-x-y)N 조성식(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1 임)을 갖는 n-도핑된 반도체 물질로 이루어지며, 특히 n-GaN이 널리 사용된다.The first
그리고, 상기 활성층(120)은 다중 양자 우물(Multi-Quantum Well : MQW) 구조를 가지며, GaN 또는 InGaN으로 이루어질 수 있다.The
또한, 상기 제2 도전형 반도체층(130)은 상기 제1 도전형 반도체층(120)과 마찬가지로, AlxInyGa(1-x-y)N 조성식(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1 임)을 갖는 질화물 반도체 물질로 이루어지며, p-도핑된다.The second conductivity
여기서, 상기 사파이어 기판(100) 상에 형성되는 버퍼층, 제1 도전형 반도체층(110), 활성층(120), 제2 도전형 반도체층(130)은 MOCVD(Metal Organic Chemical Vapor Deposition), MBE(Molecular Beam Epitaxy), HVPE(Hydride Vapor Phase Epitaxy)법과 같은 기상 증착법에 의해 성장시킬 수 있다.The buffer layer, the first conductivity
이때, 상기 제1 도전형 반도체층(110), 활성층(120), 제2 도전형 반도체층(130)은 700 ~ 1100 ℃의 온도에서 성장시킬 수 있다.The first conductivity
그리고, 도 1b에 도시된 바와 같이, 사파이어 기판(100) 상에서 성장된 제1 도전형 반도체층(110), 활성층(120) 및 제2 도전형 반도체층(130)을 각각의 소자로 분리한다.1B, the first conductivity
이때, 제2 도전형 반도체층(130) 상에 원하는 크기의 단위 발광 다이오드 소자를 정의하는 감광막 패턴을 형성하고, 상기 감광막 패턴을 식각 마스크로 하여 건식 식각 등의 공정을 통하여 단위 발광 다이오드 소자로 분리할 수 있다.At this time, a photoresist pattern defining unit light emitting diode elements of a desired size is formed on the second conductivity
그리고, 도 1c에 도시된 바와 같이, 지지 기판(200)을 준비한다.Then, as shown in Fig. 1C, the
여기서, 지지 기판(200)은 바디(body)에 복수 개의 캐비티(cavity, a)가 형성되고, 각각의 캐비티(a)의 크기는 하나의 발광 다이오드의 크기의 1.2~1.5배인 것을 특징으로 한다. 그리고, 상기 지지 기판(200)은 실리콘 기판을 사용할 수 있다.Here, the
즉, 캐비티(a)의 크기는 하나의 질화물 반도체층이 안착될 수 있어야 하며, 마진 및 공차를 감안하여 발광 다이오드 크기의 1.2~1.5배로 캐비티(a)를 형성한다. 그리고, 상기 금속 접합층의 크기는 질화물 반도체층의 크기(폭)의 0.1~0.5배로 형성할 수 있다.That is, the size of the cavity (a) should be such that one nitride semiconductor layer can be deposited, and the cavity (a) is formed at 1.2 to 1.5 times the size of the light emitting diode in consideration of margin and tolerance. The size of the metal bonding layer may be 0.1 to 0.5 times the size (width) of the nitride semiconductor layer.
여기서, 지지 기판(200) 내의 각각의 캐비티(a)는 도 1d에 도시된 바와 같이, 지지 기판(200) 상에 금속 접합층으로 제 1 전극 패턴(210)이 형성되어 있다. 즉, 종래에는 제1 도전형 반도체층(130) 상에 각각 별개로 p형 전극을 형성하였으나, 본 실시예에서는 제 1 전극 패턴 즉 p형 전극이 형성된 지지 기판(200)을 준비한 후, 상기 지지 기판(200) 상에 복수 개의 발광 다이오드 소자를 동시에 접합할 수 있다.1D, each of the cavities a in the
이때, 상기 제 1 전극 패턴(200)은 p-전극의 역할을 하게 되므로, 전기 전도도가 우수하고, 소자 작동시 발생하는 열을 충분히 발산시킬 수 있어야 하므로 열전도도가 높은 금속을 사용하는 것이 바람직하다.At this time, since the
또한, 상기 제 1 전극 패턴(210)의 형성시에 전체 웨이퍼에 휨을 가져오지 않으면서, 스크라이빙(scribing) 공정 및 브레이킹(breaking) 공정을 통하여 별개의 칩으로 잘 분리시키기 위해서는 어느 정도의 기계적 강도를 갖추어야 한다.In order to separate the
따라서, 상기 제 1 전극 패턴(210)은 크롬(Cr), 니켈(Ni), 금(Au), 알루미늄(Al), 타이타늄(Ti), 백금(Pt) 중에서 선택된 어느 하나의 금속 또는 상기 금속들의 합금으로 이루어질 수 있다. Therefore, the
그리고, 상기 제 1 전극 패턴(200) 상에는 오믹층(도시되지 않음)을 형성할 수도 있다.An ohmic layer (not shown) may be formed on the
여기서, 상기 오믹층은 니켈(Ni)/금(Au)의 금속 박막으로 이루어지며, 이러한 니켈을 기본으로 하는 금속 박막은 산소 분위기에서 열처리 됨으로써 10-3~10-4Ωcm2 정도의 비접촉 저항을 갖는 오믹 접촉(Ohmic Contact)을 형성한다.Here, the ohmic layer may include nickel (Ni) / gold (Au) made of a metal thin film becomes, the non-contact resistance of 10 -3 ~ 10 -4 Ωcm 2 degree by being heat-treated in these nickel metal thin film, which is the default in an oxygen atmosphere of (Ohmic contact).
이때, 상기 오믹층으로서 니켈(Ni)/금(Au)의 금속 박막을 사용하는 경우, 반사율이 높아 활성층(120)으로부터 방출되는 빛을 효과적으로 반사시킬 수 있으므로, 별도의 반사막(Reflector)을 형성하지 않아도 반사 효과를 얻을 수 있다는 장점이 있다.At this time, when a metal thin film of nickel (Ni) / gold (Au) is used as the ohmic layer, since the reflectance is high and the light emitted from the
도 1e에는 상술한 제2 도전형 반도체층(110), 활성층(120) 및 제1 도전형 반도체층(130)이 형성된 사파이어 기판(100)과 복수 개의 제 1 전극 패턴(210)이 형성된 지지 기판(200)을 접합하는 과정이 도시되어 있다.1E illustrates a
이때, 도 1c에 도시된 바와 같이 지지 기판(200) 상에 복수 개의 캐비티(a)가 원형으로 형성되어 있으며, 사파이어 기판(100) 상에 원형으로 배열된 복수 개의 발광 소자를 접합하는 것도 가능하다.At this time, as shown in FIG. 1C, a plurality of cavities (a) are formed in a circular shape on the
즉, 접합하고자 하는 지지 기판(200) 상의 캐비티(a)의 배열과, 상기 사파이어 기판(100) 상의 질화물 반도체층 소자는 동일한 패턴으로 배열되는 것이 공정의 효율을 위하여 바람직하다.That is, the arrangement of the cavities a on the
그리고, 제2 도전형 반도체층(110)으로부터 사파이어 기판(100)을 분리한다. 사파이어 기판(100)의 분리가 진행되면, 각각의 질화물 반도체층 소자는 서로 분리된다.Then, the
이때, 발광 다이오드 패키지는 지지 기판 상의 복수 개의 내에 서로 독립되어 제 1 전극 배선이 형성되고, 상기 각각의 제 1 전극배선에는 복수 개의 질화물 반도체층이 접합된 상태이다. 이후에, 지지 기판(200)의 분리까지 종료되면 완전히 분리된 각각의 발광 다이오드 소자가 된다.At this time, the light emitting diode package has a plurality of first electrode wirings formed in a plurality of on the support substrate, and a plurality of nitride semiconductor layers are bonded to each of the first electrode wirings. Thereafter, when the separation of the supporting
이때, 상기 사파이어 기판(100)의 제거는 엑시머 레이저 등을 이용한 레이저 리프트 오프(Laser Lift Off : LLO)의 방법으로 할 수도 있으며, 건식 및 습식 식각의 방법으로 할 수도 있다.At this time, the removal of the
특히, 상기 사파이어 기판(100)의 제거는 레이저 리프트 오프 방법으로 수행하는 것이 바람직하다.In particular, the removal of the
즉, 상기 사파이어 기판(100)의 에너지 밴드 갭보다는 작고, 제1 도전형 반도체층(110)의 에너지 밴드 갭보다는 큰 에너지를 갖는 레이저를 조사하면, 버퍼층에서 상기 레이저광을 흡수하여 사파이어 기판(100)의 분리가 일어난다.That is, when a laser having energy smaller than the energy band gap of the
그리고, 도 1g에 도시된 바와 같이 상기 지지 기판(200)과 접합된 상기 질화물 반도체층 상에 제 2 전극(105)을 형성한다. 도 1h에는 제 2 전극(105)이 형성된 상태에서의 평면도가 도시되어 있다.Then, as shown in FIG. 1G, the
이때, n형 전극으로서 작용하는 제 2 전극(105)는 크롬(Cr), 니켈(Ni), 금(Au), 알루미늄(Al), 타이타늄(Ti), 백금(Pt) 중에서 선택된 어느 하나의 금속 또는 상기 금속들의 합금으로 이루어질 수 있다.At this time, the
그리고, n형 전극을 기판과 와이어 본딩하면 도 2에 도시된 바와 같이 하나의 발광 다이오드 패키지가 완성된다.When the n-type electrode is wire-bonded to the substrate, one light emitting diode package is completed as shown in Fig.
여기서, 제 2 전극(n형 전극, 105)의 와이어 본딩은 에어 브릿지 방식으로 진행될 수 있다.Here, wire bonding of the second electrode (n-type electrode) 105 can be performed by an air bridge method.
에어 브릿지 공정으로 제 2 전극을 연결하는 공정을 설명하면 다음과 같다.A process of connecting the second electrode to the air bridge process will now be described.
먼저, 제2 도전형 반도체층 상에 제 1 포토 레지스트층을 적층한다.First, a first photoresist layer is laminated on the second conductivity type semiconductor layer.
그리고, 제 1 포토 레지스트층을 패터닝하여, 패키지 바디와 n형 전극이 일부 노출되게 한다.Then, the first photoresist layer is patterned to partially expose the package body and the n-type electrode.
이때, 상기 제 1 포토 레지스트층의 리소그래피(photography, 사진 식각법) 공법으로 패터닝하는데, 현상 후 약 100~130℃의 온도에서 약 3분 내지 4분간 hard baking을 실시할 수 있다.At this time, the first photoresist layer is patterned by a lithography (photo and photolithography) method. After development, hard baking can be performed at a temperature of about 100 to 130 ° C for about 3 minutes to 4 minutes.
그리고, 이때, hard baking은 현상된 제 1 포토 레지스트층의 가장자리가 낮아지도록 하는 것이 바람직한데, 후술할 Au금속의 끊어짐을 방지할 수 있고 Au 금속 패턴의 사진 식각법 공정을 용이하게 해 줄 수 있다.At this time, hard baking is preferably performed so that the edge of the developed first photoresist layer is lowered, and it is possible to prevent breakage of Au metal to be described later and facilitate the process of photoetching Au metal pattern .
여기서, 이때의 제 1 포토 레지스트층의 두께가 후술할 에어층의 두께를 결정하게 된다.Here, the thickness of the first photoresist layer at this time determines the thickness of the air layer to be described later.
이어서, 패터닝된 제 1 포토 레지스트층 상에 금속 박막을 코팅한다. 여기서, 금속 박막은 Au를 얇게 코팅하여 형성될 수 있다. 이때, Au 금속 박막은 250~300 Å(옹스트롱)의 두께로 형성되는 것이 바람직하다.Next, the metal thin film is coated on the patterned first photoresist layer. Here, the metal thin film may be formed by thinly coating Au. At this time, it is preferable that the Au metal thin film is formed to a thickness of 250 to 300 ANGSTROM.
그리고, 상기 Au 금속 박막은 후술할 에어 브릿지를 이루는 금속 패턴의 사진 식각 공정에서 제 1 포토 레지스트층의 현상을 방지하는 역할을 한다.The Au metal thin film serves to prevent the first photoresist layer from developing in a photoetching process of a metal pattern forming an air bridge, which will be described later.
이어서, 금속 박막이 코팅된 패터닝된 제 1 포토 레지스트층과 노출된 패키지 바디와 n형 전극 상에, 제 2 포토 레지스트층을 적층한 후에 패터닝하다.Then, a second photoresist layer is deposited on the patterned first photoresist layer coated with the metal thin film, the exposed package body and the n-type electrode, and then patterned.
이때, 오버-행 구조의 리소그라피 단면을 형성할 수 있는 영상 반전(Image Reversal)을 이용하여, 제 2 포토 레지스트층을 사진 식각법으로 패터닝한 후 Au 금속 박막의 일부를 에칭한다.At this time, the second photoresist layer is patterned by photolithography using an image reversal method capable of forming a lithography section of an over-row structure, and then a part of the Au metal thin film is etched.
여기서, 제 2 포토 레지스트층의 재료로 AZ5214E negative PR을 코팅하였고, 프리 베이킹(pre-baking) 후에, 패턴을 정렬하고 UV(ultraviolet) 노광할 수 있다.Here, the AZ5214E negative PR was coated as the material of the second photoresist layer, and after pre-baking, the patterns could be aligned and UV (ultraviolet) exposed.
그리고, 도시된 바와 같이 현상한 후에 Au 금속 박막을 에칭하였다. 이때, 현상된 제 2 포토 레지스트층의 두께는 약 2.5 마이크로 미터 이상인 것이 바람직한데, 후술할 공정에서 두꺼운 금속 전극층 일부를 쉽게 제거할 수 있기 때문이다.Then, after the development as shown, the Au metal thin film was etched. At this time, the thickness of the developed second photoresist layer is preferably about 2.5 micrometers or more, because a part of the thick metal electrode layer can be easily removed in a process to be described later.
그리고, 상술한 에칭 공정은 에칭율이 10 옹스트롱/분(minute)인 Au 에칭용액(Concentration N : KCN : H2O = 2ml : 1mg : 20ml)으로 에칭할 수 있다.The etching process described above can be etched with an Au etching solution (Concentration N: KCN: H 2 O = 2 ml: 1 mg: 20 ml) having an etching rate of 10 angstroms / minute.
이때, 에칭 공정 후에는 표면에 남아 있을 산화물을 제거하기 위하여, NH4OH : H2O2 : H2O (3 : 1 : 3,000)의 암모니아계 에칭 용액으로 1분간 추가 에칭한 후, D.I. Water로 세척할 수 있다. 여기서, 에칭 공정이 완전히 종료되면 Au 박막이 완전히 제거된다.At this time, after the etching process, the oxide remaining on the surface was further etched with an ammonia-based etching solution of NH 4 OH: H 2 O 2 : H 2 O (3: 1: 3,000) for 1 minute, ≪ / RTI > Here, when the etching process is completely completed, the Au thin film is completely removed.
이어서, 패키지 바디와 p형 전극 상의 제 1 포토 레지스트층 상에, 금속을 증착한다.Subsequently, a metal is deposited on the first photoresist layer on the package body and the p-type electrode.
여기서, 금속은 50~150 옹스트롱의 Ti(티타늄)와 1~2 마이크로 미터의 Au를 증착하는데, 전기 전도성이 우수한 Au와 접착력(adhesion force)가 우수한 Ni을 함께 사용하는데, 전기 전도성 및 전극에의 접착력이 우수한 다른 물질로 대체할 수 있음은 당연하다.Here, the metal is deposited with 50 to 150 Angstroms of Ti (Titanium) and 1 to 2 micrometers of Au, and Au, which has excellent electrical conductivity and Ni having excellent adhesion force, are used together. It can be replaced with another material having excellent adhesive strength.
이때, 각각의 금속의 두께가 너무 얇으면 전기전도성 및 배선의 안정성이 문제될 수 있다. 그리고, 금속의 폭이 너무 두꺼우면 안정성은 확보할 수 있으나 광투과율이 문제될 수 있으므로, 종래의 와이어 타입의 배선보다 2배 이상 증가하지 않도록 할 수 있다.At this time, if the thickness of each metal is too thin, the electrical conductivity and the stability of the wiring may be a problem. If the width of the metal is too large, the stability can be ensured, but the light transmittance may be a problem, so that it can be prevented from increasing more than twice as compared with the conventional wire type wiring.
이어서, 아세톤(Acetone)으로 가볍게 리프트-오프하여 에어 브릿지를 이루는 구조물 이외의 잔존물을 제거하면, n형 전극과 패키지 바디와의 사이에 에어층 및 Au 배선구조가 차례로 형성된다.Subsequently, lightly lift-off with acetone to remove residues other than the structure constituting the air bridge, an air layer and an Au wiring structure are sequentially formed between the n-type electrode and the package body.
완성된 발광 다이오드 패키지는, 도 2에 도시된 바와 같은 구조이다.The completed light emitting diode package has the structure as shown in Fig.
도시된 발광 소자 패키지는, 상기에 개시된 실시 예들의 발광 소자 중 적어도 하나를 하나 또는 복수 개로 탑재할 수 있으며, 이에 대해 한정하지는 않는다.The illustrated light emitting device package may include at least one of the light emitting devices of the above-described embodiments, and the present invention is not limited thereto.
실시 예에 따른 발광 소자 패키지는 복수 개가 기판 상에 어레이되며, 상기 발광 소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 라이트 유닛으로 기능할 수 있다. 또 다른 실시 예는 상술한 실시 예들에 기재된 반도체 발광소자 또는 발광 소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다.A plurality of light emitting device packages according to embodiments may be arranged on a substrate, and a light guide plate, a prism sheet, a diffusion sheet, and the like may be disposed on the light path of the light emitting device package. Such a light emitting device package, a substrate, and an optical member can function as a light unit. Still another embodiment may be implemented as a display device, an indicating device, a lighting system including the semiconductor light emitting device or the light emitting device package described in the above embodiments, for example, the lighting system may include a lamp, a streetlight .
이상에서 실시예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.The features, structures, effects and the like described in the embodiments are included in at least one embodiment of the present invention and are not necessarily limited to only one embodiment. Furthermore, the features, structures, effects and the like illustrated in the embodiments can be combined and modified by other persons skilled in the art to which the embodiments belong. Therefore, it should be understood that the present invention is not limited to these combinations and modifications.
또한, 이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is clearly understood that the same is by way of illustration and example only and is not to be taken by way of illustration, It can be seen that various modifications and applications are possible. For example, each component specifically shown in the embodiments can be modified and implemented. It is to be understood that all changes and modifications that come within the meaning and range of equivalency of the claims are therefore intended to be embraced therein.
100 : 사파이어 기판 110 : 제2 도전형 반도체층
120 : 활성층 130 : 제1 도전형 반도체층
200 : 지지 기판 210 : 제 1 전극 배선100: sapphire substrate 110: second conductivity type semiconductor layer
120: active layer 130: first conductivity type semiconductor layer
200: support substrate 210: first electrode wiring
Claims (15)
상기 각각의 캐비티 내에 배치되고, 질화물 반도체층을 포함하는 발광 다이오드를 포함하고,
상기 질화물 반도체층은 상기 제 1 전극배선에 각각 접합되고, 상기 질화물 반도체층은 제2 도전형 반도체층과 활성층 및 제1 도전형 반도체층을 포함하고, 상기 각각의 캐비티의 크기는 상기 하나의 발광 다이오드의 크기의 1.2~1.5배인 발광 소자 패키지 어레이.A supporting substrate having a plurality of cavities formed in the body, and each of the cavities having a first electrode wiring formed independently of each other; And
A light emitting diode disposed in each of the cavities and including a nitride semiconductor layer,
Wherein the nitride semiconductor layer is bonded to the first electrode wiring, the nitride semiconductor layer includes a second conductivity type semiconductor layer, an active layer, and a first conductivity type semiconductor layer, Wherein the size of the diode is 1.2 to 1.5 times the size of the diode.
상기 발광 다이오드는, 상기 복수 개의 질화물 반도체층이 형성되고 상기 지지 기판과 대향하는 기판을 더 포함하는 발광 소자 패키지 어레이.The method according to claim 1,
Wherein the light emitting diode further comprises a substrate on which the plurality of nitride semiconductor layers are formed and facing the support substrate.
상기 지지 기판 상에 형성된 금속 접합층을 더 포함하고, 상기 금속 접합층 상에 상기 질화물 반도체층이 접합된 발광 소자 패키지 어레이.3. The method of claim 2,
And a metal bonding layer formed on the supporting substrate, wherein the nitride semiconductor layer is bonded to the metal bonding layer.
상기 금속 접합층은, 크롬(Cr), 니켈(Ni), 금(Au), 알루미늄(Al), 타이타늄(Ti), 백금(Pt) 중에서 선택된 어느 하나의 금속 또는 상기 금속들의 합금으로 이루어지는 발광 소자 패키지 어레이.The method of claim 3,
Wherein the metal bonding layer is made of a metal selected from the group consisting of chromium (Cr), nickel (Ni), gold (Au), aluminum (Al), titanium (Ti) Package array.
상기 지지 기판과 상기 질화물 반도체층 상에, 에어층을 사이에 두고 형성된 금속 배선을 더 포함하는 발광 소자 패키지 어레이.The method according to claim 1,
Further comprising a metal wiring formed on the supporting substrate and the nitride semiconductor layer with an air layer interposed therebetween.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100041396A KR101642368B1 (en) | 2010-05-03 | 2010-05-03 | Light emitting diode package and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100041396A KR101642368B1 (en) | 2010-05-03 | 2010-05-03 | Light emitting diode package and method for manufacturing the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20110121893A KR20110121893A (en) | 2011-11-09 |
| KR101642368B1 true KR101642368B1 (en) | 2016-07-26 |
Family
ID=45392605
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100041396A KR101642368B1 (en) | 2010-05-03 | 2010-05-03 | Light emitting diode package and method for manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101642368B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101414647B1 (en) * | 2012-04-30 | 2014-07-03 | 엘지전자 주식회사 | Light emtting device package and method for manufacturing the same |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100665361B1 (en) * | 2005-12-27 | 2007-01-09 | 삼성전기주식회사 | Nitride light emitting diode package |
| KR100727472B1 (en) * | 2006-10-17 | 2007-06-13 | (주)에피플러스 | Light emitting diode and method for forming thereof |
-
2010
- 2010-05-03 KR KR1020100041396A patent/KR101642368B1/en active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100665361B1 (en) * | 2005-12-27 | 2007-01-09 | 삼성전기주식회사 | Nitride light emitting diode package |
| KR100727472B1 (en) * | 2006-10-17 | 2007-06-13 | (주)에피플러스 | Light emitting diode and method for forming thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20110121893A (en) | 2011-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102641239B1 (en) | Light emitting diode, method of fabricating the same, and light emitting device module having the same | |
| US9455378B2 (en) | High efficiency light emitting diode and method for fabricating the same | |
| KR101125025B1 (en) | Light emitting device and method for manufacturing the same | |
| US8546819B2 (en) | Light emitting device and fabrication method thereof | |
| JP5270088B2 (en) | Vertical light emitting device and manufacturing method thereof | |
| JP2011138820A (en) | Light-emitting element | |
| KR100996446B1 (en) | Light emitting device, method for fabricating the light emitting device and light emitting device package | |
| TW201543717A (en) | High efficiency light emitting diode | |
| TW201234642A (en) | Light emitting device, light emitting module, and method for manufacturing light emitting device | |
| JP2007103690A (en) | Semiconductor light emitting device and its fabrication process | |
| KR20090027220A (en) | Semiconductor light emitting element and method for fabricating the same | |
| US9076923B2 (en) | Light-emitting device manufacturing method | |
| KR100648136B1 (en) | Light Emitting Diode and manufacturing method of the same | |
| KR20090118623A (en) | Vertical semiconductor light emitting device and manufacturing method of the same | |
| KR101239854B1 (en) | Vertical light emitting diode and method of fabricating the same | |
| KR101337617B1 (en) | Vertical light emitting diode having ohmic electrode pattern and method of fabricating the same | |
| KR101642368B1 (en) | Light emitting diode package and method for manufacturing the same | |
| KR101039609B1 (en) | Light emitting device, method for fabricating the light emitting device and light emitting device package | |
| KR101115533B1 (en) | Flip chip Light-emitting device and Method of manufacturing the same | |
| KR100631970B1 (en) | Nitride semiconductor light emitting device for flip chip | |
| KR100629929B1 (en) | Light emitting diode having vertical electrode structure | |
| JP2014120511A (en) | Method of manufacturing semiconductor device; and semiconductor device | |
| KR20100049055A (en) | Separation of semiconductor devices | |
| JP5057774B2 (en) | LIGHT EMITTING ELEMENT AND LIGHTING DEVICE | |
| KR101679756B1 (en) | Light emitting diode package and method for manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20190612 Year of fee payment: 4 |