KR101612502B1 - 반도체 소자의 제조방법 및 제조장치 - Google Patents

반도체 소자의 제조방법 및 제조장치 Download PDF

Info

Publication number
KR101612502B1
KR101612502B1 KR1020090108069A KR20090108069A KR101612502B1 KR 101612502 B1 KR101612502 B1 KR 101612502B1 KR 1020090108069 A KR1020090108069 A KR 1020090108069A KR 20090108069 A KR20090108069 A KR 20090108069A KR 101612502 B1 KR101612502 B1 KR 101612502B1
Authority
KR
South Korea
Prior art keywords
substrate
thin film
preheated
chamber
process chamber
Prior art date
Application number
KR1020090108069A
Other languages
English (en)
Other versions
KR20100070984A (ko
Inventor
박상기
황성룡
조근태
Original Assignee
주성엔지니어링(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주성엔지니어링(주) filed Critical 주성엔지니어링(주)
Priority to TW098141259A priority Critical patent/TWI492305B/zh
Priority to US12/635,672 priority patent/US8110435B2/en
Priority to CN200910260384.XA priority patent/CN101752223B/zh
Publication of KR20100070984A publication Critical patent/KR20100070984A/ko
Priority to US13/343,248 priority patent/US8476108B2/en
Application granted granted Critical
Publication of KR101612502B1 publication Critical patent/KR101612502B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/46—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate

Abstract

본 발명은 공정 챔버의 세정 주기를 길게 연장시킬 수 있도록 한 반도체 소자의 제조방법 및 제조장치에 관한 것으로, 반도체 소자의 제조방법은 기판을 예열하는 단계; 상기 예열된 기판을 공정 챔버로 반송하는 단계; 및 상기 예열된 기판 상에 상기 박막을 형성하는 단계를 포함하며, 상기 예열된 기판은 상기 공정 챔버에서 수행되는 박막 형성시의 공정 온도보다 높은 온도로 예열되는 것을 특징으로 한다.
공정 챔버 세정, 박막 표면처리, 예열 챔버, 예열, 공정 온도, 박막

Description

반도체 소자의 제조방법 및 제조장치{METHOD AND APPARATUS FOR MANUFACTURING SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자의 제조방법 및 제조장치에 관한 것으로, 보다 구체적으로, 공정 챔버의 세정 주기를 길게 연장시킬 수 있도록 한 반도체 소자의 제조방법 및 제조장치에 관한 것이다.
일반적으로, 반도체 소자, 태양전지, 액정 표시장치, 및 발광 표시장치 등은 박막 공정, 포토공정, 식각공정, 확산공정 등을 포함하는 반도체 제조 공정을 통하여 제조된다.
일반적으로 박막 공정은 물리기상증착(Physical Vapor Deposition)법 또는 화학기상증착(Chemical Vapor Deposition)법을 이용할 수 있으나, 최근에는 박막의 스텝 커버리지(Step Coverage), 균일성(Uniformity) 및 양산성 등 같은 증착 특성이 우수한 화학기상증착법이 주로 이용되고 있다.
또한, 화학기상증착법은 원료물질을 기체상태로 공정 챔버에 유입시켜 기판(또는 웨이퍼) 상에서 화학반응을 통하여 소정의 박막이 증착되도록 하는 공정으로써, LPCVD(Low Pressure Chemical Vapor Deposition), APCVD(Atmospheric Pressure Chemical Vapor Deposition), LTCVD(Low Temperature Chemical Vapor Deposition), PECVD(Plasma Enhanced Chemical Vapor Deposition), MOCVD(Metal Organic Chemical Vapor Deposition) 등으로 나눌 수 있다. 예를 들어, MOCVD는 열분해 반응을 이용해 기판 상에 금속 박막을 형성하는 공정이다.
이와 같은, 화학기상증착법을 이용한 박막 증착 공정을 수행하기 위한 공정 챔버에는 기판을 지지하는 서셉터가 마련되고, 서셉터의 내부에는 박막 증착 과정을 촉진하기 위해 기판을 가열하는 히터가 내장된다. 이때, 히터는 기판의 온도를 공정 온도로 가열하기 위하여 기판의 온도보다 더 높은 온도를 가지도록 서셉터를 가열하게 된다.
이와 같이 구성된 공정 챔버에서는 히터를 통해 서셉터를 가열하고, 서셉터의 온도를 통해 기판을 원하는 공정 온도로 가열한 후, 해당하는 박막 증착공정을 수행하여 기판 상에 원하는 재질의 박막을 형성하게 된다.
이러한 종래의 화학기상증착법을 이용한 박막 증착 공정을 수행하게 되면, 서셉터의 온도에 의해 기판에 증착되는 박막 물질 또는 공정 가스가 열분해에 의해 생성되는 파우더 등이 생성되고, 생성된 파우더 등은 기판 이외의 공간 즉, 공정 챔버의 내벽, 기판이 지지된 부분을 제외한 서셉터의 상면 및/또는 측면에 증착되는 현상이 발생하게 된다.
이와 같은 현상으로 인하여 공정 챔버의 내부를 주기적으로 세정해야 하는데, 최근에는 세정가스를 이용한 건식 세정 방법이 많이 사용되고 있다. 그러나, 건식 세정 방법만으로는 공정 챔버 내부를 완벽하게 세정할 수 없기 때문에 주기적 으로 공정 챔버를 분해하여 작업자가 직접 세정액을 이용하여 세정하는 습식 세정을 거쳐야 한다.
그러나, 습식 세정 방법을 통해 공정 챔버의 내부를 세정할 경우에는 장치를 다운(Down)시켜야 할 뿐만 아니라, 세정을 마친 후에도, 펌핑을 통해 세정과정 중에 발생된 공정 챔버 내부의 수증기 및 불순물을 제거하고, 안정된 공정압력 및 공정온도를 설정하는 과정을 거쳐야 한다. 나아가, 더미(Dummy) 기판에 실제 증착 공정을 수행하여 박막 균일도나 파티클의 오염도를 확인하는 과정을 거쳐야 하기 때문에 많은 시간이 소요되고 결과적으로 생산성의 감소를 초래하게 된다. 따라서 습식 세정의 주기를 될수록 길게 연장시킬 수 있는 방안이 요구된다.
본 발명은 상술한 문제점을 해결하기 위한 것으로서, 공정 챔버의 세정 주기를 길게 연장시킬 수 있도록 한 반도체 소자의 제조방법 및 제조장치를 제공하는 것을 기술적 과제로 한다.
본 발명은 공정 챔버의 세정 주기를 길게 연장시킴과 아울러 기판에 형성되는 박막의 계면특성을 향상시킬 수 있도록 한 반도체 소자의 제조방법 및 제조장치를 제공하는 것을 또 다른 기술적 과제로 한다.
상술한 기술적 과제를 달성하기 위한 본 발명의 실시 예에 따른 반도체 소자의 제조방법은 기판을 예열하는 단계; 상기 예열된 기판을 공정 챔버로 반송하는 단계; 및 상기 예열된 기판 상에 상기 박막을 형성하는 단계를 포함하며, 상기 예열된 기판은 상기 공정 챔버에서 수행되는 박막 형성시의 공정 온도보다 높은 온도로 예열되는 것을 특징으로 한다.
상기 공정 챔버의 내부는 상기 예열된 기판의 온도보다 낮은 온도로 유지되는 것을 특징으로 한다.
상술한 기술적 과제를 달성하기 위한 본 발명의 실시 예에 따른 반도체 소자의 제조방법은 기판을 예열하는 단계; 상기 예열된 기판을 공정 챔버로 반송하는 단계; 및 상기 예열된 기판 상에 상기 박막을 형성하는 단계를 포함하며, 상기 공정 챔버의 내부는 상기 예열된 기판의 온도보다 낮은 온도로 유지되는 것을 특징으 로 한다.
상기 공정 챔버는 화학기상증착법을 이용하여 상기 예열된 기판에 상기 박막을 형성하는 것을 특징으로 한다.
상기 반도체 소자의 제조방법은 상기 공정 챔버에서 상기 박막의 형성 공정이 완료되면, 상기 기판에 형성된 박막의 계면 특성을 향상시키기 위하여 표면처리 챔버에서 플라즈마 공정 또는 어닐링 공정을 통해 상기 기판에 형성된 박막의 표면처리를 수행하는 단계를 더 포함하여 이루어지는 것을 특징으로 한다.
상기 박막은 산화아연(ZnO) 재질로 형성되고, 상기 박막 표면처리 공정은 아르곤(Ar) 또는 수소(H2)를 이용하여 수행하는 것을 특징으로 한다.
상술한 기술적 과제를 달성하기 위한 본 발명의 실시 예에 따른 반도체 소자의 제조장치는 기판을 예열하는 예열 챔버; 상기 예열된 기판을 공정 챔버로 반송하는 기판 반송 유닛; 및 상기 예열된 기판 상에 상기 박막을 형성하는 공정 챔버를 포함하며, 상기 예열 챔버는 상기 공정 챔버에서 수행되는 박막 형성시의 공정 온도보다 높은 온도를 가지도록 상기 기판을 예열하는 것을 특징으로 한다.
상기 공정 챔버의 내부는 상기 예열된 기판의 온도보다 낮은 온도로 유지되는 것을 특징으로 한다.
상기 예열된 기판을 공정 챔버로 반송하는 단계에서, 상기 예열된 기판은 상기 공정 챔버에 설치된 서셉터의 상면에 안착되거나, 상기 서셉터에 설치된 기판 지지부에 의해 상기 서셉터의 상면으로부터 소정 높이로 이격되도록 안착되는 것을 특징으로 한다.
상술한 기술적 과제를 달성하기 위한 본 발명의 실시 예에 따른 반도체 소자의 제조장치는 기판을 예열하는 예열 챔버; 상기 예열된 기판을 공정 챔버로 반송하는 기판 반송 유닛; 및 상기 예열된 기판 상에 상기 박막을 형성하는 공정 챔버를 포함하며, 상기 공정 챔버의 내부는 상기 예열된 기판의 온도보다 낮은 온도로 유지되는 것을 특징으로 한다.
상기 공정 챔버는 상기 예열된 기판을 지지하는 서셉터를 포함하여 구성되는 것을 특징으로 한다.
상기 공정 챔버는 서셉터; 및 상기 서셉터에 소정 높이를 가지도록 설치되어 상기 예열된 기판을 지지하는 기판 지지부를 포함하여 구성되는 것을 특징으로 한다.
상기 기판 지지부는 상기 서셉터의 가장자리를 따라 설치되어 상기 예열된 기판의 가장자리 영역을 지지하는 제 1 기판 지지부재; 및 상기 서셉터의 중심 영역에 설치되어 상기 예열된 기판의 중심 영역을 지지하는 적어도 하나의 제 2 기판 지지부재를 포함하여 구성되는 것을 특징으로 한다.
상기 제 1 및 제 2 기판 지지부재는 내열성 플라스틱, 내열성 폴리머, 석영, 및 금속 중 어느 하나 재질로 이루어지는 것을 특징으로 한다.
상기 제 1 기판 지지부재는 소정 길이를 가지도록 복수의 서브 지지부재로 분할되고, 인접한 서브 지지부재의 결합부는 서로 엇갈리는 구조의 단면을 가지는 것을 특징으로 한다.
상기 제 1 기판 지지부재는 상기 예열된 기판의 배면 및 측면을 지지하는 단턱면을 포함하여 구성되는 것을 특징으로 한다.
상기 공정 챔버는 화학기상증착법을 이용하여 상기 예열된 기판에 상기 박막을 형성하는 것을 특징으로 한다.
상기 공정 챔버의 챔버 벽 내부에는 상기 공정 챔버의 내부 온도를 일정하게 유지시키기 위한 단열 부재가 설치된 것을 특징으로 한다.
상기 반도체 소자의 제조장치는 상기 기판에 형성된 박막의 계면 특성을 향상시키기 위해 플라즈마 공정 또는 어닐링 공정을 통해 상기 기판에 형성된 박막의 표면처리를 수행하는 표면처리 챔버를 더 포함하여 구성되는 것을 특징으로 한다.
상기 박막은 산화아연(ZnO) 재질로 형성되고, 상기 표면처리 챔버는 아르곤(Ar) 또는 수소(H2)를 이용하여 상기 플라즈마 공정 또는 어닐링 공정을 수행하는 것을 특징으로 한다.
상술한 바와 같이 본 발명은 다음과 같은 효과가 있다.
첫째, 기판을 공정 챔버의 공정 온도보다 높은 온도를 가지도록 예열한 후, 예열된 기판의 온도보다 낮은 온도로 일정하게 유지되는 공정 챔버에서 예열된 기판에 대한 박막 증착 공정을 수행함으로써 각 공정 챔버 내부의 오염을 최소화하여 공정 챔버의 세정 주기를 길게 연장시킬 수 있다는 효과가 있다.
둘째, 공정 챔버의 주기를 길게 연장시켜 생산성을 향상시킬 수 있다는 효과 가 있다.
셋째, 기판 지지부를 이용하여 서셉터로부터 소정 높이로 이격되도록 예열된 기판을 지지하여 예열된 기판과 서셉터의 접촉 면적을 최소화함으로써 예열된 기판의 냉각 속도를 최대한으로 지연시켜 박막 증착 공정의 균일도를 향상시킬 수 있다는 효과가 있다. 이때, 상기 서셉터를 공정 온도보다 낮은 온도로 가열할 경우 상기 예열된 기판의 냉각 속도를 더욱더 지연시킬 수 있다는 효과가 있다.
이하 첨부된 도면을 참조하여 본 발명의 실시 예에 대해 상세히 설명한다.
도 1은 본 발명의 실시 예에 따른 반도체 소자의 제조방법을 단계적으로 설명하기 위한 순서도이다.
도 1을 참조하여 본 발명의 실시 예에 따른 반도체 소자의 제조방법을 단계적으로 설명하면 다음과 같다.
먼저, 기판을 예열 챔버에 로딩한다(S100). 여기서, 기판은 평판 표시장치 또는 태양전지를 제조하기 위한 유리 기판, 또는 반도체 소자를 제조하기 위한 반도체 웨이퍼가 될 수 있다.
다음, 예열 챔버에 로딩된 기판을 설정된 박막 증착 공정의 온도보다 높은 온도를 가지도록 예열한다(S110). 여기서, 기판의 예열 온도는 기판의 반송, 공정 챔버에서의 공정 시간, 공정 온도 등의 냉각 마진을 고려하여 설정될 수 있다. 예를 들어, 공정 온도가 100 ~ 400℃일 경우, 기판의 예열 온도는 상기 공정 온도보다 20% 이상 높을 수 있다.
다음, 예열된 기판을 공정 챔버로 반송하여 공정 챔버의 서셉터에 안착시킨다(S120). 여기서, 공정 챔버의 내부 온도는 예열된 기판의 온도보다 낮은 온도에서 상온 까지의 범위로 설정될 수 있다.
한편, 예열된 기판은 서셉터의 상면에 안착되거나, 서셉터에 설치되는 기판 지지부에 의해 지지되어 서셉터의 상면으로부터 소정 높이를 가지도록 이격될 수 있다.
다음, 예열된 기판이 공정 챔버의 서셉터에 안착되면, 공정 챔버 내에서 화학기상증착법을 이용한 박막 증착 공정을 수행함으로써 예열된 기판에 원하는 박막을 증착한다(S130). 이러한, 공정 챔버에서는 예열된 기판이 서서히 냉각되면서 박막 증착 공정이 수행된다. 이때, 예열된 기판은 공정 챔버의 내부 온도에 의해 100 ~ 400℃ 범위로 서서히 냉각됨으로써 박막 증착 공정시 별도의 가열장치를 통해 기판을 가열하지 않더라도 원하는 박막을 기판 상에 증착시킬 수 있다. 여기서, 박막 증착 공정은 예열된 기판 상에 ZnO 재질의 박막을 형성하는 공정이 될 수 있으나, 이에 한정되지 않고 반도체 소자, 태양전지, 액정 표시장치, 및 발광 표시장치 등의 제조방법에서 기판 상에 박막을 형성하는 공정될 수 있다.
다음, 상술한 박막 증착 공정이 완료되면, 상기 박막이 형성된 기판을 공정 챔버에서 외부로 언로딩한다(S140).
한편, 본 발명의 실시 예에 따른 반도체 소자의 제조방법은 상기 기판에 형성된 박막의 계면 특성을 향상시키기 위한 박막 표면처리 공정을 추가로 수행할 수 있다(S150).
박막 표면처리 공정은 공정 챔버에서 언로딩된 기판을 표면처리용 공정 챔버로 로딩한 후, 아르곤(Ar) 가스 또는 수소(H2) 가스를 이용한 플라즈마 공정 또는 어닐링 공정을 통해 기판에 증착된 박막의 표면처리를 수행함으로써 기판에 증착된 박막의 Rms 값 및 전자 이동도(Mobility)를 향상시킨다. 이때, 상술한 박막 증착 공정시 기판을 제외한 공정 챔버 내부에 불필요하게 증착된 파티클 또는 박막은 상술한 박막 표면처리 공정에 의해 제거될 수 있다. 한편, 상술한 박막 표면처리 공정은 선택적으로 생략될 수도 있다.
예를 들어, 도 2a에 도시된 바와 같이, 박막 증착 공정을 통해 기판에 산화 아연(ZnO) 재질의 박막을 형성한 후, 상술한 박막 표면처리 공정을 수행할 경우, 기판에 형성된 산화 아연(ZnO) 재질의 박막은 도 2b에 도시된 바와 같은 구조로 형성됨으로써 계면 특성이 향상될 수 있다.
기판에 형성된 박막의 AFM 데이터에서 박막 표면처리 공정 전후에 대한 Rms 값을 비교하면, 박막 표면처리 공정 전의 Rms 값은 51.786nm 정도가 되고, 박막 표면처리 공정 후의 Rms 값은 48.664nm 정도가 된다. 이에 따라 상술한 표면처리 공정을 수행할 경우 기판에 형성된 박막의 계면 특성이 향상되어 Rms 값이 향상됨을 알 수 있다.
또한, 기판에 형성된 박막의 Hall measurement 측정 방법을 이용하여 박막 표면처리 공정 전후에 대한 전자 이동도를 비교하면, 도 3에 도시된 바와 같이, 박막 표면처리 공정 전의 전자 이동도는 30.47㎠/V.sec 정도가 되고, 박막 표면처리 공정 후의 전자 이동도는 41.50㎠/V.sec 정도가 된다. 이에 따라 상술한 박막 표면처리 공정을 수행할 경우 기판에 형성된 박막의 전자 이동도가 향상됨을 알 수 있다.
이와 같은, 본 발명의 실시 예에 따른 반도체 소자의 제조방법은 공정 챔버의 외부에서 기판을 공정 온도보다 높게 예열하고, 예열된 기판을 공정 챔버로 이송하여 예열된 기판 상에 박막 증착 공정을 수행함으로써 공정 챔버 내부의 오염을 최소화하여 건식 세정 방법 또는 습식 세정 방법을 이용한 공정 챔버의 세정 주기를 길게 연장시킬 수 있다. 예를 들어, 박막 증착 공정시 기판 이외의 공정 챔버 내부에 증착되는 증착률은, 도 4에 도시된 바와 같이, 공정 챔버의 온도가 120 ~ 250℃ 범위에서 급격하게 증가하게 된다. 이에 따라, 본 발명은 챔버 내부의 온도를 120℃ 이하의 온도로 일정하게 유지한 상태에서 기판의 추가적인 가열 없이 예열된 기판 상에 박막 증착 공정을 수행함으로써 기판 상에 원하는 박막을 형성할 수 있으며, 공정 챔버 내부의 박막 증착률을 최소화할 수 있어 공정 챔버의 세정 주기를 길게 연장시킬 수 있다.
도 5는 본 발명의 제 1 실시 예에 따른 반도체 소자의 제조장치를 설명하기 위한 도면이다.
도 5를 참조하면, 본 발명의 제 1 실시 예에 따른 반도체 소자의 제조장치는 클러스터 형태의 배치 구조로써, 기판 반송 챔버(100); 로드락 챔버(200); 예열 챔버(300); 및 복수의 공정 챔버(400, 410, 420, 430, 440)를 포함하여 구성된다.
기판 반송 챔버(100)는 각 챔버들의 중앙 부분에 배치되어 공급되는 기판을 각 챔버로 반송한다. 이를 위해, 기판 반송 챔버(100)는 기판을 반송하는 기판 반송 유닛(110)을 포함하여 구성된다. 이러한, 기판 반송 챔버(100)의 주위에는 로드락 챔버(200); 예열 챔버(300); 및 복수의 공정 챔버(400, 410, 420, 430, 440) 각각이 배치된다.
로드락 챔버(200)는 외부로부터 공급되는 기판을 임시 보관하기 위한 적어도 하나의 기판 보관 슬롯(미도시); 각 기판 보관 슬롯에 기판이 직접 접촉되는 것을 방지하기 위한 기판 지지부(미도시); 및 기판의 출입을 위한 도어(미도시)를 포함하여 구성된다.
예열 챔버(300)는 기판 반송 유닛(110)에 의해 반송되는 기판을 설정된 박막 증착 공정의 온도보다 높은 온도를 가지도록 예열한다. 이때, 기판의 예열 온도는 기판 반송 유닛(110)에 의해 예열 챔버(300)에서 공정 챔버(400, 410, 420, 430, 440)로의 반송, 공정 챔버(400, 410, 420, 430, 440)에서의 공정 시간, 공정 온도 등의 냉각 마진을 고려하여 설정될 수 있다. 예를 들어, 공정 온도가 100 ~ 400℃일 경우, 예열 챔버(300)는 기판을 공정 온도보다 20% 이상 높도록 예열한다. 이와 같은, 예열 챔버(300)는 코일 히터, 램프 히터 등의 가열장치를 이용하여 기판을 설정된 온도로 예열할 수 있다.
한편, 로드락 챔버(200)와 예열 챔버(300)는 적층 구조를 가질 수 있다. 즉, 하부에 로드락 챔버(200)가 배치되고, 로드락 챔버(200)의 상부에 예열 챔버(300)가 배치될 수 있다.
각 공정 챔버(400, 410, 420, 430, 440)는 기판 반송 유닛(110)에 의해 예열 챔버(300)에서 예열된 기판을 반송 받아 예열된 기판에 화학기상증착법을 이용한 박막 증착 공정을 수행한다. 이러한, 각 공정 챔버(400, 410, 420, 430, 440)에서는 예열된 기판이 서서히 냉각되면서 박막 증착 공정이 수행된다. 이때, 예열된 기판은 일정한 온도로 유지되는 공정 챔버의 내부 온도에 의해 100 ~ 400℃ 범위로 서서히 냉각되기 때문에 박막 증착 공정시 별도의 가열장치를 통해 기판을 가열하지 않더라도 원하는 박막을 기판 상에 증착시킬 수 있다. 여기서, 박막 증착 공정은 예열된 기판 상에 ZnO 재질의 박막을 형성하는 공정이 될 수 있으나, 이에 한정되지 않고 반도체 소자, 태양전지, 액정 표시장치, 및 발광 표시장치 등의 제조방법에서 기판 상에 박막을 형성하는 공정될 수 있다.
예를 들어, 도 6에 도시된 바와 같이, 예열된 기판(S) 상에 전면 전극(1), 반도체층(2), 및 후면전극(3)을 포함하는 태양전지를 제조할 경우, 본 발명에 따른 반도체 소자의 제조장치는 예열된 기판(S) 상에 ZnO 등의 투명 재질로 이루어진 전면전극(1)을 형성하기 위한 공정 챔버(400), 전면전극(1) 상에 P형 반도체층을 형성하기 위한 공정 챔버(410), P형 반도체층 상에 I형 반도체층을 형성하기 위한 공정 챔버(420), I형 반도체층 상에 N형 반도체층을 형성하기 위한 공정 챔버(430), N형 반도체층 상에 후면 전극을 형성하기 위한 공정 챔버(440)를 포함하여 구성되고, 각 공정 챔버(400, 410, 420, 430, 440)는 기판 반송 챔버(100)의 주위에 클러스터 형태로 배치될 수 있다.
제 1 실시 예에 따른 각 공정 챔버(400, 410, 420, 430, 440)는, 도 7에 도시된 바와 같이, 챔버 벽(402); 및 서셉터(404)를 포함하여 구성될 수 있다.
챔버 벽(402)은 기판 반송 챔버(100)에 연통되도록 배치되어 박막 증착 공정을 수행하기 반응공간을 마련한다. 이러한, 챔버 벽(402)의 일측에는 기판 반송 유닛(110)에 의해 기판이 출입되는 도어(406)가 마련된다.
그리고, 챔버 벽(402)의 내부에는 반응 공간의 온도를 일정한 온도로 유지시키기 위한 단열 부재(408)가 내장됨으로써, 각 공정 챔버(400, 410, 420, 430, 440)의 내부 온도는 단열 부재(408)에 의해 예열된 기판(S)의 온도보다 낮은 온도로 유지된다.
서셉터(404)는 도시하지 않은 구동장치에 의해 승강되어 도어(406)를 통해 기판 반송 유닛(110)로부터 로딩되는 예열된 기판(S)을 지지한다. 이때, 서셉터(404)에는 서셉터(404)의 온도를 공정 챔버의 내부 온도와 동일하게 유지시키기 위한 가열장치가 내장될 수 있다. 여기서, 가열장치는 히팅 코일 또는 히팅 파이프 등이 될 수 있다. 한편, 서셉터(404)에는 예열된 기판(S)이 안착되기 때문에, 서셉터(404)에는 기판(S)을 가열하기 위한 별도의 가열장치가 내장되지 않을 수도 있다.
제 2 실시 예에 따른 각 공정 챔버(400, 410, 420, 430, 440)는, 도 8에 도시된 바와 같이, 챔버 벽(402); 단열 부재(500); 및 서셉터(404)를 포함하여 구성될 수 있다.
챔버 벽(402)은 기판 반송 챔버(100)에 연통되도록 배치되어 박막 증착 공정을 수행하기 반응공간을 마련한다. 이러한, 챔버 벽(402)의 일측에는 기판 반송 유닛(110)에 의해 기판이 출입되는 도어(406)가 마련된다.
단열 부재(500)는 챔버 벽(402)의 내부에 설치되어 각 공정 챔버(400, 410, 420, 430, 440)의 내부 온도를 예열된 기판(S)의 온도보다 낮은 온도에서 상온 사이의 온도로 유지시킨다. 이때, 단열 부재(500)는 히팅 코일 또는 히팅 파이프 등이 될 수 있다.
서셉터(404)는 도시하지 않은 구동장치에 의해 승강되어 도어(406)를 통해 기판 반송 유닛(110)로부터 로딩되는 예열된 기판(S)을 지지한다. 이때, 서셉터(404)에는 서셉터(404)의 온도를 공정 챔버의 내부 온도와 동일하게 유지시키기 위한 가열장치가 내장될 수 있다. 여기서, 가열장치는 히팅 코일 또는 히팅 파이프 등이 될 수 있다. 한편, 서셉터(404)에는 예열된 기판(S)이 안착되기 때문에, 서셉터(404)에는 기판(S)을 가열하기 위한 별도의 가열장치가 내장되지 않을 수도 있다.
제 3 실시 예에 따른 각 공정 챔버(400, 410, 420, 430, 440)는, 도 9에 도시된 바와 같이, 챔버 벽(402); 단열 부재(500); 서셉터(404); 및 기판 지지부(410)를 포함하여 구성될 수 있다.
챔버 벽(402)은 기판 반송 챔버(100)에 연통되도록 배치되어 박막 증착 공정을 수행하기 반응공간을 마련한다. 이러한, 챔버 벽(402)의 일측에는 기판 반송 유닛(110)에 의해 기판이 출입되는 도어(406)가 마련된다.
단열 부재(500)는 챔버 벽(402)의 내부에 설치되어 각 공정 챔버(400, 410, 420, 430, 440)의 내부 온도를 예열된 기판(S)의 온도보다 낮은 온도에서 상온 사이의 온도로 유지시킨다. 이때, 단열 부재(500)는 히팅 코일 또는 히팅 파이프 등 이 될 수 있다.
서셉터(404)는 도시하지 않은 구동장치에 의해 승강된다. 이때, 서셉터(404)에는 서셉터(404)의 온도를 공정 챔버의 내부 온도와 동일하게 유지시키기 위한 가열장치가 내장될 수 있다. 여기서, 가열장치는 히팅 코일 또는 히팅 파이프 등이 될 수 있다. 한편, 서셉터(404)에는 예열된 기판(S)이 안착되기 때문에, 서셉터(404)에는 기판(S)을 가열하기 위한 별도의 가열장치가 내장되지 않을 수도 있다.
기판 지지부(410)는 소정 높이를 가지도록 서셉터(404)에 설치되어 도어(406)를 통해 기판 반송 유닛(110)로부터 로딩되는 예열된 기판(S)을 지지한다. 이러한, 기판 지지부(410)는 예열된 기판(S)을 서셉터(404)로부터 소정 높이로 이격되도록 지지함으로써 예열된 기판(S)과 서셉터(404) 사이에 소정 높이의 갭(Gap)을 형성한다. 이에 따라, 기판 지지부(410)는 예열된 기판(S)의 온도가 서셉터(404)로 전달되는 열전달 경로를 최소화하여 예열된 기판(S)의 냉각 속도를 최대한 지연시킴으로써 예열된 기판(S)의 냉각에 따른 박막 증착 공정의 불균일을 최소화한다.
이를 위해, 기판 지지부(410)는 예열된 기판(S)의 가장자리 영역을 지지하기 위한 제 1 기판 지지부재(412); 및 예열된 기판의 중심 영역을 지지하는 제 2 기판 지지부재(414)를 포함하여 구성된다.
제 1 기판 지지부재(412)는 소정 높이를 가지도록 서셉터(404)의 가장자리를 따라 형성되어 예열된 기판(S)의 가장자리 영역을 지지한다. 이때, 제 1 기판 지 지부재(412)는 서셉터(404)보다 낮은 열전도율을 가지는 재질로 이루어질 수 있다. 예를 들어, 제 1 기판 지지부재(412)는 내열성 플라스틱, 내열성 폴리머, 석영, 금속재질(예를 들어, 스테인리스, 알루미늄, 세라믹 등)로 이루어질 수 있다.
제 1 기판 지지부재(412)는, 도 10에 도시된 바와 같이, 소정의 폭과 높이를 가지도록 일체형으로 서셉터(404)의 가장자리를 따라 형성될 수 있다. 이러한 구조의 제 1 기판 지지부재(412)는 각 공정 챔버(400, 410, 420, 430, 440)의 내부에 공급되는 공정 가스가 예열된 기판(S)과 서셉터(404) 사이의 갭(Gap)으로 침투하는 것을 방지한다.
나아가, 제 1 기판 지지부재(412)는, 도 11에 도시된 바와 같이, 소정의 폭과 높이를 가지도록 복수의 서브 지지부재로 분할되어 서셉터(404)의 가장자리를 따라 형성될 수 있다. 이때, 복수의 서브 지지부재의 결합부(413)는 서로 엇갈리는 구조의 단면을 가지도록 형성된다. 이러한, 구조의 제 1 기판 지지부재(412)는 각 공정 챔버(400, 410, 420, 430, 440)의 내부에 공급되는 공정 가스가 예열된 기판(S)과 서셉터(404) 사이의 갭(Gap)으로 침투하는 침투 경로를 길게 함으로서 공정 가스의 침투 방지를 최대화할 수 있다.
제 2 기판 지지부재(414)는 소정 높이를 가지도록 서셉터(404)의 중심 영역에 형성되어 예열된 기판(S)의 중심 영역을 지지한다. 이때, 제 2 기판 지지부재(414)의 상부는 예열된 기판(S)과의 접촉 면적을 최소화하기 위하여 곡면 형태로 형성되는 것이 바람직하다. 이러한, 제 2 기판 지지부재(414)는 제 1 기판 지지부재(412)와 동일한 재질로 이루어진다.
제 4 실시 예에 따른 각 공정 챔버(400, 410, 420, 430, 440)는, 도 12에 도시된 바와 같이, 챔버 벽(402); 단열 부재(500); 서셉터(404); 및 기판 지지부(410)를 포함하여 구성될 수 있다. 이러한 구성을 가지는 제 4 실시 예에 따른 각 공정 챔버(400, 410, 420, 430, 440)에서 기판 지지부(410)의 제 1 기판 지지부재(412)를 제외한 다른 구성은 상술한 제 3 실시 예에 따른 각 공정 챔버(400, 410, 420, 430, 440)의 기판 지지부(410)와 동일하기 때문에 동일한 구성에 대한 설명은 상술한 설명으로 대신하기로 한다.
제 1 기판 지지부재(412)는 예열된 기판(S)의 측면 및 배면을 지지하기 위한 단턱면(412a)을 포함하는 것을 제외하고는 상술한 바와 동일하게 소정 높이를 가지도록 서셉터(404)의 가장자리를 따라 형성되어 예열된 기판(S)의 가장자리 영역을 지지한다.
단턱면(412a)은 제 1 기판 지지부재(412)에 안착되는 예열된 기판(S)이 자동적으로 얼라인될 수 있도록 한다. 또한, 단턱면(412a)은 예열된 기판(S)과 제 1 기판 지지부재(412)의 접촉 부분을 통해 예열된 기판(S)과 서셉터(404) 사이의 갭(Gap)으로 침투하는 침투 경로를 길게 함으로서 공정 가스의 침투 방지를 최대화할 수 있다.
한편, 제 1 기판 지지부재(412)는, 도 13에 도시된 바와 같이, 온도 조절 부재(416)를 더 포함하여 구성될 수 있다.
온도 조절 부재(416)는 제 1 기판 지지부재(412)의 내부에 형성되어 제 1 기판 지지부재(412)의 온도를 서셉터(404)보다 높은 온도로 유지시킴으로써 예열된 기판(S)의 냉각 속도를 최대한 지연시킨다.
한편, 상술한 제 1 내지 제 4 실시 예에 따른 각 공정 챔버(400, 410, 420, 430, 440)는 적층 구조를 가지도록 기판 반송 챔버(100)의 주위에 클러스터 형태로 배치될 수도 있다.
본 발명의 제 1 실시 예에 따른 반도체 소자의 제조장치는 각 공정 챔버(400, 410, 420, 430, 440)에서 수행되는 박막 증착 공정에 의해 기판에 형성된 박막의 계면특성을 향상시키기 위한 박막 표면처리 공정을 수행하기 위한 적어도 하나의 표면처리 챔버(미도시)를 더 포함하여 구성될 수 있다. 이때, 적어도 하나는 표면처리 챔버는 복수의 공정 챔버(400, 410, 420, 430, 440) 중에서 선택되거나 별도로 구성될 수 있다.
표면처리 챔버에서는 아르곤(Ar) 가스 또는 수소(H2) 가스를 이용한 플라즈마 공정 또는 어닐링 공정을 수행하여 기판에 증착된 박막을 표면처리함으로써 기판에 증착된 박막의 Rms 값 및 전자 이동도(Mobility)를 향상시킨다.
이와 같은, 본 발명의 제 1 실시 예에 따른 반도체 소자의 제조장치는 예열 챔버(300)에서 기판(S)을 각 공정 챔버(400, 410, 420, 430, 440)의 공정 온도보다 높은 온도를 가지도록 예열한 후, 예열된 기판(S)의 온도보다 낮은 온도로 일정하게 유지되는 공정 챔버(400, 410, 420, 430, 440)에서 예열된 기판(S)에 대한 박막 증착 공정을 수행함으로써 각 공정 챔버 내부의 오염을 최소화하여 공정 챔버의 세정 주기를 길게 연장시킬 수 있다.
구체적으로, 종래에서는 서셉터를 공정온도 이상으로 가열함으로써 공정챔버 내부의 온도가 공정가스들이 분해되어 증착될 수 있는 온도로 유지되기 때문에 증착 타켓인 기판 이외의 부분(예컨대, 공정챔버 내벽, 가스분사 수단, 서셉터, 기타)에도 박막이 증착됨으로써 공정 챔버를 자주 세정해야만 한다. 그러나, 본 발명에서는 공정챔버 내부의 온도는 상기 공정온도 보다 낮은 상태로 유지되고, 공정챔버에서 공정온도를 갖는 것은 상기 예열된 기판이기 때문에 박막 증착이 상기 기판 상에서만 이루어지고 기판 이외의 부분에서는 박막 증착이 최소화된다. 따라서, 본 발명은 종래에 비해 공정챔버의 세정 주기를 길게 연장시킬 수 있다.
또한, 본 발명의 제 1 실시 예에 따른 반도체 소자의 제조장치는 기판 지지부(410)를 이용하여 서셉터(404)로부터 소정 높이로 이격되도록 예열된 기판(S)을 지지하여 예열된 기판(S)과 서셉터(404)의 접촉 면적을 최소화함으로써 예열된 기판(S)을 냉각 속도를 최대한으로 지연시켜 박막 증착 공정의 균일도를 향상시킬 수 있다. 그리고, 본 발명의 제 1 실시 예에 따른 반도체 소자의 제조장치는 박막 증착 공정 이후에 박막 표면처리 공정을 수행함으로써 기판에 증착된 박막의 Rms 값 및 전자 이동도(Mobility)를 향상시켜 박막의 계면특성을 향상시킬 수 있다.
도 14는 본 발명의 제 2 실시 예에 따른 반도체 소자의 제조장치를 설명하기 위한 도면이다.
도 14를 참조하면, 본 발명의 제 2 실시 예에 따른 반도체 소자의 제조장치는 인-라인 형태의 배치 구조로써, 기판 반송 라인(500); 로드락 챔버(600); 적어도 하나의 예열 챔버(700); 및 복수의 공정 챔버(800, 810, 820, 830, 840, 850)를 포함하여 구성된다.
기판 반송 라인(500)은 적어도 하나의 예열 챔버(700)와 복수의 공정 챔버(800, 810, 820, 830, 840, 850)들 사이에 배치되어 기판을 반송한다. 이를 위해, 기판 반송 라인(500)은 각 챔버(600, 700, 800, 810, 820, 830, 840, 850)들간의 기판 반송을 위한 기판 반송 유닛(510)을 포함하여 구성된다.
기판 반송 유닛(510)은 기판 반송 라인(500)에 이송 가능하게 설치되어 로드락 챔버(600)에 보관된 기판을 각 챔버(700, 800, 810, 820, 830, 840, 850)로 반송하거나, 각 공정 챔버(700, 800, 810, 820, 830, 840, 850)들간의 기판 반송을 수행한다.
로드락 챔버(600)는 외부로부터 공급되는 기판을 임시 보관하기 위한 적어도 하나의 기판 보관 슬롯(미도시); 각 기판 보관 슬롯에 기판이 직접 접촉되는 것을 방지하기 위한 기판 지지부(미도시); 및 기판의 출입을 위한 도어(미도시)를 포함하여 구성된다.
적어도 하나의 예열 챔버(700)는 기판 반송 유닛(110)에 의해 반송되는 기판을 설정된 박막 증착 공정의 온도보다 높은 온도를 가지도록 예열한다. 이때, 기판의 예열 온도는 기판 반송 유닛(110)에 의해 예열 챔버(700)에서 공정 챔버(800, 810, 820, 830, 840, 850)로의 반송, 공정 챔버(800, 810, 820, 830, 840, 850)에서의 공정 시간, 공정 온도 등의 냉각 마진을 고려하여 설정될 수 있다. 예를 들어, 공정 온도가 100 ~ 400℃일 경우, 기판의 예열 온도는 공정 온도보다 20% 이상 높을 수 있다. 이와 같은, 예열 챔버(700)는 코일 히터, 램프 히터 등의 가열장치 를 이용하여 기판을 설정된 온도로 예열할 수 있다.
복수의 공정 챔버(800, 810, 820, 830, 840, 850)는 기판 반송 라인(500)을 사이에 두고 마주보도록 2열로 배치된다. 이러한, 각 공정 챔버(800, 810, 820, 830, 840, 850)는 기판 반송 유닛(510)에 의해 예열 챔버(700)에서 예열된 기판을 반송 받아 예열된 기판에 화학기상증착법을 이용한 박막 증착 공정을 수행한다. 이러한, 각 공정 챔버(800, 810, 820, 830, 840, 850)에서는 예열된 기판이 서서히 냉각되면서 박막 증착 공정이 수행된다. 이때, 예열된 기판은 일정한 온도로 유지되는 공정 챔버의 내부 온도에 의해 100 ~ 400℃ 범위로 서서히 냉각되기 때문에 박막 증착 공정시 별도의 가열장치를 통해 기판을 가열하지 않더라도 원하는 박막을 기판 상에 증착시킬 수 있다. 여기서, 박막 증착 공정은 예열된 기판 상에 ZnO 재질의 박막을 형성하는 공정이 될 수 있으나, 이에 한정되지 않고 반도체 소자, 태양전지, 액정 표시장치, 및 발광 표시장치 등의 제조방법에서 기판 상에 박막을 형성하는 공정될 수 있다.
이러한, 각 공정 챔버(800, 810, 820, 830, 840, 850)는, 도 4 내지 도 12 중 어느 하나에 도시된 바와 같이 동일하게 구성될 수 있으므로 이에 대한 설명은 상술한 설명으로 대신하기로 한다.
상술한 각 공정 챔버(800, 810, 820, 830, 840, 850)에서는 예열된 기판(S)에 대한 박막 증착 공정을 수행한 후, 아르곤(Ar) 가스 또는 수소(H2) 가스를 이용한 플라즈마 공정 또는 어닐링 공정을 수행하여 기판에 증착된 박막을 표면처리함 으로써 기판에 증착된 박막의 Rms 값 및 전자 이동도(Mobility)를 향상시킨다.
한편, 예열 챔버(700)는 각 공정 챔버(800, 810, 820, 830, 840, 850)의 공정 시간에 따라 각 열에 적어도 하나씩 배치될 수 있다.
다른 한편, 도 6에 도시된 바와 같이, 예열된 기판(S) 상에 전면 전극(1), 반도체층(2), 및 후면전극(3)을 포함하는 태양전지를 제조할 경우, 본 발명에 따른 반도체 소자의 제조장치는 예열된 기판(S) 상에 ZnO 등의 투명 재질로 이루어진 전면전극(1)을 형성하기 위한 공정 챔버(800), 전면전극(1) 상에 P형 반도체층을 형성하기 위한 공정 챔버(810), P형 반도체층 상에 I형 반도체층을 형성하기 위한 공정 챔버(820), I형 반도체층 상에 N형 반도체층을 형성하기 위한 공정 챔버(830), N형 반도체층 상에 후면 전극을 형성하기 위한 공정 챔버(840)를 포함하여 구성되고, 각 공정 챔버(800, 810, 820, 830, 840, 850)는 기판 반송 챔버(100)에 인접하도록 인-라인 형태로 배치될 수 있다.
본 발명의 제 2 실시 예에 따른 반도체 소자의 제조장치는 각 공정 챔버(800, 810, 820, 830, 840, 850)에서 박막 증착 공정이 완료된 기판에 대한 표면처리 공정을 수행하기 위한 적어도 하나의 표면처리 챔버(미도시)를 더 포함하여 구성될 수 있다. 이때, 적어도 하나의 표면처리 챔버는 복수의 공정 챔버(800, 810, 820, 830, 840, 850) 중에서 선택되거나 별도로 구성될 수 있다.
표면처리 챔버에서는 아르곤(Ar) 가스 또는 수소(H2) 가스를 이용한 플라즈마 공정 또는 어닐링 공정을 수행하여 기판에 증착된 박막을 표면처리함으로써 기 판에 증착된 박막의 Rms 값 및 전자 이동도(Mobility)를 향상시킨다.
이와 같은, 본 발명의 제 2 실시 예에 따른 반도체 소자의 제조장치는 예열 챔버(700)에서 기판(S)을 각 공정 챔버(800, 810, 820, 830, 840, 850)의 공정 온도보다 높은 온도를 가지도록 예열한 후, 예열된 기판(S)의 온도보다 낮은 온도로 일정하게 유지되는 공정 챔버(800, 810, 820, 830, 840, 850)에서 예열된 기판(S)에 대한 박막 증착 공정을 수행함으로써 각 공정 챔버 내부의 오염을 최소화하여 공정 챔버의 세정 주기를 길게 연장시킬 수 있다.
또한, 본 발명의 제 2 실시 예에 따른 반도체 소자의 제조장치는 기판 지지부(410)를 이용하여 서셉터(404)로부터 소정 높이로 이격되도록 예열된 기판(S)을 지지하여 예열된 기판(S)과 서셉터(404)의 접촉 면적을 최소화함으로써 예열된 기판(S)을 냉각 속도를 최대한으로 지연시켜 박막 증착 공정의 균일도를 향상시킬 수 있다. 그리고, 본 발명의 제 2 실시 예에 따른 반도체 소자의 제조장치는 박막 증착 공정 이후에 표면처리 공정을 수행함으로써 기판에 증착된 박막의 Rms 값 및 전자 이동도(Mobility)를 향상시켜 박막의 계면특성을 향상시킬 수 있다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
도 1은 본 발명의 실시 예에 따른 반도체 소자의 제조방법을 단계적으로 설명하기 위한 순서도이다.
도 2a 및 도 2b는 도 1에 도시된 표면처리 공정의 전후에 대한 기판에 형성된 박막을 설명하기 위한 도면이다.
도 3은 도 1에 도시된 표면처리 공정의 전후에 대한 기판에 형성된 박막의 전자 이동도를 설명하기 위한 도면이다.
도 4는 공정 챔버의 온도에 따른 박막의 증착률을 설명하기 위한 그래프이다.
도 5는 본 발명의 제 1 실시 예에 따른 반도체 소자의 제조장치를 설명하기 위한 도면이다.
도 6은 도 5에 도시된 반도체 소자의 제조장치에 의해 제조되는 태양전지를 설명하기 위한 도면이다.
도 7은 본 발명의 제 1 실시 예에 따른 공정 챔버를 설명하기 위한 도면이다.
도 8은 본 발명의 제 2 실시 예에 따른 공정 챔버를 설명하기 위한 도면이다.
도 9는 본 발명의 제 3 실시 예에 따른 공정 챔버를 설명하기 위한 도면이다.
도 10은 도 8에 도시된 제 1 실시 예에 따른 기판 지지부를 설명하기 위한 도면이다.
도 11은 도 8에 도시된 제 2 실시 예에 따른 기판 지지부를 설명하기 위한 도면이다.
도 12는 본 발명의 제 4 실시 예에 따른 공정 챔버를 설명하기 위한 도면이다.
도 13은 본 발명의 제 5 실시 예에 따른 공정 챔버를 설명하기 위한 도면이다.
도 14는 본 발명의 제 2 실시 예에 따른 반도체 소자의 제조장치를 설명하기 위한 도면이다.
< 도면의 주요 부분에 대한 부호설명 >
S: 예열된 기판 100: 기판 반송 챔버
110: 기판 반송 유닛 200: 로드락 챔버
300: 예열 챔버 400: 공정 챔버
404: 서셉터 406: 도어
408: 단열 부재 410: 기판 지지부
412: 제 1 기판 지지부재 414: 제 2 기판 지지부재

Claims (20)

  1. 기판을 예열하는 단계;
    상기 예열된 기판을 공정 챔버로 반송하는 단계; 및
    상기 예열된 기판 상에 박막을 형성하는 단계를 포함하며,
    상기 예열된 기판은 상기 공정 챔버에서 수행되는 박막 형성시의 공정 온도보다 높은 온도로 예열되고,
    상기 예열된 기판을 공정 챔버로 반송하는 단계에서, 상기 예열된 기판은 서셉터에 설치된 기판 지지부에 의해 상기 서셉터의 상면으로부터 소정 높이로 이격되도록 안착되는 것을 특징으로 하는 반도체 소자의 제조방법.
  2. 제 1 항에 있어서,
    상기 공정 챔버의 내부는 상기 예열된 기판의 온도보다 낮은 온도로 유지되는 것을 특징으로 하는 반도체 소자의 제조방법.
  3. 기판을 예열하는 단계;
    상기 예열된 기판을 공정 챔버로 반송하는 단계; 및
    상기 예열된 기판 상에 박막을 형성하는 단계를 포함하며,
    상기 공정 챔버의 내부는 상기 예열된 기판의 온도보다 낮은 온도로 유지되고,
    상기 예열된 기판을 공정 챔버로 반송하는 단계에서, 상기 예열된 기판은 서셉터에 설치된 기판 지지부에 의해 상기 서셉터의 상면으로부터 소정 높이로 이격되도록 안착되는 것을 특징으로 하는 반도체 소자의 제조방법.
  4. 제 1 항 또는 제 3 항에 있어서,
    상기 공정 챔버는 화학기상증착법을 이용하여 상기 예열된 기판에 상기 박막 을 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  5. 제 1 항 또는 제 3 항에 있어서,
    상기 공정 챔버에서 상기 박막의 형성 공정이 완료되면, 상기 기판에 형성된 박막의 계면 특성을 향상시키기 위하여 표면처리 챔버에서 플라즈마 공정 또는 어닐링 공정을 통해 상기 기판에 형성된 박막의 표면처리를 수행하는 단계를 더 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 제조방법.
  6. 제 5 항에 있어서,
    상기 박막은 산화아연(ZnO) 재질로 형성되고,
    상기 기판에 형성된 박막의 표면처리를 수행하는 단계는 아르곤(Ar) 또는 수소(H2)를 이용하여 수행하는 것을 특징으로 하는 반도체 소자의 제조방법.
  7. 삭제
  8. 기판을 예열하는 예열 챔버;
    상기 예열된 기판을 공정 챔버로 반송하는 기판 반송 유닛; 및
    상기 예열된 기판 상에 박막을 형성하는 공정 챔버를 포함하며,
    상기 예열 챔버는 상기 공정 챔버에서 수행되는 박막 형성시의 공정 온도보다 높은 온도를 가지도록 상기 기판을 예열하고,
    상기 공정 챔버는 서셉터, 및 상기 서셉터에 소정 높이를 가지도록 설치되어 상기 예열된 기판을 지지하는 기판 지지부를 포함하는 것을 특징으로 하는 반도체 소자의 제조장치.
  9. 제 8 항에 있어서,
    상기 공정 챔버의 내부는 상기 예열된 기판의 온도보다 낮은 온도로 유지되는 것을 특징으로 하는 반도체 소자의 제조장치.
  10. 기판을 예열하는 예열 챔버;
    상기 예열된 기판을 공정 챔버로 반송하는 기판 반송 유닛; 및
    상기 예열된 기판 상에 박막을 형성하는 공정 챔버를 포함하며,
    상기 공정 챔버의 내부는 상기 예열된 기판의 온도보다 낮은 온도로 유지되고,
    상기 공정 챔버는 서셉터, 및 상기 서셉터에 소정 높이를 가지도록 설치되어 상기 예열된 기판을 지지하는 기판 지지부를 포함하는 것을 특징으로 하는 반도체 소자의 제조장치.
  11. 삭제
  12. 삭제
  13. 제 8 항 또는 제 10 항에 있어서,
    상기 기판 지지부는,
    상기 서셉터의 가장자리를 따라 설치되어 상기 예열된 기판의 가장자리 영역을 지지하는 제 1 기판 지지부재; 및
    상기 서셉터의 중심 영역에 설치되어 상기 예열된 기판의 중심 영역을 지지하는 적어도 하나의 제 2 기판 지지부재를 포함하여 구성되는 것을 특징으로 하는 반도체 소자의 제조장치.
  14. 제 13 항에 있어서,
    상기 제 1 및 제 2 기판 지지부재는 내열성 플라스틱, 내열성 폴리머, 석영, 및 금속 중 어느 하나 재질로 이루어지는 것을 특징으로 하는 반도체 소자의 제조장치.
  15. 제 13 항에 있어서,
    상기 제 1 기판 지지부재는 소정 길이를 가지도록 복수의 서브 지지부재로 분할되고, 인접한 서브 지지부재의 결합부는 서로 엇갈리는 구조의 단면을 가지는 것을 특징으로 하는 반도체 소자의 제조장치.
  16. 제 13 항에 있어서,
    상기 제 1 기판 지지부재는 상기 예열된 기판의 배면 및 측면을 지지하는 단턱면을 포함하여 구성되는 것을 특징으로 하는 반도체 소자의 제조장치.
  17. 제 8 항 또는 제 10 항에 있어서,
    상기 공정 챔버는 화학기상증착법을 이용하여 상기 예열된 기판에 상기 박막을 형성하는 것을 특징으로 하는 반도체 소자의 제조장치.
  18. 제 8 항 또는 제 10 항에 있어서,
    상기 공정 챔버의 챔버 벽 내부에는 상기 공정 챔버의 내부 온도를 일정하게 유지시키기 위한 단열 부재가 설치된 것을 특징으로 하는 반도체 소자의 제조장치.
  19. 제 8 항 또는 제 10 항에 있어서,
    상기 기판에 형성된 박막의 계면 특성을 향상시키기 위해 플라즈마 공정 또는 어닐링 공정을 통해 상기 기판에 형성된 박막의 표면처리를 수행하는 표면처리 챔버를 더 포함하여 구성되는 것을 특징으로 하는 반도체 소자의 제조장치.
  20. 제 19 항에 있어서,
    상기 박막은 산화아연(ZnO) 재질로 형성되고, 상기 표면처리 챔버는 아르곤(Ar) 또는 수소(H2)를 이용하여 상기 플라즈마 공정 또는 어닐링 공정을 수행하는 것을 특징으로 하는 반도체 소자의 제조장치.
KR1020090108069A 2008-12-18 2009-11-10 반도체 소자의 제조방법 및 제조장치 KR101612502B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW098141259A TWI492305B (zh) 2008-12-18 2009-12-02 製造半導體裝置之方法及設備
US12/635,672 US8110435B2 (en) 2008-12-18 2009-12-10 Method and apparatus for manufacturing semiconductor device
CN200910260384.XA CN101752223B (zh) 2008-12-18 2009-12-17 制造半导体器件的方法及装置
US13/343,248 US8476108B2 (en) 2008-12-18 2012-01-04 Method and apparatus for manufacturing semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020080129158 2008-12-18
KR20080129158 2008-12-18

Publications (2)

Publication Number Publication Date
KR20100070984A KR20100070984A (ko) 2010-06-28
KR101612502B1 true KR101612502B1 (ko) 2016-04-14

Family

ID=42368645

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090108069A KR101612502B1 (ko) 2008-12-18 2009-11-10 반도체 소자의 제조방법 및 제조장치

Country Status (3)

Country Link
KR (1) KR101612502B1 (ko)
CN (1) CN101752223B (ko)
TW (1) TWI492305B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6503280B2 (ja) * 2015-11-12 2019-04-17 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置
US10861731B2 (en) * 2017-01-19 2020-12-08 Axcelis Technologies, Inc. Radiant heating presoak
CN107164745A (zh) * 2017-05-11 2017-09-15 湖南红太阳光电科技有限公司 一种晶体硅硅片蒸镀减反射膜的方法
CN107634017A (zh) * 2017-08-24 2018-01-26 德淮半导体有限公司 晶圆退火装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070020903A1 (en) 2005-07-19 2007-01-25 Applied Materials, Inc. Hybrid PVD-CVD system

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5994156A (en) * 1997-09-12 1999-11-30 Sharp Laboratories Of America, Inc. Method of making gate and source lines in TFT LCD panels using pure aluminum metal
JP4086967B2 (ja) * 1998-06-18 2008-05-14 日本碍子株式会社 静電チャックのパーティクル発生低減方法及び半導体製造装置
JP4222707B2 (ja) * 2000-03-24 2009-02-12 東京エレクトロン株式会社 プラズマ処理装置及び方法、ガス供給リング及び誘電体
US20030209326A1 (en) * 2002-05-07 2003-11-13 Mattson Technology, Inc. Process and system for heating semiconductor substrates in a processing chamber containing a susceptor
US20050229849A1 (en) * 2004-02-13 2005-10-20 Applied Materials, Inc. High productivity plasma processing chamber
JP4795899B2 (ja) * 2006-08-31 2011-10-19 東京エレクトロン株式会社 基板載置機構および基板受け渡し方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070020903A1 (en) 2005-07-19 2007-01-25 Applied Materials, Inc. Hybrid PVD-CVD system

Also Published As

Publication number Publication date
CN101752223B (zh) 2014-08-27
KR20100070984A (ko) 2010-06-28
TW201025455A (en) 2010-07-01
CN101752223A (zh) 2010-06-23
TWI492305B (zh) 2015-07-11

Similar Documents

Publication Publication Date Title
RU2471015C2 (ru) Вакуумная установка для нанесения покрытий
KR200496202Y1 (ko) 기판을 처리하기 위한 방법 및 장치
KR101612502B1 (ko) 반도체 소자의 제조방법 및 제조장치
JP2010534940A (ja) 薄膜ソーラー製造中に基板温度を制御する装置及び方法
US20090023241A1 (en) Clean rate improvement by pressure controlled remote plasma source
US8361549B2 (en) Power loading substrates to reduce particle contamination
TWI488313B (zh) 用於大規模處理覆蓋玻璃基板的基於ｃｉｓ和／或ｃｉｇｓ的薄膜的熱管理和方法
TWI521729B (zh) 用於製造銅銦二硒化物半導體薄膜的方法
US8476108B2 (en) Method and apparatus for manufacturing semiconductor device
JP2004193396A (ja) 半導体デバイスの製造方法
KR101354600B1 (ko) 개선된 보트, 및 이를 구비한 기판 열처리 챔버 및 기판 열처리 장치
JP2008294217A (ja) 気相成長装置及び気相成長方法
JP2008235393A (ja) 成膜装置及び成膜方法
KR20140003856U (ko) 웨이퍼에 균일한 열전도가 가능한 서셉터를 구비하는 증착 장치
KR20120053155A (ko) 트레이와 이를 이용한 기판 처리 장치, 및 트레이의 제조 방법
KR101167989B1 (ko) 기판 처리 장치
JP2007134518A (ja) 熱処理装置
JP2009299173A (ja) 真空装置
TW202039921A (zh) 成長摻雜iv族材料的方法
JP2013187314A (ja) インライン型プラズマｃｖｄ装置
KR20130102255A (ko) 기판 트레이 및 이를 포함하는 기판 처리 장치
TWI523119B (zh) 用於薄膜光伏材料的硒化的自清潔大規模方法和熔爐系統
JP2002361159A (ja) ウェット枚葉処理装置
KR20130066865A (ko) 기판처리장치의 트레이 구조
US20200283901A1 (en) System and method for gas phase deposition

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190328

Year of fee payment: 4