CN101752223B - 制造半导体器件的方法及装置 - Google Patents

制造半导体器件的方法及装置 Download PDF

Info

Publication number
CN101752223B
CN101752223B CN200910260384.XA CN200910260384A CN101752223B CN 101752223 B CN101752223 B CN 101752223B CN 200910260384 A CN200910260384 A CN 200910260384A CN 101752223 B CN101752223 B CN 101752223B
Authority
CN
China
Prior art keywords
substrate
preheating
film
processing room
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200910260384.XA
Other languages
English (en)
Other versions
CN101752223A (zh
Inventor
朴商基
黃成龙
赵根泰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jusung Engineering Co Ltd
Original Assignee
Jusung Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jusung Engineering Co Ltd filed Critical Jusung Engineering Co Ltd
Publication of CN101752223A publication Critical patent/CN101752223A/zh
Application granted granted Critical
Publication of CN101752223B publication Critical patent/CN101752223B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/46—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate

Landscapes

  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明公开一种制造半导体器件的方法和装置，其能够实现对加工室清洁周期的延长，所述方法包括：预加热衬底；将所述经预热的衬底放置于设置在基座中的衬底支撑单元上，同时将所述经预热的衬底保持在距离设置于加工室内的所述基座的上表面预定的高度上；以及在所述经预热的衬底上形成薄膜，其中所述经预热的衬底的温度高于在所述加工室内形成薄膜的加工温度。

Description

制造半导体器件的方法及装置
相关专利的交叉引用
本申请要求于2008年12月18号提交的韩国专利申请No.P2008-0129158和于2009年11月10号提交的韩国专利申请No.P2009-0108069的权益，通过引用将其包含于此，如同在本文中完全阐述。
技术领域
本发明涉及制造半导体器件的方法及装置，并且更具体地，涉及制造半导体的方法及装置，其能够实现对加工室的清洗周期的延长。
背景技术
一般地，半导体器件、太阳能电池、液晶显示器，以及发光显示器都是通过包括薄膜沉积过程、光刻过程、刻蚀过程以及扩散过程在内的半导体制造步骤来制造的。
薄膜沉积过程可使用PVD(physical vapor deposition，物理气相沉积)或CVD(chemical vapor deposition，化学气相沉积)方法。近年来，CVD方法由于其薄膜的覆盖率优异、均匀性高和产率高的优良沉积特征而被主要使用。
就CVD方法来说，气态组份材料首先被供给到加工室内，然后所需的薄膜通过化学反应被沉积在衬底(或晶片)上。CVD方法可主要分为低压化学气相沉积(LPCVD)、常压化学气相沉积(APCVD)、低温化学气相沉积(LTCVD)、PECVD(Plasma Enhanced Chemical Vapor Deposition，等离子体增强化学气相沉积)以及MOCVD(Metal Organic Chemical VaporDeposition，有机金属化学气相沉积)。例如，MOCVD使用高温分解反应，以便在衬底上沉积薄膜。
用于使用CVD方法的薄膜沉积过程的加工室设置有：基座，用于支撑衬底；加热器，用于加热衬底，所述加热器设置于基座内，以便加速薄膜沉积过程。为了将衬底的温度升高到加工温度，加热器将基座加热至比衬底温度高的预定温度。
在具有上述结构的加工室中，首先由加热器加热基座，然后通过基座的热量将衬底加热至加工温度，由此进行相应的薄膜沉积过程，以在衬底上形成所需的薄膜。
使用根据现有技术的CVD方法进行薄膜沉积过程时，通过基座热量或组份气体的高温分解反应所产生的能量要沉积在衬底上的薄膜材料，可能会沉积在不理想的部分上，也可能沉积在如衬底的目标部分上，其中，不理想的部分相当于加工室的内壁，以及基座上除了衬底占据的部分之外的的上表面和/或侧面。
因此，需要周期性地清洁加工室的内部。近来，使用清洗气的干洗方法被广泛地应用起来。然而，由于加工室的内部不能只使用干洗方法清洁，因此在工人拆开加工室之后，必须另外使用湿洗方法完全清洗加工室内部。
然而，如果使用湿洗方法清洗加工室内部，就必须关闭包括加工室在内的待清洗的装置。另外，完成湿洗方法后，必须使用泵吸步骤，以便从加工室中去除在清洗过程中产生的湿气以及杂质，然后进行提供稳定加工温度的稳定化步骤，并且该温度必须应用于加工室。而且，不可避免地要通过对替代衬底(dummy substrate)使用虚拟沉积过程来进行检测薄膜均匀性和颗粒污染级别的步骤，这导致时间的浪费和产率的降低。因此，需要能够延长湿洗周期的方法和装置。
发明内容
因此，本发明涉及一种制造半导体器件的方法和装置，基本上避免了由于现有技术的限制和不足造成的一个或多个问题。
本发明的一个目的是提供一种制造半导体器件的方法和装置，其能够实现加工室清洗周期的延长。
本发明的另一个目的是提供一种制造半导体器件的方法和装置，其能够实现加工室清洗周期的延长，以及改善形成于衬底上的薄膜的界面性能。
本发明的其它优点、目的和功能将会在下面的描述中部分地提出，并且对于本领域的具有普通技术的人员来说，部分的所述其它优点、目的和功能通过分析下文是显而易见的，或者可以通过实施本发明而了解。本发明的目的以及其他优点可通过书面说明书及其权利要求以及附图中特别指出的结构实现并获得。
为了实现这些目的以及其他的优点并且与本发明的目的相一致，如在此具体地和概括地描述的，提供一种半导体器件的制造方法，包括：预加热衬底；将所述经预热的衬底放置在设置于基座中的衬底支撑单元上，同时，将所述经预热的衬底保持在距离设置于加工室内的所述基座上表面预定的高度上；以及在所述经预热的衬底上形成薄膜，其中，所述经预热的衬底的温度高于用于在所述加工室内形成薄膜的加工温度。
本发明的另一个方面是提供一种半导体器件的制造方法，包括：预加热衬底；将所述经预热的衬底放置在设置于基座中的衬底支撑单元上，同时，将所述经预热的衬底保持在距离设置于加工室内的所述基座上表面预定的高度上；以及在所述经预热的衬底上形成薄膜，其中，所述加工室的内部温度保持在低于经预热的衬底温度的预定温度上。
本发明的另一个方面是提供一种半导体器件的制造装置，包括：加工室，用于薄膜形成过程；预热室，用于预加热衬底，以便所述经预热的衬底的温度高于所述加工室内用于薄膜形成过程的加工温度；以及衬底转移单元，用于将所述经预热的衬底转移到所述加工室，其中，所述加工室包括：基座；以及衬底支撑单元，设置于距离所述基座预定的高度上，用于支撑由所述衬底转移单元转移的所述经预热的衬底，同时将所述经预热的衬底保持在距离所述基座的上表面预定的高度上。
本发明的另一个方面是提供一种半导体器件的制造装置，包括：预热室，用于预加热衬底；衬底转移单元，用于将所述经预热的衬底转移到加工室；以及加工室，将其温度保持低于所述经预热的衬底的温度，用以在由所述衬底转移单元转移的所述经预热的衬底上形成薄膜，其中，所述加工室包括：基座；以及衬底支撑单元，其被设置在距离所述基座预定的高度上，用于支撑由所述衬底转移单元转移的所述经预热的衬底，同时将所述经预热的衬底保持在距离所述基座的上表面预定的高度上。
应当理解，本发明前面提到的概括描述以及下面的详细描述都是示范的和说明性的，并且旨在提供所主张的本发明的更进一步的说明。
附图说明
所包括的附图用于提供本发明的进一步理解，包括在本申请中且构成本申请的一部分，其示出了本发明的实施例，并与说明书一起用来解释本发明的原理。附图中：
图1是示出根据本发明的实施例的半导体器件制造方法的流程图；
图2A和2B示出了在图1中说明的表面处理过程之前/后形成于衬底上的薄膜；
图3示出了在图1中说明的表面处理过程之前/后形成于衬底上的薄膜中的电子迁移率；
图4是说明薄膜的沉积率取决于加工室的温度的图表；
图5示出了根据本发明的第一实施例的制造半导体器件的装置；
图6示出了由图5中示出的装置制造的太阳能电池；
图7示出了根据本发明的第一实施例的加工室；
图8示出了根据本发明的第二实施例的加工室；
图9示出了根据本发明的第三实施例的加工室；
图10示出了根据本发明的第一实施例的衬底支撑单元，所述衬底支撑单元包括在本发明的加工室内；
图11示出了根据本发明的第二实施例的衬底支撑单元，所述衬底支撑单元包括在本发明的加工室内；
图12示出了根据本发明的第四实施例的加工室；
图13示出了根据本发明的第五实施例的加工室；以及
图14示出了根据本发明的第二实施例的制造半导体器件的装置。
具体实施方式
下面将详细描述本发明的优选实施例，其实例在附图中示出。在任何可能的情况下，所有附图中采用相同的附图标记表示相同或相似的部件。
下文中，将参考附图描述根据本发明的制造半导体器件的方法和装置。
图1是示出根据本发明的实施例的半导体器件制造方法的流程图。
下面将参考图1对根据本发明的实施例的半导体器件的制造方法进行描述。
首先，将衬底装载入预热室中(S100)。衬底可以是用于制造平板显示器件或太阳能电池的玻璃衬底；或者可以是用于制造半导体器件的半导体晶片。
然后，将装载入预热室的衬底预加热至预定的温度，该温度必须高于薄膜沉积过程的温度(S110)。在这种情况下，确定衬底的预热温度要考虑到衬底转移过程的冷却下限，和加工时间以及加工室的温度。例如，如果加工温度在100～400℃，那么衬底的预热温度可以比加工温度高20％。
将经预热的衬底转移到加工室，然后放置在加工室的基座上(S120)。在这种情况下，加工室的内部温度可以被设置为在常温和衬底的预热温度之间的范围内。
经预热的衬底可以放置在基座的上表面；或经预热的衬底可以设置在距离基座上表面预定的高度上，并由设置在基座中的衬底支撑单元支撑。
当经预热的衬底放置在加工室内的基座上表面上时，可以进行使用PECVD或MOCVD的薄膜沉积过程，以便所需的薄膜被沉积在经预热的衬底上(S130)。在经预热的衬底在加工室内被缓慢地冷却的情况下，进行薄膜沉积过程。此时，经预热的衬底被加工室的内部温度缓慢地冷却至100～400℃，由此所需的薄膜沉积在衬底上，而不需要用设置在基座中的加热装置额外地加热衬底。对于上述的薄膜沉积过程，氧化锌(ZnO)薄膜沉积在经预热的衬底上，但不仅限于此。上述的薄膜沉积过程可以是在制造半导体器件、太阳能电池、液晶显示器、发光显示器等的方法中，用于在衬底上形成所需的薄膜中的任何一种过程。
当上述的薄膜沉积过程完成时，将其上淀积有薄膜的衬底从加工室上卸载到外部(S140)。
根据本发明的实施例的用于制造半导体器件的方法可包括附加的用于改善沉积在衬底上的薄膜的界面性能的薄膜表面处理过程(S150)。
在将从加工室卸载的衬底装载到表面处理过程室内之后，用等离子体或使用氩(Ar)或氢气(H2)的退火过程来处理沉积在衬底上的薄膜的表面，从而降低沉积在衬底上的薄膜的均方根(Rms)值，并提高沉积在衬底上的薄膜中的电子迁移率。在这种情况下，除了用于上述薄膜沉积过程的衬底之外，不必要地沉积在加工室的内表面的微粒或薄膜可以通过上述薄膜表面处理过程来去除。可以省略上述薄膜表面处理过程。
例如，如图2A所示，如果在通过薄膜沉积过程形成氧化锌(ZnO)薄膜之后进行上述薄膜表面处理过程，那么形成于衬底上的ZnO薄膜具有如图2B所示的结构，以改善界面性能。
当从形成于衬底上的薄膜的AFM(Atomic force microscopy，原子力显微镜)数据中，比较薄膜表面处理过程之前的Rms值和薄膜表面处理过程之后的Rms值时，薄膜处理过程之前的Rms值为51.786nm，而薄膜处理过程之后的Rms值为48.664nm。因此，上述的薄膜处理过程能够改善形成于衬底上的薄膜的界面性能，由此如上所示地降低了Rms值。
当通过使用霍尔测量法(hall measurement method)，对形成于衬底上的薄膜比较薄膜表面处理过程之前的电子迁移率和薄膜表面处理过程之后的电子迁移率时，如图3所示，薄膜表面处理过程之前的电子迁移率为30.47cm2/V.sec，而薄膜表面处理过程之后的电子迁移率为41.50cm2/V.sec。因此，上述的薄膜表面处理过程能够提高形成于衬底上的薄膜中的电子迁移率。
在根据本发明的实施例的用于半导体器件的制造方法中，在衬底被放置在加工室外面时，将衬底预热至预定的温度以高于加工温度；将经预热的衬底转移到加工室；以及随后对经预热的衬底应用薄膜沉积过程。因此，通过最小化加工室内，即加工室的内侧壁以及基座上除了衬底占据的其他部分之外的上表面和/或侧面，的污染，延长在湿洗或干洗方法中加工室的清洗周期。例如，当加工室的温度为120～250℃时，在除了用于薄膜沉积过程的衬底之外，在加工室的内表面上的薄膜沉积速度大大增加，如图4所示。根据本发明，当在加工室内部的温度被恒定地保持在120℃或更低的情况下，将薄膜沉积过程应用于经预热的衬底而不用额外地加热衬底时，所需的薄膜沉积在衬底上，并且由于在加工室的内表面上最小化的沉积速度，使得加工室的清洗周期延长。
图5示出了根据本发明的第一实施例的用于制造半导体器件的装置。
参考图5，根据本发明的第一实施例的用于制造半导体器件的装置具有簇型排列结构，其包括衬底转移室100、装载锁定室200、预热室300，以及多个加工室400、410、420、430和440。
衬底转移室100位于被各个室包围的中心部分，其中，衬底转移室100将衬底转移给各个室。为此，衬底转移室100包括用于将衬底转移给各个室的衬底转移单元110。衬底转移室100被装载锁定室200、预热室300以及多个加工室400、410、420、430和440包围。
装载锁定室200包括：至少一个衬底存放槽(未示出)，用于在其中暂时存放由外部提供的衬底；衬底支撑单元(未示出)，用于防止衬底与每个衬底存放槽直接接触；以及门(未示出)，用于通过所述门来装载和卸载衬底。
预热室300被设置用于预热由衬底转移单元110转移的衬底，以便衬底的温度变得高于薄膜沉积过程的温度。在这种情况下，确定衬底的预热温度要考虑到由衬底转移单元110，从预热室300到加工室400、410、420、430以及440的衬底转移过程的冷却下限，以及在加工室400、410、420、430和440内的加工时间和温度。例如，如果加工温度在100～400℃，那么预热室300可以按照衬底的预热温度高于加工温度20％的方式设置。预热室300可通过使用诸如盘管加热器或灯加热器的加热装置将衬底预热至预定的温度。
装载锁定室200和预热室300可以被依次设置。也就是，预热室300可以被布置在装载锁定室200上。
每个加工室400、410、420、430和440容纳由预热室300预热和由衬底转移单元110转移的衬底；并且将使用CVD方法的薄膜沉积过程应用于经预热的衬底。在经预热的衬底在每个加工室400、410、420、430和440内被缓慢地冷却的情况下，进行薄膜沉积过程。在这种情况下，经预热的衬底被加工室内恒定地保持的温度缓慢地冷却至100～400℃。即使没有通过使用附加的加热装置将衬底加热用于薄膜沉积过程，所需的薄膜也能够沉积在衬底上。对于上述的薄膜沉积过程，氧化锌(ZnO)薄膜沉积在经预热的衬底上，但不仅限于此。上述的薄膜沉积过程可以是在制造半导体器件、太阳能电池、液晶显示器、发光显示器等的方法中，用于在衬底上形成所需的薄膜中的任何一种过程。
例如，如图6所示，如果制造包括在经预热的衬底(S)上的前电极1、半导体层2和后电极3的太阳能电池，根据本发明的制造半导体器件的装置可包括：预热室400，用于在经预热的衬底(S)上形成例如ZnO的透明材料的前电极1；加工室410，用于在前电极1上形成P-型半导体层；加工室420，用于在P-型半导体层上形成I-型半导体层；加工室430，用于在I-型半导体层上形成N-型半导体层；以及加工室440，用于在N-型半导体层上形成后电极3，其中，各个加工室400、410、420、430和440可以被设置在包围衬底转移室100的簇型排列中。
如图7所示，根据本发明的第一实施例的加工室400、410、420、430和440中的每一个可包括室壁402和基座404.
室壁402被布置成与衬底转移室100相通，并且室壁402准备作为用于薄膜沉积过程的反应空间。另外，室壁402的一侧设置有门406，以便可以容易地经过门406将衬底装载到每个加工室中或从每个加工室中卸载衬底。
而且，设置在室壁402内的隔热构件403能够使反应空间恒温。因此加工室400、410、420、430和440中的每一个的内部温度通过设置在室壁402内的隔热构件408被恒定地保持在低于经预热的衬底(S)的温度。
基座404被驱动装置(未示出)升高，并且升高的基座404支撑由衬底转移单元110通过门406装载的经预热的衬底(S)。此时，基座404可设置有加热装置，所述加热装置将基座404的温度恒定地保持与加工室的内部温度一致。加热装置可以是加热盘或加热管。同时，由于经预热的衬底(S)放置在基座404上，因此基座404可以不包括附加的用于加热衬底(S)的加热装置。
如图8所示，根据本发明的第二实施例的加工室400、410、420、430和440中每一个可包括室壁402、隔热构件403以及基座404。
室壁402被布置成与衬底转移室100相通，并且室壁402准备作为用于薄膜沉积过程的反应空间。另外，在室壁402的一侧设置有门406，以便可以容易地经过门406将衬底装载到每个加工室中或从每个加工室卸载衬底。
隔热构件403设置在室壁402内，以便加工室400、410、420、430和440中每一个的内部温度被恒定地保持在常温和经预热的衬底(S)的温度之间的范围内。同时，隔热构件403可以是加热盘或加热管。
基座404被驱动装置(未示出)升高，并且升高的基座404支撑由衬底转移单元110通过门406装载的经预热的衬底(S)。此时，基座404可设置有加热装置，所述加热装置将基座404的温度恒定地保持与加工室的内部温度一致。加热装置可以是加热盘或加热管。同时，由于经预热的衬底(S)放置在基座404上，因此基座404可以不包括附加的用于加热衬底(S)的加热装置。
如图9所示，根据本发明的第三实施例的加工室400、410、420、430和440中每一个可包括室壁402、隔热构件403、基座404，以及衬底支撑单元405。
室壁402被布置成与衬底转移室100相通，并且室壁402准备作为用于薄膜沉积过程的反应空间。另外，室壁402的一侧设置有门406，以便可以容易地经过门406将衬底装载到每个加工室中或从每个加工室卸载衬底。
隔热构件403设置在室壁402内，以便加工室400、410、420、430和440中每一个的内部温度被恒定地保持在常温和经预热的衬底(S)的温度之间的范围内。此时，隔热构件403可以是加热盘或加热管。
基座404被驱动装置(未示出)升高。此时，基座404可设置有加热装置，所述加热装置将基座404的温度恒定地保持与加工室的内部温度一致。加热装置可以是加热盘或加热管。同时，由于经预热的衬底(S)放置在基座404上，基座404可以不包括附加的用于加热衬底(S)的加热装置。
具有预定高度的衬底支撑单元405设置在基座404上；并且，衬底支撑单元405支撑由衬底转移单元110通过门406装载的经预热的衬底(S)。在经预热的衬底(S)由衬底支撑单元405支撑于距离基座404预定的高度上的情况下，在基座404和经预热的衬底(S)之间产生相当于该预定高度的间隙。因此，衬底支撑单元405能够最小化从经预热的衬底(S)到基座404的热传递路径，以便最大化地减缓经预热的衬底(S)的冷却速度，由此使得薄膜沉积过程的均匀性高。
为此，衬底支撑单元405可包括第一衬底支撑构件405a，用于支撑经预热的衬底(S)的边缘；以及第二衬底支撑构件405b，用于支撑经预热的衬底(S)的中心。
具有预定高度的第一衬底支撑构件405a沿着基座404的边缘设置，由此支撑经预热的衬底(S)的边缘。此时，第一衬底支撑构件405a可以由热传导性低于基座404的材料形成。例如，第一衬底支撑构件405a可由耐热塑料、耐热聚合物、石英或金属(例如不锈钢、铝、陶瓷等等)形成。
如图10所示，具有预定高度和宽度的第一衬底支撑构件405a，其作为一体形成，可被沿着基座404的边缘设置。因此，具有上述结构的第一衬底支撑构件405a防止提供到加工室400、410、420、430和440中每一个的内部的组份气体渗透过经预热的衬底(S)和基座404之间的间隙。
而且，如图11所示，具有预定宽度和高度的第一衬底支撑构件405a可以被分为多个沿基座404的边缘设置的子支撑构件。在这种情况下，每一个子支撑构件都具有适合与相邻的子支撑构件啮合的横截面(405c)。也就是，子支撑构件互相啮合，如图11所示。这种啮合结构能够延伸通过经预热的衬底(S)和基座404之间的间隔，提供到加工室400、410、420、430和440中每一个的内部的组份气体的渗透路径，以便能够最大化防止组份气体渗透的效率。
具有预定高度的第二衬底支撑构件405b设置在基座404的中心，由此支撑经预热的衬底(S)的中心。为了最小化经预热的衬底(S)和第二衬底支撑构件405b之间的接触面积，第二衬底支撑构件405b可具有不平整(或弧形)的上表面。第二衬底支撑构件405b由与第一衬底支撑构件405a相同的材料形成。
如图12所示，根据本发明的第四实施例的加工室400、410、420、430和440中的每一个可包括室壁402、绝热构件403、基座404，以及衬底支撑单元405。除了包括在衬底支撑单元405中的第一衬底支撑构件405a外，根据本发明的第四实施例的加工室400、410、420、430和440中的每一个都与根据本发明第三实施例的每个加工室的结构相同，由此省略对于相同结构的详细描述。
除了第一衬底支撑构件405a设置有支撑经预热的衬底(S)的后面和侧面的阶梯型部分405d外，第一衬底支撑构件405a与上述实施例的结构相同。如上面说明的，具有预定高度的第一衬底支撑构件405a沿着基座404的边缘设置，由此支撑经预热的衬底(S)的边缘。
放置在第一衬底支撑构件405a中的经预热的衬底(S)因阶梯型部分405d而自动对齐。并且，阶梯型部分405d在经预热的衬底(S)和第一衬底支撑构件405a之间设置有延伸的接触面，其能够延伸通过经预热的衬底(S)和基座404之间的间隙的组份气体的渗透路径，以便能够最大化防止组份气体渗透的效率。
如图13所示，第一衬底支撑构件405a可另外包括温控构件405e。
温控构件405e被设置在第一衬底支撑构件405a内，以便第一衬底支撑构件405a被保持在高于基座404的温度的预定的温度上，由此能够最大化地减缓经预热的衬底(S)的冷却速度。
根据本发明第一至四实施例的加工室400、410、420、430和440中的每一个都可以被设置在围绕衬底转移室100簇型排列中。
根据本发明第一实施例的制造半导体器件的装置可进一步包括至少一个用于处理薄膜表面的表面处理室(未示出)，以便改善在加工室400、410、420、430和440中每一个的内部通过薄膜沉积过程在衬底上形成的薄膜的界面性能。在这种情况下，至少一个表面处理室(未示出)可选自多个加工室400、410、420、430和440；或被另外设置。
在表面处理室中，等离子体或使用氩气(Ar)或氢气(H2)的退火过程被应用于处理沉积在衬底上的薄膜的表面，由此降低沉积在衬底上的薄膜的Rms值，并改善薄膜中的电子迁移率。
在根据本发明的第一实施例的用于制造半导体器件的装置中，首先由预热室300将衬底(S)加热至预热温度，所述预热温度高于加工室400、410、420、430和440中每一个的加工温度；然后将薄膜沉积过程应用于温度恒定地保持在低于经预热的衬底(S)的温度的加工室400、410、420、430和440内的经预热的衬底(S)，以便能够最小化每个加工室内的污染，并且也延长了每个加工室的清洁周期。
就现有技术来说，基座被加热至高于预热温度的温度，由此加工室内的温度被保持在引起组份气体分解和使所分解的成分沉积的温度上。因此，薄膜被沉积在不理想的位置上(例如，加工室的内壁、气体喷涂装置、基座等等)以及相当于目标部分的衬底上，由此必须频繁地清洗加工室。同时，就本发明来说，加工室内部的温度恒定地保持低于上述现有技术的加工温度，并且只有衬底在加工室300内预热，由此，由于在加工室内只有经预热的衬底具有加工温度，因此薄膜只沉积在衬底上，从而最小化薄膜在除了衬底之外的其他部分上的沉积。因此，大大延长了本发明的每个加工室的清洁周期与现有技术相比。
在根据本发明的第一实施例的制造半导体器件的装置中，经预热的衬底(S)被衬底支撑单元405支撑在距离基座404预定的高度上，由此因经预热的衬底(S)和基座404之间的接触面积的最小化而最大化地减缓经预热的衬底(S)的冷却速度，因此改善薄膜沉积的均匀性。根据本发明的第一实施例的制造半导体器件的装置在薄膜沉积过程之后，进行处理薄膜表面的过程，其能够降低沉积在衬底上的薄膜的Rms值，并且提高薄膜中的电子迁移率，因此改善沉积在衬底上的薄膜的的界面性能。
图14示出了根据本发明的第二实施例的用于制造半导体器件的装置。
参考图14，根据本发明的第二实施例的用于制造半导体器件的装置具有直线排列的结构，其包括衬底转移线500，装载锁定室600，至少一个预热室700，以及多个加工室800、810、820、830、840和850。
用于转移衬底的衬底转移线500被设置在至少一个预热室700和多个加工室800、810、820、830、840和850之中。为此，衬底转移线500包括衬底转移单元510，用于将衬底转移至各个室600、700、800、810、820、830、840和850。
衬底转移单元510可移动地设置在衬底转移线500中，其中衬底转移单元510可将存放在装载锁定室600内的衬底转移到各个室700、800、810、820、830、840和850；或可在各个室700、800、810、820、830、840和850中转移衬底。
装载锁定室600包括：至少一个衬底存放槽(未示出)，用于在其中暂时存放从外部提供的衬底；衬底支撑单元(未示出)，用于防止衬底与每个衬底存放槽直接接触；以及门(未示出)，通过所述门可容易地装载或卸载衬底。
至少一个预热室700将衬底转移单元500转移的衬底预热至预定的温度，该预定温度高于薄膜沉积过程的温度。在这种情况下，确定衬底的预热温度要考虑到在将衬底从预热室700转移到各个加工室800、810、820、830、840和850的冷却下限，以及在加工室800、810、820、830、840和850内的加工时间和温度。例如，如果加工温度在100～400℃，那么衬底的预热温度可以比加工温度高20％。预热室700可通过使用诸如盘管加热器或灯加热器的加热装置将衬底预热至预定温度。
多个加工室800、810、820、830、840和850沿着互相面对的、衬底转移线500插置于其中的两行排列。在预热室700内预热的衬底被衬底转移单元510转移到并容纳于各个室800、810、820、830、840和850内；然后对经预热的衬底应用使用CVD方法的薄膜沉积过程。在经预热的衬底在相应的室800、810、820、830、840和850中的每一个内缓慢地冷却的情况下，进行薄膜沉积过程。由于经预热的衬底被加工室的恒定地保持的内部温度缓慢地冷却至100～400℃，因此所需的薄膜被沉积在衬底上，而无需通过使用额外的加热装置对衬底应用另外的加热过程。在这种情况下，上述薄膜沉积过程可代表在经预热的衬底上沉积ZnO薄膜的过程，但不仅限于此。例如，上述的薄膜沉积过程可以是用于制造半导体器件、太阳能电池、液晶显示器、发光显示器等的方法中，在衬底上形成所需的薄膜的任何一种过程。
每个加工室800、810、820、830、840和850在结构上可与图4至12所示的加工室中任意一个相同，由此将省略对每个加工室结构的详细说明。
在上述加工室800、810、820、830、840和850中的每一个中，首先将薄膜沉积过程应用于经预热的衬底(S)，并且对其应用等离子体或使用氩气(Ar)或氢气(H2)退火过程，为此处理沉积在衬底上的薄膜的表面，借此降低沉积在衬底上的薄膜的Rms值，并提高薄膜中的电子转移率。
根据每个加工室800、810、820、830、840和850的加工时间，至少一个预热室700可以布置在每一行中。
如图6所示，如果制造在经预热的衬底(S)上包括前电极1、半导体层2和后电极3的太阳能电池，那么根据本发明的用于制造半导体器件的设备可包括：加工室800，用于在经预热的衬底(S)上形成诸如ZnO的透明材料的前电极1；加工室810，用于在前电极1上形成P-型半导体层；加工室820，用于在P-型半导体层上形成I-型半导体层；加工室830，用于在I-型半导体层上形成N-型半导体层；以及加工室840，用于在N-型半导体层上形成后电极3，其中各个加工室800、810、820、830、840和850可被设置在直线排列中，以便与衬底转移室500相邻。
根据本发明的第二实施例的制造半导体器件的装置也包括至少一个表面处理室(未示出)，用于在加工室800、810、820、830、840和850中的每一个之中完成薄膜沉积过程之后，处理沉积在衬底上的薄膜的表面。在这种情况下，至少一个表面处理室(未示出)可以选自多个加工室800、810、820、830、840和850；或可以另外设置。
在该表面处理室(未示出)中，应用等离子体或使用氩气(Ar)或氢气(H2)的退火过程来处理沉积在衬底上的薄膜的表面，由此降低在衬底上沉积的薄膜的Rms，并且提高薄膜中的电子迁移率。
在根据本发明的第二实施例的制造半导体器件的装置中，首先用预热室700将衬底(S)预热至预定温度，所述预定温度高于每个加工室800、810、820、830、840和850的加工温度；然后在温度恒定地保持低于经预热的衬底(S)的温度的加工室800、810、820、830、840和850中的每一个内，对经预热的衬底(S)应用薄膜沉积过程，以便能够最小化每个加工室内的污染，并且进一步延长每个加工室的清洁周期。
在根据本发明的第二实施例的在制造半导体器件的装置中，经预热的衬底(S)被衬底支撑单元405支撑在距离基座404预定的高度上，由此，因经预热的衬底(S)和基座404之间的接触面积最小化而最大化地延长了经预热的衬底(S)的冷却速度，因此改善薄膜沉积的均匀性。根据本发明的第二实施例的制造半导体器件的装置在薄膜沉积过程之后，进行处理薄膜表面的过程，其能够降低沉积在衬底上的薄膜的Rms值并且改善薄膜中的电子迁移率，从而改善沉积在衬底上的薄膜的表面性能。
因此，根据本发明的制造半导体器件的方法和装置具有以下优点。
首先将衬底预热至高于每个加工室的加工温度的预热温度；然后在温度被恒定地保持在低于经预热的衬底的温度的加工室内，对经预热的衬底应用薄膜沉积过程，以便能够最小化每个加工室内的污染，并且更进一步延长每个加工室的清洁周期。
此外，由于加工室寿命的延长，可以提高产率。
而且，经预热的衬底(S)由衬底支撑单元支撑，同时被保持在距离基座预定的高度上，由此，由于经预热的衬底(S)和基座之间的接触面积最小化，最大化地减缓了经预热的衬底(S)的冷却速度，因此改善了沉积薄膜的均匀性。此时，如果基座的温度低于加工温度，那么可以更大地减缓经预热的衬底的冷却速度。
对于本领域技术人员显而易见的是，在不脱离本发明的精神或范围的情况下，可以对本发明进行多种改进和变型。因此，如果对本发明的改进和变型在所附权利要求及其等价物的范围内，则本发明意在涵盖本发明的改进和变型。

Claims (5)

1.一种半导体器件的制造方法，包括：
预加热衬底；
将所述经预热的衬底放置在设置于基座中的衬底支撑单元上，同时，将所述经预热的衬底保持在距离设置于加工室内的所述基座的上表面预定的高度上；以及
在由所述衬底支撑单元保持在距离所述基座的上表面预定的高度上的所述经预热的衬底上形成薄膜，
其中，所述经预热的衬底的温度高于加工温度，用以在所述加工室内形成所述薄膜，以及
其中，在所述经预热的衬底上形成薄膜时，所述经预热的衬底不从所述基座得到加热。
2.如权利要求1所述的方法，其中，所述加工室的内部保持在预定温度上，所述预定温度低于所述经预热的衬底的温度。
3.如权利要求1所述的方法，进一步包括：
在表面处理室内，通过等离子体或使用氩气或氢气的退火过程，处理形成于所述衬底上的薄膜的表面，以便当完成在所述加工室内形成所述薄膜的过程时，改善形成于所述衬底上的所述薄膜的界面性能，
其中，所述薄膜由氧化锌形成。
4.一种半导体器件的制造方法，包括：
预加热衬底；
将所述经预热的衬底放置在设置于基座中的衬底支撑单元上，同时，将所述经预热的衬底保持在距离设置于加工室内的所述基座的上表面预定的高度上；以及
在由所述衬底支撑单元保持在距离所述基座的上表面预定的高度上的所述经预热的衬底上形成薄膜，
其中，所述加工室内部的温度保持在低于所述经预热的衬底的温度的预定温度上，以及
其中，在所述经预热的衬底上形成薄膜时，所述经预热的衬底不从所述基座得到加热。
5.如权利要求4所述的方法，进一步包括：
在表面处理室内，通过等离子体或使用氩气或氢气的退火过程，处理形成于所述衬底上的所述薄膜的表面，以便当完成在所述加工室内形成薄膜的过程时，改善形成于所述衬底上的所述薄膜的界面性能，
其中，所述薄膜由氧化锌形成。
CN200910260384.XA 2008-12-18 2009-12-17 制造半导体器件的方法及装置 Active CN101752223B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2008-0129158 2008-12-18
KR20080129158 2008-12-18
KR10-2009-0108069 2009-11-10
KR1020090108069A KR101612502B1 (ko) 2008-12-18 2009-11-10 반도체 소자의 제조방법 및 제조장치

Publications (2)

Publication Number Publication Date
CN101752223A CN101752223A (zh) 2010-06-23
CN101752223B true CN101752223B (zh) 2014-08-27

Family

ID=42368645

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910260384.XA Active CN101752223B (zh) 2008-12-18 2009-12-17 制造半导体器件的方法及装置

Country Status (3)

Country Link
KR (1) KR101612502B1 (zh)
CN (1) CN101752223B (zh)
TW (1) TWI492305B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6503280B2 (ja) 2015-11-12 2019-04-17 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置
US10861731B2 (en) * 2017-01-19 2020-12-08 Axcelis Technologies, Inc. Radiant heating presoak
CN107164745A (zh) * 2017-05-11 2017-09-15 湖南红太阳光电科技有限公司 一种晶体硅硅片蒸镀减反射膜的方法
CN107634017A (zh) * 2017-08-24 2018-01-26 德淮半导体有限公司 晶圆退火装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5994156A (en) * 1997-09-12 1999-11-30 Sharp Laboratories Of America, Inc. Method of making gate and source lines in TFT LCD panels using pure aluminum metal
US6549392B1 (en) * 1998-06-18 2003-04-15 Ngk Insulators, Ltd. Method for reducing particles from an electrostatic chuck and an equipment for manufacturing a semiconductor
CN1653591A (zh) * 2002-05-07 2005-08-10 马特森技术公司 在包含基座的处理室中加热半导体基板的工艺和系统
CN1737991A (zh) * 2004-02-13 2006-02-22 应用材料有限公司 高产量等离子体处理室
CN1900359A (zh) * 2005-07-19 2007-01-24 应用材料股份有限公司 Pvd－cvd混合系统

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4222707B2 (ja) * 2000-03-24 2009-02-12 東京エレクトロン株式会社 プラズマ処理装置及び方法、ガス供給リング及び誘電体
JP4795899B2 (ja) * 2006-08-31 2011-10-19 東京エレクトロン株式会社 基板載置機構および基板受け渡し方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5994156A (en) * 1997-09-12 1999-11-30 Sharp Laboratories Of America, Inc. Method of making gate and source lines in TFT LCD panels using pure aluminum metal
US6549392B1 (en) * 1998-06-18 2003-04-15 Ngk Insulators, Ltd. Method for reducing particles from an electrostatic chuck and an equipment for manufacturing a semiconductor
CN1653591A (zh) * 2002-05-07 2005-08-10 马特森技术公司 在包含基座的处理室中加热半导体基板的工艺和系统
CN1737991A (zh) * 2004-02-13 2006-02-22 应用材料有限公司 高产量等离子体处理室
CN1900359A (zh) * 2005-07-19 2007-01-24 应用材料股份有限公司 Pvd－cvd混合系统

Also Published As

Publication number Publication date
TW201025455A (en) 2010-07-01
KR101612502B1 (ko) 2016-04-14
KR20100070984A (ko) 2010-06-28
CN101752223A (zh) 2010-06-23
TWI492305B (zh) 2015-07-11

Similar Documents

Publication Publication Date Title
KR100682163B1 (ko) 하이브리드형 ｐｖｄ-ｃｖｄ 시스템
US9230796B2 (en) A-Si seasoning effect to improve SiN run-to-run uniformity
US7432201B2 (en) Hybrid PVD-CVD system
KR200465330Y1 (ko) 기판 지지체의 가열 및 냉각
KR100447284B1 (ko) 화학기상증착 챔버의 세정 방법
US5861197A (en) Deposition of high quality conformal silicon oxide thin films on glass substrates
US9502242B2 (en) Indium gallium zinc oxide layers for thin film transistors
TWI391034B (zh) 用於感應耦合室的減少污染襯墊
US7432184B2 (en) Integrated PVD system using designated PVD chambers
US20070017445A1 (en) Hybrid PVD-CVD system
US20220349041A1 (en) Erosion resistant metal silicate coatings
JPH06283430A (ja) 単一チャンバー内で多層ｃｖｄを行なう方法
TW201701514A (zh) 用於ｏｌｅｄ應用之封裝膜堆疊
TW200837813A (en) Method of film deposition and apparatus for treating substrate
JP2002505531A5 (zh)
KR20070012508A (ko) 플라스틱 기판 상에 저온 무기성 필름을 증착하는 방법 및장치
CN101752223B (zh) 制造半导体器件的方法及装置
US20160032451A1 (en) Remote plasma clean source feed between backing plate and diffuser
US20070254112A1 (en) Apparatus and method for high utilization of process chambers of a cluster system through staggered plasma cleaning
JP2010533796A (ja) 圧力制御された遠隔プラズマ源による洗浄率の改善
US6911233B2 (en) Method for depositing thin film using plasma chemical vapor deposition
US8119514B2 (en) Cobalt-doped indium-tin oxide films and methods
US8476108B2 (en) Method and apparatus for manufacturing semiconductor device
JP4850762B2 (ja) 成膜方法
CN111549332A (zh) 原子层沉积设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant