KR101610143B1 - 송수신 발룬 스위치 - Google Patents

송수신 발룬 스위치 Download PDF

Info

Publication number
KR101610143B1
KR101610143B1 KR1020140022645A KR20140022645A KR101610143B1 KR 101610143 B1 KR101610143 B1 KR 101610143B1 KR 1020140022645 A KR1020140022645 A KR 1020140022645A KR 20140022645 A KR20140022645 A KR 20140022645A KR 101610143 B1 KR101610143 B1 KR 101610143B1
Authority
KR
South Korea
Prior art keywords
receiving
transmitting
transistor
terminal
port
Prior art date
Application number
KR1020140022645A
Other languages
English (en)
Other versions
KR20150101215A (ko
Inventor
민병욱
정민재
Original Assignee
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 연세대학교 산학협력단 filed Critical 연세대학교 산학협력단
Priority to KR1020140022645A priority Critical patent/KR101610143B1/ko
Publication of KR20150101215A publication Critical patent/KR20150101215A/ko
Application granted granted Critical
Publication of KR101610143B1 publication Critical patent/KR101610143B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/42—Networks for transforming balanced signals into unbalanced signals and vice versa, e.g. baluns
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38—Impedance-matching networks

Landscapes

  • Transceivers (AREA)

Abstract

본 발명은 송수신 발룬 스위치에 관한 것으로, 송수신 발룬 스위치는, 안테나 포트와 연결된 제1 인덕터, 제1 인덕터와 자기적으로 결합되고 수신 신호를 전달하도록 수신 포트에 연결된 제2 인덕터, 및 제1 인덕터와 자기적으로 결합되고 송신 신호를 전달받도록 송신 포트에 연결된 제3 인덕터를 포함하는 트랜스포머 발룬(transformer balun); 송신 모드일 때 수신 포트를 접지하도록 수신 포트에 연결되는 수신단 스위치부; 및 수신 모드일 때 송신 포트를 접지하도록 송신 포트에 연결되는 송신단 스위치부를 포함하며, 수신단 스위치부 및 송신단 스위치부 각각은, 직렬 연결된 복수의 트랜지스터를 포함하고, 각 트랜지스터는, 게이트단에 스위칭 신호가 인가되고, 드레인단과 소스단은 미리 설정된 바이어스 전압에 의해 바이어스된다.

Description

송수신 발룬 스위치{TRANSMIT AND RECEIVE SWITCHABLE BALUN}
본 발명은 송수신 발룬 스위치에 관한 것이다. 본 발명은 방송통신위원회 한국방송통신전파진흥원의 방송통신인프라원천기술개발사업의 일환으로 수행한 연구로부터 도출된 것이다(과제고유번호 12-911-01-108, 대형셀 주파수 이용효율 제고를 위한 공간 다중접속 기반 MASSIVE MIMO 기술 개발).
최근, RF(radio frequency) 회로는 CMOS 칩 상에 집적되고 있다. RF 송수신기에서 사용되는 대부분의 RF 회로 블록은 CMOS 기술을 통해 개발되어 오고 있으나, RF 프론트-엔드의 발룬(balun)과 송수신 스위치(transmit/receive switch)는 낮은 전력 손실과 높은 출력 요구로 인하여 통상적으로 오프-칩 소자(off-chip component)로 제조되고 있다. 근래에 들어, 발룬과 송수신 스위치를 CMOS 공정으로 수행하는 연구가 시도되고 있으나, 전력 처리 능력(power handling capability)면의 한계로 인하여 실제 적용에는 어려움이 따르고 있다.
본 발명은 신호의 송수신을 효과적으로 구현할 수 있도록 하는 송수신 발룬 스위치를 제공하는 것을 목적으로 한다.
본 발명이 해결하고자 하는 과제는 이상에서 언급된 과제로 제한되지 않는다. 언급되지 않은 다른 기술적 과제들은 이하의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 본 발명의 일 측면에 따른 송수신 발룬 스위치는, 안테나 포트와 연결된 제1 인덕터, 상기 제1 인덕터와 자기적으로 결합되고 수신 신호를 전달하도록 수신 포트에 연결된 제2 인덕터, 및 상기 제1 인덕터와 자기적으로 결합되고 송신 신호를 전달받도록 송신 포트에 연결된 제3 인덕터를 포함하는 트랜스포머 발룬(transformer balun); 송신 모드일 때 상기 수신 포트를 접지하도록 상기 수신 포트에 연결되는 수신단 스위치부; 및 수신 모드일 때 상기 송신 포트를 접지하도록 상기 송신 포트에 연결되는 송신단 스위치부를 포함하며, 상기 수신단 스위치부 및 상기 송신단 스위치부 각각은, 직렬 연결된 복수의 트랜지스터를 포함하고, 각 트랜지스터는, 게이트단에 스위칭 신호가 인가되고, 드레인단과 소스단은 미리 설정된 바이어스 전압에 의해 바이어스된다.
본 발명의 일 실시 예에서, 상기 수신단 스위치부 및 상기 송신단 스위치부 각각은, 상기 각 트랜지스터의 상기 드레인단 및 상기 소스단에 각각 연결되는 바이어스 저항을 더 포함한다.
본 발명의 일 실시 예에서, 상기 각 트랜지스터는, 상기 바이어스 저항을 통해 상기 바이어스 전압이 인가되어 바이어스된다.
본 발명의 일 실시 예에서, 상기 수신단 스위치부는, 상기 제2 인덕터의 일단과 상기 제3 인덕터의 일단 사이에 직렬 연결되는 제1 수신단 트랜지스터 및 제2 수신단 트랜지스터; 상기 제1 수신단 트랜지스터의 드레인단, 상기 제1 수신단 트랜지스터의 소스단, 및 상기 제2 수신단 트랜지스터의 소스단에 각각 연결되는 수신단 바이어스 저항; 상기 제1 수신단 트랜지스터의 게이트단 및 상기 제2 수신단 트랜지스터의 게이트단에 각각 연결되는 수신단 게이트 저항; 그리고 상기 제1 수신단 트랜지스터의 소스단과 접지 사이에 제공되어 직류를 차단하는 수신단 커패시터를 포함한다.
본 발명의 일 실시 예에서, 상기 송신단 스위치부는, 상기 제2 인덕터의 타단과 상기 제3 인덕터의 타단 사이에 직렬 연결되는 제1 송신단 트랜지스터, 제2 송신단 트랜지스터, 제3 송신단 트랜지스터, 및 제4 송신단 트랜지스터; 상기 제1 송신단 트랜지스터의 드레인단, 상기 제1 송신단 트랜지스터의 소스단, 상기 제2 송신단 트랜지스터의 소스단, 상기 제3 송신단 트랜지스터의 소스단, 상기 제4 송신단 트랜지스터의 소스단에 각각 연결되는 송신단 바이어스 저항; 상기 제1 송신단 트랜지스터의 게이트단, 상기 제2 송신단 트랜지스터의 게이트단, 상기 제3 송신단 트랜지스터의 게이트단, 및 상기 제4 송신단 트랜지스터의 게이트단에 각각 연결되는 송신단 게이트 저항; 그리고 상기 제2 송신단 트랜지스터의 소스단과 접지 사이에 제공되어 직류를 차단하는 송신단 커패시터를 포함한다.
본 발명의 일 실시 예에서, 상기 송신 모드일 때, 각 수신단 트랜지스터의 게이트단에 상기 수신단 트랜지스터를 턴온(turn-on)하는 스위칭 신호가 인가되고, 각 송신단 트랜지스터의 게이트단에 상기 송신단 트랜지스터를 턴오프(turn-off)하는 스위칭 신호가 인가된다.
본 발명의 일 실시 예에서, 상기 수신 모드일 때, 각 수신단 트랜지스터의 게이트단에 상기 수신단 트랜지스터를 턴오프(turn-off)하는 스위칭 신호가 인가되고, 각 송신단 트랜지스터의 게이트단에 상기 송신단 트랜지스터를 턴온(turn-on)하는 스위칭 신호가 인가된다.
본 발명의 일 실시 예에서, 상기 송수신 발룬 스위치는 상기 제1 인덕터에 병렬 연결되는 제1 커패시터를 더 포함한다.
본 발명의 일 실시 예에 따르면, 상기 송신단 스위치부의 트랜지스터 개수는 상기 수신단 스위치부의 트랜지스터 개수보다 많은 송수신 발룬 스위치가 제공된다.
상기 과제를 해결하기 위한 본 발명의 다른 일 측면에 따르면, 자기적으로 결합된 복수의 인덕터를 포함하고, 송신 포트의 송신 신호를 안테나 포트로 전달하고, 상기 안테나 포트로부터의 수신 신호를 수신 포트로 전달하는 트랜스포머 발룬(transformer balun); 직렬 연결된 복수의 수신단 트랜지스터를 포함하고, 상기 수신 포트에 연결되며, 송신 모드일 때 상기 수신 포트가 접지되도록 각 수신단 트랜지스터의 게이트단에 제1 스위칭 신호를 인가하는 수신단 스위치부; 및 직렬 연결된 복수의 송신단 트랜지스터를 포함하고, 상기 송신 포트에 연결되며, 수신 모드일 때 상기 송신 포트가 접지되도록 각 송신단 트랜지스터의 게이트단에 제2 스위칭 신호를 인가하는 송신단 스위치부를 포함하며, 상기 각 수신단 트랜지스터 및 상기 각 송신단 트랜지스터의 드레인단 및 소스단은 미리 설정된 바이어스 전압에 의해 바이어스되는 송수신 발룬 스위치가 제공된다.
본 발명의 일 실시 예에서, 상기 수신단 스위치부는, 상기 각 수신단 트랜지스터의 상기 드레인단 및 상기 소스단에 각각 연결되는 수신단 바이어스 저항을 더 포함하고, 상기 송신단 스위치부는, 상기 각 송신단 트랜지스터의 상기 드레인단 및 상기 소스단에 각각 연결되는 송신단 바이어스 저항을 더 포함한다.
본 발명의 일 실시 예에서, 상기 송신 모드일 때, 각 수신단 트랜지스터의 게이트단에 상기 수신단 트랜지스터를 턴온(turn-on)하는 스위칭 신호가 인가되고, 각 송신단 트랜지스터의 게이트단에 상기 송신단 트랜지스터를 턴오프(turn-off)하는 스위칭 신호가 인가된다.
본 발명의 일 실시 예에서, 상기 수신 모드일 때, 각 수신단 트랜지스터의 게이트단에 상기 수신단 트랜지스터를 턴오프(turn-off)하는 스위칭 신호가 인가되고, 각 송신단 트랜지스터의 게이트단에 상기 송신단 트랜지스터를 턴온(turn-on)하는 스위칭 신호가 인가된다.
본 발명의 일 실시 예에 따르면, 적어도 하나의 수신단 트랜지스터의 드레인단과 접지 사이, 및 적어도 하나의 송신단 트랜지스터의 드레인단과 접지 사이에 직류 신호를 차단하는 커패시터가 형성되는 송수신 발룬 스위치가 제공된다.
본 발명의 일 실시 예에서, 상기 송수신 발룬 스위치는 상기 복수의 인덕터 중 상기 안테나 포트 측의 인덕터에 병렬 연결되는 제1 커패시터를 더 포함한다.
본 발명의 일 실시 예에 따르면, 상기 송신단 스위치부의 송신단 트랜지스터 개수는 상기 수신단 스위치부의 수신단 트랜지스터 개수보다 많은 송수신 발룬 스위치가 제공된다.
본 발명의 실시 예에 의하면 신호의 송수신을 효과적으로 수행할 수 있는 송수신 발룬 스위치가 제공된다.
본 발명의 효과는 상술한 효과들로 제한되지 않는다. 언급되지 않은 효과들은 본 명세서 및 첨부된 도면으로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확히 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시 예에 따른 송수신 발룬 스위치의 구성도이다.
도 2는 본 발명의 일 실시 예에 따른 송수신 발룬 스위치의 수신 모드에서의 삽입 손실과 반사 손실을 나타낸 그래프이다.
도 3은 본 발명의 일 실시 예에 따른 송수신 발룬 스위치의 송신 모드에서의 삽입 손실과 반사 손실을 나타낸 그래프이다.
도 4는 본 발명의 일 실시 예에 따른 송수신 발룬 스위치의 격리도를 나타낸 그래프이다.
도 5는 본 발명의 일 실시 예에 따른 송수신 발룬 스위치의 입력 전력에 따른 삽입 손실과 격리도를 나타낸 그래프이다.
본 발명의 다른 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술하는 실시 예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되지 않으며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 만일 정의되지 않더라도, 여기서 사용되는 모든 용어들(기술 혹은 과학 용어들을 포함)은 이 발명이 속한 종래 기술에서 보편적 기술에 의해 일반적으로 수용되는 것과 동일한 의미를 갖는다. 공지된 구성에 대한 일반적인 설명은 본 발명의 요지를 흐리지 않기 위해 생략될 수 있다. 본 발명의 도면에서 동일하거나 상응하는 구성에 대하여는 가급적 동일한 도면부호가 사용된다.
본 발명의 실시 예에 따른 송수신 발룬 스위치(transmit and receive switchable balun)는 트랜스포머 발룬(transformer balun), 수신단 스위치부 및 송신단 스위치부를 포함한다. 트랜스포머 발룬은 자기적으로 결합된 복수의 인덕터(inductor)를 포함하며, 송신 포트(transmit port)의 송신 신호를 안테나 포트(antenna port)로 전달하고, 안테나 포트로부터의 수신 신호를 수신 포트(receive port)로 전달한다.
수신단 스위치부는 직렬 연결된 복수의 수신단 트랜지스터를 포함한다. 수신단 스위치부는 수신 포트에 연결되며, 송신 모드일 때 수신 포트가 접지되도록 각 수신단 트랜지스터의 게이트단에 제1 스위칭 신호를 인가한다. 송신단 스위치부는 직렬 연결된 복수의 송신단 트랜지스터를 포함한다. 송신단 스위치부는 송신 포트에 연결되며, 수신 모드일 때 송신 포트가 접지되도록 각 송신단 트랜지스터의 게이트단에 제2 스위칭 신호를 인가한다. 이때, 각 수신단 트랜지스터 및 각 송신단 트랜지스터의 드레인단 및 소스단은 미리 설정된 바이어스 전압에 의해 바이어스되기 때문에, 신호 송수신을 효과적으로 구현할 수 있다.
도 1은 본 발명의 일 실시 예에 따른 송수신 발룬 스위치의 구성도이다. 도 1을 참조하면, 본 발명의 일 실시 예에 따른 송수신 발룬 스위치(100)는 트랜스포머 발룬(transformer balun)(110), 수신단 스위치부(120), 및 송신단 스위치부(130)를 포함한다. 트랜스포머 발룬(110)은 송신 포트(TX)로부터의 송신 신호를 안테나 포트(ANT)로 전달하고, 안테나 포트(ANT)로부터의 수신 신호를 수신 포트(RX)로 전달하는 기능을 수행한다. 트랜스포머 발룬(110)은 예시적으로 CMOS 공정을 이용하여 1:2 임피던스 비를 갖도록 금속 레이어를 형성하는 것에 의해 제작될 수 있다. 수신단 스위치부(120)는 송신 모드에서 송신 신호가 송신 포트(TX)로부터 안테나 포트(ANT)로 효과적으로 전달되도록 수신 포트(RX)를 접지하는 기능을 수행한다. 송신단 스위치부(130)는 수신 모드에서 수신 신호가 안테나 포트(ANT)로부터 수신 포트(RX)로 효과적으로 전달되도록 송신 포트(TX)를 접지하는 기능을 수행한다.
트랜스포머 발룬(110)은 자기적으로 결합된 복수의 인덕터(111,112,113)와, 제1 커패시터(114)를 포함한다. 도 1의 실시 예에서, 트랜스포머 발룬(110)은 제1 인덕터(111), 제2 인덕터(112), 제3 인덕터(113), 및 제1 커패시터(114)를 포함한다. 수신 모드에서 제1 인덕터(111)는 2차측 인덕터로 수신 신호를 전달하는 1차측 인덕터로서 동작하고, 제2 인덕터(112)와 제3 인덕터(113)는 상기 2차측 인덕터로서 동작한다. 송신 모드에서 제2 인덕터(112)와 제3 인덕터(113)는 송신 신호를 2차측 인덕터로 전달하는 1차측 인덕터로서 동작하고, 제1 인덕터(111)는 상기 2차측 인덕터로서 동작한다.
제1 인덕터(111)는 안테나 포트(ANT)와 연결된다. 안테나 포트(ANT)는 싱글 엔드형(single-ended)으로 제공될 수 있다. 안테나 포트(ANT)는 50Ω 저항을 갖도록 설계될 수 있다. 일 실시 예에서, 제1 인덕터(111)의 일단은 안테나 포트(ANT)의 신호 단자에 연결되고, 제1 인덕터(111)의 타단은 접지(ground) 단자에 연결될 수 있다. 제2 인덕터(112)는 제1 인덕터(111)와 자기적으로 결합하도록 형성된다. 제2 인덕터(112)는 수신 포트(RX)에 연결된다. 일 실시 예에서, 제2 인덕터(112)의 일단은 수신 포트(RX)의 신호 단자에 연결되고, 제2 인덕터(112)의 타단은 송신 포트(TX)의 (-) 단자에 연결될 수 있다. 송신 포트(TX)의 (-) 단자는 접지(ground) 단자일 수 있다. 제2 인덕터(112)는 제1 인덕터(111)를 통해 안테나 포트(ANT)로부터 전달된 수신 신호를 수신 포트(RX)로 전달할 수 있다.
제3 인덕터(113)는 제1 인덕터(111)와 자기적으로 결합하도록 형성된다. 제3 인덕터(113)는 송신 포트(TX)에 연결된다. 일 실시 예에서, 제3 인덕터(113)의 일단은 수신 포트(RX)의 (-) 단자에 연결되고, 제3 인덕터(113)의 타단은 송신 포트(TX)의 신호 단자에 연결될 수 있다. 수신 포트(RX)의 (-) 단자는 접지(ground) 단자일 수 있다. 제3 인덕터(113)는 송신 포트(TX)로부터 송신 신호를 전달받고, 송신 신호를 제1 인덕터(111)를 통해 안테나 포트(ANT)로 전달할 수 있다. 제1 커패시터(114)는 제1 인덕터(111)에 병렬 연결된다. 제1 커패시터(114)는 주파수 매칭을 위해 제공된다.
수신단 스위치부(120)는 수신 포트(RX)에 연결된다. 수신 포트(RX)는 예를 들어, 100Ω 저항을 갖도록 설계될 수 있다. 수신단 스위치부(120)는 수신 포트(RX)의 신호 단자와 (-) 단자 간에 형성될 수 있다. 수신단 스위치부(120)는 송신 모드일 때 수신 포트(RX)를 접지하는 기능을 수행한다. 수신단 스위치부(120)는 복수의 수신단 트랜지스터(121,122), 수신단 바이어스 저항(123,124,125), 수신단 게이트 저항(126,127), 및 수신단 커패시터(128)를 포함한다. 복수의 수신단 트랜지스터(121,122)는 직렬로 연결된다. 도 1의 실시 예에서, 수신단 스위치부(120)는 nMOS 트랜지스터로 제공되는 2개의 수신단 트랜지스터(121,122)를 포함한다.
제1 수신단 트랜지스터(121)는 드레인단이 수신 포트(RX)의 신호 단자, 즉 제2 인덕터(112)의 일단에 연결되고, 소스단은 제2 수신단 트랜지스터(122)의 드레인단에 연결되고, 게이트단은 제1 수신단 게이트 저항(126)을 통해 스위칭 신호(VC)를 인가받는다. 제2 수신단 트랜지스터(122)는 드레인단이 제1 수신단 트랜지스터(121)의 소스단에 연결되고, 소스단은 수신 포트(RX)의 (-) 단자, 즉 제3 인덕터(113)의 일단에 연결되며, 게이트단은 제2 수신단 게이트 저항(127)을 통해 스위칭 신호(VC)를 인가받는다. 수신단 트랜지스터(121,122)는 수신단 게이트 저항(126,127)을 통해 게이트단에 제1 스위칭 신호(VC)가 인가된다. 수신단 게이트 저항(gate resistor)(126,127)은 높은 게이트 임피던스(gate impedance)를 제공하여 신호 누설과 게이트 옥사이드 브레이크다운(gate oxide break-down) 현상을 방지한다.
본 발명의 실시 예에서, 수신단 트랜지스터(121,122)의 드레인단과 소스단은 수신단 바이어스 저항(123,124,125)을 통해 미리 설정된 바이어스 전압(VB)에 의해 바이어스(bias)된다. 바이어스 전압(VB)은 직류 전압일 수 있다. 제1 수신단 바이어스 저항(123)은 제1 수신단 트랜지스터(121)의 드레인단에 연결되고, 제2 수신단 바이어스 저항(124)은 제2 수신단 트랜지스터(122)의 드레인단, 즉 제1 수신단 트랜지스터(121)의 소스단에 연결되고, 제3 수신단 바이어스 저항(125)은 제2 수신단 트랜지스터(122)의 소스단, 즉 제3 인덕터(113)의 일단에 연결된 수신 포트(RX)의 (-) 단자(예컨대, 접지 단자)에 연결된다.
수신단 트랜지스터(121,122)의 드레인단과 소스단은 바이어스 저항(bias resistor)(123,124,125)을 통해 바이어스되고, 문턱 전압(threshold voltage)과 접합 순바이어스 전압(junction forward-bias voltage)은 오프 상태의 트랜지스터에 대하여 바이어스 전압(VB)만큼 증가한다. 즉, 수신단 트랜지스터(121,122)의 턴온 전압은 바이어스 전압(VB)만큼 증가된다. 바이어스 전압(VB)이 높을수록 선형성이 향상되지만, 높은 전압 스윙에 의하여 게이트 옥사이드 브레이크 다운을 일으키지 않도록, 수신단 바이어스 전압(VB)을 (수신단 트랜지스터의 턴온전압 - 수신단 트랜지스터의 문턱 전압)/2의 값으로 결정하는 것이 바람직하다.
바이어스 전압(VB)으로 인해, 수신단 스위치부(120)에 수신단 커패시터(128)를 필요로 한다. 수신단 커패시터(128)는 제1 수신단 트랜지스터(121)의 소스단과 접지 단자 사이, 즉 제2 수신단 트랜지스터(122)의 드레인단과 접지 단자 사이에 연결된다. 수신단 커패시터(128)는 직류 신호를 차단하는 기능을 수행한다.
송신단 스위치부(130)는 송신 포트(TX)에 연결된다. 송신 포트(TX)는 예를 들어, 100Ω 저항을 갖도록 설계될 수 있다. 송신단 스위치부(130)는 송신 포트(TX)의 신호 단자와 (-) 단자 간에 형성될 수 있다. 송신단 스위치부(130)는 수신 모드일 때 송신 포트(TX)를 접지하는 기능을 수행한다. 송신단 스위치부(130)는 복수의 송신단 트랜지스터(131~134), 송신단 바이어스 저항(135~139), 송신단 게이트 저항(140~143), 및 송신단 커패시터(144)를 포함한다. 복수의 송신단 트랜지스터(131~134)는 직렬로 연결된다. 도 1의 실시 예에서, 송신단 스위치부(130)는 nMOS 트랜지스터로 제공되는 4개의 송신단 트랜지스터(131,134)를 포함한다.
제1 송신단 트랜지스터(131)는 드레인단이 송신 포트(RX)의 (-) 단자, 즉 제2 인덕터(112)의 타단에 연결되고, 소스단은 제2 송신단 트랜지스터(132)의 드레인단에 연결되고, 게이트단은 제1 송신단 게이트 저항(140)을 통해 스위칭 신호(VC/)를 인가받는다. 제2 송신단 트랜지스터(132)는 드레인단이 제1 송신단 트랜지스터(131)의 소스단에 연결되고, 소스단은 제3 송신단 트랜지스터(133)의 드레인단에 연결되고, 게이트단은 제2 송신단 게이트 저항(141)을 통해 스위칭 신호(VC/)를 인가받는다.
제3 송신단 트랜지스터(133)는 드레인단이 제2 송신단 트랜지스터(132)의 소스단에 연결되고, 소스단은 제4 송신단 트랜지스터(134)의 드레인단에 연결되고, 게이트단은 제3 송신단 게이트 저항(142)을 통해 스위칭 신호(VC/)를 인가받는다. 제4 송신단 트랜지스터(134)는 드레인단이 제3 송신단 트랜지스터(133)의 소스단에 연결되고, 소스단은 송신 포트(RX)의 (+) 단자(신호 단자), 즉 제3 인덕터(113)의 타단에 연결되며, 게이트단은 제4 송신단 게이트 저항(143)을 통해 스위칭 신호(VC/)를 인가받는다. 송신단 트랜지스터(131~134)는 송신단 게이트 저항(140~143)을 통해 게이트단에 제2 스위칭 신호(VC/)가 인가된다. 송신단 게이트 저항(gate resistor)(140~143)은 높은 게이트 임피던스(gate impedance)를 제공하여 신호 누설과 게이트 옥사이드 브레이크다운(gate oxide break-down) 현상을 방지한다.
제2 스위칭 신호(VC/)는 제1 스위칭 신호(VC)와 상보적인 신호일 수 있다. 즉, 제1 스위칭 신호(VC)가 높은 전압의 신호일 때 제2 스위칭 신호(VC/)는 낮은 전압의 신호이고, 제1 스위칭 신호(VC)가 낮은 전압의 신호일 때 제2 스위칭 신호(VC/)는 높은 전압의 신호일 수 있다. 예를 들어, 송신 모드에서 수신단 트랜지스터(121,122)의 게이트단에 높은 전압의 제1 스위칭 신호(VC)가 인가되고, 이에 따라 수신단 트랜지스터(121,122)는 턴온(turn on)되어 동작한다. 이때, 송신단 트랜지스터(131~134)의 게이트단에는 낮은 전압의 제2 스위칭 신호(VC/)가 인가되고, 송신단 트랜지스터(131~134)는 턴오프(turn off) 상태가 된다. 그 결과, 수신 포트(RX)는 접지되고, 송신 포트(TX)와 안테나 포트(ANT) 간에 송신 신호가 효율적으로 전달된다.
반대로, 수신 모드의 경우, 수신단 트랜지스터(121,122)의 게이트단에 낮은 전압의 제1 스위칭 신호(VC)가 인가되고, 이에 따라 수신단 트랜지스터(121,122)는 턴오프(turn off)된다. 이때, 송신단 트랜지스터(131~134)의 게이트단에는 높은 전압의 제2 스위칭 신호(VC/)가 인가되고, 송신단 트랜지스터(131~134)는 턴온(turn off)으로 동작한다. 그 결과, 송신 포트(TX)는 접지되고, 안테나 포트(ANT)와 수신 포트(RX) 간에 수신 신호가 효율적으로 전달된다. 수신단 트랜지스터(121,122)와 송신단 트랜지스터(131~134)를 교번하여 스위칭함으로써, 송신 모드와 수신 모드 간의 스위칭 전환 기능이 달성될 수 있다.
본 발명의 실시 예에서, 송신단 트랜지스터(131~134)의 드레인단과 소스단은 송신단 바이어스 저항(135~139)을 통해 미리 설정된 바이어스 전압(VB)으로 바이어스(bias)된다. 바이어스 전압(VB)은 직류 전압일 수 있다. 제1 송신단 바이어스 저항(135)은 제1 송신단 트랜지스터(131)의 드레인단에 연결되고, 제2 송신단 바이어스 저항(136)은 제2 송신단 트랜지스터(132)의 드레인단, 즉 제1 송신단 트랜지스터(131)의 소스단에 연결되고, 제3 송신단 바이어스 저항(137)은 제3 송신단 트랜지스터(133)의 드레인단, 즉 제2 송신단 트랜지스터(132)의 소스단에 연결되고, 제4 송신단 바이어스 저항(138)은 제4 송신단 트랜지스터(134)의 드레인단, 즉 제3 송신단 트랜지스터(133)의 소스단에 연결되고, 제5 송신단 바이어스 저항(139)은 제4 송신단 트랜지스터(134)의 소스단, 즉 제3 인덕터(113)의 타단에 연결된 송신 포트(TX)의 (+) 단자(신호 단자)에 연결된다.
송신단 트랜지스터(131~134)의 드레인단과 소스단은 바이어스 저항(bias resistor)(135~139)을 통해 바이어스되고, 문턱 전압(threshold voltage)과 접합 순바이어스 전압(junction forward-bias voltage)은 오프 상태의 트랜지스터에 대하여 바이어스 전압(VB)만큼 증가한다. 즉, 송신단 트랜지스터(131~134)의 턴온 전압은 바이어스 전압(VB)만큼 증가된다. 바이어스 전압(VB)이 높을수록 선형성이 향상되지만, 높은 전압 스윙에 의하여 게이트 옥사이드 브레이크 다운을 일으키지 않도록, 송신단 바이어스 전압(VB)을 (송신단 트랜지스터의 턴온전압 - 송신단 트랜지스터의 문턱 전압)/2의 값으로 결정하는 것이 바람직하다.
바이어스 전압(VB)으로 인해, 송신단 스위치부(130)에 송신단 커패시터(144)를 필요로 한다. 송신단 커패시터(144)는 제2 송신단 트랜지스터(132)의 소스단과 접지 단자 사이, 즉 제3 송신단 트랜지스터(133)의 드레인단과 접지 단자 사이에 연결된다. 송신단 커패시터(144)는 직류 신호를 차단하는 기능을 수행한다.
본 발명의 일 실시 예에 따르면, 송신단 스위치부(130)의 트랜지스터 개수는 수신단 스위치부(120)의 트랜지스터 개수보다 많을 수 있다. 따라서, 수신 모드에서 송신 포트와의 격리도를 높여 신호 수신 성능을 향상시키고, 송신 신호의 구동 또한 효과적으로 구현할 수 있다. 본 발명의 실시 예에 의하면, 트랜스포머 발룬(transformer balun)과 송수신 스위치(tramsmit/receive switch)를 CMOS 공정에 의해 온칩(on-chip)으로 구현할 수 있으며, 콤팩트한 구조의 송수신 발룬 스위치를 제공할 수 있다.
도 2는 본 발명의 일 실시 예에 따른 송수신 발룬 스위치의 수신 모드에서의 삽입 손실과 반사 손실을 나타낸 그래프이다. 도 2에서 'S11'은 안테나 포트(ANT)에 대한 반사 손실(return loss)을 나타내고, 'S22'는 수신 포트(RX)에 대한 반사 손실을 나타내며, 'S21'은 안테나 포트(ANT)와 수신 포트(RX) 간의 삽입 손실(insertion loss)을 나타낸다. 도 2를 참조하면, 본 발명의 실시 예에 따른 송수신 발룬 스위치는 수신 모드에서 5~6 GHz 주파수 대역에서의 안테나 포트(ANT)와 수신 포트(RX) 간의 삽입 손실(S11,S22)은 3.3 dB 미만의 낮은 레벨을 가지며, 안테나 포트(ANT)와 수신 포트(RX)에 대한 반사 손실(S21) 역시 -16 dB 미만의 낮은 레벨을 갖는다.
도 3은 본 발명의 일 실시 예에 따른 송수신 발룬 스위치의 송신 모드에서의 삽입 손실과 반사 손실을 나타낸 그래프이다. 도 3에서 'S11'은 안테나 포트(ANT)에 대한 반사 손실(return loss)을 나타내고, 'S33'는 송신 포트(TX)에 대한 반사 손실을 나타내며, 'S31'은 송신 포트(TX)와 안테나 포트(ANT) 간의 삽입 손실(insertion loss)을 나타낸다. 도 3을 참조하면, 본 발명의 실시 예에 따른 송수신 발룬 스위치는 송신 모드에서, 5~6 GHz 주파수 대역에서의 송신 포트(TX)와 안테나 포트(ANT) 간의 삽입 손실(S31)은 2.7 dB 미만의 낮은 레벨을 가지며, 안테나 포트(ANT)에 대한 반사 손실(S11)과 송신 포트(TX)에 대한 반사 손실(S33)은 각각 -19 dB 미만, -15 dB 미만의 낮은 레벨을 갖는다.
도 4는 본 발명의 일 실시 예에 따른 송수신 발룬 스위치의 격리도를 나타낸 그래프이다. 도 4에서, 'S21'은 송신 모드에서의 안테나 포트(ANT)와 수신 포트(RX) 간의 격리도(isolation)이고, 'S23'는 수신 모드에서의 수신 포트(RX)와 송신 포트(TX) 간의 격리도이고, 'S31'은 수신 모드에서의 안테나 포트(ANT)와 송신 포트(TX) 간의 격리도이고, 'S32'는 송신 모드에서의 수신 포트(RX)와 송신 포트(TX) 간의 격리도이다. 도 4를 참조하면, 5.5 GHz 주파수에서 송신 모드에서의 안테나 포트(ANT)와 수신 포트(RX) 간의 격리도는 29 dB의 높은 레벨을 보이며, 송신 모드에서의 수신 포트(RX)와 송신 포트(TX) 간의 격리도(S32)는 30 dB의 높은 레벨을 보인다.
도 5는 본 발명의 일 실시 예에 따른 송수신 발룬 스위치의 입력 전력에 따른 삽입 손실과 격리도를 나타낸 그래프이다. 도 5에서, 'S21'은 수신 모드에서의 안테나 포트(ANT)와 수신 포트(RX) 간의 삽입 손실(insertion loss)과 송신 모드에서의 안테나 포트(ANT)와 수신 포트(RX) 간의 격리도(isolation)이고, 'S31'은 송신 모드에서의 안테나 포트(ANT)와 송신 포트(TX) 간의 삽입 손실과 수신 모드에서의 안테나 포트(ANT)와 송신 포트(TX) 간의 격리도이다. 도 5를 참조하면, 5.5 GHz에서, 수신 모드에서의 안테나 포트(ANT)와 수신 포트(RX) 간의 삽입 손실의 1-dB 전력 억압점(power compression point, P1dB)은 20 dBm, 송신 모드에서의 안테나 포트(ANT)와 송신 포트(TX) 간의 삽입 손실의 1-dB 전력 억압점은 28 dBm의 값을 보인다. 본 발명의 실시 예에 따른 송수신 발룬 스위치는 수신단 스위치부(120)에 비해 송신단 스위치부(130)에서 2배 많은 전압 스윙(voltage swing)을 확보할 수 있으며, 그에 따라 송신 모드의 1-dB 전력 억압점(P1dB)은 수신 모드에 비해 8 dB 높다. 스위치부의 격리도는 이득 억압이 아닌 스위치부의 비선형성에 기인한 이득 확장을 겪게 되지만, 송신 모드에서의 격리도는 여전히 28 dB 내지 30 dB 높게 나타난다.
이상의 실시 예들은 본 발명의 이해를 돕기 위하여 제시된 것으로, 본 발명의 범위를 제한하지 않으며, 이로부터 다양한 변형 가능한 실시 예들도 본 발명의 범위에 속하는 것임을 이해하여야 한다. 본 발명의 기술적 보호범위는 특허청구범위의 기술적 사상에 의해 정해져야 할 것이며, 본 발명의 기술적 보호범위는 특허청구범위의 문언적 기재 그 자체로 한정되는 것이 아니라 실질적으로는 기술적 가치가 균등한 범주의 발명에 대하여까지 미치는 것임을 이해하여야 한다.
VB: 바이어스 전압
VC, VC/: 스위칭 신호
100: 송수신 발룬 스위치
110: 트랜스포머 발룬
111: 제1 인덕터
112: 제2 인덕터
113: 제3 인덕터
114: 제1 커패시터
120: 송신단 스위치부
121,122: 수신단 트랜지스터
123~125: 수신단 바이어스 저항
126,127: 수신단 게이트 저항
128: 수신단 커패시터
130: 수신단 스위치부
131~134: 송신단 트랜지스터
135~139: 송신단 바이어스 저항
140~143: 송신단 게이트 저항
144: 송신단 커패시터

Claims (16)

  1. 안테나 포트와 연결된 제1 인덕터, 상기 제1 인덕터와 자기적으로 결합되고 수신 신호를 전달하도록 수신 포트에 연결된 제2 인덕터, 및 상기 제1 인덕터와 자기적으로 결합되고 송신 신호를 전달받도록 송신 포트에 연결된 제3 인덕터를 포함하는 트랜스포머 발룬(transformer balun);
    송신 모드일 때 상기 수신 포트를 접지하도록 상기 수신 포트에 연결되는 수신단 스위치부; 및
    수신 모드일 때 상기 송신 포트를 접지하도록 상기 송신 포트에 연결되는 송신단 스위치부를 포함하며,
    상기 수신단 스위치부 및 상기 송신단 스위치부 각각은, 직렬 연결된 복수의 트랜지스터를 포함하고,
    각 트랜지스터는, 게이트단에 스위칭 신호가 인가되고, 드레인단과 소스단은 미리 설정된 바이어스 전압에 의해 바이어스되며,
    상기 송신단 스위치부의 트랜지스터 개수는 상기 수신단 스위치부의 트랜지스터 개수보다 많은 송수신 발룬 스위치.
  2. 제1 항에 있어서,
    상기 수신단 스위치부 및 상기 송신단 스위치부 각각은, 상기 각 트랜지스터의 상기 드레인단 및 상기 소스단에 각각 연결되는 바이어스 저항을 더 포함하는 송수신 발룬 스위치.
  3. 제2 항에 있어서,
    상기 각 트랜지스터는, 상기 바이어스 저항을 통해 상기 바이어스 전압이 인가되어 바이어스되는 송수신 발룬 스위치.
  4. 제1 항에 있어서,
    상기 수신단 스위치부는,
    상기 제2 인덕터의 일단과 상기 제3 인덕터의 일단 사이에 직렬 연결되는 제1 수신단 트랜지스터 및 제2 수신단 트랜지스터;
    상기 제1 수신단 트랜지스터의 드레인단, 상기 제1 수신단 트랜지스터의 소스단, 및 상기 제2 수신단 트랜지스터의 소스단에 각각 연결되는 수신단 바이어스 저항;
    상기 제1 수신단 트랜지스터의 게이트단 및 상기 제2 수신단 트랜지스터의 게이트단에 각각 연결되는 수신단 게이트 저항; 그리고
    상기 제1 수신단 트랜지스터의 소스단과 접지 사이에 제공되어 직류를 차단하는 수신단 커패시터를 포함하는 송수신 발룬 스위치.
  5. 제4 항에 있어서,
    상기 송신단 스위치부는,
    상기 제2 인덕터의 타단과 상기 제3 인덕터의 타단 사이에 직렬 연결되는 제1 송신단 트랜지스터, 제2 송신단 트랜지스터, 제3 송신단 트랜지스터, 및 제4 송신단 트랜지스터;
    상기 제1 송신단 트랜지스터의 드레인단, 상기 제1 송신단 트랜지스터의 소스단, 상기 제2 송신단 트랜지스터의 소스단, 상기 제3 송신단 트랜지스터의 소스단, 상기 제4 송신단 트랜지스터의 소스단에 각각 연결되는 송신단 바이어스 저항;
    상기 제1 송신단 트랜지스터의 게이트단, 상기 제2 송신단 트랜지스터의 게이트단, 상기 제3 송신단 트랜지스터의 게이트단, 및 상기 제4 송신단 트랜지스터의 게이트단에 각각 연결되는 송신단 게이트 저항; 그리고
    상기 제2 송신단 트랜지스터의 소스단과 접지 사이에 제공되어 직류를 차단하는 송신단 커패시터를 포함하는 송수신 발룬 스위치.
  6. 제5 항에 있어서,
    상기 송신 모드일 때, 각 수신단 트랜지스터의 게이트단에 상기 수신단 트랜지스터를 턴온(turn-on)하는 스위칭 신호가 인가되고, 각 송신단 트랜지스터의 게이트단에 상기 송신단 트랜지스터를 턴오프(turn-off)하는 스위칭 신호가 인가되는 송수신 발룬 스위치.
  7. 제5 항에 있어서,
    상기 수신 모드일 때, 각 수신단 트랜지스터의 게이트단에 상기 수신단 트랜지스터를 턴오프(turn-off)하는 스위칭 신호가 인가되고, 각 송신단 트랜지스터의 게이트단에 상기 송신단 트랜지스터를 턴온(turn-on)하는 스위칭 신호가 인가되는 송수신 발룬 스위치.
  8. 제1 항에 있어서,
    상기 제1 인덕터에 병렬 연결되는 제1 커패시터를 더 포함하는 송수신 발룬 스위치.
  9. 삭제
  10. 자기적으로 결합된 복수의 인덕터를 포함하고, 송신 포트의 송신 신호를 안테나 포트로 전달하고, 상기 안테나 포트로부터의 수신 신호를 수신 포트로 전달하는 트랜스포머 발룬(transformer balun);
    직렬 연결된 복수의 수신단 트랜지스터를 포함하고, 상기 수신 포트에 연결되며, 송신 모드일 때 상기 수신 포트가 접지되도록 각 수신단 트랜지스터의 게이트단에 제1 스위칭 신호를 인가하는 수신단 스위치부; 및
    직렬 연결된 복수의 송신단 트랜지스터를 포함하고, 상기 송신 포트에 연결되며, 수신 모드일 때 상기 송신 포트가 접지되도록 각 송신단 트랜지스터의 게이트단에 제2 스위칭 신호를 인가하는 송신단 스위치부를 포함하며,
    상기 각 수신단 트랜지스터 및 상기 각 송신단 트랜지스터의 드레인단 및 소스단은 미리 설정된 바이어스 전압에 의해 바이어스되며,
    상기 송신단 스위치부의 송신단 트랜지스터 개수는 상기 수신단 스위치부의 수신단 트랜지스터 개수보다 많은 송수신 발룬 스위치.
  11. 제10 항에 있어서,
    상기 수신단 스위치부는, 상기 각 수신단 트랜지스터의 상기 드레인단 및 상기 소스단에 각각 연결되는 수신단 바이어스 저항을 더 포함하고,
    상기 송신단 스위치부는, 상기 각 송신단 트랜지스터의 상기 드레인단 및 상기 소스단에 각각 연결되는 송신단 바이어스 저항을 더 포함하는 송수신 발룬 스위치.
  12. 제10 항에 있어서,
    상기 송신 모드일 때, 각 수신단 트랜지스터의 게이트단에 상기 수신단 트랜지스터를 턴온(turn-on)하는 스위칭 신호가 인가되고, 각 송신단 트랜지스터의 게이트단에 상기 송신단 트랜지스터를 턴오프(turn-off)하는 스위칭 신호가 인가되는 송수신 발룬 스위치.
  13. 제10 항에 있어서,
    상기 수신 모드일 때, 각 수신단 트랜지스터의 게이트단에 상기 수신단 트랜지스터를 턴오프(turn-off)하는 스위칭 신호가 인가되고, 각 송신단 트랜지스터의 게이트단에 상기 송신단 트랜지스터를 턴온(turn-on)하는 스위칭 신호가 인가되는 송수신 발룬 스위치.
  14. 제10 항에 있어서,
    적어도 하나의 수신단 트랜지스터의 드레인단과 접지 사이, 및 적어도 하나의 송신단 트랜지스터의 드레인단과 접지 사이에 직류 신호를 차단하는 커패시터가 형성되는 송수신 발룬 스위치.
  15. 제10 항에 있어서,
    상기 복수의 인덕터 중 상기 안테나 포트 측의 인덕터에 병렬 연결되는 제1 커패시터를 더 포함하는 송수신 발룬 스위치.
  16. 삭제
KR1020140022645A 2014-02-26 2014-02-26 송수신 발룬 스위치 KR101610143B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140022645A KR101610143B1 (ko) 2014-02-26 2014-02-26 송수신 발룬 스위치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140022645A KR101610143B1 (ko) 2014-02-26 2014-02-26 송수신 발룬 스위치

Publications (2)

Publication Number Publication Date
KR20150101215A KR20150101215A (ko) 2015-09-03
KR101610143B1 true KR101610143B1 (ko) 2016-04-08

Family

ID=54242432

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140022645A KR101610143B1 (ko) 2014-02-26 2014-02-26 송수신 발룬 스위치

Country Status (1)

Country Link
KR (1) KR101610143B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008011503A (ja) 2006-05-31 2008-01-17 Matsushita Electric Ind Co Ltd 高周波スイッチ回路、高周波スイッチ装置、及び送信モジュール装置
US20110128088A1 (en) 2009-10-14 2011-06-02 Yalin Jin Rf switchable balun

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008011503A (ja) 2006-05-31 2008-01-17 Matsushita Electric Ind Co Ltd 高周波スイッチ回路、高周波スイッチ装置、及び送信モジュール装置
US20110128088A1 (en) 2009-10-14 2011-06-02 Yalin Jin Rf switchable balun

Also Published As

Publication number Publication date
KR20150101215A (ko) 2015-09-03

Similar Documents

Publication Publication Date Title
EP3457577B1 (en) Method to build asymmetrical transmit/receive switch with 90 degrees impedance transformation section
KR101428003B1 (ko) 트랜스포머 기반 ｒｆ 스위치 및 그 스위칭 방법
CN105049015B (zh) 单刀单掷射频开关及其构成的单刀双掷射频开关和单刀多掷射频开关
US9800238B2 (en) RF switch with bypass topology
CN103986450A (zh) 一种开关、天线的调谐器和射频装置
KR20150122126A (ko) Ｒｆ 프런트 엔드 모듈에 단극 삼투 스위치를 이용하여 ｌｎａ 바이패스 모드에서의 삽입 손실 감소
US11349469B2 (en) High power radio frequency switches with low leakage current and low insertion loss
GB2504488A (en) Transceiver with a series switch positioned between a common impedance matching network and an LNA to provide transmit/receive switching
EP2564513B1 (en) Rf switches
US20150381168A1 (en) High frequency switching circuit
CN111342860A (zh) 一种射频收发开关集成电路及收发方法
US8909171B2 (en) RF antenna switch circuit, high frequency antenna component, and mobile communication device
KR102041655B1 (ko) 고주파 스위치
US9431965B1 (en) Selectable-input-impedance radio-frequency reception amplifier
KR101610143B1 (ko) 송수신 발룬 스위치
Kim et al. A high power CMOS differential T/R switch using multi-section impedance transformation technique
CN106911327B (zh) 差分收发射频开关和射频终端
US7254371B2 (en) Multi-port multi-band RF switch
CN113541708A (zh) 射频分路器、射频模块和前端模块
US20150180465A1 (en) Rf switch
Bhandarkar et al. Asymmetric inductive substrate bias RF SPDT switch
Wang et al. A 6-32GHz T/R switch in 0.18-µm CMOS technology
KR102304322B1 (ko) 병렬 공진 구조를 이용한 낮은 삽입손실을 가지는 밀리미터파 대역 스위치 구조
WO2023208320A1 (en) Transceiver with antenna switch incorporating input impedance matching for receiver amplifier
CN104639134A (zh) Rf开关

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190401

Year of fee payment: 4