KR101593693B1 - 비접촉 타입의 발광 다이오드 - Google Patents

비접촉 타입의 발광 다이오드 Download PDF

Info

Publication number
KR101593693B1
KR101593693B1 KR1020090098566A KR20090098566A KR101593693B1 KR 101593693 B1 KR101593693 B1 KR 101593693B1 KR 1020090098566 A KR1020090098566 A KR 1020090098566A KR 20090098566 A KR20090098566 A KR 20090098566A KR 101593693 B1 KR101593693 B1 KR 101593693B1
Authority
KR
South Korea
Prior art keywords
layer
electrode
light emitting
insulating layer
emitting diode
Prior art date
Application number
KR1020090098566A
Other languages
English (en)
Other versions
KR20110041640A (ko
Inventor
홍진표
이종현
남혜원
이상효
이준석
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to KR1020090098566A priority Critical patent/KR101593693B1/ko
Priority to PCT/KR2010/007038 priority patent/WO2011046373A2/ko
Publication of KR20110041640A publication Critical patent/KR20110041640A/ko
Application granted granted Critical
Publication of KR101593693B1 publication Critical patent/KR101593693B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Abstract

전극과 클래드층 사이가 비접촉인 발광 다이오드가 개시된다. 기판 상에 제1 전극을 형성하고, 제1 전극 상부에 제1 클래드층을 형성한다. 제1 클래드층 상부에 형성된 절연층을 선택적으로 식각하여 다수의 핀 홀들을 형성한다. 핀 홀 내부에는 광활성층을 형성하고, 광활성층 상부에 제2 클래드층을 형성한다. 제2 전극은 절연층 상부에 형성되고, 제2 클래드층과 제2 전극이 비접촉 상태가 된다. 이를 통해 고전압의 전원을 발광 다이오드에 인가할 수 있다. 또한, 좁은 면적에 다수의 개별적인 발광구조를 실현하여 높은 휘도를 획득할 수 있다.
발광 다이오드, 핀 홀, 비접촉

Description

비접촉 타입의 발광 다이오드{Light Emitting Diode of Non-Contact Type}
본 발명은 발광 다이오드에 관한 것으로, 더욱 상세하게는 원뿔 모양의 광활성층을 가지는 발광 다이오드에 관한 것이다.
발광 다이오드는 광활성층 내에서 전자와 정공의 재결합에 의해 빛을 방출하는 소자이다. 이상적인 경우, 전자와 정공의 재결합은 직접 천이에 의해 발생하나, 실제의 결정 구조 내에서는 일부의 에너지가 열로 변환되는 간접 천이 형식으로 이루어지기도 한다.
최근에 발광 다이오드는 질화갈륨 계열의 상용화와 함께 고휘도를 실현하고 있다. 또한, YAG, TAG 및 Silicate 계열의 형광체의 개발을 통해 백색 조명을 실현하고 있는 상황이다. 다양한 분야에 걸친 발광 다이오드의 산업상의 적용을 위해서는 고휘도의 실현, 공급 전원의 AC화가 이루어져야 한다.
고휘도를 실현하기 위해 발광 다이오드의 에피/칩 공정에서의 많은 기술적 진보가 이루어지고 있다. 이는 기판의 배향, 버퍼층의 재질과 형성, 다중양자우물 구조의 채용 등에 의해 실현되고 있으며, 최근에는 기존의 질화갈륨 계열 이외에 산화아연 계열에 대한 연구가 활발히 진행되고 있다.
기본적으로 발광 다이오드가 고휘도를 실현하기 위해서는 칩 레벨에서 높은 광추출 효율이 이루어져야 하나, 이를 위해서는 높은 수준의 전력이 공급되어야 하며, 방열 구조가 패키징을 통해서 이루어져야 한다. 통상적으로 발광 다이오드에 대한 전력공급은 DC의 형태로 이루어진다. 즉, 공급되는 AC 전원에 대한 정류 및 감압을 통해 일정한 레벨을 가진 DC 전압을 공급하고, 이를 통해 발광 다이오드는 발광동작을 수행하게 된다.
최근에는 AC 전원에 대한 정류와 감압을 수행하는 반도체 소자를 발광 다이오드와 동일한 패키지에 실장하고 있다. 따라서, 외부에서 인지할 때는 하나의 디바이스가 AC 전원을 수신하고, 발광동작을 수행하는 양상을 가지게 된다.
그러나, 실제로는 서로 다른 제조공정을 통해 개별적으로 형성된 적어도 2개의 칩이 동일한 패키지에 실장된 것에 불과하다. 따라서, 패키징 시의 와이어 본딩, 하부 기판에서의 패터닝, 복잡한 몰딩 과정 등의 문제가 상존하고 있는 상황이다.
상술한 문제점을 해결하기 위한 본 발명의 목적은 핀 홀 내부에 원뿔 형태의 광활성층이 형성된 발광 다이오드를 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명은, 기판 상에 형성된 제1 전극; 상기 제1 전극 상에 형성된 제1 클래드층; 상기 제1 클래드층 상에 형성된 절연층; 상기 절연층을 관통하는 핀 홀; 상기 핀 홀 내에 형성되고, 상기 제1 클래드층 상에 형성된 광활성층; 상기 광활성층 상에 형성된 원뿔 형상의 제2 클래드층; 및 상기 절연층 상에 형성된 제2 전극을 포함하는 발광 다이오드를 제공한다.
또한, 상기 목적을 달성하기 위한 본 발명은, 기판 상에 형성된 제1 전극; 상기 제1 전극 상에 형성된 절연층; 상기 절연층을 관통하는 언더 컷 형상의 핀 홀; 상기 핀 홀 내에 형성되고, 상기 제1 전극 상에 형성된 제1 클래드층; 상기 제1 클래드층 상에 형성된 광활성층; 상기 광활성층 상에 형성된 원뿔 형상의 제2 클래드층; 및 상기 절연층 상에 형성된 제2 전극을 포함하는 발광 다이오드를 제공한다.
본 발명의 상기 목적은, 동일한 기판 상에 다수개의 핀 홀들이 형성되고, 2개의 전극들을 통해 각각의 핀 홀에 형성된 광활성층이 발광동작을 수행하는 발광 다이오드의 제공을 통해서도 달성된다.
상술한 본 발명에 따르면, 제2 클래드층과 제2 전극은 비접촉 상태를 가진다. 비접촉 상태인 제2 클래드층과 제2 전극 사이의 간격을 조절하여 방전현상을 유도하고 이를 통해 고전압 전원을 발광 다이오드에 직접 이용할 수 있다.
또한, 하나의 전극 상에 다수의 발광 구조가 형성되므로, 높은 휘도를 달성할 수 있다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
제1 실시예
도 1은 본 발명의 제1 실시예에 따른 발광 다이오드를 도시한 사시도이다.
도 1을 참조하면, 기판(100) 상에는 제1 전극(110) 및 제1 클래드층(120)이 순차적으로 형성된다. 상기 제1 클래드층(120) 상부에는 절연층(130)이 형성되며, 절연층(130)에는 이를 관통하는 다수의 핀 홀들(140)이 형성된다. 또한, 핀 홀(140)의 내부 공간에는 광활성층(150)과 제2 클래드층(160)이 형성된다.
상기 광활성층(150)은 핀 홀(140) 내부에서 상기 제1 클래드층(120) 상부에 형성되며, 상기 제2 클래드층(160)은 대략 원뿔 모양을 가지며 광활성층(150) 상부에 형성된다. 또한, 절연층(130) 상부에는 제2 전극(170)이 형성되며, 상기 제2 전극(170)은 핀 홀들(140)을 제외한 절연층(130)의 상부에 형성된다.
먼저, 상기 기판(100)은 절연성 재질이면서, 이후의 제조공정에서 전극들(110, 170), 클래드층들(120, 160) 및 광활성층(150)의 형성에 의해 변형이 발생되지 않는 특성을 가진 것이라면 어느 것이나 가능할 것이다. 따라서, 광활성층(150)에서 발생된 광이 기판(100)을 투과하여야 하는 경우, 사파이어, 산화아연, 실리콘카바이드 또는 글래스 등이 사용될 수 있으며, 광이 핀-홀(140)의 개방된 공간을 통해 외부로 방출되는 경우, 소정의 반사율을 가진 재료가 사용될 수 있다. 예컨대, 실리콘 기판이 사용될 수 있는데, 실리콘 기판을 사용하는 경우, 실리콘 기판과 제1 전극(110) 사이는 실리콘 산화물이 개재될 수 있다.
제1 전극(110)은 기판(100) 상에 형성된다. 상기 제1 전극(110)은 기판(100) 전면에 걸쳐 형성된다. 또한, 상기 제1 전극(110)은 전도성 재질로써, 제1 클래드층(120)과 전기적으로 오믹 콘택을 수행할 수 있는 물질이라면 어느 것이나 가능할 것이다. 다만, 상기 제1 전극(110)은 이후에 형성되는 제1 클래드층(120)의 전도형에 따라 다양하게 선택될 수 있겠으나, 패키징 공정에서 발생할 수 있는 와이어 본딩 과정을 감안하여 적절한 금속성의 재료로 선택됨이 바람직하다.
상기 제1 전극(110) 상부에는 제1 클래드층(120)이 형성된다. 상기 제1 클래드층(120)은 n형 또는 p형의 전도성을 가질 수 있다. 또한, 상기 제1 클래드층(120)은 질화갈륨 계열 또는 산화아연 계열일 수 있다.
계속해서, 제1 클래드층(120) 상부에는 절연층(130)이 형성된다. 상기 절연층(130)은 절연성 재질이라면 어느 것이나 가능할 것이나, 핀 홀(140)을 형성하기에 적합한 재질로 선택됨이 바람직하다. 상기 절연층(130)을 관통하여 형성되는 핀 홀(140)은 절연층(130)의 식각에 의해 형성된다. 따라서, 상기 절연층(130)은 하부의 제1 클래드층(120)과 화학적 조성을 달리하는 재질로 선택되어야 한다. 본 실시예에서는 상기 절연층(130)을 실리콘 산화물로 구성한다. 다만, 이외에도 소정의 반사율을 가진 절연체가 사용될 수 있음은 당업자에게 주지의 사실이라 할 것이다. 다만, 재료의 선택시, 절연층(130)은 하부의 제1 클래드층(120)과 식각선택비를 가져야만 한다.
절연층(130)을 관통하는 핀 홀(140) 내부에는 광활성층(150)과 제2 클래드층(160)이 형성된다.
광활성층(150)은 발광동작을 수행하는 구조로 구성된다. 따라서, 진성 반도 체로 구성될 수 있으며, 양자점 구조 또는 다중양자우물 구조로 형성될 수 있다. 예컨대, 다중양자우물 구조가 광활성층(150)에 채용되고, 제1 클래드층(120) 및 제2 클래드층(160)이 질화갈륨 계열인 경우, 상기 광활성층(150)은 장벽층으로 질화갈륨, 우물층으로 인듐질화갈륨이 사용될 수 있다.
상기 광활성층(150) 상부에는 원뿔형의 제2 클래드층(160)이 형성된다. 상기 제2 클래드층(160)은 제1 클래드층(120)과 상보적인 전도형을 가진다. 즉, 제1 클래드층(120)이 p형인 경우, 제2 클래드층(160)은 n형으로 구성되며, 제1 클래드층(120)이 n형인 경우, 제2 클래드층(160)은 p형으로 구성된다.
또한, 절연층(130)의 상부에는 제2 전극(170)이 형성된다. 상기 제2 전극(170)은 핀 홀(140) 이외의 절연층(130) 상부에 걸쳐 형성된다. 즉, 제2 전극(170)은 핀 홀(140) 상부를 개방하는 형태로 형성된다.
도 2 내지 도 5는 본 발명의 제1 실시예에 따라 상기 도 1에 도시된 발광 다이오드의 제조방법을 설명하기 위한 단면도들이다.
도 2를 참조하면, 기판(100) 상에 제1 전극(110), 제1 클래드층(120) 및 절연층(130)을 순차적으로 적층한다.
상기 제1 전극(110)은 제1 클래드층(120)이 n형인 경우, Ti/Au 또는 Cr/Au로 구성됨이 바람직하며, 제1 클래드층(120)이 p형인 경우, Ni/Au 또는 Cr/Au로 구성됨이 바람직하다. 예컨대, 제1 클래드층(120)이 n형인 경우, Au를 먼저 형성하고, Au 상부에 Ti 또는 Cr을 형성함이 바람직하다.
또한, 제1 클래드층(120)은 발광 다이오드가 질화갈륨 계열로 구성되고, n형 의 전도성을 가지는 경우, Si 등의 Ⅳ족 원소를 도판트로 이용한다. 또한, p형의 전도성을 가지는 경우, Mg 등의 Ⅱ족 원소를 도판트로 이용한다.
만일, 본 실시예의 발광 다이오드가 산화아연 계열로 구성되고, n형의 전도성을 가지는 경우, ⅢA 족 또는 ⅣA 족 원소가 도판트로 이용되고, p형의 전도성을 가지는 경우, ΙA족 또는 ⅡA족 원소가 도판트로 이용됨이 바람직하다. 또한, 상기 제1 클래드층(120)은 다양한 방법을 통해서 형성될 수 있겠으나, MOCVD 공정을 이용함이 바람직하다.
계속해서 제1 클래드층(120) 상부에는 절연층(130)이 형성된다. 상기 절연층(130)은 비전도성 재질로 상기 제1 클래드층(120)과 식각선택비를 가진 물질이라면 어느 것이나 가능할 것이다.
도 3을 참조하면, 절연층(130)에 대한 식각을 수행하여 핀 홀(140)을 형성한다. 상기 핀 홀(140)은 절연층(130)을 관통하고, 하부의 제1 클래드층(120)의 표면 일부를 노출시키는 형태로 형성된다. 이외에 핀 홀(140)은 절연층(130)을 언더 컷의 형상으로 식각하여 형성됨이 바람직하다.
언더 컷 형태의 핀 홀(140)을 형성하기 위해서 절연층(130) 전체에 대해 포토레지스트를 도포하고 통상의 포토리소그래피 공정을 이용하여 핀 홀(140)이 형성될 영역을 오픈하는 포토레지스트 패턴을 형성한다. 형성된 포토레지스트 패턴을 식각 마스크로 이용하여 식각을 수행하여 핀 홀(140)을 형성한다. 상기 핀 홀(140)은 언더 컷 형태를 가짐이 바람직하다. 언더 컷 형태의 핀 홀(140)을 형성하기 위해, 식각은 습식 식각을 이용할 수 있다. 만일, 건식 식각을 이용하는 경우, 에칭 가스의 식각 방향에 수직으로 절연층(130)이 형성된 기판을 배열하기 보다는 소정의 각도로 기울기를 가지도록 한 후, 식각을 진행함이 바람직하다.
핀 홀(140)을 언더 컷의 형태로 형성하는 것은 이후에 진행되는 막질의 형성 과정에서 광활성층(150) 또는 제2 클래드층(160)을 구성하는 물질이 핀 홀(140)의 측벽에 부착되는 현상을 최소화하기 위한 것이다.
도 4를 참조하면, 언더 컷의 형태로 형성된 핀 홀(140) 내부에 광활성층(150) 및 제2 클래드층(160)을 형성한다.
먼저, 광활성층(150)을 구성하는 물질을 핀 홀(140)이 형성된 기판의 전면에 도포한다. 만일 상기 광활성층(150)이 다중양자우물 구조인 경우, 장벽층 및 우물층이 서로 번갈아가며 형성되는 구조가 된다. 이때, 장벽층은 상대적으로 높은 밴드갭을 가지고 우물층은 상대적으로 낮은 밴드갭을 가지게 되어, 양자구속 효과를 나타내게 된다.
상술한 광활성층(150)은 절연층(130)의 표면에 형성되고, 언더 컷 형상의 핀 홀(140) 내부에도 형성된다. 다만, 언더 컷 형상에 의해 핀 홀(140) 내부에 형성되는 광활성층(150)은 절연층(130)의 측벽과는 접촉이 회피되는 구조로 형성된다.
계속해서 기 형성된 광활성층(150) 상부에 제2 클래드층(160)이 형성된다. 상기 제2 클래드층(160)은 제1 클래드층(120)과 상보적인 전도성을 가진다. 즉, 제1 클래드층(120)이 n형이면, 제2 클래드층(160)은 p형으로 구성되고, 제1 클래드층(120)이 p형이면, 제2 클래드층(160)은 n형으로 구성된다. 또한, 제2 클래드층(160)의 물질 및 전도성에 따른 도판트는 제1 클래드층(120)에서 설명된 바와 동 일하다.
또한, 제2 클래드층(160)은 대략 원뿔형의 형상을 가지게 된다. 이는 절연층(130) 상부에 동시에 형성되는 광활성층(150)을 구성하는 물질과 제2 클래드층(160)을 형성하는 물질에 의해 핀 홀(140)의 입구가 줄어든 현상에 기인한다.
상술한 핀 홀(140) 내의 광활성층(150)과 제2 클래드층(160)의 형성은 핀 홀(140)의 형상이 언더 컷을 가짐에 기인한다. 즉, 언더 컷 형상의 핀 홀(140)에 의해 광활성층(150)과 제2 클래드층(160)은 절연층(130)의 내부 측벽과 접촉이 회피되며, 제2 클래드층(160)은 원뿔형의 형상을 가지게 된다.
계속해서 도 5를 참조하면, 상기 도 4에서 형성된 절연층(130) 상부에 잔류하는 광활성층(150) 물질과 제2 클래드층(160) 물질을 제거한다. 절연층(130) 상부에 잔류하는 막질의 제거는 화학적 기계적 연마 또는 식각을 통해서 수행된다. 화학적 기계적 연마는 절연층(130)의 표면이 노출될 때까지 진행하여 절연층(130) 상부의 막질을 제거한다. 또한, 식각은 건식 식각 또는 습식 식각으로 진행될 수 있다. 다만, 식각 공정시에 핀 홀(140) 영역은 포토레지스트가 잔류하여 식각 마스크로 작용하게 함이 바람직하다.
절연층(130) 상부에 막질들이 제거되면, 절연층(130) 상부에 제2 전극(170)을 형성한다. 상기 제2 전극(170)은 전도성 물질이라면 어느 것이나 가능할 것이나, Cu 또는 Au로 구성됨이 바람직하다. 또한, 상기 제2 전극(170)은 핀 홀(140)을 제외한 절연층(130) 상부에 도포된다. 이러한 선택적 도포를 위해 증착 마스크를 사용할 수도 있고, 포토레지스트를 통한 리프트 오프 기술을 사용할 수 있다. 특 히, 리프트 오프 기술은 다음과 같이 구성할 수 있다.
먼저, 핀 홀(140) 내부에 광활성층(150) 및 제2 클래드층(160)이 형성된 기판 전면에 대해 포토레지스트를 도포한다. 특히, 핀 홀(140) 내부를 매립하고, 절연층(130)으로부터 소정의 높이를 가지도록 포토레지스트는 도포된다. 이어서, 핀 홀(140) 상부 영역에 형성된 포토레지스트를 잔류시키고, 절연층(130) 상부 영역에 형성된 포토레지스트를 제거한다. 이미, 상기 도 4의 절연층(130) 상부에 형성된 막질들은 화학적 기계적 연마 등에 의해 제거된 상태이다. 따라서, 포토레지스트의 제거에 의해 절연층(130)의 표면은 노출된다.
계속해서, 핀 홀(140) 영역 상부에만 포토레지스트가 잔류하는 기판에 대해 전극물질을 도포한다. 이어서, 잔류하는 포토레지스트를 에슁 등을 통해 제거하면, 핀 홀(140) 영역 상에 형성된 포토레지스트 상부에 형성된 전극물질도 제거된다. 따라서, 절연층(130) 상부의 전극물질만 잔류하게 되는 제2 전극(170)이 형성된다.
상술한 구성을 가지는 발광 다이오드는 광활성층(150) 및 클래드층들(120, 160)에 전력을 공급하는 2개의 전극들(110, 170) 중 하나는 클래드층과 비접촉인 상태가 된다. 즉, 본 실시예에서는 제2 클래드층(160)과 제2 전극(170)은 물리적으로 비접촉인 상태로 구성된다. 그러나, 상기 도 1 및 도 5에 개시된 바와 같이 제2 클래드층(160)은 대략 원뿔형의 형상을 하고 있으므로, 제1 전극(110)과 제2 전극(170)에 소정의 전위차를 인가하는 경우, 제2 클래드층(160)인 원뿔의 끝부분에서 전계의 집중이 일어난다. 이러한 전계의 집중은 제2 클래드층(160)과 비접촉인 제2 전극(170) 사이의 정전 방전 현상을 일으킨다. 따라서, 정전 방전 현상에 의해 전하는 제2 클래드층(160)으로부터 제2 전극(170)으로 전달되거나, 제2 전극(170)으로부터 제2 클래드층(160)으로 전달된다.
이러한 본 발명의 기술적 구성은 110V 또는 220V의 전원을 직접 발광 다이오드의 전극에 연결하여 발광 동작을 수행하도록 한다. 즉, 정전 방전 현상은 인가되는 전압이 높은 전압일 경우에 발생할 수 있다. 또한, AC 전원의 인가 시에 전위의 시간적 변경에 따라, 발생되는 전계는 제2 클래드층(160)과 제2 전극(170) 사이의 방전 현상을 유도하고, 이를 통하여 제1 전극(110)과 제2 전극(170) 사이의 전류의 흐름이 발생한다. 또한, 전류의 흐름을 통해 광활성층(150)에서는 전자와 정공의 재결합이 발생하고, 발광 동작이 수행된다.
상술한 구성에서 핀 홀(140)은 기판(100) 상에 다수개로 구비될 수 있다. 따라서, 핀 홀(140) 내부의 광활성층(150) 및 제2 클래드층(160)도 기판(100) 상에 다수개로 구비된다. 따라서, 하나의 기판(100)에서 발광 동작을 수행하는 발광 다이오드는 다수개로 구비된다. 즉, 제1 전극(110)은 기판(100) 상에 전면적으로 형성되며, 각각의 발광 다이오드의 제1 클래드층(120)과 연결되며, 제2 전극(170)도 기판(100) 상의 절연층(130) 상부에 전면적으로 형성된다. 따라서, 2개의 전극(110, 170)으로 다수의 광활성층을 구동할 수 있다. 이를 통해 발광 다이오드의 고휘도를 구현할 수 있다.
특히, 특정의 컬러나 화이트를 구현하고자 하는 경우, 각각의 핀 홀에 형광체를 개별적으로 도포할 수 있다. 또한, 특정의 필름 표면에 형광체를 도포하고, 필름 전체를 상기 기판의 전면에 부착하여 특정의 컬러를 구현할 수 있다.
제2 실시예
도 6은 본 발명의 제2 실시예에 따른 발광 다이오드를 도시한 단면도이다.
도 6을 참조하면, 제2 실시예에 따른 발광 다이오드는 기판(200) 상에는 제1 전극(210)이 형성된다. 상기 제1 전극(210) 상부에는 절연층(220)이 형성되며, 절연층(220)에는 이를 관통하는 다수의 핀 홀들(230)이 형성된다. 또한, 핀 홀(230)의 내부 공간에는 제1 클래드층(240), 광활성층(250)과 제2 클래드층(260)이 형성된다.
즉, 도 6에 개시된 발광 다이오드는 제1 클래드층(240)이 핀 홀(230) 내부에 구비된 것을 제외하고는 상기 제1 실시예에 도시된 구조와 동일하다. 따라서, 제1 클래드층(240)은 핀 홀(230)마다 개별적으로 구비되는 특징을 가진다.
또한, 상기 도 6에 도시된 발광 다이오드의 제조방법은 기판(200) 상에 제1 전극(210)의 형성, 절연층(220)의 형성과 핀 홀(230)의 형성, 핀 홀(230) 내부에 제1 클래드층(240)/광활성층(250)/제2 클래드층(260)의 순차적 형성, 절연층(220) 상부에 제2 전극(270)의 형성 순으로 진행된다.
즉, 제1 실시예에서는 제1 전극(110) 상부에 제1 클래드층(120)을 적층하고, 제1 클래드층(120) 상부에 다수의 핀 홀들(140)이 배치되고, 각각의 핀 홀(140) 내부에 광활성층(150)과 제2 클래드층(160)이 배치되는 구조를 개시하였다. 반면, 제2 실시예에서는 제1 전극(210) 상부에 다수의 핀 홀들(230)이 배치되고, 각각의 핀 홀(230) 내부에 제1 클래드층(240), 광활성층(250) 및 제2 클래드층(260)이 배치되 는 구조이다.
또한, 제조방법에서 제2 실시예에서는 기판(200) 상에 제1 전극(210)을 전면 도포하고, 형성된 제1 전극(210) 상부에 절연층(220)을 형성한다. 계속해서, 절연층(220)에 대한 선택적 식각을 통해 언더 컷 형상의 핀 홀들(230)을 다수개 형성한다.
형성된 핀 홀(230)에는 통상의 증착 공정을 이용하여 제1 클래드층(240), 광활성층(250) 및 제2 클래드층(260)을 순차적으로 형성한다. 또한, 절연층(220) 상부에 도포된 제1 클래드층, 광활성층 및 제2 클래드층을 제거한다. 막질들이 제거된 절연층(220) 상부에 제2 전극(270)을 형성하면, 상기 도 6에 도시된 발광 다이오드를 제조할 수 있다.
상기 도 6에 개시된 기판(200), 전극(210, 270), 클래드층(240, 260), 절연층(220) 및 광활성층(250)은 상기 제1 실시예에 개시된 바와 동일한 재료를 사용하여 형성한다. 또한, 제1 실시예와 제2 실시예에서는 절연층 상부에 형성된 광활성층 및 클래드층 등을 제거하는 공정이 설명되었으나, 상기 공정은 생략될 수 있다. 즉, 절연층 상부에 형성된 광활성층과 클래드층 등을 잔류시킨 상태에서 제2 전극을 형성할 수도 있다.
도 7은 본 발명에 따른 다른 발광 다이오드를 도시한 단면도이다.
도 7을 참조하면, 기판(300), 제1 전극(310), 클래드층(340, 360), 절연층(370) 및 광활성층(350)은 도 5 및 도 6에 도시된 바와 동일하다. 다만, 제2 전극(370)은 투명전극의 특징을 가지고, 제2 클래드층(360)은 제2 전극(370)과 물리 적으로 접촉한다. 따라서, 도 7에 도시된 발광 다이오드는 DC 전원을 이용하여 구동할 수 있다. 상기 제2 전극은 ITO, IZO 또는 TO(Tin Oxide) 등의 무기 전도성 산화막일 수 있으며, 폴리아닐린 등의 유기 전도막일 수도 있다.
본 발명에서 제2 클래드층과 제2 전극은 비접촉 상태로 형성된다. 따라서, 기존의 접촉식인 발광 다이오드에 비해 고전압을 직접 이용할 수 있은 잇점이 있다. 또한, 적절한 정류장치와 결합한다면, AC 전원과 직접 연결하여 발광 동작을 수행할 수 있는 잇점을 가진다.
또한, 실시의 형태에 따라 제2 클래드층과 제2 전극은 접촉 상태로 구현되고, 이를 통해 DC 전원을 이용하여 구동할 수 있다. 다수의 핀홀 내부에 구비되는 발광 다이오드를 통해 실질적인 면광원을 구현할 수 있는 잇점이 있다.
도 1은 본 발명의 제1 실시예에 따른 발광 다이오드를 도시한 사시도이다.
도 2 내지 도 5는 본 발명의 제1 실시예에 따라 상기 도 1에 도시된 발광 다이오드의 제조방법을 설명하기 위한 단면도들이다.
도 6은 본 발명의 제2 실시예에 따른 발광 다이오드를 도시한 단면도이다.
도 7은 본 발명에 따른 다른 발광 다이오드를 도시한 단면도이다.

Claims (12)

  1. 기판 상에 형성된 제1 전극;
    상기 제1 전극 상에 형성된 제1 클래드층;
    상기 제1 클래드층 상에 형성된 절연층;
    상기 절연층을 관통하는 핀 홀;
    상기 핀 홀 내에 형성되고, 상기 제1 클래드층 상에 형성된 광활성층;
    상기 광활성층 상에 형성된 원뿔 형상의 제2 클래드층; 및
    상기 절연층 상에 형성된 제2 전극을 포함하고,
    상기 제2 클래드층과 상기 제2 전극은 물리적으로 비접촉인 것을 특징으로 하는 발광 다이오드.
  2. 제1항에 있어서, 상기 핀 홀은 일체화된 상기 제1 클래드층 상부에 다수개 형성되는 것을 특징으로 하는 발광 다이오드.
  3. 제1항에 있어서, 상기 핀 홀은 언더 컷의 형상을 가지는 것을 특징으로 하는 발광 다이오드.
  4. 삭제
  5. 제1항에 있어서, 상기 광활성층은 질화갈륨 계열 또는 산화아연 계열인 것을 특징으로 하는 발광 다이오드.
  6. 기판 상에 형성된 제1 전극;
    상기 제1 전극 상에 형성된 절연층;
    상기 절연층을 관통하는 언더 컷 형상의 핀 홀;
    상기 핀 홀 내에 형성되고, 상기 제1 전극 상에 형성된 제1 클래드층;
    상기 제1 클래드층 상에 형성된 광활성층;
    상기 광활성층 상에 형성된 원뿔 형상의 제2 클래드층; 및
    상기 절연층 상에 형성된 제2 전극을 포함하고,
    상기 핀 홀은 일체화된 상기 제1 전극 상에 다수개로 형성되고, 상기 제2 클래드층과 상기 제2 전극은 물리적으로 비접촉인 것을 특징으로 하는 발광 다이오드.
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
KR1020090098566A 2009-10-16 2009-10-16 비접촉 타입의 발광 다이오드 KR101593693B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090098566A KR101593693B1 (ko) 2009-10-16 2009-10-16 비접촉 타입의 발광 다이오드
PCT/KR2010/007038 WO2011046373A2 (ko) 2009-10-16 2010-10-14 비접촉 타입의 발광 다이오드

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090098566A KR101593693B1 (ko) 2009-10-16 2009-10-16 비접촉 타입의 발광 다이오드

Publications (2)

Publication Number Publication Date
KR20110041640A KR20110041640A (ko) 2011-04-22
KR101593693B1 true KR101593693B1 (ko) 2016-02-15

Family

ID=43876711

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090098566A KR101593693B1 (ko) 2009-10-16 2009-10-16 비접촉 타입의 발광 다이오드

Country Status (2)

Country Link
KR (1) KR101593693B1 (ko)
WO (1) WO2011046373A2 (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5641611A (en) * 1995-08-21 1997-06-24 Motorola Method of fabricating organic LED matrices
US5953362A (en) * 1997-12-15 1999-09-14 Pamulapati; Jagadeesh Strain induce control of polarization states in vertical cavity surface emitting lasers and method of making same
JP2000236111A (ja) * 1999-02-15 2000-08-29 Matsushita Electric Works Ltd 光源装置
KR20040029301A (ko) * 2001-08-22 2004-04-06 소니 가부시끼 가이샤 질화물 반도체소자 및 질화물 반도체소자의 제조방법
CN101546754A (zh) * 2008-03-26 2009-09-30 富准精密工业(深圳)有限公司 发光二极管模组

Also Published As

Publication number Publication date
WO2011046373A2 (ko) 2011-04-21
WO2011046373A3 (ko) 2011-07-14
KR20110041640A (ko) 2011-04-22

Similar Documents

Publication Publication Date Title
US9583466B2 (en) Etch removal of current distribution layer for LED current confinement
TWI593136B (zh) Light-emitting element and method of manufacturing the same, method of manufacturing light-emitting device, lighting device, backlight, display device and diode
KR101150861B1 (ko) 멀티셀 구조를 갖는 발광다이오드 및 그 제조방법
US10249789B2 (en) Light emitting diode chip and fabrication method
US8772138B2 (en) High voltage light emitting diode chip and its manufacturing method
CN101969089B (zh) 一种具有电流阻挡层氮化镓基发光二极管的制作方法
KR102512027B1 (ko) 반도체 소자, 표시패널, 표시장치 및 표시패널 제조방법
CN109417082A (zh) 半导体器件以及包括半导体器件的显示装置
US20120037946A1 (en) Light emitting devices
US20140291708A1 (en) Alternating Current Vertical Light Emitting Element and Manufacturing Method Thereof
WO2007015612A1 (en) Nitride light emitting device and manufacturing method thereof
CN103855149A (zh) 倒装高压发光二极管及其制作方法
US10199538B2 (en) Light emitting diode and fabrication method thereof
KR102630680B1 (ko) Led 소자, led 소자의 제조 방법 및 led 소자를 포함하는 디스플레이 패널
EP3163615B1 (en) Light emitting device
CN109037268B (zh) 微型发光二极管显示器、微型发光二极管元件及其制法
CN107863425A (zh) 一种具有高反射电极的led芯片及其制作方法
CN106784218A (zh) 一种led芯片及其制作方法
TWI446571B (zh) 發光二極體晶片及其製作方法
KR20150010146A (ko) 발광소자 및 조명시스템
JP2012080104A (ja) 半導体発光素子及びその製造方法
KR102495758B1 (ko) 플립칩 타입의 led 소자, 플립칩 타입의 led 소자의 제조 방법 및 플립칩 타입의 led 소자를 포함하는 디스플레이 장치
KR20140145742A (ko) 발광소자 및 조명시스템
CN102790156A (zh) 半导体发光结构
KR101593693B1 (ko) 비접촉 타입의 발광 다이오드

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190102

Year of fee payment: 4