KR101588346B1 - 온-패키지 입/출력 아키텍처 - Google Patents

온-패키지 입/출력 아키텍처 Download PDF

Info

Publication number
KR101588346B1
KR101588346B1 KR1020147016891A KR20147016891A KR101588346B1 KR 101588346 B1 KR101588346 B1 KR 101588346B1 KR 1020147016891 A KR1020147016891 A KR 1020147016891A KR 20147016891 A KR20147016891 A KR 20147016891A KR 101588346 B1 KR101588346 B1 KR 101588346B1
Authority
KR
South Korea
Prior art keywords
die
circuits
conductive lines
equalization
ended
Prior art date
Application number
KR1020147016891A
Other languages
English (en)
Other versions
KR20140102708A (ko
Inventor
토마스 피. 토마스
라제쉬 쿠마르
Original Assignee
인텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코포레이션 filed Critical 인텔 코포레이션
Publication of KR20140102708A publication Critical patent/KR20140102708A/ko
Application granted granted Critical
Publication of KR101588346B1 publication Critical patent/KR101588346B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4072—Drivers or receivers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4086—Bus impedance matching, e.g. termination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

온-패키지 인터페이스가 개시된다. 싱글 엔드형 송신기 회로들의 제1 세트는 제1 다이 상에 있다. 송신기 회로들은 임피던스 매칭되고 이퀄라이제이션을 갖지 않는다. 싱글 엔드형 수신기 회로들의 제1 세트는 제2 다이 상에 있다. 수신기 회로들은 터미네이션 및 이퀄라이제이션을 갖지 않는다. 복수의 전도성 라인이 송신기 회로들의 제1 세트와 수신기 회로들의 제1 세트를 연결한다. 복수의 전도성 라인의 길이들은 매칭된다.

Description

온-패키지 입/출력 아키텍처{ON-PACKAGE INPUT/OUTPUT ARCHITECTURE}
본 발명의 실시예들은 입/출력 아키텍처들 및 인터페이스들에 관한 것이다. 더 구체적으로, 본 발명의 실시예들은 고대역폭 온-패키지 입/출력 아키텍처들 및 인터페이스들에 관한 것이다.
종래의 입/출력(I/O) 인터페이스들을 이용한 칩들 사이의 고대역폭 인터커넥션들은 현저한 전력 및 칩 영역을 요구한다. 따라서, 현저하게 감소된 전력 소비 및/또는 더 작은 칩 영역을 요구하는 응용들에서, 이러한 종래의 인터페이스들은 바람직하지 않다.
본 발명의 실시예들은 한정이 아닌, 예로서 예시되고, 첨부된 도면들의 도식들에서 유사한 참조 번호들은 유사한 엘리먼트들을 지칭한다.
도 1은 적어도 2개의 칩 사이에서의 온-패키지 입/출력(OPIO) 인터페이스들을 갖는 멀티칩 패키지(MCP)의 일 실시예의 블록도.
도 2는 물리 계층 인터페이스의 일 실시예의 도면.
도 3은 핀마다의 디-스큐(per-pin de-skew)를 회피하기 위한 길이 매칭된(matched) 라우팅(routing)의 일 실시예의 도면.
도 4는 전자 시스템의 일 실시예의 블록도.
이하의 설명에서, 다수의 특정 상세가 기술된다. 그러나, 본 발명의 실시예들은 이러한 특정 상세 없이 실시될 수 있다. 그외의 예시들에서, 공지된 회로들, 구조들 및 기법들은 본 설명의 이해를 모호하게 하지 않기 위해 상세히 도시되지 않았다.
매우 낮은 전력, 영역 및 지연을 갖는 멀티 칩 패키지(MCP) 내의 칩들 사이에 매우 높은 대역폭 I/O를 제공함으로써 종래의 I/O 인터페이스들의 문제들을 해결하는 온-패키지 I/O(OPIO) 인터페이스가 본원에 설명된다. OPIO는, 예를 들어, 종래의 I/O와 비교해 한 자릿수 더 낮은 비트당 에너지 및 대역폭당 영역으로 프로세서를 메모리(eDRAM/DRAM), 또 다른 프로세서, 칩 셋, 그래픽 프로세서, 또는 MCP 내의 임의의 그외의 칩에 인터커넥트하는 데 유용할 수 있다.
본원에 설명된 인터페이스들의 다양한 실시예들은 이하의 컴포넌트들: (1) 비교적 작은 다이 대 다이 간격을 갖는 MCP 내의 IC 칩들 사이의 싱글-엔드형(single-ended), 고속 I/O 인터페이스(예를 들어, CMOS 인터페이스); (2) 수신기 터미네이션을 갖지 않거나 또는 매우 약한 터미네이션을 갖고, 이퀄라이제이션을 갖지 않는 임피던스 매칭된 송신기(예를 들어, CMOS 송신기); (3) 핀마다의 디-스큐를 최소화 또는 제거하기 위한 길이 매칭된 라우팅을 갖는 신호들의 클러스터에 대한 포워딩된 클록 신호; 및/또는 (4) 더 낮은 패드 용량들 및 더 높은 데이터 레이트들을 제공하기 위한 감소된 정전기 방전(ESD) 보호(예를 들어, 70 V)들 중 하나 이상을 포함한다.
MCP에서의 근접한 칩 조립(close chip assembly)은 매우 짧은 길이 매칭된 I/O 트레이스들을 가능하게 하고, 이는 차례로 본원에 설명된 OPIO 아키텍처들이 간략화된 싱글-엔드형 I/O 및 클록킹(clocking) 회로들을 이용하여 고대역폭에서 작동하여 전력, 영역 및 지연을 감소시키는 것을 가능하게 한다. 일 실시예에서, 최소한의 범프 피치를 갖는 고속, 싱글-엔드형 I/O는 요구되는 대역폭에 대한 범프 제한된 실리콘 영역을 감소시킨다.
일 실시예에서, 약한 수신기 터미네이션을 갖거나 또는 갖지 않고, 이퀄라이제이션을 갖지 않는 CMOS 송신기 및 수신기의 이용은 I/O 전력을 감소시킬 수 있다. 신호들의 클러스터마다의 포워딩된 클록을 갖는 간략화된 클록킹, 및 핀마다의 디-스큐가 없는 것(no per pin de-skew)은 클록 전력을 감소시키는 주의 깊은 길이 매칭된 라우팅으로 인해 달성될 수 있다. 따라서, 본원에 설명된 OPIO 아키텍처들은 매우 낮은 전력, 영역 및 지연에서 칩들 사이에 고대역폭을 제공한다. OPIO를 갖는 MCP는 현저한 전력 및 영역 오버헤드 없이 제품, 프로세스 및 다이 영역 유연성을 제공한다. 본원에 설명된 OPIO 아키텍처들은 또한 더 낮은 데이터 레이트들에서 작은 폼 팩터(form factor) 모바일 응용들을 위한 완전한 ESD 보호를 갖는 근접한 별개의 패키지들까지 확장될 수 있다. 클록 주파수를 낮게 유지하기 위해 더 높은 데이터 레이트들에서 멀티-레벨(예를 들어, M-PAM) 시그널링이 이용될 수 있다.
도 1은 적어도 2개의 칩 사이의 온-패키지 입/출력(OPIO) 인터페이스들을 갖는 멀티칩 패키지(MCP)의 일 실시예의 블록도이다. 도 1의 예시는 인터페이스들을 갖는 2개의 칩을 예시하지만; 패키지 내의 임의의 수의 칩들이 본원에 설명된 기법들을 이용하여 인터커넥트될 수 있다.
패키지(100)는 다수의 집적 회로 칩을 포함할 수 있는 임의의 타입의 패키지일 수 있다. 도 1의 예시에서, 패키지(100)는 칩(120) 및 칩(140)을 포함한다. 이러한 칩들은, 예를 들어, 프로세서들, 메모리 칩들, 그래픽 프로세서들 등일 수 있다.
일 실시예에서, 칩(120)은 OPIO 송신기들(125) 및 OPIO 수신기들(130)을 포함한다. 마찬가지로, 칩(140)은 OPIO 송신기들(145) 및 OPIO 수신기들(150)을 포함한다. 송신기들(125)은 수신기들(150)과 연결되고, 송신기들(145)은 수신기들(130)과 연결된다.
일 실시예에서, 칩(120)과 칩(140) 사이의 간격(175)은 비교적 작다. 일 실시예에서, 간격(175)은 20 mm 미만이다. 일 실시예에서, 간격(175)은 10 mm 미만이다. 일 실시예에서, 간격(175)은 약 1.5 mm이다. 그외의 실시예들에서, 간격(175)은 1.5 mm 미만일 수 있다. 일반적으로, 간격(175)이 더 작을수록, 칩들 사이에 제공될 수 있는 대역폭은 더 크다.
일 실시예에서, 송신기(125)와 수신기(150) 사이의, 및 송신기(145)와 수신기(130) 사이의 인터페이스들은 싱글-엔드형의, 비교적 고속 인터페이스들이다. 일 실시예에서, 인터페이스들은 칩(120)과 칩(140) 사이의 CMOS 인터페이스들이다. 일 실시예에서, 송신기들(125 및 145)은 임피던스 매칭된 CMOS 송신기들이고, 터미네이션 또는 이퀄라이제이션은 제공되지 않는다. 일 실시예에서, 송신기들(125 및 145)은 임피던스 매칭된 CMOS 송신기들이고, 매우 약한 터미네이션이 제공되고, 이퀄라이제이션은 제공되지 않는다.
일 실시예에서, 포워딩된 클록 신호는 신호들의 클러스터에 대해 송신된다. 일 실시예에서, 길이 매칭된 라우팅이 송신기들과 수신기들 사이에 제공된다. 일 실시예에서, (70 볼트만큼 작은) 최소한의 정전기 방전(ESD) 보호가 칩들(120 및 140) 사이의 인터페이스들에 제공된다.
일 실시예에서, 약한 수신기 터미네이션을 갖거나 또는 갖지 않고, 이퀄라이제이션을 갖지 않는 CMOS 송신기 및 수신기의 이용은 I/O 전력을 감소시킬 수 있다. 신호들의 클러스터마다의 포워딩된 클록을 갖는 간략화된 클록킹, 및 핀마다의 디스큐가 없는 것은 클록 전력을 감소시키는 주의 깊은 길이 매칭된 라우팅으로 인해 달성될 수 있다. 따라서, 본원에 설명된 아키텍처들은 매우 낮은 전력, 영역 및 지연에서 칩들 사이에 고대역폭을 제공한다.
본원에 설명된 아키텍처들은 또한 더 낮은 데이터 레이트들에서 작은 폼 팩터 모바일 응용들을 위한 완전한 ESD 보호를 갖는 근접한 별개의 패키지들까지 확장될 수 있다. 클록 주파수를 낮게 유지하기 위해 더 높은 데이터 레이트들에서 멀티-레벨(예를 들어, M-PAM) 시그널링이 이용될 수 있다.
도 2는 물리 계층 인터페이스의 일 실시예의 도면이다. 도 2의 물리 계층 인터페이스는 도 1에 관해 전술한 인터페이스들을 제공할 수 있다. 전술한 바와 같이, 칩(200) 및 칩(250)은 단일 패키지 내에 존재하고, 그것들 사이의 비교적 작은 간격을 갖고 물리적으로 위치한다.
도 2의 예시는 칩(200)으로부터 칩(250)에의 송신을 제공한다. 유사한 물리 계층 인터페이스가 칩(250)으로부터 칩(200)에 송신하는 데 이용될 수 있다. 도 2의 예시는 4:1 멀티플렉싱 메커니즘을 제공하며, 이는 선택적이고, 특정 실시예들에 대해 제거될 수 있거나 또는 그외의 멀티플렉싱 비율들이, 예를 들어, 내부 클록 신호들 등과 비교한 송신 속도들에 기초하여 지원될 수 있다.
일 실시예에서, 멀티플렉서(210)는 4N 라인들로부터의 신호들 및 F GHz의 클록 신호를 입력으로서 수신한다. 일 실시예에서, 멀티플렉서(210)는 2F GHz 위상 고정 루프(PLL)(220)로부터의 클록 신호에 의해 구동된다.
일 실시예에서, 2F GHz PLL(220)로부터의 신호는 또한 버퍼(235)에 제공되어 송신 라인(245)을 통해 칩(250)에 송신된다. 일 실시예에서, 하나의 그러한 포워딩된 클록 신호만이 N 데이터 신호들의 클러스터마다 보내지며, 여기에서 N은 1 이상의 바이트(예를 들어 N = 8, 16, 32 데이터 비트)일 수 있다. 멀티플렉서(210)는 송신 라인(들)(240)을 통한 칩(250)에의 송신을 위해 버퍼(들)(230)에 제공되도록 4N 신호들을 N 라인들로 멀티플렉싱한다.
칩(250) 상의 버퍼(260)는 송신 라인(245)으로부터 2F GHz 클록 신호를 수신한다. 마찬가지로, 버퍼(들)(255)는 송신 라인(들)(240)을 통해 N 라인들로부터 신호들을 수신한다. 일 실시예에서, 버퍼(260)로부터의 2F GHz 신호는 디지털 고정 루프(DLL)(280)를 구동하고, 이는 차례로 샘플러(270)를 구동한다.
샘플러(270)는 버퍼(255)로부터 수신된 N 라인들로부터의 신호들을 클록의 에지들 양쪽 모두를 이용하여 2F GHz 클록 신호를 갖는 2N 라인들로 래치(latch)하고, 이는, 또한 DLL(280)에 의해 구동되는, 디멀티플렉서(demultiplexer)(290)에 보내진다. 디멀티플렉서(290)는 칩(200) 상의 멀티플렉서(210)에 의해 본래 수신된 4N 라인들로부터의 신호들 및 F GHz 클록 신호를 복원한다. 따라서, 4N 라인들로부터의 신호들은 송신 라인들(240 및 245)을 통해 칩(200)으로부터 칩(250)으로 송신될 수 있다.
도 3은 핀마다의 디스큐를 회피하기 위한 길이 매칭된 라우팅의 일 실시예의 도면이다. MCP에서의 근접 칩 조립은 매우 짧은, 길이 매칭된 인터페이스 라인들을 가능하게 할 수 있고, 이는 싱글-엔드형(single-ended) I/O 및 클록킹 회로들을 이용한 더 높은 대역폭 송신들을 지원한다. 최소한의 범프 피치를 갖는 고속, 싱글-엔드형 I/O 인터페이스들은 범프 제한된 실리콘 영역을 감소시키고, 따라서 더 영역 효과적인 인터페이스를 제공하게 된다.
도 4는 전자 시스템의 일 실시예의 블록도이다. 도 4에 예시된 전자 시스템은, 예를 들어, 태블릿 디바이스, 스마트폰, 데스크톱 컴퓨터 시스템, 랩톱 컴퓨터 시스템, 서버 등을 포함하는 (유선 또는 무선) 전자 시스템들의 범위를 나타내도록 의도된다. 대안의 전자 시스템들은 더 많은, 더 적은 및/또는 상이한 컴포넌트들을 포함할 수 있다.
도 4에 예시된 컴포넌트들 중 하나 이상은 본원에 설명된 OPIO 아키텍처들을 이용하여 인터커넥트될 수 있다. 예를 들어, 다수의 프로세서 칩들, 또는 프로세서 및 캐시 메모리 또는 DRAM(dynamic random access memory) 등이 인터커넥트될 수 있다.
전자 시스템(400)은 정보를 통신하기 위한 그외의 통신 디바이스 또는 버스(405), 및 정보를 처리할 수 있는, 버스(405)에 연결된 프로세서(들)(410)를 포함한다. 전자 시스템(400)은 다수의 프로세서 및/또는 코프로세서(co-processor)를 포함할 수 있다. 전자 시스템(400)은, 버스(405)에 연결되고, 프로세서(410)에 의해 실행될 수 있는 명령어들 및 정보를 저장할 수 있는, RAM(random access memory) 또는 (메모리로서 지칭되는) 그외의 동적 저장 디바이스(420)를 더 포함할 수 있다. 메모리(420)는 또한 프로세서(들)(410)에 의한 명령어들의 실행 동안의 일시적인 변수들 또는 그외의 중간(intermediate) 정보를 저장하는 데 이용될 수 있다.
전자 시스템(400)은 또한 프로세서(410)에 대한 정적 정보 및 명령어들을 저장할 수 있는, 버스(405)에 연결된 ROM(read only memory) 및/또는 그외의 정적 저장 디바이스(430)를 포함할 수 있다. 데이터 저장 디바이스(440)는 정보 및 명령어들을 저장하도록 버스(405)에 연결될 수 있다. 자기 디스크 또는 광 디스크와 같은 데이터 저장 디바이스(440) 및 대응하는 드라이브가 전자 시스템(400)에 연결될 수 있다.
전자 시스템(400)은 또한 버스(405)를 통해 디스플레이 디바이스(450)에 연결될 수 있고, 이는 사용자에게 정보를 디스플레이하기 위한 임의의 타입의 디스플레이 디바이스, 예를 들어, 터치 스크린일 수 있다. 입력 디바이스(460)는 사용자가 입력을 전자 시스템(400)에 제공하는 것을 허용하기 위한 임의의 타입의 인터페이스 및/또는 디바이스일 수 있다. 입력 디바이스는 정보 및 커맨드 선택들을 프로세서(들)(410)와 통신하기 위한, 하드 버튼들 및/또는 소프트 버튼들, 음성 또는 스피커 입력을 포함할 수 있다.
전자 시스템(400)은 전자 시스템(400)에 의해 제공된 기능성을 지원하는 데 이용될 수 있는 센서들(470)을 더 포함할 수 있다. 센서들(470)은, 예를 들어, 자이로스코프, 근접 센서, 광 센서 등을 포함할 수 있다. 임의의 수의 센서들 및 센서 타입들이 지원될 수 있다.
전자 시스템(400)은 근거리 통신망(local area network)과 같은, 네트워크에 대한 액세스를 제공하기 위한 네트워크 인터페이스(들)(480)를 더 포함할 수 있다. 네트워크 인터페이스(들)(480)는, 예를 들어, 하나 이상의 안테나(들)를 나타낼 수 있는, 안테나(485)를 갖는 무선 네트워크 인터페이스를 포함할 수 있다. 네트워크 인터페이스(들)(480)는 또한, 예를 들어, 이더넷 케이블, 동축 케이블, 광섬유 케이블, 직렬 케이블, 또는 병렬 케이블일 수 있는, 네트워크 케이블(487)을 통해 원격 디바이스들과 통신하기 위한, 예를 들어, 유선 네트워크 인터페이스를 포함할 수 있다. 네트워크 액세스는 또한 4G/LTE 표준들에 따라 제공될 수 있다.
일 실시예에서, 네트워크 인터페이스(들)(480)는, 예를 들어, IEEE 802.11b 및/또는 IEEE 802.11g 및/또는 IEEE 802.11n 표준들을 따름으로써 근거리 통신망에 대한 액세스를 제공할 수 있고, 및/또는 무선 네트워크 인터페이스는, 예를 들어, 블루투스 표준들을 따름으로써 개인 영역 통신망(personal area network)에 대한 액세스를 제공할 수 있다. 그외의 무선 네트워크 인터페이스들 및/또는 프로토콜들이 또한 지원될 수 있다.
IEEE 802.11b는 1999년 9월 16일 승인된, "Local and Metropolitan Area Networks, Part 11: Wireless LAN Medium Access Control(MAC) and Physical Layer(PHY) Specifications: Higher-Speed Physical Layer Extension in the 2.4 GHz Band"라 칭해지는 IEEE Std. 802.11b-1999뿐만 아니라 관련된 문서들에 대응한다. IEEE 802.11g는 2003년 6월 27일 승인된, "Local and Metropolitan Area Networks, Part 11: Wireless LAN Medium Access Control(MAC) and Physical Layer(PHY) Specifications, Amendment 4: Further Higher Rate Extension in the 2.4 GHz Band"라 칭해지는 IEEE Std. 802.11g-2003뿐만 아니라 관련된 문서들에 대응한다. 블루투스 프로토콜들은, Bluetooth Special Interest Group, Inc.에 의해 2001년 2월 22일 발행된, "Specification of the Bluetooth System: Core, Version 1.1"에 설명된다. 블루투스 표준의 이전 또는 후속 버전뿐만 아니라 관련된 것들이 또한 지원될 수 있다.
무선 LAN 표준들을 통한 통신에 더하여, 또는 대신에, 네트워크 인터페이스(들)(480)는, 예를 들어, TDMA(Time Division, Multiple Access) 프로토콜들, GSM(Global System for Mobile Communications) 프로토콜들, CDMA(Code Division, Multiple Access(CDMA) 프로토콜들, 및/또는 임의의 그외의 타입의 무선 통신 프로토콜을 이용하여 무선 통신을 제공할 수 있다.
"일 실시예" 또는 "실시예"에 대한 명세서 내의 참조는 실시예와 관련되어 설명된 특정 특징, 구조, 또는 특성이 본 발명의 적어도 일 실시예에 포함된다는 것을 의미한다. 명세서 내의 다양한 위치들에서 구절 "일 실시예에서"의 출현은 반드시 모두 동일한 실시예를 지칭하지는 않는다.
본 발명이 몇몇 실시예들에 관하여 설명되었지만, 당업자들은 본 발명이 설명된 실시예들에 한정되는 것이 아니라, 첨부된 특허청구범위의 기술적 사상 및 범위 내에서 수정 및 변형과 함께 실시될 수 있다는 것을 인식할 것이다. 설명은 따라서 한정하는 대신 예시적인 것으로서 간주된다.

Claims (18)

  1. 제1 다이 상의 싱글-엔드형(single-ended) 송신기 회로들의 제1 세트 - 상기 송신기 회로들은 임피던스 매칭되고 이퀄라이제이션(equalization)을 갖지 않음 - ,
    제2 다이 상의 싱글-엔드형 수신기 회로들의 제1 세트 - 상기 수신기 회로들은 터미네이션(termination) 및 이퀄라이제이션을 갖지 않음 - , 및
    상기 송신기 회로들의 제1 세트와 상기 수신기 회로들의 제1 세트 사이의 복수의 전도성 라인 - 상기 복수의 전도성 라인의 길이들은 매칭됨 - ,
    을 포함하는 장치.
  2. 제1항에 있어서,
    상기 제1 다이 상의 싱글-엔드형 수신기 회로들의 제2 세트 - 상기 수신기 회로들은 터미네이션 및 이퀄라이제이션을 갖지 않음 - ,
    상기 제2 다이 상의 싱글-엔드형 송신기 회로들의 제2 세트 - 상기 송신기 회로들은 임피던스 매칭되고 이퀄라이제이션을 갖지 않음 - , 및
    상기 송신기 회로들의 제2 세트와 상기 수신기 회로들의 제2 세트 사이의 복수의 전도성 라인 - 상기 복수의 전도성 라인의 길이들은 매칭됨 - ,
    을 더 포함하는 장치.
  3. 제1항에 있어서,
    상기 제1 다이는 적어도 프로세서 코어를 포함하고, 상기 장치는 상기 프로세서 코어와 연결되는 터치 스크린 인터페이스를 더 포함하는 장치.
  4. 제1항에 있어서,
    상기 제1 다이와 상기 제2 다이 사이의 간격은 20 mm 미만인 장치.
  5. 제1항에 있어서,
    상기 제1 다이와 상기 제2 다이 사이의 간격은 1.5 mm 이하인 장치.
  6. 제1항에 있어서,
    상기 제1 다이, 상기 제2 다이 및 상기 복수의 전도성 라인은 모두 단일 집적 회로 패키지 내에 배치되는 장치.
  7. 터치 스크린 인터페이스,
    제1 다이 상의 싱글 엔드형 송신기 회로들의 제1 세트 - 상기 송신기 회로들은 임피던스 매칭되고 이퀄라이제이션을 갖지 않음 - ,
    제2 다이 상의 싱글 엔드형 수신기 회로들의 제1 세트 - 상기 수신기 회로들은 터미네이션 및 이퀄라이제이션을 갖지 않음 - , 및
    상기 송신기 회로들의 제1 세트와 상기 수신기 회로들의 제1 세트 사이의 복수의 전도성 라인 - 상기 복수의 전도성 라인의 길이들은 매칭됨 -
    을 포함하는 태블릿 컴퓨팅 디바이스.
  8. 제7항에 있어서,
    상기 제1 다이 상의 싱글 엔드형 수신기 회로들의 제2 세트 - 상기 수신기 회로들은 터미네이션 및 이퀄라이제이션을 갖지 않음 - ,
    상기 제2 다이 상의 싱글 엔드형 송신기 회로들의 제2 세트 - 상기 송신기 회로들은 임피던스 매칭되고 이퀄라이제이션을 갖지 않음 - , 및
    상기 송신기 회로들의 제2 세트와 상기 수신기 회로들의 제2 세트 사이의 복수의 전도성 라인 - 상기 복수의 전도성 라인의 길이들은 매칭됨 -
    을 더 포함하는 태블릿 컴퓨팅 디바이스.
  9. 제7항에 있어서,
    통신을 위한 안테나를 더 포함하는 태블릿 컴퓨팅 디바이스.
  10. 제7항에 있어서,
    상기 제1 다이와 상기 제2 다이 사이의 간격은 20 mm 미만인 태블릿 컴퓨팅 디바이스.
  11. 제7항에 있어서,
    상기 제1 다이와 상기 제2 다이 사이의 간격은 1.5 mm 이하인 태블릿 컴퓨팅 디바이스.
  12. 제7항에 있어서,
    상기 제1 다이, 상기 제2 다이, 및 상기 복수의 전도성 라인은 모두 단일 집적 회로 패키지 내에 배치되는 태블릿 컴퓨팅 디바이스.
  13. 전방향성(omnidirectional) 안테나,
    제1 다이 상의 싱글 엔드형 송신기 회로들의 제1 세트 - 상기 송신기 회로들은 임피던스 매칭되고 이퀄라이제이션을 갖지 않음 - ,
    제2 다이 상의 싱글 엔드형 수신기 회로들의 제1 세트 - 상기 수신기 회로들은 터미네이션 및 이퀄라이제이션을 갖지 않음 - , 및
    상기 송신기 회로들의 제1 세트와 상기 수신기 회로들의 제1 세트 사이의 복수의 전도성 라인 - 상기 복수의 전도성 라인의 길이들은 매칭됨 -
    을 포함하는 시스템.
  14. 제13항에 있어서,
    상기 제1 다이 상의 싱글 엔드형 수신기 회로들의 제2 세트 - 상기 수신기 회로들은 터미네이션 및 이퀄라이제이션을 갖지 않음 - ,
    상기 제2 다이 상의 싱글 엔드형 송신기 회로들의 제2 세트 - 상기 송신기 회로들은 임피던스 매칭되고 이퀄라이제이션을 갖지 않음 - , 및
    상기 송신기 회로들의 제2 세트와 상기 수신기 회로들의 제2 세트 사이의 복수의 전도성 라인 - 상기 복수의 전도성 라인의 길이들은 매칭됨 -
    을 더 포함하는 시스템.
  15. 제13항에 있어서,
    상기 제1 다이는 적어도 프로세서 코어를 포함하고, 상기 시스템은 상기 프로세서 코어와 연결되는 터치 스크린 인터페이스를 더 포함하는 시스템.
  16. 제13항에 있어서,
    상기 제1 다이와 상기 제2 다이 사이의 간격은 20 mm 미만인 시스템.
  17. 제13항에 있어서,
    상기 제1 다이와 상기 제2 다이 사이의 간격은 1.5 mm 이하인 시스템.
  18. 제13항에 있어서,
    상기 제1 다이, 상기 제2 다이, 및 상기 복수의 전도성 라인은 모두 단일 집적 회로 패키지 내에 배치되는 시스템.
KR1020147016891A 2011-12-22 2011-12-22 온-패키지 입/출력 아키텍처 KR101588346B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2011/066971 WO2013095536A1 (en) 2011-12-22 2011-12-22 On-package input/output architecture

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020167001379A Division KR101789945B1 (ko) 2011-12-22 2011-12-22 온-패키지 입/출력 아키텍처

Publications (2)

Publication Number Publication Date
KR20140102708A KR20140102708A (ko) 2014-08-22
KR101588346B1 true KR101588346B1 (ko) 2016-01-26

Family

ID=48669177

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020167001379A KR101789945B1 (ko) 2011-12-22 2011-12-22 온-패키지 입/출력 아키텍처
KR1020147016891A KR101588346B1 (ko) 2011-12-22 2011-12-22 온-패키지 입/출력 아키텍처

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020167001379A KR101789945B1 (ko) 2011-12-22 2011-12-22 온-패키지 입/출력 아키텍처

Country Status (5)

Country Link
US (1) US9519609B2 (ko)
KR (2) KR101789945B1 (ko)
CN (1) CN103999009A (ko)
TW (2) TWI614874B (ko)
WO (1) WO2013095536A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MY173962A (en) 2014-03-19 2020-02-28 Intel Corp Method, apparatus and system for single-ended communication of transaction layer packets
MY187344A (en) 2014-03-20 2021-09-22 Intel Corp Method, apparatus and system for configuring a protocol stack of an integrated circuit chip
US9245870B1 (en) 2014-10-17 2016-01-26 Qualcomm Incorporated Systems and methods for providing data channels at a die-to-die interface
WO2016182571A1 (en) * 2015-05-13 2016-11-17 Intel Corporation Package with bi-layered dielectric structure
US10424921B2 (en) 2017-02-16 2019-09-24 Qualcomm Incorporated Die-to-die interface configuration and methods of use thereof
WO2023114227A1 (en) * 2021-12-17 2023-06-22 Advanced Micro Devices, Inc. Skew matching in a die-to-die interface
US11960435B2 (en) 2021-12-17 2024-04-16 Advanced Micro Devices, Inc. Skew matching in a die-to-die interface
US12015412B1 (en) * 2022-12-01 2024-06-18 Advanced Micro Devices, Inc. Dual phase clock distribution from a single source in a die-to-die interface

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6246721B1 (en) * 1997-09-22 2001-06-12 Hewlett-Packard Company Termination structure based on the cancellation of the reflected wave
US6968024B1 (en) * 2000-08-01 2005-11-22 Rambus Inc. Apparatus and method for operating a master-slave system with a clock signal and a separate phase signal
JP4157715B2 (ja) * 2002-03-20 2008-10-01 富士通株式会社 半導体装置の製造方法
US6998870B1 (en) * 2002-07-31 2006-02-14 Advanced Micro Devices, Inc. Method and apparatus for impedance matching in systems configured for multiple processors
US7205787B1 (en) * 2003-11-24 2007-04-17 Neascape, Inc. On-chip termination for a high-speed single-ended interface
US6992501B2 (en) * 2004-03-15 2006-01-31 Staktek Group L.P. Reflection-control system and method
US7519396B2 (en) 2004-07-23 2009-04-14 Panasonic Corporation Integrated circuit package
US7738654B2 (en) 2004-12-02 2010-06-15 Solarflare Communications, Inc. Isolation of transmit and receive signals
GB0509738D0 (en) * 2005-05-12 2005-06-22 Cambridge Consultants Processor and interface
US7526256B2 (en) * 2005-05-25 2009-04-28 Broadcom Corporation Transformer-based multi-band RF front-end architecture
US7509609B2 (en) * 2006-03-15 2009-03-24 Agere Systems Inc. Methods and apparatus for reducing timing skew
US10345922B2 (en) * 2006-04-21 2019-07-09 International Business Machines Corporation Office system prediction configuration sharing
US20080018357A1 (en) * 2006-07-18 2008-01-24 Honeywell International Inc. Automatic termination circuit
US8507940B2 (en) 2010-04-05 2013-08-13 Taiwan Semiconductor Manufacturing Company, Ltd. Heat dissipation by through silicon plugs
WO2013095551A1 (en) * 2011-12-22 2013-06-27 Intel Corporation Mechanisms for clock gating
US9536863B2 (en) * 2011-12-22 2017-01-03 Intel Corporation Interconnection of a packaged chip to a die in a package utilizing on-package input/output interfaces
US9535865B2 (en) * 2011-12-22 2017-01-03 Intel Corporation Interconnection of multiple chips in a package
KR101647002B1 (ko) * 2011-12-22 2016-08-10 인텔 코포레이션 결정론적 클록 크로싱
DE112011106014T5 (de) * 2011-12-22 2014-09-11 Intel Corp. Kleinen Jitter und niedrige Latenz aufweisende Low-Power-Taktung mit gemeinsamen Referenztaktsignalen für On-Package-Ein-/Ausgabe-Schnittstellen

Also Published As

Publication number Publication date
WO2013095536A1 (en) 2013-06-27
KR20140102708A (ko) 2014-08-22
US9519609B2 (en) 2016-12-13
TWI614874B (zh) 2018-02-11
TWI523181B (zh) 2016-02-21
TW201334141A (zh) 2013-08-16
KR101789945B1 (ko) 2017-10-25
US20130318266A1 (en) 2013-11-28
KR20160011710A (ko) 2016-02-01
CN103999009A (zh) 2014-08-20
TW201626537A (zh) 2016-07-16

Similar Documents

Publication Publication Date Title
KR101588346B1 (ko) 온-패키지 입/출력 아키텍처
KR101599656B1 (ko) 온-패키지 입/출력 인터페이스들을 이용한 패키지 내의 다이에 대한 패키징된 칩의 인터커넥션
US20240004419A1 (en) Computer Architecture Having Selectable Parallel and Serial Communication Channels Between Processors and Memory
KR101647002B1 (ko) 결정론적 클록 크로싱
US8736328B2 (en) Low power, jitter and latency clocking with common reference clock signals for on-package input/output interfaces
US8902956B2 (en) On-package input/output clustered interface having full and half-duplex modes
US9535865B2 (en) Interconnection of multiple chips in a package
CN104541255B (zh) 用于封装上的输入/输出架构的非阻塞功率管理
TWI506757B (zh) 針對封裝上輸入／輸出架構之分散式靜電放電保護
US9274544B2 (en) Sideband initialization
KR101598740B1 (ko) 온-패키지 입출력 아키텍처를 위한 비선형 종단

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
A107 Divisional application of patent
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee