KR101580866B1 - A circuit board and process for producing of the same - Google Patents

A circuit board and process for producing of the same Download PDF

Info

Publication number
KR101580866B1
KR101580866B1 KR1020140022980A KR20140022980A KR101580866B1 KR 101580866 B1 KR101580866 B1 KR 101580866B1 KR 1020140022980 A KR1020140022980 A KR 1020140022980A KR 20140022980 A KR20140022980 A KR 20140022980A KR 101580866 B1 KR101580866 B1 KR 101580866B1
Authority
KR
South Korea
Prior art keywords
base substrate
metal layer
circuit board
insulating layer
substrate
Prior art date
Application number
KR1020140022980A
Other languages
Korean (ko)
Other versions
KR20150101550A (en
Inventor
김만
정용수
이주열
이상열
장도연
Original Assignee
한국기계연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국기계연구원 filed Critical 한국기계연구원
Priority to KR1020140022980A priority Critical patent/KR101580866B1/en
Publication of KR20150101550A publication Critical patent/KR20150101550A/en
Application granted granted Critical
Publication of KR101580866B1 publication Critical patent/KR101580866B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/002Etching of the substrate by chemical or physical means by liquid chemical etching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061Etching masks
    • H05K3/064Photoresists

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

본 발명은 요(凹)부와 철(凸)부를 포함하는 제1베이스 기판을 제공하는 단계; 상기 제1베이스 기판의 상기 요(凹)부에 제1절연층 패턴을 형성하는 단계; 상기 제1베이스 기판의 상기 철(凸)부에 금속층을 형성하는 단계; 상기 금속층의 상부에 제2베이스 기판을 부착하는 단계; 상기 제1베이스 기판으로부터 상기 제2베이스 기판 및 상기 금속층을 동시에 분리하여, 상기 금속층을 포함하는 회로기판을 제조하는 단계; 및 상기 금속층을 포함하는 회로기판을 복수개 적층하여, 제1회로기판 및 상기 제2회로기판의 상부에 위치하는 제2회로기판을 제조하는 단계를 포함하는 회로기판의 제조방법에 관한 것으로, 회로기판의 회로 배선을 구성하는 금속배선을 식각공정을 배제함으로써, 금속배선을 식각하는 공정의 기술적 한계를 해결하여, 회로의 미세화 내지는 고집적화가 가능하다.The present invention provides a method of manufacturing a semiconductor device, comprising: providing a first base substrate including a concave portion and a convex portion; Forming a first insulating layer pattern on the concave portion of the first base substrate; Forming a metal layer on the convex portion of the first base substrate; Attaching a second base substrate to the top of the metal layer; Simultaneously separating the second base substrate and the metal layer from the first base substrate to produce a circuit board including the metal layer; And a step of laminating a plurality of circuit boards including the metal layer to fabricate a first circuit board and a second circuit board positioned above the second circuit board, It is possible to solve the technical limitations of the step of etching the metal wiring by eliminating the etching step of the metal wiring constituting the circuit wiring of the circuit wiring.

Description

회로기판 및 이의 제조방법{A CIRCUIT BOARD AND PROCESS FOR PRODUCING OF THE SAME}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a circuit board,

본 발명은 회로기판 및 이의 제조방법에 관한 것으로서, 더욱 상세하게는 회로의 미세화 내지는 고집적화가 가능한 회로기판 및 이의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0002] The present invention relates to a circuit board and a method of manufacturing the circuit board, and more particularly, to a circuit board capable of miniaturizing or highly integrating circuits and a method of manufacturing the circuit board.

스피커는 전류가 흐르는 도체가 자계(磁界)속에 있으면 힘을 받는다는 플레밍의 왼손법칙에 의하여 공극 사이에 존재하는 보이스코일에 의해 전기적인 에너지를 기계적인 에너지로 변환시키는 것이다.The speaker is to convert the electrical energy into mechanical energy by the voice coil existing between the gaps by the Fleming left hand rule that the current carrying conductor is in the magnetic field.

즉, 여러 주파수가 포함된 전류신호가 보이스코일에 인가되면 보이스코일은 전류의 세기와 주파수의 크기에 따라 기계적 에너지를 발생시키고, 보이스코일에 부착되어 있는 진동판에 진동을 발생시켜 궁극적으로 인간의 귀가 인지할 수 있는 소정 크기의 음압(音壓)을 발생시키게 된다.That is, when a current signal including various frequencies is applied to the voice coil, the voice coil generates mechanical energy according to the magnitude of the current and the frequency, generates vibration in the diaphragm attached to the voice coil, A sound pressure of a predetermined magnitude which can be generated is generated.

이러한 음압 중에서 비교적 낮은 음압을 발생시키는 것으로 인간의 귀에 가까이 밀착시켜 사용하는 것들을 흔히 리시버(Receiver)라고 하고, 이와는 달리 상대적으로 음압이 크고 인간의 귀로부터 소정의 거리를 두고 사용하는 것들을 스피커(Speaker)라고 한다.Speakers (Speakers) are those that are relatively close to the human ear and are used in close contact with the human ear. Generally speaking, the speaker is a speaker that has a relatively large sound pressure and uses a predetermined distance from the human ear. .

이와 같은 스피커의 자기회로(Magnetic Circuit)는 각각 철금속 성분으로 된 요크 내에 마그네트와 상부 플레이트(Upper Plate)를 이용하여 공극 내에 존재하는 보이스코일에 직각으로 자속(磁束, Magnetic Flux)이 쇄교할 수 있도록 설계되어 있고, 보이스코일은 진동판에 접합되어 있어 입력신호에 의해 상하로 기전력을 발생시켜 프레임에 접착 구속되어 있는 진동판을 진동시켜서 음압을 발생시킨다.A magnetic circuit of such a speaker can be formed by a magnet and an upper plate in a yoke made of an iron metal, and a magnetic flux can be bridged at right angles to a voice coil existing in the gap. And the voice coil is bonded to the diaphragm, generating an electromotive force in the vertical direction by an input signal, thereby generating a negative pressure by vibrating the diaphragm restrained by bonding to the frame.

최근에 이르러 스피커는 고에너지 마그네트의 상용화 및 미소 구조물의 성형기술의 발달과, 정보통신 분야에서의 소형 경량화 추세에 부응하여 지속적인 소형 경량화 및 고성능화가 실현되고 있는 실정이다.Recently, speakers have been continuously realized in terms of small size, light weight, and high performance in response to the commercialization of high energy magnets and the development of molding technology of microstructures and the tendency to be small and light in the field of information and communication.

또한, 이동통신용 단말기기의 보급이 급속도로 늘어나면서 마이크로 스피커의 사용이 확대되고 그 크기의 소형화로 인해 그에 사용되는 부속물의 크기 또한 소형화되어 종래의 설계기술로는 이러한 추세에 부응하기 어려운 상황에 직면해 있다.In addition, as the spread of mobile communication terminals rapidly spreads, the use of micro speakers has been expanded and the size of the accessories has been reduced due to the miniaturization of the micro speakers, which makes it difficult to meet such trend with conventional design techniques I have.

이와 같은 종래 기술에 따른 마이크로 스피커를 간략하게 설명하면 다음과 같다.The micro speaker according to the related art will be briefly described as follows.

도 11은 종래 기술에 따른 마이크로 스피커를 도시한 단면도이다.11 is a cross-sectional view showing a conventional micro speaker.

도 11을 참조하면, 종래 기술에 따른 마이크로 스피커는 내면에 공간을 가진 프레임(11), 상기 프레임에 내장되는 상하 방향으로 착자된 마그네트(14), 상기 마그네트(14)와 함께 자기회로를 형성하는 요크(13), 상기 마그네트(14)에 부착되어 자기회로를 형성하는 상부 플레이트(15), 상기 프레임(11)의 상단부에 외측단부가 고정되는 음향 발생용 진동판(17), 상기 진동판(17)의 하단에 원통형으로 권선되어 고정된 보이스 코일(16), 상기 프레임(11)의 개방 단부를 덮는 보호판(18), 및 상기 프레임(11)의 외측면 일측에 접합되는 PCB 기판(19)으로 구성되어 있다.Referring to FIG. 11, a micro speaker according to the related art includes a frame 11 having a space on the inner surface, a magnet 14 magnetized in the up and down direction embedded in the frame, and a magnetic circuit A yoke 13, an upper plate 15 attached to the magnet 14 to form a magnetic circuit, an acoustic generating diaphragm 17 having an outer end fixed to an upper end of the frame 11, A voice coil 16 wound and fixed in a cylindrical shape at the lower end of the frame 11, a protection plate 18 covering the open end of the frame 11, and a PCB substrate 19 joined to one side of the outer surface of the frame 11 .

상기와 같은 일반적인 마이크로 스피커의 구성에 있어서, 진동판은 상하 진동시에 우수한 응답성과 좌굴현상을 제거하기 위하여 다양한 형상의 웨이브를 가지게 되며, 이러한 진동판의 형상은 주파수 특성에 가장 큰 영향을 주는 설계변수로 작용하여, 스피커의 음향 특성에 중대한 영향을 미친다.In the general micro speaker construction as described above, the diaphragm has wave of various shapes in order to eliminate excellent response and buckling at the time of moving up and down. The shape of the diaphragm is a design variable that has the greatest influence on the frequency characteristic Thereby significantly affecting the acoustic characteristics of the speaker.

한편, 최근 이동통신용 단말기 등에서 LCD 창의 크기 증가 및 제품의 슬림화에 따라 상대적으로 음향재생 부품인 스피커의 소형화가 가속화되고 있는 현실에서, 이러한 시장 상황에 맞추어 스피커가 차지하는 면적을 줄이기 위하여 구성요소 중 하나인 PCB 기판도 최소한의 공간을 이용하여 최적의 성능을 발휘하도록 제작하여야 하는 설계상의 어려움을 안고 있다.In recent years, miniaturization of a speaker, which is a sound reproduction part, has been accelerated in accordance with an increase in the size of an LCD window and a slimmer product in a mobile communication terminal. In order to reduce the area occupied by the speaker, The PCB substrate has a difficulty in designing to produce the optimum performance by using the minimum space.

이때, 일반적인 PCB 기판으로 일례로, 박막 형상을 이루는 수지 기판의 표면에 미세한 회로 패턴을 실장하기 위한 방식의 하나로 필름 캐리어가 사용되고 있다. At this time, as a typical PCB substrate, for example, a film carrier is used as a method for mounting a fine circuit pattern on the surface of a resin substrate having a thin film shape.

종래부터 사용되고 있는 필름 캐리어는 폴리이미드 필름의 표면에 동 등의 도전성 금속을 배치하고, 이 도전성 금속으로 이루어지는 층의 표면에 감광성 수지를 도포한 후, 이 감광성 수지를 노광 및 현상함으로써 원하는 패턴을 형성하고, 이와 같이 하여 형성된 패턴을 마스킹 레지스트로 하여 금속층을 에칭함으로써 형성되어 있다.Conventionally used film carriers are formed by placing a conductive metal such as copper on the surface of a polyimide film and applying a photosensitive resin to the surface of the layer made of the conductive metal and then exposing and developing the photosensitive resin to form a desired pattern And etching the metal layer using the pattern thus formed as a masking resist.

하지만, 상술한 바와 같이, 음향재생 부품인 스피커의 소형화가 가속화되고 있는 현실에서, 이러한 시장 상황에 맞추어 스피커가 차지하는 면적을 줄이기 위하여 구성요소 중 하나인 PCB 기판도 미세화 또는 고집적화가 가능해야 하나, 이러한 필름 캐리어를 제조하는 방법의 경우에는 30㎛ 정도 이하의 폭을 갖는 미세 배선을 형성하는 것은 곤란하고, 차세대 고밀도 회선 기판의 제조를 향해 한층 기술 혁신이 요구되고 있다.However, as described above, in order to reduce the area occupied by the speaker in accordance with market conditions, miniaturization or high integration of the PCB substrate, which is one of the components, must be possible. In the case of the method for producing a film carrier, it is difficult to form fine wirings having a width of about 30 mu m or less, and further technological innovation is demanded toward manufacturing a next generation high density line substrate.

본 발명이 해결하고자 하는 과제는 상술된 종래 기술의 문제를 해결하기 위한 것으로서, 회로기판의 회로 배선을 구성하는 금속배선의 미세화를 통해, 회로의 미세화 내지는 고집적화가 가능한 회로기판 및 이의 제조방법을 제공하는데 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems of the prior art, and provides a circuit board and a method for manufacturing the circuit board that can be miniaturized or highly integrated through miniaturization of the metal wiring constituting the circuit wiring of the circuit board .

본 발명의 목적들은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 또 다른 목적들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The objects of the present invention are not limited to the above-mentioned objects, and other objects not mentioned can be clearly understood by those skilled in the art from the following description.

상기 지적된 문제점을 해결하기 위해서 본 발명은 요(凹)부와 철(凸)부를 포함하는 제1베이스 기판을 제공하는 단계; 상기 제1베이스 기판의 상기 요(凹)부에 제1절연층 패턴을 형성하는 단계; 상기 제1베이스 기판의 상기 철(凸)부에 금속층을 형성하는 단계; 상기 금속층의 상부에 제2베이스 기판을 부착하는 단계; 상기 제1베이스 기판으로부터 상기 제2베이스 기판 및 상기 금속층을 동시에 분리하여, 상기 금속층을 포함하는 회로기판을 제조하는 단계; 및 상기 금속층을 포함하는 회로기판을 2개 적층하여, 제1회로기판 및 상기 제2회로기판의 상부에 위치하는 제2회로기판을 제조하는 단계를 포함하는 회로기판의 제조방법을 제공한다.In order to solve the above-mentioned problems, the present invention provides a method of manufacturing a semiconductor device, comprising: providing a first base substrate including a concave portion and a convex portion; Forming a first insulating layer pattern on the concave portion of the first base substrate; Forming a metal layer on the convex portion of the first base substrate; Attaching a second base substrate to the top of the metal layer; Simultaneously separating the second base substrate and the metal layer from the first base substrate to produce a circuit board including the metal layer; And laminating two circuit boards including the metal layer to manufacture a first circuit board and a second circuit board positioned above the second circuit board.

또한, 본 발명은 상기 금속층은 제1금속층 및 제2금속층을 포함하고, 상기 제1금속층은 상기 제1회로기판 상에 위치하고, 상기 제2금속층은 상기 제2회로기판 상에 위치하는 것을 특징으로 하는 회로기판의 제조방법을 제공한다.Further, the present invention is characterized in that the metal layer includes a first metal layer and a second metal layer, the first metal layer is located on the first circuit board, and the second metal layer is located on the second circuit board The present invention also provides a method of manufacturing a circuit board.

또한, 본 발명은 상기 제1금속층 및 상기 제2금속층에 쓰루홀을 형성하고, 상기 쓰루홀에 연결배선을 형성하는 단계를 더 포함하는 회로기판의 제조방법을 제공한다.Further, the present invention provides a method of manufacturing a circuit board, further comprising forming a through hole in the first metal layer and the second metal layer, and forming a connection wiring in the through hole.

또한, 본 발명은 상기 요(凹)부에 상기 제1절연층 패턴이 형성된 상기 제1베이스 기판은 제1마스터 기판을 구성하고, 상기 제1마스터 기판은 재사용되는 것을 특징으로 하는 회로기판의 제조방법을 제공한다.Further, in the present invention, the first base substrate on which the first insulating layer pattern is formed on the concave portion constitutes a first master substrate, and the first master substrate is reused. ≪ / RTI >

또한, 본 발명은 상기 요(凹)부와 철(凸)부를 포함하는 제1베이스 기판을 제공하는 단계는, 제3베이스 기판의 상부에 제2절연층 패턴을 형성하여 제2마스터 기판을 제조하는 단계; 상기 제2마스터 기판 상에 상기 제1베이스 기판을 형성하는 단계인 것을 특징으로 하는 회로기판의 제조방법을 제공한다.The step of providing the first base substrate including the concave portion and the convex portion may include forming a second insulating layer pattern on the third base substrate to form a second master substrate, ; And forming the first base substrate on the second master substrate.

또한, 본 발명은 상기 제2절연층 패턴을 형성하는 것은, 상기 제3베이스 기판의 상부에 제2절연층을 형성하고, 상기 제2절연층을 공지된 식각방법에 의해 식각하거나, 상기 제2절연층 패턴과 대응되는 영역의 개구부를 포함하는 마스크를 제조하고, 상기 마스크를 통해, 화학 기상 증착법(CVD:Chemical Vapor Deposition) 또는 물리 기상 증착법(PVD:Physical Vapor Deposition)에 의해 제2절연층을 증착하는 것인 회로기판의 제조방법을 제공한다.The second insulating layer pattern may be formed by forming a second insulating layer on the third base substrate and etching the second insulating layer by a known etching method, A mask including an opening corresponding to an insulating layer pattern is manufactured and a second insulating layer is formed by chemical vapor deposition (CVD) or physical vapor deposition (PVD) through the mask And then depositing the film on the substrate.

또한, 본 발명은 상기 제2절연층 패턴과 대응되는 영역에 상기 요(凹)부가 형성되고, 상기 제2절연층 패턴과 대응되지 않는 영역에 상기 철(凸)부가 형성되는 회로기판의 제조방법을 제공한다.The present invention also provides a method of manufacturing a circuit board in which the concave portion is formed in a region corresponding to the second insulating layer pattern and the convex portion is formed in an area not corresponding to the second insulating layer pattern .

또한, 본 발명은 상기 금속층은 상기 제2절연층 패턴의 형상에 따라 결정되는 회로기판의 제조방법을 제공한다.Further, the present invention provides a method of manufacturing a circuit board in which the metal layer is determined according to the shape of the second insulating layer pattern.

상기한 바와 같은 본 발명에 따른 회로기판 및 이의 제조방법은 회로기판의 회로 배선을 구성하는 금속배선을 식각공정을 배제함으로써, 금속배선을 식각하는 공정의 기술적 한계를 해결하여, 회로의 미세화 내지는 고집적화가 가능하다.As described above, the circuit board and the method of manufacturing the same according to the present invention solve the technical limitation of the step of etching the metal wiring by excluding the etching process of the metal wiring constituting the circuit wiring of the circuit board, Is possible.

또한, 본 발명은 마스터 기판으로부터 금속층을 분리한 후, 상기 금속층을 회로기판의 회로 배선으로 사용하고, 상기 마스터 기판은 계속적으로 회로기판의 금속층을 제조하기 위한 마스터 기판으로의 재사용이 가능하다.Further, in the present invention, after separating the metal layer from the master substrate, the metal layer is used as the circuit wiring of the circuit substrate, and the master substrate can be reused as a master substrate for continuously producing the metal layer of the circuit substrate.

또한, 본 발명은 회로기판을 구성하는 베이스 기판을 매우 얇은 두께로 구성하는 것이 가능하다.Further, in the present invention, it is possible to constitute the base substrate constituting the circuit board with a very thin thickness.

도 1a 내지 도 1d는 일반적인 회로기판을 제조하는 과정을 도시한 단면도이다.
도 2 내지 10은 본 발명의 제1실시예에 따른 회로기판을 제조하는 공정을 도시한 개략적인 도면이다.
도 11은 종래 기술에 따른 마이크로 스피커를 도시한 단면도이다.
1A to 1D are cross-sectional views illustrating a process of manufacturing a general circuit board.
2 to 10 are schematic views showing a process of manufacturing a circuit board according to the first embodiment of the present invention.
11 is a cross-sectional view showing a conventional micro speaker.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.BRIEF DESCRIPTION OF THE DRAWINGS The advantages and features of the present invention, and the manner of achieving them, will be apparent from and elucidated with reference to the embodiments described hereinafter in conjunction with the accompanying drawings. The present invention may, however, be embodied in many different forms and should not be construed as being limited to the embodiments set forth herein. Rather, these embodiments are provided so that this disclosure will be thorough and complete, and will fully convey the scope of the invention to those skilled in the art. Is provided to fully convey the scope of the invention to those skilled in the art, and the invention is only defined by the scope of the claims.

아래 첨부된 도면을 참조하여 본 발명의 실시를 위한 구체적인 내용을 상세히 설명한다. 도면에 관계없이 동일한 부재번호는 동일한 구성요소를 지칭하며, "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Reference will now be made in detail to the preferred embodiments of the present invention, examples of which are illustrated in the accompanying drawings. &Quot; and / or "include each and every combination of one or more of the mentioned items. ≪ RTI ID = 0.0 >

비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.Although the first, second, etc. are used to describe various components, it goes without saying that these components are not limited by these terms. These terms are used only to distinguish one component from another. Therefore, it goes without saying that the first component mentioned below may be the second component within the technical scope of the present invention.

본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소 외에 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다.The terminology used herein is for the purpose of illustrating embodiments and is not intended to be limiting of the present invention. In the present specification, the singular form includes plural forms unless otherwise specified in the specification. The terms " comprises "and / or" comprising "used in the specification do not exclude the presence or addition of one or more other elements in addition to the stated element.

다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.Unless defined otherwise, all terms (including technical and scientific terms) used herein may be used in a sense commonly understood by one of ordinary skill in the art to which this invention belongs. Also, commonly used predefined terms are not ideally or excessively interpreted unless explicitly defined otherwise.

공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 구성 요소와 다른 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 구성요소들의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 구성요소를 뒤집을 경우, 다른 구성요소의 "아래(below)"또는 "아래(beneath)"로 기술된 구성요소는 다른 구성요소의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 구성요소는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다. The terms spatially relative, "below", "beneath", "lower", "above", "upper" And can be used to easily describe a correlation between an element and other elements. Spatially relative terms should be understood in terms of the directions shown in the drawings, including the different directions of components at the time of use or operation. For example, when inverting an element shown in the figures, an element described as "below" or "beneath" of another element may be placed "above" another element . Thus, the exemplary term "below" can include both downward and upward directions. The components can also be oriented in different directions, so that spatially relative terms can be interpreted according to orientation.

도 1a 내지 도 1d는 일반적인 회로기판을 제조하는 과정을 도시한 단면도이다.1A to 1D are cross-sectional views illustrating a process of manufacturing a general circuit board.

먼저, 도 1a를 참조하면, 절연 기판(10) 상에 구리 박막층(20)을 형성한다.First, referring to FIG. 1A, a copper thin film layer 20 is formed on an insulating substrate 10.

이후, 도 1b에 도시된 바와 같이, 상기 구리 박막층(20) 상에 포토레지스트 층(30)을 형성한다.Thereafter, as shown in FIG. 1B, a photoresist layer 30 is formed on the copper foil layer 20.

이후, 도 1c에 도시된 바와 같이, 상기 포토레지스트층을 노광 및 현상함으로써 원하는 형상의 포토레지스트 패턴(31)을 형성하고, 도 1d에 도시된 바와 같이, 형성된 포토레지스트 패턴(31)을 마스킹 레지스트로 하여 구리 박막층을 식각하여 구리 박막 패턴층(21)을 형성한다.1C, a photoresist pattern 31 having a desired shape is formed by exposing and developing the photoresist layer. Then, as shown in FIG. 1D, the formed photoresist pattern 31 is patterned into a masking resist 31. Then, The copper thin film layer is etched to form the copper thin film pattern layer 21.

이후, 에싱(ashing) 공정 또는 습식 제거 공정을 진행하여 포토레지스트 패턴(31)을 제거하고, 상기 절연 기판(10) 상에 형성된 구리 박막 패턴층(21)을 회로 배선으로 하는 회로기판을 제조할 수 있다.Thereafter, an ashing process or a wet removing process is performed to remove the photoresist pattern 31, and a circuit board having the copper thin film pattern layer 21 formed on the insulating substrate 10 as a circuit wiring is manufactured .

하지만, 상술한 바와 같이, 음향재생 부품인 스피커 또는 리시버의 소형화가 가속화되고 있는 현실에서, 스피커 또는 리시커가 차지하는 면적을 줄이기 위하여 구성요소 중 하나인 회로 기판도 미세화 또는 고집적화가 가능해야 하나, 상술한 일반적인 회로기판의 제조 방법의 경우, 금속배선을 식각하는 공정의 기술적 한계로 인하여, 30㎛ 정도 이하의 폭을 갖는 미세 배선을 형성하는 것은 곤란한 문제점이 있다.However, as described above, in order to reduce the area occupied by a speaker or a reciever, it is necessary to miniaturize a circuit board, which is one of the components, or to increase the degree of integration. However, In the case of a general circuit board manufacturing method, it is difficult to form fine wirings having a width of about 30 mu m or less due to the technical limitations of the step of etching metal wirings.

이하에서는, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2 내지 10은 본 발명의 제1실시예에 따른 회로기판을 제조하는 공정을 도시한 개략적인 도면이다. 이때, 각각의 도면에서 a도는 단면도에 해당하며, b도는 사시도에 해당한다.2 to 10 are schematic views showing a process of manufacturing a circuit board according to the first embodiment of the present invention. Here, a in each drawing corresponds to a sectional view, and b corresponds to a perspective view.

먼저, 도 2a 및 도 2b를 참조하면, 본 발명의 제1실시예에 따른 회로기판을 제조하는 공정은 제1마스터 기판을 제조한다.2A and 2B, a process of manufacturing a circuit board according to a first embodiment of the present invention produces a first master substrate.

상기 제1마스터 기판이란, 후술하는 제2마스터 기판을 제조하기 위한 제1단계의 기판을 의미하는 것으로, 본 발명의 제1실시예에 따른 회로기판을 제조하는 공정에서는 실질적으로 상기 제2마스터 기판을 통해 회로기판이 제조될 수 있으며, 이에 대해서는 후술하기로 한다.The first master substrate means a first stage substrate for manufacturing a second master substrate to be described later. In the step of manufacturing a circuit board according to the first embodiment of the present invention, A circuit board can be manufactured through the above-described process, which will be described later.

계속해서, 도 2a 및 도 2b를 참조하면, 상기 제1마스터 기판을 제조하기 위한 제1베이스 기판(210a)을 제공한다.2A and 2B, a first base substrate 210a for manufacturing the first master substrate is provided.

상기 제1베이스 기판은 후술할 바와 같이, 제2마스터 기판의 제2베이스 기판을 전기 도금법에 의해 형성할 수 있도록 Ni 또는 NiCo, NiFe, NiW 등의 금속재질인 것이 바람직하며, 다만, 본 발명에서 상기 제1베이스 기판의 재질을 제한하는 것은 아니다.As described later, the first base substrate is preferably made of a metal such as Ni, NiCo, NiFe, or NiW so that the second base substrate of the second master substrate can be formed by electroplating. However, The material of the first base substrate is not limited.

이후, 상기 제1베이스 기판(210a)의 상부에 제1절연층 패턴(210b)를 형성한다.Thereafter, a first insulating layer pattern 210b is formed on the first base substrate 210a.

상기 제1절연층 패턴은 후술하는 제2마스터 기판의 제2베이스 기판 상에 요(凹)부를 형성하기 위한 것으로, 전기 도금법에 의해 후술하는 제2베이스 기판을 제조함에 있어서, 상기 제1절연층 패턴(210b)과 대응되는 영역에 요(凹)부를 형성하기 위해 전기적 절연성을 가질 수 있도록 실리콘 산화막 또는 실리콘 질화막으로 이루어질 수 있으며, 다만, 본 발명에서 상기 제1절연층 패턴의 재질을 제한하는 것은 아니다.The first insulating layer pattern is for forming a concave portion on a second base substrate of a second master substrate to be described later. In manufacturing a second base substrate to be described later by an electroplating method, The first insulating layer pattern may be formed of a silicon oxide film or a silicon nitride film so as to have electrical insulation so as to form a concave portion in a region corresponding to the pattern 210b. However, in the present invention, no.

한편, 상기 제1절연층 패턴을 형성함에 있어서, 상기 제1베이스 기판의 상부에 제1절연층을 형성하고, 상기 제1절연층을 공지된 식각방법에 의해 식각함으로써, 상기 제1절연층 패턴을 형성할 수 있다.Meanwhile, in forming the first insulating layer pattern, a first insulating layer is formed on the first base substrate, and the first insulating layer is etched by a known etching method, Can be formed.

또한, 상기 제1절연층 패턴을 형성하는 것은 공지된 화학 기상 증착법(CVD:Chemical Vapor Deposition) 또는 물리 기상 증착법(PVD:Physical Vapor Deposition) 등의 다양한 방법을 이용하여 형성할 수 있으며, 예를 들어, 제1절연층 패턴과 대응되는 영역의 개구부를 포함하는 마스크를 제조하고, 상기 마스크를 통해, 화학 기상 증착법(CVD:Chemical Vapor Deposition) 또는 물리 기상 증착법(PVD:Physical Vapor Deposition)에 의해 제1절연층을 증착하여 형성할 수 있다.The first insulating layer pattern may be formed using various methods such as a known chemical vapor deposition (CVD) method or a physical vapor deposition (PVD) method. For example, A mask including an opening corresponding to the first insulating layer pattern is formed on the first insulating layer pattern and the first insulating layer pattern is formed by a chemical vapor deposition (CVD) method or a physical vapor deposition (PVD) An insulating layer may be deposited.

다음으로, 도 3a 및 도 3b를 참조하면, 상기 제1마스터 기판의 하부에 후술하는 제2마스터 기판을 제조하기 위한 제2베이스 기판(220)을 형성한다.Next, referring to FIGS. 3A and 3B, a second base substrate 220 for manufacturing a second master substrate, which will be described later, is formed below the first master substrate.

이때, 상기 제1마스터 기판의 하부라 함은, 도 3a 및 도 3b를 기준으로 설명한 것으로, 도 2a 및 도 2b를 뒤집는 경우, 제1마스터 기판의 상부에 제2베이스 기판을 형성하는 것으로 정의될 수 있다. 따라서, 본 발명에서 상부와 하부의 의미에 제한되는 것은 아니며, 이를 통칭하는 용어로, 제1마스터 기판 상에 제2베이스 기판을 형성하는 것으로 정의할 수 있으며, 이하, 본 발명에서 사용되는 상부 및 하부의 용어는 상술한 의미로 사용되어질 수 있다.In this case, the lower portion of the first master substrate is described with reference to FIGS. 3A and 3B. In the case of reversing FIGS. 2A and 2B, it is defined that the second base substrate is formed on the first master substrate . Therefore, the term " upper " and " lower " in the present invention are not limited to the meaning, and it is generally defined as forming a second base substrate on the first master substrate. Hereinafter, The terms in the lower part can be used in the above-mentioned sense.

상기 제1마스터 기판 상에 제2베이스 기판(220)을 형성하는 것은 공지된 전기도금법을 사용하여 형성할 수 있으며, 상기 제1마스터 기판에서 상기 제1절연층 패턴으로 덮여 있는 부분은 도금층이 형성되지 않다가, 계속적인 전기 도금에 의해 상기 제1절연층 패턴의 높이보다 높게 도금층이 형성되어, 도 3a 및 도 3b에서와 같은 제2베이스 기판(220)을 형성할 수 있다.The second base substrate 220 may be formed on the first master substrate using a known electroplating method. In the first master substrate, a portion covered with the first insulating layer pattern may be formed of a plating layer And the plating layer is formed higher than the height of the first insulating layer pattern by continuous electroplating, so that the second base substrate 220 as shown in FIGS. 3A and 3B can be formed.

즉, 전기도금법에서 상기 제1절연층 패턴은 부도체막으로 기능하므로, 따라서, 상기 제1절연층 패턴이 형성된 영역에는 제2금속층이 형성되지 않다가, 계속적인 전기 도금에 의해 상기 제1절연층 패턴의 높이보다 높게 도금층이 형성되어, 도 3a 및 도 3b에서와 같은 제2베이스 기판(220), 즉, 후술할 바와 같이, 요(凹)부와 철(凸)부를 포함하는 제2베이스 기판(220)을 형성할 수 있다.That is, in the electroplating method, the first insulating layer pattern functions as a non-conductive layer, so that the second metal layer is not formed in the region where the first insulating layer pattern is formed, The plating layer is formed higher than the height of the pattern so that the second base substrate 220 as shown in Figs. 3A and 3B, that is, the second base substrate 220 including the concave portion and the convex portion, (220) can be formed.

상기 전기도금법은 Ni 또는 NiCo, NiFe, NiW 등의 Ni 합금을 도금하는 전기 도금 공정을 공정일 수 있으며, 상기 제2베이스 기판을 형성하는 전기도금법은 당업계에서 자명한 것이므로, 이하 구체적인 설명은 생략하기로 한다.The electroplating process may be an electroplating process for plating Ni or an Ni alloy such as NiCo, NiFe, or NiW. The electroplating process for forming the second base substrate is well known in the art. .

한편, 도면에는 도시하지 않았으나, 제2베이스 기판을 제조하는 것은 공지된 무전해 도금법을 통해서 제조할 수 있다.On the other hand, although not shown in the drawings, the second base substrate can be manufactured through a known electroless plating method.

상기 무전해도금법은 자기촉매에 의한 화학적 반응을 이용한 도금방법으로서 전기도금과는 달리 피도금 물체에 전기를 통하지 아니하여도 피막이 형성되며, 금속은 물론 플라스틱, 종이, 섬유, 세라믹 등 거의 모든 재료에 피막을 형성시킬 수 있다. 또한 복잡한 구조물 형재에도 피막을 형성시킬 수 있으며, 형성된 피막의 물성도 내식성, 내알칼리성, 내마모성, 납땜성, 밀착성, 내열성 등이 우수하여 자동차, 항공기, 일반기계, 전자부품, 화학플랜에 많이 응용되고 있다. The electroless plating method is a plating method using a chemical reaction by means of an electrocatalyst, and unlike electroplating, a coating is formed even if electricity is not applied to the object to be plated, and a coating is formed on almost all materials such as plastic, paper, A coating film can be formed. In addition, a coating film can be formed on a complicated structure, and the physical properties of the formed film are excellent in corrosion resistance, alkali resistance, abrasion resistance, solderability, adhesion and heat resistance and are widely applied to automobiles, aircrafts, general machinery, have.

이를 위해, 상기 제1절연층 패턴을 포함하는 제1베이스 기판의 상부에 시드층을 형성하고, 상기 시드층이 촉매로 작용하여 화학적 반응에 의해 상기 제2베이스 기판이 형성될 수 있다.To this end, a seed layer may be formed on the first base substrate including the first insulating layer pattern, and the second base substrate may be formed by chemical reaction due to the seed layer acting as a catalyst.

이때, 상기 시드층은 제1절연층 패턴이 형성된 영역과 형성되지 않은 영역에서 단차가 발생하게 되므로, 상기 단차에 의해 도 3a 및 도 3b에서와 같은 제2베이스 기판(220), 즉, 후술할 바와 같이, 요(凹)부와 철(凸)부를 포함하는 제2베이스 기판(220)을 형성할 수 있다.At this time, since the step difference occurs in the region where the first insulating layer pattern is formed and the region where the first insulating layer pattern is not formed, the second base substrate 220 as shown in FIGS. 3A and 3B, A second base substrate 220 including a concave portion and a convex portion can be formed.

상기 무전해도금법은 당업계에서 자명한 것이므로, 이하 구체적인 설명은 생략하기로 한다.Since the electroless plating method is well known in the art, a detailed description thereof will be omitted below.

다음으로, 도 4a 및 도 4b를 참조하면, 상기 제1베이스 기판(210a) 및 제1절연층 패턴(210b)을 포함하는 제1마스터 기판으로부터 상기 제2베이스 기판(220)을 분리함으로써, 제2마스터 기판을 제조하기 위한 제2베이스 기판(220)을 제조할 수 있다.4A and 4B, by separating the second base substrate 220 from the first master substrate including the first base substrate 210a and the first insulating layer pattern 210b, A second base substrate 220 for manufacturing a two-master substrate can be manufactured.

이때, 도 4a 및 도 4b에 도시된 바와 같이, 상기 제2베이스 기판(220)은 요(凹)부(221)와 철(凸)부(222)를 포함하며, 상기 요(凹)부(221)와 철(凸)부(222)가 형성되는 것은 상술한 제1마스터 기판에 위치하는 제1절연층 패턴에 의한 것으로, 즉, 상기 제1절연층 패턴과 대응되는 영역에 요(凹)부(221)가 형성되고, 상기 제1절연층 패턴과 대응되지 않는 영역에 철(凸)부(222)가 형성된다.4A and 4B, the second base substrate 220 includes a concave portion 221 and a convex portion 222, and the concave portion 221 221 and the convex portion 222 are formed by the first insulation layer pattern located on the first master substrate, that is, the first insulation layer pattern is formed in the region corresponding to the first insulation layer pattern, And a convex portion 222 is formed in an area not corresponding to the first insulating layer pattern.

다음으로, 도 5a 및 도 5b를 참조하면, 상기 제2베이스 기판(220)의 요(凹)부(221)에 제2절연층 패턴(230)을 형성한다.5A and 5B, a second insulating layer pattern 230 is formed on the concave portion 221 of the second base substrate 220. Referring to FIG.

상기 제2절연층 패턴은 상기 제1절연층 패턴과 동일 재질로 이루어질 수 있으며, 이때, 상기 제2절연층 패턴(230)을 형성하는 것은 공지된 화학 기상 증착법(CVD:Chemical Vapor Deposition) 또는 물리 기상 증착법(PVD:Physical Vapor Deposition) 등의 다양한 방법을 이용하여 형성할 수 있으며, 따라서, 본 발명에서 상기 제2절연층 패턴을 형성하는 방법을 한정하는 것은 아니다.The second insulating layer pattern 230 may be formed of the same material as that of the first insulating layer pattern 230. The second insulating layer pattern 230 may be formed using a known chemical vapor deposition (CVD) And may be formed using various methods such as PVD (Physical Vapor Deposition). Therefore, the method of forming the second insulating layer pattern in the present invention is not limited thereto.

이때, 도면에는 도시되지 않았으나, 상기 제2절연층 패턴(230)의 상부 표면의 평탄화를 위해, 공지된 화학적 기계적 연마(CMP:Chemical Mechanical Polishing) 공정으로 그 단면을 평탄화할 수 있으며, 이로써, 상기 제2절연층 패턴(230)의 상부 표면과 상기 제2베이스 기판(220)의 철(凸)부(222)의 상부 표면은 실질적으로 평평할 수 있다.At this time, although not shown in the figure, the cross-section can be planarized by a known chemical mechanical polishing (CMP) process for planarization of the upper surface of the second insulation layer pattern 230, The upper surface of the second insulating layer pattern 230 and the upper surface of the convex portion 222 of the second base substrate 220 may be substantially flat.

이로써, 즉, 상기 제2베이스 기판(220)의 요(凹)부(221)에 제2절연층 패턴(230)을 형성함으로써, 본 발명의 제1실시예에 따른 회로기판을 제조하기 위한 제2마스터 기판을 제조할 수 있다.The second insulating layer pattern 230 is formed on the concave portion 221 of the second base substrate 220 so that the second insulating layer pattern 230 is formed on the concave portion 221 of the second base substrate 220, 2 master substrate can be manufactured.

즉, 본 발명의 제1실시예에 따른 회로기판을 제조하는 공정에서는, 후술할 바와 같이, 실질적으로 상기 제2마스터 기판을 통해 회로기판이 제조될 수 있으며, 상기 제1마스터 기판은 상기 제2마스터 기판을 제조하기 위한 제1단계의 기판에 해당할 수 있다.That is, in the step of manufacturing the circuit board according to the first embodiment of the present invention, as will be described later, the circuit board can be manufactured substantially through the second master substrate, And may correspond to a first-stage substrate for manufacturing a master substrate.

다음으로, 도 6a 및 도 6b를 참조하면, 제2마스터 기판, 즉, 요(凹)부(221)에 제2절연층 패턴(230)이 형성된 제2베이스 기판(220)을 포함하는 제2마스터 기판의 상부에 금속층(240)을 형성한다.6A and 6B, a second base substrate 220 including a second insulation layer pattern 230 formed on a second master substrate, that is, a concave portion 221, A metal layer 240 is formed on the master substrate.

상기 금속층(240)은 본 발명에 따른 회로기판에서 회로패턴을 구성하는 것으로, 상기 금속층을 형성하는 것은 공지된 전기도금법을 사용하여 형성할 수 있다.The metal layer 240 constitutes a circuit pattern in the circuit board according to the present invention, and the metal layer can be formed using a known electroplating method.

이때, 상기 제2베이스 기판(220)의 요(凹)부(221)에는 제2절연층 패턴(230)이 형성되어 있으므로, 따라서, 전기도금법을 통해 상기 제2베이스 기판(220)의 철(凸)부(222)에만 금속층(240)을 형성할 수 있다.Since the second insulating layer pattern 230 is formed on the concave portion 221 of the second base substrate 220 at this time, The metal layer 240 can be formed only on the convex portion 222. [

즉, 전기도금법에서 상기 제2절연층 패턴(230)은 부도체막으로 기능하므로, 따라서, 상기 제2절연층 패턴(230)이 형성된 영역에는 금속층이 형성되지 않고, 노출된 철(凸)부(222)에만 금속층을 형성할 수 있다.That is, since the second insulating layer pattern 230 functions as a non-conductive layer in the electroplating method, the metal layer is not formed in the region where the second insulating layer pattern 230 is formed, The metal layer can be formed only on the metal layer.

상기 전기도금법은 Ni 또는 NiCo, NiFe, NiW, Cu, Cu 합금 등을 도금하는 전기 도금 공정을 공정일 수 있으며, 상기 금속층을 형성하는 전기도금법은 당업계에서 자명한 것이므로, 이하 구체적인 설명은 생략하기로 한다.The electroplating process may be an electroplating process for plating Ni, NiCo, NiFe, NiW, Cu, Cu alloy, etc., and the electroplating process for forming the metal layer is well known in the art. .

한편, 도 2 내지 도 6의 비교를 통해 알 수 있는 바와 같이, 본 발명에 따른 회로기판에서 회로패턴을 구성하는 금속층은 도 2의 절연층이 형성되지 않은 영역과 대응되어 형성됨을 알 수 있다.2 to 6, it can be seen that the metal layer constituting the circuit pattern in the circuit board according to the present invention is formed in correspondence with the region where the insulating layer of FIG. 2 is not formed.

즉, 본 발명에서는 제1마스터 기판을 통해 제2마스터 기판을 제조하고, 상기 제2마스터 기판을 통해 회로패턴을 구성하는 금속층을 형성하게 되는데, 상기 금속층을 제조함에 있어서, 상기 제1마스터 기판의 제1절연층 패턴의 형상에 따라 상기 금속층의 형상이 결정되게 된다.That is, in the present invention, a second master substrate is manufactured through a first master substrate, and a metal layer constituting a circuit pattern is formed through the second master substrate. In manufacturing the metal layer, The shape of the metal layer is determined according to the shape of the first insulating layer pattern.

이때, 상술한 바와 같이, 제1절연층 패턴을 형성하는 것은 공지된 식각방법 에 의해 형성할 수 있는데, 본 발명에서는 공지된 식각방법에 의해 일정 층을 식각하는 것이 금속배선을 식각하는 것이 아닌, 절연층을 식각하는 방법에 해당한다.In this case, as described above, the first insulating layer pattern can be formed by a known etching method. In the present invention, etching a certain layer by a known etching method does not etch the metal wiring, This corresponds to a method of etching the insulating layer.

즉, 일반적인 회로기판의 제조 방법의 경우, 금속배선을 식각하는 공정의 기술적 한계로 인하여, 30㎛ 정도 이하의 폭을 갖는 미세 배선을 형성하는 것은 곤란한 문제점이 있었으나, 본 발명에서는 금속배선을 식각하는 것이 아닌, 절연층을 식각하는 방법에 의해 회로패턴을 구성하는 금속층을 형상이 결정되므로, 금속배선을 식각하는 공정의 기술적 한계를 해결할 수 있다.That is, in the case of a general circuit board manufacturing method, it is difficult to form a fine wiring having a width of about 30 μm or less due to the technical limitation of the step of etching the metal wiring. In the present invention, However, since the shape of the metal layer constituting the circuit pattern is determined by the method of etching the insulating layer, the technical limit of the step of etching the metal wiring can be solved.

또한, 상술한 바와 같이, 상기 제1절연층 패턴을 형성하는 것은 마스크를 통한, 공지된 화학 기상 증착법(CVD:Chemical Vapor Deposition) 또는 물리 기상 증착법(PVD:Physical Vapor Deposition)을 사용하여 형성할 수 있는데, 상기한 바와 동일하게, 이 경우에도 금속배선을 식각하는 것의 공정을 배제할 수 있다.In addition, as described above, the first insulating layer pattern can be formed using a known chemical vapor deposition (CVD) method or a physical vapor deposition (PVD) method through a mask In this case as well, the process of etching the metal wiring can be eliminated.

또한, 본 발명에서는 이후의 공정에서도 금속배선을 식각하는 방법에 의해 회로기판의 회로배선을 형성하는 것이 아닌, 공지된 전기도금법에 의해 회로배선을 형성하기 때문에, 금속배선을 식각하는 공정의 기술적 한계를 해결하여, 10㎛이하의 배선폭을 갖는 미세배선을 형성하는 것이 가능하다.Further, in the present invention, since the circuit wiring is formed by a known electroplating method, not by forming the circuit wiring of the circuit board by the method of etching the metal wiring in the subsequent steps, the technical limit of the step of etching the metal wiring It is possible to form a fine wiring having a wiring width of 10 mu m or less.

결국, 본 발명에서는 회로기판의 회로배선을 구성하는 금속층을 식각하기 위한 금속배선 식각공정을 배제할 수 있으므로, 10㎛이하의 배선폭을 갖는 미세배선을 형성하는 것이 가능하여, 회로의 미세화 내지는 고집적화가 가능하다.As a result, in the present invention, since the metal wiring etching process for etching the metal layer constituting the circuit wiring of the circuit board can be eliminated, it is possible to form the fine wiring having the wiring width of 10 m or less, Is possible.

다음으로, 도 7a 및 도 7b를 참조하면, 상기 제2마스터 기판 상에 형성된 상기 금속층(240)의 상부에 제3베이스 기판(300)을 부착하고, 상기 제2마스터 기판으로부터 상기 제3베이스 기판(300) 및 상기 금속층(240)을 동시에 분리하여, 분리된 상기 제3베이스 기판(300) 및 상기 금속층(240)을 회로기판으로 사용할 수 있다.Next, referring to FIGS. 7A and 7B, a third base substrate 300 is attached to the upper portion of the metal layer 240 formed on the second master substrate, The separated third base substrate 300 and the metal layer 240 may be used as a circuit board by simultaneously separating the metal layer 300 and the metal layer 240.

즉, 상기 금속층(240)의 상부에 제3베이스 기판(300)을 부착하고, 상기 제2마스터 기판으로 상기 제3베이스 기판(300) 및 상기 금속층(240)을 동시에 분리함으로써, 상기 금속층을 포함하는 제3베이스 기판을 회로 기판으로 사용할 수 있다.That is, the third base substrate 300 is attached to the upper portion of the metal layer 240, and the third base substrate 300 and the metal layer 240 are simultaneously separated from the second master substrate. Can be used as a circuit board.

상기 제3베이스 기판은 석영 또는 유리와 같은 무기 기판이거나, 폴리에틸렌테레프탈레이트(PET), 폴리에틸렌나프탈레이트(PEN), 폴리카보네이트(PC), 폴리스티렌(PS), 폴리프로필렌(PP), 폴리이미드(PI), 폴리에틸렌설포네이트(PES), 폴리옥시메틸렌(POM), 폴리에테르에테르케톤(PEEK), 폴리에테르설폰(PES) 및 폴리에테르이미드(PEI)로 이루어진 군에서 선택되는 어느 하나의 플라스틱 기판을 사용할 수 있으며, 따라서, 본 발명에서 상기 제3베이스 기판의 재질을 제한하는 것은 아니다.The third base substrate may be an inorganic substrate such as quartz or glass, or may be an inorganic substrate such as a polyethylene terephthalate (PET), a polyethylene naphthalate (PEN), a polycarbonate (PC), a polystyrene (PS), a polypropylene (PP), a polyimide ), Polyethylenesulfonate (PES), polyoxymethylene (POM), polyetheretherketone (PEEK), polyethersulfone (PES) and polyetherimide Therefore, the material of the third base substrate is not limited in the present invention.

이때, 상기 제3베이스 기판은 상기 금속층을 분리하는 공정에만 사용될 수 있으므로, 상기 제3베이스 기판의 매우 얇게 구성할 수 있다.At this time, since the third base substrate can be used only in the process of separating the metal layer, the third base substrate can be made very thin.

즉, 일반적인 회로기판의 제조공정의 경우, 베이스 기판이 회로기판을 제조하는 공정에서 지지체의 역할을 하기 때문에, 일정 두께 이상이어야 하는 제약이 있으나, 본 발명에서는 상기 회로기판의 베이스 기판의 역할을 하는 제3베이스 기판은 금속층을 분리하는 공정에만 사용되므로, 10㎛ 이하의 매우 얇은 두께로 구성하는 것이 가능한 장점이 있다.In other words, in the case of a general circuit board manufacturing process, since the base board serves as a support in the process of manufacturing the circuit board, there is a restriction that the base board must be a certain thickness or more. In the present invention, Since the third base substrate is used only for the process of separating the metal layer, it is advantageous that the third base substrate can have a very thin thickness of 10 탆 or less.

한편, 상술한 바와 같이, 상기 제2절연층 물질은 테프론 계열인 것이 바람직하며, 이때, 상기 테프론 계열 물질은 비접착(non-stick) 특성이 우수한 물질에 해당한다.Meanwhile, as described above, the second insulating layer material is preferably a Teflon-based material, and the Teflon-based material is a material having excellent non-stick properties.

즉, 상기 제2마스터 기판으로 상기 제3베이스 기판(300) 및 상기 금속층(240)을 동시에 분리함에 있어서, 제2절연층 패턴의 일부가 상기 금속층과 일부 접촉하고 있다하더라도, 제2절연층 패턴을 비접착(non-stick) 특성이 우수한 물질로 형성함으로써, 제2절연층 패턴으로부터 상기 금속층이 용이하게 분리될 수 있다.That is, in separating the third base substrate 300 and the metal layer 240 simultaneously from the second master substrate, even if a part of the second insulating layer pattern is partially in contact with the metal layer, Sticking property, the metal layer can be easily separated from the second insulating layer pattern.

이와 같은 본 발명에 따른 회로기판의 제조방법의 장점으로, 일반적인 회로기판을 제조하는 방법은 하나의 완성된 공정에 의해 하나의 배선패턴만을 제조할 수 있으나, 본 발명에서는 상기 제2마스터 기판을 계속적으로 재사용하는 것이 가능하다.In the method of manufacturing a circuit board according to the present invention, a method of manufacturing a general circuit board can produce only one wiring pattern by one completed process. In the present invention, however, It is possible to reuse it.

즉, 상술한 바와 같이, 제2마스터 기판으로부터 상기 금속층(240)을 분리한 후, 상기 금속층을 회로패턴으로 사용하고, 상기 제2마스터 기판은 계속적으로 회로패턴을 제조하기 위한 마스터 기판으로의 재사용이 가능한 것이다.That is, as described above, after separating the metal layer 240 from the second master substrate, the metal layer is used as a circuit pattern, and the second master substrate is continuously reused as a master substrate for producing a circuit pattern This is possible.

다음으로, 도 8을 참조하면, 상술한 도 2 내지 도 7의 공정에 의해 제조된 회로기판을 복수개 적층한다.Next, referring to FIG. 8, a plurality of circuit boards manufactured by the processes of FIGS. 2 to 7 are laminated.

즉, 도 8에 도시된 바와 같이, 상술한 도 7b의 회로기판을 복수개 적층하여 제1회로기판(400) 및 상기 제1회로기판의 상부에 위치하는 제2회로기판(400')을 포함하는 회로기판을 제조한다.That is, as shown in FIG. 8, a plurality of the circuit boards of FIG. 7B are stacked to form a first circuit board 400 and a second circuit board 400 'located above the first circuit board 400 Thereby producing a circuit board.

이때, 상기 제1회로기판 및 상기 제2회로기판은 동일한 금속층(240, 240')과 동일한 제3베이스 기판(300, 300')에 해당할 수 있으며, 따라서, 상기 금속층(240, 240')은 서로 대응되도록 위치할 수 있다.At this time, the first circuit board and the second circuit board may correspond to the same third base board 300 and 300 'as the same metal layer 240 and 240', and thus the metal layers 240 and 240 ' Can be positioned to correspond to each other.

이하, 설명의 편의를 위하여, 제1회로기판(400) 상의 제1금속층(240) 및 제2회로기판(400') 상의 제2금속층(240')으로 명칭하기로 하며, 따라서, 상기 제1금속층(240) 및 상기 제2금속층(240')은 서로 대응되도록 위치할 수 있다.The first metal layer 240 on the first circuit board 400 and the second metal layer 240 'on the second circuit board 400' are hereinafter referred to as the first metal layer 240 ' The metal layer 240 and the second metal layer 240 'may be positioned to correspond to each other.

다음으로, 도 9를 참조하면, 서로 대응되는 상기 제1금속층(240) 및 상기 제2금속층(240')에 쓰루홀(410)을 형성한다.Next, referring to FIG. 9, a through hole 410 is formed in the first metal layer 240 and the second metal layer 240 'corresponding to each other.

상기 쓰루홀(410)을 형성하는 것은 공지된 식각방법에 의해 형성하거나, 공지된 펀칭방법을 통해 형성할 수 있다.The through hole 410 may be formed by a known etching method or by a known punching method.

이때, 상기 제1금속층(240) 및 상기 제2금속층(240')에 쓰루홀(410)을 형성함에 있어서, 제1회로기판 및 제2회로기판 각각의 제3베이스 기판(300, 300')에도 동시에 쓰루홀이 형성될 수 있다.In forming the through holes 410 in the first metal layer 240 and the second metal layer 240 ', the third base substrate 300 and the third base substrate 300' of each of the first circuit substrate and the second circuit substrate, A through hole can be formed at the same time.

다음으로, 도 10을 참조하면, 상기 제1금속층(240) 및 상기 제2금속층(240')에 형성된 상기 쓰루홀(410)에 연결배선(420)을 형성한다.Next, referring to FIG. 10, a connection wiring 420 is formed in the through hole 410 formed in the first metal layer 240 and the second metal layer 240 '.

상기 연결배선(420)은 상기 제1금속층(240)과 상기 제2금속층(240')의 전기적 연결을 위한 것으로, 상기 연결배선(420)을 통해, 상기 제1회로기판(400)과 상기 제2회로기판(400')이 전기적으로 연결될 수 있다.The connection wiring 420 is for electrically connecting the first metal layer 240 and the second metal layer 240 'and electrically connects the first circuit board 400 and the second metal layer 240' Two circuit boards 400 'can be electrically connected.

상기 연결배선(420)을 형성하는 것은 솔더링법에 의해 형성할 수 있으며, 따라서, 상기 연결배선(420)은 상기 제1회로기판(400)과 상기 제2회로기판(400')을 전기적으로 연결함과 동시에, 상기 제1회로기판(400)과 상기 제2회로기판(400')을 부착하는 것도 가능하다.The connection wiring 420 may be formed by soldering so that the connection wiring 420 electrically connects the first circuit board 400 and the second circuit board 400 ' The first circuit board 400 and the second circuit board 400 'may be attached.

이로써, 본 발명에 따른 회로기판을 제조할 수 있으며, 더 나아가 적층형의 회로기판을 제조할 수 있다.As a result, the circuit board according to the present invention can be manufactured, and further, a multilayer circuit board can be manufactured.

이상과 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.While the present invention has been described in connection with what is presently considered to be practical exemplary embodiments, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, It will be understood. It is therefore to be understood that the above-described embodiments are illustrative in all aspects and not restrictive.

210a : 제1베이스 기판 210b : 제1절연층 패턴
220 : 제2베이스 기판 230 : 제2절연층 패턴
221 : 요(凹)부 222 : 철(凸)부
240 : 금속층 300 : 제3베이스 기판
210a: first base substrate 210b: first insulating layer pattern
220: second base substrate 230: second insulating layer pattern
221: concave portion 222: convex portion
240: metal layer 300: third base substrate

Claims (9)

요(凹)부와 철(凸)부를 포함하는 제1베이스 기판을 제공하는 단계;
상기 제1베이스 기판의 상기 요(凹)부에 제1절연층 패턴을 형성하는 단계;
상기 제1베이스 기판의 상기 철(凸)부에 금속층을 형성하는 단계;
상기 금속층의 상부에 제2베이스 기판을 부착하는 단계;
상기 제1베이스 기판으로부터 상기 제2베이스 기판 및 상기 금속층을 동시에 분리하여, 상기 금속층을 포함하는 회로기판을 제조하는 단계; 및
상기 금속층을 포함하는 회로기판을 2개 적층하여, 제1금속층을 포함하는 제1회로기판 및 상기 제1회로기판의 상부에 위치하고, 제2금속층을 포함하는 제2회로기판을 제조하는 단계를 포함하고,
상기 요(凹)부와 철(凸)부를 포함하는 제1베이스 기판을 제공하는 단계는,
제3베이스 기판의 상부에 제2절연층 패턴을 형성하여 제2마스터 기판을 제조하는 단계;
상기 제2마스터 기판 상에 상기 제1베이스 기판을 형성하는 단계인 것을 특징으로 하는 회로기판의 제조방법.
Providing a first base substrate including a concave portion and a convex portion;
Forming a first insulating layer pattern on the concave portion of the first base substrate;
Forming a metal layer on the convex portion of the first base substrate;
Attaching a second base substrate to the top of the metal layer;
Simultaneously separating the second base substrate and the metal layer from the first base substrate to produce a circuit board including the metal layer; And
Stacking two circuit boards including the metal layer to manufacture a first circuit board including a first metal layer and a second circuit board formed on the first circuit board and including a second metal layer and,
The step of providing the first base substrate including the concave portion and the convex portion includes:
Forming a second insulating layer pattern on the third base substrate to produce a second master substrate;
And forming the first base substrate on the second master substrate.
삭제delete 제 1 항에 있어서,
상기 제1금속층, 상기 제1금속층을 포함하는 제1회로기판, 상기 제2금속층 및 상기 제2금속층을 포함하는 제2회로기판에 쓰루홀을 형성하고, 상기 쓰루홀에 연결배선을 형성하는 단계를 더 포함하는 회로기판의 제조방법.
The method according to claim 1,
Forming a through hole in a first circuit board including the first metal layer, the first metal layer, a second circuit board including the second metal layer and the second metal layer, and forming a connection wiring in the through hole; Further comprising the steps of:
제 1 항에 있어서,
상기 요(凹)부에 상기 제1절연층 패턴이 형성된 상기 제1베이스 기판은 제1마스터 기판을 구성하고,
상기 제1마스터 기판은 재사용되는 것을 특징으로 하는 회로기판의 제조방법.
The method according to claim 1,
The first base substrate on which the first insulating layer pattern is formed on the concave portion constitutes a first master substrate,
Wherein the first master substrate is reusable.
삭제delete 제 1 항에 있어서,
상기 제2절연층 패턴을 형성하는 것은,
상기 제3베이스 기판의 상부에 제2절연층을 형성하고, 상기 제2절연층을 공지된 식각방법에 의해 식각하거나, 상기 제2절연층 패턴과 대응되는 영역의 개구부를 포함하는 마스크를 제조하고, 상기 마스크를 통해, 화학 기상 증착법(CVD:Chemical Vapor Deposition) 또는 물리 기상 증착법(PVD:Physical Vapor Deposition)에 의해 제2절연층을 증착하는 것인 회로기판의 제조방법.
The method according to claim 1,
The formation of the second insulating layer pattern may be performed,
A second insulating layer is formed on the third base substrate and the second insulating layer is etched by a known etching method or a mask including openings corresponding to the second insulating layer pattern is manufactured And a second insulating layer is deposited by chemical vapor deposition (CVD) or physical vapor deposition (PVD) through the mask.
제 6 항에 있어서,
상기 제2절연층 패턴과 대응되는 영역에 상기 요(凹)부가 형성되고, 상기 제2절연층 패턴과 대응되지 않는 영역에 상기 철(凸)부가 형성되는 회로기판의 제조방법.
The method according to claim 6,
The recessed portion is formed in a region corresponding to the second insulating layer pattern and the convex portion is formed in an area not corresponding to the second insulating layer pattern.
제 7 항에 있어서,
상기 금속층은 상기 제2절연층 패턴의 형상에 따라 결정되는 회로기판의 제조방법.
8. The method of claim 7,
Wherein the metal layer is determined according to a shape of the second insulating layer pattern.
제 1 항, 제3항, 제4항, 제6항 내지 제 8 항의 회로기판의 제조방법 중 어느 한 항의 제조방법에 의해 제조된 회로기판.A circuit board manufactured by the manufacturing method according to any one of claims 1, 3, 4, 6 to 8.
KR1020140022980A 2014-02-27 2014-02-27 A circuit board and process for producing of the same KR101580866B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140022980A KR101580866B1 (en) 2014-02-27 2014-02-27 A circuit board and process for producing of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140022980A KR101580866B1 (en) 2014-02-27 2014-02-27 A circuit board and process for producing of the same

Publications (2)

Publication Number Publication Date
KR20150101550A KR20150101550A (en) 2015-09-04
KR101580866B1 true KR101580866B1 (en) 2015-12-30

Family

ID=54242638

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140022980A KR101580866B1 (en) 2014-02-27 2014-02-27 A circuit board and process for producing of the same

Country Status (1)

Country Link
KR (1) KR101580866B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101282327B1 (en) * 2011-05-18 2013-07-04 (주)이모트 Method for manufacturing film with metal fine pattern

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040017478A (en) * 2002-08-21 2004-02-27 한국과학기술원 Manufacturing Method for Printed Circuit Board and Multiple PCB

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101282327B1 (en) * 2011-05-18 2013-07-04 (주)이모트 Method for manufacturing film with metal fine pattern

Also Published As

Publication number Publication date
KR20150101550A (en) 2015-09-04

Similar Documents

Publication Publication Date Title
CN201435805Y (en) Printed circuit board and microphone comprising the same
EP2662873B1 (en) Method of manufacturing coil element and coil element
US10321237B2 (en) Multi-layer voice coil plate and flat type speaker comprising the same
US10171918B2 (en) MEMS microphone modules and wafer-level techniques for fabricating the same
KR101112130B1 (en) Slim type micro-speaker having diaphragm module unifying suspension with diaphragm
KR100897668B1 (en) Fabricating Method of Printed Circuit Board using the Carrier
EP1707030A1 (en) A parallelepiped type condenser microphone for smd
CN117354705B (en) Acoustic-electric conversion structure, manufacturing method thereof, microphone and electronic equipment
US10277983B2 (en) Microphone device
KR101155053B1 (en) A damper comprising with pcb for speaker
KR101580866B1 (en) A circuit board and process for producing of the same
CN114126239A (en) Circuit board with embedded thin film resistor and manufacturing method thereof
US20060062418A1 (en) Printed circuit board for speaker and speaker with the same, and method of manufacturing the same
CN106817664A (en) Loudspeaker and preparation method thereof
KR101463057B1 (en) A Process for producing of the Wiring pattern
US20180122554A1 (en) Thin film inductor and method of manufacturing the same
JP2002280219A (en) Inductor and/or circuit wiring near in vicinity and its manufacturing method
KR101673296B1 (en) Pattern diaphram and method of making the same
US8838189B2 (en) Customized audio/antenna module and method for making the same
EP1520446B1 (en) Method for forming acoustically active element in a multi-layer circuit-board structure and a multi-layer circuit-board structure
JP3859287B2 (en) SMD type coil and manufacturing method thereof
KR101312924B1 (en) Method of making suspension with conduction bridge
JP2006080954A (en) Speaker and method for manufacturing the same
CN100543884C (en) The method of production electrical conductive elements and electrical conductive elements
CN117880682A (en) Polar plate and preparation method thereof, sounding structure and electrostatic earphone

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant