JP2002280219A - Inductor and/or circuit wiring near in vicinity and its manufacturing method - Google Patents

Inductor and/or circuit wiring near in vicinity and its manufacturing method

Info

Publication number
JP2002280219A
JP2002280219A JP2001077044A JP2001077044A JP2002280219A JP 2002280219 A JP2002280219 A JP 2002280219A JP 2001077044 A JP2001077044 A JP 2001077044A JP 2001077044 A JP2001077044 A JP 2001077044A JP 2002280219 A JP2002280219 A JP 2002280219A
Authority
JP
Japan
Prior art keywords
inductor
copper plate
thin film
circuit wiring
vicinity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001077044A
Other languages
Japanese (ja)
Inventor
Haruhiko Makino
晴彦 牧野
Takeshi Iwashita
斌 岩下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2001077044A priority Critical patent/JP2002280219A/en
Publication of JP2002280219A publication Critical patent/JP2002280219A/en
Pending legal-status Critical Current

Links

Landscapes

  • Manufacturing Cores, Coils, And Magnets (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

PROBLEM TO BE SOLVED: To obtain an inductor and/or a circuit wiring near thereat, capable of obtaining characteristics satisfying at a frequency of GHz or higher, while being a circuit board adhering a general purpose copper plate, and to provide a method for manufacturing the same. SOLUTION: The inductor 10 comprises a satisfactory conductive metal thin film layer, such as a copper-plating layer 5, a nickel-plating layer 6 and a gold-plating layer 7 laminated in a structure in the thickness direction on an upper surface of a spiral copper plate inductor pattern 2 formed on the same surface, by working the copper plate 4 part of a substrate 1 covered with the plate 4 having a thickness of 10 μm or smaller on the surface.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、マイクロ波用集積
回路などに利用されるインダクタ及び又はその近傍の回
路配線及びその製造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an inductor used for a microwave integrated circuit, a circuit wiring near the inductor, and a method of manufacturing the same.

【0002】[0002]

【従来の技術】先ず、図5乃至図7参照しながら、従来
技術のインダクタの製造方法及びその製造方法によって
製造されたインダクタの構造を説明する。
2. Description of the Related Art First, a conventional method of manufacturing an inductor and a structure of an inductor manufactured by the manufacturing method will be described with reference to FIGS.

【0003】図5は従来技術のインダクタが組み込まれ
たマイクロ波用集積回路が実装されている回路基板の平
面図、図6は図5に示した回路基板の矢印Aで示した従
来技術のインダクタパターンを示していて、同図Aはそ
の平面図、同図Bは同図AのA―A線上におけるインダ
クタパターンの断面側面図、同図Cは同図Bに示したイ
ンダクタパターンの他の形状の断面側面図、図7は従来
技術のインダクタの製造工程図であって、同図Aは表面
に銅板が被覆されている一般的な基板の断面側面図、同
図Bは同図Aに続くレジスト塗布工程の断面側面図、同
図Cは同図Bに続く銅板のエッチング工程の断面側面
図、そして同図Dは同図Cに続くレジスト被膜の除去工
程の断面側面図である。
FIG. 5 is a plan view of a circuit board on which a microwave integrated circuit incorporating a prior art inductor is mounted, and FIG. 6 is a prior art inductor indicated by an arrow A on the circuit board shown in FIG. A is a plan view, FIG. B is a cross-sectional side view of the inductor pattern taken along line AA of FIG. A, and FIG. C is another shape of the inductor pattern shown in FIG. 7 is a cross-sectional side view of a general substrate having a surface coated with a copper plate, and FIG. 7B is a continuation of FIG. FIG. C is a cross-sectional side view of a copper plate etching step following FIG. B, and FIG. D is a cross-sectional side view of a resist film removing step following FIG. C.

【0004】近年、携帯電話等のような無線通信機器の
普及に伴い、それら機器の小型化、軽量化、低価格化の
要求が強まっている。また情報量の増加とともに高周波
数化が望まれている。
[0004] In recent years, with the spread of wireless communication devices such as cellular phones and the like, there is an increasing demand for downsizing, weight reduction, and cost reduction of such devices. Further, as the amount of information increases, higher frequencies are desired.

【0005】GHz以上の周波数で使用されるインダク
タは、高周波領域においてより優れた特性を得るため
に、誘電体基板の材質向上や導体パターンの微細化の技
術が必要となってくる。
In order to obtain more excellent characteristics in a high frequency range, an inductor used at a frequency of GHz or higher requires a technique for improving the material of a dielectric substrate and miniaturizing a conductor pattern.

【0006】導体パターンの微細化技術については、薄
膜技術を使うことにより導体パターンを微細化すること
ができる。導体パターンを微細化することによりインダ
クタの長さを増やすことでき、目的のインダクタンスが
得られ、また、導体パターンの膜厚を厚くすることによ
り高周波抵抗を低減することができる。しかし、前記の
技術はコストアップとなるため、一般的なプリント基板
製造プロセスでは使用し難い。
[0006] With respect to the technique for miniaturizing the conductor pattern, the conductor pattern can be miniaturized by using a thin film technique. By miniaturizing the conductor pattern, the length of the inductor can be increased, a desired inductance can be obtained, and high-frequency resistance can be reduced by increasing the thickness of the conductor pattern. However, the above-described technique increases the cost and is difficult to use in a general printed circuit board manufacturing process.

【0007】即ち、前記の一般的なプリント基板製造プ
ロセスでは銅の箔板(以下、「銅板」と記す)が接着さ
れた基板を用いている。そのような基板上に形成された
インダクタを図5及び図6に示した。
That is, in the above-described general printed circuit board manufacturing process, a substrate to which a copper foil plate (hereinafter, referred to as “copper plate”) is adhered is used. An inductor formed on such a substrate is shown in FIGS.

【0008】図5及び図6中、符号1はポリイミドフィ
ルム、液晶ポリマーなどの樹脂製の基板、符号2はイン
ダクタパターン、符号3は金(Au)ワイヤ、符号4は
銅(Cu)板を指す。
In FIGS. 5 and 6, reference numeral 1 denotes a substrate made of a resin such as a polyimide film or a liquid crystal polymer, reference numeral 2 denotes an inductor pattern, reference numeral 3 denotes a gold (Au) wire, and reference numeral 4 denotes a copper (Cu) plate. .

【0009】このようなインダクタパターン2は、図7
に示したような製造工程を経ることにより得られる。
Such an inductor pattern 2 is shown in FIG.
It is obtained through a manufacturing process as shown in FIG.

【0010】即ち、先ず、図7Aに示したように、銅の
箔板4が接着された基板1を用意する。銅板4の厚みは
15μm〜20μmである。次に、同図Bに示したよう
に、銅板4上にインダクタパターン2をレジスト(感光
性の樹脂)20により形成する。そして次に、同図Cに
示したように、銅板4をエッチングしてインダクタパタ
ーン2と同様のパターンを形成する。その後、同図Dに
示したように、レジスト20を剥離する。
First, as shown in FIG. 7A, a substrate 1 to which a copper foil plate 4 is adhered is prepared. The thickness of the copper plate 4 is 15 μm to 20 μm. Next, as shown in FIG. 2B, the inductor pattern 2 is formed on the copper plate 4 with a resist (photosensitive resin) 20. Then, as shown in FIG. C, the copper plate 4 is etched to form a pattern similar to the inductor pattern 2. Thereafter, the resist 20 is peeled off as shown in FIG.

【0011】一般的にはこのような工程でインダクタパ
ターン2が形成される。
Generally, the inductor pattern 2 is formed by such a process.

【0012】[0012]

【発明が解決しようとする課題】一般に、銅板4からイ
ンダクタパターン2を精度よく作成して所望のインダク
タンスを得ようとすれば、例えば、1μm〜3μm程度
の薄い銅板を使用してインダクタパターンを形成する
が、そうすると導体抵抗が増えることになる。
Generally, in order to accurately form an inductor pattern 2 from a copper plate 4 and obtain a desired inductance, the inductor pattern is formed using a thin copper plate of, for example, about 1 μm to 3 μm. However, doing so will increase the conductor resistance.

【0013】そこで、銅板4を、例えば、20μm程度
に厚くしてインダクタを形成すると、導体抵抗は低減す
ることはできるが、前記のようにインダクタパターン2
をエッチングよって形成したものであるから、図6B或
いは図6Cに示したように、インダクタパターン3の形
状や隣接間隔が崩れたパターンが形成されて、所望のイ
ンダクタンス値を安定した状態で得ることが難しい。こ
のような導線の形状崩れは、線幅が30μmで線間隔が
30μmのような微細化パターンを形成する場合に特に
顕著となり、GHz以上の周波数で満足する特性を持っ
たインダクタを形成することができなかった。
Therefore, if the copper plate 4 is made thicker, for example, to about 20 μm to form an inductor, the conductor resistance can be reduced.
6B or FIG. 6C, a pattern in which the shape of the inductor pattern 3 and the adjacent interval are broken is formed, and a desired inductance value can be obtained in a stable state. difficult. Such collapse of the shape of the conductor is particularly remarkable when a fine pattern having a line width of 30 μm and a line interval of 30 μm is formed, and it is possible to form an inductor having a satisfactory characteristic at a frequency of GHz or more. could not.

【0014】そこで本発明が解決しようとする課題は、
一般的な銅板が接着された回路基板でありながら、GH
z以上の周波数で満足する特性を得ることのできるイン
ダクタ及び又はその近傍の回路配線及びその製造方法を
得ることを目的とするものである。
The problem to be solved by the present invention is as follows.
Although it is a circuit board to which a general copper plate is bonded, GH
It is an object of the present invention to obtain an inductor that can obtain satisfactory characteristics at a frequency of z or more, or a circuit wiring near the inductor, and a method for manufacturing the same.

【0015】[0015]

【課題を解決するための手段】この課題を解決するため
に本発明では、インダクタ及び又はその近傍の回路配線
を、表面に厚さが10μm以下の銅板が被着されている
絶縁基板の銅板部分を加工して同一面上に形成された渦
巻状の銅板インダクタパターン及び又はその近傍の銅板
回路配線パターンの上面に、その厚さ方向に良導電性金
属薄膜層を積層した構造で構成されていることを特徴と
する。
According to the present invention, in order to solve this problem, according to the present invention, an inductor and / or a circuit wiring near the inductor are replaced with a copper plate portion of an insulating substrate having a surface with a copper plate having a thickness of 10 μm or less. It has a structure in which a good conductive metal thin film layer is laminated in the thickness direction on the upper surface of a spiral copper plate inductor pattern formed on the same surface and / or a copper plate circuit wiring pattern in the vicinity thereof. It is characterized by the following.

【0016】そして前記良導電性金属薄膜層が前記銅板
側から銅、ニッケル、金の薄膜層から構成することが好
ましく、また、それらがメッキ層であってもよく、ま
た、前記銅板インダクタ及び又はその近傍の銅板回路配
線及びそれらの上面に形成された前記良導電性金属薄膜
層全体が金の薄膜で被覆されていることが好ましく、更
にまた、その金の薄膜の厚みが0.1μm〜3μmであ
ることが好ましい。
It is preferable that the good conductive metal thin film layer is composed of a thin film layer of copper, nickel or gold from the copper plate side, and these may be plated layers. It is preferable that the copper plate circuit wiring in the vicinity thereof and the whole of the good conductive metal thin film layer formed on the upper surface thereof are covered with a gold thin film, and the gold thin film has a thickness of 0.1 μm to 3 μm. It is preferred that

【0017】また、表面に厚さが10μm以下の銅板が
被着されている絶縁基板の銅板部分を加工して同一面上
に渦巻状の前記インダクタ及び又はその近傍の回路配線
を形成する製造方法として、前記銅板をエッチングして
前記銅板インダクタパターン及び又はその近傍の銅板回
路配線パターンを形成するエッチング工程と、前記銅板
インダクタパターン及び又はその近傍の銅板回路配線パ
ターン部分以外の部分をレジストで被覆するレジスト被
覆工程と、前記レジストが被覆されていない前記銅板イ
ンダクタパターン及び又はその近傍の銅板回路配線パタ
ーン部分の上面に、その厚さ方向に良導電性金属薄膜を
被着する金属薄膜被着工程と、該金属薄膜被着工程の終
了後に前記レジスト被膜を剥離するレジスト被膜剥離工
程とを含む方法を採っている。
Further, a manufacturing method of processing a copper plate portion of an insulating substrate having a surface on which a copper plate having a thickness of 10 μm or less is adhered to form a spiral inductor and / or circuit wiring near the same on the same surface. An etching step of etching the copper plate to form the copper plate inductor pattern and / or a copper plate circuit wiring pattern in the vicinity thereof, and covering a portion other than the copper plate inductor pattern and / or the vicinity of the copper plate circuit wiring pattern portion with a resist. A resist coating step, and a metal thin film deposition step of depositing a good conductive metal thin film in the thickness direction on an upper surface of the copper plate inductor pattern not covered with the resist and / or a copper plate circuit wiring pattern portion in the vicinity thereof. A resist film removing step of removing the resist film after completion of the metal thin film applying step. You have me.

【0018】前記良導電性金属薄膜は前記銅板側から
銅、ニッケル、金の薄膜層の順で形成される。また、前
記レジスト被膜剥離工程の終了後に、前記銅板インダク
タパターン及び又はその近傍の銅板回路配線パターン及
びそれらの上面に形成された前記良導電性金属薄膜の表
面を金薄膜で被覆する金被覆工程が追加することが望ま
しい。その厚みは0.1μm〜3μmであることが望ま
しい。また、これら良導電性金属薄膜、または銅、ニッ
ケル、金の薄膜層がメッキで形成されることが望まし
い。そしてまた、前記の絶縁基板がポリイミドまたは液
晶ポリマーで形成されていることが望ましい。
The good conductive metal thin film is formed in the order of copper, nickel and gold thin film layers from the copper plate side. Further, after the resist film peeling step is completed, a gold coating step of coating the copper plate inductor pattern and / or a copper plate circuit wiring pattern in the vicinity thereof and the surface of the good conductive metal thin film formed on the upper surface thereof with a gold thin film. It is desirable to add. Its thickness is desirably 0.1 μm to 3 μm. Further, it is desirable that these good conductive metal thin films or copper, nickel and gold thin film layers are formed by plating. Preferably, the insulating substrate is formed of polyimide or liquid crystal polymer.

【0019】従って、本発明のインダクタ及び又はその
近傍の回路配線によれば、厚さが10μm以下の極めて
薄い銅板と良導電性金属薄膜層の積層構造でインダクタ
及び又はその近傍の回路配線が形成されており、特に良
導電性金属薄膜層の少なくとも最外層を金の薄膜層で構
成されているので、高周波抵抗を大幅に減少させること
ができ、GHzの高周波信号用として用いることができ
る。
Therefore, according to the inductor of the present invention and the circuit wiring in the vicinity thereof, the inductor and the circuit wiring in the vicinity thereof are formed in a laminated structure of an extremely thin copper plate having a thickness of 10 μm or less and a good conductive metal thin film layer. In particular, since at least the outermost layer of the good conductive metal thin film layer is formed of a gold thin film layer, the high-frequency resistance can be greatly reduced, and it can be used for high-frequency signals of GHz.

【0020】また、厚さが10μm以下の極めて薄い銅
板が被覆されている絶縁性基板を用い、その薄い銅板を
エッチングして高精度の線巾や間隔の銅板インダクタパ
ターン及び又はその近傍の銅板回路配線パターンが作成
することでき、次に、それらの銅板インダクタパターン
及び又はその近傍の銅板回路配線パターンだけが露出す
るように他の回路パターンをレジストで被い、そのレジ
ストパターンに沿って、露出された銅板インダクタパタ
ーン及び又はその近傍の銅板回路配線パターンの上面
に、その厚さ方向に良導電性金属薄膜、特に金の薄膜層
を積層して厚みを増すことにより、ポリイミド基板のよ
うな一般に使用されている回路配線基板でありながら高
周波抵抗の少ない、しかもインダクタンス値のバラツキ
の少ないインダクタを得ることができる。
In addition, an insulating substrate coated with an extremely thin copper plate having a thickness of 10 μm or less is used, and the thin copper plate is etched to form a copper plate inductor pattern having a high-precision line width and interval and a copper plate circuit in the vicinity thereof. A wiring pattern can be created, and then other circuit patterns are covered with a resist so that only the copper plate inductor pattern and / or the copper plate circuit wiring pattern in the vicinity thereof are exposed, and exposed along the resist pattern. Generally, such as a polyimide substrate by increasing the thickness by laminating a good conductive metal thin film, particularly a gold thin film layer in the thickness direction on the upper surface of the copper plate inductor pattern and / or the copper circuit wiring pattern in the vicinity thereof. Inductor with low high-frequency resistance and low variation in inductance value despite being a circuit wiring board It is possible to obtain.

【0021】[0021]

【発明の実施の形態】以下、図を用いて、本発明の一実
施形態のインダクタ及びその近傍の回路配線の製造方法
を説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A method for manufacturing an inductor and a circuit wiring near the inductor according to an embodiment of the present invention will be described below with reference to the drawings.

【0022】図1は発明の一実施形態のインダクタ及び
その近傍の回路配線の平面図、図2は図1に示したイン
ダクタ及びその近傍の回路配線の一部分の拡大断面図、
図3は本発明の一実施形態のインダクタ及びその近傍の
回路配線の製造方法の前半の工程を示す図、そして図4
は図3に示した工程に続く後半の工程を示す図である。
FIG. 1 is a plan view of an inductor according to an embodiment of the present invention and circuit wiring in the vicinity thereof, FIG. 2 is an enlarged sectional view of a part of the inductor and circuit wiring in the vicinity thereof shown in FIG.
FIG. 3 is a diagram showing the first half of a method of manufacturing an inductor and a circuit wiring near the inductor according to an embodiment of the present invention, and FIG.
FIG. 4 is a view showing a latter half of the step following the step shown in FIG. 3.

【0023】先ず、図1及び図2を用いて、本発明の一
実施形態のインダクタ及びその近傍の回路配線の構造を
説明する。なお、以下の説明ではインダクタの構造を中
心に説明する。インダクタの近傍の回路配線は形状が異
なるのみで構造はインダクタそのものと同一であること
から、その説明は省略する。
First, the structure of an inductor according to an embodiment of the present invention and circuit wiring near the inductor will be described with reference to FIGS. In the following description, the structure of the inductor will be mainly described. The circuit wiring in the vicinity of the inductor only has a different shape, and the structure is the same as that of the inductor itself.

【0024】図1において、符号10は本発明の一実施
形態のインダクタを指し、符号9はインダクタ10の近
傍に形成されている本発明の一実施形態の回路配線を指
す。インダクタ10も回路配線9も、例えば、ポリイミ
ドフィルム、液晶ポリマーなどの樹脂製の基板1の同一
面内に形成されている。また、インダクタ10の巻き線
も全て同一面上に渦巻状に形成されている。このインダ
クタ10の渦巻きの中心の一端はその近傍の回路配線9
Aに金ワイヤ3でワイヤボンドされており、他端は回路
配線9Bに直結して、このインダクタ10は、例えば、
外部の高周波回路に接続されるものである。
In FIG. 1, reference numeral 10 indicates an inductor according to one embodiment of the present invention, and reference numeral 9 indicates a circuit wiring formed near the inductor 10 according to one embodiment of the present invention. Both the inductor 10 and the circuit wiring 9 are formed in the same plane of the substrate 1 made of a resin such as a polyimide film or a liquid crystal polymer. Also, the windings of the inductor 10 are all spirally formed on the same plane. One end of the center of the spiral of the inductor 10 is connected to the circuit wiring 9 near the center.
A is wire-bonded to A with the other end, and the other end is directly connected to the circuit wiring 9B.
It is connected to an external high-frequency circuit.

【0025】本発明のインダクタ10は、図2に示した
ように、表面に厚さが10μm以下の銅板4が被着され
ている基板1を基に、その銅板4部分を、後記する製造
方法で形成されているものである。その構造は、その銅
板4を渦巻状に加工した銅板インダクタパターン2の上
面に、その厚さ方向に、良導電性金属薄膜層、例えば、
その銅板インダクタパターン2側から銅薄膜層5、ニッ
ケル薄膜層6、金薄膜層7が積層された構造のものであ
る。
As shown in FIG. 2, the inductor 10 of the present invention is based on a substrate 1 on which a copper plate 4 having a thickness of 10 μm or less is adhered. It is formed by. The structure is such that a good conductive metal thin film layer, for example, on the upper surface of the copper plate inductor pattern 2 obtained by processing the copper plate 4 in a spiral shape in the thickness direction, for example,
It has a structure in which a copper thin film layer 5, a nickel thin film layer 6, and a gold thin film layer 7 are stacked from the copper plate inductor pattern 2 side.

【0026】前記の各薄膜層はメッキ層であることが望
ましい。また、図2Bに示したように、これら薄膜層の
積層全体を厚みが0.1μm〜3μmの金薄膜8で被覆
するとよい。
Each of the above thin film layers is preferably a plating layer. Further, as shown in FIG. 2B, the entire lamination of these thin film layers may be covered with a gold thin film 8 having a thickness of 0.1 μm to 3 μm.

【0027】インダクタ10の大きさは、その渦の線幅
が、例えば、30μm程度、間隔幅も30μm程度で形
成することができ、1mm角の範囲に2個のインダクタ
10を形成することができる大きさのものである。
The size of the inductor 10 is such that the line width of the vortex is, for example, about 30 μm, and the interval width is also about 30 μm, and two inductors 10 can be formed within a 1 mm square range. It is of size.

【0028】以上のよな構造でインダクタ10を構成す
ることにより、一般的な銅板4が被覆された基板を使用
していながら、GHz以上の高周波信号に対する電気抵
抗を低減できる。また、GHz以上の高周波信号が通過
する回路配線9A、9Bも同一の基板上に同一の構造で
形成されているので、ロス無く伝送することができる。
By configuring the inductor 10 with the above structure, it is possible to reduce the electrical resistance to high-frequency signals of GHz or higher while using a general substrate coated with a copper plate 4. Further, since the circuit wirings 9A and 9B through which the high-frequency signal of GHz or more passes are also formed on the same substrate with the same structure, it is possible to transmit without loss.

【0029】次に、前記のインダクタ10の製造方法を
図3及び図4を用いて説明する。
Next, a method of manufacturing the inductor 10 will be described with reference to FIGS.

【0030】先ず、図3Aに示したように、銅の箔板4
が接着された基板1を用意する。基板1は、前記のよう
に、例えば、ポリイミドフィルム、液晶ポリマーなどの
樹脂製の基板であり、銅板4の厚みは10μm以下であ
って、初めにエッチングされる面である。次に、同図B
に示した工程で、銅板4上にレジスト(感光性の樹脂)
20でインダクタパターンを形成する。このインダクタ
パターンの形状は、図1に示したように、同一平面内に
渦巻状に形成される。
First, as shown in FIG. 3A, a copper foil plate 4
A substrate 1 to which is adhered is prepared. As described above, the substrate 1 is, for example, a substrate made of a resin such as a polyimide film or a liquid crystal polymer, and the thickness of the copper plate 4 is 10 μm or less, and is a surface to be etched first. Next, FIG.
In the process shown in (1), a resist (photosensitive resin) is formed on the copper plate 4.
At 20, an inductor pattern is formed. As shown in FIG. 1, the shape of the inductor pattern is spirally formed on the same plane.

【0031】そして次に、同図Cに示した工程で、レジ
スト20で覆われていない部分の銅板4をエッチング
し、その後、レジスト20を除去して渦巻状の銅インダ
クタパターン2を形成する。
Then, in the step shown in FIG. 4C, the copper plate 4 in the portion not covered with the resist 20 is etched, and then the resist 20 is removed to form the spiral copper inductor pattern 2.

【0032】続いて、同図Dに示した工程で、銅のイン
ダクタパターン2以外を、即ち、インダクタパターン2
の間をレジスト21で覆う。
Subsequently, in the step shown in FIG. D, other than the copper inductor pattern 2, that is, the inductor pattern 2
Is covered with a resist 21.

【0033】そして、図4Aに示した工程で、前記の銅
のインダクタパターン2の表面に、例えば、銅のメッキ
を施し、銅メッキ層5を形成する。銅メッキ層5の厚み
は10μm〜50μm程度とする。
Then, in the step shown in FIG. 4A, for example, copper is plated on the surface of the copper inductor pattern 2 to form a copper plating layer 5. The thickness of the copper plating layer 5 is about 10 μm to 50 μm.

【0034】次に、同図Bに示した工程で、前記の銅メ
ッキ層5の表面に、例えば、ニッケル(Ni)をメッキ
し、ニッケルメッキ層6を形成する。ニッケルメッキ層
6の厚みは1μm〜10μm程度とする。
Next, in the step shown in FIG. 6B, for example, nickel (Ni) is plated on the surface of the copper plating layer 5 to form a nickel plating layer 6. The thickness of the nickel plating layer 6 is about 1 μm to 10 μm.

【0035】引き続いて、同図Cに示した工程で、前記
のニッケルメッキ層6の表面に、例えば、金(Au)を
メッキし、第1の金メッキ層7を形成する。金メッキ層
7の厚みは0.1μm〜10μm程度とする。
Subsequently, in the step shown in FIG. 4C, for example, gold (Au) is plated on the surface of the nickel plating layer 6 to form a first gold plating layer 7. The thickness of the gold plating layer 7 is about 0.1 μm to 10 μm.

【0036】その後、同図Dに示した工程で、前記のレ
ジスト21を剥離する。この場合のインダクタパターン
2の断面を図2Aに示す。このインダクタパターン2の
側壁には、銅板4、ニッケルメッキ層6、銅メッキ層5
が直接露出しているので、前記の第1金メッキ層7の表
面をも含めて、それらの側壁を覆うように金メッキし、
第2の金メッキ層8を形成する。図2Bにこの第2金メ
ッキ層8で覆った構造のインダクタパターン2を拡大し
て断面で示した。この第2金メッキ層8の厚みは0.1
μm〜3μm程度とする。
Thereafter, the resist 21 is peeled off in the step shown in FIG. FIG. 2A shows a cross section of the inductor pattern 2 in this case. A copper plate 4, a nickel plating layer 6, a copper plating layer 5
Is directly exposed, so that gold plating is performed so as to cover the side walls thereof, including the surface of the first gold plating layer 7,
A second gold plating layer 8 is formed. FIG. 2B shows an enlarged cross section of the inductor pattern 2 having a structure covered with the second gold plating layer 8. The thickness of the second gold plating layer 8 is 0.1
It is about 3 μm to 3 μm.

【0037】このようにして、図1に示したように、基
板1上に本発明のインダクタ10及びその近傍の回路配
線9A、9Bを形成することができる。このインダクタ
10は、従来技術のインダクタパターン2に見受けられ
たような導線の形状崩れは無く、インダクタンス値が一
定する。
In this way, as shown in FIG. 1, the inductor 10 of the present invention and the circuit wirings 9A and 9B near the inductor 10 can be formed on the substrate 1. This inductor 10 does not have the shape collapse of the conducting wire as seen in the inductor pattern 2 of the prior art, and has a constant inductance value.

【0038】前記のインダクタ10の断面構造は、本質
的には、例えば、金のような良導電性金属薄膜の単層構
造であってもよい。しかし、金は高価であるので、前記
のように安価な銅、ニッケル及び金の薄膜層を積層する
ことが望ましい。この場合のニッケルメッキ(薄膜)層
6は下方の銅メッキ層5から銅が上方の金メッキ層7に
拡散することを防止するためのバリア層である。
The sectional structure of the inductor 10 may be essentially a single-layer structure of a thin film of a good conductive metal such as gold. However, since gold is expensive, it is desirable to stack thin copper, nickel and gold thin film layers as described above. The nickel plating (thin film) layer 6 in this case is a barrier layer for preventing copper from diffusing from the copper plating layer 5 below to the gold plating layer 7 above.

【0039】[0039]

【発明の効果】以上、説明したように、本発明によれ
ば、一般に使われている銅板被覆基板でありながら、高
周波抵抗の少ない、しかもインダクタンス値のバラツキ
の少ないインダクタ及び又はその近傍の回路配線をうる
ことができる。数々の優れた効果が得られる。
As described above, according to the present invention, an inductor having a low high-frequency resistance and a small inductance value variation and a circuit wiring in the vicinity thereof are generally used copper plate-coated substrates, but have a small inductance value. Can be obtained. Numerous excellent effects can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 発明の一実施形態のインダクタ及びその近傍
の回路配線の平面図である。
FIG. 1 is a plan view of an inductor according to an embodiment of the present invention and circuit wiring in the vicinity thereof.

【図2】 図1に示したインダクタ及びその近傍の回路
配線の一部分の拡大断面図である。
FIG. 2 is an enlarged cross-sectional view of a part of the inductor shown in FIG. 1 and a circuit wiring near the inductor.

【図3】 本発明の一実施形態のインダクタ及びその近
傍の回路配線の製造方法の前半の工程を示す断面側面図
である。
FIG. 3 is a cross-sectional side view showing the first half of a method of manufacturing an inductor and a circuit wiring near the inductor according to one embodiment of the present invention.

【図4】 図3に示した工程に続く後半の工程を示す断
面側面図である。
FIG. 4 is a cross-sectional side view showing a latter half of the step following the step shown in FIG. 3;

【図5】 従来技術のインダクタが組み込まれたマイク
ロ波用集積回路が実装されている回路基板の平面図であ
る。
FIG. 5 is a plan view of a circuit board on which a microwave integrated circuit incorporating a conventional inductor is mounted.

【図6】 図5に示した回路基板の矢印Aで示した従来
技術のインダクタパターンを示していて、同図Aはその
平面図、同図Bは同図AのA―A線上におけるインダク
タパターンの断面側面図、同図Cは同図Bに示したイン
ダクタパターンの他の形状の断面側面図である。
6 shows a conventional inductor pattern indicated by an arrow A on the circuit board shown in FIG. 5, wherein FIG. 6A is a plan view thereof, and FIG. 6B is an inductor pattern on line AA of FIG. C is a cross-sectional side view of another shape of the inductor pattern shown in FIG.

【図7】 従来技術のインダクタの製造工程図であっ
て、同図Aは表面に銅板が被覆されている一般的な基板
の断面側面図、同図Bは同図Aに続くレジスト塗布工程
の断面側面図、同図Cは同図Bに続く銅板のエッチング
工程の断面側面図、そして同図Dは同図Cに続くレジス
ト被膜の除去工程の断面側面図である。
7A and 7B are manufacturing process diagrams of a prior art inductor, in which FIG. A is a cross-sectional side view of a general substrate having a surface covered with a copper plate, and FIG. B is a resist coating process subsequent to FIG. FIG. C is a cross-sectional side view of the copper plate etching step following FIG. B, and FIG. D is a cross-sectional side view of the resist film removing step following FIG.

【符号の説明】[Explanation of symbols]

1…基板、2…銅板インダクタパターン、3…金ワイ
ヤ、4…銅板、5…銅メッキ層、6…ニッケルメッキ
層、7…第1金メッキ層、8…第2金メッキ層、9A,
9B…本発明の一実施形態の回路配線、10…本発明の
一実施形態のインダクタ、20…レジスト
DESCRIPTION OF SYMBOLS 1 ... Substrate, 2 ... Copper plate inductor pattern, 3 ... Gold wire, 4 ... Copper plate, 5 ... Copper plating layer, 6 ... Nickel plating layer, 7 ... 1st gold plating layer, 8 ... 2nd gold plating layer, 9A,
9B: circuit wiring of one embodiment of the present invention, 10: inductor of one embodiment of the present invention, 20: resist

Claims (11)

【特許請求の範囲】[Claims] 【請求項1】 表面に厚さが10μm以下の銅板が被着
されている絶縁基板の銅板部分を加工して同一面上に形
成された渦巻状の銅板インダクタパターン及び又はその
近傍の銅板回路配線パターンの上面に、その厚さ方向に
良導電性金属薄膜層が積層されていることを特徴とする
インダクタ及び又はその近傍の回路配線。
1. A spiral copper plate inductor pattern formed on a same surface by processing a copper plate portion of an insulating substrate having a surface on which a copper plate having a thickness of 10 μm or less is adhered and a copper plate circuit wiring in the vicinity thereof. An inductor and / or a circuit wiring near the inductor, wherein a good conductive metal thin film layer is laminated on a top surface of the pattern in a thickness direction thereof.
【請求項2】 前記良導電性金属薄膜層が前記銅板イン
ダクタパターン及び又はその近傍の銅板回路配線パター
ン側から銅、ニッケル、金の薄膜層から構成されている
ことを特徴とする請求項1に記載のインダクタ及び又は
その近傍の回路配線。
2. The method according to claim 1, wherein the good conductive metal thin film layer is formed of a copper, nickel, or gold thin film layer from the copper plate inductor pattern and / or a copper plate circuit wiring pattern in the vicinity thereof. And the circuit wiring in the vicinity thereof.
【請求項3】 前記良導電性金属薄膜層または前記各薄
膜層がメッキ層であることを特徴とする請求項1または
請求項2に記載のインダクタ及び又はその近傍の回路配
線。
3. The inductor according to claim 1, wherein the good conductive metal thin film layer or each of the thin film layers is a plating layer.
【請求項4】 前記銅板インダクタ及び又はその近傍の
銅板回路配線及びそれらの上面に形成された前記良導電
性金属薄膜層全体が金の薄膜で被覆されていることを特
徴とする請求項1乃至請求項3に記載のインダクタ及び
又はその近傍の回路配線。
4. The copper sheet inductor and / or copper sheet circuit wiring in the vicinity thereof and the whole of the good conductive metal thin film layer formed on the upper surface thereof are covered with a gold thin film. 4. An inductor according to claim 3, and / or a circuit wiring in the vicinity thereof.
【請求項5】 前記金薄膜層の厚みが0.1μm〜3μ
mであることを特徴とする請求項4に記載のインダクタ
及び又はその近傍の回路配線。
5. The gold thin film layer has a thickness of 0.1 μm to 3 μm.
The inductor according to claim 4, and / or a circuit wiring near the inductor.
【請求項6】 表面に厚さが10μm以下の銅板が被着
されている絶縁基板の銅板部分を加工して同一面上に渦
巻状のインダクタ及び又はその近傍の回路配線を形成す
るインダクタ及び又はその近傍の回路配線の製造方法に
おいて、 前記銅板をエッチングして前記銅板インダクタパターン
及び又はその近傍の銅板回路配線パターンを形成するエ
ッチング工程と、 前記銅板インダクタパターン及び又はその近傍の銅板回
路配線パターン部分以外の部分をレジストで被覆するレ
ジスト被覆工程と、 前記レジストが被覆されていない前記銅板インダクタパ
ターン及び又はその近傍の銅板回路配線パターン部分の
上面に、その厚さ方向に良導電性金属薄膜を被着する金
属薄膜被着工程と、 該金属薄膜被着工程の終了後に前記レジスト被膜を剥離
するレジスト被膜剥離工程とを備えたインダクタ及び又
はその近傍の回路配線の製造方法。
6. An inductor for forming a spiral inductor and / or a circuit wiring in the vicinity thereof by processing a copper plate portion of an insulating substrate having a copper plate having a thickness of 10 μm or less adhered to a surface thereof, and / or In the method of manufacturing circuit wiring in the vicinity thereof, an etching step of etching the copper plate to form the copper plate inductor pattern and / or a copper plate circuit wiring pattern in the vicinity thereof; and the copper plate inductor pattern and / or a copper plate circuit wiring pattern portion in the vicinity thereof A resist coating step of coating a portion other than the resist with a resist; and covering the upper surface of the copper plate inductor pattern not coated with the resist and / or a copper plate circuit wiring pattern portion in the vicinity thereof with a good conductive metal thin film in the thickness direction. A metal thin film deposition step of depositing the resist film after the metal thin film deposition step is completed. A method for producing an inductor and / or a circuit wiring in the vicinity thereof, the method including a dist coat film removing step.
【請求項7】 前記良導電性金属薄膜は前記銅板側から
銅、ニッケル、金の薄膜層の順で形成されることを特徴
とするインダクタ及び又はその近傍の回路配線製造方
法。
7. A method for manufacturing an inductor and / or a circuit wiring in the vicinity thereof, wherein the good conductive metal thin film is formed in the order of a thin film layer of copper, nickel, and gold from the copper plate side.
【請求項8】 前記レジスト被膜剥離工程の終了後に、
前記銅板インダクタパターン及び又はその近傍の銅板回
路配線パターン及びそれらの上面に形成された前記良導
電性金属薄膜の表面を金薄膜で被覆する金被覆工程を備
えていることを特徴とする請求項6または請求項7に記
載のインダクタ及び又はその近傍の回路配線の製造方
法。
8. After the resist film peeling step is completed,
7. A gold coating step of coating a surface of the copper plate inductor pattern and / or a copper plate circuit wiring pattern in the vicinity thereof and the surface of the good conductive metal thin film formed on the upper surface thereof with a gold thin film. A method of manufacturing the inductor according to claim 7 and / or a circuit wiring in the vicinity thereof.
【請求項9】 前記金薄膜の厚みが0.1μm〜3μm
であることを特徴とする請求項8に記載のインダクタ及
び又はその近傍の回路配線の製造方法。
9. The gold thin film has a thickness of 0.1 μm to 3 μm.
9. The method for manufacturing an inductor and / or a circuit wiring near the inductor according to claim 8, wherein:
【請求項10】 前記良導電性金属薄膜、または銅、ニ
ッケル、金の薄膜層がメッキで形成されていることを特
徴とする請求項6または請求項7に記載のインダクタ及
び又はその近傍の回路配線製造方法。
10. The inductor according to claim 6, wherein the good conductive metal thin film or the thin film layer of copper, nickel or gold is formed by plating. Wiring manufacturing method.
【請求項11】 前記絶縁基板がポリイミドまたは液晶
ポリマーで形成されていることを特徴とするインダクタ
及び又はその近傍の回路配線の製造方法。
11. A method for manufacturing an inductor and / or circuit wiring near the inductor, wherein the insulating substrate is formed of polyimide or liquid crystal polymer.
JP2001077044A 2001-03-16 2001-03-16 Inductor and/or circuit wiring near in vicinity and its manufacturing method Pending JP2002280219A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001077044A JP2002280219A (en) 2001-03-16 2001-03-16 Inductor and/or circuit wiring near in vicinity and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001077044A JP2002280219A (en) 2001-03-16 2001-03-16 Inductor and/or circuit wiring near in vicinity and its manufacturing method

Publications (1)

Publication Number Publication Date
JP2002280219A true JP2002280219A (en) 2002-09-27

Family

ID=18933857

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001077044A Pending JP2002280219A (en) 2001-03-16 2001-03-16 Inductor and/or circuit wiring near in vicinity and its manufacturing method

Country Status (1)

Country Link
JP (1) JP2002280219A (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004253684A (en) * 2003-02-21 2004-09-09 Tdk Corp High density inductor and its manufacturing method
KR100528796B1 (en) * 2003-08-30 2005-11-15 매그나칩 반도체 유한회사 Method of manufacturing inductor in a semiconductor device
US7157352B2 (en) 2002-10-11 2007-01-02 Sony Corporation Method for producing ultra-thin semiconductor device
CN103208344A (en) * 2012-01-13 2013-07-17 王习力 Flexible planar coil and production method thereof
JP2014027251A (en) * 2012-06-20 2014-02-06 Alps Green Devices Co Ltd Magnetic element and method for manufacturing the same
JP2016213443A (en) * 2015-05-11 2016-12-15 サムソン エレクトロ−メカニックス カンパニーリミテッド. Multilayer seed pattern inductor and manufacturing method of the same
JPWO2016147993A1 (en) * 2015-03-13 2017-12-21 住友電工プリントサーキット株式会社 Planar coil element and method of manufacturing planar coil element
JP2018078311A (en) * 2014-09-22 2018-05-17 サムソン エレクトロ−メカニックス カンパニーリミテッド. Multilayer seed pattern inductor, method of manufacturing the same, and mounting board of the same

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02244791A (en) * 1989-03-17 1990-09-28 Hitachi Ltd Formation of printed circuit pattern
JPH0341801A (en) * 1989-07-07 1991-02-22 Dx Antenna Co Ltd High frequency rotary relay circuit
JPH0575237A (en) * 1991-09-11 1993-03-26 Fujitsu Ltd Conductor pattern formation
JPH08124745A (en) * 1994-10-24 1996-05-17 Alps Electric Co Ltd Thin film circuit and its manufacture
JPH09129448A (en) * 1995-10-30 1997-05-16 Toshiba Corp Inductor and manufacturing method therefor
JPH1055916A (en) * 1996-08-08 1998-02-24 Kiyoto Yamazawa Thin magnetic element and transformer
JPH10214722A (en) * 1997-01-31 1998-08-11 Hokuriku Electric Ind Co Ltd Chip component
JPH10241983A (en) * 1997-02-26 1998-09-11 Toshiba Corp Plane inductor element and its manufacturing method
JPH1187139A (en) * 1997-09-03 1999-03-30 Tokin Corp Electronic component and manufacture thereof
JPH11204361A (en) * 1998-01-12 1999-07-30 Tdk Corp Manufacture of high aspect conductor device
JP2000114047A (en) * 1998-10-07 2000-04-21 Alps Electric Co Ltd Thin-film transformer and manufacture thereof
JP2000322708A (en) * 1999-05-13 2000-11-24 Alps Electric Co Ltd Thin film structural body and its production

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02244791A (en) * 1989-03-17 1990-09-28 Hitachi Ltd Formation of printed circuit pattern
JPH0341801A (en) * 1989-07-07 1991-02-22 Dx Antenna Co Ltd High frequency rotary relay circuit
JPH0575237A (en) * 1991-09-11 1993-03-26 Fujitsu Ltd Conductor pattern formation
JPH08124745A (en) * 1994-10-24 1996-05-17 Alps Electric Co Ltd Thin film circuit and its manufacture
JPH09129448A (en) * 1995-10-30 1997-05-16 Toshiba Corp Inductor and manufacturing method therefor
JPH1055916A (en) * 1996-08-08 1998-02-24 Kiyoto Yamazawa Thin magnetic element and transformer
JPH10214722A (en) * 1997-01-31 1998-08-11 Hokuriku Electric Ind Co Ltd Chip component
JPH10241983A (en) * 1997-02-26 1998-09-11 Toshiba Corp Plane inductor element and its manufacturing method
JPH1187139A (en) * 1997-09-03 1999-03-30 Tokin Corp Electronic component and manufacture thereof
JPH11204361A (en) * 1998-01-12 1999-07-30 Tdk Corp Manufacture of high aspect conductor device
JP2000114047A (en) * 1998-10-07 2000-04-21 Alps Electric Co Ltd Thin-film transformer and manufacture thereof
JP2000322708A (en) * 1999-05-13 2000-11-24 Alps Electric Co Ltd Thin film structural body and its production

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7157352B2 (en) 2002-10-11 2007-01-02 Sony Corporation Method for producing ultra-thin semiconductor device
JP2004253684A (en) * 2003-02-21 2004-09-09 Tdk Corp High density inductor and its manufacturing method
KR100528796B1 (en) * 2003-08-30 2005-11-15 매그나칩 반도체 유한회사 Method of manufacturing inductor in a semiconductor device
CN103208344A (en) * 2012-01-13 2013-07-17 王习力 Flexible planar coil and production method thereof
JP2014027251A (en) * 2012-06-20 2014-02-06 Alps Green Devices Co Ltd Magnetic element and method for manufacturing the same
US10388447B2 (en) 2014-09-22 2019-08-20 Samsung Electro-Mechanics Co., Ltd. Multilayer seed pattern inductor, manufacturing method thereof, and board having the same
JP2018078311A (en) * 2014-09-22 2018-05-17 サムソン エレクトロ−メカニックス カンパニーリミテッド. Multilayer seed pattern inductor, method of manufacturing the same, and mounting board of the same
US11276520B2 (en) 2014-09-22 2022-03-15 Samsung Electro-Mechanics Co., Ltd. Multilayer seed pattern inductor, manufacturing method thereof, and board having the same
JPWO2016147993A1 (en) * 2015-03-13 2017-12-21 住友電工プリントサーキット株式会社 Planar coil element and method of manufacturing planar coil element
JP2017216485A (en) * 2015-05-11 2017-12-07 サムソン エレクトロ−メカニックス カンパニーリミテッド. Multilayer conductive pattern inductor and manufacturing method of the same
JP2016213443A (en) * 2015-05-11 2016-12-15 サムソン エレクトロ−メカニックス カンパニーリミテッド. Multilayer seed pattern inductor and manufacturing method of the same
US10614943B2 (en) 2015-05-11 2020-04-07 Samsung Electro-Mechanics Co., Ltd. Multilayer seed pattern inductor and manufacturing method thereof
US11605484B2 (en) 2015-05-11 2023-03-14 Samsung Electro-Mechanics Co., Ltd. Multilayer seed pattern inductor and manufacturing method thereof

Similar Documents

Publication Publication Date Title
US12094649B2 (en) Coil electronic component and method of manufacturing the same
US7453343B2 (en) Thin-film type common-mode choke coil
JP6207107B2 (en) Coil electronic component and manufacturing method thereof
US8058951B2 (en) Sheet-like composite electronic component and method for manufacturing same
US9976224B2 (en) Chip electronic component and manufacturing method thereof
US6940385B2 (en) High-frequency coil device and method of manufacturing the same
US6757178B2 (en) Electronic circuit equipment using multilayer circuit board
JP5195876B2 (en) Coil component and manufacturing method thereof
KR101762039B1 (en) Coil component
US20070215962A1 (en) Microelectromechanical system assembly and method for manufacturing thereof
US9331009B2 (en) Chip electronic component and method of manufacturing the same
KR19990066108A (en) Thin film inductor and its manufacturing method
WO2006008878A1 (en) Coil component
JP2006313946A (en) Thin film type common mode choke coil and common mode choke coil array
JP2982193B2 (en) Manufacturing method of high frequency coil
JP2002280219A (en) Inductor and/or circuit wiring near in vicinity and its manufacturing method
KR102016496B1 (en) Coil component and manufacturing method the same
JP2004260017A (en) Thin film common mode choke coil and common mode choke coil array
JP2002353031A (en) High frequency coil
JP2002203720A (en) Composite electronic part containing inductor and its manufacturing method
JP2001250723A (en) High-q high-frequency coil and its manufacturing method
JP2005026384A (en) Inductor element and electronic component including the same, and manufacturing method thereof
JP2002124415A (en) Printed circuit board for high frequency and its manufacturing method
JP2001250722A (en) High-frequency coil
JP2013095142A (en) Stamp for both conductive line manufacture and via manufacture, and method of manufacturing coil part using the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080116

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100114

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100326

A977 Report on retrieval

Effective date: 20100426

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100511

A521 Written amendment

Effective date: 20100701

Free format text: JAPANESE INTERMEDIATE CODE: A523

A02 Decision of refusal

Effective date: 20100928

Free format text: JAPANESE INTERMEDIATE CODE: A02