KR101576649B1 - 클럭 및 데이터 복원 방법 및 장치 - Google Patents

클럭 및 데이터 복원 방법 및 장치 Download PDF

Info

Publication number
KR101576649B1
KR101576649B1 KR1020140008524A KR20140008524A KR101576649B1 KR 101576649 B1 KR101576649 B1 KR 101576649B1 KR 1020140008524 A KR1020140008524 A KR 1020140008524A KR 20140008524 A KR20140008524 A KR 20140008524A KR 101576649 B1 KR101576649 B1 KR 101576649B1
Authority
KR
South Korea
Prior art keywords
clock
frequency
loop
input signal
digital input
Prior art date
Application number
KR1020140008524A
Other languages
English (en)
Other versions
KR20150088114A (ko
Inventor
변상진
Original Assignee
동국대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동국대학교 산학협력단 filed Critical 동국대학교 산학협력단
Priority to KR1020140008524A priority Critical patent/KR101576649B1/ko
Publication of KR20150088114A publication Critical patent/KR20150088114A/ko
Application granted granted Critical
Publication of KR101576649B1 publication Critical patent/KR101576649B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

본 발명의 실시 예들은, 디지털 입력 신호로부터 클럭 및 데이터를 복원하기 위한 방법 및 장치에 관한 것으로, 본 발명의 일 실시 예에 따른 디지털 입력 신호로부터 클럭 및 데이터를 복원하는 장치는, 디지털 입력 신호의 전송 속도에 따라 가변되는 분주 비율 M을 이용하여, 상기 디지털 입력 신호의 주파수에 비하여 M배의 주파수를 갖는 클럭을 복원하는 클럭 복원부; 및 상기 클럭 복원부로부터 수신된 복원 클럭을 1/M 분주하여 상기 디지털 입력 신호로부터 데이터를 복원하는 데이터 복원부를 포함할 수 있다. 본 발명의 실시 예들에 따르면, 복원 가능한 최대 클럭 주파수보다 작은 어떠한 전송 속도를 갖는 디지털 입력 신호가 수신되더라도, 그로부터 클럭 및 데이터를 복원할 수 있다.

Description

클럭 및 데이터 복원 방법 및 장치{CLOCK AND DATA RECOVERY METHOD AND APPARATUS THEREOF}
본 발명의 실시 예들은, 디지털 입력 신호로부터 클럭 및 데이터를 복원하기 위한 방법 및 장치에 관한 것이다.
클럭 및 데이터 복원 회로는, 수신된 디지털 입력 신호에 동기되는 클럭을 디지털 입력 신호로부터 복원하고, 복원된 클럭을 이용하여 디지털 데이터를 복원하는 장치이다. 클럭 및 데이터 복원 회로는, 고속 데이터 전송을 위한 랜(LAN), 유무선 통신, 광통신, 디스크 드라이브 데이터 전송, 디스플레이 데이터 전송 및 칩 간 데이터 전송 등 넓은 범위에서 사용되고 있다.
종래의 클럭 및 데이터 복원 회로에서, 복원되는 클럭의 주파수는, 수신된 디지털 입력 신호의 전송 속도와 같거나 작다. 예를 들어, full rate 위상 검출기를 사용하는 경우, 복원된 클럭의 주파수는 수신된 디지털 입력 신호의 전송 속도와 같다. 그리고, half rate 위상 검출기를 사용하는 경우, 복원된 클럭의 주파수는 수신된 디지털 입력 신호의 전송 속도의 반과 같다.
예를 들어, 수신된 디지털 입력 신호의 전송 속도가 1Gbps일 때, full rate 위상 검출기를 사용하는 경우 1GHz의 주파수를 갖는 클럭이 복원되고, half rate 위상 검출기를 사용하는 경우 500MHz의 주파수를 갖는 클럭이 복원된다. 따라서, 클럭 및 데이터 복원 회로에서 복원할 수 있는 클럭의 주파수 범위가 1GHz에서 4GHz까지 한정된다고 가정할 때, full rate 위상 검출기를 사용하는 경우 복원이 가능한 디지털 입력 신호의 전송 속도는 1Gbps에서 4Gbps까지로 제한되며, half rate 위상 검출기를 사용하는 경우 복원이 가능한 디지털 입력 신호의 전송 속도는 2Gbps에서 8Gbps까지로 제한된다.
즉, 디지털 입력 신호의 전송 속도는, 복원 가능한 클럭의 주파수 범위에 의하여 결정되고, 복원 가능한 클럭의 주파수 범위는 한정되어 있으므로, 클럭 및 데이터 복원 회로가 광 대역 특성을 갖기 힘들다.
"250Mbps ~ 5Gbps wide-range CDR with digital vernier phase shifting and dual-mode control in 0.13um CMOS", IEEE J. Solid-State Circuits, vol. 46, no. 11, pp. 2560-2570, Nov. 2011
따라서, 본 발명의 실시 예들은, 광 대역 특성을 갖는 클럭 및 데이터 복원 방안을 제공한다.
이를 위하여, 본 발명의 일 실시 예에 따른 디지털 입력 신호로부터 클럭 및 데이터를 복원하는 장치는, 디지털 입력 신호의 전송 속도에 따라 가변되는 분주 비율 M을 이용하여, 상기 디지털 입력 신호의 주파수에 비하여 M배의 주파수를 갖는 클럭을 복원하는 클럭 복원부; 및 상기 클럭 복원부로부터 수신된 복원 클럭을 1/M 분주하여 상기 디지털 입력 신호로부터 데이터를 복원하는 데이터 복원부를 포함할 수 있다.
한편, 본 발명의 일 실시 예에 따른 디지털 입력 신호로부터 클럭 및 데이터를 복원하는 방법은, 디지털 입력 신호의 전송 속도에 따라 가변되는 분주 비율 M을 이용하여, 상기 디지털 입력 신호의 주파수에 비하여 M배의 주파수를 갖는 클럭을 복원하는 단계; 및 상기 복원 클럭을 1/M 분주하여 상기 디지털 입력 신호로부터 데이터를 복원하는 단계를 포함할 수 있다.
본 발명의 실시 예들에 따르면, 광 대역 특성을 갖는 클럭 및 데이터 복원 회로를 구현할 수 있다. 본 발명의 실시 예들에 따르면, 복원 가능한 최대 클럭 주파수보다 작은 어떠한 전송 속도를 갖는 디지털 입력 신호가 수신되더라도, 그로부터 클럭 및 데이터를 복원할 수 있다.
도 1은 본 발명의 일 실시 예에 따른 클럭 및 데이터 복원 장치를 설명하기 위한 블록도,
도 2는 본 발명의 일 실시 예에 따른 위상 검출기를 도시한 블록도,
도 3은 본 발명의 일 실시 예에 따른 위상 검출기에서의 입/출력 신호들과 복원된 디지털 데이터와의 관계를 도시한 다이어그램,
도 4는 본 발명의 일 실시 예에 따라 복원된 클럭 및 디지털 데이터의 측정 파형을 보여주는 예시도,
도 5는 본 발명의 일 실시 예에 따른 클럭 및 데이터 복원 과정을 설명하기 위한 흐름도.
이하에서, 본 발명의 실시 예들을 설명함에 있어, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략한다.
전술한 바와 같이, 클럭 및 데이터 복원 회로에서 복원 가능한 클럭의 주파수 범위에 따라, 데이터 전송 속도가 제한된다. 따라서, 종래의 방법에 따르면, 클럭 및 데이터 복원 회로에서 복원 가능한 클럭의 주파수 범위에 따라 데이터 전송 속도를 조절하거나, 데이터 전송 속도에 따라 그에 맞는 클럭 및 데이터 복원 회로를 적용하여야 하는 문제점이 있다.
본 발명의 다양한 실시 예들은, 광 대역 특성을 갖는 클럭 및 데이터 복원 회로를 제공한다.
이를 위하여, 본 발명의 다양한 실시 예들에서는, 디지털 입력 신호의 전송 속도에 따라 가변되는 분주 비율 M을 이용하여 클럭을 복원하고, 복원된 클럭을 분주(1/M)하여 데이터를 복원한다. 다시 말해, 본 발명의 다양한 실시 예들에서, 디지? 입력 신호의 전송 속도에 비하여 M배의 주파수를 가지도록 클럭이 복원된다.
따라서, 디지털 입력 신호의 전송 속도가 복원 가능한 최대 클럭 주파수보다 작은 어떠한 범위를 갖더라도, 본 발명의 다양한 실시 예들에 따른 클럭 및 데이터 복원 장치는, 해당 디지털 입력 신호로부터 클럭을 복원할 수 있다. 그리고, 디지털 데이터 복원 시에는, M배 복원된 클럭을 분주(1/M)하여 원래의 데이터를 복원할 수 있다.
이하, 첨부되는 도면을 참조하여 본 발명의 실시 예들을 설명한다.
도 1은 본 발명의 일 실시 예에 따른 클럭 및 데이터 복원 장치를 설명하기 위한 블록도이다.
도 1을 참조하면, 본 발명의 일 실시 예에 따른 클럭 및 데이터 복원 장치는, 제 1 루프(100), 제 2 루프(200) 및 루프 선택부(300)를 포함하는 클럭 복원부와, 데이터 복원부(400)를 포함한다.
클럭 복원부는, 기준 클럭과 디지털 입력 신호를 기반으로 클럭을 복원할 수 있다. 본 발명의 일 실시 예에서, 클럭 복원부는, 디지털 입력 신호에 따라 가변되는 분주 비율 M을 이용하여, 디지털 입력 신호의 주파수에 비하여 M배의 주파수를 갖는 클럭을 복원할 수 있다. 클럭 복원부는, 주파수 고정을 위한 제 1 루프(100), 클럭 복원을 위한 제 2 루프(200) 및 주파수 고정 여부에 따라 상기 제 1 루프(100) 또는 제 2 루프(200)를 선택하는 루프 선택부(300)를 포함할 수 있다.
제 1 루프(100)는, 기준 클럭 및 피드백 클럭 중 적어도 하나가 분주 비율 M에 따라 분주된 클럭들의 주파수 차이에 기반하여, 상기 피드백 클럭의 주파수를 고정할 수 있다.
예를 들어, 제 1 루프(100)는, M 분주된 기준 클럭 및 분주되지 않은 피드백 클럭을 입력으로 받고, 이들의 주파수 차이에 기반하여 피드백 클럭의 주파수를 고정할 수 있다. 또는 제 1 루프(100)는, 분주되지 않은 기준 클럭 및 1/M 분주된 피드백 클럭을 입력으로 받고, 이들의 주파수 차이에 기반하여 피드백 클럭의 주파수를 고정할 수 있다.
제 2 루프(200)는, 제 1 루프(100)와 피드백 라인을 공유하며, 디지털 입력 신호와 피드백 클럭을 입력으로 받고, 이들의 위상 차이에 기반하여 디지털 입력 신호의 주파수에 비하여 M배의 주파수를 갖는 클럭을 복원할 수 있다.
루프 선택부(300)는, 주파수 고정 여부에 따라 제 1 루프(100) 또는 제 2 루프(200)를 선택할 수 있다. 예를 들어, 루프 선택부(300)는, 주파수 고정이 이루어지지 않은 경우 제 1 루프(100)를 선택하여 주파수 고정이 이루어지도록 할 수 있다. 그리고, 주파수 고정이 이루어진 경우 제 2 루프(200)를 선택하여 상기 M배의 주파수를 갖는 클럭의 복원이 이루어지도록 할 수 있다.
전술한 바와 같은, 본 발명의 일 실시 예에 따른 클럭 및 데이터 복원 장치는, 어떠한 전송 속도를 갖는 디지털 입력 신호가 수신되더라도, 상기 디지털 입력 신호의 전송 속도에 따라 가변하는 분주 비율 M을 이용하여, 상기 디지털 입력 신호의 주파수에 비하여 M배의 주파수를 갖는 클럭을 복원할 수 있다.
이하에서는, 제 1 루프(100), 제 2 루프(200) 및 루프 선택부(300)의 구성에 대하여 좀 더 상세히 살펴본다.
본 발명의 일 실시 예에서, 제 1 루프(100)는, 제 1 분주기(112), 제 2 분주기(114), 주파수-위상 검출기(120), 제 1 전하 펌프(130), 다중화기(140), 루프 필터(150), 전압 조정 오실레이터(160) 중 적어도 하나를 포함할 수 있다.
제 1 분주기(112) 및 제 2 분주기(114)는, 가변되는 분주 비율 M에 따라 입력되는 클럭을 분주하는 데 이용된다. 제 1 분주기(112)는, 기준 클럭을 M 분주하는 데 이용될 수 있으며, 제 2 분주기(114)는, 피드백 클럭을 1/M 분주하는 데 이용될 수 있다. 제 1 분주기(112) 및 제 2 분주기(114) 중 적어도 하나는 생략될 수 있다.
주파수-위상 검출기(120)는, 입력되는 클럭들의 주파수 차이를 검출하여 제 1 제어 신호를 생성하고, 생성된 제 1 제어 신호를 제 1 전하 펌프(130)로 출력할 수 있다. 주파수-위상 검출기(120)로 입력되는 클럭들은, 분주되지 않은 기준 클럭 및 제 2 분주기(114)에서 1/M 분주된 클럭일 수 있다. 또는, 주파수-위상 검출기(120)로 입력되는 클럭들은, 제 1 분주기(112)에서 M 분주된 기준 클럭 및 제 2 루프(200)에서 복원된 클럭(제 2 분주기(114)에서 분주되지 않은 복원 클럭)일 수 있다.
제 1 전하 펌프(130)는, 주파수-위상 검출기(120)로부터 수신되는 제 1 제어 신호에 응답하여 제 1 충/방전 전류 신호를 생성할 수 있다.
다중화기(140)는, 루프 선택 신호에 기반하여 제 1 충/방전 전류 신호를 루프 필터(150)에 전달하거나, 전달하지 않을 수 있다. 다중화기(140)는, 주파수 락 검출기(340)로부터 수신되는 루프 선택 신호에 기반하여 제 1 루프(100) 또는 제 2 루프(200)를 선택하는데, 상기 수신되는 루프 선택 신호가 제 1 루프(100)를 선택할 것을 지시하는 경우, 다중화기(140)는, 제 1 충/방전 전류 신호를 루프 필터(150)에 전달할 수 있다.
루프 필터(150)는, 제 1 충/방전 전류 신호에 따라 충/방전되며, 제 1 충/방전 전류 신호에 대응하는 제 1 제어 전압을 생성하여, 전압 조정 오실레이터(160)로 전달한다.
전압 조정 오실레이터(160)는, 루프 필터(150)로부터 수신된 제 1 제어 전압에 응답하여 주파수 고정된 피드백 클럭을 생성한다.
전술한 제 1 루프(100)는, 복원된 클럭의 주파수를 제 2 분주기(114)의 분주 비율로 나눈 주파수와, 기준 클럭의 주파수를 제 1 분주기(112)의 분주 비율로 나눈 주파수가 같아지도록 한다. 다시 말해, 제 1 루프(100)는, 복원된 클럭의 주파수를 기준 클럭의 주파수, 제 1 분주기(112)의 분주 비율 및 제 2 분주기(114)의 분주 비율에 따라 원하는 주파수로 초기화하는 역할을 한다.
본 발명의 일 실시 예에서, 제 2 루프(200)는, 위상 검출기(220), 제 2 전하 펌프(230), 다중화기(140), 루프 필터(150) 및 전압 조정 오실레이터(160) 중 적어도 하나를 포함할 수 있다. 일 실시 예에서, 제 2 루프(200)는, 제 1 루프(100)와 피드백 라인을 공유하며, 상기 공유되는 피드백 라인에 다중화기(140), 루프 필터(150) 및 전압 조정 오실레이터(160)가 위치할 수 있다.
위상 검출기(220)는, 디지털 입력 신호 및 제 1 루프(100)에서 M배 복원된 클럭을 입력으로 받고, 이들의 위상 차이를 검출한다. 그리고, 검출된 위상 차이에 기반하여 제 2 제어 신호를 생성하고, 생성된 제 2 제어 신호를 제 2 전하 펌프(230)로 출력할 수 있다.
제 2 전하 펌프(230)는, 위상 검출기(220)로부터 수신되는 제 2 제어 신호에 응답하여 제 2 충/방전 전류 신호를 생성할 수 있다.
다중화기(140)는, 루프 선택 신호에 기반하여 제 2 충/방전 전류 신호를 루프 필터(150)에 전달하거나, 전달하지 않을 수 있다. 전술한 바와 같이, 다중화기(140)는, 주파수 락 검출기(340)로부터 수신되는 루프 선택 신호에 기반하여 제 1 루프(100) 또는 제 2 루프(200)를 선택하는데, 상기 수신되는 루프 선택 신호가 제 2 루프(200)를 선택할 것을 지시하는 경우, 다중화기(140)는, 제 2 충/방전 전류 신호를 루프 필터(150)에 전달할 수 있다.
루프 필터(150)는, 제 2 충/방전 전류 신호에 따라 충/방전되며, 제 2 충/방전 전류 신호에 대응하는 제 2 제어 전압을 생성하여, 전압 조정 오실레이터(160)로 전달한다.
전압 조정 오실레이터(160)는, 루프 필터(150)로부터 수신된 제 2 제어 전압에 응답하여 상기 M 배의 주파수를 갖는 클럭을 복원한다.
제 2 루프(200)에서 복원된 클럭의 주파수는, 위상 검출기(220)의 종류에 따라 달라질 수 있다. 예를 들어, 위상 검출기(220)가 full rate 위상 검출기인 경우 복원된 클럭의 주파수는 디지털 입력 신호의 전송 속도와 같고, 위상 검출기(220)가 half rate 위상 검출기인 경우 복원된 클럭의 주파수는 디지털 입력 신호의 전송 속도의 반과 같다.
본 발명의 실시 예들에서, 복원된 클럭의 주파수가, 디지털 입력 신호의 전송 속도의 배수일 경우, 제 2 루프(200)에 포함된 위상 검출기(220)는 디지털 입력 신호의 전송 속도와 복원된 클럭의 주파수 차이는 검출하지 못하고, 디지털 입력 신호와 복원된 클럭의 위상 차이만을 검출한다.
따라서, 제 2 루프(200)에서 복원된 클럭의 주파수는, 디지털 입력 신호의 전송 속도와 사용된 위상 검출기(220)에 의하여 하나의 값으로만 결정되지 않고, 그 배수가 될 수도 있다.
다시 말해, 본 발명의 실시 예들에서는, 제 1 분주기(112)의 분주 비율을 M배 키우거나, 제 2 분주기(114)의 분주 비율을 1/M배로 낮춤으로써, 복원된 클럭의 주파수가, 디지털 입력 신호의 주파수에 비하여 M배가 되도록 하는, 일종의 하모닉 락 현상을 이용한다.
본 발명의 일 실시 예에서, 루프 선택부(300)는, 주파수 고정 여부를 검출하고 주파수 고정 여부를 기반으로 제 1 루프(100) 또는 제 2 루프(200)를 선택하기 위한 루프 선택 신호를 생성하는 주파수 락 검출기(340) 및 상기 주파수 락 검출기(340)로부터 수신되는 루프 선택 신호에 기반하여 제 1 루프(100) 또는 제 2 루프(200)를 선택하는 다중화기(140)를 포함할 수 있다.
주파수 락 검출기(340)는, 복원된 클럭과 기준 클럭의 주파수를 비교하고, 그 비교 결과를 기반으로 제 1 루프(100) 또는 제 2 루프(200)를 선택할 수 있다. 이 때, 주파수 락 검출기(340)로 입력되는 클럭들 중 적어도 하나는 가변되는 분주 비율에 따라 분주된 것일 수 있다. 예를 들어, 주파수 락 검출기(340)는, 제 1 분주기(112)에 의하여 M 분주된 기준 클럭 및 전압 조정 오실레이터(160)로부터 수신되는 복원 클럭을 입력으로 하여 주파수 락 여부를 검출할 수 있다. 또는, 주파수 락 검출기(340)는, 기준 클럭(제 1 분주기(112)에 의하여 분주되지 않은 신호) 및 제 2 분주기(114)에 의하여 1/M 분주된 복원 클럭을 입력으로 하여 주파수 락 여부를 검출할 수 있다.
이상에서 살펴본 바와 같이, 본 발명의 일 실시 예에 따른 클럭 복원부는, 디지털 입력 신호의 주파수에 비하여 M배의 주파수를 갖는 클럭을 복원한다. 따라서, 디지털 데이터 복원 시에, 상기 M배 복원된 클럭을 1/M 분주할 필요가 있다.
이를 위하여, 본 발명의 일 실시 예에 따른 데이터 복원부(400)는, 클럭 복원부로부터 수신된 복원 클럭을 1/M 분주하고, 1/M 분주된 클럭을 이용하여 디지털 데이터를 복원한다. 이를 위하여, 데이터 복원부(400)는, 클럭 복원부로부터 수신된 복원 클럭을 1/M 분주하는 제 3 분주기(410) 및 상기 1/M 분주된 클럭을 이용하여 데이터를 복원하는 데이터 복원 회로(420)를 포함할 수 있다. 상기 데이터 복원 회로(420)는 종래의 다양한 방법으로 구현될 수 있다. 예를 들어, 상기 데이터 복원 회로(420)는, 디플립플롭(D flip-flop)으로 구현될 수 있다.
한편, 도면에 도시하지는 않았으나, 디지털 입력 신호의 전송 속도를 기반으로 상기 분주 비율 M을 결정하는 제어부를 더 포함할 수 있다. 즉, 제어부는, 디지털 입력 신호가 수신되는 경우, 해당 디지털 입력 신호의 전송 속도를 측정하고, 측정된 전송 속도를 기반으로 분주 비율 M을 결정할 수 있다. 그리고, 결정된 분주 비율 M에 따라, 제 1 내지 제 3 분주기(112, 114, 410)를 제어하여 디지털 입력 신호에 비하여 M배의 주파수를 갖는 클럭이 복원될 수 있도록 한다. 이 때, 제어부는, 디지털 입력 신호의 전송 속도가 감소할수록 분주 비율 M을 증가시키고, 디지털 입력 신호의 전송 속도가 증가할수록 분주 비율 M을 감소시킬 수 있다.
전술한 본 발명의 실시 예들에 따르면, 광 대역 특성을 갖는 클럭 및 데이터 복원 장치를 구현할 수 있다.
예를 들어, 전압 조정 오실레이터(160)의 특성상, 복원할 수 있는 클럭의 주파수 범위가 1GHz~4GHz라 가정하자. 그리고, 위상 검출기(220)가 full rat 위상 검출기라 가정하면, 분주 비율 M=1 일 때, 클럭 및 데이터 복원 회로에서 복원할 수 있는 디지털 입력 신호의 전송 속도 범위는 1Gbps~4Gbps이다.
만약, 제 1 분주기(112)의 분주 비율을 4로하고(또는 제 2 분주기(114)의 분주 비율을 1/4로 하고), 제 3 분주기(410)의 분주 비율을 1/4로 설정하였다고 가정하자. 이러한 경우, 본 발명의 실시 예들에 따른 클럭 및 데이터 복원 회로에서 복원 가능한 디지털 입력 신호의 전송 속도 범위는 250Mbps~1Gbps가 된다.
만약, 제 1 분주기(112)의 분주 비율을 16으로하고(또는 제 2 분주기(114)의 분주 비율을 1/16으로 하고), 제 3 분주기(410)의 분주 비율을 1/16으로 설정하였다고 가정하자. 이러한 경우, 본 발명의 실시 예들에 따른 클럭 및 데이터 복원 회로에서 복원 가능한 디지털 입력 신호의 전송 속도 범위는 62.5Mbps~250Mbps가 된다.
즉, 본 발명의 실시 예들에 따른 클럭 및 데이터 복원 회로는, 분주 비율 M을 조절함으로써, 디지털 입력 신호의 전송 속도를 광범위하게 커버할 수 있다.
이하에서는, 도 2 및 도 3을 참조하여, 본 발명의 일 실시 예에 따른 위상 검출기(220)에서의 입/출력 신호들을 기준으로 데이터 복원 결과를 설명한다.
도 2는 본 발명의 일 실시 예에 따른 위상 검출기(220)를 도시한 블록도이고, 도 3은 위상 검출기(220)에서의 입/출력 신호들과 복원된 디지털 데이터와의 관계를 도시한 다이어그램이다.
도 2에는, 일 실시 예로서, full rate 위상 검출기를 도시하였다. 위상 검출기(220)는, 인버터(222), 제 1 디플립플롭(224a), 제 2 디플립플롭(224b), 제 1 XOR 회로(226a) 및 제 2 XOR 회로(226b)를 포함할 수 있다.
이러한 구성에서, 분주 비율 M이 1로 설정된 경우의 다이어그램을 도 3의 (a)에 도시하였다. 도 3의 (a)를 참조하면, 수신된 디지털 입력 신호의 전송 속도와, 복원된 클럭의 주파수가 같고, 디지털 입력 신호로부터 디지털 데이터가 제대로 복원되었음을 알 수 있다.
한편, 분주 비율 M이 2로 설정된 경우, 즉 제 3 분주기의 분주 비율이 1/2인 경우의 다이어그램을 도 3의 (b)에 도시하였다. 도 3의 (b)를 참조하면, 수신된 디지털 입력 신호의 전송 속도에 비하여 2배의 주파수를 갖는 클럭이 복원되지만, 디지털 데이터가 제대로 복원된 것을 알 수 있다.
다만, 제 2 업 신호 및 제 2 다운 신호로부터 알 수 있듯이, 위상 검출기(220)의 이득이 1/2로 줄어들기 때문에, 이득을 보상해줄 필요가 있다. 이를 위하여, 이득 보상을 위한 종래의 다양한 방법이 적용될 수 있다. 일 예로서, 제 2 전하 펌프(230)의 이득을 2배 증가시키는 방법이 적용될 수 있다. 이를 위하여, 전술한 제어부는 분주 비율 결정 시에 그에 비례하도록 제 2 전하 펌프(230)의 이득을 조절할 수 있다.
한편, 분주 비율 M이 4로 설정된 경우, 즉 제 3 분주기의 분주 비율이 1/4인 경우의 다이어그램을 도 3의 (c)에 도시하였다. 도 3의 (c)를 참조하면, 수신된 디지털 입력 신호의 전송 속도에 비하여 4배의 주파수를 갖는 클럭이 복원되지만, 디지털 데이터가 제대로 복원된 것을 알 수 있다.
다만, 위의 경우와 마찬가지로, 제 2 업 신호 및 제 2 다운 신호로부터 알 수 있듯이, 위상 검출기(220)의 이득이 1/4로 줄어들기 때문에, 이득을 보상해줄 필요가 있다.
도 4는 본 발명의 일 실시 예에 따라 복원된 클럭 및 디지털 데이터의 측정 파형을 보여주는 예시도이다.
도 4의 (a)는, 분주 비율 M이 1로 설정된 경우, 즉 제 3 분주기의 분주 비율이 1인 경우에 측정된 파형을 도시하였다. 사용된 위상 검출기는 full rate 위상 검출기라 가정한다. 도 4의 (a)를 참조하면, 복원된 클럭의 주파수는 1GHz이고, 복원된 디지털 데이터의 전송 속도는 1Gbps로서, 복원이 제대로 되었음을 알 수 있다.
도 4의 (b)는, 분주 비율 M이 2로 설정된 경우, 즉 제 3 분주기(410)의 분주 비율이 1/2인 경우에 측정된 파형을 도시하였다. 사용된 위상 검출기는 full rate 위상 검출기라 가정한다. 도 4의 (b)를 참조하면, 복원된 클럭의 주파수는 1GHz이고, 복원된 디지털 데이터의 전송 속도는 500Mbps로서, 복원이 제대로 되었음을 알 수 있다.
도 5는 본 발명의 일 실시 예에 따른 클럭 및 데이터 복원 과정을 설명하기 위한 흐름도이다.
단계(501)에서, 클럭 및 데이터 복원 장치는, 디지털 입력 신호가 수신되면 단계(503)로 진행한다.
단계(503)에서, 클럭 및 데이터 복원 장치는, 디지털 입력 신호의 전송 속도를 기반으로 분주 비율 M을 결정한 후, 단계(505)로 진행한다. 전술한 바와 같이, 분주 비율 M은, 디지털 입력 신호의 주파수에 비하여 M배의 주파수를 갖는 클럭이 복원되도록 결정될 수 있다. 일 실시 예에서, 분주 비율 M은, 자연수일 수 있다.
단계(505)에서, 클럭 및 데이터 복원 장치는, 기준 클럭 및 피드백 클럭 중 적어도 하나를 상기 결정된 분주 비율 M에 따라 분주한다.
단계(507)에서, 클럭 및 데이터 복원 장치는, 기준 클럭 및 피드백 클럭 중 적어도 하나가 분주된 클럭들의 주파수 차이에 기반하여 피드백 클럭의 주파수를 고정한다. 예를 들어, 클럭 및 데이터 복원 장치는, 기준 클럭을 M 분주하거나, 피드백 클럭을 1/M 분주하고, 이들의 주파수 차이에 기반하여 피드백 클럭의 주파수를 고정할 수 있다.
단계(509)에서, 클럭 및 데이터 복원 장치는, 디지털 입력 신호와 피드백 클럭의 위상 차이에 기반하여, 디지털 입력 신호의 주파수에 비하여 M배의 주파수를 갖는 클럭을 복원한다. 전술한 바와 같이, 클럭 및 데이터 복원 장치의 제 2 루프(200)는, 주파수 차이는 검출하지 않고, 위상 차이만을 검출하다. 즉, 클럭 및 데이터 복원 장치는, 일종의 하모닉 락 현상을 이용하여 상기 M배의 주파수를 갖는 클럭을 복원할 수 있다.
단계(511)에서, 클럭 및 데이터 복원 장치는, 복원 클럭을 1/M 분주하여 디지털 입력 신호로부터 데이터를 복원한다.
상기 단계(501) 내지 단계(511) 중 적어도 하나는 생략될 수 있으며, 둘 이상의 단계가 동시에 수행되거나 서로 다른 시간에 수행될 수 있다.
이상에서 설명된 본 발명의 실시 예들은 임의의 다양한 방법으로 구현될 수 있다. 예를 들어, 본 발명의 실시 예들은 하드웨어, 소프트웨어 또는 그 조합을 이용하여 구현될 수 있다. 소프트웨어로 구현되는 경우에, 다양한 운영 체제 또는 플랫폼을 이용하는 하나 이상의 프로세서 상에서 실행되는 소프트웨어로서 구현될 수 있다. 추가적으로, 그러한 소프트웨어는 다수의 적합한 프로그래밍 언어들 중에서 임의의 것을 사용하여 작성될 수 있고, 또한 프레임워크 또는 가상 머신에서 실행 가능한 기계어 코드 또는 중간 코드로 컴파일 될 수 있다.
또한, 본 발명의 실시 예들이 하나 이상의 프로세서 상에서 실행되는 경우 이상에서 논의된 본 발명의 다양한 실시 예들을 구현하는 방법을 수행하기 위한 하나 이상의 프로그램이 기록된 프로세서 판독 가능 매체(예를 들어, 메모리, 플로피 디스크, 하드 디스크, 콤팩트 디스크, 광학 디스크 또는 자기 테이프 등)로 구현될 수 있다.

Claims (18)

  1. 디지털 입력 신호로부터 클럭 및 데이터를 복원하는 장치에 있어서,
    디지털 입력 신호의 전송 속도에 따라 가변되는 분주 비율 M을 이용하여, 상기 디지털 입력 신호의 주파수에 비하여 M배의 주파수를 갖는 클럭을 복원하는 클럭 복원부; 및
    상기 클럭 복원부로부터 수신된 복원 클럭을 1/M 분주하여 상기 디지털 입력 신호로부터 데이터를 복원하는 데이터 복원부를 포함하되,
    상기 분주 비율 M은 상기 디지털 입력 신호의 전송 속도가 감소할수록 증가하는
    클럭 및 데이터 복원 장치.
  2. 제 1 항에 있어서, 상기 클럭 복원부는,
    기준 클럭 및 피드백 클럭 중 적어도 하나가 상기 분주 비율에 따라 분주된 클럭들의 주파수 차이에 기반하여, 상기 피드백 클럭의 주파수를 고정하는 제 1 루프; 및
    상기 제 1 루프와 피드백 라인을 공유하며, 상기 디지털 입력 신호와 상기 피드백 클럭의 위상 차이에 기반하여 상기 M배의 주파수를 갖는 클럭을 복원하는 제 2 루프
    를 포함하는 클럭 및 데이터 복원 장치.
  3. 제 2 항에 있어서,
    상기 주파수 고정 여부를 기반으로 상기 제 1 또는 제 2 루프를 선택하는 루프 선택부
    를 더 포함하는 클럭 및 데이터 복원 장치.
  4. 제 3 항에 있어서, 상기 루프 선택부는,
    상기 주파수 고정 여부를 검출하고 주파수 고정 여부를 기반으로 상기 제 1 또는 제 2 루프를 선택하기 위한 루프 선택 신호를 생성하는 주파수 락 검출기; 및
    상기 루프 선택 신호에 따라 상기 제 1 또는 제 2 루프를 선택하는 다중화기
    를 포함하는 클럭 및 데이터 복원 장치.
  5. 제 3 항에 있어서, 상기 루프 선택부는,
    상기 주파수 고정이 이루어지지 않은 경우 상기 제 1 루프를 선택하고, 상기 주파수 고정이 이루어진 경우 상기 제 2 루프를 선택하는
    클럭 및 데이터 복원 장치.
  6. 제 2 항에 있어서, 상기 제 1 루프는,
    상기 기준 클럭을 M 분주하는 제 1 분주기 및 상기 피드백 클럭을 1/M 분주하는 제 2 분주기 중 적어도 하나를 포함하는
    클럭 및 데이터 복원 장치.
  7. 제 6 항에 있어서, 상기 데이터 복원부는,
    상기 복원된 클럭을 1/M 분주하는 제 3 분주기; 및
    상기 1/M 분주된 클럭을 이용하여 데이터를 복원하는 데이터 복원 회로
    를 포함하는 클럭 및 데이터 복원 장치.
  8. 제 7 항에 있어서, 상기 데이터 복원 회로는,
    디플립플롭(D flip-flop)으로 구현되는
    클럭 및 데이터 복원 장치.
  9. 제 2 항에 있어서, 상기 제 1 루프는,
    입력되는 클럭들의 주파수 차이를 검출하여 제 1 제어 신호를 출력하는 주파수-위상 검출기;
    상기 제 1 제어 신호에 응답하여 제 1 충/방전 전류 신호를 생성하는 제 1 전하 펌프;
    루프 선택 신호에 기반하여 상기 제 1 충/방전 전류 신호를 전달하는 다중화기;
    상기 제 1 충/방전 전류 신호에 따라 충/방전되며 제 1 제어 전압을 생성하는 루프 필터; 및
    상기 제 1 제어 전압에 응답하여 상기 주파수 고정된 피드백 클럭을 생성하는 전압 조정 오실레이터
    를 포함하는 클럭 및 데이터 복원 장치.
  10. 제 2 항에 있어서, 상기 제 2 루프는,
    상기 디지털 입력 신호 및 상기 M배 복원된 클럭의 위상 차이를 검출하여 제 2 제어 신호를 출력하는 위상 검출기;
    상기 제 2제어 신호에 응답하여 제 2 충/방전 전류 신호를 생성하는 제 2 전하 펌프;
    상기 루프 선택 신호에 기반하여 상기 제 2 충/방전 전류 신호를 전달하는 다중화기;
    상기 제 2 충/방전 전류 신호에 따라 충/방전되며 제 2 제어 전압을 생성하는 루프 필터; 및
    상기 제 2 제어 전압에 응답하여 상기 M 배의 주파수를 갖는 클럭을 복원하는 전압 조정 오실레이터
    를 포함하는 클럭 및 데이터 복원 장치.
  11. 제 10 항에 있어서, 상기 제 2 전하 펌프의 이득은,
    상기 M에 비례하는
    클럭 및 데이터 복원 장치.
  12. 제 1 항에 있어서,
    상기 디지털 입력 신호의 전송 속도를 기반으로 상기 분주 비율을 결정하는 제어부
    를 더 포함하는 클럭 및 데이터 복원 장치.
  13. 삭제
  14. 디지털 입력 신호로부터 클럭 및 데이터를 복원하는 방법에 있어서,
    디지털 입력 신호의 전송 속도에 따라 가변되는 분주 비율 M을 이용하여, 상기 디지털 입력 신호의 주파수에 비하여 M배의 주파수를 갖는 클럭을 복원하는 단계; 및
    상기 복원 클럭을 1/M 분주하여 상기 디지털 입력 신호로부터 데이터를 복원하는 단계를 포함하되,
    상기 분주 비율 M은 상기 디지털 입력 신호의 전송 속도가 감소할수록 증가하는
    클럭 및 데이터 복원 방법.
  15. 제 14 항에 있어서, 상기 클럭을 복원하는 단계는,
    기준 클럭 및 피드백 클럭 중 적어도 하나가 상기 분주 비율에 따라 분주된 클럭들의 주파수 차이에 기반하여, 상기 피드백 클럭의 주파수를 고정하는 단계; 및
    상기 디지털 입력 신호와 상기 피드백 클럭의 위상 차이에 기반하여 상기 M배의 주파수를 갖는 클럭을 복원하는 단계
    를 포함하는 클럭 및 데이터 복원 방법.
  16. 제 15 항에 있어서, 상기 피드백 클럭의 주파수를 고정하는 단계는,
    상기 기준 클럭을 M 분주하거나 상기 피드백 클럭을 1/M 분주하는 단계를 포함하는
    클럭 및 데이터 복원 방법.
  17. 제 14 항에 있어서,
    상기 디지털 입력 신호의 전송 속도를 기반으로 상기 분주 비율을 결정하는 단계
    를 더 포함하는 클럭 및 데이터 복원 방법.
  18. 삭제
KR1020140008524A 2014-01-23 2014-01-23 클럭 및 데이터 복원 방법 및 장치 KR101576649B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140008524A KR101576649B1 (ko) 2014-01-23 2014-01-23 클럭 및 데이터 복원 방법 및 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140008524A KR101576649B1 (ko) 2014-01-23 2014-01-23 클럭 및 데이터 복원 방법 및 장치

Publications (2)

Publication Number Publication Date
KR20150088114A KR20150088114A (ko) 2015-07-31
KR101576649B1 true KR101576649B1 (ko) 2015-12-10

Family

ID=53877241

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140008524A KR101576649B1 (ko) 2014-01-23 2014-01-23 클럭 및 데이터 복원 방법 및 장치

Country Status (1)

Country Link
KR (1) KR101576649B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100547831B1 (ko) 2003-06-18 2006-01-31 삼성전자주식회사 가변 데이터 전송률에 대응이 가능한 클럭 및 데이터 복원장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100547831B1 (ko) 2003-06-18 2006-01-31 삼성전자주식회사 가변 데이터 전송률에 대응이 가능한 클럭 및 데이터 복원장치

Also Published As

Publication number Publication date
KR20150088114A (ko) 2015-07-31

Similar Documents

Publication Publication Date Title
US6310498B1 (en) Digital phase selection circuitry and method for reducing jitter
TWI320265B (en) Delay-locked loop system and related method
US7679454B2 (en) Hybrid phase-locked loop
US11012081B2 (en) Apparatus and methods for digital phase locked loop with analog proportional control function
US20080246521A1 (en) Multiple reference frequency fractional-n pll (phase locked loop)
US7417477B2 (en) PLL circuit
EP1246368A2 (en) Semiconductor device
JP5732163B2 (ja) ランダムノイズ動作モードへの管理された遷移を伴う位相ロックループ装置
JP2014183531A (ja) 位相同期回路及びクロック・データ・リカバリ回路
JP5815999B2 (ja) 位相固定ループ
JP2010171944A (ja) 発振回路
US8035451B2 (en) On-the-fly frequency switching while maintaining phase and frequency lock
JP2008263508A (ja) クロックアンドデータリカバリ回路
US6526374B1 (en) Fractional PLL employing a phase-selection feedback counter
EP2659589A1 (en) Phase-frequency detection method
EP2988450A1 (en) Circuit arrangement and method for clock and data recovery
US10218367B2 (en) Frequency synthesizing device and automatic calibration method thereof
JP4971861B2 (ja) クロックアンドデータリカバリ回路
KR101576649B1 (ko) 클럭 및 데이터 복원 방법 및 장치
JP5433432B2 (ja) 位相周波数比較器およびシリアル伝送装置
JP2005086789A (ja) クロックデータリカバリ回路
US7795933B2 (en) PLL-based timing-signal generator and method of generating timing signal by same
JP2003032107A (ja) 位相同期回路
KR100756136B1 (ko) 광대역 주파수 동작범위를 갖는 지연고정루프 회로 및 그위상고정방법
US9337848B2 (en) Clock and data recovery device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20191128

Year of fee payment: 5