KR101571823B1 - 비휘발성 메모리 장치의 파워 로스 테스트 방법 - Google Patents

비휘발성 메모리 장치의 파워 로스 테스트 방법 Download PDF

Info

Publication number
KR101571823B1
KR101571823B1 KR1020140081501A KR20140081501A KR101571823B1 KR 101571823 B1 KR101571823 B1 KR 101571823B1 KR 1020140081501 A KR1020140081501 A KR 1020140081501A KR 20140081501 A KR20140081501 A KR 20140081501A KR 101571823 B1 KR101571823 B1 KR 101571823B1
Authority
KR
South Korea
Prior art keywords
write command
time
memory device
power
command execution
Prior art date
Application number
KR1020140081501A
Other languages
English (en)
Inventor
이성우
Original Assignee
주식회사 이에프텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 이에프텍 filed Critical 주식회사 이에프텍
Priority to KR1020140081501A priority Critical patent/KR101571823B1/ko
Application granted granted Critical
Publication of KR101571823B1 publication Critical patent/KR101571823B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5002—Characteristic

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

비휘발성 메모리 장치의 파워 로스 테스트 방법은 쓰기 명령에 응답하여 비휘발성 메모리 장치가 쓰기 동작을 완료하는데 소요되는 쓰기 명령 수행 시간을 반복적으로 측정함으로써 평균 쓰기 명령 수행 시간 및 최대 쓰기 명령 수행 시간을 계산하고, 테스트 쓰기 명령에 응답하여 비휘발성 메모리 장치에 대한 파워 모니터링을 수행함으로써 비휘발성 메모리 장치의 낸드 플래시 메모리에 데이터가 쓰여지기 시작하는 메모리 접근 시점을 확인하며, 비휘발성 메모리 장치의 파워 로스 테스트를 수행하기 위한 파워 오프 시점을 최대 쓰기 명령 수행 시간 내에서 메모리 접근 시점 이후로 설정한다.

Description

비휘발성 메모리 장치의 파워 로스 테스트 방법 {METHOD OF PERFORMING A POWER LOSS TEST FOR A NON-VOLATILE MEMORY DEVICE}
본 발명은 비휘발성 메모리 장치에 관한 것으로, 보다 상세하게는 비휘발성 메모리 장치(예를 들어, 플래시 메모리 장치 등)의 파워 로스 테스트 방법에 관한 것이다.
반도체 메모리 장치는 전원이 공급되지 않는 상태에서 데이터를 보존할 수 있는지에 따라 휘발성 메모리 장치와 비휘발성 메모리 장치로 구분될 수 있다. 최근에는, 반도체 메모리 장치의 소형화 및 대용량 추세에 따라, 비휘발성 메모리 장치 중에서 낸드 플래시 메모리 장치(NAND flash memory device)가 소형화 및 대용량에 적합하여 널리 사용되고 있고, 낸드 플래시 메모리 장치 형태의 스토리지 장치(예를 들어, 임베디드 멀티미디어 카드(embedded Multi Media Card; eMMC), 솔리드 스테이트 드라이브(solid state drive; SSD) 등)가 하드 디스크 드라이브(hard disk drive; HDD)를 대체하고 있는 추세이다. 일반적으로, 비휘발성 메모리 장치는 내부에 적어도 하나 이상의 낸드 플래시 메모리 및 이를 제어하기 위한 메모리 컨트롤러를 포함한다. 구체적으로, 메모리 컨트롤러는 파일 시스템(file system)을 지원하기 위한 플래시 변환 레이어(flash translation layer)를 이용하여 어드레스 맵핑(address mapping) 동작을 수행하고, 낸드 플래시 메모리에 대한 읽기(read) 동작, 쓰기(write) 동작, 소거(erase) 동작, 병합(merge) 동작, 카피백(copyback) 동작, 컴팩션(compaction) 동작, 가비지 콜렉션(garbage collection) 동작, 웨어 레벨링(wear leveling) 동작 등을 제어한다.
이와 같이, 비휘발성 메모리 장치에서는 호스트 장치 측에서 보는 것과는 달리 내부적으로 많은 동작이 이루어지고 있는데, 비휘발성 메모리 장치가 쓰기 동작을 수행하던 중에 갑작스럽게 전원이 끊기는 서든 파워 오프(sudden power off)가 발생하면, 데이터(data) 및/또는 그와 관련된 메타 데이터(meta data)가 유실되어 그에 따른 에러가 발생할 수 있다. 따라서, 비휘발성 메모리 장치는 사용자에게 사용상 안정성(즉, 사용상 신뢰성)을 제공하기 위하여, 이러한 서든 파워 오프가 발생하더라도 데이터 복구 등을 통해 에러가 발생하는 것을 방지해야 한다. 이에, 비휘발성 메모리 장치는 제품 출하 이전에 서든 파워 오프에 따른 사용상 안정성 테스트(이하, 파워 로스 테스트로 명명됨)를 거친다. 이를 위하여, 종래에는 비휘발성 메모리 장치의 테스트 쓰기 동작 중에 무작위로 전원을 차단시킨 후, 데이터 및/또는 메타 데이터 유실에 따른 에러가 발생하는지 여부를 확인하였다. 일반적으로, 비휘발성 메모리 장치의 테스트 쓰기 동작은 크게 데이터 전송 구간과 메모리 접근 구간으로 구분되는데, 종래 방식은 메모리 접근 구간이 아닌 데이터 전송 구간에서도 전원을 차단하는 경우가 많기 때문에, 파워 로스 테스트를 효율적으로 수행하지 못한다는 문제점이 있었다.
본 발명의 일 목적은 비휘발성 메모리 장치의 테스트 쓰기 동작 시 낸드 플래시 메모리에 데이터가 써지는 메모리 접근 구간에서만 전원을 차단함으로써 비휘발성 메모리 장치에 대한 파워 로스 테스트를 효율적으로 수행할 수 있는 비휘발성 메모리 장치의 파워 로스 테스트 방법을 제공하는 것이다. 다만, 본 발명의 목적은 상기 목적으로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 비휘발성 메모리 장치의 파워 로스 테스트 방법은 쓰기 명령(write command)에 응답하여 비휘발성 메모리 장치가 쓰기 동작을 완료하는데 소요되는 쓰기 명령 수행 시간을 반복적으로 측정함으로써 평균 쓰기 명령 수행 시간 및 최대 쓰기 명령 수행 시간을 계산하는 단계, 테스트 쓰기 명령에 응답하여 상기 비휘발성 메모리 장치에 대한 파워 모니터링을 수행함으로써 상기 비휘발성 메모리 장치의 낸드 플래시 메모리에 데이터가 써지기 시작하는 메모리 접근 시점을 확인하는 단계, 및 상기 비휘발성 메모리 장치의 파워 로스 테스트(power loss test)를 수행하기 위한 파워 오프 시점(power off timing)을 상기 최대 쓰기 명령 수행 시간 내에서 상기 메모리 접근 시점 이후로 설정하는 단계를 포함할 수 있다.
일 실시예에 의하면, 상기 파워 오프 시점 이전에 상기 비휘발성 메모리 장치의 테스트 쓰기 동작이 완료되면, 상기 파워 로스 테스트는 수행되지 않을 수 있다.
일 실시예에 의하면, 상기 파워 로스 테스트 방법은 상기 파워 로스 테스트가 기 설정된 횟수만큼 수행되면 상기 평균 쓰기 명령 수행 시간 및 상기 최대 쓰기 명령 수행 시간을 갱신하는 단계를 더 포함할 수 있다.
일 실시예에 의하면, 상기 파워 로스 테스트 방법은 기 설정된 주기마다 상기 평균 쓰기 명령 수행 시간 및 상기 최대 쓰기 명령 수행 시간을 갱신하는 단계를 더 포함할 수 있다.
일 실시예에 의하면, 상기 파워 오프 시점을 설정하는 단계는 상기 테스트 쓰기 명령에 응답하여 상기 최대 쓰기 명령 수행 시간 내에서 랜덤 파워 오프 시점을 임시로 결정하는 단계, 상기 랜덤 파워 오프 시점이 상기 메모리 접근 시점 이후이면 상기 랜덤 파워 오프 시점을 상기 파워 오프 시점으로 결정하는 단계, 및 상기 랜덤 파워 오프 시점이 상기 메모리 접근 시점 이전이면 상기 메모리 접근 시점을 상기 파워 오프 시점으로 결정하는 단계를 포함할 수 있다.
일 실시예에 의하면, 상기 랜덤 파워 오프 시점이 상기 평균 쓰기 명령 수행 시간 내에서 결정되는 제 1 빈도(frequency)와 상기 평균 쓰기 명령 수행 시간과 상기 최대 쓰기 명령 수행 시간 사이에서 결정되는 제 2 빈도의 비(ratio)는 조절 가능할 수 있다.
일 실시예에 의하면, 상기 제 1 빈도는 상기 제 2 빈도보다 크게 결정될 수 있다.
일 실시예에 의하면, 상기 파워 모니터링은 상기 테스트 쓰기 명령에 응답하여 상기 비휘발성 메모리 장치에서 소모되는 소모 전류량을 실시간으로 측정함으로써 수행될 수 있다.
일 실시예에 의하면, 상기 소모 전류량이 기 설정된 값보다 커지는 시점이 상기 메모리 접근 시점으로 결정될 수 있다.
일 실시예에 의하면, 상기 평균 쓰기 명령 수행 시간 및 상기 최대 쓰기 명령 수행 시간은 쓰기 단위 별로 각각 계산될 수 있다.
본 발명의 실시예들에 따른 비휘발성 메모리 장치의 파워 로스 테스트 방법은 비휘발성 메모리 장치의 테스트 쓰기 동작 시 낸드 플래시 메모리에 데이터가 써지는 메모리 접근 구간에서만 전원을 차단함으로써 비휘발성 메모리 장치에 대한파워 로스 테스트를 효율적으로 수행할 수 있고, 비휘발성 메모리 장치에 대한 파워 로스 테스트를 수행함에 있어서 평균 쓰기 명령 수행 시간 및 최대 쓰기 명령 수행 시간을 갱신하여 비휘발성 메모리 장치의 에이징(aging) 상태까지 반영할 수 있다. 그 결과, 비휘발성 메모리 장치에 대한 파워 로스 테스트를 수행하는데 소요되는 테스트 시간이 단축되어 제조사의 생산성이 개선될 수 있고, 서든 파워 오프에 의해 데이터 및/또는 그와 관련된 메타 데이터(meta data)가 유실될 수 있는 시점에서만 파워 로스 테스트가 수행되어 최종 생산품의 사용상 안정성(즉, 사용상 신뢰성)이 크게 향상될 수 있다. 다만, 본 발명의 효과는 상기 효과로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 실시예들에 따른 비휘발성 메모리 장치의 파워 로스 테스트 방법을 나타내는 순서도이다.
도 2는 도 1의 파워 로스 테스트 방법을 채용한 파워 로스 테스트 장치가 비휘발성 메모리 장치에 대한 파워 로스 테스트를 수행하는 일 예를 나타내는 블록도이다.
도 3은 도 1의 파워 로스 테스트 방법을 설명하기 위한 도면이다.
도 4는 도 1의 파워 로스 테스트 방법에 의해 파워 로스 테스트가 수행되는 일 예를 나타내는 순서도이다.
도 5는 도 1의 파워 로스 테스트 방법에 의해 파워 로스 테스트가 수행되는 일 예를 나타내는 도면이다.
도 6은 도 1의 파워 로스 테스트 방법에 의해 평균 쓰기 명령 수행 시간과 최대 쓰기 명령 수행 시간이 갱신되는 일 예를 나타내는 순서도이다.
도 7은 도 1의 파워 로스 테스트 방법에 의해 평균 쓰기 명령 수행 시간과 최대 쓰기 명령 수행 시간이 갱신되는 일 예를 나타내는 도면이다.
도 8은 도 1의 파워 로스 테스트 방법에 의해 평균 쓰기 명령 수행 시간과 최대 쓰기 명령 수행 시간이 갱신되는 다른 예를 나타내는 순서도이다.
도 9는 도 1의 파워 로스 테스트 방법에 의해 평균 쓰기 명령 수행 시간과 최대 쓰기 명령 수행 시간이 갱신되는 다른 예를 나타내는 도면이다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제 1, 제 2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로 사용될 수 있다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제 1 구성요소는 제 2 구성요소로 명명될 수 있고, 유사하게 제 2 구성요소도 제 1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미이다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미인 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 실시예들에 따른 비휘발성 메모리 장치의 파워 로스 테스트 방법을 나타내는 순서도이고, 도 2는 도 1의 파워 로스 테스트 방법을 채용한 파워 로스 테스트 장치가 비휘발성 메모리 장치에 대한 파워 로스 테스트를 수행하는 일 예를 나타내는 블록도이며, 도 3은 도 1의 파워 로스 테스트 방법을 설명하기 위한 도면이다.
도 1 내지 도 3을 참조하면, 도 1의 파워 로스 테스트 방법은 쓰기 명령에 응답하여 비휘발성 메모리 장치(140)가 쓰기 동작을 완료하는데 소요되는 쓰기 명령 수행 시간을 반복적으로 측정함으로써 평균 쓰기 명령 수행 시간(T-AVG) 및 최대 쓰기 명령 수행 시간(T-MAX)을 계산(S120)하고, 테스트 쓰기 명령(T-COM)에 응답하여 비휘발성 메모리 장치(140)에 대한 파워 모니터링을 수행함으로써 비휘발성 메모리 장치(140)의 낸드 플래시 메모리에 데이터가 써지기 시작하는 메모리 접근 시점(T-NAND)을 확인(S140)하며, 비휘발성 메모리 장치(140)의 파워 로스 테스트를 수행하기 위한 파워 오프 시점(T-OFF)을 최대 쓰기 명령 수행 시간(T-MAX) 내에서 메모리 접근 시점(T-NAND) 이후로 설정(S160)할 수 있다. 한편, 파워 로스 테스트가 수행되는 비휘발성 메모리 장치(140)는 임베디드 멀티미디어 카드(embedded Multi Media Card; eMMC)일 수 있으나, 상기 비휘발성 메모리 장치(140)가 그에 한정되는 것은 아니다. 예를 들어, 비휘발성 메모리 장치(140)는 SD 카드(secure digital card), CF 카드(compact flash card), 메모리 스틱(memory stick), XD 픽쳐 카드(XD picture card) 등일 수도 있다.
일반적으로, 비휘발성 메모리 장치(140)가 쓰기 동작을 수행하던 중에 갑작스럽게 전원이 끊기는 서든 파워 오프가 발생하면, 데이터 및/또는 그와 관련된 메타 데이터가 유실되어 그에 따른 에러가 발생할 수 있다. 따라서, 도 1의 파워 로스 테스트 방법은 비휘발성 메모리 장치(140)에 서든 파워 오프가 발생하더라도 데이터 복구 등을 통해 에러가 발생하는 것을 방지할 수 있는지 여부를 확인하기 위한 파워 로스 테스트를 수행할 수 있다. 예를 들어, 도 2에 도시된 바와 같이, 도 1의 파워 로스 테스트 방법을 채용한 파워 로스 테스트 장치(120)가 비휘발성 메모리 장치(140)에 테스트 명령 신호(TEST)를 인가하면, 비휘발성 메모리 장치(140)가 파워 로스 테스트 장치(120)에 테스트 결과 신호(RES)를 출력하는 방식으로 비휘발성 메모리 장치(140)에 대한 파워 로스 테스트가 수행될 수 있다. 한편, 비휘발성 메모리 장치(140)의 테스트 쓰기 동작은 크게 데이터가 전송되는 구간인 데이터 전송 구간과 낸드 플래시 메모리에 데이터가 써지는 구간인 메모리 접근 구간으로 구분되는데, 비휘발성 메모리 장치(140)에 대한 파워 로스 테스트를 효율적으로 수행(예를 들어, 테스트 시간 단축 등)하기 위해서는, 비휘발성 메모리 장치(140)의 테스트 쓰기 동작 시 메모리 접근 구간 내의 다양한 시점들에서만 전원을 차단하여 파워 로스 테스트를 수행하는 것이 중요하다. 하지만, 비휘발성 메모리 장치(140)의 테스트 쓰기 동작 시 데이터 전송 구간과 메모리 접근 구간은 비휘발성 메모리 장치(140)의 내부 버퍼의 사이즈나 상태 또는 비휘발성 메모리 장치(140)의 펌웨어 알고리즘(firmware algorithm)에 따라 겹치기도 한다. 예를 들면, 호스트(host) 장치에서 16KB 데이터에 대한 쓰기 명령이 발생한 경우, 16KB 데이터의 앞부분인 8KB 데이터가 전송(예를 들어, 데이터 전송 단위가 8KB라고 가정)된 후, 16KB 데이터의 뒷부분인 8KB 데이터가 전송됨과 동시에 먼저 전송된 8KB 데이터가 낸드 플래시 메모리에 써질 수 있다. 따라서, 도 1의 파워 로스 테스트 방법은 다양한 종류의 비휘발성 메모리 장치(140)에 대해 파워 로스 테스트를 수행하더라도, 비휘발성 메모리 장치(140)의 테스트 쓰기 동작 시 메모리 접근 구간에서만 전원이 차단되도록 제어함으로써 비휘발성 메모리 장치(140)에 대한 파워 로스 테스트를 효율적으로 수행할 수 있다.
구체적으로, 도 1의 파워 로스 테스트 방법은 쓰기 명령에 응답하여 비휘발성 메모리 장치(140)가 쓰기 동작을 완료하는데 소요되는 쓰기 명령 수행 시간을 반복적으로 측정함으로써 평균 쓰기 명령 수행 시간(T-AVG) 및 최대 쓰기 명령 수행 시간(T-MAX)을 계산(S120)하고, 테스트 쓰기 명령(T-COM)에 응답하여 비휘발성 메모리 장치(140)에 대한 파워 모니터링을 수행함으로써 비휘발성 메모리 장치(140)의 낸드 플래시 메모리에 데이터가 써지기 시작하는 메모리 접근 시점(T-NAND)을 확인(S140)할 수 있다. 이 때, 비휘발성 메모리 장치(140)에 대한 파워 모니터링은 테스트 쓰기 명령(T-COM)에 응답하여 비휘발성 메모리 장치(140)에서 소모되는 소모 전류량을 실시간으로 측정함으로써 수행될 수 있고, 비휘발성 메모리 장치(140)에서 소모되는 소모 전류량이 기 설정된 값보다 커지는 시점이 메모리 접근 시점(T-NAND)으로 결정될 수 있다. 따라서, 메모리 접근 시점(T-NAND)은 파워 로스 테스트마다 매번 변할 수 있다. 한편, 도 3에 도시된 바와 같이, 제 1 구간(FP)은 비휘발성 메모리 장치(140)의 낸드 플래시 메모리에 데이터가 써지기 시작하는 메모리 접근 시점(T-NAND) 이전의 구간으로서 비휘발성 메모리 장치(140)의 테스트 쓰기 동작 시 데이터가 전송되는 데이터 전송 구간에 해당하고, 제 2 구간(SP)과 제 3 구간(TP)은 낸드 플래시 메모리에 데이터가 써지기 시작하는 메모리 접근 시점(T-NAND) 이후의 구간으로서 비휘발성 메모리 장치(140)의 테스트 쓰기 동작 시 낸드 플래시 메모리에 데이터가 써지는 메모리 접근 구간에 해당한다. 상술한 바와 같이, 비휘발성 메모리 장치(140)에 테스트 쓰기 명령(T-COM)이 인가된 시점으로부터 파워 오프 시점(T-OFF)이 얼마나 떨어져 있느냐에 따라 파워 로스 테스트의 효율성은 결정될 수 있다. 예를 들어, 파워 오프 시점(T-OFF)이 제 1 구간(FP)에 위치하는 경우 메모리 접근 시점(T-NAND) 이전이기 때문에 파워 로스 테스트가 효율적으로 수행될 수 없다. 반면에, 파워 오프 시점(T-OFF)이 제 2 구간(SP) 또는 제 3 구간(TP)에 위치하는 경우 메모리 접근 시점(T-NAND) 이후이기 때문에 파워 로스 테스트가 효율적으로 수행될 수 있다.
그러므로, 도 1의 파워 로스 테스트 방법은 비휘발성 메모리 장치(140)의 파워 로스 테스트를 수행하기 위한 파워 오프 시점(T-OFF)을 최대 쓰기 명령 수행 시간(T-MAX) 내에서 메모리 접근 시점(T-NAND) 이후로 설정(S160)할 수 있다. 다시 말하면, 도 1의 파워 로스 테스트 방법은 비휘발성 메모리 장치(140)의 파워 로스 테스트를 수행하기 위한 파워 오프 시점(T-OFF)을 제 2 구간(SP) 또는 제 3 구간(TP)에 위치하게 하는 것이다. 일 실시예에서, 도 1의 파워 로스 테스트 방법은 테스트 쓰기 명령(T-COM)에 응답하여 최대 쓰기 명령 수행 시간(T-MAX) 내에서 랜덤 파워 오프 시점을 임시로 결정하고, 랜덤 파워 오프 시점이 메모리 접근 시점(T-NAND) 이후이면 랜덤 파워 오프 시점을 파워 오프 시점(T-OFF)으로 결정하고, 랜덤 파워 오프 시점이 메모리 접근 시점(T-NAND) 이전이면 메모리 접근 시점(T-NAND)을 파워 오프 시점(T-OFF)으로 결정할 수 있다. 그 결과, 비휘발성 메모리 장치(140)의 파워 로스 테스트를 수행하기 위한 파워 오프 시점(T-OFF)은 제 2 구간(SP) 또는 제 3 구간(TP)에만 위치하게 된다. 한편, 도 1의 파워 로스 테스트 방법은 랜덤 파워 오프 시점이 평균 쓰기 명령 수행 시간(T-AVG) 내에서 결정되는 제 1 빈도와 평균 쓰기 명령 수행 시간(T-AVG)과 최대 쓰기 명령 수행 시간(T-MAX) 사이에서 결정되는 제 2 빈도의 비를 조절할 수 있다. 이 때, 랜덤 파워 오프 시점이 평균 쓰기 명령 수행 시간(T-AVG) 내에서 결정되는 제 1 빈도는 평균 쓰기 명령 수행 시간(T-AVG)과 최대 쓰기 명령 수행 시간(T-MAX) 사이에서 결정되는 제 2 빈도보다 클 수 있다. 예를 들어, 제 1 빈도와 제 2 빈도의 비가 80%:20%로 결정되는 경우, 랜덤 파워 오프 시점이 제 1 구간(FP) 또는 제 2 구간(SP)에 위치하는 제 1 빈도(즉, 80%)가 랜덤 파워 오프 시점이 제 3 구간(TP)에 위치하는 제 2 빈도(즉, 20%)의 4배에 해당할 수 있다. 따라서, 비휘발성 메모리 장치(140)의 파워 로스 테스트를 수행하기 위한 파워 오프 시점(T-OFF)은 제 3 구간(TP)보다 제 2 구간(SP)에 더 많이 위치할 수 있다.
종래에는 테스트 쓰기 명령(T-COM)에 응답하여 실험적 상수에 해당하는 최소값(예를 들어, 4KB 데이터에 대한 쓰기 명령 시 0ms로 설정)과 최대값(예를 들어, 4KB 데이터에 대한 쓰기 명령 시 1ms로 설정) 사이에서 랜덤 파워 오프 시점을 결정하고, 상기 랜덤 파워 오프 시점에서 전원을 차단하는 방식으로 비휘발성 메모리 장치(140)에 대한 파워 로스 테스트를 수행하였다. 그러므로, 파워 로스 테스트의 효율성은 상기 랜덤 파워 오프 시점의 범위 즉, 상기 최소값과 상기 최대값을 얼마나 효과적으로 설정하느냐에 따라 결정되었다. 그러나, 낸드 접근 시점(T-NAND)이 비휘발성 메모리 장치(140)의 내부 버퍼의 사이즈나 상태, 비휘발성 메모리 장치(140)의 펌웨어 알고리즘, 데이터 전송 속도(예를 들어, eMMC 4.5는 200MB/sec, eMMC 5.0은 400MB/sec) 등에 따라 달라지기 때문에, 상기 최소값을 효과적으로 설정하는 것은 쉽지 않다. 또한, 비휘발성 메모리 장치(140)의 테스트 쓰기 동작에 소요되는 시간이 일정하지 않기 때문에(예를 들어, 4KB 데이터에 대한 테스트 쓰기 동작에는 보통 수백 마이크로초(microsec)가 걸리지만, 가비지 콜렉션 동작 등이 수행되는 경우 수만 마이크로초까지 걸릴 수도 있음), 상기 최대값을 효과적으로 설정하는 것도 쉽지 않다. 나아가, 비휘발성 메모리 장치(140)의 에이징이 진행됨에 따라 비휘발성 메모리 장치(140)의 테스트 쓰기 동작에 소요되는 시간까지도 변할 수 있다. 그러므로, 도 1의 파워 로스 테스트 방법은 테스트 쓰기 명령(T-COM)에 응답하여 실험적 상수에 해당하는 최소값과 최대값 사이에서 랜덤 파워 오프 시점을 결정하고, 상기 랜덤 파워 오프 시점에서 전원을 차단함으로써 파워 로스 테스트를 수행하던 종래 방식에서 벗어나, 비휘발성 메모리 장치(140)의 테스트 쓰기 동작 시 메모리 접근 구간에 해당하는 제 2 구간(SP)과 제 3 구간(TP)에서만 전원이 차단되도록 제어함으로써, 비휘발성 메모리 장치(140)에 대한 파워 로스 테스트를 효율적으로 수행할 수 있다. 한편, 상기에서는 평균 쓰기 명령 수행 시간(T-AVG) 및 최대 쓰기 명령 수행 시간(T-MAX)이 쓰기 단위(즉, 쓰기 청크(write chunk)에 관계없이 계산된 것으로 설명되고 있으나, 실시예에 따라, 평균 쓰기 명령 수행 시간(T-AVG) 및 최대 쓰기 명령 수행 시간(T-MAX)은 쓰기 단위(예를 들어, 4KB, 8KB, 16KB, 32KB, 64KB, 128KB, 256KB, 512KB, 1024KB) 별로 각각 계산될 수도 있다.
도 4는 도 1의 파워 로스 테스트 방법에 의해 파워 로스 테스트가 수행되는 일 예를 나타내는 순서도이고, 도 5는 도 1의 파워 로스 테스트 방법에 의해 파워 로스 테스트가 수행되는 일 예를 나타내는 도면이다.
도 4 및 도 5를 참조하면, 도 1의 파워 로스 테스트 방법은 비휘발성 메모리 장치(140)에 대한 전원의 공급과 차단에 기초하여 비휘발성 메모리 장치(140)에 대한 파워 로스 테스트를 반복적으로 수행함에 있어서, 파워 오프 시점(T-OFF) 이전에 비휘발성 메모리 장치(140)의 테스트 쓰기 동작이 완료되는 경우, 비휘발성 메모리 장치(140)에 대한 파워 로스 테스트를 수행하지 않을 수 있다. 구체적으로, 도 1의 파워 로스 테스트 방법은 비휘발성 메모리 장치(140)의 제 k(단, k은 1이상의 정수) 파워 로스 테스트를 수행하기 위하여 파워 오프 시점(T-OFF)을 최대 쓰기 명령 수행 시간(T-MAX) 내에서 메모리 접근 시점(T-NAND) 이후로 설정(S220)할 수 있다. 이후, 도 1의 파워 로스 테스트 방법은 파워 오프 시점(T-OFF) 이전에 비휘발성 메모리 장치(140)의 테스트 쓰기 동작이 완료되는지 여부를 확인(S240)할 수 있다. 이 때, 파워 오프 시점(T-OFF) 이전에 비휘발성 메모리 장치(140)의 테스트 쓰기 동작이 완료되면(즉, T-FIN1으로 표시), 도 1의 파워 로스 테스트 방법은 휘발성 메모리 장치(140)에 대한 제 k 파워 로스 테스트를 비수행(S260)할 수 있다. 즉, 도 1의 파워 로스 테스트 방법은 휘발성 메모리 장치(140)에 대한 제 k 파워 로스 테스트를 건너뛰고, 비휘발성 메모리 장치(140)에 대한 제 k+1 파워 로스 테스트를 준비할 수 있다. 반면에, 파워 오프 시점(T-OFF) 이전에 비휘발성 메모리 장치(140)의 테스트 쓰기 동작이 완료되지 않으면, 도 1의 파워 로스 테스트 방법은 휘발성 메모리 장치(140)에 대한 제 k 파워 로스 테스트를 수행(S280)할 수 있다. 즉, 도 1의 파워 로스 테스트 방법은 파워 오프 시점(T-OFF) 이후에 비휘발성 메모리 장치(140)의 테스트 쓰기 동작이 완료되는 경우에만(즉, T-FIN2로 표시) 휘발성 메모리 장치(140)에 대한 제 k 파워 로스 테스트를 수행하는 것이다. 이와 같이, 도 1의 파워 로스 테스트 방법은 비휘발성 메모리 장치(140)의 테스트 쓰기 동작이 수행되는 중에만(특히, 메모리 접근 구간 내의 다양한 시점들에서만) 전원이 차단되도록 제어함으로써 비휘발성 메모리 장치(140)에 대한 파워 로스 테스트를 효율적으로 수행할 수 있다.
도 6은 도 1의 파워 로스 테스트 방법에 의해 평균 쓰기 명령 수행 시간과 최대 쓰기 명령 수행 시간이 갱신되는 일 예를 나타내는 순서도이고, 도 7은 도 1의 파워 로스 테스트 방법에 의해 평균 쓰기 명령 수행 시간과 최대 쓰기 명령 수행 시간이 갱신되는 일 예를 나타내는 도면이다.
도 6 및 도 7을 참조하면, 도 1의 파워 로스 테스트 방법은 비휘발성 메모리 장치(140)에 대한 파워 로스 테스트가 기 설정된 횟수만큼 수행되면 평균 쓰기 명령 수행 시간(T-AVG) 및 최대 쓰기 명령 수행 시간(T-MAX)을 갱신(update)할 수 있다. 구체적으로, 도 1의 파워 로스 테스트 방법은 비휘발성 메모리 장치(140)에 대한 파워 로스 테스트를 반복적으로 수행(S320)할 수 있다. 이후, 도 1의 파워 로스 테스트 방법은 비휘발성 메모리 장치(140)에 대한 파워 로스 테스트가 기 설정된 횟수만큼 수행되었는지 여부를 확인(S340)할 수 있다. 이 때, 비휘발성 메모리 장치(140)에 대한 파워 로스 테스트가 기 설정된 횟수만큼 수행되지 않은 경우, 도 1의 파워 로스 테스트 방법은 상기 단계들(S320, S340)을 반복할 수 있다. 반면에, 비휘발성 메모리 장치(140)에 대한 파워 로스 테스트가 기 설정된 횟수만큼 수행된 경우, 도 1의 파워 로스 테스트 방법은 쓰기 명령에 응답하여 비휘발성 메모리 장치(140)가 쓰기 동작을 완료하는데 소요되는 쓰기 명령 수행 시간을 적어도 1회 이상 측정함으로써 평균 쓰기 명령 수행 시간(T-AVG) 및 최대 쓰기 명령 수행 시간(T-MAX)을 갱신(S360)할 수 있다. 도 7에 도시된 바와 같이, 도 1의 파워 로스 테스트 방법을 채용한 파워 로스 테스트 장치(120)가 비휘발성 메모리 장치(140)에 테스트 명령 신호(TEST)를 인가하면, 비휘발성 메모리 장치(140)가 파워 로스 테스트 장치(120)에 테스트 결과 신호(RES)를 출력하는 방식으로 비휘발성 메모리 장치(140)에 대한 파워 로스 테스트가 수행될 수 있다. 이 때, 비휘발성 메모리 장치(140)에 대한 파워 로스 테스트가 기 설정된 횟수만큼 수행되면, 파워 로스 테스트 장치(120)는 쓰기 명령에 응답하여 비휘발성 메모리 장치(140)가 쓰기 동작을 완료하는데 소요되는 쓰기 명령 수행 시간을 적어도 1회 이상 측정함으로써 평균 쓰기 명령 수행 시간(T-AVG) 및 최대 쓰기 명령 수행 시간(T-MAX)을 갱신할 수 있다. 예를 들어, 비휘발성 메모리 장치(140)에 대한 파워 로스 테스트가 1000회 수행될 때마다 평균 쓰기 명령 수행 시간(T-AVG) 및 최대 쓰기 명령 수행 시간(T-MAX)이 갱신될 수 있다. 다만, 이것은 예시적인 것으로서 상기 기 설정된 횟수는 요구되는 조건에 따라 다양하게 결정될 수 있다. 이와 같이, 도 1의 파워 로스 테스트 방법은 비휘발성 메모리 장치(140)에 대한 파워 로스 테스트를 수행함에 있어서 비휘발성 메모리 장치(140)의 에이징 상태까지 반영함으로써 비휘발성 메모리 장치(140)에 대한 파워 로스 테스트를 보다 효율적으로 수행할 수 있다.
도 8은 도 1의 파워 로스 테스트 방법에 의해 평균 쓰기 명령 수행 시간과 최대 쓰기 명령 수행 시간이 갱신되는 다른 예를 나타내는 순서도이고, 도 9는 도 1의 파워 로스 테스트 방법에 의해 평균 쓰기 명령 수행 시간과 최대 쓰기 명령 수행 시간이 갱신되는 다른 예를 나타내는 도면이다.
도 8 및 도 9를 참조하면, 도 1의 파워 로스 테스트 방법은 기 설정된 주기마다 평균 쓰기 명령 수행 시간(T-AVG) 및 최대 쓰기 명령 수행 시간(T-MAX)을 갱신할 수 있다. 구체적으로, 도 1의 파워 로스 테스트 방법은 비휘발성 메모리 장치(140)에 대한 파워 로스 테스트를 반복적으로 수행(S420)할 수 있다. 이후, 도 1의 파워 로스 테스트 방법은 기 설정된 테스트 시간이 경과했는지 여부를 확인(S440)할 수 있다. 이 때, 기 설정된 테스트 시간이 경과하지 않은 경우, 도 1의 파워 로스 테스트 방법은 상기 단계들(S420, S440)을 반복할 수 있다. 반면에, 기 설정된 테스트 시간이 경과한 경우, 도 1의 파워 로스 테스트 방법은 쓰기 명령에 응답하여 비휘발성 메모리 장치(140)가 쓰기 동작을 완료하는데 소요되는 쓰기 명령 수행 시간을 적어도 1회 이상 측정함으로써 평균 쓰기 명령 수행 시간(T-AVG) 및 최대 쓰기 명령 수행 시간(T-MAX)을 갱신(S460)할 수 있다. 도 9에 도시된 바와 같이, 도 1의 파워 로스 테스트 방법을 채용한 파워 로스 테스트 장치(120)는 파워 로스 테스트 모드(220) 또는 캘리브레이션 모드(240)로 동작할 수 있다. 즉, 파워 로스 테스트 장치(120)는 파워 로스 테스트 모드(220)로 동작하다가 기 설정된 테스트 시간이 경과하면, 캘리브레이션 모드(240)로 모드 전환(즉, IA로 표시)하여 동작할 수 있다. 또한, 파워 로스 테스트 장치(120)는 캘리브레이션 모드(240)로 동작하다가 기 설정된 업데이트 시간이 경과하면, 파워 로스 테스트 모드(220)로 모드 전환(즉, IB로 표시)하여 동작할 수 있다. 다만, 이것은 예시적인 것으로서 파워 로스 테스트 장치(120)의 모드 전환은 요구되는 조건에 따라 다양하게 변경될 수 있다. 이와 같이, 도 1의 파워 로스 테스트 방법은 비휘발성 메모리 장치(140)에 대한 파워 로스 테스트를 수행함에 있어서 비휘발성 메모리 장치(140)의 에이징 상태까지 반영함으로써 비휘발성 메모리 장치(140)에 대한 파워 로스 테스트를 보다 효율적으로 수행할 수 있다. 이상, 본 발명의 실시예들에 따른 비휘발성 메모리 장치의 파워 로스 테스트 방법에 대해 도면을 참조하여 설명하였지만, 상기 설명은 예시적인 것으로서 본 발명의 기술적 사상을 벗어나지 않는 범위에서 해당 기술 분야에서 통상의 지식을 가진 자에 의하여 수정 및 변경될 수 있을 것이다.
본 발명은 비휘발성 메모리 장치의 파워 로스 테스트에 적용될 수 있다. 따라서, 본 발명은 멀티미디어 카드(multi media card), 임베디드 멀티미디어 카드(embedded multi media card), SD 카드(secure digital card), CF 카드(compact flash card), 메모리 스틱(memory stick), XD 픽쳐 카드(XD picture card) 등의 파워 로스 테스트에 적용될 수 있을 것이다.
이상에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
120: 파워 로스 테스트 기기 140: 비휘발성 메모리 장치
T-COM: 테스트 쓰기 명령 T-NAND: 메모리 접근 시점
T-OFF: 파워 오프 시점 T-AVG: 평균 쓰기 명령 수행 시간
T-MAX: 최대 쓰기 명령 수행 시간

Claims (10)

  1. 쓰기 명령(write command)에 응답하여 비휘발성 메모리 장치가 쓰기 동작을 완료하는데 소요되는 쓰기 명령 수행 시간을 반복적으로 측정함으로써 평균 쓰기 명령 수행 시간 및 최대 쓰기 명령 수행 시간을 계산하는 단계;
    테스트 쓰기 명령에 응답하여 상기 비휘발성 메모리 장치에 대한 파워 모니터링을 수행함으로써 상기 비휘발성 메모리 장치의 낸드 플래시 메모리에 데이터가 써지기 시작하는 메모리 접근 시점을 확인하는 단계; 및
    상기 비휘발성 메모리 장치의 파워 로스 테스트(power loss test)를 수행하기 위한 파워 오프 시점(power off timing)을 상기 최대 쓰기 명령 수행 시간 내에서 상기 메모리 접근 시점 이후로 설정하는 단계를 포함하는 비휘발성 메모리 장치의 파워 로스 테스트 방법.
  2. 제 1 항에 있어서, 상기 파워 오프 시점 이전에 상기 비휘발성 메모리 장치의 테스트 쓰기 동작이 완료되면, 상기 파워 로스 테스트는 수행되지 않는 것을 특징으로 하는 비휘발성 메모리 장치의 파워 로스 테스트 방법.
  3. 제 2 항에 있어서,
    상기 파워 로스 테스트가 기 설정된 횟수만큼 수행되면 상기 평균 쓰기 명령 수행 시간 및 상기 최대 쓰기 명령 수행 시간을 갱신하는 단계를 더 포함하는 것을 특징으로 하는 비휘발성 메모리 장치의 파워 로스 테스트 방법.
  4. 제 2 항에 있어서,
    기 설정된 주기마다 상기 평균 쓰기 명령 수행 시간 및 상기 최대 쓰기 명령 수행 시간을 갱신하는 단계를 더 포함하는 것을 특징으로 하는 비휘발성 메모리 장치의 파워 로스 테스트 방법.
  5. 제 1 항에 있어서, 상기 파워 오프 시점을 설정하는 단계는
    상기 테스트 쓰기 명령에 응답하여 상기 최대 쓰기 명령 수행 시간 내에서 랜덤 파워 오프 시점을 임시로 결정하는 단계;
    상기 랜덤 파워 오프 시점이 상기 메모리 접근 시점 이후이면 상기 랜덤 파워 오프 시점을 상기 파워 오프 시점으로 결정하는 단계; 및
    상기 랜덤 파워 오프 시점이 상기 메모리 접근 시점 이전이면 상기 메모리 접근 시점을 상기 파워 오프 시점으로 결정하는 단계를 포함하는 것을 특징으로 하는 비휘발성 메모리 장치의 파워 로스 테스트 방법.
  6. 제 5 항에 있어서, 상기 랜덤 파워 오프 시점이 상기 평균 쓰기 명령 수행 시간 내에서 결정되는 제 1 빈도(frequency)와 상기 평균 쓰기 명령 수행 시간과 상기 최대 쓰기 명령 수행 시간 사이에서 결정되는 제 2 빈도의 비(ratio)는 조절 가능한 것을 특징으로 하는 비휘발성 메모리 장치의 파워 로스 테스트 방법.
  7. 제 6 항에 있어서, 상기 제 1 빈도는 상기 제 2 빈도보다 크게 결정되는 것을 특징으로 하는 비휘발성 메모리 장치의 파워 로스 테스트 방법.
  8. 제 1 항에 있어서, 상기 파워 모니터링은 상기 테스트 쓰기 명령에 응답하여 상기 비휘발성 메모리 장치에서 소모되는 소모 전류량을 실시간으로 측정함으로써 수행되는 것을 특징으로 하는 비휘발성 메모리 장치의 파워 로스 테스트 방법.
  9. 제 8 항에 있어서, 상기 소모 전류량이 기 설정된 값보다 커지는 시점이 상기 메모리 접근 시점으로 결정되는 것을 특징으로 하는 비휘발성 메모리 장치의 파워 로스 테스트 방법.
  10. 제 1 항에 있어서, 상기 평균 쓰기 명령 수행 시간 및 상기 최대 쓰기 명령 수행 시간은 쓰기 단위 별로 각각 계산되는 것을 특징으로 하는 비휘발성 메모리 장치의 파워 로스 테스트 방법.
KR1020140081501A 2014-06-30 2014-06-30 비휘발성 메모리 장치의 파워 로스 테스트 방법 KR101571823B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140081501A KR101571823B1 (ko) 2014-06-30 2014-06-30 비휘발성 메모리 장치의 파워 로스 테스트 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140081501A KR101571823B1 (ko) 2014-06-30 2014-06-30 비휘발성 메모리 장치의 파워 로스 테스트 방법

Publications (1)

Publication Number Publication Date
KR101571823B1 true KR101571823B1 (ko) 2015-11-25

Family

ID=54845794

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140081501A KR101571823B1 (ko) 2014-06-30 2014-06-30 비휘발성 메모리 장치의 파워 로스 테스트 방법

Country Status (1)

Country Link
KR (1) KR101571823B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109712659A (zh) * 2017-10-25 2019-05-03 三星电子株式会社 存储设备及其动态无用单元收集方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050108491A1 (en) 2003-11-17 2005-05-19 Micron Technology, Inc. Method for testing flash memory power loss recovery
JP2009205413A (ja) 2008-02-27 2009-09-10 Toshiba Corp 半導体記憶装置の評価方法
JP2013003682A (ja) 2011-06-13 2013-01-07 Mitsubishi Electric Corp メモリ管理装置及びメモリ管理方法及びプログラム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050108491A1 (en) 2003-11-17 2005-05-19 Micron Technology, Inc. Method for testing flash memory power loss recovery
JP2009205413A (ja) 2008-02-27 2009-09-10 Toshiba Corp 半導体記憶装置の評価方法
JP2013003682A (ja) 2011-06-13 2013-01-07 Mitsubishi Electric Corp メモリ管理装置及びメモリ管理方法及びプログラム

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109712659A (zh) * 2017-10-25 2019-05-03 三星电子株式会社 存储设备及其动态无用单元收集方法
KR20190046134A (ko) * 2017-10-25 2019-05-07 삼성전자주식회사 메모리 장치 및 그 동적 가비지 컬렉션 방법
KR102447602B1 (ko) 2017-10-25 2022-09-26 삼성전자주식회사 메모리 장치 및 그 동적 가비지 컬렉션 방법

Similar Documents

Publication Publication Date Title
JP5585919B2 (ja) 電源遮断管理
US9996297B2 (en) Hot-cold data separation method in flash translation layer
US8897092B2 (en) Memory storage device, memory controller and controlling method
CN113412465B (zh) 三级存储单元nand闪存中的回流耐久性改进
US9804921B2 (en) Nonvolatile memory apparatus and control method of nonvolatile memory apparatus
US9824777B2 (en) Storage system managing run-time bad cells
TW201617840A (zh) 資料儲存設備及其操作方法
KR20210057193A (ko) 소계 기입 카운터에 기초한 하이브리드 웨어 레벨링 동작 수행
TWI554886B (zh) 資料保護方法、記憶體控制電路單元及記憶體儲存裝置
CN111831506A (zh) 基于温度的存储系统组织
KR20160024962A (ko) 온-디맨드 블록 관리
CN112015332A (zh) 控制器及其操作方法
KR20210034677A (ko) 인-플레이스 데이터 대체 매체를 위한 하이브리드 웨어 레벨링
KR20210038692A (ko) 비휘발성 메모리를 위한 멀티-레벨 웨어 레벨링
CN112035060A (zh) 一种存储介质的错误检测方法、系统及存储系统
WO2023034140A1 (en) Memory sub-system using partial superblocks
CN116168753A (zh) 存储器装置缺陷扫描
US11620074B2 (en) Voltage bin calibration based on a voltage distribution reference voltage
KR101571823B1 (ko) 비휘발성 메모리 장치의 파워 로스 테스트 방법
KR101463123B1 (ko) 비휘발성 메모리 장치의 파워 로스 테스트 기기 및 방법
US20160350191A1 (en) Memory management method, memory storage device and memory control circuit unit
TWI455140B (zh) Flash memory usage period assessment method
US20230008307A1 (en) Generating command snapshots in memory devices
CN114816238A (zh) 基于电力循环和通电时间的块分组
KR101628925B1 (ko) 메모리 시스템 및 메모리 시스템의 동작 방법

Legal Events

Date Code Title Description
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181211

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20191224

Year of fee payment: 5