KR101570541B1 - 유기전계발광표시장치 - Google Patents

유기전계발광표시장치 Download PDF

Info

Publication number
KR101570541B1
KR101570541B1 KR1020090092453A KR20090092453A KR101570541B1 KR 101570541 B1 KR101570541 B1 KR 101570541B1 KR 1020090092453 A KR1020090092453 A KR 1020090092453A KR 20090092453 A KR20090092453 A KR 20090092453A KR 101570541 B1 KR101570541 B1 KR 101570541B1
Authority
KR
South Korea
Prior art keywords
terminal
transistor
turned
scan
voltage
Prior art date
Application number
KR1020090092453A
Other languages
English (en)
Other versions
KR20110034947A (ko
Inventor
김승태
이정윤
남우진
배한진
임호민
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020090092453A priority Critical patent/KR101570541B1/ko
Publication of KR20110034947A publication Critical patent/KR20110034947A/ko
Application granted granted Critical
Publication of KR101570541B1 publication Critical patent/KR101570541B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element

Abstract

본 발명은, 제1스캔신호에 따라 턴온 되어 고 전위의 전원을 구동트랜지스터의 게이트 단자와 커패시터의 일측 단자에 공급하고 구동트랜지스터의 게이트 단자에 저장된 전압을 초기화하는 제1트랜지스터; 제1스캔신호에 따라 턴온 되어 커패시터의 타측 단자와 구동트랜지스터의 제2단자를 연결하는 제2트랜지스터; 제2스캔신호에 따라 턴온 되어 구동트랜지스터의 게이트 단자와 제1단자를 연결하고 구동트랜지스터의 문턱전압을 설정하는 제3트랜지스터; 제2스캔신호에 따라 턴온 되어 커패시터의 타측 단자에 데이터전압을 공급하는 제4트랜지스터; 제3스캔신호에 따라 턴온 되어 커패시터의 타측 단자에 레퍼런스전압을 공급하는 제5트랜지스터; 및 제3스캔신호에 따라 턴온 되어 제1단자로 공급된 고 전위의 전원을 제2단자로 전달하는 제6트랜지스터를 포함하는 유기전계발광표시장치를 제공한다.
유기전계발광표시장치, 문턱전압, 초기화

Description

유기전계발광표시장치{Organic Light Emitting Display Device}
본 발명의 실시예는 유기전계발광표시장치에 관한 것이다.
정보화 기술이 발달함에 따라 사용자와 정보간의 연결 매체인 표시장치의 시장이 커지고 있다. 이에 따라, 액정표시장치(Liquid Crystal Display: LCD), 유기전계발광소자(Organic Light Emitting Diodes: OLED) 및 플라즈마 디스플레이 패널(Plasma Display Panel: PDP) 등과 같은 평판 표시장치(Flat Panel Display: FPD)의 사용이 증가하고 있다.
유기전계발광표시장치에 사용되는 유기전계발광소자는 기판 상에 위치하는 두 개의 전극 사이에 발광층이 형성된 자발광소자이다.
유기전계발광표시장치는 빛이 방출되는 방향에 따라 전면발광(Top-Emission) 방식, 배면발광(Bottom-Emission) 방식 또는 양면발광(Dual-Emission) 방식 등이 있다. 그리고, 구동방식에 따라 수동매트릭스형(Passive Matrix)과 능동매트릭스형(Active Matrix) 등으로 나누어져 있다.
이러한 유기전계발광표시장치는 매트릭스 형태로 배치된 복수의 서브 픽셀에 스캔신호, 데이터신호 및 전원 등이 공급되면, 선택된 서브 픽셀이 발광을 하게 됨 으로써 영상을 표시할 수 있다.
종래의 유기전계발광표시장치는 유기 발광다이오드에 구동전류를 공급하는 구동트랜지스터의 특성의 변화에 따라 유기 발광다이오드에 흐르는 전류가 변하는 문제가 있다. 이에 따라, 종래의 유기전계발광표시장치는 표시패널 내에 배치된 서브 픽셀들 간에 휘도 편차가 발생함은 물론 수명이 감소하므로 이를 해결할 수 있는 방안이 제안되어야 한다.
상술한 배경기술의 문제점을 해결하기 위한 본 발명은, 구동중 발생하는 구동트랜지스터의 문턱전압 변화를 보상하여 소자의 수명을 증가시키고 구동트랜지스터 및 유기 발광다이오드의 문턱전압 편차에 의해 패널에 발생하는 얼룩 무늬를 개선하여 표시품질을 향상시킬 수 있는 유기전계발광표시장치를 제공하는 것이다.
상술한 과제 해결 수단으로 본 발명은, 제1스캔신호에 따라 턴온 되어 고 전위의 전원을 구동트랜지스터의 게이트 단자와 커패시터의 일측 단자에 공급하고 구동트랜지스터의 게이트 단자에 저장된 전압을 초기화하는 제1트랜지스터; 제1스캔신호에 따라 턴온 되어 커패시터의 타측 단자와 구동트랜지스터의 제2단자를 연결하는 제2트랜지스터; 제2스캔신호에 따라 턴온 되어 구동트랜지스터의 게이트 단자와 제1단자를 연결하고 구동트랜지스터의 문턱전압을 설정하는 제3트랜지스터; 제2스캔신호에 따라 턴온 되어 커패시터의 타측 단자에 데이터전압을 공급하는 제4트랜지스터; 제3스캔신호에 따라 턴온 되어 커패시터의 타측 단자에 레퍼런스전압을 공급하는 제5트랜지스터; 및 제3스캔신호에 따라 턴온 되어 제1단자로 공급된 고 전위의 전원을 제2단자로 전달하는 제6트랜지스터를 포함하는 유기전계발광표시장치를 제공한다.
제1트랜지스터는 제1스캔신호가 공급되는 제1스캔배선에 게이트 단자가 연결 되고 고 전위의 전원이 공급되는 제1전원배선에 제1단자가 연결되며 커패시터의 일측 단자에 제2단자가 연결되고, 제2트랜지스터는 제1스캔배선에 게이트 단자가 연결되고 구동트랜지스터의 제2단자에 제1단자가 연결되며 커패시터의 타측 단자에 제2단자가 연결되고, 제3트랜지스터는 제2스캔신호가 공급되는 제2스캔배선에 게이트 단자가 연결되고 구동트랜지스터의 제1단자에 제1단자가 연결되며 구동트랜지스터의 게이트 단자에 제2단자가 연결되고, 제4트랜지스터는 제2스캔배선에 게이트 단자가 연결되고 데이터전압이 공급되는 데이터배선에 제1단자가 연결되며 커패시터의 타측 단자에 제2단자가 연결되고, 제5트랜지스터는 제3스캔신호가 공급되는 제3스캔배선에 게이트 단자가 연결되고 레퍼런스전압이 공급되는 레퍼런스배선에 제1단자가 연결되며 커패시터의 타측 단자에 제2단자가 연결되고, 제6트랜지스터는 제3스캔배선에 게이트 단자가 연결되고 제1전원배선에 제1단자가 연결되며 구동트랜지스터의 제1단자에 제2단자가 연결될 수 있다.
유기 발광다이오드는, 구동트랜지스터의 제2단자에 애노드가 연결되고 저 전위의 전원이 공급되는 제2전원배선에 캐소드가 연결될 수 있다.
제2트랜지스터가 턴온 되면 구동트랜지스터의 게이트 소오스 간의 전압(VGS)과 커패시터(CST)에는 하기 수식에 대응되는 전압이 저장되며, VDD - VOLED, VDD는 고 전위의 전원이고, VOLED는 유기 발광다이오드의 문턱전압일 수 있다.
유기 발광다이오드는, 제1전원배선에 애노드가 연결되고 제6트랜지스터의 제1단자에 캐소드가 연결될 수 있다.
또한 다른 측면에서 본 발명은, 제1스캔신호에 따라 턴온 되어 고 전위의 전원을 구동트랜지스터의 게이트 단자와 커패시터의 일측 단자에 공급하고 구동트랜지스터의 게이트 단자에 저장된 전압을 초기화하는 제1트랜지스터; 제1스캔신호에 따라 턴온 되어 커패시터의 타측 단자와 구동트랜지스터의 제2단자를 연결하는 제2트랜지스터; 제2스캔신호에 따라 턴온 되어 구동트랜지스터의 게이트 단자와 제2단자를 연결하고 구동트랜지스터의 문턱전압을 설정하는 제3트랜지스터; 제2스캔신호에 따라 턴온 되어 커패시터의 일측 단자에 데이터전압을 공급하는 제4트랜지스터; 제3스캔신호에 따라 턴온 되어 커패시터의 일측 단자에 레퍼런스전압을 공급하는 제5트랜지스터; 및 제3스캔신호에 따라 턴온 되어 제1단자에 공급된 고 전위의 전원을 제2단자로 전달하는 제6트랜지스터를 포함하는 유기전계발광표시장치를 제공한다.
제1트랜지스터는 제1스캔신호가 공급되는 제1스캔배선에 게이트 단자가 연결되고 고 전위의 전원이 공급되는 제1전원배선에 제1단자가 연결되며 커패시터의 일측 단자에 제2단자가 연결되고, 제2트랜지스터는 제1스캔배선에 게이트 단자가 연결되고 제6트랜지스터의 제2단자에 제1단자가 연결되고 커패시터의 타측 단자에 제2단자가 연결되고, 제3트랜지스터는 제2스캔신호가 공급되는 제2스캔배선에 게이트 단자가 연결되고 구동트랜지스터의 제2단자에 제1단자가 연결되며 구동트랜지스터의 게이트 단자에 제2단자가 연결되고, 제4트랜지스터는 제2스캔배선에 게이트 단자가 연결되고 데이터전압이 공급되는 데이터배선에 제1단자가 연결되며 커패시터의 일측 단자에 제2단자가 연결되고, 제5트랜지스터는 제3스캔신호가 공급되는 제3 스캔배선에 게이트 단자가 연결되고 레퍼런스전압이 공급되는 레퍼런스배선에 제1단자가 연결되며 커패시터의 일측 단자에 제2단자가 연결되고, 제6트랜지스터는 제3스캔배선에 게이트 단자가 연결되고 구동트랜지스터의 제2단자에 제1단자가 연결되며 제2트랜지스터의 제1단자에 제2단자가 연결될 수 있다.
유기 발광다이오드는, 제6트랜지스터의 제2단자에 애노드가 연결되고 저 전위의 전원이 공급되는 제2전원배선에 캐소드가 연결될 수 있다.
제2트랜지스터가 턴온 되면 구동트랜지스터의 게이트 소오스 간의 전압(VGS)과 커패시터(CST)에는 하기 수식에 대응되는 전압이 저장되며, VDD - VOLED, VDD는 고 전위의 전원이고, VOLED는 유기 발광다이오드의 문턱전압일 수 있다.
유기 발광다이오드는, 제1전원배선에 애노드가 연결되고 구동트랜지스터의 제1단자에 캐소드가 연결될 수 있다.
제4트랜지스터가 턴온 되면, 커패시터(CST)에는 하기 수식에 대응되는 전압이 저장되며, VTH + VOLED - VDATA, VTH는 구동트랜지스터의 문턱전압이고, VOLED는 유기 발광다이오드의 문턱전압이며, VDATA는 데이터전압일 수 있다.
제5트랜지스터가 턴온 되면, 커패시터(CST)에는 하기 수식에 대응되는 전압이 저장되며, (VREF - VDATA) + VTH, VREF는 레퍼런스전압이고, VDATA는 데이터전압이며, VTH는 구동트랜지스터의 문턱전압일 수 있다.
또한 다른 측면에서 본 발명은, 스캔신호에 응답하여 스위칭을 하고 데이터 신호를 전달하는 스위칭트랜지스터와, 데이터신호를 데이터전압으로 저장하는 커패시터와, 데이터전압에 의해 구동하는 구동트랜지스터와, 구동트랜지스터의 구동에 발광하는 유기 발광다이오드를 포함하는 서브 픽셀을 포함하며, 서브 픽셀은, 구동트랜지스터의 게이트 단자와 소오스 단자 사이 저장된 전압을 초기화하는 제1트랜지스터와, 커패시터에 저장된 전압을 초기화하는 제2트랜지스터를 더 포함하는 유기전계발광표시장치를 제공한다.
제1트랜지스터 및 제2트랜지스터는, 동일한 스캔신호에 응답할 수 있다.
서브 픽셀은, 제1스캔신호에 따라 턴온 되어 고 전위의 전원을 구동트랜지스터의 게이트 단자와 커패시터의 일측 단자에 공급하고 구동트랜지스터의 게이트 단자에 저장된 전압을 초기화하는 제1트랜지스터; 제1스캔신호에 따라 턴온 되어 커패시터의 타측 단자와 구동트랜지스터의 제2단자를 연결하는 제2트랜지스터; 제2스캔신호에 따라 턴온 되어 구동트랜지스터의 게이트 단자와 제1단자를 연결하고 구동트랜지스터의 문턱전압을 설정하는 제3트랜지스터; 제2스캔신호에 따라 턴온 되어 커패시터의 타측 단자에 데이터전압을 공급하는 제4트랜지스터; 제3스캔신호에 따라 턴온 되어 커패시터의 타측 단자에 레퍼런스전압을 공급하는 제5트랜지스터; 및 제3스캔신호에 따라 턴온 되어 제1단자로 공급된 고 전위의 전원을 제2단자로 전달하는 제6트랜지스터를 포함할 수 있다.
서브 픽셀은, 제1스캔신호에 따라 턴온 되어 고 전위의 전원을 구동트랜지스터의 게이트 단자와 커패시터의 일측 단자에 공급하고 구동트랜지스터의 게이트 단자에 저장된 전압을 초기화하는 제1트랜지스터; 제1스캔신호에 따라 턴온 되어 커 패시터의 타측 단자와 구동트랜지스터의 제2단자를 연결하는 제2트랜지스터; 제2스캔신호에 따라 턴온 되어 구동트랜지스터의 게이트 단자와 제2단자를 연결하고 구동트랜지스터의 문턱전압을 설정하는 제3트랜지스터; 제2스캔신호에 따라 턴온 되어 커패시터의 일측 단자에 데이터전압을 공급하는 제4트랜지스터; 제3스캔신호에 따라 턴온 되어 커패시터의 일측 단자에 레퍼런스전압을 공급하는 제5트랜지스터; 및 제3스캔신호에 따라 턴온 되어 제1단자에 공급된 고 전위의 전원을 제2단자로 전달하는 제6트랜지스터를 포함할 수 있다.
본 발명은, 초기 구동시 구동트랜지스터의 문턱전압 편차에 의해 패널에 발생하는 얼룩 무늬를 개선하여 표시품질을 향상시킬 수 있는 효과가 있다. 또한, 본 발명은 구동중 발생하는 구동트랜지스터 및 유기 발광다이오드의 문턱전압 변화를 보상하여 일정한 전류를 출력하게 됨으로써 소자의 수명을 증가시킬 수 있는 효과가 있다. 또한, 본 발명은 구동중 발생하는 유기 발광다이오드의 문턱전압 변화를 보상할 수 있으므로 소자의 수명을 증가시킬 수 있는 효과가 있다. 또한, 본 발명은 전원배선의 전류를 균일하게 유지하여 전류저항 드랍(IR drop)을 방지할 수 있는 효과가 있다.
이하, 본 발명의 실시를 위한 구체적인 내용을 첨부된 도면을 참조하여 설명 한다.
<제1실시예>
도 1은 본 발명의 제1실시예에 따른 유기전계발광표시장치의 개략적인 블록도이다.
도 1을 참조하면, 본 발명의 제1실시예에 따른 유기전계발광표시장치는 타이밍 구동부(TCN), 표시패널(PNL), 데이터 구동부(DDRV), 스캔 구동부(SDRV) 및 전원부(EPWS)를 포함한다.
타이밍 구동부(TCN)는 외부로부터 디지털 비디오 데이터(DATA), 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(Data Enable, DE) 및 클럭(CLK) 등과 같은 시스템 신호를 공급받는다. 타이밍 구동부(TCN)는 외부로부터 공급된 시스템 신호를 이용하여 데이터 구동부(DDRV)를 제어하기 위한 데이터 제어신호(SOE, POL) 등과 같은 구동신호와, 스캔 구동부(SDRV)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호(GSP, GSC, GOE) 등과 같은 게이트신호를 발생한다.
데이터 구동부(DDRV)는 타이밍 콘트롤러(TCN)로부터 출력된 구동신호(SOE, POL)에 응답하여 타이밍 콘트롤러(TCN)로부터 입력되는 디지털 비디오 데이터(DATA)를 샘플링하고 래치하여 병렬 데이터 체계의 데이터로 변환한다. 데이터 구동부(DDRV)는 수평 동기 신호(Hsync)를 공급받는 시프트 레지스터와, 시프트 레지스터로부터 전달받은 신호를 참조하여 디지털 비디오 데이터(DATA)를 저장하는 래치 등을 포함한다. 데이터 구동부(DDRV)는 감마부를 이용하여 병렬 데이터 전송 체계로 변환된 디지털 비디오 데이터(DATA)를 아날로그 비디오 데이터로 변환하고 이를 데이터배선들(DATA1~DATAn)에 공급한다.
스캔 구동부(SDRV)는 타이밍 구동부(TCN)로부터 출력된 게이트신호(GSP, GSC, GOE)에 응답하여 제1 내지 제3스캔신호를 생성하고 이를 스캔배선들(SL1~SLm)에 공급한다.
표시패널(PNL)은 데이터배선들(DL1~DLn)과 스캔배선들(SL1~SLm)의 교차영역에 매트릭스형태로 배치된 서브 픽셀들(SP)을 포함한다.
전원부(EPWS)는 제1전원배선(VDD), 제2전원배선(VSS) 및 레퍼런스배선(VREF)에 고 전위의 전원(VDD), 저 전위의 전원(VSS), 레퍼런스전압(VREF)을 공급한다. 전원부(EPWS)는 고 전위의 전원(VDD), 저 전위의 전원(VSS)을 데이터 구동부(DDRV) 및 스캔 구동부(SDRV)에 공급하고 고 전위의 전원(VDD), 저 전위의 전원(VSS) 및 레퍼런스전압(VREF)을 표시패널(PNL)에 공급한다.
이하, 본 발명의 제1실시예에 따른 서브 픽셀의 회로 구성 및 동작에 대해 설명한다.
도 2는 본 발명의 제1실시예에 따른 서브 픽셀의 회로 구성도이고, 도 3은 도 2에 도시된 서브 픽셀에 공급되는 파형도 이고, 도 4 내지 도 8은 본 발명의 제1실시예에 따른 서브 픽셀의 동작을 설명하기 위한 도면이다.
도 2 및 도 3을 참조하면, 하나의 서브 픽셀은 제1트랜지스터(S1), 제2트랜 지스터(S2), 제3트랜지스터(S3), 제4트랜지스터(S4), 제5트랜지스터(S5), 제6트랜지스터(S6), 구동트랜지스터(T1), 커패시터(CST) 및 유기 발광다이오드(D)를 포함한다. 도시된 바와 같이, 제1 내지 제6트랜지스터 및 구동트랜지스터(S1~S6, T1)는 N-Type 아몰폴스 실리콘(nA-Si) 트랜지스터로 형성된다. 여기서, 제1 내지 제6트랜지스터(S1~S6)는 스캔신호에 응답하여 스위칭 동작을 하는 스위칭 트랜지스터이다.
제1트랜지스터(S1)는 제1스캔신호(init)에 따라 턴온 되어 고 전위의 전원(VDD)을 구동트랜지스터(D1)의 게이트 단자와 커패시터(CST)의 일측 단자에 공급하고 구동트랜지스터(D1)의 게이트 단자에 저장된 전압을 초기화한다. 제2트랜지스터(S2)는 제1스캔신호(init)에 따라 턴온 되어 커패시터(CST)의 타측 단자와 구동트랜지스터(T1)의 제2단자를 연결한다. 제3트랜지스터(S3)는 제2스캔신호(SCAN[n])에 따라 턴온 되어 구동트랜지스터(T1)의 게이트 단자와 제1단자를 연결하고 구동트랜지스터(T1)의 문턱전압(VTH)을 설정한다. 제4트랜지스터(S4)는 제2스캔신호(SCAN[n])에 따라 턴온 되어 커패시터(CST)의 타측 단자에 데이터전압(VDATA)을 공급한다. 제5트랜지스터(S5)는 제3스캔신호(em)에 따라 턴온 되어 커패시터(CST)의 타측 단자에 레퍼런스전압(VREF)을 공급한다. 제6트랜지스터(S6)는 제3스캔신호(em)에 따라 턴온 되어 제1단자로 공급된 고 전위의 전원(VDD)을 제2단자로 전달한다.
서브 픽셀에 포함된 소자들은 위와 같은 동작을 하도록 다음과 같이 연결된다.
제1트랜지스터(S1)는 제1스캔신호(init)가 공급되는 제1스캔배선(INIT)에 게이트 단자가 연결되고 고 전위의 전원(VDD)이 공급되는 제1전원배선(VDD)에 제1단자가 연결되며 커패시터(CST)의 일측 단자에 제2단자가 연결된다. 제2트랜지스터(S2)는 제1스캔배선(INIT)에 게이트 단자가 연결되고 구동트랜지스터(T1)의 제2단자에 제1단자가 연결되며 커패시터(CST)의 타측 단자에 제2단자가 연결된다. 제3트랜지스터(S3)는 제2스캔신호(scan[n])가 공급되는 제2스캔배선(SCAN[n])에 게이트 단자가 연결되고 구동트랜지스터(T1)의 제1단자에 제1단자가 연결되며 구동트랜지스터(T1)의 게이트 단자에 제2단자가 연결된다. 제4트랜지스터(S4)는 제2스캔배선(SCAN[n])에 게이트 단자가 연결되고 데이터전압(VDATA)이 공급되는 데이터배선(DATA)에 제1단자가 연결되며 커패시터(CST)의 타측 단자에 제2단자가 연결된다. 제5트랜지스터(S5)는 제3스캔신호(em)가 공급되는 제3스캔배선(EM)에 게이트 단자가 연결되고 레퍼런스전압(VREF)이 공급되는 레퍼런스배선(VREF)에 제1단자가 연결되며 커패시터(CST)의 타측 단자에 제2단자가 연결된다. 제6트랜지스터(S6)는 제3스캔배선(EM)에 게이트 단자가 연결되고 제1전원배선(VDD)에 제1단자가 연결되며 구동트랜지스터(T1)의 제1단자에 제2단자가 연결된다. 유기 발광다이오드(D)는 구동트랜지스터(T1)의 제2단자에 애노드가 연결되고 저 전위의 전원(VSS)이 공급되는 제2전원배선(VSS)에 캐소드가 연결된다.
서브 픽셀에 포함된 소자들은 도 3과 같이 초기화구간, 문턱전압 감지 및 프 로그래밍구간, 발광구간 순서로 동작을 하게 된다.
[초기화구간]
먼저, 도 3 및 도 4에 도시된 바와 같이 제2 및 제3스캔배선(SCAN[n], EM)에는 로직 로우의 제2 및 제3스캔신호(scan[n], em)가 공급되고, 제1스캔배선(INIT)에는 로직 하이의 제1스캔신호(init)가 공급된다. 따라서, 제3 내지 제6트랜지스터(S3, S4, S5, S6)는 제2 및 제3스캔신호(scan[n], em)에 의해 턴 오프 상태가 된다. 반면, 제1트랜지스터(S1)는 로직 하이의 제1스캔신호(init)에 의해 턴 온되어 고 전위의 전원(VDD)을 구동트랜지스터(D1)의 게이트 단자와 커패시터(CST)의 일측 단자에 공급하고 구동트랜지스터(D1)의 게이트 단자에 저장된 전압을 초기화한다. 그리고 제2트랜지스터(S2)는 로직 하이의 제1스캔신호(init)에 의해 턴 온되어 커패시터(CST)의 타측 단자와 구동트랜지스터(T1)의 제2단자를 연결한다. 이 구간에서, 커패시터(CST)의 타측 단자에는 유기 발광다이오드(D)의 문턱전압(VOLED)이 공급된다. 이와 같이, 제1 및 제2트랜지스터(S1, S2)가 턴온 되면 구동트랜지스터(T1)의 게이트 소오스 간의 전압(VGS)과 커패시터(CST)에는 "VDD - VOLED" 전압이 저장 또는 충전된다.
[문턱전압 감지 및 프로그래밍구간]
다음, 도 3, 도 5 내지 7에 도시된 바와 같이 제1 및 제3스캔배선(INIT, EM)에는 로직 로우의 제1 및 제3스캔신호(init, em)가 공급되고, 제2스캔배선(SCAN[n])에는 로직 하이의 제2스캔신호(scan[n])가 공급된다. 따라서, 제1, 제 2, 제5 및 제6트랜지스터(S1, S2, S5, S6)는 제1 및 제3스캔신호(init, em)에 의해 턴 오프 상태가 된다. 반면, 제3트랜지스터(S3)는 제2스캔신호(scan[n])에 따라 턴온 되어 구동트랜지스터(T1)의 게이트 단자와 제1단자를 연결하고 구동트랜지스터(T1)의 문턱전압(VTH)을 설정한다. 그리고 제4트랜지스터(S4)는 제2스캔신호(scan[n])에 따라 턴온 되어 커패시터(CST)의 타측 단자에 데이터배선(DATA)을 통해 들어온 데이터전압(VDATA)을 공급한다. 이 구간에서, 제3트랜지스터(S3)는 도 6과 같이 턴 오프 상태(1)에서 턴온 상태(2)가 되어 구동트랜지스터(T1)의 게이트 단자와 드레인 단자를 다이오드 커넥션 상태로 만들게 된다. 여기서, 구동트랜지스터(T1)의 게이트 소오스 전압(VGS)가 0V 이고, 전류(Izero)가 기준전류(수~수십 nA) 이상인 경우, 구동트랜지스터(T1)의 문턱전압(VTH)에 대한 감지가 제대로 일어나지 않을 수 있다. 따라서, 제3트랜지스터(S3)가 턴 온될 때에는 도 8과 같이 구동트랜지스터(T1)의 게이트 소오스 전압(VGS) = 드레인 소오스 전압(VDS) 관계가 되고, 구동트랜지스터(T1)의 게이트 소오스 전압(VGS) = 문턱전압(VTH) 관계가 될 때 턴 오프 되어야한다. 이와 같이, 제3트랜지스터(S3)가 턴 온되면 구동트랜지스터(T1)의 게이트 소오스 전압(VGS)은 "VDD - VOLED"에서 구동트랜지스터(T1)의 문턱전압(VTH)으로 감소한다. 그리고 제4트랜지스터(S4)가 턴 온되면 커패시터(CST)의 타측 단자에는 데이터전압(VDATA)이 공급되어 커패시터(CST)에는 "VTH + VOLED - VDATA"전압이 저장 또는 충전된다.
[발광구간]
다음, 도 3 및 도 8에 도시된 바와 같이 제1 및 제2스캔배선(INIT, SCAN[n])에는 로직 로우의 제1 및 제2스캔신호(init, scan[n])가 공급되고, 제3스캔배선(EM)에는 로직 하이의 제3스캔신호(em)가 공급된다. 따라서, 제1, 제2, 제3 및 제4트랜지스터(S1, S2, S3, S4)는 제1 및 제2스캔신호(init, scan[n])에 의해 턴 오프 상태가 된다. 반면, 제5트랜지스터(S5)는 제3스캔신호(em)에 따라 턴온 되어 커패시터(CST)의 타측 단자에 레퍼런스전압(VREF)을 공급한다. 여기서, 제5트랜지스터(S5)는 커패시터(CST)에 데이터전압(VDATA)의 기준전압이 되는 레퍼런스전압(VREF)을 공급하여 데이터전압(VDATA)과 레퍼런스전압(VREF) 간의 차에 비례하는 전압을 구동트랜지스터(T1)의 게이트 전압에 더하는 역할을 한다. 그리고 제6트랜지스터(S6)는 제3스캔신호(em)에 따라 턴온 되어 제1단자로 공급된 고 전위의 전원(VDD)을 제2단자로 전달한다. 이 구간에서, 제5트랜지스터(S5)와 연결된 커패시터(CST)의 타측 단자의 전압은 "VDATA"에서 "VREF"로 변경되고 제6트랜지스터(S6)의 제1단자로 공급된 고 전위의 전원(VDD)은 제2단자로 공급된다. 이와 같이, 제5트랜지스터(S5)가 턴 온되면 커패시터(CST)에 저장된 구동트랜지스터(T1)의 문턱전압(VTH)은 "(VREF - VDATA) + VTH"로 변경된다. 그리고 구동트랜지스터(T1)는 커패시터(CST)에 저장된 "(VREF - VDATA) + VTH"의 전압에 따라 구동하게 되므로 유기 발광다이오드(D)는 제6트랜지스 터(S6)와 구동트랜지스터(T1)를 통해 공급된 전류에 대응하여 발광을 하게 된다.
서브 픽셀이 위와 같은 순서로 동작을 할 때, 유기 발광다이오드(D)를 구동하는 전류(IOLED)는 하기의 수학식 1과 같다.
Figure 112009059930717-pat00001
여기서, μ는 전류의 이동도, COX는 구동트랜지스터(T1)의 커패시턴스, VGS는 구동트랜지스터(T1)의 게이트 소오스 전압, VTH는 구동트랜지스터(T1)의 문턱전압, VDATA는 데이터전압이다.
위의 수학식 1과 같이 유기 발광다이오드(D)를 구동하는 전류(IOLED)는 구동트랜지스터(T1)의 문턱전압(VTH)에 관계없이 "(VREF - VDATA)" 전압에만 관계되는 수식이 되므로 본 발명의 제1실시예는 구동트랜지스터(T1)의 문턱전압(VTH)을 보상하게 된다. 그런데, 위의 수학식 1의 경우, 트랜지스터들, 전원배선들, 스캔배선들 등에 기생 커패시턴스가 없는 경우이므로, 실질적으로 유기 발광다이오드(D)를 구동하는 전류(IOLED)는 하기의 수학식 2와 같다.
Figure 112009059930717-pat00002
여기서, α는 데이터전압(VDATA) 기입 시의 부스팅 효율(boosting ratio)이다.
앞서 설명한 본 발명의 제1실시예에 따른 서브 픽셀은 초기화구간, 문턱전압 감지 및 프로그래밍구간, 발광구간을 매 프레임마다 반복하여 초기 또는 구동하는 중에 발생하는 구동트랜지스터(T1)의 문턱전압(VTH)의 편차와 변화를 보상하여 표시품질을 개선하고, 수명을 증가시킬 수 있게 된다.
한편, 본 발명의 제1실시예에 따른 서브 픽셀은 도 9에 도시된 바와 같이 변형될 수도 있다.
도 9는 본 발명의 제1실시예의 변형된 실시예에 따른 서브 픽셀의 회로 구성도이다.
도 9를 참조하면, 하나의 서브 픽셀은 제1트랜지스터(S1), 제2트랜지스터(S2), 제3트랜지스터(S3), 제4트랜지스터(S4), 제5트랜지스터(S5), 제6트랜지스터(S6), 구동트랜지스터(T1), 커패시터(CST) 및 유기 발광다이오드(D)를 포함한다.
변형된 실시예에 따른 서브 픽셀의 경우, 유기 발광다이오드(D)는 제1전원배선(VDD)에 애노드가 연결되고 제6트랜지스터(S6)의 제1단자에 캐소드가 연결된다. 변형된 실시예에 따른 서브 픽셀 또한 앞서 설명한 제1실시예에 따른 서브 픽셀과 구성이 유사함은 물론 동작 예도 유사하므로 이에 대한 설명은 생략한다.
<제2실시예>
도 10은 본 발명의 제2실시예에 따른 서브 픽셀의 회로 구성도이고, 도 11은 도 10에 도시된 서브 픽셀에 공급되는 파형도 이다.
도 10을 참조하면, 하나의 서브 픽셀은 제1트랜지스터(S1), 제2트랜지스터(S2), 제3트랜지스터(S3), 제4트랜지스터(S4), 제5트랜지스터(S5), 제6트랜지스터(S6), 구동트랜지스터(T1), 커패시터(CST) 및 유기 발광다이오드(D)를 포함한다. 도시된 바와 같이 제1 내지 제6트랜지스터 및 구동트랜지스터(S1~S6, T1)는 P-Type 아몰폴스 실리콘(pA-Si) 트랜지스터로 형성된다. 여기서, 제1 내지 제6트랜지스터(S1~S6)는 스캔신호에 응답하여 스위칭 동작을 하는 스위칭 트랜지스터이다.
제1트랜지스터(S1)는 제1스캔신호(init)에 따라 턴온 되어 고 전위의 전원(VDD)을 구동트랜지스터(T1)의 게이트 단자와 커패시터(CST)의 일측 단자에 공급하고 구동트랜지스터(T1)의 게이트 단자에 저장된 전압을 초기화한다. 제2트랜지스터(S2)는 제1스캔신호(init)에 따라 턴온 되어 커패시터(CST)의 타측 단자와 구동트랜지스터(T1)의 제2단자를 연결한다. 제3트랜지스터(S3)는 제2스캔신호(scan[n])에 따라 턴온 되어 구동트랜지스터(T1)의 게이트 단자와 제2단자를 연결하고 구동트랜지스터(T1)의 문턱전압(VTH)을 설정한다. 제4트랜지스터(S4)는 제2스캔신호(scan[n])에 따라 턴온 되어 커패시터(CST)의 일측 단자에 데이터전압(VDATA)을 공 급한다. 제5트랜지스터(S5)는 제3스캔신호(em)에 따라 턴온 되어 커패시터(CST)의 일측 단자에 레퍼런스전압(VREF)을 공급한다. 제6트랜지스터(S6)는 제3스캔신호(em)에 따라 턴온 되어 제1단자에 공급된 고 전위의 전원(VDD)을 제2단자로 전달한다.
서브 픽셀에 포함된 소자들은 위와 같은 동작을 하도록 다음과 같이 연결된다.
제1트랜지스터(S1)는 제1스캔신호(init)가 공급되는 제1스캔배선(INIT)에 게이트 단자가 연결되고 고 전위의 전원(VDD)이 공급되는 제1전원배선(VDD)에 제1단자가 연결되며 커패시터(CST)의 일측 단자에 제2단자가 연결된다. 제2트랜지스터(S2)는 제1스캔배선(INIT)에 게이트 단자가 연결되고 제6트랜지스터(S6)의 제2단자에 제1단자가 연결되고 커패시터(CST)의 타측 단자에 제2단자가 연결된다. 제3트랜지스터(S3)는 제2스캔신호(scan[n])가 공급되는 제2스캔배선(SCAN[n])에 게이트 단자가 연결되고 구동트랜지스터(T1)의 제2단자에 제1단자가 연결되며 구동트랜지스터(T1)의 게이트 단자에 제2단자가 연결된다. 제4트랜지스터(S4)는 제2스캔배선(SCAN[n])에 게이트 단자가 연결되고 데이터전압(VDATA)이 공급되는 데이터배선(DATA)에 제1단자가 연결되며 커패시터(CST)의 일측 단자에 제2단자가 연결된다. 제5트랜지스터(S5)는 제3스캔신호(em)가 공급되는 제3스캔배선(EM)에 게이트 단자가 연결되고 레퍼런스전압(VREF)이 공급되는 레퍼런스배선(VREF)에 제1단자가 연결 되며 커패시터(CST)의 일측 단자에 제2단자가 연결된다. 제6트랜지스터(S6)는 제3스캔배선(EM)에 게이트 단자가 연결되고 구동트랜지스터(T1)의 제2단자에 제1단자가 연결되며 제2트랜지스터(S2)의 제1단자에 제2단자가 연결된다. 유기 발광다이오드(D)는 구동트랜지스터(T1)의 제2단자에 애노드가 연결되고 저 전위의 전원(VSS)이 공급되는 제2전원배선(VSS)에 캐소드가 연결된다.
서브 픽셀에 포함된 소자들은 도 11과 같이 초기화구간, 문턱전압 감지 및 프로그래밍구간, 발광구간 순서로 동작을 하게 되며 이때 서브 픽셀에 포함된 각 소자들의 동작은 제1실시예와 동일하다. 다만, 제1 내지 제6트랜지스터(S1~S6)가 제1실시예와 달리 P-Type으로 구성되므로 이들은 로직 로우의 스캔신호들(init, scan[n], em)이 공급될 때 턴 온 상태가 되고, 로직 하이의 스캔신호들(init, scan[n], em)이 공급될 때 턴 오프 상태가 된다. 따라서, 제2실시예에 따른 서브 픽셀의 동작 순서는 설명의 중복을 피하기 위해 도 10 및 도 11을 참조하여 간략히 설명한다.
[초기화구간]
먼저, 제2 및 제3스캔배선(SCAN[n], EM)에는 로직 하이의 제2 및 제3스캔신호(scan[n], em)가 공급되고, 제1스캔배선(INIT)에는 로직 로우의 제1스캔신호(init)가 공급된다. 따라서, 제3 내지 제6트랜지스터(S3, S4, S5, S6)는 제2 및 제3스캔신호(scan[n], em)에 의해 턴 오프 상태가 된다. 반면, 제1트랜지스터(S1) 는 로직 로우의 제1스캔신호(init)에 의해 턴 온 상태가 된다. 이와 같이, 제1 및 제2트랜지스터(S1, S2)가 턴온 되면 구동트랜지스터(T1)의 게이트 소오스 간의 전압(VGS)과 커패시터(CST)에는 "VDD - VOLED" 전압이 저장 또는 충전된다.
[문턱전압 감지 및 프로그래밍구간]
다음, 제1 및 제3스캔배선(INIT, EM)에는 로직 하이의 제1 및 제3스캔신호(init, em)가 공급되고, 제2스캔배선(SCAN[n])에는 로직 로우의 제2스캔신호(scan[n])가 공급된다. 따라서, 제1, 제2, 제5 및 제6트랜지스터(S1, S2, S5, S6)는 제1 및 제3스캔신호(init, em)에 의해 턴 오프 상태가 된다. 반면, 제3트랜지스터(S3)는 제2스캔신호(scan[n])에 따라 턴온 상태가 된다. 이와 같이, 제3트랜지스터(S3)가 턴 온되면 구동트랜지스터(T1)의 게이트 소오스 전압(VGS)은 "VDD - VOLED"에서 구동트랜지스터(T1)의 문턱전압(VTH)으로 감소한다. 그리고 제4트랜지스터(S4)가 턴 온되면 커패시터(CST)의 타측 단자에는 데이터전압(VDATA)이 공급되어 커패시터(CST)에는 "VTH + VOLED - VDATA"전압이 저장 또는 충전된다.
[발광구간]
다음, 제1 및 제2스캔배선(INIT, SCAN[n])에는 로직 하이의 제1 및 제2스캔신호(init, scan[n])가 공급되고, 제3스캔배선(EM)에는 로직 로우의 제3스캔신호(em)가 공급된다. 따라서, 제1, 제2, 제3 및 제4트랜지스터(S1, S2, S3, S4)는 제1 및 제2스캔신호(init, scan[n])에 의해 턴 오프 상태가 된다. 반면, 제5트랜지 스터(S5)는 제3스캔신호(em)에 따라 턴 온 상태가 된다. 이와 같이, 제5트랜지스터(S5)가 턴 온되면 커패시터(CST)에 저장된 구동트랜지스터(T1)의 문턱전압(VTH)은 "(VREF - VDATA) + VTH"로 변경된다. 그리고 구동트랜지스터(T1)는 커패시터(CST)에 저장된 "(VREF - VDATA) + VTH"의 전압에 따라 구동하게 되므로 유기 발광다이오드(D)는 제6트랜지스터(S6)와 구동트랜지스터(T1)를 통해 공급된 전류에 대응하여 발광을 하게 된다. 여기서, 레퍼런스전압(VREF)은 제1실시예와 다를 수 있다.
서브 픽셀이 위와 같은 순서로 동작을 할 때, 유기 발광다이오드(D)를 구동하는 전류(IOLED)는 앞서 설명한 수학식 1 및 수학식 2와 같다.
앞서 설명한 본 발명의 제2실시예에 따른 서브 픽셀은 초기화구간, 문턱전압 감지 및 프로그래밍구간, 발광구간을 매 프레임마다 반복하여 초기 또는 구동하는 중에 발생하는 구동트랜지스터(T1)의 문턱전압(VTH)의 편차와 변화를 보상하여 표시품질을 개선하고, 수명을 증가시킬 수 있게 된다.
한편, 본 발명의 제2실시예에 따른 서브 픽셀은 도 12에 도시된 바와 같이 변형될 수도 있다.
도 12는 본 발명의 제2실시예의 변형된 실시예에 따른 서브 픽셀의 회로 구성도이다.
도 12를 참조하면, 하나의 서브 픽셀은 제1트랜지스터(S1), 제2트랜지스터(S2), 제3트랜지스터(S3), 제4트랜지스터(S4), 제5트랜지스터(S5), 제6트랜지스 터(S6), 구동트랜지스터(T1), 커패시터(CST) 및 유기 발광다이오드(D)를 포함한다.
변형된 실시예에 따른 서브 픽셀의 경우, 유기 발광다이오드(D)는 제1전원배선(VDD)에 애노드가 연결되고 구동트랜지스터(T1)의 제1단자에 캐소드가 연결된다. 변형된 실시예에 따른 서브 픽셀 또한 앞서 설명한 제2실시예에 따른 서브 픽셀과 구성이 유사함은 물론 동작 예도 유사하므로 이에 대한 설명은 생략한다.
이상 본 발명은 초기 구동시 구동트랜지스터의 문턱전압 편차에 의해 패널에 발생하는 얼룩 무늬를 개선하여 표시품질을 향상시킬 수 있는 효과가 있다. 또한, 본 발명은 구동중 발생하는 구동트랜지스터 및 유기 발광다이오드의 문턱전압 변화를 보상하여 일정한 전류를 출력하게 됨으로써 소자의 수명을 증가시킬 수 있는 효과가 있다. 또한, 본 발명은 구동중 발생하는 유기 발광다이오드의 문턱전압 변화를 보상할 수 있으므로 소자의 수명을 증가시킬 수 있는 효과가 있다. 또한, 본 발명은 전원배선의 전류를 균일하게 유지하여 전류저항 드랍(IR drop)을 방지할 수 있는 효과가 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술 분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 한다. 아울러, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어진 다. 또한, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
도 1은 본 발명의 제1실시예에 따른 유기전계발광표시장치의 개략적인 블록도.
도 2는 본 발명의 제1실시예에 따른 서브 픽셀의 회로 구성도.
도 3은 도 2에 도시된 서브 픽셀에 공급되는 파형도.
도 4 내지 도 8은 본 발명의 제1실시예에 따른 서브 픽셀의 동작을 설명하기 위한 도면.
도 9는 본 발명의 제1실시예의 변형된 실시예에 따른 서브 픽셀의 회로 구성도.
도 10은 본 발명의 제2실시예에 따른 서브 픽셀의 회로 구성도.
도 11은 도 10에 도시된 서브 픽셀에 공급되는 파형도.
도 12는 본 발명의 제2실시예의 변형된 실시예에 따른 서브 픽셀의 회로 구성도.
<도면의 주요 부분에 관한 부호의 설명>
INIT: 제1스캔배선 SCAN[n]: 제2스캔배선
EM: 제3스캔배선 VREF: 레퍼런스배선
S1: 제1트랜지스터 S2: 제2트랜지스터
S3: 제3트랜지스터 S4: 제4트랜지스터
S5: 제5트랜지스터 S6: 제6트랜지스터
T1: 구동트랜지스터 D: 유기 발광다이오드

Claims (16)

  1. 제1스캔신호에 따라 턴온 되어 고 전위의 전원을 구동트랜지스터의 게이트 단자와 커패시터의 일측 단자에 공급하고 상기 구동트랜지스터의 게이트 단자에 저장된 전압을 초기화하는 제1트랜지스터;
    상기 제1스캔신호에 따라 턴온 되어 상기 커패시터의 타측 단자와 상기 구동트랜지스터의 제2단자를 연결하는 제2트랜지스터;
    제2스캔신호에 따라 턴온 되어 상기 구동트랜지스터의 게이트 단자와 제1단자를 연결하고 상기 구동트랜지스터의 문턱전압을 설정하는 제3트랜지스터;
    상기 제2스캔신호에 따라 턴온 되어 상기 커패시터의 타측 단자에 데이터전압을 공급하는 제4트랜지스터;
    제3스캔신호에 따라 턴온 되어 상기 커패시터의 타측 단자에 레퍼런스전압을 공급하는 제5트랜지스터; 및
    상기 제3스캔신호에 따라 턴온 되어 제1단자로 공급된 상기 고 전위의 전원을 제2단자로 전달하는 제6트랜지스터를 포함하는 유기전계발광표시장치.
  2. 제1항에 있어서,
    상기 제1트랜지스터는 상기 제1스캔신호가 공급되는 제1스캔배선에 게이트 단자가 연결되고 상기 고 전위의 전원이 공급되는 제1전원배선에 제1단자가 연결되며 상기 커패시터의 일측 단자에 제2단자가 연결되고,
    상기 제2트랜지스터는 상기 제1스캔배선에 게이트 단자가 연결되고 상기 구동트랜지스터의 제2단자에 제1단자가 연결되며 상기 커패시터의 타측 단자에 제2단자가 연결되고,
    상기 제3트랜지스터는 상기 제2스캔신호가 공급되는 제2스캔배선에 게이트 단자가 연결되고 상기 구동트랜지스터의 제1단자에 제1단자가 연결되며 상기 구동트랜지스터의 게이트 단자에 제2단자가 연결되고,
    상기 제4트랜지스터는 상기 제2스캔배선에 게이트 단자가 연결되고 상기 데이터전압이 공급되는 데이터배선에 제1단자가 연결되며 상기 커패시터의 타측 단자에 제2단자가 연결되고,
    상기 제5트랜지스터는 상기 제3스캔신호가 공급되는 제3스캔배선에 게이트 단자가 연결되고 상기 레퍼런스전압이 공급되는 레퍼런스배선에 제1단자가 연결되며 상기 커패시터의 타측 단자에 제2단자가 연결되고,
    상기 제6트랜지스터는 상기 제3스캔배선에 게이트 단자가 연결되고 상기 제1전원배선에 제1단자가 연결되며 상기 구동트랜지스터의 제1단자에 제2단자가 연결되는 것을 특징으로 하는 유기전계발광표시장치.
  3. 제2항에 있어서,
    상기 유기 발광다이오드는,
    상기 구동트랜지스터의 제2단자에 애노드가 연결되고 저 전위의 전원이 공급되는 제2전원배선에 캐소드가 연결된 것을 특징으로 하는 유기전계발광표시장치.
  4. 제3항에 있어서,
    상기 제2트랜지스터가 턴온 되면 상기 구동트랜지스터의 게이트 소오스 간의 전압(VGS)과 상기 커패시터(CST)에는 하기 수식에 대응되는 전압이 저장되며,
    VDD - VOLED,
    상기 VDD는 고 전위의 전원이고, 상기 VOLED는 상기 유기 발광다이오드의 문턱전압인 것을 특징으로 하는 유기전계발광표시장치.
  5. 제2항에 있어서,
    상기 유기 발광다이오드는,
    상기 제1전원배선에 애노드가 연결되고 상기 제6트랜지스터의 제1단자에 캐소드가 연결된 것을 특징으로 하는 유기전계발광표시장치.
  6. 제1스캔신호에 따라 턴온 되어 고 전위의 전원을 구동트랜지스터의 게이트 단자와 커패시터의 일측 단자에 공급하고 상기 구동트랜지스터의 게이트 단자에 저장된 전압을 초기화하는 제1트랜지스터;
    상기 제1스캔신호에 따라 턴온 되어 상기 커패시터의 타측 단자와 상기 구동트랜지스터의 제2단자를 연결하는 제2트랜지스터;
    제2스캔신호에 따라 턴온 되어 상기 구동트랜지스터의 게이트 단자와 제2단 자를 연결하고 상기 구동트랜지스터의 문턱전압을 설정하는 제3트랜지스터;
    상기 제2스캔신호에 따라 턴온 되어 상기 커패시터의 일측 단자에 데이터전압을 공급하는 제4트랜지스터;
    제3스캔신호에 따라 턴온 되어 상기 커패시터의 일측 단자에 레퍼런스전압을 공급하는 제5트랜지스터; 및
    상기 제3스캔신호에 따라 턴온 되어 제1단자에 공급된 상기 고 전위의 전원을 제2단자로 전달하는 제6트랜지스터를 포함하는 유기전계발광표시장치.
  7. 제6항에 있어서,
    상기 제1트랜지스터는 상기 제1스캔신호가 공급되는 제1스캔배선에 게이트 단자가 연결되고 상기 고 전위의 전원이 공급되는 제1전원배선에 제1단자가 연결되며 상기 커패시터의 일측 단자에 제2단자가 연결되고,
    상기 제2트랜지스터는 상기 제1스캔배선에 게이트 단자가 연결되고 상기 제6트랜지스터의 제2단자에 제1단자가 연결되고 상기 커패시터의 타측 단자에 제2단자가 연결되고,
    상기 제3트랜지스터는 상기 제2스캔신호가 공급되는 제2스캔배선에 게이트 단자가 연결되고 상기 구동트랜지스터의 제2단자에 제1단자가 연결되며 상기 구동트랜지스터의 게이트 단자에 제2단자가 연결되고,
    상기 제4트랜지스터는 상기 제2스캔배선에 게이트 단자가 연결되고 상기 데이터전압이 공급되는 데이터배선에 제1단자가 연결되며 상기 커패시터의 일측 단자 에 제2단자가 연결되고,
    상기 제5트랜지스터는 상기 제3스캔신호가 공급되는 제3스캔배선에 게이트 단자가 연결되고 상기 레퍼런스전압이 공급되는 레퍼런스배선에 제1단자가 연결되며 상기 커패시터의 일측 단자에 제2단자가 연결되고,
    상기 제6트랜지스터는 상기 제3스캔배선에 게이트 단자가 연결되고 상기 구동트랜지스터의 제2단자에 제1단자가 연결되며 상기 제2트랜지스터의 제1단자에 제2단자가 연결되는 것을 특징으로 하는 유기전계발광표시장치.
  8. 제7항에 있어서,
    상기 유기 발광다이오드는,
    상기 제6트랜지스터의 제2단자에 애노드가 연결되고 저 전위의 전원이 공급되는 제2전원배선에 캐소드가 연결된 것을 특징으로 하는 유기전계발광표시장치.
  9. 제8항에 있어서,
    상기 제2트랜지스터가 턴온 되면 상기 구동트랜지스터의 게이트 소오스 간의 전압(VGS)과 상기 커패시터(CST)에는 하기 수식에 대응되는 전압이 저장되며,
    VDD - VOLED,
    상기 VDD는 고 전위의 전원이고, 상기 VOLED는 상기 유기 발광다이오드의 문턱전압인 것을 특징으로 하는 유기전계발광표시장치.
  10. 제7항에 있어서,
    상기 유기 발광다이오드는,
    상기 제1전원배선에 애노드가 연결되고 상기 구동트랜지스터의 제1단자에 캐소드가 연결된 것을 특징으로 하는 유기전계발광표시장치.
  11. 제1항 또는 제6항에 있어서,
    상기 제4트랜지스터가 턴온 되면, 상기 커패시터(CST)에는 하기 수식에 대응되는 전압이 저장되며,
    VTH + VOLED - VDATA,
    상기 VTH는 상기 구동트랜지스터의 문턱전압이고, 상기 VOLED는 상기 유기 발광다이오드의 문턱전압이며, 상기 VDATA는 상기 데이터전압인 것을 특징으로 하는 유기전계발광표시장치.
  12. 제1항 또는 제6항에 있어서,
    상기 제5트랜지스터가 턴온 되면, 상기 커패시터(CST)에는 하기 수식에 대응되는 전압이 저장되며,
    (VREF - VDATA) + VTH,
    상기 VREF는 상기 레퍼런스전압이고, 상기 VDATA는 상기 데이터전압이며, 상기 VTH는 상기 구동트랜지스터의 문턱전압인 것을 특징으로 하는 유기전계발광표시장치.
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
KR1020090092453A 2009-09-29 2009-09-29 유기전계발광표시장치 KR101570541B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090092453A KR101570541B1 (ko) 2009-09-29 2009-09-29 유기전계발광표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090092453A KR101570541B1 (ko) 2009-09-29 2009-09-29 유기전계발광표시장치

Publications (2)

Publication Number Publication Date
KR20110034947A KR20110034947A (ko) 2011-04-06
KR101570541B1 true KR101570541B1 (ko) 2015-11-19

Family

ID=44043359

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090092453A KR101570541B1 (ko) 2009-09-29 2009-09-29 유기전계발광표시장치

Country Status (1)

Country Link
KR (1) KR101570541B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130070930A (ko) * 2011-12-20 2013-06-28 에스케이하이닉스 주식회사 3차원 불휘발성 메모리 소자와, 이를 포함하는 메모리 시스템과, 그 제조방법
KR101978781B1 (ko) * 2012-09-28 2019-05-15 엘지디스플레이 주식회사 표시장치
CN105427795A (zh) * 2016-01-11 2016-03-23 京东方科技集团股份有限公司 像素驱动电路、方法、像素结构及显示器件

Also Published As

Publication number Publication date
KR20110034947A (ko) 2011-04-06

Similar Documents

Publication Publication Date Title
CN107424563B (zh) 有机发光二极管显示装置
CN113129818B (zh) 电致发光显示装置
CN113066428B (zh) 电致发光显示装置
CN109872692B (zh) 像素电路及其驱动方法、显示装置
KR101481676B1 (ko) 발광표시장치
KR101756665B1 (ko) 유기발광다이오드 표시장치 및 그 구동방법
KR20140080243A (ko) 유기 발광 디스플레이 장치의 구동 방법
JPWO2008108024A1 (ja) 表示装置およびその駆動方法
KR20150064543A (ko) 유기전계발광 표시장치와 그 구동방법
WO2019064487A1 (ja) 表示装置およびその駆動方法
CN111326100A (zh) 电致发光显示装置
CN108269536B (zh) 有机发光显示面板和包括该显示面板的有机发光显示装置
CN113066426A (zh) 电致发光显示装置
JP2009008799A (ja) 表示装置およびその駆動方法
CN112785975B (zh) 发光显示装置及其驱动方法
KR20170110211A (ko) 화소 및 유기 발광 표시 장치
KR20210058233A (ko) 표시 장치
KR20120052638A (ko) 유기발광다이오드 표시장치
CN114648948A (zh) 显示装置
KR20200011165A (ko) 픽셀 회로와 이를 이용한 전계 발광 표시장치
KR101570541B1 (ko) 유기전계발광표시장치
KR101962810B1 (ko) 유기 발광 표시 장치
US7502002B2 (en) Pixel circuit, electro-optical device, and electronic apparatus
KR102189556B1 (ko) 유기발광표시장치
KR20210085077A (ko) 게이트 구동회로 및 이를 이용한 전계 발광 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20181015

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20191015

Year of fee payment: 5