KR101962810B1 - 유기 발광 표시 장치 - Google Patents

유기 발광 표시 장치 Download PDF

Info

Publication number
KR101962810B1
KR101962810B1 KR1020120135624A KR20120135624A KR101962810B1 KR 101962810 B1 KR101962810 B1 KR 101962810B1 KR 1020120135624 A KR1020120135624 A KR 1020120135624A KR 20120135624 A KR20120135624 A KR 20120135624A KR 101962810 B1 KR101962810 B1 KR 101962810B1
Authority
KR
South Korea
Prior art keywords
gate
data
voltage
line
pixel
Prior art date
Application number
KR1020120135624A
Other languages
English (en)
Other versions
KR20140067848A (ko
Inventor
한인효
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020120135624A priority Critical patent/KR101962810B1/ko
Publication of KR20140067848A publication Critical patent/KR20140067848A/ko
Application granted granted Critical
Publication of KR101962810B1 publication Critical patent/KR101962810B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0413—Details of dummy pixels or dummy lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements

Abstract

본 발명은 구동 트랜지스터의 문턱 전압 편차를 보상하면서 화소의 개구율을 증가시킴과 동시에 게이트 라인의 개수를 감소시킬 수 있는 유기 발광 표시 장치에 관한 것으로, 본 발명에 따른 유기 발광 표시 장치는 제 1 게이트 신호에 따라 데이터 라인으로부터 공급되는 데이터 전압과 제 2 게이트 라인에 공급되는 제 2 게이트 신호에 의해 더미 라인으로부터 공급되는 기준 전압에 의해 결정되는 데이터 전류를 구동 전원 라인으로부터 공급받아 발광하는 복수의 화소를 포함하는 표시 패널; 및 상기 데이터 전압을 상기 데이터 라인에 공급하고, 상기 기준 전압을 상기 더미 라인에 공급함과 아울러 상기 제 1 및 제 2 게이트 신호를 상기 화소에 공급하는 패널 구동부를 포함하며, 상기 데이터 라인의 길이 방향을 따라 상하로 인접한 적어도 2개의 화소는 상기 구동 전원 라인과 상기 제 2 게이트 신호를 공유하는 것을 특징으로 한다.

Description

유기 발광 표시 장치{ORGANIC LIGHT EMITTING DISPLAY DEVICE}
본 발명은 유기 발광 표시 장치에 관한 것이다.
최근, 평판 표시 장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 액정 표시 장치, 플라즈마 표시 장치, 유기 발광 표시 장치 등의 평판 표시 장치가 상용화되고 있다. 이러한, 평판 표시 장치 중에서 유기 발광 표시 장치는 고속의 응답속도를 가지며, 소비 전력이 낮고, 자체 발광이므로 시야각에 문제가 없어 차세대 평판 표시 장치로 주목받고 있다.
일반적인 유기 발광 표시 장치는 복수의 데이터 라인과 복수의 게이트 라인의 교차에 의해 정의되는 화소 영역에 형성된 복수의 화소를 포함하는 표시 패널, 및 각 화소를 발광시키는 패널 구동부를 포함하여 구성된다.
상기 표시 패널의 각 화소는, 도 1에 도시된 바와 같이, 스위칭 트랜지스터(ST), 구동 트랜지스터(DT), 커패시터(Cst), 및 발광 소자(OLED)를 구비한다.
스위칭 트랜지스터(ST)는 게이트 라인(G)에 공급되는 게이트 신호(GS)에 따라 스위칭되어 데이터 라인(D)에 공급되는 데이터 전압(Vdata)을 구동 트랜지스터(DT)에 공급한다.
구동 트랜지스터(DT)는 스위칭 트랜지스터(ST)로부터 공급되는 데이터 전압(Vdata)에 따라 스위칭되어 구동 전원(VDD) 라인으로부터 발광 소자(OLED)로 흐르는 데이터 전류(Ioled)를 제어한다.
커패시터(Cst)는 구동 트랜지스터(DT)의 게이트 단자와 소스 단자 사이에 접속되어 구동 트랜지스터(DT)의 게이트 단자에 공급되는 데이터 전압(Vdata)에 대응되는 전압을 저장하고, 저장된 전압으로 구동 트랜지스터(DT)를 턴-온시킨다.
발광 소자(OLED)는 구동 트랜지스터(DT)의 소스 단자와 캐소드 전원(VSS) 사이에 전기적으로 접속되어 구동 트랜지스터(DT)로부터 공급되는 데이터 전류(Ioled)에 의해 발광한다.
이러한 일반적인 유기 발광 표시 장치의 각 화소는 데이터 전압(Vdata)에 따른 구동 트랜지스터(DT)를 이용하여 구동 전원(VDD) 라인으로부터 발광 소자(OLED)로 흐르는 데이터 전류(Ioled)의 크기를 제어하여 발광 소자(OLED)를 발광시킴으로써 소정의 영상을 표시하게 된다.
그러나, 일반적인 유기 발광 표시 장치에서는 박막 트랜지스터의 제조 공정의 불균일성에 따라 구동 트랜지스터(DT)의 문턱 전압(Vth)/이동도 특성이 유기 발광 표시 패널의 위치에 따라 다르게 나타나는 문제점이 있다. 이에 따라, 일반적인 유기 발광 표시 장치에서는 각 화소의 구동 트랜지스터(DT)에 동일한 데이터 전압(Vdata)을 인가하더라도 발광 소자(OLED)에 흐르는 전류의 편차로 인해 균일한 화질을 구현할 수 없다는 문제점이 있다.
본 발명은 전술한 문제점을 해결하고자 안출된 것으로, 구동 트랜지스터의 문턱 전압 편차를 보상할 수 있는 유기 발광 표시 장치를 제공하는 것을 기술적 과제로 한다.
또한, 본 발명은 구동 트랜지스터의 문턱 전압 편차를 보상하면서 화소의 개구율을 증가시킴과 동시에 게이트 라인의 개수를 감소시킬 수 있는 유기 발광 표시 장치를 제공하는 것을 기술적 과제로 한다.
전술한 기술적 과제를 달성하기 위한 본 발명에 따른 유기 발광 표시 장치는 제 1 게이트 신호에 따라 데이터 라인으로부터 공급되는 데이터 전압과 제 2 게이트 라인에 공급되는 제 2 게이트 신호에 의해 더미 라인으로부터 공급되는 기준 전압에 의해 결정되는 데이터 전류를 구동 전원 라인으로부터 공급받아 발광하는 복수의 화소를 포함하는 표시 패널; 및 상기 데이터 전압을 상기 데이터 라인에 공급하고, 상기 기준 전압을 상기 더미 라인에 공급함과 아울러 상기 제 1 및 제 2 게이트 신호를 상기 화소에 공급하는 패널 구동부를 포함하며, 상기 데이터 라인의 길이 방향을 따라 상하로 인접한 적어도 2개의 화소는 상기 구동 전원 라인과 상기 제 2 게이트 신호를 공유하는 것을 특징으로 한다.
상기 과제의 해결 수단에 의하면, 본 발명에 따른 유기 발광 표시 장치는 다음과 같은 효과가 있다.
첫째, 각 화소로부터 검출된 구동 트랜지스터의 문턱 전압/이동도를 데이터에 반영함으로써 각 화소의 구동 트랜지스터의 문턱 전압/이동도 편차를 주기적 또는 실시간으로 보상하여 휘도의 균일도를 향상시킬 수 있다.
둘째, 상하로 인접한 적어도 2개의 화소가 하나의 구동 전원 라인과 제 2 게이트 라인을 공유함으로써 각 화소의 개구율이 증가되고 게이트 라인의 개수가 저감될 수 있다.
도 1은 일반적인 유기 발광 표시 장치의 화소 구조를 설명하기 위한 회로도이다.
도 2는 본 발명의 제 1 실시 예에 따른 유기 발광 표시 장치를 설명하기 위한 도면이다.
도 3은 도 2에 도시된 화소 구조를 설명하기 위한 회로도이다.
도 4는 도 2에 도시된 컬럼(column) 구동부를 설명하기 위한 도면이다.
도 5는 도 2에 도시된 타이밍 제어부를 설명하기 위한 도면이다.
도 6은 본 발명의 제 1 실시 예에 따른 유기 발광 표시 장치의 표시 모드시 구동 파형을 나타내는 파형도이다.
도 7은 본 발명의 제 1 실시 예에 따른 유기 발광 표시 장치의 검출 모드시 구동 파형을 나타내는 파형도이다.
도 8은 본 발명의 제 2 실시 예에 따른 유기 발광 표시 장치를 설명하기 위한 도면이다.
도 9는 도 8에 도시된 화소 공유 구조를 설명하기 위한 회로도이다.
도 10은 본 발명의 제 2 실시 예에 따른 유기 발광 표시 장치의 표시 모드시 구동 파형을 나타내는 파형도이다.
도 11은 본 발명의 제 2 실시 예에 따른 유기 발광 표시 장치의 검출 모드시 구동 파형을 나타내는 파형도이다.
도 12는 본 발명의 제 3 실시 예에 따른 유기 발광 표시 장치의 화소 공유 구조를 설명하기 위한 도면이다.
도 13은 본 발명의 제 4 실시 예에 따른 유기 발광 표시 장치의 화소 공유 구조를 설명하기 위한 도면이다.
도 14는 본 발명의 제 4 실시 예에 따른 유기 발광 표시 장치의 검출 모드시 구동 파형을 나타내는 파형도이다.
도 15는 본 발명의 제 5 실시 예에 따른 유기 발광 표시 장치의 화소 공유 구조를 설명하기 위한 도면이다.
도 16은 본 발명의 제 5 실시 예에 따른 유기 발광 표시 장치의 표시 모드시 구동 파형을 나타내는 파형도이다.
도 17은 본 발명의 제 5 실시 예에 따른 유기 발광 표시 장치의 검출 모드시 구동 파형을 나타내는 파형도이다.
도 18은 본 발명의 제 6 실시 예에 따른 유기 발광 표시 장치의 화소 공유 구조를 설명하기 위한 도면이다.
도 19는 본 발명의 제 6 실시 예에 따른 유기 발광 표시 장치의 표시 모드시 구동 파형을 나타내는 파형도이다.
도 20은 본 발명의 제 6 실시 예에 따른 유기 발광 표시 장치의 검출 모드시 구동 파형을 나타내는 파형도이다.
본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다.
한편, 본 명세서에서 서술되는 용어의 의미는 다음과 같이 이해되어야 할 것이다.
단수의 표현은 문맥상 명백하게 다르게 정의하지 않는 한 복수의 표현을 포함하는 것으로 이해되어야 하고, "제 1", "제 2" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위한 것으로, 이들 용어들에 의해 권리범위가 한정되어서는 아니 된다.
"포함하다" 또는 "가지다" 등의 용어는 하나 또는 그 이상의 다른 특징이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
"적어도 하나"의 용어는 하나 이상의 관련 항목으로부터 제시 가능한 모든 조합을 포함하는 것으로 이해되어야 한다. 예를 들어, "제 1 항목, 제 2 항목 및 제 3 항목 중에서 적어도 하나"의 의미는 제 1 항목, 제 2 항목 또는 제 3 항목 각각 뿐만 아니라 제 1 항목, 제 2 항목 및 제 3 항목 중에서 2개 이상으로부터 제시될 수 있는 모든 항목의 조합을 의미한다.
이하에서는 본 발명에 따른 유기 발광 표시 장치의 바람직한 실시 예들을 첨부된 도면을 참조하여 상세히 설명한다.
도 2는 본 발명의 제 1 실시 예에 따른 유기 발광 표시 장치를 설명하기 위한 도면이고, 도 3은 도 2에 도시된 화소 구조를 설명하기 위한 회로도이다.
도 2 및 도 3을 참조하면, 본 발명의 제 1 실시 예에 따른 유기 발광 표시 장치는 표시 패널(110), 및 패널 구동부(120)를 포함하여 구성된다.
상기 표시 패널(110)은 서로 교차하는 복수의 게이트 라인 그룹(G1 내지 Gm)과 복수의 데이터 라인(D1 내지 Di), 복수의 데이터 라인(D1 내지 Di)에 나란한 복수의 더미 라인(M1 내지 Mn), 및 복수의 게이트 라인 그룹(G1 내지 Gm)에 나란한 복수의 구동 전원 라인(PL1 내지 PLm)에 의해 정의되는 화소 영역에 형성된 복수의 화소(P)를 포함한다.
상기 복수의 화소(P) 각각은 적색 화소, 녹색 화소, 청색 화소, 및 백색 화소 중 어느 하나로 이루어질 수 있다. 하나의 영상을 표시하는 하나의 단위 화소는 인접한 적색 화소, 녹색 화소, 및 청색 화소로 이루어지거나, 인접한 적색 화소, 녹색 화소, 청색 화소, 및 백색 화소로 이루어질 수 있다.
상기 복수의 게이트 라인 그룹(G1 내지 Gm) 각각은 표시 패널(110)의 제 1 방향, 즉 가로 방향을 따라 나란하게 형성된다. 이때, 복수의 게이트 라인 그룹(G1 내지 Gm) 각각은 인접한 제 1 및 제 2 게이트 라인(Ga, Gb)으로 이루어진다. 이러한, 각 게이트 라인 그룹(G1 내지 Gm)의 제 1 및 제 2 게이트 라인(Ga, Gb)에는 상기 패널 구동부(120)로부터 서로 다른 제 1 및 제 2 게이트 신호 각각이 개별적으로 공급된다.
상기 복수의 데이터 라인(D1 내지 Dn) 각각은 복수의 게이트 라인 그룹(G1 내지 Gm) 각각과 교차하도록 표시 패널(110)의 제 2 방향, 즉 세로 방향을 따라 나란하게 형성된다. 이러한 각 데이터 라인(D1 내지 Dn)에는 상기 패널 구동부(120)로부터 데이터 전압(Vdata)이 개별적으로 공급된다. 이때, 각 화소(P)에 공급될 데이터 전압(Vdata)은 해당 화소(P)의 구동 트랜지스터(DT)의 문턱 전압에 대응되는 보상 전압이 부가된 전압 레벨을 가지며, 상기 보상 전압에 대해서는 후술하기로 한다.
상기 복수의 더미 라인(D1 내지 Dn) 각각은 상기 복수의 데이터 라인(D1 내지 Dn) 각각과 나란하게 형성된다. 이러한 각 더미 라인(D1 내지 Dn)에는 상기 패널 구동부(120)로부터 기준 전압(Vref) 또는 프리차징 전압(Vpre)이 선택적으로 공급된다. 이때, 상기 기준 전압(Vref)은 각 화소(P)의 데이터 충전 기간 동안 각 더미 라인(D1 내지 Dn)에 공급되며, 상기 프리차징 전압(Vpre)은 각 화소(P)의 구동 트랜지스터(DT)의 문턱 전압/이동도를 검출하는 별도의 검출 기간 중 일부 기간 동안 더미 라인(D1 내지 Dn)에 공급된다. 이러한 프리차징 전압(Vpre)에 대해서는 후술하기로 한다.
상기 복수의 구동 전원 라인(PL1 내지 PLm) 각각은 복수의 게이트 라인 그룹(G1 내지 Gm) 각각과 나란하게 형성된다. 상기 각 구동 전원 라인(PL1 내지 PLm)에는 상기 패널 구동부(120)로부터 일정한 전압 레벨을 가지는 구동 전원(VDD)이 공급된다.
상기 복수의 화소(P) 각각은 화소 회로(PC), 및 발광 소자(OLED)를 포함한다.
상기 화소 회로(PC)는 제 1 스위칭 트랜지스터(ST1), 제 2 스위칭 트랜지스터(ST2), 상기 구동 트랜지스터(DT), 및 커패시터(Cst)를 포함하여 구성된다. 여기서, 상기 트랜지스터(ST1, ST2, DT)는 N형 박막 트랜지스터(TFT)로서 a-Si TFT, poly-Si TFT, Oxide TFT, Organic TFT 등이 될 수 있다.
상기 제 1 스위칭 트랜지스터(ST1)는 제 1 게이트 라인(Ga)에 접속된 게이트 전극, 인접한 데이터 라인(Di)에 접속된 제 1 전극, 및 구동 트랜지스터(DT)의 게이트 전극인 제 1 노드(n1)에 접속된 제 2 전극을 포함한다. 이러한 상기 제 1 스위칭 트랜지스터(ST1)는 상기 제 1 게이트 라인(Ga)에 공급되는 게이트 온 전압 레벨에 따라 상기 데이터 라인(Di)에 공급되는 데이터 전압(Vdata)을 제 1 노드(n1), 즉 구동 트랜지스터(DT)의 게이트 전극에 공급한다.
상기 제 2 스위칭 트랜지스터(ST2)는 제 2 게이트 라인(Gb)에 접속된 게이트 전극, 인접한 더미 라인(Mi)에 접속된 제 1 전극, 및 구동 트랜지스터(DT)의 드레인 전극인 제 2 노드(n2)에 접속된 제 2 전극을 포함한다. 이러한 상기 제 2 스위칭 트랜지스터(ST2)는 상기 제 2 게이트 라인(Gb)에 공급되는 게이트 온 전압 레벨에 따라 상기 더미 라인(Mi)에 공급되는 기준 전압(Vref)(또는 프리차징 전압(Vpre))을 제 2 노드(n2), 즉 구동 트랜지스터(DT)의 드레인 전극에 공급한다.
상기 커패시터(Cst)는 상기 구동 트랜지스터(DT)의 게이트 전극과 소스 전극, 즉 상기 제 1 및 제 2 노드(n1, n2) 간에 접속되는 제 1 및 제 2 전극을 포함한다. 이러한 커패시터(Cst)는 제 1 및 제 2 노드(n1, n2) 각각에 공급되는 전압의 차 전압을 충전한 후, 충전된 전압에 따라 상기 구동 트랜지스터(DT)를 스위칭시킨다.
상기 구동 트랜지스터(DT)는 상기 제 1 스위칭 트랜지스터(ST1)의 제 2 전극과 상기 커패시터(Cst)의 제 1 전극에 공통적으로 접속된 게이트 전극, 상기 제 2 스위칭 트랜지스터(ST2)의 제 1 전극과 상기 커패시터(Cst)의 제 2 전극 및 상기 발광 소자(OLED)에 공통적으로 접속된 소스 전극, 및 상기 구동 전원 라인(PLi)에 접속된 드레인 전극을 포함한다. 이러한 상기 구동 트랜지스터(DT)는상기 커패시터(Cst)의 전압에 의해 턴-온됨으로써 구동 전원 라인(PLi)으로부터 발광 소자(OLED)로 흐르는 전류 량을 제어한다.
상기 발광 소자(OLED)는 상기 화소 회로(PC), 즉 구동 트랜지스터(DT)로부터 공급되는 데이터 전류(Ioled)에 의해 발광하여 데이터 전류(Ioled)에 대응되는 휘도를 가지는 단색 광을 방출한다. 이를 위해, 상기 발광 소자(OLED)는 화소 회로(PC)의 제 2 노드(n2)에 접속된 애노드 전극(미도시), 애노드 전극 상에 형성된 유기층(미도시), 및 유기층 상에 형성되어 캐소드 전원(VSS)이 공급되는 캐소드 전극(미도시)을 포함한다. 이때, 유기층은 정공 수송층/유기 발광층/전자 수송층의 구조 또는 정공 주입층/정공 수송층/유기 발광층/전자 수송층/전자 주입층의 구조를 가지도록 형성될 수 있다. 나아가, 상기 유기층은 상기 유기 발광층의 발광 효율 및/또는 수명 등을 향상시키기 위한 기능층을 더 포함하여 이루어질 수 있다. 그리고, 상기 캐소드 전극은 복수의 화소(P) 각각에 개별적으로 형성되거나, 복수의 화소(P)에 공통적으로 접속되도록 형성될 수 있다.
상기 패널 구동부(120)는 컬럼(column) 구동부(122), 로우(row) 구동부(124), 및 타이밍 제어부(126)를 포함하여 구성된다.
상기 컬럼(column) 구동부(122)는 복수의 데이터 라인(D1 내지 Dn)에 연결되어 타이밍 제어부(126)의 모드 제어에 따라 표시 모드와 검출 모드로 동작한다. 이때, 상기 표시 모드는 각 화소(P)를 데이터 충전 기간 및 발광 기간으로 구동할 수 있다. 그리고, 상기 검출 모드는 각 화소(P)를 초기화 기간, 검출 전압 충전 기간, 및 전압 검출 기간으로 구동할 수 있다.
상기 표시 모드시, 상기 컬럼(column) 구동부(122)는 상기 각 화소(P)의 데이터 충전 기간마다 상기 기준 전압(Vref)을 상기 더미 라인(M1 내지 Mn)에 공급함과 동시에 상기 타이밍 제어부(126)로부터 공급되는 화소 데이터(DATA)를 데이터 전압(Vdata)으로 변환하여 해당 데이터 라인(D1 내지 Dn)에 공급한다.
상기 검출 모드시, 상기 컬럼(column) 구동부(122)는 별도의 검출 기간마다 프리차징 전압(Vpre)을 상기 더미 라인(M1 내지 Mn)에 공급함과 동시에 상기 타이밍 제어부(126)로부터 공급되는 검출용 화소 데이터(DATA)를 검출용 데이터 전압(Vdata)으로 변환하여 해당 데이터 라인(D1 내지 Dn)에 공급한 후, 상기 프리차징 전압(Vpre)과 상기 검출용 데이터 전압(Vdata)에 의해 각 화소(P)의 구동 트랜지스터(DT)에 흐르는 전류에 대응되는 전압이 각 더미 라인(M1 내지 Mn)에 충전되도록 상기 각 더미 라인(M1 내지 Mn)을 플로팅(floating)시킨 다음, 상기 각 더미 라인(M1 내지 Mn)에 충전된 전압을 검출하고, 검출된 전압을 각 화소(P)의 구동 트랜지스터(DT)의 문턱 전압/이동도에 대응되는 검출 데이터(Dsen)로 변환하여 타이밍 제어부(126)에 제공한다.
상기 로우(row) 구동부(124)는 복수의 게이트 라인 그룹(G1 내지 Gm)에 연결되어 타이밍 제어부(126)의 모드 제어에 따라 상기 표시 모드와 상기 검출 모드로 동작한다.
상기 표시 모드시, 상기 로우(row) 구동부(124)는 상기 타이밍 제어부(126)로부터 공급되는 게이트 제어 신호(GCS)에 따라 1 수평 기간마다 게이트 온 전압 레벨의 제 1 및 제 2 게이트 신호(GSa, GSb)를 생성하여 게이트 라인 그룹(G1 내지 Gm)에 순차적으로 공급한다. 이때, 상기 제 1 및 제 2 게이트 신호(GSa, GSb) 각각은 각 화소(P)의 데이터 충전 기간 동안 게이트 온 전압 레벨을 가지고, 각 화소(P)의 발광 기간 동안 게이트 오프 전압 레벨을 갖는다. 이러한 상기 게이트 구동부(124a)는 상기 게이트 제어 신호(GCS)에 따라 상기 게이트 라인 그룹(G1 내지 Gm) 각각에 순차적으로 공급될 상기 제 1 및 제 2 게이트 신호(GSa, GSb)를 순차적으로 출력하는 쉬프트 레지스터일 수 있다.
한편, 상기 게이트 구동부(124a)는 상기 제 1 및 제 2 게이트 신호(GSa, GSb)의 게이트 온 전압 레벨의 폭을 각각 상이하게 생성할 수도 있으며, 인접한 게이트 라인 그룹(G1 내지 Gm) 각각에 공급되는 상기 게이트 온 전압 레벨의 제 1 및 제 2 게이트 신호(GSa, GSb)가 적어도 1 수평 기간 동안 중첩되도록 생성할 수도 있다.
상기 검출 모드시, 상기 로우(row) 구동부(124)는, 도 5에 도시된 바와 같이, 각 화소(P)의 초기화 기간 및 검출 전압 충전 기간 각각마다 게이트 온 전압 레벨의 제 1 및 제 2 게이트 신호(GSa, GSb)를 생성하여 복수의 게이트 라인 그룹(G1 내지 Gm) 각각에 공급하고, 각 화소(P)의 전압 검출 기간마다 게이트 오프 전압 레벨의 제 1 게이트 신호(GSa)와 게이트 온 전압 레벨의 제 2 게이트 신호(GSb)를 생성하여 복수의 게이트 라인 그룹(G1 내지 Gm) 각각에 공급한다.
한편, 상기 로우(row) 구동부(124)는 집적 회로(IC) 형태로 형성되거나, 각 화소(P)의 트랜지스터 형성 공정과 함께 표시 패널(110)의 기판에 직접 형성되어 상기 제 1 내지 제 m 게이트 라인 그룹(G1 내지 Gm) 각각의 일측에 접속될 수 있다.
상기 로우(row) 구동부(124)는 복수의 구동 전원 라인(PL1 내지 PLm) 각각에 연결되어 외부의 전원 공급부(미도시)로부터 공급되는 구동 전원을 복수의 구동 전원 라인(PL1 내지 PLm) 각각으로 전달한다.
상기 타이밍 제어부(126)는 상기 컬럼(column) 구동부(122)와 상기 로우(row) 구동부(124) 각각을 상기 표시 모드로 동작시키고, 사용자의 설정 또는 설정된 구동 트랜지스터의 문턱 전압/이동도 검출 시점에서는 상기 컬럼(column) 구동부(122)와 상기 로우(row) 구동부(124) 각각을 상기 검출 모드로 동작시킨다.
상기 검출 모드는 표시 패널(110)의 초기 구동시점, 표시 패널(110)의 장시간 구동 이후 종료시점, 또는 표시 패널(110)에 영상을 표시하는 프레임의 블랭크 기간에서 수행될 수 있다. 상기 표시 패널(110)의 초기 구동시점 또는 장시간 구동 이후 종료시점의 검출 모드에서, 상기 타이밍 제어부(126)는 한 프레임 동안 표시 패널(110)의 모든 화소(P)의 구동 트랜지스터(DT)의 문턱 전압/이동도를 검출한다. 상기 블랭크 기간의 검출 모드에서, 상기 타이밍 제어부(126)는 상기 블랭크 기간마다 1개의 수평 라인에 형성된 화소(P)의 구동 트랜지스터(DT)의 문턱 전압/이동도를 검출한다. 이러한 방식으로 상기 타이밍 제어부(126)는 복수 프레임의 블랭크 기간에 걸쳐 표시 패널(110)의 모든 화소(P)의 구동 트랜지스터(DT)의 문턱 전압/이동도를 검출한다.
상기 표시 모드시, 상기 타이밍 제어부(126)는 외부, 즉 시스템 본체(미도시) 또는 그래픽 카드(미도시)로부터 입력되는 타이밍 동기 신호(TSS)에 기초하여 1 수평 기간 단위로 상기 각 게이트 라인 그룹(G1 내지 Gm)에 접속된 각 화소(P)를 상기 데이터 충전 기간, 및 상기 발광 기간으로 구동시키기 위한 데이터 제어 신호(DCS) 및 게이트 제어 신호(GCS)를 생성하고, 이를 이용해 상기 컬럼(column) 구동부(122)와 상기 로우(row) 구동부(124) 각각의 구동을 표시 모드로 제어한다.
상기 검출 모드시, 상기 타이밍 제어부(126)는 상기 타이밍 동기 신호(TSS)에 기초하여 1 수평 기간 단위로 상기 각 게이트 라인 그룹(G1 내지 Gm)에 접속된 각 화소(P)의 구동 트랜지스터(DT)의 문턱 전압/이동도를 검출하기 위한 데이터 제어 신호(DCS) 및 게이트 제어 신호(GCS)를 생성하고, 이를 이용해 상기 컬럼(column) 구동부(122)와 상기 로우(row) 구동부(124) 각각의 구동을 검출 모드로 제어한다.
상기 타이밍 동기 신호(TSS)는 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 데이터 인에이블(DE), 클럭(DCLK) 등이 될 수 있다. 상기 게이트 제어 신호(GCS)는 게이트 스타트 신호, 및 복수의 클럭 신호 등으로 이루어질 수 있으며, 데이터 제어 신호(DCS)는 데이터 스타트 신호, 데이터 쉬프트 신호, 및 데이터 출력 신호 등으로 이루어질 수 있다.
상기 검출 모드시, 상기 타이밍 제어부(126)는 설정된 검출용 데이터를 생성하여 상기 컬럼(column) 구동부(122)에 공급한다.
상기 표시 모드시, 상기 타이밍 제어부(126)는 상기 검출 모드에 의해 상기 컬럼(column) 구동부(122)로부터 제공된 각 화소(P)의 검출 데이터(Dsen)에 기초하여 외부로부터 입력되는 입력 데이터(Idata)를 보정하여 화소 데이터(DATA)를 생성하고, 생성된 화소 데이터(DATA)를 상기 컬럼 구동부(122)에 공급한다. 이때, 상기 각 화소(P)에 공급될 화소 데이터(DATA)는 각 화소(P)의 구동 트랜지스터(DT)의 문턱 전압/이동도를 보상하기 위한 보상 전압이 반영된 전압 레벨을 갖는다.
상기 입력 데이터(Idata)는 하나의 단위 화소에 공급될 적색, 녹색, 및 청색의 입력 데이터로 이루어질 수 있다. 그리고, 상기 단위 화소가 적색 화소, 녹색 화소, 및 청색 화소로 이루어진 경우, 하나의 화소 데이터(DATA)는 적색, 녹색, 또는 청색의 데이터일 수 있다. 반면에, 상기 단위 화소가 적색 화소, 녹색 화소, 청색 화소 및 백색 화소로 이루어진 경우, 하나의 화소 데이터(DATA)는 적색, 녹색, 청색, 또는 백색의 데이터일 수 있다.
한편, 도 2에서는 상기 컬럼(column) 구동부(122)가 복수의 데이터 라인(D1 내지 Dn)의 일측에 접속되는 것으로 도시하였지만, 이에 한정되지 않고, 데이터 전압(Vdata)의 전압 강하를 최소화하기 위해 복수의 데이터 라인(D1 내지 Dn) 각각의 양측에 접속될 수 있다. 이와 마찬가지로, 상기 로우(row) 구동부(124) 역시 게이트 신호의 전압 강하 및 구동 전원(VDD)의 전압 강하를 최소화하기 위해, 복수의 게이트 라인 그룹(G1 내지 Gm)과 복수의 구동 전원 라인(PL1 내지 PLm) 각각의 양측에 접속될 수 있다.
도 4는 도 2에 도시된 컬럼(column) 구동부를 설명하기 위한 도면이다.
도 4를 도 2와 결부하면, 상기 컬럼(column) 구동부(122)는 데이터 전압 생성부(122a), 스위칭부(122b), 및 검출 데이터 생성부(122c)를 포함하여 구성된다.
상기 데이터 전압 생성부(122a)는 상기 표시 모드에 따른 데이터 제어 신호(DCS)에 따라 상기 타이밍 제어부(126)로부터 공급되는 화소 데이터(DATA)를 데이터 전압(Vdata)으로 변환하여 데이터 라인(Di)에 공급한다. 반면에, 상기 데이터 전압 생성부(122a)는 상기 검출 모드에 따른 데이터 제어 신호(DCS)에 따라 상기 타이밍 제어부(126)로부터 공급되는 검출용 화소 데이터(DATA)를 검출용 데이터 전압(Vdata)으로 변환하여 데이터 라인(Di)에 공급한다. 이를 위해, 상기 데이터 전압 생성부(122a)는 샘플링 신호를 생성하는 쉬프트 레지스터, 샘플링 신호에 따라 입력되는 상기 데이터(DATA)를 래치하는 래치부, 복수의 기준 감마 전압을 이용하여 복수의 계조 전압을 생성하는 계조 전압 생성부, 복수의 계조 전압 중에서 래치된 데이터(DATA)에 대응되는 계조 전압을 데이터 전압(Vdata)으로 선택하여 출력하는 디지털-아날로그 변환부, 및 상기 데이터 전압(Vdata)을 출력하는 출력부를 포함하여 구성될 수 있다.
상기 스위칭부(122b)는 상기 표시 모드에 따른 타이밍 제어부(126)의 제어에 따라 기준 전압(Vref)을 더미 라인(Mi)에 공급한다. 반면에, 상기 스위칭부(122b)는 상기 검출 모드에 따른 타이밍 제어부(126)의 제어에 따라 프리차징 전압(Vpre)을 더미 라인(Mi)에 공급한 다음, 더미 라인(Mi)을 플로팅시킨 후, 더미 라인(Mi)을 검출 데이터 생성부(122c)에 접속시킨다. 예를 들어, 상기 스위칭부(122b)는 디멀티플렉서로 이루어질 수 있다.
상기 검출 데이터 생성부(122c)는 상기 검출 모드시 상기 스위칭부(122b)의 스위칭에 의해 더미 라인(Mi)에 접속되면, 상기 더미 라인(Mi)에 충전된 전압을 검출하고, 검출된 전압(Vsen)에 대응되는 디지털 형태의 검출 데이터(Dsen)를 생성하여 타이밍 제어부(126)에 제공한다.
도 5는 도 2에 도시된 타이밍 제어부를 설명하기 위한 도면이다.
도 5를 도 2와 결부하면, 상기 타이밍 제어부(126)는 제어 신호 생성부(126a), 제 1 및 제 2 저장부(M1, M2), 및 데이터 처리부(126b)를 포함하여 구성된다.
상기 제어 신호 생성부(126a)는 외부로부터 입력되는 타이밍 동기 신호(TSS)에 기초하여 상기 표시 모드 또는 상기 검출 모드에 대응되는 데이터 제어 신호(DCS)와 게이트 제어 신호(GCS)를 생성하고, 상기 데이터 제어 신호(DCS)를 컬럼(column) 구동부(122)에 공급함과 동시에 상기 게이트 제어 신호(GCS)를 로우(row) 구동부(124)에 공급한다.
제 1 저장부(M1)에는 표시 패널(110)의 화소(P) 각각에 대한 보상 데이터(Cdata)가 화소 배치 구조에 대응되도록 맵핑되어 있다. 이러한 보상 데이터(Cdata)는 광학 휘도 측정 장치에 의한 광학 휘도 측정 방법에 의해 생성되는 것으로, 본 발명에 따른 표시 패널(110)의 각 화소(P)에 동일한 테스트 패턴을 표시하여 각 화소(P)의 휘도를 측정하고, 측정된 각 화소(P)의 휘도 값과 테스트 패턴에 따른 기준 휘도 값의 편차를 보상하기 위해 설정된 화소별 보상 값이 될 수 있다. 이때, 상기 제 1 저장부(M1)에 저장된 보상 데이터(Cdata)는 갱신되지 않는 것이 바람직하다.
제 2 저장부(M2)에는 전술한 본 발명의 검출 모드에 따라 상기 컬럼(column) 구동부(122)에 의해 검출된 화소(P) 각각에 대한 초기 검출 데이터(Dsen')가 화소 배치 구조에 대응되도록 맵핑되어 있다. 상기 초기 검출 데이터(Dsen')는 표시 패널(110)의 출하 시점 또는 초기 구동시점에 전술한 검출 모드의 수행을 통해 검출된 표시 패널(110)의 모든 화소(P)에 대한 구동 트랜지스터(DT)의 문턱 전압/이동도에 대응되는 전압 값이 될 수 있다.
상기 데이터 처리부(126b)는 전술한 바와 같은 검출 모드에 의해 상기 컬럼(column) 구동부(122)로부터 제공된 각 화소(P)의 검출 데이터(Dsen)와 제 2 저장부(M2)에 저장된 각 화소(P)의 초기 검출 데이터(Dsen')를 비교하여 그 편차가 기준 편차 범위 이내일 경우, 제 1 저장부(M1)에 저장된 각 화소의 보상 데이터(Cdata)에 기초하여 외부로부터 입력되는 입력 데이터(Idata)를 보정하여 화소 데이터(DATA)를 생성하고, 생성된 화소 데이터(DATA)를 상기 컬럼(column) 구동부(122)에 공급한다. 반면에, 상기 데이터 처리부(126b)는 각 화소(P)의 검출 데이터(Dsen)와 초기 검출 데이터(Dsen')의 편차가 기준 편차 범위를 초과할 경우, 각 화소(P)의 검출 데이터(Dsen)와 초기 검출 데이터(Dsen')의 편차와 각 화소의 보상 데이터(Cdata)에 기초하여 상기 입력 데이터(Idata)를 보정하여 화소 데이터(DATA)를 생성하고, 생성된 화소 데이터(DATA)를 상기 컬럼(column) 구동부(122)에 공급한다. 이와 같은, 상기 데이터 처리부(126b)는 상기 검출 데이터(Dsen)에 기초하여 각 화소(P)의 구동 트랜지스터(DT)의 문턱 전압/이동도 변화에 따른 전류 변화량을 추측하여 보상 값을 결정하고, 보상 값에 따라 입력 데이터(Idata)를 보정하여 화소 데이터(DATA)를 생성한다. 따라서, 각 화소(P)의 발광 소자(OLED)는 화소 데이터(DATA)에 따라 구동 트랜지스터(DT)의 문턱 전압/이동도의 변화가 보상된 데이터 전압(Vdata)에 의해 최초 입력 데이터(Idata)에 대응되는 휘도로 발광하게 된다.
도 6은 본 발명의 제 1 실시 예에 따른 유기 발광 표시 장치의 표시 모드시 구동 파형을 나타내는 파형도이다.
도 6을 도 2 및 도 4와 결부하여 도 4에 도시된 한 화소(P)에 대한 표시 모드의 동작을 설명하면 다음과 같다.
먼저, 전술한 타이밍 제어부(126)는 컬럼(column) 구동부(122)로부터 제공된 각 화소(P)의 검출 데이터(Dsen)에 기초하여 입력 데이터(Idata)를 보정하여 화소 데이터(DATA)를 생성한다. 그리고, 상기 타이밍 제어부(126)는 컬럼(column) 구동부(122)와 로우(row) 구동부(124) 각각의 구동 타이밍을 제어하여 상기 화소(P)를 데이터 충전 기간(t1) 및 발광 기간(t2)으로 구동한다.
상기 데이터 충전 기간(t1)에서는, 전술한 로우(row) 구동부(124)에 의해 게이트 온 전압 레벨의 제 1 및 제 2 게이트 신호(GSa, GSb)가 제 1 및 제 2 게이트 라인(Ga, Gb) 각각에 공급되고, 전술한 컬럼(column) 구동부(122)에 의해 화소 데이터(DATA)로부터 변환된 데이터 전압(Vdata)이 데이터 라인(Di)에 공급됨과 동시에 기준 전압(Vref)이 더미 라인(Mi)에 공급된다. 이에 따라, 각 화소(P)의 제 1 및 제 2 스위칭 트랜지스터(ST1, ST2) 각각이 상기 게이트 온 전압 레벨의 제 1 및 제 2 게이트 신호(GSa, GSb)에 의해 턴-온됨으로써 상기 제 1 노드(n1)에는 상기 데이터 전압(Vdata)이 공급되고, 제 2 노드(n2)의 전압은 상기 기준 전압(Vref)으로 초기화된다. 따라서, 제 1 노드(n1)와 제 2 노드(n2)에 접속된 커패시터(Cst)는 상기 데이터 전압(Vdata)과 상기 기준 전압(Vref)의 차 전압(Vdata-Vref)으로 충전된다.
이어서, 상기 발광 기간(t2)에서는, 상기 로우(row) 구동부(124)에 의해 게이트 오프 전압 레벨의 제 1 및 제 2 게이트 신호(GSa, GSb)가 제 1 및 제 2 게이트 라인(Ga, Gb) 각각에 공급된다. 이에 따라, 상기 발광 기간(t2)에서는 각 화소(P)의 제 1 및 제 2 스위칭 트랜지스터(ST1, ST2) 각각이 상기 게이트 오프 전압 레벨의 제 1 및 제 2 게이트 신호(GSa, GSb)에 의해 턴-오프됨으로써 구동 트랜지스터(DT)가 상기 커패시터(Cst)에 저장된 전압에 의해 턴-온된다. 따라서, 상기 턴-온된 구동 트랜지스터(DT)는, 하기의 수학식 1과 같이, 상기 데이터 전압(Vdata)과 상기 기준 전압(Vref)의 차 전압(Vdata-Vref)에 의해 결정되는 데이터 전류(Ioled)를 발광 소자(OLED)에 공급함으로써 발광 소자(OLED)가 구동 전원 라인(PL)으로부터 캐소드 전극으로 흐르는 데이터 전류(Ioled)에 비례하여 발광되도록 한다. 즉, 상기 발광 기간(t2)에서, 제 1 및 제 2 스위칭 트랜지스터(ST1, ST2)가 턴-오프되면, 구동 트랜지스터(DT)에 전류가 흐르고, 이 전류에 비례하여 발광 소자(OLED)가 발광을 시작하면서 제 2 노드(n2)의 전압 상승하게 되며, 커패시터(Cst)에 의해 제 2 노드(n2)의 전압 상승만큼 제 1 노드(n1)의 전압이 상승함으로써 커패시터(Cst)의 전압에 의해 구동 트랜지스터(DT)의 게이트-소스 전압(Vgs)이 지속적으로 유지되어 발광 소자(OLED)가 다음 데이터 충전 기간(t1)까지 발광을 지속하게 된다.
Figure 112012098335724-pat00001
상기 수학식 2에서, "k"는 비례 상수로서 구동 트랜지스터(DT)의 구조와 물리적 특성에 의해 결정되는 값으로, 구동 트랜지스터(DT)의 이동도(mobility) 및 구동 트랜지스터(DT)의 채널 폭(W)과 채널 길이(L)의 비인 "W/L" 등에 의해서 결정될 수 있다.
상기 수학식 1에서와 같이, 상기 발광 기간(t2) 동안 발광 소자(OLED)에 흐르는 데이터 전류(Ioled)는 구동 트랜지스터(DT)의 문턱 전압/이동도의 변화가 보상된 화소 데이터(DATA)로부터 변환된 데이터 전압(Vdata)에 의해 구동 트랜지스터(DT)의 문턱 전압(Vth)/이동도의 변화에 영향을 받지 않고, 단지 데이터 전압(Vdata)과 기준 전압(Vref)의 차이에 의해 결정되는 것을 알 수 있다.
따라서, 본 발명의 제 1 실시 예에 따른 유기 발광 표시 장치는 표시 모드시 화소(P)의 구동 트랜지스터(DT)의 문턱 전압/이동도에 대응되는 검출 데이터(Dsen)가 반영된 화소 데이터(DATA)에 따라 화소(P)를 구동함으로써 화소(P)의 구동 트랜지스터(DT)의 문턱 전압 편차를 주기적 또는 실시간으로 보상할 수 있다.
도 7은 본 발명의 제 1 실시 예에 따른 유기 발광 표시 장치의 검출 모드시 구동 파형을 나타내는 파형도이다.
도 7을 도 2 및 도 4와 결부하여 도 4에 도시된 한 화소(P)에 대한 검출 모드의 동작을 설명하면 다음과 같다.
먼저, 검출 모드시 전술한 타이밍 제어부(126)는 전술한 컬럼(column) 구동부(122)와 로우(row) 구동부(124) 각각의 구동 타이밍을 제어하여 상기 화소(P)를 초기화 기간(t1), 검출 전압 충전 기간(t2), 및 전압 검출 기간(t3)으로 구동한다.
상기 초기화 기간(t1)에서는, 상기 로우(row) 구동부(124)에 의해 게이트 온 전압 레벨의 제 1 및 제 2 게이트 신호(GSa, GSb)가 제 1 및 제 2 게이트 라인(Ga, Gb)에 공급되고, 상기 컬럼(column) 구동부(122)에 의해 검출용 화소 데이터(DATA)로부터 변환된 검출용 데이터 전압(Vdata)이 데이터 라인(Di)에 공급됨과 동시에 프리차징 전압(Vpre)이 더미 라인(Mi)에 공급된다. 이에 따라, 각 화소(P)의 제 1 및 제 2 스위칭 트랜지스터(ST1, ST2) 각각이 상기 게이트 온 전압 레벨의 제 1 및 제 2 게이트 신호(GSa, GSb)에 의해 턴-온됨으로써 상기 제 1 노드(n1)에는 상기 데이터 전압(Vdata)이 공급되고, 제 2 노드(n2)의 전압은 상기 프리차징 전압(Vpre)으로 초기화됨으로써 커패시터(Cst)에는 상기 데이터 전압(Vdata)과 상기 프리차징 전압(Vpre)의 차 전압(Vdata-Vpre)이 충전된다.
이어서, 상기 검출 전압 충전 기간(t2)에서는, 상기 로우(row) 구동부(124)에 따라 게이트 온 전압 레벨의 제 1 및 제 2 게이트 신호(GSa, GSb)가 제 1 및 제 2 게이트 라인(Ga, Gb)에 공급되고, 상기 컬럼(column) 구동부(122)의 구동에 의해 검출용 데이터 전압(Vdata)이 데이터 라인(Di)에 계속 공급됨과 동시에 상기 더미 라인(Mi)이 플로팅된다. 이에 따라, 상기 검출 전압 충전 기간(t2)에서는, 검출용 데이터 전압(Vdata)에 의해 구동 트랜지스터(DT)가 턴-온되고, 턴-온된 구동 트랜지스터(DT)에 흐르는 전류에 대응되는 전압이 플로팅 상태의 더미 라인(Mi)에 충전된다. 이때, 더미 라인(Mi)에는 구동 트랜지스터(DT)의 문턱 전압에 대응되는 전압이 충전된다.
이어서, 상기 전압 검출 기간(t3)에서는, 상기 로우(row) 구동부(124)에 의해 게이트 오프 전압 레벨의 제 1 게이트 신호(GSa)가 제 1 게이트 라인(Ga)에 공급됨과 동시에 게이트 온 전압 레벨의 제 2 게이트 신호(GSb)가 제 2 게이트 라인(Gb)에 공급되고, 플로팅된 더미 라인(Mi)이 컬럼(column) 구동부(122)에 다시 접속된다. 이에 따라, 상기 전압 검출 기간(t3) 동안, 상기 컬럼(column) 구동부(122)는 접속된 더미 라인(Mi)에 충전된 전압을 검출하고, 검출된 전압, 즉 구동 트랜지스터(DT)의 문턱 전압에 대응되는 전압을 검출 데이터(Dsen)로 변환하여 타이밍 제어부(126)에 제공한다.
한편, 타이밍 제어부(126)는 상기와 같은 검출 모드를 통해 각 화소(P)의 구동 트랜지스터(DT)의 문턱 전압을 검출한 후, 각 화소(P)의 구동 트랜지스터(DT)의 이동도를 검출하기 위한 검출 모드를 재수행할 수 있다. 이 경우, 타이밍 제어부(126)는 전술한 검출 모드를 동일하게 수행하되, 각 화소(P)의 제 1 스위칭 트랜지스터(ST1)가 상기 초기화 기간(t1) 동안에만 턴-온되고 검출용 데이터 전압(Vdata)이 상기 초기화 기간(t1) 동안에만 공급되도록 상기 컬럼(column) 구동부(122)와 상기 로우(row) 구동부(124) 각각을 제어한다. 이에 따라, 검출 모드의 재수행시, 상기 검출 전압 충전 기간(t2)에서는 제 1 스위칭 트랜지스터(ST1)의 턴-오프로 인해 구동 트랜지스터(DT)의 게이트-소스 전압이 모두 상승됨에 따라 커패시터(Cst)의 전압에 의해 구동 트랜지스터(DT)의 게이트-소스 전압이 유지되어 구동 트랜지스터(DT)의 흐르는 전류에 대응되는 전압, 즉 구동 트랜지스터(DT)의 이동도에 대응되는 전압이 플로팅된 더미 라인(Mi)에 충전된다. 그리고, 검출 모드의 재수행시, 상기 컬럼(column) 구동부(122)는 더미 라인(Mi)에 충전된 전압, 즉 구동 트랜지스터(DT)의 이동도에 대응되는 전압을 검출하고, 검출된 전압을 검출 데이터(Dsen)로 변환하여 타이밍 제어부(126)에 제공한다.
따라서, 본 발명의 제 1 실시 예에 따른 유기 발광 표시 장치는 검출 모드시 복수의 더미 라인(M1 내지 Mi) 각각을 통해 각 화소(P)의 구동 트랜지스터(DT)의 문턱 전압/이동도에 대응되는 검출 데이터(Dsen)를 생성하고, 이를 입력 데이터(Idata)에 반영하여 화소(P)를 구동함으로써 화소(P)의 구동 트랜지스터(DT)의 문턱 전압 편차를 주기적 또는 실시간으로 보상할 수 있다.
도 8은 본 발명의 제 2 실시 예에 따른 유기 발광 표시 장치를 설명하기 위한 도면이고, 도 9는 도 8에 도시된 화소 공유 구조를 설명하기 위한 회로도로서, 이는 상하로 인접한 2개의 화소가 구동 전원 라인(PLi)과 제 2 게이트 신호(GSb)를 공유하도록 구성한 것이다.
먼저, 전술한 본 발명의 제 1 실시 예에 따른 유기 발광 표시 장치에서, 각 화소(P)는 제 1 및 제 2 게이트 라인(Ga, Gb)과 하나의 구동 전원 라인(PL)에 접속된다. 이에 따라, 표시 패널(110)이 1920×1080의 해상도를 가질 경우, 전술한 로우(row) 구동부(124)는 2016개의 출력 채널을 가지게 된다. 따라서, 본 발명의 제 2 실시 예에 따른 유기 발광 표시 장치는 각 화소(P)의 개구율을 증가시키고, 로우(row) 구동부(124)의 출력 채널 수를 저감할 수 있는 화소 공유 구조를 제공한다. 이하에서는, 화소 공유 구조에 대해서만 설명하기로 한다.
전술한 데이터 라인(Di)의 길이방향을 따라 상하로 인접한 2개의 제 1 및 제 2 화소(P1, P2)는 인접한 2개의 게이트 라인 그룹(Gi, Gi+1)의 제 2 게이트 라인(Gb)과 구동 전원 라인(PL)을 공유한다.
상기 제 1 화소(P1)의 제 1 스위칭 트랜지스터(ST1)는 i번째 게이트 라인 그룹(Gi)의 제 1 게이트 라인(Ga)에 접속되고, 상기 제 1 화소(P1)의 제 2 스위칭 트랜지스터(ST2)는 i번째 및 i+1번째 게이트 라인 그룹(Gi, Gi+1)에 공유되는 제 2 게이트 라인(Gb)에 접속되며, 상기 제 1 화소(P1)의 구동 트랜지스터(DT)의 드레인 전극은 공유되는 구동 전원 라인(PLi)에 접속된다.
상기 제 2 화소(P2)의 제 1 스위칭 트랜지스터(ST1)는 i+1번째 게이트 라인 그룹(Gi+1)의 제 1 게이트 라인(Ga)에 접속되고, 상기 제 2 화소(P2)의 제 2 스위칭 트랜지스터(ST2)는 i번째 및 i+1번째 게이트 라인 그룹(Gi, Gi+1)에 공유되는 제 2 게이트 라인(Gb)에 접속되며, 상기 제 2 화소(P2)의 구동 트랜지스터(DT)의 드레인 전극은 공유되는 구동 전원 라인(PLi)에 접속된다.
전술한 표시 모드시, 상기 로우(row) 구동부(124)는 1 수평 기간 동안 게이트 온 전압 레벨을 가지는 제 1 게이트 신호(GSa)를 1 수평 기간마다 순차적으로 지연시켜 각 게이트 라인 그룹(G1 내지 Gm)의 제 1 게이트 라인(Ga)에 공급하고, 2 수평 기간 동안 게이트 온 전압 레벨을 가지는 제 2 게이트 신호(GSb)를 2 수평 기간마다 순차적으로 지연시켜 상기 제 1 및 제 2 화소(P1, P2)에 공유되는 제 2 게이트 라인(Gb)에 공급한다.
전술한 검출 모드시, 상기 로우(row) 구동부(124)는 상기 제 1 화소(P1)의 구동 트랜지스터(DT)에 대한 문턱 전압/이동도가 검출된 후, 상기 제 2 화소(P2)의 구동 트랜지스터(DT)에 대한 문턱 전압/이동도가 검출되도록 제 1 및 제 2 게이트 신호(GSa, GSb)를 생성하여 상기 제 1 및 제 2 게이트 라인(Ga, Gb)에 공급한다. 즉, 전술한 검출 모드시, 상기 로우(row) 구동부(124)는 상기 제 1 및 제 2 화소(P1, P2) 각각의 전술한 초기화 기간과 검출 전압 충전 기간 동안에만 게이트 온 전압 레벨을 가지는 제 1 게이트 신호(GSa)를 i번째 및 i+1번째 게이트 라인 그룹(Gi, Gi+1) 각각의 제 1 게이트 라인(Ga)에 공급하고, 상기 제 1 및 제 2 화소(P1, P2) 각각의 초기화 기간과 검출 전압 충전 기간 및 전압 검출 기간 동안 게이트 온 전압 레벨을 가지는 제 2 게이트 신호(GSb)를 상기 공유되는 제 2 게이트 라인(Gb)에 공급한다.
도 10은 본 발명의 제 2 실시 예에 따른 유기 발광 표시 장치의 표시 모드시 구동 파형을 나타내는 파형도이다.
도 8 내지 도 10을 참조하여 도 9에 도시된 제 1 및 제 2 화소(P1, P2)에 대한 표시 모드의 동작을 설명하면 다음과 같다.
먼저, 상기 표시 모드 동안 제 1 및 제 2 화소(P1, P2)는, 전술한 바와 같이, 데이터 충전 기간(t1) 및 발광 기간(t2)으로 구동되되, 상기 데이터 충전 기간(t1)은 상하로 인접한 제 1 및 제 2 화소(P1, P2)의 공유 구조로 인해 제 1 및 제 2 데이터 충전 기간(t1', t1'')으로 나누어진다.
상기 제 1 데이터 충전 기간(t1')에서는, 전술한 로우(row) 구동부(124)에 의해 게이트 온 전압 레벨의 제 1 게이트 신호(GSa)가 i번째 게이트 라인 그룹(Gi)의 제 1 게이트 라인(Ga)에 공급됨과 동시에 게이트 오프 전압 레벨의 제 1 게이트 신호(GSa)가 i+1번째 게이트 라인 그룹(Gi+1)의 제 1 게이트 라인(Ga)에 공급되고, 게이트 온 전압 레벨의 제 2 게이트 신호(GSb)가 i번째 및 i+1번째 게이트 라인 그룹(Gi, Gi+1)에 공유되는 제 2 게이트 라인(Gb)에 공급되며, 전술한 컬럼(column) 구동부(122)에 의해 상기 제 1 화소(P1)의 데이터 전압(Vdata)이 데이터 라인(Di)에 공급됨과 동시에 기준 전압(Vref)이 더미 라인(Mi)에 공급된다. 이에 따라, 상기 제 1 화소(P1)의 제 1 스위칭 트랜지스터(ST1)와 상기 제 2 화소(P2)의 제 2 스위칭 트랜지스터(ST2) 각각이 턴-온됨으로써 상기 제 1 화소(P1)의 데이터 전압(Vdata)이 제 1 노드(n1)에 공급되고, 상기 기준 전압(Vref)이 상기 제 1 및 제 2 화소(P1, P2) 각각의 제 2 노드(n2)에 공급된다. 따라서, 제 1 화소(P1)의 커패시터(Cst)는 상기 데이터 전압(Vdata)과 상기 기준 전압(Vref)의 차 전압(Vdata-Vref)으로 충전되고, 제 2 화소(P2)의 제 2 노드(n2)는 상기 기준 전압(Vref)으로 초기화된다.
상기 제 2 데이터 충전 기간(t1'')에서는, 전술한 로우(row) 구동부(124)에 의해 게이트 오프 전압 레벨의 제 1 게이트 신호(GSa)가 i번째 게이트 라인 그룹(Gi)의 제 1 게이트 라인(Ga)에 공급됨과 동시에 게이트 온 전압 레벨의 제 1 게이트 신호(GSa)가 i+1번째 게이트 라인 그룹(Gi+1)의 제 1 게이트 라인(Ga)에 공급되고, i번째 및 i+1번째 게이트 라인 그룹(Gi, Gi+1)에 공유되는 제 2 게이트 라인(Gb)에 공급되는 제 2 게이트 신호(GSb)가 게이트 온 전압 레벨로 유지되며, 전술한 컬럼(column) 구동부(122)에 의해 상기 제 2 화소(P2)의 데이터 전압(Vdata)이 데이터 라인(Di)에 공급됨과 동시에 기준 전압(Vref)이 더미 라인(Mi)에 공급된다. 이에 따라, 상기 제 2 화소(P2)의 제 1 스위칭 트랜지스터(ST1)가 턴-온됨으로써 상기 제 2 화소(P2)의 데이터 전압(Vdata)이 제 1 노드(n1)에 공급되고, 제 2 노드(n2)의 전압은 기준 전압(Vref)으로 유지된다. 따라서, 제 2 화소(P2)의 커패시터(Cst)는 상기 데이터 전압(Vdata)과 상기 기준 전압(Vref)의 차 전압(Vdata-Vref)으로 충전된다.
이어서, 상기 발광 기간(t2)에서는, 상기 로우(row) 구동부(124)에 의해 게이트 오프 전압 레벨의 제 1 및 제 2 게이트 신호(GSa, GSb)가 i번째 및 i+1번째 게이트 라인 그룹(Gi, Gi+1)에 공급된다. 이에 따라, 상기 발광 기간(t2)에서는 제 1 및 제 2 화소(P1, P2)의 제 1 및 제 2 스위칭 트랜지스터(ST1, ST2)가 각각 턴-오프됨으로써 제 1 및 제 2 화소(P1, P2)의 구동 트랜지스터(DT) 각각이 해당 커패시터(Cst)에 저장된 전압에 의해 턴-온된다. 따라서, 제 1 및 제 2 화소(P1, P2)의 발광 소자(OELD) 각각이 해당 구동 트랜지스터(DT)의 턴-온에 의해, 상기의 수학식 1과 같이, 상기 데이터 전압(Vdata)과 상기 기준 전압(Vref)의 차 전압(Vdata-Vref)에 의해 결정되는 데이터 전류(Ioled)에 비례하여 다음 데이터 충전 기간(t1)까지 발광한다.
도 11은 본 발명의 제 2 실시 예에 따른 유기 발광 표시 장치의 검출 모드시 구동 파형을 나타내는 파형도이다.
도 8, 도 9, 및 도 11을 참조하여 도 9에 도시된 제 1 및 제 2 화소(P1, P2)에 대한 검출 모드의 동작을 설명하면 다음과 같다.
먼저, 상기 검출 모드에서는 상하로 인접한 제 1 및 제 2 화소(P1, P2)의 공유 구조로 인해, 제 1 및 제 2 화소 검출 기간(t_P1, t_P2)을 통해 제 1 및 제 2 화소(P1, P2) 각각의 구동 트랜지스터(DT)에 대한 문턱 전압/이동도 특성을 검출 과정이 순차적으로 수행한다.
상기 제 1 화소 검출 기간(t_P1)에서는 상기 제 1 화소(P1)를 초기화 기간(t1), 검출 전압 충전 기간(t2), 및 전압 검출 기간(t3)으로 구동하여 제 1 화소(P1)의 구동 트랜지스터(DT)에 대한 문턱 전압/이동도 특성을 검출하게 된다.
상기 초기화 기간(t1)에서는, 전술한 로우(row) 구동부(124)에 의해 게이트 온 전압 레벨의 제 1 게이트 신호(GSa)가 i번째 게이트 라인 그룹(Gi)의 제 1 게이트 라인(Ga)에 공급됨과 동시에 게이트 오프 전압 레벨의 제 1 게이트 신호(GSa)가 i+1번째 게이트 라인 그룹(Gi+1)의 제 1 게이트 라인(Ga)에 공급되고, 게이트 온 전압 레벨의 제 2 게이트 신호(GSb)가 i번째 및 i+1번째 게이트 라인 그룹(Gi, Gi+1)에 공유되는 제 2 게이트 라인(Gb)에 공급되며, 전술한 컬럼(column) 구동부(122)에 의해 상기 제 1 화소(P1)의 검출용 데이터 전압(Vdata)이 데이터 라인(Di)에 공급됨과 동시에 프리차징 전압(Vpre)이 더미 라인(Mi)에 공급된다. 이에 따라, 상기 제 1 화소(P1)의 제 1 스위칭 트랜지스터(ST1)와 상기 제 2 화소(P2)의 제 2 스위칭 트랜지스터(ST2) 각각이 턴-온됨으로써 상기 제 1 화소(P1)의 데이터 전압(Vdata)이 제 1 노드(n1)에 공급되고, 상기 프리차징 전압(Vpre)이 상기 제 1 및 제 2 화소(P1, P2) 각각의 제 2 노드(n2)에 공급된다. 따라서, 제 1 화소(P1)의 커패시터(Cst)는 상기 검출용 데이터 전압(Vdata)과 상기 프리차징 전압(Vpre)의 차 전압(Vdata-Vpre)으로 충전되고, 제 2 화소(P2)의 제 2 노드(n2)는 상기 프리차징 전압(Vpre)으로 초기화된다.
이어서, 상기 검출 전압 충전 기간(t2)에서는, 상기 로우(row) 구동부(124)에 의해 상기 i번째 및 i+1번째 게이트 라인 그룹(Gi, Gi+1)의 제 1 및 제 2 게이트 라인(Ga, Gb) 각각에 공급되는 게이트 신호가 상기 초기화 기간(t1)의 전압 레벨을 그대로 유지됨과 아울러 상기 컬럼(column) 구동부(122)에 의해 검출용 데이터 전압(Vdata)이 데이터 라인(Di)에 계속 공급되는 상태에서, 상기 컬럼(column) 구동부(122)에 의해 상기 더미 라인(Mi)이 플로팅된다. 이에 따라, 상기 검출 전압 충전 기간(t2)에서는, 제 1 화소(P1)의 구동 트랜지스터(DT)가 검출용 데이터 전압(Vdata)에 의해 턴-온되고, 턴-온된 구동 트랜지스터(DT)에 흐르는 전류에 대응되는 전압이 플로팅 상태의 더미 라인(Mi)에 충전된다. 이때, 더미 라인(Mi)에는 구동 트랜지스터(DT)의 문턱 전압에 대응되는 전압이 충전된다.
이어서, 상기 전압 검출 기간(t3)에서는, 상기 로우(row) 구동부(124)에 의해 상기 검출 전압 충전 기간(t2)의 게이트 신호 중 상기 i번째 게이트 라인 그룹(Gi)의 제 1 게이트 라인(Ga)에 공급되는 제 1 게이트 신호(GSa)만이 게이트 오프 전압 레벨로 변화되고, 플로팅된 더미 라인(Mi)이 컬럼(column) 구동부(122)에 다시 접속된다. 이에 따라, 상기 전압 검출 기간(t3) 동안, 상기 컬럼(column) 구동부(122)는 접속된 더미 라인(Mi)에 충전된 전압을 검출하고, 검출된 전압, 즉 제 1 화소(P1)의 구동 트랜지스터(DT)의 문턱 전압에 대응되는 전압을 검출 데이터(Dsen)로 변환하여 타이밍 제어부(126)에 제공한다.
상기 제 2 화소 검출 기간(t_P2)은 전술한 상기 제 1 화소 검출 기간(t_P1)의 전압 검출 기간(t3) 이후에 수행되는 것으로, 상기 초기화 기간(t1)과 상기 검출 전압 충전 기간(t2) 동안 게이트 오프 전압 레벨의 제 1 게이트 신호(GSa)가 i번째 게이트 라인 그룹(Gi)의 제 1 게이트 라인(Ga)에 공급되고, 게이트 온 전압 레벨의 제 1 게이트 신호(GSa)가 i+1번째 게이트 라인 그룹(Gi+1)의 제 1 게이트 라인(Ga)에 공급되는 것을 제외하고는 동일하므로 이에 대한 설명은 상기 제 1 화소 검출 기간(t_P1)에 대한 설명으로 대신하기로 한다.
한편, 타이밍 제어부(126)는 상기와 같은 검출 모드를 통해 각 화소(P)의 구동 트랜지스터(DT)의 문턱 전압을 검출한 후, 전술한 본 발명의 제 1 실시 예서와 같이, 각 화소(P)의 구동 트랜지스터(DT)의 이동도를 검출하기 위한 검출 모드를 재수행할 수 있다.
이와 같이 도 8 내지 도 11을 참조하여 설명한 본 발명의 제 2 실시 예에 따른 유기 발광 표시 장치는 전술한 본 발명의 제 1 실시 예와 동일한 효과를 제공할 뿐만 아니라, 상하로 인접한 2개의 제 1 및 제 2 화소(P1, P2)가 하나의 구동 전원 라인(PL)과 제 2 게이트 라인(Gb)에 공유됨으로써 개구율이 증가되고 로우(row) 구동부(124)의 채널 수가 저감될 수 있다. 예를 들어, 표시 패널(110)이 1920×1080의 해상도를 가질 경우, 본 발명의 제 1 실시 예의 로우(row) 구동부(124)는 2160개의 출력 채널을 가지는 반면에 본 발명의 제 2 실시 예의 로우(row) 구동부(124)는 1620개의 출력 채널을 가지게 된다.
이상과 같은 본 발명의 제 2 실시 예에 따른 유기 발광 표시 장치는 각 화소(P)의 개구율을 증가시키고, 로우(row) 구동부(124)의 출력 채널 수를 저감할 수 있는 화소 공유 구조를 가지는 것을 특징으로 한다. 이에 따라, 본 발명의 제 2 실시 예에 따른 유기 발광 표시 장치의 특징은 다양한 형태의 화소 구조에 적용될 수 있다. 이하에서는 본 발명의 특징이 적용된 다양한 화소의 변형 예에 대해서 설명하기로 한다.
도 12는 본 발명의 제 3 실시 예에 따른 유기 발광 표시 장치의 화소 공유 구조를 설명하기 위한 도면이다.
도 12를 참조하면, 본 발명의 제 3 실시 예에 따른 유기 발광 표시 장치에서 상하로 인접한 2개의 제 1 및 제 2 화소(P1, P2)는 각 화소 회로(PC)의 제 1 및 제 2 스위칭 트랜지스터(ST1, ST2) 각각의 접속 구조가 변경되는 것을 제외하고는, 전술한 도 9에 도시된 화소 공유 구조와 동일하게 하나의 구동 전원 라인(PL)과 제 2 게이트 신호(GSb)를 공유한다.
상기 제 1 및 제 2 화소(P1, P2)의 제 1 스위칭 트랜지스터(ST1) 각각의 제 1 전극은 더미 라인(Mi)에 접속되고, 제 2 스위칭 트랜지스터(ST2) 각각의 제 1 전극이 데이터 라인(Di)에 접속된다. 이는, 상기 더미 라인(Mi)과 상기 데이터 라인(Di)의 위치가 화소 배치 구조 및 라인 연결 구조를 용이하게 하기 위해 서로 바뀐 것이다.
상기 제 1 및 제 2 화소(P1, P2) 각각의 제 1 노드에는 i번째 및 i+1번째 게이트 라인 그룹(Gi, Gi+1)에 공유되는 제 2 게이트 라인(Gb)에 공급되는 게이트 온 전압 레벨의 제 2 게이트 신호(GSb)에 따라 턴-온되는 제 1 스위칭 트랜지스터(ST1)를 통해 기준 전압(Vref) 또는 프리차징 전압(Vref)이 공급된다.
상기 제 1 및 제 2 화소(P1, P2) 각각의 제 2 노드에는 i번째 및 i+1번째 게이트 라인 그룹(Gi, Gi+1) 각각의 제 1 게이트 라인(Ga)에 개별적으로 공급되는 게이트 온 전압 레벨의 제 1 게이트 신호(GSa)에 따라 턴-온되는 제 2 스위칭 트랜지스터(ST2)를 통해 데이터 전압(Vdata)이 공급된다.
상기 제 1 및 제 2 화소(P1, P2) 각각에 접속된 각 데이터 라인(Di)은 표시 모드시 각 화소(P)에 데이터 전압(Vdata)을 공급하고, 검출 모드시 각 화소(P)의 구동 트랜지스터(DT)의 문턱 전압/이동도를 검출하기 위한 검출 라인으로 이용된다.
상기 제 1 및 제 2 화소(P1, P2) 각각에 접속된 각 더미 라인(Mi)은 표시 모드시 각 화소(P)에 기준 전압(Vref)을 공급하고, 검출 모드시 각 화소(P)에 프리차징 전압(Vpre)을 공급하는 역할만 수행한다.
이와 같은, 본 발명의 제 3 실시 예에 따른 유기 발광 표시 장치는 데이터 라인(Di)과 더미 라인(Mi)의 위치가 서로 바뀌고, 이에 따라 제 1 및 제 2 스위칭 트랜지스터(ST1, ST2) 각각의 접속 구조가 변경됨에 따라 검출 모드시 각 데이터 라인(Di)을 통해 각 화소(P)의 구동 트랜지스터(DT)의 문턱 전압/이동도를 검출하는 것을 제외하고는 전술한 도 9에 도시된 화소 공유 구조와 동일하므로, 이에 대한 표시 모드 및 검출 모드 각각에 대한 동작 설명은 생략하기로 한다.
도 13은 본 발명의 제 4 실시 예에 따른 유기 발광 표시 장치의 화소 공유 구조를 설명하기 위한 도면으로서, 이는 각 게이트 라인 그룹(Gi)에 제 3 게이트 라인(Gc)을 추가하고, 각 화소(P)의 화소 회로(PC)에 제 3 스위칭 트랜지스터(ST3)를 추가하여 구성한 것이다. 이하에서는, 상이한 구성에 대해서만 설명하기로 한다.
먼저, 상기 각 화소(P)의 화소 회로(PC)는 인접한 2개의 데이터 라인(Di, Di+1), 하나의 더미 라인(Mi), 하나의 구동 전원 라인(PLi), 제 1 내지 제 3 게이트 라인(Ga, Gb, Gc)에 접속된다. 이러한, 상기 화소 회로(PC)는, 전술한 표시 모드시, i번째 데이터 라인(Di)에 공급되는 데이터 전압(Vdata_i)과 더미 라인(Mi)에 공급되는 기준 전압(Vref)에 의해 결정되는 데이터 전류(Ioled)를 발광 소자(OLED)에 공급한다. 반면, 전술한 검출 모드시, 상기 화소 회로(PC)는 인접한 i번째 및 i+1번째 데이터 라인(Di, Di+1) 각각에 공급되는 검출용 데이터 전압(Vdata_i)과 프리차징 전압(Vpre)에 의해 구동 트랜지스터(DT)에 흐르는 전류를 i+1번째 데이터 라인(Di+1)에 충전한다.
상기 제 3 스위칭 트랜지스터(ST3)는, 전술한 표시 모드에서는 턴-오프되고, 전술한 검출 모드 동안에만 턴-온된다. 즉, 상기 제 3 스위칭 트랜지스터(ST3)는 상기 제 1 및 제 2 화소(P1, P2) 각각에 대한 제 1 및 제 2 화소 검출 기간 동안 전술한 상기 로우(row) 구동부(124)로부터 제 3 게이트 라인(Gc)에 공급되는 게이트 온 전압 레벨의 제 3 게이트 신호(Gc)에 의해 턴-온됨으로써 상기 제 1 및 제 2 화소(P1, P2) 각각의 구동 트랜지스터(DT)의 문턱 전압/이동도에 대응되는 전압이 다음 화소의 데이터 라인(Di+1)에 충전되어 전술한 컬럼(column) 구동부(122)에 의해 검출되도록 한다.
전술한 표시 모드시, 인접한 i번째 및 i+1번째 데이터 라인(Di, Di+1)에는 전술한 컬럼(column) 구동부(122)로부터 해당하는 데이터 전압(Vdata_i, Vdata_i+1)이 공급된다. 반면에, 전술한 검출 모드시, i번째 데이터 라인(Di)에는 전술한 컬럼(column) 구동부(122)로부터 해당하는 검출용 데이터 전압(Vdata_i)이 공급되고, i+1 번째 데이터 라인(Di+1)에는 전술한 컬럼(column) 구동부(122)로부터 프리차징 전압(Vpre)이 공급된다. 이때, 상기 검출 모드시, 상기 제 1 및 제 2 화소(P1, P2) 각각의 상기 제 3 스위칭 트랜지스터(ST3)에 순차적으로 접속되는 데이터 라인(Di+1)은 상기 제 1 및 제 2 화소(P1, P2) 각각의 구동 트랜지스터(DT)의 문턱 전압/이동도를 검출하기 위한 검출 라인으로 사용된다.
이와 같은, 본 발명의 제 4 실시 예에 따른 유기 발광 표시 장치의 화소 공유 구조에서, 표시 모드시 제 1 및 제 2 화소(P1, P2) 각각의 동작은 전술한 도 9 및 도 10에 도시된 화소 공유 구조와 동일하므로 이에 대한 중복 설명은 생략하기로 한다.
도 14는 본 발명의 제 4 실시 예에 따른 유기 발광 표시 장치의 검출 모드시 구동 파형을 나타내는 파형도이다.
도 13 및 도 14를 참조하여 도 13에 도시된 제 1 및 제 2 화소(P1, P2)에 대한 검출 모드의 동작을 설명하면 다음과 같다.
먼저, 상기 검출 모드에서는 상하로 인접한 제 1 및 제 2 화소(P1, P2)의 공유 구조로 인해, 제 1 및 제 2 화소 검출 기간(t_P1, t_P2)을 통해 제 1 및 제 2 화소(P1, P2) 각각의 구동 트랜지스터(DT)에 대한 문턱 전압/이동도 특성을 검출 과정이 순차적으로 수행한다.
상기 제 1 화소 검출 기간(t_P1)에서는 상기 제 1 화소(P1)를 초기화 기간(t1), 검출 전압 충전 기간(t2), 및 전압 검출 기간(t3)으로 구동하여 제 1 화소(P1)의 구동 트랜지스터(DT)에 대한 문턱 전압/이동도 특성을 검출하는 것으로, 이는 도 4를 결부하여 전술한 도 3 및 도 4에 도시된 화소의 검출 모드와 동일하게 동작하되, 제 2 스위칭 트랜지스터(ST2) 대신에 상기 i번째 게이트 라인 그룹(Gi)의 제 3 게이트 라인(Gc)에 공급되는 제 3 게이트 신호(GSc)에 따라 스위칭되는 제 3 스위칭 트랜지스터(ST3)를 이용하여 상기 i+1 번째 데이터 라인(Di+1)을 통해 상기 제 1 화소(P1)의 구동 트랜지스터(DT)에 대한 문턱 전압/이동도를 검출하는 것을 제외하고는 동일하므로 이에 대한 설명은 전술한 설명으로 대신하기로 한다.
이와 마찬가지로, 상기 제 2 화소 검출 기간(t_P2)에서는 상기 제 2 화소(P2)를 초기화 기간(t1), 검출 전압 충전 기간(t2), 및 전압 검출 기간(t3)으로 구동하여 제 2 화소(P2)의 구동 트랜지스터(DT)에 대한 문턱 전압/이동도 특성을 검출하는 것으로, 이는 도 4를 결부하여 전술한 도 3 및 도 4에 도시된 화소의 검출 모드와 동일하게 동작하되, 제 2 스위칭 트랜지스터(ST2) 대신에 상기 i+1번째 게이트 라인 그룹(Gi+1)의 제 3 게이트 라인(Gc)에 공급되는 제 3 게이트 신호(GSc)에 따라 스위칭되는 제 3 스위칭 트랜지스터(ST3)를 이용하여 상기 i+1 번째 데이터 라인(Di+1)을 통해 상기 제 2 화소(P2)의 구동 트랜지스터(DT)에 대한 문턱 전압/이동도를 검출하는 것을 제외하고는 동일하므로 이에 대한 설명은 전술한 설명으로 대신하기로 한다.
이와 같은, 본 발명의 제 4 실시 예에 따른 유기 발광 표시 장치는 게이트 라인 방향으로 인접한 데이터 라인을 이용하여 이전 화소의 구동 트랜지스터(DT)의 문턱 전압/이동도를 검출하는 화소 구조에 있어서, 상하로 인접한 2개의 제 1 및 제 2 화소(P1, P2)가 하나의 구동 전원 라인(PL)과 제 2 게이트 라인(Gb)에 공유됨으로써 개구율이 증가되고 로우(row) 구동부(124)의 채널 수가 저감될 수 있다.
도 15는 본 발명의 제 5 실시 예에 따른 유기 발광 표시 장치의 화소 공유 구조를 설명하기 위한 도면으로서, 이는 각 화소의 화소 회로를 구성하는 트랜지스터(ST1, ST2, DT)들을 P형의 박막 트랜지스터로 구성한 것이다. 이하에서는, 상이한 구성에 대해서만 설명하기로 한다.
상기 각 화소(P)의 화소 회로(PC)를 구성하는 제 1 및 제 2 스위칭 트랜지스터(ST1, ST2)와 구동 트랜지스터(DT) 각각이 P형의 박막 트랜지스터로 이루어지므로, 제 1 및 제 2 스위칭 트랜지스터(ST1, ST2)와 구동 트랜지스터(DT) 각각의 접속 구조는 전술한 도 9의 화소 구조와 동일하고, 커패시터(Cst)의 접속 구조만이 상이하다.
상기 커패시터(Cst)는 구동 트랜지스터(DT)가 P형 박막 트랜지스터로 이루어지므로, 구동 트랜지스터(DT)의 게이트 전극과 소스 전극과 구동 전원 라인(PLi) 간에 접속된다. 이러한 상기 커패시터(Cst)는 구동 전원 라인(PLi)에 공급되는 구동 전원(VDD)과 데이터 라인(Di)에 공급되는 데이터 전압(Vdata)의 차 전압을 저장하고, 저장된 전압에 따라 구동 트랜지스터(DT)를 스위칭시킨다.
상기 더미 라인(Mi)에 공급되는 기준 전압(Vref)은 i번째 및 i+1번째 게이트 라인 그룹(Gi, Gi+1)에 공유되는 제 2 게이트 라인(Gb)에 공급되는 제 2 게이트 신호(GSb)에 따라 턴-온되는 제 2 스위칭 트랜지스터(ST2)를 통해 제 2 노드(n2)에 공급됨으로써 제 2 노드(n2), 즉 발광 소자(OLED)의 애노드 전압을 초기화시키는 역할을 한다.
도 16은 본 발명의 제 5 실시 예에 따른 유기 발광 표시 장치의 표시 모드시 구동 파형을 나타내는 파형도이다.
도 15 및 도 16을 참조하여 도 15에 도시된 제 1 및 제 2 화소(P1, P2)에 대한 표시 모드의 동작을 설명하면 다음과 같다.
먼저, 상기 표시 모드 동안 제 1 및 제 2 화소(P1, P2)는, 전술한 바와 동일하게, 데이터 충전 기간(t1) 및 발광 기간(t2)으로 구동되되, 상기 데이터 충전 기간(t1)은 상하로 인접한 제 1 및 제 2 화소(P1, P2)의 공유 구조로 인해 제 1 및 제 2 데이터 충전 기간(t1', t1'')으로 나누어진다.
상기 제 1 데이터 충전 기간(t1')은 i번째 게이트 라인 그룹(Gi)의 제 1 게이트 라인(Ga)에 공급되는 게이트 온 전압 레벨의 제 1 게이트 신호(GSa)와 i번째 및 i+1번째 게이트 라인 그룹(Gi+1)에 공유되는 제 2 게이트 라인(Gb)에 공급되는 게이트 온 전압 레벨의 제 2 게이트 신호(GSb)에 응답하여 제 1 화소(P1)의 제 1 노드(n1)에 제 1 화소(P1)의 데이터 전압(Vdata)을 공급함과 동시에 제 2 노드(n2)에 기준 전압(Vref)을 공급하여 구동 전원(VDD)과 데이터 전압(Vdata)의 차 전압(VDD-Vdata)을 제 1 화소(P1)의 커패시터(Cst)에 저장하는 것을 제외하고는 전술한 도 9의 화소 공유 구조에 대한 제 1 데이터 충전 기간(t1')과 동일하므로 이에 대한 설명은 전술한 설명으로 대신하기로 한다.
상기 제 2 데이터 충전 기간(t1'')은 i+1번째 게이트 라인 그룹(Gi+1)의 제 1 게이트 라인(Ga)에 공급되는 게이트 온 전압 레벨의 제 1 게이트 신호(GSa)와 i번째 및 i+1번째 게이트 라인 그룹(Gi+1)에 공유되는 제 2 게이트 라인(Gb)에 공급되는 게이트 온 전압 레벨의 제 2 게이트 신호(GSb)에 응답하여 제 2 화소(P2)의 제 1 노드(n1)에 제 2 화소(P2)의 데이터 전압(Vdata)을 공급함과 동시에 제 2 노드(n2)에 기준 전압(Vref)을 공급하여 구동 전원(VDD)과 데이터 전압(Vdata)의 차 전압(VDD-Vdata)을 제 2 화소(P2)의 커패시터(Cst)에 저장하는 것을 제외하고는 전술한 도 9의 화소 공유 구조에 대한 제 2 데이터 충전 기간(t1'')과 동일하므로 이에 대한 설명은 전술한 설명으로 대신하기로 한다.
상기 발광 기간(t2)은 상기 데이터 충전 기간(t1)에 의해 제 1 및 제 2 화소(P1, P2)의 커패시터(Cst) 각각에 저장된 구동 전원(VDD)과 데이터 전압(Vdata)의 차 전압(VDD-Vdata)에 의해 결정된 데이터 전류(Ioled)로 제 1 및 제 2 화소(P1, P2)의 발광 소자(OLED) 각각을 동시에 발광시키는 것을 제외하고는 전술한 도 9의 화소 공유 구조에 대한 표시 모드의 발광 기간과 동일하므로 이에 대한 설명은 전술한 설명으로 대신하기로 한다.
도 17은 본 발명의 제 5 실시 예에 따른 유기 발광 표시 장치의 검출 모드시 구동 파형을 나타내는 파형도이다.
도 15 및 도 17을 참조하여 도 9에 도시된 제 1 및 제 2 화소(P1, P2)에 대한 검출 모드의 동작을 설명하면 다음과 같다.
먼저, 상기 검출 모드에서는 상하로 인접한 제 1 및 제 2 화소(P1, P2)의 공유 구조로 인해, 전술한 바와 동일하게, 제 1 및 제 2 화소 검출 기간(t_P1, t_P2)을 통해 제 1 및 제 2 화소(P1, P2) 각각의 구동 트랜지스터(DT)에 대한 문턱 전압/이동도 특성을 검출 과정이 순차적으로 수행한다.
상기 제 1 화소 검출 기간(t_P1)의 초기화 기간(t1)은 i번째 게이트 라인 그룹(Gi)의 제 1 게이트 라인(Ga)에 공급되는 게이트 온 전압 레벨의 제 1 게이트 신호(GSa)와 i번째 및 i+1번째 게이트 라인 그룹(Gi+1)에 공유되는 제 2 게이트 라인(Gb)에 공급되는 게이트 온 전압 레벨의 제 2 게이트 신호(GSb)에 응답하여 제 1 화소(P1)의 제 1 노드(n1)에 제 1 화소(P1)의 검출용 데이터 전압(Vdata)을 공급함과 동시에 제 2 노드(n2)에 프리차징 전압(Vpre)을 공급하여 구동 전원(VDD)과 데이터 전압(Vdata)의 차 전압(VDD-Vdata)을 제 1 화소(P1)의 커패시터(Cst)에 저장하는 것을 제외하고는 전술한 도 9의 화소 공유 구조에 대한 제 1 화소 검출 기간(t1')의 초기화 기간과 동일하므로 이에 대한 설명은 전술한 설명으로 대신하기로 한다.
상기 제 1 화소 검출 기간(t_P1)의 검출 전압 충전 기간(t2)은 더미 라인(Mi)을 플로팅시켜 상기 초기화 기간(t1)에 이어 지속적으로 공급되는 검출용 데이터 전압(Vdata)에 의해 구동 트랜지스터(DT)에 흐르는 전류를 플로팅된 더미 라인(Mi)에 충전하는 것을 제외하고는 전술한 도 9의 화소 공유 구조에 대한 제 1 화소 검출 기간(t1')의 검출 전압 충전 기간과 동일하므로 이에 대한 설명은 전술한 설명으로 대신하기로 한다.
상기 제 1 화소 검출 기간(t_P1)의 전압 검출 기간(t3)은 전술한 도 9의 화소 공유 구조에 대한 제 1 화소 검출 기간(t1')의 전압 검출 기간과 동일하게, 상기 검출 전압 충전 기간(t2)에 의해 더미 라인(Mi)에 충전된 전압을 검출하고, 검출된 전압을 검출 데이터(Dsen)로 변환하여 타이밍 제어부(126)에 제공한다.
상기 제 2 화소 검출 기간(t_P2)은 전술한 상기 제 1 화소 검출 기간(t_P1)의 전압 검출 기간(t3) 이후에 수행되는 것으로, 상기 초기화 기간(t1)과 상기 검출 전압 충전 기간(t2) 동안 게이트 오프 전압 레벨의 제 1 게이트 신호(GSa)가 i번째 게이트 라인 그룹(Gi)의 제 1 게이트 라인(Ga)에 공급되고, 게이트 온 전압 레벨의 제 1 게이트 신호(GSa)가 i+1번째 게이트 라인 그룹(Gi+1)의 제 1 게이트 라인(Ga)에 공급되는 것을 제외하고는 동일하므로 이에 대한 설명은 상기 제 1 화소 검출 기간(t_P1)에 대한 설명으로 대신하기로 한다.
이와 같은, 본 발명의 제 5 실시 예에 따른 유기 발광 표시 장치는 전술한 본 발명의 제 2 실시 예에 따른 유기 발광 장치와 동일한 효과를 제공할 수 있다.
도 18은 본 발명의 제 6 실시 예에 따른 유기 발광 표시 장치의 화소 공유 구조를 설명하기 위한 도면으로서, 이는 각 화소의 화소 회로에 발광 소자(OLED)의 발광을 제어하는 제 3 스위칭 트랜지스터(ST3)를 추가하고, 트랜지스터(ST1, ST2, ST3, DT)들을 P형의 박막 트랜지스터로 구성한 것이다. 이하에서는, 상이한 구성에 대해서만 설명하기로 한다.
전술한 데이터 라인(Di)의 길이방향을 따라 상하로 인접한 2개의 제 1 및 제 2 화소(P1, P2)는 인접한 2개의 게이트 라인 그룹(Gi, Gi+1)의 제 2 및 제 3 게이트 라인(Gb, Gc)과 구동 전원 라인(PL)을 공유한다.
상기 제 1 및 제 2 화소(P1, P2)의 화소 회로(PC) 각각은 제 1 내지 제 3 스위칭 트랜지스터(ST1, ST2, ST3), 구동 트랜지스터(DT), 및 커패시터(Cst)를 포함한다.
상기 제 1 화소(P1)의 화소 회로(PC)에서, 상기 제 1 스위칭 트랜지스터(ST1)는 i번째 게이트 라인 그룹(Gi)의 제 1 게이트 라인(Ga)에 접속된 게이트 전극, 데이터 라인(Di)에 접속된 제 1 전극, 및 구동 트랜지스터(DT)의 소스 전극인 제 1 노드(n1)에 접속된 제 2 전극을 포함한다.
상기 제 1 화소(P1)의 화소 회로(PC)에서, 상기 제 2 스위칭 트랜지스터(ST2)는 i번째 및 i+1번째 게이트 라인 그룹(Gi, Gi+1)에 공유되는 제 2 게이트 라인(Gb)에 접속된 게이트 전극, 더미 라인(Mi)에 접속된 제 1 전극, 및 구동 트랜지스터(DT)의 게이트 전극인 제 2 노드(n2)에 접속된 제 2 전극을 포함한다.
상기 제 1 화소(P1)의 화소 회로(PC)에서, 상기 제 3 스위칭 트랜지스터(ST3)는 i번째 및 i+1번째 게이트 라인 그룹(Gi, Gi+1)에 공유되는 제 3 게이트 라인(Gc)에 접속된 게이트 전극, 구동 전원 라인(PLi)에 접속된 제 1 전극, 및 구동 트랜지스터(DT)의 소스 전극인 상기 제 1 노드(n1)에 접속된 제 2 전극을 포함한다.
상기 제 1 화소(P1)의 화소 회로(PC)에서, 상기 구동 트랜지스터(DT)는 상기 제 2 노드(n2)에 접속된 게이트 전극, 제 1 노드(n1)에 접속된 소스 전극, 및 발광 소자(OLED)에 접속된 드레인 전극을 포함한다.
상기 제 1 화소(P1)의 화소 회로(PC)에서, 상기 커패시터(Cst)는 상기 제 1 및 제 2 노드(n1, n2) 사이, 상기 구동 트랜지스터(DT)의 게이트 전극과 소스 전극 간에 접속된다.
상기 제 2 화소(P2)의 화소 회로(PC)에서, 상기 제 1 스위칭 트랜지스터(ST1)는 i+1번째 게이트 라인 그룹(Gi+1)의 제 1 게이트 라인(Ga)에 접속된 게이트 전극, 데이터 라인(Di)에 접속된 제 1 전극, 및 구동 트랜지스터(DT)의 소스 전극인 제 1 노드(n1)에 접속된 제 2 전극을 포함한다.
상기 제 2 화소(P2)의 화소 회로(PC)에서, 상기 제 2 스위칭 트랜지스터(ST2)는 i번째 및 i+1번째 게이트 라인 그룹(Gi, Gi+1)에 공유되는 제 2 게이트 라인(Gb)에 접속된 게이트 전극, 더미 라인(Mi)에 접속된 제 1 전극, 및 구동 트랜지스터(DT)의 게이트 전극인 제 2 노드(n2)에 접속된 제 2 전극을 포함한다.
상기 제 2 화소(P2)의 화소 회로(PC)에서, 상기 제 3 스위칭 트랜지스터(ST3)는 i번째 및 i+1번째 게이트 라인 그룹(Gi, Gi+1)에 공유되는 제 3 게이트 라인(Gc)에 접속된 게이트 전극, 구동 전원 라인(PLi)에 접속된 제 1 전극, 및 구동 트랜지스터(DT)의 소스 전극인 상기 제 1 노드(n1)에 접속된 제 2 전극을 포함한다.
상기 제 2 화소(P1)의 화소 회로(PC)에서, 상기 구동 트랜지스터(DT)는 상기 제 2 노드(n2)에 접속된 게이트 전극, 제 1 노드(n1)에 접속된 소스 전극, 및 발광 소자(OLED)에 접속된 드레인 전극을 포함한다.
상기 제 2 화소(P1)의 화소 회로(PC)에서, 상기 커패시터(Cst)는 상기 제 1 및 제 2 노드(n1, n2) 사이, 상기 구동 트랜지스터(DT)의 게이트 전극과 소스 전극 간에 접속된다.
도 19는 본 발명의 제 6 실시 예에 따른 유기 발광 표시 장치의 표시 모드시 구동 파형을 나타내는 파형도이다.
도 19를 도 8 및 도 18과 결부하여 도 18에 도시된 제 1 및 제 2 화소(P1, P2)에 대한 표시 모드의 동작을 설명하면 다음과 같다.
먼저, 상기 표시 모드 동안 제 1 및 제 2 화소(P1, P2)는, 전술한 바와 같이, 데이터 충전 기간(t1) 및 발광 기간(t2)으로 구동되되, 상기 데이터 충전 기간(t1)은 상하로 인접한 제 1 및 제 2 화소(P1, P2)의 공유 구조로 인해 제 1 및 제 2 데이터 충전 기간(t1', t1'')으로 나누어진다.
상기 제 1 데이터 충전 기간(t1')에서는, 전술한 로우(row) 구동부(124)에 의해 게이트 온 전압 레벨의 제 1 게이트 신호(GSa)가 i번째 게이트 라인 그룹(Gi)의 제 1 게이트 라인(Ga)에 공급되고, 게이트 오프 전압 레벨의 제 1 게이트 신호(GSa)가 i+1번째 게이트 라인 그룹(Gi+1)의 제 1 게이트 라인(Ga)에 공급되고, 게이트 온 전압 레벨의 제 2 게이트 신호(GSb)가 i번째 및 i+1번째 게이트 라인 그룹(Gi, Gi+1)에 공유되는 제 2 게이트 라인(Gb)에 공급됨과 동시에 게이트 오프 전압 레벨의 제 3 게이트 신호(GSc)가 i번째 및 i+1번째 게이트 라인 그룹(Gi, Gi+1)에 공유되는 제 3 게이트 라인(Gc)에 공급된다. 이와 동시에, 전술한 컬럼(column) 구동부(122)에 의해 상기 제 1 화소(P1)의 데이터 전압(Vdata)이 데이터 라인(Di)에 공급됨과 동시에 기준 전압(Vref)이 더미 라인(Mi)에 공급된다. 이에 따라, 상기 제 1 화소(P1)의 제 1 스위칭 트랜지스터(ST1)와 상기 제 2 화소(P2)의 제 2 스위칭 트랜지스터(ST2) 각각이 턴-온됨으로써 상기 제 1 화소(P1)의 데이터 전압(Vdata)이 제 1 노드(n1)에 공급되고, 상기 기준 전압(Vref)이 상기 제 1 및 제 2 화소(P1, P2) 각각의 제 2 노드(n2)에 공급된다. 따라서, 제 1 화소(P1)의 커패시터(Cst)는 상기 기준 전압(Vref)과 상기 데이터 전압(Vdata)의 차 전압(Vref-Vdata)으로 충전되고, 제 2 화소(P2)의 제 2 노드(n2)는 상기 기준 전압(Vref)으로 초기화된다.
상기 제 2 데이터 충전 기간(t1'')에서는, 전술한 로우(row) 구동부(124)에 의해 게이트 오프 전압 레벨의 제 1 게이트 신호(GSa)가 i번째 게이트 라인 그룹(Gi)의 제 1 게이트 라인(Ga)에 공급되고, 게이트 온 전압 레벨의 제 1 게이트 신호(GSa)가 i+1번째 게이트 라인 그룹(Gi+1)의 제 1 게이트 라인(Ga)에 공급되고, i번째 및 i+1번째 게이트 라인 그룹(Gi, Gi+1)에 공유되는 제 2 게이트 라인(Gb)에 공급되는 제 2 게이트 신호(GSb)가 게이트 온 전압 레벨로 유지됨과 아울러 i번째 및 i+1번째 게이트 라인 그룹(Gi, Gi+1)에 공유되는 제 3 게이트 라인(Gc)에 공급되는 제 3 게이트 신호(GSc)가 게이트 오프 전압 레벨로 유지된다. 이와 동시에, 전술한 컬럼(column) 구동부(122)에 의해 상기 제 2 화소(P2)의 데이터 전압(Vdata)이 데이터 라인(Di)에 공급됨과 동시에 기준 전압(Vref)이 더미 라인(Mi)에 공급된다. 이에 따라, 상기 제 2 화소(P2)의 제 1 스위칭 트랜지스터(ST1)가 턴-온됨으로써 상기 제 2 화소(P2)의 데이터 전압(Vdata)이 제 1 노드(n1)에 공급되고, 제 2 노드(n2)의 전압은 기준 전압(Vref)으로 유지된다. 따라서, 제 2 화소(P2)의 커패시터(Cst)는 상기 기준 전압(Vref)과 상기 데이터 전압(Vdata)의 차 전압(Vref-Vdata)으로 충전된다.
이어서, 상기 발광 기간(t2)에서는, 상기 로우(row) 구동부(124)에 의해 게이트 오프 전압 레벨의 제 1 및 제 2 게이트 신호(GSa, GSb)가 i번째 및 i+1번째 게이트 라인 그룹(Gi, Gi+1)에 공급됨과 동시에 게이트 온 전압 레벨의 제 3 게이트 신호(GSc)가 i번째 및 i+1번째 게이트 라인 그룹(Gi, Gi+1)에 공유되는 제 3 게이트 라인(Gc)에 공급된다. 이에 따라, 상기 발광 기간(t2)에서는 제 1 및 제 2 화소(P1, P2)의 제 1 및 제 2 스위칭 트랜지스터(ST1, ST2)가 각각 턴-오프됨으로써 제 1 및 제 2 화소(P1, P2)의 구동 트랜지스터(DT) 각각이 해당 커패시터(Cst)에 저장된 전압에 의해 턴-온된다. 따라서, 제 1 및 제 2 화소(P1, P2)의 발광 소자(OELD) 각각이 해당 구동 트랜지스터(DT)의 턴-온에 의해 상기 기준 전압(Vref)과 상기 데이터 전압(Vdata)의 차 전압(Vref-Vdata)에 의해 결정되는 데이터 전류(Ioled)에 비례하여 다음 데이터 충전 기간(t1)까지 발광한다.
도 20은 본 발명의 제 6 실시 예에 따른 유기 발광 표시 장치의 검출 모드시 구동 파형을 나타내는 파형도이다.
도 20을 도 8 및 도 18과 결부하여 도 18에 도시된 제 1 및 제 2 화소(P1, P2)에 대한 검출 모드의 동작을 설명하면 다음과 같다.
먼저, 상기 검출 모드에서는 상하로 인접한 제 1 및 제 2 화소(P1, P2)의 공유 구조로 인해, 전술한 바와 같이, 초기화 기간(t1), 검출 전압 충전 기간(t2), 및 전압 검출 기간(t3)으로 이루어지는 제 1 및 제 2 화소 검출 기간(t_P1, t_P2) 각각을 통해 제 1 및 제 2 화소(P1, P2) 각각의 구동 트랜지스터(DT)에 대한 문턱 전압/이동도 특성을 검출 과정이 순차적으로 수행한다.
상기 제 1 화소 검출 기간(t_P1)의 초기화 기간(t1)에서는, 전술한 로우(row) 구동부(124)에 의해 게이트 온 전압 레벨의 제 1 게이트 신호(GSa)가 i번째 게이트 라인 그룹(Gi)의 제 1 게이트 라인(Ga)에 공급되고, 게이트 오프 전압 레벨의 제 1 게이트 신호(GSa)가 i+1번째 게이트 라인 그룹(Gi+1)의 제 1 게이트 라인(Ga)에 공급되고, 게이트 온 전압 레벨의 제 2 게이트 신호(GSb)가 i번째 및 i+1번째 게이트 라인 그룹(Gi, Gi+1)에 공유되는 제 2 게이트 라인(Gb)에 공급됨과 동시에 게이트 오프 전압 레벨의 제 3 게이트 신호(GSc)가 i번째 및 i+1번째 게이트 라인 그룹(Gi, Gi+1)에 공유되는 제 3 게이트 라인(Gc)에 공급된다. 이와 동시에, 전술한 컬럼(column) 구동부(122)에 의해 상기 제 1 화소(P1)의 검출용 데이터 전압(Vdata)이 데이터 라인(Di)에 공급됨과 동시에 프리차징 전압(Vpre)이 더미 라인(Mi)에 공급된다. 이에 따라, 상기 제 1 화소(P1)의 제 1 스위칭 트랜지스터(ST1)와 상기 제 2 화소(P2)의 제 2 스위칭 트랜지스터(ST2) 각각이 턴-온됨으로써 상기 제 1 화소(P1)의 데이터 전압(Vdata)이 제 1 노드(n1)에 공급되고, 상기 프리차징 전압(Vpre)이 상기 제 1 및 제 2 화소(P1, P2) 각각의 제 2 노드(n2)에 공급된다. 따라서, 제 1 화소(P1)의 커패시터(Cst)는 상기 프리차징 전압(Vpre)과 상기 검출용 데이터 전압(Vdata)의 차 전압(Vpre-Vdata)으로 충전되고, 제 2 화소(P2)의 제 2 노드(n2)는 상기 프리차징 전압(Vpre)으로 초기화된다.
이어서, 상기 제 1 화소 검출 기간(t_P1)의 검출 전압 충전 기간(t2)에서는, 상기 로우(row) 구동부(124)에 의해 상기 i번째 및 i+1번째 게이트 라인 그룹(Gi, Gi+1)의 제 1 및 제 2 게이트 라인(Ga, Gb) 각각에 공급되는 게이트 신호가 상기 초기화 기간(t1)의 전압 레벨을 그대로 유지됨과 아울러 상기 컬럼(column) 구동부(122)에 의해 검출용 데이터 전압(Vdata)이 데이터 라인(Di)에 계속 공급되는 상태에서, 상기 컬럼(column) 구동부(122)에 의해 상기 데이터 라인(Di)이 플로팅된다. 이에 따라, 상기 검출 전압 충전 기간(t2)에서는, 제 1 화소(P1)의 구동 트랜지스터(DT)가 검출용 데이터 전압(Vdata)에 의해 턴-온되고, 턴-온된 구동 트랜지스터(DT)에 흐르는 전류에 대응되는 전압이 플로팅 상태의 상기 데이터 라인(Di)에 충전된다. 이때, 상기 데이터 라인(Di)에는 구동 트랜지스터(DT)의 문턱 전압에 대응되는 전압이 충전된다.
이어서, 상기 제 1 화소 검출 기간(t_P1)의 전압 검출 기간(t3)에서는, 상기 로우(row) 구동부(124)에 의해 상기 검출 전압 충전 기간(t2)의 게이트 신호 중 상기 i번째 및 i+1번째 게이트 라인 그룹(Gi, Gi+1)에 공유되는 제 2 게이트 라인(Gb)에 공급되는 제 2 게이트 신호(GSb)가 게이트 오프 전압 레벨로 변화됨과 아울러 i번째 및 i+1번째 게이트 라인 그룹(Gi, Gi+1)에 공유되는 제 3 게이트 라인(Gc)에 공급되는 제 3 게이트 신호(GSc)가 게이트 온 전압 레벨로 변화되고, 플로팅된 상기 데이터 라인(Di)이 컬럼(column) 구동부(122)에 다시 접속된다. 이에 따라, 상기 전압 검출 기간(t3) 동안, 상기 컬럼(column) 구동부(122)는 접속된 상기 데이터 라인(Di)에 충전된 전압을 검출하고, 검출된 전압, 즉 제 1 화소(P1)의 구동 트랜지스터(DT)의 문턱 전압에 대응되는 전압을 검출 데이터(Dsen)로 변환하여 타이밍 제어부(126)에 제공한다.
상기 제 2 화소 검출 기간(t_P2)은 전술한 상기 제 1 화소 검출 기간(t_P1)의 전압 검출 기간(t3) 이후에 수행되는 것으로, 상기 제 2 화소 검출 기간(t_P2) 동안 게이트 오프 전압 레벨의 제 1 게이트 신호(GSa)가 i번째 게이트 라인 그룹(Gi)의 제 1 게이트 라인(Ga)에 공급되고, 게이트 온 전압 레벨의 제 1 게이트 신호(GSa)가 i+1번째 게이트 라인 그룹(Gi+1)의 제 1 게이트 라인(Ga)에 공급되는 것을 제외하고는 동일하므로 이에 대한 설명은 상기 제 1 화소 검출 기간(t_P1)에 대한 설명으로 대신하기로 한다.
한편, 타이밍 제어부(126)는 상기와 같은 검출 모드를 통해 각 화소(P)의 구동 트랜지스터(DT)의 문턱 전압을 검출한 후, 전술한 본 발명의 제 1 실시 예서와 같이, 각 화소(P)의 구동 트랜지스터(DT)의 이동도를 검출하기 위한 검출 모드를 재수행할 수 있다.
이상과 같은 본 발명의 실시 예들에 따른 유기 발광 표시 장치에서는 상하로 인접한 2개의 화소가 하나의 게이트 라인과 하나의 구동 전원 라인을 공유하는 것으로 도시하고 설명하였지만, 이에 한정되지 않고, 각 화소의 개구율 등에 따라 데이터 라인의 길이 방향으로 인접한 3개 이상의 화소들이 하나의 게이트 라인과 하나의 구동 전원 라인을 공유할 수도 있다.
이상에서 설명한 본 발명은 전술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사항을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
110: 표시 패널 120: 패널 구동부
122: 컬럼(column) 구동부 124: 로우(row) 구동부
126: 타이밍 제어부

Claims (12)

  1. 제 1 게이트 신호에 따라 데이터 라인으로부터 공급되는 데이터 전압과 제 2 게이트 라인에 공급되는 제 2 게이트 신호에 의해 더미 라인으로부터 공급되는 기준 전압에 의해 결정되는 데이터 전류를 구동 전원 라인으로부터 공급받아 발광하는 복수의 화소를 포함하는 표시 패널; 및
    상기 데이터 전압을 상기 데이터 라인에 공급하고, 상기 기준 전압을 상기 더미 라인에 공급함과 아울러 상기 제 1 및 제 2 게이트 신호를 상기 화소에 공급하는 패널 구동부를 포함하며,
    상기 데이터 라인의 길이 방향을 따라 상하로 인접한 적어도 2개의 화소는 상기 구동 전원 라인과 상기 제 2 게이트 신호를 공유하고,
    상기 구동 전원 라인과 상기 제 2 게이트 신호는 상하로 인접한 2개의 제 1 및 제 2 화소에 공유되며,
    상기 구동 전원 라인은 상기 제 1 및 제 2 화소 사이에 형성된, 유기 발광 표시 장치.
  2. 제 1 항에 있어서,
    상기 상하로 인접한 적어도 2개의 화소는 상기 제 2 게이트 신호에 의해 동시에 발광되는, 유기 발광 표시 장치.
  3. 삭제
  4. 제 1 항에 있어서,
    상기 제 1 및 제 2 화소 각각은,
    상기 제 1 및 제 2 게이트 신호에 의해 공급되는 상기 데이터 전압과 상기 기준 전압에 의해 결정되는 데이터 전류를 출력하는 구동 트랜지스터를 포함하는 화소 회로; 및
    상기 화소 회로로부터 출력되는 상기 데이터 전류에 의해 발광하는 발광 소자를 포함하는, 유기 발광 표시 장치.
  5. 제 4 항에 있어서,
    상기 제 1 및 제 2 화소의 화소 회로 각각은,
    상기 제 1 게이트 신호가 공급되는 제 1 게이트 라인에 접속된 게이트 전극과 상기 데이터 라인에 접속된 제 1 전극 및 상기 구동 트랜지스터의 게이트 전극에 접속된 제 2 전극을 가지는 제 1 스위칭 트랜지스터;
    상기 제 2 게이트 신호가 공급되는 제 2 게이트 라인에 접속된 게이트 전극과 상기 더미 라인에 접속된 제 1 전극 및 상기 구동 트랜지스터의 소스 전극에 접속된 제 2 전극을 가지는 제 2 스위칭 트랜지스터; 및
    상기 구동 트랜지스터의 게이트 전극과 소스 전극 간에 접속된 커패시터를 더 포함하며,
    상기 구동 트랜지스터의 드레인 전극은 상기 구동 전원 라인에 접속된, 유기 발광 표시 장치.
  6. 제 5 항에 있어서,
    상기 제 1 및 제 2 화소의 화소 회로 각각은 상기 패널 구동부로부터 제 3 게이트 신호가 공급되는 제 3 게이트 라인에 접속된 게이트 전극과 인접한 데이터 라인에 접속된 제 1 전극 및 상기 구동 트랜지스터의 소스 전극에 접속된 제 2 전극을 가지는 제 3 스위칭 트랜지스터를 더 포함하고,
    상기 패널 구동부는 상기 제 3 스위칭 트랜지스터와 상기 인접한 데이터 라인을 통해 상기 화소 회로의 구동 트랜지스터의 문턱 전압 및 이동도 중 적어도 하나에 대응되는 전압을 검출하고, 검출된 전압에 기초하여 입력 데이터를 보정해 화소 데이터를 생성하고, 상기 화소 데이터를 상기 데이터 전압으로 변환하여 데이터 라인에 공급하는, 유기 발광 표시 장치.
  7. 제 4 항에 있어서,
    상기 제 1 및 제 2 화소의 화소 회로 각각은,
    상기 제 1 게이트 신호가 공급되는 제 1 게이트 라인에 접속된 게이트 전극과 상기 더미 라인에 접속된 제 1 전극 및 상기 구동 트랜지스터의 게이트 전극에 접속된 제 2 전극을 가지는 제 1 스위칭 트랜지스터;
    상기 제 2 게이트 신호가 공급되는 제 2 게이트 라인에 접속된 게이트 전극과 상기 데이터 라인에 접속된 제 1 전극 및 상기 구동 트랜지스터의 소스 전극에 접속된 제 2 전극을 가지는 제 2 스위칭 트랜지스터; 및
    상기 구동 트랜지스터의 게이트 전극과 소스 전극 간에 접속된 커패시터를 더 포함하며,
    상기 구동 트랜지스터의 드레인 전극은 상기 구동 전원 라인에 접속된, 유기 발광 표시 장치.
  8. 제 7 항에 있어서,
    상기 패널 구동부는 상기 제 2 스위칭 트랜지스터와 상기 데이터 라인을 통해 상기 화소 회로의 구동 트랜지스터의 문턱 전압 및 이동도 중 적어도 하나에 대응되는 전압을 검출하고, 검출된 전압에 기초하여 입력 데이터를 보정해 화소 데이터를 생성하고, 상기 화소 데이터를 상기 데이터 전압으로 변환하여 데이터 라인에 공급하는, 유기 발광 표시 장치.
  9. 제 4 항에 있어서,
    상기 제 1 및 제 2 화소의 화소 회로 각각은,
    상기 제 1 게이트 신호가 공급되는 제 1 게이트 라인에 접속된 게이트 전극과 상기 데이터 라인에 접속된 제 1 전극 및 상기 구동 트랜지스터의 게이트 전극에 접속된 제 2 전극을 가지는 제 1 스위칭 트랜지스터;
    상기 제 2 게이트 신호가 공급되는 제 2 게이트 라인에 접속된 게이트 전극과 상기 더미 라인에 접속된 제 1 전극 및 상기 구동 트랜지스터의 드레인 전극에 접속된 제 2 전극을 가지는 제 2 스위칭 트랜지스터; 및
    상기 구동 트랜지스터의 게이트 전극과 소스 전극 간에 접속된 커패시터를 더 포함하며,
    상기 구동 트랜지스터의 소스 전극은 상기 구동 전원 라인에 접속된, 유기 발광 표시 장치.
  10. 제 5 항 또는 제 9 항에 있어서,
    상기 패널 구동부는 상기 제 2 스위칭 트랜지스터와 상기 더미 라인을 통해 상기 화소 회로의 구동 트랜지스터의 문턱 전압 및 이동도 중 적어도 하나에 대응되는 전압을 검출하고, 검출된 전압에 기초하여 입력 데이터를 보정해 화소 데이터를 생성하고, 상기 화소 데이터를 상기 데이터 전압으로 변환하여 데이터 라인에 공급하는, 유기 발광 표시 장치.
  11. 제 4 항에 있어서,
    상기 제 1 및 제 2 화소의 화소 회로 각각은,
    상기 제 1 게이트 신호가 공급되는 제 1 게이트 라인에 접속된 게이트 전극과 상기 데이터 라인에 접속된 제 1 전극 및 상기 구동 트랜지스터의 소스 전극에 접속된 제 2 전극을 가지는 제 1 스위칭 트랜지스터;
    상기 제 2 게이트 신호가 공급되는 제 2 게이트 라인에 접속된 게이트 전극과 상기 더미 라인에 접속된 제 1 전극 및 상기 구동 트랜지스터의 게이트 전극에 접속된 제 2 전극을 가지는 제 2 스위칭 트랜지스터;
    상기 구동 트랜지스터의 게이트 전극과 소스 전극 간에 접속된 커패시터; 및
    제 3 게이트 신호가 공급되는 제 3 게이트 라인에 접속된 게이트 전극과 상기 구동 전원 라인에 접속된 제 1 전극 및 상기 구동 트랜지스터의 소스 전극에 접속된 제 2 전극을 가지는 제 2 스위칭 트랜지스터를 더 포함하는, 유기 발광 표시 장치.
  12. 제 11 항에 있어서,
    상기 패널 구동부는 상기 제 1 스위칭 트랜지스터와 상기 데이터 라인을 통해 상기 화소 회로의 구동 트랜지스터의 문턱 전압 및 이동도 중 적어도 하나에 대응되는 전압을 검출하고, 검출된 전압에 기초하여 입력 데이터를 보정해 화소 데이터를 생성하고, 상기 화소 데이터를 상기 데이터 전압으로 변환하여 데이터 라인에 공급하는, 유기 발광 표시 장치.
KR1020120135624A 2012-11-27 2012-11-27 유기 발광 표시 장치 KR101962810B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120135624A KR101962810B1 (ko) 2012-11-27 2012-11-27 유기 발광 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120135624A KR101962810B1 (ko) 2012-11-27 2012-11-27 유기 발광 표시 장치

Publications (2)

Publication Number Publication Date
KR20140067848A KR20140067848A (ko) 2014-06-05
KR101962810B1 true KR101962810B1 (ko) 2019-03-27

Family

ID=51123993

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120135624A KR101962810B1 (ko) 2012-11-27 2012-11-27 유기 발광 표시 장치

Country Status (1)

Country Link
KR (1) KR101962810B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102190129B1 (ko) * 2014-07-09 2020-12-14 엘지디스플레이 주식회사 유기발광다이오드 표시장치와 그 구동방법
KR102424978B1 (ko) 2015-02-26 2022-07-26 삼성디스플레이 주식회사 유기 발광 표시 장치
CN106548752B (zh) * 2017-01-25 2019-03-01 上海天马有机发光显示技术有限公司 有机发光显示面板及其驱动方法、有机发光显示装置
CN114023259B (zh) * 2021-12-01 2022-10-21 合肥维信诺科技有限公司 一种像素驱动电路及其驱动方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101169053B1 (ko) * 2005-06-30 2012-07-26 엘지디스플레이 주식회사 유기발광다이오드 표시장치
KR20120076215A (ko) * 2010-12-29 2012-07-09 엘지디스플레이 주식회사 유기전계발광표시장치

Also Published As

Publication number Publication date
KR20140067848A (ko) 2014-06-05

Similar Documents

Publication Publication Date Title
US9041705B2 (en) Organic light emitting display device
KR102016391B1 (ko) 유기 발광 표시 장치 및 그 구동방법
KR101969436B1 (ko) 유기 발광 디스플레이 장치의 구동 방법
US9679516B2 (en) Organic light emitting display and method for driving the same
US8446345B2 (en) Organic light emitting diode display
KR101981677B1 (ko) 유기 발광 표시 장치 및 그 구동방법
KR101756665B1 (ko) 유기발광다이오드 표시장치 및 그 구동방법
KR102028504B1 (ko) 보상회로를 포함하는 유기발광 표시장치
US9183784B2 (en) Display device and driving method thereof for compensating a threshold voltage deviation characteristic of the display
KR20150069314A (ko) 유기 발광 표시 장치
KR101997766B1 (ko) 유기 발광 디스플레이 장치의 센싱 제어 장치 및 이를 이용한 센싱 방법
KR20140076061A (ko) 유기 발광 표시 장치
KR102196445B1 (ko) 유기 발광 표시 장치
KR101962810B1 (ko) 유기 발광 표시 장치
KR20140071734A (ko) 유기 발광 표시 장치 및 그의 구동 방법
KR101953392B1 (ko) 유기 발광 표시 장치
KR101837198B1 (ko) 유기발광 표시장치
KR101993831B1 (ko) 유기 발광 표시 장치 및 그의 구동 방법
KR102104315B1 (ko) 유기 발광 표시 장치
KR102183824B1 (ko) 유기 발광 표시 장치
KR102658876B1 (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 구동 방법
KR20150070497A (ko) 유기 발광 표시 장치 및 그의 구동 방법
KR20150129234A (ko) 유기발광표시장치 및 그 구동방법
KR20210082847A (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant