KR101568079B1 - 금속 세선을 포함하는 투명 기판 및 그 제조 방법 - Google Patents

금속 세선을 포함하는 투명 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR101568079B1
KR101568079B1 KR1020140027237A KR20140027237A KR101568079B1 KR 101568079 B1 KR101568079 B1 KR 101568079B1 KR 1020140027237 A KR1020140027237 A KR 1020140027237A KR 20140027237 A KR20140027237 A KR 20140027237A KR 101568079 B1 KR101568079 B1 KR 101568079B1
Authority
KR
South Korea
Prior art keywords
conductive layer
layer
groove portion
groove
resin pattern
Prior art date
Application number
KR1020140027237A
Other languages
English (en)
Other versions
KR20140110790A (ko
Inventor
배성학
한상철
김병묵
Original Assignee
주식회사 엘지화학
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엘지화학 filed Critical 주식회사 엘지화학
Priority to US14/371,387 priority Critical patent/US9775236B2/en
Priority to PCT/KR2014/001906 priority patent/WO2014137192A2/ko
Priority to TW103108050A priority patent/TWI576031B/zh
Priority to JP2015561274A priority patent/JP6202289B2/ja
Priority to CN201480000714.0A priority patent/CN104350551B/zh
Publication of KR20140110790A publication Critical patent/KR20140110790A/ko
Application granted granted Critical
Publication of KR101568079B1 publication Critical patent/KR101568079B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01BCABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B5/00Non-insulated conductors or conductive bodies characterised by their form
    • H01B5/14Non-insulated conductors or conductive bodies characterised by their form comprising conductive layers or films on insulating-supports
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B3/00Ohmic-resistance heating
    • H05B3/10Heating elements characterised by the composition or nature of the materials or by the arrangement of the conductor
    • H05B3/12Heating elements characterised by the composition or nature of the materials or by the arrangement of the conductor characterised by the composition or nature of the conductive material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B3/00Ohmic-resistance heating
    • H05B3/84Heating arrangements specially adapted for transparent or reflecting areas, e.g. for demisting or de-icing windows, mirrors or vehicle windshields
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0274Optical details, e.g. printed circuits comprising integral optical means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0023Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/045Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by making a conductive layer having a relief pattern, followed by abrading of the raised portions
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/14Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
    • H05K3/146By vapour deposition
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B2203/00Aspects relating to Ohmic resistive heating covered by group H05B3/00
    • H05B2203/017Manufacturing methods or apparatus for heaters
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0104Properties and characteristics in general
    • H05K2201/0108Transparent
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0104Properties and characteristics in general
    • H05K2201/0129Thermoplastic polymer, e.g. auto-adhesive layer; Shaping of thermoplastic polymer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0302Properties and characteristics in general
    • H05K2201/0317Thin film conductor layer; Thin film passive component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09036Recesses or grooves in insulating substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0104Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0108Male die used for patterning, punching or transferring

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Insulated Conductors (AREA)
  • Laminated Bodies (AREA)
  • Manufacturing Of Electric Cables (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

본 발명은 측면 및 바닥면을 포함하는 다수의 홈부를 포함하는 수지 패턴층; 및 상기 홈부 내에 형성되는 전도성층을 포함하며, 상기 전도성층은 선폭이 0.1㎛ 내지 3㎛이고, 평균 높이가 상기 홈부의 최대 깊이의 5% 내지 50%인 투명 기판 및 그 제조 방법에 관한 것이다.
본 발명에 따르면, 연속 공정이 가능하며, 제조 공정이 간단하고, 제조 비용이 저렴할 뿐 아니라, 전기 전도성 및 투명성이 우수한 투명 기판을 제조할 수 있다.

Description

금속 세선을 포함하는 투명 기판 및 그 제조 방법{TRANSPARENT SUBSTRATE COMPRISING FINE METAL LINES AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 투명 기판 및 그 제조 방법에 관한 것으로, 보다 구체적으로는, 전기 전도성 및 투명성이 우수한 선폭 3㎛ 이하의 금속 세선을 포함하는 투명 기판 및 그 제조 방법에 관한 것이다.
폴리머 필름 또는 유리 기판에 전도성 미세 패턴이 형성되어 있는 전도성 기판은 전자파 차폐 필터, 열선 유리, 터치 패널, 액정 디스플레이 등의 다양한 분야에서 사용되고 있다. 한편, 디스플레이 장치나 터치 패널에 사용되는 전도성 기판의 경우, 전도성 패턴의 선폭이 3㎛를 초과하면, 전도성 패턴층과 기판의 반사율 차이에 의해 전도성 패턴이 외부에서 쉽게 시인되어, 표시 품질이 떨어진다는 문제점이 있다. 따라서, 전도성 패턴의 선폭을 작게 제어할 필요가 있으나, 종래의 전도성 기판 제조 방법으로는 이와 같은 미세한 선폭을 구현하기 어려웠다.
보다 구체적으로는, 종래에는 전도성 미세 패턴이 형성된 전도성 기판을 형성하기 위해 유리 기판이나 폴리머 기판 상에 홈부를 형성하고, 홈부에 전도성 물질을 습식 코팅 등의 방법을 통해 충진하고, 닥터 블레이드 등을 이용하여 홈부 이외 부분에 도포된 전도성 재료를 제거하는 방법이나, 홈부에 금속 입자 또는 금속 산화물 등을 충진하고, 열 및/또는 압력을 가하여 압축시키는 방법 등을 사용하였다.
그러나, 습식 코팅법을 이용하는 경우에는 전도성 물질로 전도성 고분자나 전도성 입자를 포함하는 수지 등을 사용하여야 하는데, 이 경우 도전율이 고체 금속에 비해 현저하게 작고, 공정 속도가 증가할 경우, 홈부에 충진되지 않는 영역이 발생하기 쉬워 불량률이 증가하는 문제점이 있다. 또한, 3㎛ 이하의 미세 선폭을 구현하기 위해서는 홈부에 충진되는 전도성 재료의 나노 크기 정도로 매우 미세해야 하는데, 전도성 재료의 크기를 이와 같이 줄이는 것은 현실적으로 매우 어렵다.
한편, 열 및/또는 압력을 가하여 금속 입자 또는 금속 산화물 입자를 압축시키는 방법의 경우, 열 및/또는 압력에 의해 패턴 변형이 일어나기 쉬워 정밀도가 떨어지고, 미세 패턴을 형성하는데 한계가 있다는 문제점이 있었다.
또한, 상기 방법 이외에도 기판 상에 전도성 잉크를 미세 패턴으로 인쇄하거나 도금하는 등의 방식을 통해 전도성 미세 패턴이 형성된 전도성 기판을 제조하는 방법이 제안되었다. 그러나, 전도성 잉크를 인쇄하는 방법의 경우, 미세 선폭을 구현하기 위해서는 전도성 잉크의 액적 크기가 나노 사이즈 수준으로 작아야 하는데, 잉크 액적을 이와 같은 사이즈로 구현하는 것은 현실적으로 매우 어렵기 때문에 3㎛ 이하의 선폭을 갖는 패턴을 형성하는데는 적합하지 못했다. 또한, 도금법의 경우, 홈부에만 선택적으로 도금을 수행하기 어렵기 때문에, 도금 후 연마 입자를 이용한 폴리싱을 통해 홈부 이외의 영역에 형성된 금속층을 제거해야 하는데, 이 경우, 롤-투-롤과 같은 연속 공정을 적용하기 어려워 제조 시간이 오래 걸리고, 공정이 번거롭다는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 제조 공정이 간단하고, 롤-투-롤과 같은 연속 공정 적용이 가능하며, 전도성 패턴의 선폭이 3㎛ 이하인 투명성 및 전도 전도성이 우수한 투명 기판을 제조하는 방법을 제공하고자 한다.
일 측면에서, 본 발명은, 측면 및 바닥면을 포함하는 다수의 홈부를 포함하는 수지 패턴층을 형성하는 단계; 상기 수지 패턴층 상에 금속을 증착하여 전도성층을 형성하되, 전도성층의 평균 높이가 홈부 최대 깊이의 5% 내지 50%이고, 금속의 증착 각도가 수지 패턴층의 법선 방향에 대하여 -15° 내지 15°가 되도록 조절하는 단계; 및 상기 수지 패턴층의 홈부를 제외한 영역에 존재하는 전도성층을 물리적으로 제거하는 단계를 포함하는 투명 기판의 제조 방법을 제공한다.
이때, 상기 홈부는 최대 폭이 0.1㎛ 내지 3㎛이고, 최대 깊이가 홈부의 최대 폭의 0.2배 내지 2배 정도일 수 있으며, 측면이 수직 방향을 기준으로 0° 내지 15°의 경사각을 갖도록 형성되는 것이 바람직하다. 또한, 상기 홈부는 측면의 상부 모서리의 곡율 반경이 홈부 최대 깊이의 0.3배 이하가 되도록 형성될 수 있으며, 상기 홈부의 바닥면 면적의 총합이 수지 패턴층 전체 단면적의 0.1% 내지 5% 이하가 되도록 형성되는 것이 바람직하다.
한편, 상기 다수의 홈부를 포함하는 수지 패턴층을 형성하는 단계는 임프린팅법, 포토리소그라피법 또는 전자빔 리소그라피법에 의해 수행될 수 있다.
상기 전도성층을 형성하는 단계는 상기 홈부의 측면에 증착되는 전도성층의 두께가 전도성층의 평균 높이의 25% 이하가 되도록 수행될 수 있다.
상기 전도성층을 물리적으로 제거하는 단계는 스크래칭법, 디태칭(detaching)법 또는 이들의 조합으로 수행될 수 있으며, 보다 바람직하게는, 멜라민폼 또는 조면을 갖는 직물을 이용하여 전도성층을 문질러 제거하는 방식으로 수행될 수 있다.
한편, 상기 전도성층을 형성하는 단계는, 필요에 따라, 상기 금속 증착 전에 상기 수지 패턴층 상에 접착력 조절층을 형성하는 단계를 추가로 포함할 수 있으며, 상기 접착력 조절층을 형성하는 단계는 화학기상증착 또는 물리기상증착법에 의해 수행될 수 있고, 이때, 접착력 조절층 형성 물질의 증착 각도는 수지 패턴층의 법선 방향에 대하여 -15° 내지 15° 정도인 것이 바람직하다.
또한, 상기 전도성층을 형성하는 단계는, 필요에 따라, 금속 증착 전 및/또는 후에 흑화층을 형성하는 단계를 추가로 포함할 수 있으며, 상기 흑화층을 형성하는 단계는 화학기상증착 또는 물리기상증착법에 의해 수행될 수 있고, 이때, 흑화층 형성물질의 증착 각도는 수지 패턴층의 법선 방향에 대하여 -15° 내지 15° 정도인 것이 바람직하다.
한편, 본 발명에 따르면, 필요에 따라, 상기 전도성층을 물리적으로 제거하는 단계 이후에 수지 패턴층을 평탄화하는 단계를 추가로 포함할 수 있다.
다른 측면에서, 본 발명은 측면 및 바닥면을 포함하는 다수의 홈부를 포함하는 수지 패턴층; 및 상기 홈부 내에 형성되는 전도성층을 포함하며, 상기 전도성층은 선폭이 0.1㎛ 내지 3㎛이고, 평균 높이가 상기 홈부의 최대 깊이의 5% 내지 50%인 투명 기판을 제공한다.
한편, 본 발명의 투명 기판에 있어서, 홈부의 일 측면의 수직 방향에 대한 경사 각도의 절대값을 θ1, 홈부의 다른 측면의 수직 방향에 대한 경사 각도의 절대값을 θ2이라 할 때, tanθ1 + tan θ2=0인 경우에, 상기 전도성층의 수직 단면은 하기 식 1 및 식 2를 만족하는 것이 바람직하다.
[식 1]
0 ≤ S1D2/(S0HD-S0 2) ≤ 0.3
[식 2]
0 ≤ S2D2/(S0HD-S0 2) ≤ 0.3
상기 [식 1] 및 [식 2]에서, H는 홈부의 최대 깊이, D는 홈부의 최대 폭, S0는, 전도성층의 평균 높이를 h, 홈부 중심점으로부터 1.2h의 높이에 있는 점을 지나는 수평선을 기준선이라 할 때, 상기 기준선 아래 영역에 존재하는 전도성층의 단면적, S1은 상기 기준선 위 영역에 존재하는 전도성층 중 홈부의 일 측면에 부착되어 있는 전도성층의 단면적, S2는 상기 기준선 위 영역에 존재하는 전도성층 중 홈부의 다른 측면에 부착되어 있는 전도성층의 단면적임.
한편, 본 발명의 투명 기판에 있어서, 홈부의 일 측면의 수직 방향에 대한 경사 각도의 절대값을 θ1, 홈부의 다른 측면의 수직 방향에 대한 경사 각도의 절대값을 θ2이라 할 때, tanθ1 + tan θ2> 0인 경우에는 상기 전도성층의 수직 단면이 하기 식 3 및 식 4를 만족하는 것이 바람직하다.
[식 3]
0 ≤ S1(tanθ1 + tan θ2)cosθ1/[{2D-H(tanθ1 + tan θ2)}T0-2S0] ≤ 0.3
[식 4]
0 ≤ S2(tanθ1 + tan θ2)cosθ2/[{2D-H(tanθ1 + tan θ2)}T0-2S0] ≤ 0.3
상기 [식 3] 및 [식 4]에서,
T0는 하기 [식 5]로 정의되는 값이고,
[식 5]
T0=[H(tanθ1 + tan θ2)-D+{(D-H(tanθ1 + tan θ2))2+2S0(tanθ1 + tan θ2)}0.5]/ (tanθ1 + tan θ2)
H는 홈부의 최대 깊이, D는 홈부의 최대 폭, S0는 전도성층의 평균 높이를 h, 홈부 중심점으로부터 1.2h의 높이에 있는 점을 지나는 수평선을 기준선이라 할 때, 상기 기준선 아래 영역에 존재하는 전도성층의 단면적, S1은 상기 기준선 윗 영역에 존재하는 전도성층 중 홈부의 일 측면에 부착되어 있는 전도성층의 단면적, S2는 상기 기준선 윗 영역에 존재하는 전도성층 중 홈부의 다른 측면에 부착되어 있는 전도성층의 단면적임.
한편, 본 발명에 따른 투명 기판은 상기 전도성층의 상부에 평탄화층을 추가로 포함할 수 있으며, 이때, 상기 평탄화층은 수지 패턴층 형성물질과의 굴절율 차이가 0.3 이하인 물질로 형성되는 것이 바람직하다.
상기와 같은 본 발명의 투명 기판은 개구율이 95% 내지 99.9% 정도이고, 면저항이 0.01Ω/□ 내지 100Ω/□ 정도로, 투명성 및 전도성이 우수하다.
본 발명의 제조 방법에 따르면, 선폭이 3㎛ 이하인 매우 미세한 금속 세선을 형성할 수 있어 금속 세선의 반사에 따른 투명성 저하가 최소화되어 매우 우수한 투명성을 갖는 투명 기판을 제조할 수 있다. 따라서, 본 발명에 의해 제조된 투명 기판은 터치 패널이나 투명 OLED와 같은 디스플레이 분야에서 매우 유용하게 적용될 수 있다.
또한, 본 발명의 투명 기판 제조 방법에 따르면, 롤-투-롤과 같은 연속 공정을 통해 전도성층을 포함하는 투명 기판을 제조할 수 있기 때문에, 생산성이 우수하고 제조 비용이 저렴하다. 뿐만 아니라, 물리적 금속제거 방법을 이용하여 폐화학물질의 발생이 최소화되는 친환경적 특성을 지닌다.
도 1 및 도 2는 본 발명의 전도성층을 포함하는 투명 기판 제조 방법의 다양한 구현예들을 보여주는 도면들이다.
도 3은 본 발명의 홈부를 전자주사현미경으로 촬영한 사진이다.
도 4는 본 발명의 투명 기판의 홈부 단면 형상의 실시예들을 보여주기 위한 도면이다.
도 5는 본 발명의 전도성층을 포함하는 투명 기판을 광학 현미경으로 사진이다.
도 6은 본 발명의 실시예에 따라 제조된 투명 기판을 전자주사현미경으로 촬영한 사진이다.
도 7은 본 발명의 비교예 1에 따라 제조된 투명 기판을 전자주사현미경으로 촬영한 사진이다.
도 8은 본 발명의 비교예 2에 따라 제조된 투명 기판을 전자주사현미경으로 촬영한 사진이다.
도 9는 본 발명의 투명 기판의 전도성층의 수직 단면의 일례를 보여주는 도면이다.
이하, 도면을 참조하여, 본 발명을 보다 구체적으로 설명하기로 한다. 다만, 하기 도면들은 본 발명을 보다 자세하게 설명하게 위한 것으로, 본 발명의 일 구현예들에 불과하며, 본 발명이 도면에 도시된 범위로 한정되는 것은 아니다. 한편, 도면에서 동일한 도면 부호는 동일한 구성요소를 나타내며, 도면에 개시된 각 구성요소들은 발명의 원활한 이해를 위해 과장, 축소 또는 생략되어 표현될 수 있다.
본 발명자들은 전도성 및 투명성이 우수한 투명 기판을 제조하기 위해, 부단한 연구를 거듭한 결과, 전도성층 형성 시에 전도성층의 평균 높이를 홈부 깊이의 50% 이하로 하고, 금속의 증착 각도를 수지 패턴층의 법선 방향을 기준으로 -15° ~ 15° 범위 내가 되도록 제어함으로써, 3㎛ 이하의 선폭을 갖는 전도성층을 포함하는 투명 기판을 제조할 수 있음을 알아내고, 본 발명을 완성하였다.
보다 구체적으로는, 본 발명은 측면 및 바닥면을 포함하는 다수의 홈부를 포함하는 수지 패턴층을 형성하는 단계; 상기 수지 패턴층 상에 금속을 증착하여 전도성층을 형성하되, 전도성층의 평균 높이가 홈부 최대 깊이의 5% 내지 50%이고, 금속의 증착 각도가 상기 수지 패턴층의 법선 방향을 대하여 -15° 내지 15°가 되도록 조절하는 단계; 및 상기 수지 패턴층의 홈부를 제외한 영역에 존재하는 전도성층을 물리적으로 제거하는 단계를 포함하는 투명 기판의 제조 방법에 관한 것이다.
도 1에 도시된 바와 같이, 본 발명의 투명 기판 제조 방법은, 다수의 홈부(24)를 포함하는 수지 패턴층(20)을 형성하는 단계(도 1의 (A) 참조), 상기 수지 패턴층(20) 상에 전도성층(30)을 형성하는 단계(도 1의 (B) 참조) 및 상기 수지 패턴층(20)의 홈부(24)를 제외한 영역에 존재하는 전도성층(30)을 물리적으로 제거하는 단계(도 1의 (C) 참조)를 포함한다.
먼저, 다수의 홈부(24)를 포함하는 수지 패턴층(20)을 형성한다. 이때, 상기 수지 패턴층(20)은, 도 1에 도시된 바와 같이 기재(10) 상에 형성될 수 있으나, 이로써 한정되는 것은 아니며, 별도의 기재를 사용하지 않고 형성하여도 무방하다. 한편, 수지 패턴층(20)을 기재 상에 형성할 경우에 사용될 수 있는 기재(10)는 특별히 한정되지는 않으나, 전도성층 형성 후에 기재를 분리하지 않고 사용할 수 있다는 점에서 투명한 재질의 기재를 사용하는 것이 보다 바람직하다. 예를 들면, 상기 기재(10)로는 유리 기판 또는 투명 고분자 필름 등이 사용될 수 있다. 상기 고분자 필름으로는, 예를 들면, 폴리에틸렌테레프탈레이트 필름, 폴리카보네이트 필름, 폴리에틸렌나프탈렌 필름, 폴리이미드 필름, 셀룰로오스 필름 등이 사용될 수 있다.
상기 수지 패턴층(20)은, 예를 들면, 투명 기재(10) 상에 수지 조성물 층을 형성한 다음, 예를 들면, 임프린팅법, 포토리소그라피법 또는 전자빔 리소그라피법 등과 같이 당해 기술 분야에 잘 알려진 수지 패터닝 방법을 이용하여 다수의 홈부(24)를 패터닝함으로써 형성될 수 있으며, 그 형성 방법이 특별히 한정되는 것은 아니다. 공정의 간편성 및 제조 비용 등을 고려할 때, 이 중에서도 임프린팅법을 사용하는 것이 특히 바람직하다.
한편, 상기 수지 패턴층(20)은, 당해 기술 분야에 알려진 다양한 수지들을 이용하여 형성될 수 있으며, 그 재질이 특별히 한정되는 것은 아니다. 예를 들면, 본 발명에 있어서, 상기 수지 패턴층(20)은, 활성 에너지선 경화형 수지, 열 경화형 수지, 전도성 고분자 수지 또는 이들의 조합으로 이루어질 수 있으며, 예를 들면, 우레탄아크릴레이트, 에폭시아크릴레이트, 에스테르아크릴레이트, 폴리다이메틸실록세인, 폴리아세틸렌, 폴리파라페닐렌, 폴리아닐린, 폴리피르롤 등을 포함할 수 있다.
한편, 상기 홈부(24)는 전도성층을 형성하기 위한 공간으로, 도 3에 도시된 바와 같이, 측면 및 바닥면을 포함하는 스트라이프(stripe) 형태의 음각 구조물이다. 한편, 본 발명에 있어서, 상기 수지 패턴층은 다수의 홈부(24)를 포함하며, 바람직하게는, 일 방향으로 연장 형성된 다수의 홈부와, 다른 방향으로 연장 형성된 다수의 홈부가 격자형으로 교차되도록 형성되어 있는 것이 좋다.
한편, 상기 홈부(24)를 기판 평면에 대하여 수직한 방향으로 절단한 단면(이하, 수직 단면이라 함)의 형상은, 특별히 한정되지 않으며, 사각형, 역사다리꼴, 곡선형, 원형, 타원형, 다각형 또는 그 조합으로 이루어질 수 있다. 도 4의 (A) 내지 (C)에는 본 발명의 홈부의 다양한 단면 형상들이 예시적으로 도시되어 있다. 상기 홈부(24)의 수직 단면 형상은 도 4(A)에 도시된 바와 같이, 역사다리꼴 형상일 수도 있고, 도 4(B)에 도시된 바와 같이, 측면은 역사다리꼴 형태로 이루어지고, 바닥면은 곡선 형태로 이루어진 형태일 수도 있고, 도 4(C)에 도시된 바와 같이, 측면의 상부 모서리가 라운드 형태로 형성될 수도 있다. 이와 같이, 본 발명에 있어서, 홈부의 형상은 특별히 한정되지는 않으나, 홈부의 상부 영역의 폭이 하부 영역의 폭보다 작을 경우, 패턴 형성이 어려우므로, 홈부 상부의 폭이 홈부의 하부의 폭보다 작아지지 않도록 형성되는 것이 바람직하다. 즉 홈부의 최상면의 폭이 최하면의 폭과 같거나, 최하면의 폭보다 크게 형성되는 것이 바람직하다.
또한, 상기 홈부의 측면은, 수직 방향을 기준으로 측면이 0° 내지 15°의 경사각, 바람직하게는, 0° 내지 10°, 더 바람직하게는 1° 내지 5°의 경사각을 갖도록 형성될 수 있다. 측면의 경사 각도가 0° 미만인 경우에는 홈부 하면의 폭이 상면의 폭보다 커지게 되고, 그 결과, 패턴 형성 공정에서 몰드와 수지 사이의 밀착력이 증가하여 형상이 왜곡되거나, 공정 속도가 저하되는 문제가 발생할 수 있으며, 15°를 초과할 경우에는 전도성층 증착 공정에서 홈부 측면에 증착되는 금속의 양이 많아져 전도성층의 물리적 제거 시에 홈부 내의 전도성층이 함께 제거되는 문제점이 발생할 수 있기 때문이다. 한편, 본 발명에 있어서, 홈부는 2개의 측면을 가지는데, 상기 양 측면의 경사각도는 동일하거나 상이할 수 있다.
한편, 본 발명에 있어서, 상기 홈부는 최대 깊이(H)가 홈부의 최대 폭의 0.2배 내지 2배, 바람직하게는 0.7배 내지 1배 정도가 되도록 형성되는 것이 바람직하다. 이때, 최대 깊이(H)는 홈부의 최저점에서 최고점까지의 거리를 의미하며, 최대 폭(D)는 수평 방향으로 측정한 홈부의 폭 중 가장 긴 폭을 의미한다(도 4 참조). 홈부의 최대 깊이(H)가 상기 수치 범위를 만족할 경우, 패턴 형성이 용이하고, 홈부 이외 영역의 전도성층을 제거하는 과정에서 홈부 내의 전도성층이 함께 제거되는 현상을 방지할 수 있다.
한편, 본 발명에 있어서, 상기 홈부(24)는 최대 폭(D)이 0.1㎛ 내지 3㎛ 정도, 바람직하게는 0.3㎛ 내지 2㎛ 정도, 더 바람직하게는, 0.5㎛ 내지 0.9㎛ 정도일 수 있다. 홈부의 최대 폭이 0.1㎛ 미만인 경우, 전도성층의 선폭이 너무 작아 저항이 높아지고, 전도성이 떨어진다는 문제점이 있으며, 최대 폭이 3㎛를 초과하는 경우에는 전도성층의 선폭이 커져 전도성층 반사로 인해 금속선이 인지되어 제품의 외관 품질이 떨어진다는 문제점이 있다.
한편, 도 4(C)에 도시된 바와 같이, 홈부 측면의 상부 모서리가 라운드 형태로 형성될 경우, 상기 상부 모서리의 곡율 반경(r)은 홈부 최대 깊이(H)의 0.3배 이하, 바람직하게는, 0.01배 내지 0.15배 정도인 것이 바람직하다. 상부 모서리의 곡율 반경이 홈부 최대 깊이의 0.3배를 초과하는 경우에는 전도성층 제거 시에 전도성층의 깨짐 현상이 줄어들어, 제거 속도 및 균일도가 저하되기 때문이다.
또한, 상기 수지 패턴층에 있어서, 상기 홈부는 바닥면 면적의 총합이 수지 패턴층 전체 단면적의 0.1% 내지 5% 이하가 되도록 형성되는 것이 바람직하다. 홈부 바닥면 면적의 총합이 5%를 초과할 경우, 전도성층에 의해 기판의 투명성이 저해될 수 있고, 홈부 바닥면 면적의 총합이 0.1% 미만일 경우에는 충분한 전도성을 확보하지 못하는 문제점이 발생할 수 있기 때문이다.
다음으로, 상기 수지 패턴층(20) 상에 전도성층(30)을 형성한다.
이때, 상기 전도성층(30)은 예를 들면, 구리, 은, 금, 알루미늄, 니켈, 황동, 철, 크롬, 백금, 몰리브덴 또는 이들의 합금과 같은 금속을 증착하여 형성되는 금속층을 포함하며, 경제성 및 전도성을 고려할 때, 이 중에서도 구리, 알루미늄 등을 증착하여 형성되는 금속층을 포함하는 것이 특히 바람직하다. 또한, 상기 전도성층(30)은 필요에 따라, 2층 이상으로 이루어질 수 있으며, 예를 들면, 상기와 같은 금속을 포함하는 층의 상부 및/또는 하부에 접착력 조절층이나 흑화층을 추가로 포함할 수 있다.
한편, 본 발명에 있어서, 상기 전도성층(30)은 수지 패턴층(20) 상에 금속을 증착시켜 형성되며, 이때, 상기 증착은 전도성층의 평균 높이가 홈부 최대 깊이의 50% 이하이고, 금속의 증착 각도가 수지 패턴층의 수직 방향을 기준으로 -15° 내지 15° 범위 내가 되도록 수행된다. 이때, 상기 전도성층의 평균 높이는, 홈부의 중심점에서 전도성층의 높이(이하, 중심 높이라 함)를 측정한 후, 상기 중심 높이와 그 편차가 -20% ~ +20% 내에 있는 측정값들의 평균을 내는 방법으로 측정하였다. 한편, 상기 홈부의 중심점은 홈부의 수직 단면에 있어서, 바닥면의 중앙을 의미한다.
바람직하게는, 상기 전도성층의 평균 높이는 홈부 최대 깊이의 5% 내지 50%, 10% 내지 50% 또는 20% 내지 40% 정도일 수 있으며, 상기 금속의 증착 각도는 -15° 내지 15°, -10° 내지 10° 또는 -5° 내지 5° 정도일 수 있다.
본 발명자들의 연구에 따르면, 3㎛ 이하의 폭을 갖는 홈부에 종래에 일반적으로 사용되는 전도성층 형성 방법, 즉 스퍼터링이나 e-빔 증착 방법을 통해 전도성층을 형성할 경우, 전도성층(30) 제거 시에 홈부 내의 전도성층(30)이 함께 제거되어 단락이 발생하는 것으로 나타났다. 그러나, 전도성층 증착 시에 증착 높이 및 금속의 증착 각도가 상기 범위를 만족할 경우, 3㎛ 이하의 선폭을 갖는 전도성층을 단락 없이 형성할 수 있으며, 그 결과 전도성 및 투명성이 모두 우수한 기판을 제조할 수 있는 것으로 나타났다.
한편, 상기 전도성층의 증착 높이는 필름의 진행 속도 등을 조절함으로써 조절할 수 있다. 예를 들면, 동일한 파워로 금속 증발을 수행할 경우, 즉, 단위 시간당 증발량이 일정한 경우, 필름 진행 속도를 변경함으로써 증착 높이를 조절할 수 있다. 필름의 진행 속도를 높이면, 증기에 노출되는 시간이 줄어들게 되므로, 증착 높이가 낮아지게 된다.
또한, 상기 금속의 증착 각도는, 증착 장치에 마스크를 설치하거나, 증발원과 증착되는 기재 사이의 거리를 조절함으로써 조절할 수 있다. 보다 구체적으로는, 증발원과 기재 사이에 일정한 폭으로 개방된 영역을 가지는 마스크를 설치함으로써 원하는 각도로 진행하는 증기만을 통과시킬 수 있다. 또한, 증발원과 증착되는 기재 사이의 거리가 멀어질수록 실제로 기재 위에 도달하는 증기의 각도 범위가 좁아지게 된다.
상기와 같이 금속의 증착 각도를 조절할 경우, 홈부의 측면에 증착되는 전도성층의 두께를 조절할 수 있다. 바람직하게는, 본 발명의 전도성층을 형성하는 단계는 상기 홈부의 측면에 증착되는 전도성층의 두께가 전도성층의 평균 높이의 25% 이하가 되도록 수행되는 것이 바람직하다. 본 발명자들의 연구에 따르면, 홈부 측면에 부착되는 전도성층의 두께가 25%를 초과할 경우, 3㎛ 이하의 선폭을 갖는 금속 세선을 단락 없이 형성하기 어려운 것으로 나타났다.
한편, 필수적인 것은 아니나, 본 발명의 상기 전도성층(20)을 형성하는 단계 는, 필요에 따라, 상기 금속 증착 전에 상기 수지 패턴층(20) 상에 접착력 조절층(40)을 형성하는 단계(도 2의 (B) 참조)를 추가로 포함할 수 있다.
상기 접착력 조절층(40)은 수지 패턴층(20)과 전도성층(20)을 분리시켜 수지에 의한 전도성층의 산화를 방지하고 수지 패턴층과 전도성층 간의 접착력을 조절하여 박리가 용이하게 하기 위한 것으로, 예를 들면, 실리콘 옥사이드, 금속 산화물, 몰리브덴, 탄소, 주석, 크롬, 니켈 및 코발트로 이루어진 군으로부터 선택된 1종 이상으로 이루어질 수 있다.
상기 접착력 조절층(40)의 두께는 0.005㎛ 내지 0.2㎛ 정도, 바람직하게는 0.005㎛ 내지 0.1㎛정도, 더욱 바람직하게는 0.01㎛ 내지 0.06㎛ 정도일 수 있다. 두께가 0.005㎛ 이하인 경우 박막형성이 제대로 되지 않을 수 있으며, 0.2㎛ 이하에서 충분한 박막특성을 얻을 수 있으므로 그 이상인 경우 공정비용 증가만 초래할 뿐 불필요하다.
한편, 상기 접착력 조절층 형성 방법은, 접착력 조절층을 형성하는 물질에 따라 적절하게 선택될 수 있으며, 특별히 제한되지 않는다. 예를 들면, 상기 접착력 조절층 형성 단계는, 화학기상증착법 또는 물리기상증착법에 의해 수행될 수 있으며, 이때, 증착 각도는 -15° 내지 15°, -10° 내지 10° 또는 -5° 내지 5° 정도인 것이 바람직하다.
또한, 상기 전도성층을 형성하는 단계는, 필요에 따라, 상기 금속 증착 전 및/또는 후에 흑화층을 형성하는 단계를 추가로 실시할 수 있다.
상기 흑화층을 형성하는 단계는 전도성층의 반사도를 저하시켜 투명기판의 투명성을 향상시키기 위한 것으로, 당해 기술 분야에 잘 알려진 흑화층 형성 방법이 제한없이 사용될 수 있다.
예를 들면, 상기 흑화층은 실리콘 옥사이드, 금속 산화물, 몰리브덴, 탄소, 주석, 크롬, 니켈 및 코발트로 이루어진 군으로부터 선택된 1종 이상을 포함할 수 있다.
또한, 상기 흑화층의 두께는 0.005㎛ 내지 0.2㎛ 정도, 바람직하게는 0.005㎛ 내지 0.1㎛정도, 더욱 바람직하게는 0.01㎛ 내지 0.06㎛ 정도일 수 있다. 두께가 0.005㎛ 이하인 경우 박막형성이 제대로 되지 않을 수 있으며, 0.2㎛ 이하에서 충분한 박막특성을 얻을 수 있으므로 그 이상인 경우 공정비용 증가만 초래할 뿐 불필요하다.
상기 흑화층의 조성 및 두께는 원하는 흑화 정도에 따라 다양하게 조절될 수 있으며, 상기 전도성층의 상부와 하부에 모두 흑화층이 형성되는 경우에는 상부의 흑화층과 하부의 흑화층은 그 조성 및/또는 두께가 동일하거나, 상이할 수 있다. 예를 들면, 상부 흑화층과 하부 흑화층 형성 물질이 상이한 경우에는 두께에 따라 흑화 정도가 달라지므로, 상부 흑화층과 하부 흑화층의 두께를 다르게 구성할 수 있다.
한편, 상기 흑화층 형성 방법은, 흑화층을 형성하는 물질에 따라 적절하게 선택될 수 있으며, 특별히 제한되지 않는다. 예를 들면, 상기 흑화층 형성 단계는, 화학기상증착법 또는 물리기상증착법에 의해 수행될 수 있으며, 이때, 증착 각도는 -15° 내지 15°, -10° 내지 10° 또는 -5° 내지 5° 정도인 것이 바람직하다.
한편, 상기와 같은 방법을 통해 형성된 전도성층은 그 선폭이 0.1㎛ 내지 3㎛ 정도, 바람직하게는 0.3㎛ 내지 2㎛ 정도, 더 바람직하게는, 0.5㎛ 내지 0.9㎛ 정도일 수 있다. 전도성층의 선폭이 0.1㎛ 미만인 경우, 전도성층의 선폭이 너무 작아 저항이 높아지고, 전도성이 떨어진다는 문제점이 있으며, 선폭이 3㎛를 초과하는 경우에는 전도성층 반사로 인해 금속선이 인지되어 제품의 외관 품질이 떨어진다는 문제점이 있기 때문이다.
또한, 상기 전도성층의 평균 높이는, 홈부 깊이의 5% 내지 50% 이하, 예를 들면, 0.01㎛ 내지 2㎛ 정도일 수 있다.
상기와 같은 방법을 통해 수지 패턴층(20) 상에 전도성층(30)을 형성한 다음, 상기 수지 패턴층(20)의 홈부(24)를 제외한 영역에 존재하는 전도성층(30), 즉, 수지 패턴층(20)의 표면에 부착된 전도성층을 선택적으로 제거한다. 이때, 상기 전도성층의 제거는 물리적인 방법으로 수행되는 것이 바람직하다. 여기서 물리적인 방법이란, 물리적인 힘을 통해 전도성층을 제거하는 것을 의미하는 것으로, 에칭과 같이 화학적 반응을 통해 전도성층을 제거하는 방법과 구별되는 방법을 의미한다. 보다 구체적으로는, 상기 전도성층을 물리적으로 제거하는 단계는 스크래칭법, 디태칭(detaching)법 또는 그 조합 등으로 수행될 수 있다.
이때, 상기 스크래칭법은 전도성층을 긁어서 제거하는 방법을 의미하며, 상기 디태칭(detaching)법은 전도성층의 일단에서부터 장력을 가하여 전도성층을 수지 패턴층으로부터 박리시키는 방법을 말한다. 스크래칭법의 경우, 전도성층과 수지 패턴층의 접착력이 높은 경우에 사용될 수 있으며, 디태칭법의 경우, 전도성층과 수지 패턴층의 접착력이 낮은 경우에 사용될 수 있다. 또한, 스크래칭법과 디태칭법을 하나의 공정에서 함께 수행함으로써, 수지 패턴층과의 접착력이 상대적으로 높은 부분의 전도성층은 스크래칭법으로, 접착력이 상대적으로 낮은 부분은 디태칭법으로 제거할 수도 있다. 예를 들면, 멜라민폼 또는 조면을 갖는 직물을 개구부의 일 모서리에서부터 다른 모서리 부분까지 문질러 나감으로써 접착력이 상대적으로 높은 모서리 부분을 긁어내고, 접착력이 상대적으로 낮은 개구부의 중앙 부분은 직물을 문지를 때 발생하는 장력을 이용하여 제거할 수 있다.
한편, 상기와 같이 물리적 방법을 이용하여 전도성층을 제거할 경우, 종래에 사용되던 화학적 방법을 이용한 전도성층 제거 방법에 비해 공정이 단순할 뿐만 아니라, 친환경적이라는 장점이 있다. 화학적 방법을 이용해 전도성층을 제거할 경우에는 홈부 이외의 영역에서 전도성층을 선택적으로 제거하기 위해서 홈부에 형성된 전도성층 상부에 별도의 내에칭성 물질을 삽입하는 등의 방법을 통해, 홈부의 전도성층을 보호할 필요가 있다. 이 경우 내에칭성 물질 삽입 공정이 추가되어 공정비용 및 제품의 수율에 영향을 줄 수 있다. 이에 비해 물리적 방법을 이용하여 전도성층을 제거하는 본 발명의 경우, 추가 공정이 필요없으며, 에칭액 및 내에칭성 물질과 같은 유독성 화학물질을 사용하지 않으므로 친환경적이다.
또한, 상기와 같이 물리적 방법을 이용할 경우, 연속 공정으로 전도성층을 제거할 수 있기 때문에, 생산성이 향상되고, 제조시간을 단축할 수 있다는 장점이 있다.
또한, 본 발명의 전도성층을 포함하는 투명 기판의 제조 방법은, 필요에 따라, 상기 전도성층을 물리적으로 제거하는 단계 이후에 수지 패턴층을 평탄화하는 단계를 추가로 포함할 수 있다(도 1의 (D) 및 도 2의 (E) 참조). 상기 평탄화 단계를 수행할 경우, 평탄화층에 의해 전도성층이 산화되는 것을 방지하고, 스크래치 저항성이 향상되며 수지 형상에 의한 광산란이 줄어드는 효과가 있다.
한편, 상기 평탄화 단계는 수지 패턴층(20)의 홈부에 투명한 재질의 수지 조성물을 충진하는 방식으로 수행될 수 있으며, 이때, 평탄화층 형성 물질은 수지 패턴층 형성 물질과 동일하거나, 상이할 수 있다. 바람직하게는 상기 평탄화층은 수지 패턴층 형성 물질과의 굴절율 차가 0.3 이하인 물질로 형성되는 것이 좋다. 평탄화층과 수지 패턴층의 굴절율 차가 커지면, 빛이 통과되면서 굴절, 반사 또는 산란되어 헤이즈가 발생하고, 그 결과 투명성이 저하될 수 있기 때문이다.
상기와 같은 방법에 의해 제조된 본 발명의 투명 기판은 측면 및 바닥면을 포함하는 다수의 홈부를 포함하는 수지 패턴층; 및 상기 홈부 내에 형성되는 전도성층을 포함하며, 상기 전도성층은 선폭이 0.1㎛ 내지 3㎛이고, 평균 높이가 상기 홈부의 최대 깊이의 5% 내지 50% 정도이다.
이때, 상기 홈부는 최대 폭이 0.1㎛ 내지 3㎛이고, 최대 깊이가 홈부의 최대 폭의 0.2배 내지 2배 정도일 수 있으며, 상기 홈부의 측면은 수직 방향을 기준으로 0° 내지 15°의 경사각을 갖도록 형성될 수 있다. 또한, 상기 홈부는 측면의 상부 모서리의 곡율 반경이 홈부 최대 깊이의 0.3배 이하가 되도록 형성될 수 있으며, 상기 홈부의 바닥면 면적의 총합이 수지 패턴층 전체 단면적의 0.1% 내지 5% 이하가 되도록 형성되는 것이 바람직하다.
상기 홈부의 형상 및 형성 면적 등과 관련된 구체적인 내용은 상기에서 설명한 바와 동일하므로, 자세한 설명은 생략하기로 한다.
한편, 상기 수지 패턴층은, 당해 기술 분야에 잘 알려진 수지들, 예를 들면, 활성 에너지선 경화형 수지, 열 경화형 수지, 전도성 고분자 수지 또는 이들의 조합으로 이루어질 수 있으며, 예를 들면, 우레탄아크릴레이트, 에폭시아크릴레이트, 에스테르아크릴레이트, 폴리다이메틸실록세인, 폴리아세틸렌, 폴리파라페닐렌, 폴리아닐린, 폴리피르롤 등을 포함할 수 있다.
한편, 본 발명의 투명 기판에 있어서, 상기 전도성층은, 구리, 은, 알루미늄, 니켈, 크롬, 백금 또는 이들의 합금을 포함하는 금속층을 포함하며, 상기 금속층의 상부 및/또는 하부에 또 다른 층을 포함하는 2층 이상의 구조로 이루어질 수도 있다. 예를 들면, 상기 전도성층은, 필요에 따라, 상기 금속층의 하부에 접착력 조절층을 추가로 포함할 수 있으며, 상기 금속층의 상부 및/또는 하부에 흑화층을 추가로 포함할 수 있다. 금속층, 접착력 조절층 및 흑화층과 관련된 구체적인 내용은 상기에서 설명한 바와 동일하므로, 구체적인 설명은 생략하기로 한다.
한편, 상기 전도성층은, 이로써 제한되는 것은 아니나, 바람직하게는, 평균 높이가 0.01㎛ 내지 2㎛ 정도일 수 있으며, 선폭이 0.1㎛ 내지 3㎛ 정도, 바람직하게는, 0.3㎛ 내지 2㎛ 정도, 더 바람직하게는, 0.5㎛ 내지 0.9㎛ 정도 일 수 있다. 전도성층의 높이가 상기 수치 범위를 만족할 경우, 3㎛ 이하의 선폭을 갖는 전도성층을 단락 없이 형성할 수 있으며, 그 결과 전도성 및 투명성이 모두 우수한 기판을 제조할 수 있기 때문이다.
또한, 본 발명의 투명 기판에 있어서, 상기 홈부의 측면에 부착된 전도성층의 두께가 전도성층의 평균 높이의 25% 이하인 것이 바람직하다. 상기한 바와 같이, 홈부 측면에 부착되는 전도성층의 두께가 25%를 초과할 경우, 전도성층 제거 단계에서, 홈부 내의 전도성층의 함께 제거되어 단락 등이 발생하기 쉽기 때문이다. 이때, 홈부의 측면에 부착되는 전도성층의 두께는 홈부 측면에서 전도성층의 최외표면까지의 수직 거리를 의미한다.
한편, 상기와 같은 방법으로 제조된 본 발명의 투명기판에 있어서, 홈부의 측면에 부착되는 전도성층의 면적(S1, S2)과 바닥면에 부착된 전도성층의 면적(S0)은 하기 식 1 ~ 2 또는 식 3 ~ 4를 만족하는 것이 바람직하다.
보다 구체적으로는, 본 발명의 투명 기판에 있어서, 홈부의 일 측면의 수직 방향에 대한 경사 각도의 절대값을 θ1, 홈부의 다른 측면의 수직 방향에 대한 경사 각도의 절대값을 θ2이라 할 때, tanθ1 + tan θ2=0인 경우, 즉, 홈부의 측면이 경사각을 갖지 않는 경우에는, 상기 전도성층의 수직 단면은 하기 식 1 및 식 2를 만족하는 것이 바람직하다.
[식 1]
0 ≤ S1D2/(S0HD-S0 2) ≤ 0.3
[식 2]
0 ≤ S2D2/(S0HD-S0 2) ≤ 0.3
상기 [식 1] 및 [식 2]에서, H는 홈부의 최대 깊이, D는 홈부의 최대 폭을 의미한다. 홈부의 최대 깊이 및 최대 폭에 대한 정의는 상술한 바와 동일하다.
한편, S0는 기준선(l) 아래 영역에 존재하는 전도성층의 단면적, S1 및 S2는 각각 기준선(l) 위 영역에 존재하는 전도성층 중 홈부의 일 측면에 부착되어 있는 전도성층의 단면적을 의미한다(도 9 참조). 이때, 상기 기준선(l)은 전도성층의 평균 높이를 h라 할 때, 홈부 중심점(C)으로부터 1.2h의 높이에 있는 점을 지나는 수평선을 말하며, 상기 전도성층의 평균 높이의 정의는 상술한 바와 동일하다.
한편, 본 발명의 투명 기판에 있어서, 홈부의 일 측면의 수직 방향에 대한 경사 각도의 절대값을 θ1, 홈부의 다른 측면의 수직 방향에 대한 경사 각도의 절대값을 θ2이라 할 때, tanθ1 + tan θ2> 0인 경우, 즉, 홈부 측면 중 적어도 하나 이상이 경사각을 갖는 경우에는, 상기 전도성층의 수직 단면이 하기 식 3 및 식 4를 만족하는 것이 바람직하다.
[식 3]
0 ≤ S1(tanθ1 + tan θ2)cosθ1/[{2D-H(tanθ1 + tan θ2)}T0-2S0] ≤ 0.3
[식 4]
0 ≤ S2(tanθ1 + tan θ2)cosθ2/[{2D-H(tanθ1 + tan θ2)}T0-2S0] ≤ 0.3
상기 [식 3] 및 [식 4]에서,
T0는 하기 [식 5]로 정의되는 값이고,
[식 5]
T0=[H(tanθ1 + tan θ2)-D+{(D-H(tanθ1 + tan θ2))2+2S0(tanθ1 + tan θ2)}0.5]/ (tanθ1 + tan θ2)
H, D, S0 S1 및 S2의 정의는 상기 식 1 및 2와 동일하다.
본 발명자들의 연구에 따르면, 전도성층이 상기와 같은 식들을 만족하도록 형성될 경우, 3㎛ 이하의 미세 선폭에서도 홈부 내에 존재하는 전도성층이 박리되지 않고, 남아있어, 충분한 전도성을 가지면서도 시인성이 우수한 투명 기판을 얻을 수 있는 것으로 나타났다.
한편, 본 발명에 따른 투명 기판은 상기 전도성층의 상부에 평탄화층을 추가로 포함할 수 있으며, 이때, 상기 평탄화층은 수지 패턴층 형성물질과의 굴절율 차이가 0.3 이하인 물질로 형성되는 것이 바람직하다.
한편, 상기와 같은 본 발명의 투명 기판은 개구율이 95% 내지 99.9% 정도이고, 면저항이 0.01Ω/□ 내지 100Ω/□ 정도로, 투명성 및 전도성이 우수하다.
이때, 상기 개구율은 투명 기판의 표면적에서 전도성층이 형성되지 않은 영역의 면적의 비율을 의미하는 것으로, {(투명 기판 표면의 단면적 - 전도성층이 형성된 부분의 면적의 총합)/투명 기판 표면의 단면적}×100으로 계산될 수 있다. 본 발명의 투명 기판은 상기와 같이 전도성층의 선폭이 작고, 개구율이 높아, 전도성층 반사에 의한 외관 품질 저하를 최소화할 수 있으며, 우수한 투명성을 갖는다.
한편, 상기와 같은 본 발명의 투명 기판은 전도성 기판이 사용되는 모든 영역에 사용될 수 있으며, 예를 들면, 터치 패널, 유기태양전지용 전극, 투명 OLED, 전자파 차폐 필름, 발열 유리, 플렉서블 기판 등에 유용하게 적용될 수 있다. 도 5에는 본 발명의 방법에 따라 제조된 투명 기판을 촬영한 광학현미경 사진이 도시되어 있다. 도 5에 도시된 바와 같이, 본 발명의 투명 기판은 전도성층의 선폭이 매우 작기 때문에, 전도성층의 반사에 따른 투명성 저하를 최소화할 수 있고, 그 결과 고도의 투명성을 가지므로, 터치 패널이나 투명 OLED와 같은 디스플레이 분야에서 매우 적합하다.
이하, 구체적인 실시예를 통해 본 발명을 보다 구체적으로 설명한다.
실시예
50㎛ 두께의 폴리에틸렌테레프탈레이트 기재 상에 우레탄-아크릴레이트 수지 조성물을 도포한 후, 몰드를 이용하여 최대 폭(D)이 1.0 ㎛, 최대 깊이(H)가 0.5㎛, 양 측면의 수직 경사각이 5도인 역사다리꼴 수직 단면 형상의 홈부가 격자 형태로 배열된 수지 패턴층을 형성하였다. 이때, 상기 홈부의 간격의 100 ㎛였다.
그런 다음, 마스크가 장착된 ULVAC사의 롤-투-롤 전자빔 증착 장치를 이용하여 상기 수지 패턴층 상부에 구리 금속을 증착 각도 -5~+5도가 되도록 증착하였다. 이때, 홈부 바닥면에 증착된 구리층의 평균 높이는 0.2㎛ 였으며, 홈부 측면에 증착된 구리층의 두께는 5nm 이하였다.
증착이 완료된 후, 조면을 갖는 직물인 태양 연마사의 sunfoam P3000을 이용하여 홈부 이외 영역의 전도성층을 제거하여 투명 기판을 제조하였다. 제조된 투명 기판의 홈부 내에 구리층에 있어서, 기준선 아래 영역에 형성된 전도성층의 면적, 즉 S0은 0.2㎛2 였으며, 기준선 위 영역에 형성된 전도성층은 확인되지 않았다.
비교예 1
구리 금속의 증착 두께를 0.5㎛로 한 점을 제외하고는 실시예와 동일한 방법으로 투명 기판을 제조하였다.
비교예 2
50㎛ 두께의 폴리에틸렌테레프탈레이트 기재 상에 우레탄-아크릴레이트 수지 조성물을 도포한 후, 몰드를 이용하여 최대 폭(D)이 1.0 ㎛, 최대 깊이(H)가 0.5㎛, 양 측면의 수직 경사각이 5도인 역사다리꼴 수직 단면 형상의 홈부가 격자 형태로 배열된 수지 패턴층을 형성하였다. 이때, 상기 홈부의 간격의 100 ㎛였다.
그런 다음, 마스크가 장착되지 않은 ULVAC사의 롤-투-롤 전자빔 증착 장치를 이용하여 상기 수지 패턴층 상부에 구리 금속을 증착 각도 -5~+5도가 되도록 증착하였다. 이때, 홈부 바닥면에 증착된 구리층의 평균 높이는 0.2㎛ 였으며, 홈부 측면에 증착된 구리층의 평균 두께는 80nm 정도였다.
증착이 완료된 후, 조면을 갖는 직물인 태양 연마사의 sunfoam P3000을 이용하여 홈부 이외 영역의 전도성층을 제거하여 투명 기판을 제조하였다.
실험예 1 : 단락 발생 여부
실시예 및 비교예 1 ~ 2에 의해 제조된 투명 기판을 전자주사현미경으로 촬영하여 전도성층의 단락 여부를 관찰하였다. 도 6 내지 도 8에는 실시예 및 비교예 1~2의 투명 기판을 촬영한 사진이 도시되어 있다. 도 6의 (A) 및 (B)는 실시예의 기판을 배율 및 각도를 달리하여 촬영한 사진이며, 도 7은 비교예 1의 기판을 촬영한 사진이고, 도 8은 비교예 2의 기판을 촬영한 사진이다. 도 6을 통해 본 발명의 방법에 따라 제조된 실시예 기판의 경우, 전도성층 제거 이후에도 홈부 내부의 전도성층이 균일하게 형성되어 있음을 알 수 있다. 이에 비해, 도 7에 도시된 바와 같이, 비교예 1의 기판의 경우, 홈부 내에 전도성층이 전도성층 제거 공정에서 함께 제거되었음을 알 수 있다. 또한, 도 8에 도시된 바와 같이, 비교예 2의 기판의 경우, 홈부 일부 영역에서 전도성층이 박리되어 있음을 알 수 있다.
실험예 2: 전도성 측정
실시예 및 비교예 1 ~ 2에 의해 제조된 투명 기판의 저항값을 Fluke 사의 Fluke117 multi-meter을 이용하여 측정하였다. 측정 결과는 하기 표 1에 개시된 바와 같다.
구분 저항값
실시예 1 ~17.2Ω/□
비교예 1 통전 안됨
비교예 2 통전 안됨
10 : 투명 기재
20 : 수지 패턴층
24 : 홈부
30 : 전도성층
40 : 접착력 조절층
50 : 평탄화층
60 : 미세입자

Claims (38)

  1. 측면 및 바닥면을 포함하는 다수의 홈부를 포함하는 수지 패턴층을 형성하는 단계;
    상기 수지 패턴층 상에 금속을 증착하여 전도성층을 형성하되, 전도성층의 평균 높이가 홈부 최대 깊이의 5% 내지 50%이고, 금속의 증착 각도가 수지 패턴층의 법선 방향에 대하여 -15° 내지 15°가 되도록 조절하는 단계; 및
    상기 수지 패턴층의 홈부를 제외한 영역에 존재하는 전도성층을 물리적으로 제거하는 단계를 포함하는 투명 기판의 제조 방법.
  2. 제1항에 있어서,
    상기 홈부는 최대 폭이 0.1㎛ 내지 3㎛이고,
    상기 홈부의 최대 깊이가 홈부의 최대 폭의 0.2배 내지 2배가 되도록 형성되는 것인 투명 기판의 제조 방법.
  3. 제1항에 있어서,
    상기 홈부는 그 측면이 수직 방향을 기준으로 0도 내지 15도의 경사각을 갖도록 형성되는 것인 투명 기판의 제조 방법.
  4. 제1항에 있어서,
    상기 홈부는 측면의 상부 모서리의 곡율 반경이 홈부 최대 깊이의 0.3배 이하가 되도록 형성된 것인 투명 기판의 제조 방법.
  5. 제1항에 있어서,
    상기 홈부는 바닥면 면적의 총합이 수지 패턴층 전체 단면적의 0.1% 내지 5% 이하가 되도록 형성되는 것인 투명 기판의 제조 방법.
  6. 제1항에 있어서,
    상기 다수의 홈부를 포함하는 수지 패턴층을 형성하는 단계는 임프린팅법, 포토리소그라피법 또는 전자빔 리소그라피법에 의해 수행되는 것인 투명 기판의 제조 방법.
  7. 제1항에 있어서,
    상기 전도성층을 형성하는 단계는 상기 홈부의 측면에 증착되는 전도성층의 두께가 전도성층의 평균 높이의 25% 이하가 되도록 수행되는 것인 투명 기판의 제조 방법.
  8. 제1항에 있어서,
    상기 전도성층을 물리적으로 제거하는 단계는 스크래칭법, 디태칭(detaching)법 또는 이들의 조합으로 수행되는 것인 투명 기판의 제조 방법.
  9. 제8항에 있어서,
    상기 전도성층을 물리적으로 제거하는 단계는 멜라민폼 또는 조면을 갖는 직물을 이용하여 전도성층을 문질러 제거하는 방식으로 수행되는 것인 투명 기판의 제조 방법.
  10. 제1항에 있어서,
    상기 전도성층을 형성하는 단계는 상기 금속 증착 전에 상기 수지 패턴층 상에 접착력 조절층을 형성하는 단계를 추가로 포함하는 투명 기판의 제조 방법.
  11. 제10항에 있어서,
    상기 접착력 조절층을 형성하는 단계는 화학기상증착 또는 물리기상증착법에 의해 수행되는 것인 금속 세선을 포함하는 투명 기판의 제조 방법.
  12. 제11항에 있어서,
    상기 접착력 조절층을 형성하는 단계는 증착 각도가 수지 패턴층의 법선 방향에 대하여 -15° 내지 15°가 되도록 수행되는 것인 투명 기판의 제조 방법.
  13. 제1항에 있어서,
    상기 전도성층을 형성하는 단계는 흑화층을 형성하는 단계를 추가로 포함하는 투명 기판의 제조 방법.
  14. 제13항에 있어서,
    상기 흑화층을 형성하는 단계는 화학기상증착 또는 물리기상증착법에 의해 수행되는 것인 투명 기판의 제조 방법.
  15. 제14항에 있어서,
    상기 흑화층을 형성하는 단계는 증착 각도가 수지 패턴층의 법선 방향에 대하여 -15° 내지 15°가 되도록 수행되는 것인 투명 기판의 제조 방법.
  16. 제1항에 있어서,
    상기 전도성층을 물리적으로 제거하는 단계 이후에 수지 패턴층을 평탄화하는 단계를 추가로 포함하는 투명 기판의 제조 방법.
  17. 측면 및 바닥면을 포함하는 다수의 홈부를 포함하는 수지 패턴층; 및
    상기 홈부 내에 형성되는 전도성층을 포함하며,
    상기 전도성층은 선폭이 0.1㎛ 내지 3㎛이고, 평균 높이가 상기 홈부의 최대 깊이의 5% 내지 50%이며,
    상기 홈부는 바닥면 면적의 총합이 수지 패턴층 전체 단면적의 0.1% 내지 5% 이하인 투명 기판.
  18. 제17항에 있어서,
    상기 홈부는 최대 폭이 0.1㎛ 내지 3㎛이고,
    상기 홈부의 최대 깊이가 홈부의 최대 폭의 0.2배 내지 2배인 투명 기판.
  19. 제17항에 있어서,
    상기 홈부의 측면은 수직 방향을 기준으로 0도 내지 15도의 경사각을 갖는 것인 투명 기판.
  20. 제17항에 있어서,
    상기 홈부는 측면의 상부 모서리의 곡율 반경이 홈부 최대 깊이의 0.3배 이하인 투명 기판.
  21. 삭제
  22. 제17항에 있어서,
    상기 수지 패턴층은 활성 에너지선 경화형 수지, 열 경화성 수지, 전도성 고분자 수지 또는 이들의 조합을 포함하는 투명 기판.
  23. 제17항에 있어서,
    상기 전도성층은 평균 높이가 0.01㎛ 내지 2㎛인 투명 기판.
  24. 제17항에 있어서,
    상기 전도성층의 선폭이 0.1㎛ 내지 0.5㎛인 투명 기판.
  25. 제17항에 있어서,
    상기 홈부의 측면에 부착된 전도성층의 두께가 전도성층의 평균 높이의 25% 이하인 투명 기판.
  26. 제17항에 있어서,
    상기 전도성층은 구리, 은, 알루미늄, 니켈, 크롬, 백금 또는 이들의 합금을 포함하는 금속층을 포함하는 것인 투명 기판.
  27. 제26항에 있어서,
    상기 전도성층은 상기 금속층의 하부에 접착력 조절층을 추가로 포함하는 것인 투명 기판.
  28. 제27항에 있어서,
    상기 접착력 조절층은 그 두께가 0.005 내지 0.2㎛인 투명 기판.
  29. 제27항에 있어서,
    상기 접착력 조절층은 실리콘 옥사이드, 금속 산화물, 몰리브덴, 주석, 탄소, 크롬, 니켈 및 코발트로 이루어진 군으로부터 선택된 1종 이상을 포함하는 것인 투명 기판.
  30. 제26항에 있어서,
    상기 전도성층은 상기 금속층의 상부 및 하부 적어도 하나에 흑화층을 추가로 포함하는 것인 투명 기판.
  31. 제30항에 있어서,
    상기 흑화층은 그 두께가 0.005 내지 0.2㎛인 투명 기판.
  32. 제30항에 있어서,
    상기 흑화층은 실리콘 옥사이드, 금속 산화물, 몰리브덴, 주석, 탄소, 크롬, 니켈 및 코발트로 이루어진 군으로부터 선택된 1종 이상을 포함하는 것인 투명 기판.
  33. 제17항에 있어서,
    홈부의 일 측면의 수직 방향에 대한 경사 각도의 절대값을 θ1, 홈부의 다른 측면의 수직 방향에 대한 경사 각도의 절대값을 θ2이라 할 때, tanθ1 + tan θ2=0 이고,
    상기 전도성층의 수직 단면이 하기 식 1 및 식 2를 만족하는 것인 투명 기판.
    [식 1]
    0 ≤ S1D2/(S0HD-S0 2) ≤ 0.3
    [식 2]
    0 ≤ S2D2/(S0HD-S0 2) ≤ 0.3

    상기 [식 1] 및 [식 2]에서,
    H는 홈부의 최대 깊이, D는 홈부의 최대 폭, S0는 전도성층의 평균 높이를 h, 홈부 중심점으로부터 1.2h의 높이에 있는 점을 지나는 수평선을 기준선이라 할 때, 상기 기준선 아래 영역에 존재하는 전도성층의 단면적, S1은 상기 기준선 윗 영역에 존재하는 전도성층 중 홈부의 일 측면에 부착되어 있는 전도성층의 단면적, S2는 상기 기준선 윗 영역에 존재하는 전도성층 중 홈부의 다른 측면에 부착되어 있는 전도성층의 단면적임.
  34. 제17항에 있어서,
    홈부의 일 측면의 수직 방향에 대한 경사 각도의 절대값을 θ1, 홈부의 다른 측면의 수직 방향에 대한 경사 각도의 절대값을 θ2이라 할 때, tanθ1 + tan θ2 > 0 이고,
    상기 전도성층의 수직 단면이 하기 식 3 및 식 4를 만족하는 것인 투명 기판.
    [식 3]
    0 ≤ S1(tanθ1 + tan θ2)cosθ1/[{2D-H(tanθ1 + tan θ2)}T0-2S0] ≤ 0.3
    [식 4]
    0 ≤ S2(tanθ1 + tan θ2)cosθ2/[{2D-H(tanθ1 + tan θ2)}T0-2S0] ≤ 0.3

    상기 [식 3] 및 [식 4]에서,
    T0는 하기 [식 5]로 정의되는 값이고,
    [식 5]
    T0=[H(tanθ1 + tan θ2)-D+{(D-H(tanθ1 + tan θ2))2+2S0(tanθ1 + tan θ2)}0.5]/ (tanθ1 + tan θ2)
    H는 홈부의 최대 깊이, D는 홈부의 최대 폭, S0는 전도성층의 평균 높이를 h, 홈부 중심점으로부터 1.2h의 높이에 있는 점을 지나는 수평선을 기준선이라 할 때, 상기 기준선 아래 영역에 존재하는 전도성층의 단면적, S1은 상기 기준선 윗 영역에 존재하는 전도성층 중 홈부의 일 측면에 부착되어 있는 전도성층의 단면적, S2는 상기 기준선 윗 영역에 존재하는 전도성층 중 홈부의 다른 측면에 부착되어 있는 전도성층의 단면적임.
  35. 제17항에 있어서,
    상기 전도성층의 상부에 평탄화층을 추가로 포함하는 투명 기판.
  36. 제35항에 있어서,
    상기 평탄화층은 수지 패턴층 형성물질과의 굴절율 차이가 0.3 이하인 물질로 형성되는 것인 투명 기판.
  37. 제17항에 있어서,
    상기 투명 기판은 개구율이 95% 내지 99.9%인 투명 기판.
  38. 제17항에 있어서,
    상기 투명 기판의 면저항이 0.01Ω/□ 내지 100Ω/□인 투명 기판.
KR1020140027237A 2013-03-07 2014-03-07 금속 세선을 포함하는 투명 기판 및 그 제조 방법 KR101568079B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
US14/371,387 US9775236B2 (en) 2013-03-07 2014-03-07 Method of manufacturing a transparent substrate
PCT/KR2014/001906 WO2014137192A2 (ko) 2013-03-07 2014-03-07 금속 세선을 포함하는 투명 기판 및 그 제조 방법
TW103108050A TWI576031B (zh) 2013-03-07 2014-03-07 含精細金屬線之透明基板及製造其之方法
JP2015561274A JP6202289B2 (ja) 2013-03-07 2014-03-07 金属細線を含む透明基板及びその製造方法
CN201480000714.0A CN104350551B (zh) 2013-03-07 2014-03-07 包括细金属线的透明基板以及其制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20130024661 2013-03-07
KR1020130024661 2013-03-07

Publications (2)

Publication Number Publication Date
KR20140110790A KR20140110790A (ko) 2014-09-17
KR101568079B1 true KR101568079B1 (ko) 2015-11-10

Family

ID=51660718

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140027237A KR101568079B1 (ko) 2013-03-07 2014-03-07 금속 세선을 포함하는 투명 기판 및 그 제조 방법

Country Status (7)

Country Link
US (1) US9775236B2 (ko)
EP (1) EP2801862B1 (ko)
JP (1) JP6202289B2 (ko)
KR (1) KR101568079B1 (ko)
CN (1) CN104350551B (ko)
TW (1) TWI576031B (ko)
WO (1) WO2014137192A2 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014112129A1 (de) * 2014-08-25 2016-02-25 Hans Heidolph Gmbh & Co. Kg Glasgefäß
US20180072019A1 (en) * 2015-04-28 2018-03-15 Sumitomo Metal Mining Co., Ltd. Conductive substrate
KR101764278B1 (ko) * 2015-06-10 2017-08-04 오현석 나노 구조물을 이용한 전자파 차폐 소재
JP2017076187A (ja) * 2015-10-13 2017-04-20 大日本印刷株式会社 金属パターン基板の製造方法、金属パターン基板、及び、タッチ位置検出機能付き表示装置
KR101953123B1 (ko) * 2016-09-23 2019-02-28 현대자동차주식회사 패턴이 형성되는 잠금 키와, 이에 결합하는 키 박스와, 이들을 포함하는 잠금 유닛과, 이를 제조하는 방법
JP7172211B2 (ja) * 2017-07-28 2022-11-16 Tdk株式会社 導電性基板、電子装置及び表示装置
KR102361783B1 (ko) * 2018-07-12 2022-02-10 주식회사 엘지화학 매립형 투명 전극 기판 및 이의 제조방법
CN108848660B (zh) * 2018-07-16 2024-04-30 苏州维业达科技有限公司 一种电磁屏蔽膜及其制作方法
CN109089406A (zh) * 2018-10-18 2018-12-25 吴江友鑫新材料科技有限公司 一种内陷式透明金属网格电磁屏蔽膜及其制备方法
WO2021131319A1 (ja) * 2019-12-25 2021-07-01 パナソニックIpマネジメント株式会社 タッチセンサ
CN113660788A (zh) * 2020-05-12 2021-11-16 鹏鼎控股(深圳)股份有限公司 透明电路板及其制作方法
CN112164871B (zh) * 2020-09-28 2024-04-16 京东方科技集团股份有限公司 天线及其制备方法、电子装置
CN113207203A (zh) * 2021-04-19 2021-08-03 安徽精卓光显技术有限责任公司 一种无基材加热膜生产方法
CN115708263A (zh) * 2021-08-18 2023-02-21 北京京东方技术开发有限公司 传感器件及其制备方法
CN116998253A (zh) * 2022-02-28 2023-11-03 京东方科技集团股份有限公司 导电网格的制备方法、薄膜传感器及其制备方法
WO2024062738A1 (ja) * 2022-09-22 2024-03-28 パナソニックIpマネジメント株式会社 導電フィルム
WO2024095688A1 (ja) * 2022-11-02 2024-05-10 パナソニックIpマネジメント株式会社 導電フィルム

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101196677B1 (ko) 2012-01-09 2012-11-06 이동열 미세패턴 형성방법

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IL74716A0 (en) * 1984-03-30 1985-06-30 Computer Identification Syst High security engraved identification card and method of making the same
TW333660B (en) * 1997-02-04 1998-06-11 Ind Tech Res Inst Method of fabricating a planar coil
JP4030722B2 (ja) 2001-02-15 2008-01-09 三星エスディアイ株式会社 有機エレクトロルミネッセンス素子およびこの製造方法
TW583688B (en) * 2002-02-21 2004-04-11 Dainippon Printing Co Ltd Electromagnetic shielding sheet and method of producing the same
JP4273702B2 (ja) * 2002-05-08 2009-06-03 凸版印刷株式会社 導電膜の製造方法
JP2006330616A (ja) * 2005-05-30 2006-12-07 Nippon Zeon Co Ltd 偏光子およびその製造方法、並びに液晶表示装置
CN102765218B (zh) * 2006-12-27 2015-06-17 日立化成株式会社 凹版和使用该凹版的带有导体层图形的基材
JP5577012B2 (ja) * 2007-05-03 2014-08-20 株式会社カネカ 多層基板およびその製造方法
JP2009086095A (ja) * 2007-09-28 2009-04-23 Nippon Zeon Co Ltd グリッド偏光子
JP2009163235A (ja) * 2007-12-12 2009-07-23 Bridgestone Corp 光学フィルタ、ディスプレイ用光学フィルタ及びこれを備えたディスプレイ並びにプラズマディスプレイパネル
JP2011028474A (ja) * 2009-07-24 2011-02-10 Alps Electric Co Ltd 入力装置及びその製造方法
JP5473456B2 (ja) * 2009-07-29 2014-04-16 京セラ株式会社 静電容量方式のタッチパネル、およびこれを備えた表示装置
WO2011021470A1 (ja) * 2009-08-17 2011-02-24 コニカミノルタホールディングス株式会社 透明導電性基板の製造方法、透明導電性基板、及び電気化学表示素子
KR101818776B1 (ko) 2009-09-14 2018-01-15 가부시키가이샤 제이올레드 표시 패널 장치 및 표시 패널 장치의 제조 방법
KR101728818B1 (ko) 2010-08-09 2017-04-21 미래나노텍(주) 정전용량 방식의 터치 패널 및 그 제조 방법
TWI461996B (zh) 2010-03-03 2014-11-21 Miraenanotech Co Ltd 靜電容式觸控面板及其製造方法
JP2012083962A (ja) * 2010-10-12 2012-04-26 Innovation & Infinity Global Corp タッチパネルの金属回路の製造方法及びそのタッチパネル
CN102063951B (zh) * 2010-11-05 2013-07-03 苏州苏大维格光电科技股份有限公司 一种透明导电膜及其制作方法
CN102723126B (zh) * 2012-05-09 2015-10-21 南昌欧菲光科技有限公司 一种基于随机网格的图形化透明导电薄膜
CN102930922B (zh) * 2012-10-25 2015-07-08 南昌欧菲光科技有限公司 一种具有各向异性导电的透明导电膜

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101196677B1 (ko) 2012-01-09 2012-11-06 이동열 미세패턴 형성방법

Also Published As

Publication number Publication date
JP6202289B2 (ja) 2017-09-27
KR20140110790A (ko) 2014-09-17
EP2801862B1 (en) 2016-09-28
WO2014137192A2 (ko) 2014-09-12
EP2801862A2 (en) 2014-11-12
TW201505502A (zh) 2015-02-01
US20160278205A1 (en) 2016-09-22
EP2801862A4 (en) 2015-08-19
CN104350551A (zh) 2015-02-11
JP2016510153A (ja) 2016-04-04
CN104350551B (zh) 2016-11-30
TWI576031B (zh) 2017-03-21
WO2014137192A3 (ko) 2014-10-16
US9775236B2 (en) 2017-09-26

Similar Documents

Publication Publication Date Title
KR101568079B1 (ko) 금속 세선을 포함하는 투명 기판 및 그 제조 방법
US10831233B2 (en) Method of making transparent conductors on a substrate
JP5274006B2 (ja) ワイヤグリッド偏光子およびその製造方法
KR101739627B1 (ko) 전도성 필름 및 그 제조방법
JP2021509227A (ja) 回折格子導光板用モールドの製造方法および回折格子導光板の製造方法
TW201423774A (zh) 具有低能見度圖樣之導電膜及其製造方法
KR101795831B1 (ko) 전도성 필름 및 그 제조방법
KR101682757B1 (ko) 전도성 투명 기판
KR102035889B1 (ko) 전도성 기판 및 이를 포함하는 전자 장치
KR20160002052A (ko) 전도성 필름
KR20160002263A (ko) 전도성 필름
US20140262443A1 (en) Hybrid patterned nanostructure transparent conductors
KR20170075565A (ko) 전도성 기판, 이를 포함하는 터치 패널 및 이를 포함하는 디스플레이 장치
KR101694584B1 (ko) 전도성 기판, 이를 포함하는 터치 패널 및 이를 포함하는 디스플레이 장치
KR20160080424A (ko) 전도성 투명 기판
JP2023155286A (ja) 光学デバイス、光学デバイスの製造方法及び電子機器
KR101778347B1 (ko) 금속층을 포함하는 전도성 필름 및 그 제조방법
KR20160002246A (ko) 금속층을 포함하는 전도성 필름의 제조방법 및 이를 이용하여 제조된 전도성 필름
KR20150139329A (ko) 전도성 필름
KR101787798B1 (ko) 금속 세선을 포함하는 투명 기판의 제조 방법
KR20200002386A (ko) 플렉시블 oled 터치구동용 투명전극 필름, 이의 제조방법 및 이를 이용한 터치패널
KR102119596B1 (ko) 수지 조성물 및 이를 포함하는 전도성 패턴 형성용 몰드
EP3255638B1 (en) Conductive film-equipped substrate
KR20160002025A (ko) 전도성 필름

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181016

Year of fee payment: 4