KR101562375B1 - Light emitting diode chip and light emitting diode package each having distributed bragg reflector - Google Patents

Light emitting diode chip and light emitting diode package each having distributed bragg reflector Download PDF

Info

Publication number
KR101562375B1
KR101562375B1 KR1020110067711A KR20110067711A KR101562375B1 KR 101562375 B1 KR101562375 B1 KR 101562375B1 KR 1020110067711 A KR1020110067711 A KR 1020110067711A KR 20110067711 A KR20110067711 A KR 20110067711A KR 101562375 B1 KR101562375 B1 KR 101562375B1
Authority
KR
South Korea
Prior art keywords
light
light emitting
bragg reflector
distributed bragg
emitting diode
Prior art date
Application number
KR1020110067711A
Other languages
Korean (ko)
Other versions
KR20110085961A (en
Inventor
이정훈
이섬근
신진철
이소라
김종규
진상기
Original Assignee
서울바이오시스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울바이오시스 주식회사 filed Critical 서울바이오시스 주식회사
Priority to KR1020110067711A priority Critical patent/KR101562375B1/en
Publication of KR20110085961A publication Critical patent/KR20110085961A/en
Application granted granted Critical
Publication of KR101562375B1 publication Critical patent/KR101562375B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

분포 브래그 반사기를 갖는 발광 다이오드 칩 및 발광 다이오드 패키지가 개시된다. 이 발광 다이오드 칩은 기판, 기판 상부에 위치하고, 제1 도전형 반도체층과 제2 도전형 반도체층 사이에 개재된 활성층을 포함하는 발광 구조체, 발광 구조체에서 방출된 광을 반사하는 분포 브래그 반사기, 분포 브래그 반사기의 하부에 형성된 금속 반사층 및 금속 반사층 하부에 형성된 보호 금속층을를 포함한다. 이 분포 브래그 반사기는 청색 파장 영역의 제1 파장의 광, 녹색 파장 영역의 제2 파장의 광 및 적색 파장 영역의 제3 파장의 광에 대해 90% 이상의 반사율을 갖는다.Disclosed is a light emitting diode chip and a light emitting diode package having a distributed Bragg reflector. The light emitting diode chip includes a substrate, a light emitting structure disposed on the substrate and including an active layer sandwiched between the first conductivity type semiconductor layer and the second conductivity type semiconductor layer, a distributed Bragg reflector for reflecting light emitted from the light emitting structure, A metal reflection layer formed under the Bragg reflector and a protective metal layer formed under the metal reflection layer. The distribution Bragg reflector has a reflectance of 90% or more with respect to light of the first wavelength in the blue wavelength region, light in the second wavelength in the green wavelength region, and light in the third wavelength in the red wavelength region.

Description

분포 브래그 반사기를 갖는 발광 다이오드 칩 및 발광 다이오드 패키지{LIGHT EMITTING DIODE CHIP AND LIGHT EMITTING DIODE PACKAGE EACH HAVING DISTRIBUTED BRAGG REFLECTOR}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a light emitting diode chip having a distributed Bragg reflector and a light emitting diode package having a distributed Bragg reflector.

본 발명은 발광 다이오드 칩 및 발광 다이오드 패키지에 관한 것으로, 분포 브래그 반사기를 갖는 발광 다이오드 칩 및 발광 다이오드 패키지에 관한 것이다.The present invention relates to a light emitting diode chip and a light emitting diode package, and more particularly, to a light emitting diode chip and a light emitting diode package having a distributed Bragg reflector.

청색 또는 자외선을 방출하는 질화갈륨 계열의 발광 다이오드 칩이 다양한 응용에 적용되고 있으며, 특히, 백라이트 유닛 또는 일반 조명 등에 요구되는 혼색광, 예컨대 백색광을 방출하는 다양한 종류의 발광 다이오드 패키지가 시판되고 있다.Gallium nitride based light emitting diode chips emitting blue or ultraviolet rays have been applied to various applications. In particular, various kinds of light emitting diode packages which emit mixed color light such as white light required for a backlight unit or general illumination are commercially available.

발광 다이오드 패키지의 광 출력은 주로 발광 다이오드 칩의 광 효율에 의존하기 때문에 발광 다이오드 칩의 광 효율을 개선하려는 노력이 계속되고 있다. 특히, 발광 다이오드 칩의 광 추출 효율을 개선하려는 노력이 계속되고 있으며, 이러한 노력의 하나로, 사파이어와 같은 투명기판의 하부면에 금속 반사기 또는 분포 브래그 반사기를 형성하는 기술이 알려져 있다.Since the light output of the light emitting diode package depends mainly on the light efficiency of the light emitting diode chip, efforts to improve the light efficiency of the light emitting diode chip are continuing. Particularly, efforts to improve the light extraction efficiency of a light emitting diode chip are continuing. As one of such efforts, a technique of forming a metal reflector or a distributed Bragg reflector on the lower surface of a transparent substrate such as sapphire is known.

도 1은 종래 사파이어 기판의 하부면에 알루미늄층을 형성하여 측정한 반사율을 나타낸다.1 shows the reflectance measured by forming an aluminum layer on the lower surface of a conventional sapphire substrate.

도 1을 참조하면, 알루미늄층을 형성하지 않은 사파이어 기판의 경우 약 20%의 반사율을 나타내지만, 알루미늄층을 형성한 경우, 가시광선 영역의 전 파장에 걸쳐 약 80%의 반사율을 나타내는 것을 알 수 있다.Referring to FIG. 1, a sapphire substrate on which an aluminum layer is not formed exhibits a reflectance of about 20%. However, when an aluminum layer is formed, a reflectance of about 80% is observed over the entire wavelength in the visible light region have.

도 2는 종래 사파이어 기판의 하부면에 TiO2/SiO2를 주기적으로 반복하여 분포 브래그 반사기를 형성하여 측정한 반사율을 나타낸다.FIG. 2 shows the reflectance measured by periodically repeating TiO 2 / SiO 2 on the lower surface of a conventional sapphire substrate to form a distributed Bragg reflector.

알루미늄층 대신에, 발광 다이오드 칩에서 방출되는 광, 예컨대 460nm의 피크 파장의 광에 대한 분포 브래그 반사기(DBR)를 설치한 경우, 도 2에 도시된 바와 같이, 청색 파장 영역, 예컨대 400~500nm의 파장 영역에서 반사율이 거의 100%에 도달함을 알 수 있다.When a distributed Bragg reflector (DBR) for light emitted from a light emitting diode chip, for example, a peak wavelength of 460 nm, is provided instead of the aluminum layer, as shown in FIG. 2, a blue wavelength region, for example, It can be seen that the reflectance reaches almost 100% in the wavelength region.

그러나 DBR은 가시광선 영역 중 일부 영역에 대해 반사율을 높일 수 있을 뿐이며 다른 영역에 대한 반사율은 상당히 낮다. 즉, 도 2에 보이듯이, 약 520nm 이상의 파장에 대해 반사율이 급격히 감소하며, 550nm 이상에서는 대부분 반사율이 50% 미만이 된다.However, the DBR can only increase the reflectance for some regions of the visible light region and the reflectance for the other regions is considerably low. That is, as shown in FIG. 2, the reflectance decreases sharply with respect to a wavelength of about 520 nm or more, and in most cases, the reflectance becomes less than 50% at 550 nm or more.

따라서 DBR을 적용한 발광 다이오드 칩을 백색광을 구현하는 발광 다이오드 패키지에 실장할 경우, 발광 다이오드 칩에서 방출된 청색 파장 영역의 광에 대해서는 높은 반사율을 나타내지만, 녹색 및/또는 적색 파장 영역의 광에 대해서는 DBR이 효과적인 반사 특성을 나타내지 못하며 따라서 패키지에서의 광 효율 개선에 한계가 있다. Therefore, when a light emitting diode chip to which a DBR is applied is mounted in a light emitting diode package that emits white light, it exhibits a high reflectance for light of a blue wavelength range emitted from the light emitting diode chip. However, for light of a green and / The DBR does not exhibit effective reflection characteristics, and therefore there is a limit to the improvement of the light efficiency in the package.

한편, 발광 다이오드 패키지의 반사면에 DBR을 적용하려는 시도가 있지만, 종래의 DBR 증착 기술의 한계, 예컨대 증착 온도, 플라즈마 온도 등의 문제로 실현되지 못하고 있다.On the other hand, there is an attempt to apply a DBR to the reflective surface of a light emitting diode package, but it has not been realized due to the limitations of conventional DBR deposition technology, such as deposition temperature and plasma temperature.

본 발명이 해결하고자 하는 과제는 혼색광, 예컨대 백색광을 구현하는 발광 다이오드 패키지의 광 효율을 증가시킬 수 있는 발광 다이오드 칩을 제공하는 것이다.SUMMARY OF THE INVENTION The present invention provides a light emitting diode chip capable of increasing light efficiency of a light emitting diode package that emits a mixed color light, for example, white light.

본 발명이 해결하고자 하는 다른 과제는 광 효율을 증가시킬 수 있는 발광 다이오드 패키지를 제공하는 것이다.Another object of the present invention is to provide a light emitting diode package that can increase light efficiency.

본 발명이 해결하고자 하는 또 다른 과제는 넓은 파장 영역에 걸쳐 높은 반사율을 갖는 분포 브래그 반사기, 그것을 채택한 발광 다이오드 칩 및 발광 다이오드 패키지를 제공하는 것이다.Another object of the present invention is to provide a distributed Bragg reflector having a high reflectance over a wide wavelength region, a light emitting diode chip employing the same, and a light emitting diode package.

일 태양에 따르면, 분포 브래그 반사기를 갖는 발광 다이오드 칩이 개시된다. 이 발광 다이오드 칩은 기판, 상기 기판 상부에 위치하고, 제1 도전형 반도체층과 제2 도전형 반도체층 사이에 개재된 활성층을 포함하는 발광 구조체 및 상기 발광 구조체에서 방출된 광을 반사하는 분포 브래그 반사기를 포함한다. 상기 분포 브래그 반사기는 청색 파장 영역의 제1 파장의 광, 녹색 파장 영역의 제2 파장의 광 및 적색 파장 영역의 제3 파장의 광에 대해 90% 이상의 반사율을 갖는다.According to one aspect, a light emitting diode chip having a distributed Bragg reflector is disclosed. The light emitting diode chip includes a substrate, a light emitting structure disposed on the substrate and including an active layer sandwiched between the first conductivity type semiconductor layer and the second conductivity type semiconductor layer, and a distributed Bragg reflector . The distributed Bragg reflector has a reflectance of 90% or more with respect to light of a first wavelength in a blue wavelength region, light in a second wavelength in a green wavelength region, and light in a third wavelength in a red wavelength region.

상기 분포 브래그 반사기를 채택함에 따라, 상기 발광 다이오드 칩이 혼색광, 예컨대 백색광을 구현하는 발광 다이오드 패키지에 적용될 경우, 청색광, 녹색광 및 적색광을 효과적으로 반사시킬 수 있어 상기 발광 다이오드 패키지의 광 효율을 향상시킬 수 있다.When the above-mentioned distributed Bragg reflector is adopted, when the LED chip is applied to a light emitting diode package which emits a mixed color light, for example, white light, blue light, green light and red light can be effectively reflected, thereby improving the light efficiency of the light emitting diode package .

상기 분포 브래그 반사기는 상기 기판의 하부에 위치할 수 있다. 특히, 상기 분포 브래그 반사기는 상기 기판의 하부면상에 형성되어 상기 기판의 하부면과 접촉할 수 있다. 이 경우, 상기 상기 기판의 하부면은 그 표면 거칠기가 3㎛ 이하인 것이 바람직하다.The distributed Bragg reflector may be located below the substrate. In particular, the distributed Bragg reflector may be formed on the lower surface of the substrate and contact the lower surface of the substrate. In this case, the lower surface of the substrate preferably has a surface roughness of 3 탆 or less.

또한, 상기 기판은 그 상부면에 소정의 패턴을 포함할 수 있다. 예를 들어, 상기 기판은 패터닝된 사파이어 기판일 수 있다.In addition, the substrate may include a predetermined pattern on its upper surface. For example, the substrate may be a patterned sapphire substrate.

한편, 상기 기판은 그 면적이 90,000㎛2 이상일 수 있다. 예컨대, 상기 기판 면적은 300×300㎛2 이상, 또는 1×1㎜2 이상일 수 있다. 상대적으로 큰 기판 면적을 갖는 발광 다이오드 칩에서 넓은 면적에 걸쳐 상기 분포 브래그 반사기가 형성됨으로써 본 발명은 특히 유용하다.Meanwhile, the substrate may have an area of 90,000 m 2 or more. For example, the substrate area may be 300 x 300 m 2 or more, or 1 x 1 mm 2 or more. The present invention is particularly useful because the distributed Bragg reflector is formed over a large area in a light emitting diode chip having a relatively large substrate area.

또한, 상기 발광 다이오드 칩은 상기 기판 상에 복수개의 발광셀들을 포함할 수 있다. 나아가, 상기 발광 다이오드 칩은 상기 복수개의 발광셀들이 직렬연결된 적어도 하나의 발광셀 어레이를 포함할 수 있다.In addition, the light emitting diode chip may include a plurality of light emitting cells on the substrate. Furthermore, the light emitting diode chip may include at least one light emitting cell array in which the plurality of light emitting cells are connected in series.

몇몇 실시예들에 있어서, 상기 분포 브래그 반사기는 제1 분포 브래그 반사기 및 제2 분포 브래그 반사기를 포함할 수 있다. 예컨대, 상기 제1 분포 브래그 반사기는 청색 파장 영역의 광에 비해 적색 파장 영역의 광에 대한 반사율이 높고, 상기 제2 분포 브래그 반사기는 녹색 파장 영역 또는 적색 파장 영역의 광에 비해 청색 파장 영역의 광에 대한 반사율이 높을 수 있다.In some embodiments, the distributed Bragg reflector may comprise a first distributed Bragg reflector and a second distributed Bragg reflector. For example, the first distributed Bragg reflector has a higher reflectivity for light in the red wavelength range than for the blue wavelength range, and the second distributed Bragg reflector has a higher reflectance for the blue wavelength range than the green wavelength range or the red wavelength range. May be high.

또한, 상기 분포 브래그 반사기의 위치는 특별히 한정되지 않는다. 예컨대, 상기 분포 브래그 반사기는 상기 기판의 하부에 위치할 수 있으며, 이 경우, 상기 제1 분포 브래그 반사기가 상기 제2 분포 브래그 반사기보다 상기 기판에 더 가깝게 위치할 수 있다. 또는, 상기 분포 브래그 반사기는 상기 기판과 상기 발광 구조체 사이에 위치할 수 있으며, 이 경우, 상기 제1 분포 브래그 반사기가 상기 제2 분포 브래그 반사기보다 상기 발광 구조체에 더 가깝게 위치할 수 있다.The position of the distributed Bragg reflector is not particularly limited. For example, the distributed Bragg reflector may be located below the substrate, in which case the first distributed Bragg reflector may be located closer to the substrate than the second distributed Bragg reflector. Alternatively, the distributed Bragg reflector may be located between the substrate and the light emitting structure, in which case the first distributed Bragg reflector may be located closer to the light emitting structure than the second distributed Bragg reflector.

몇몇 실시예들에 있어서, 상기 분포 브래그 반사기는 제1 광학 두께를 갖는 제1 재료층과 제2 광학 두께를 갖는 제2 재료층의 복수개의 쌍들과, 제3 광학 두께를 갖는 제3 재료층과 제4 광학 두께를 갖는 제4 재료층의 복수개의 쌍들을 포함할 수 있다. 여기서, 상기 제1 재료층의 굴절률은 상기 제2 재료층의 굴절률과 다르고, 상기 제3 재료층의 굴절률은 상기 제4 재료층의 굴절률과 다르다.In some embodiments, the distributed Bragg reflector includes a plurality of pairs of a first material layer having a first optical thickness and a second material layer having a second optical thickness, a third material layer having a third optical thickness, And a plurality of pairs of fourth material layers having a fourth optical thickness. Here, the refractive index of the first material layer is different from the refractive index of the second material layer, and the refractive index of the third material layer is different from the refractive index of the fourth material layer.

또한, 상기 제1 재료층 및 제2 재료층의 복수개의 쌍들이 상기 제3 재료층 및 제4 재료층의 복수개의 쌍들에 비해 상기 발광 구조체에 더 가깝에 위치할 수 있다. 나아가, 상기 제1 재료층 및 제2 재료층은 각각 상기 제3 재료층 및 제4 재료층과 동일한 굴절률을 가질 수 있다. 또한, 상기 제1 광학 두께가 상기 제3 광학 두께에 비해 더 얇고, 상기 제2 광학 두께가 상기 제4 광학 두께에 비해 더 얇을 수 있다.Further, a plurality of pairs of the first material layer and the second material layer may be located closer to the light emitting structure than a plurality of pairs of the third material layer and the fourth material layer. Further, the first material layer and the second material layer may have the same refractive index as the third material layer and the fourth material layer, respectively. Further, the first optical thickness may be thinner than the third optical thickness, and the second optical thickness may be thinner than the fourth optical thickness.

몇몇 실시예들에 있어서, 상기 제1 재료층 및 제2 재료층의 복수개의 쌍들과 상기 제3 재료층 및 제4 재료층의 복수개의 쌍들이 서로 섞여 있을 수 있다.In some embodiments, a plurality of pairs of the first material layer and the second material layer and a plurality of pairs of the third material layer and the fourth material layer may be intermixed with each other.

한편, 상기 제1 광학 두께와 상기 제2 광학 두께는 정수배의 관계를 만족할 수 있으며, 또한, 상기 제3 광학 두께와 상기 제4 광학 두께는 정수배의 관계를 만족할 수 있다. 특히, 상기 제1 광학 두께와 제2 광학 두께는 서로 동일하고, 상기 제3 광학 두께와 제4 광학 두께는 서로 동일할 수 있다.On the other hand, the first optical thickness and the second optical thickness may satisfy an integral multiple, and the third optical thickness and the fourth optical thickness may satisfy an integral multiple. In particular, the first optical thickness and the second optical thickness may be equal to each other, and the third optical thickness and the fourth optical thickness may be equal to each other.

다른 태양에 따르면, 분포 브래그 반사기를 갖는 발광 다이오드 패키지가 제공된다. 이 발광 다이오드 패키지는, 발광 다이오드 칩을 실장하기 위한 실장면과, 상기 실장면 상에 실장된 발광 다이오드 칩과, 상기 발광 다이오드 칩에서 방출된 광의 적어도 일부를 반사시키는 반사면을 포함한다. 상기 반사면의 적어도 일부에는 청색 파장 영역의 제1 파장의 광, 녹색 파장 영역의 제2 파장의 광 및 적색 파장 영역의 제3 파장의 광에 대해 90% 이상의 반사율을 갖는 분포 브래그 반사기가 설치되어 있다.According to another aspect, a light emitting diode package having a distributed Bragg reflector is provided. The light emitting diode package includes a mounting surface for mounting the light emitting diode chip, a light emitting diode chip mounted on the mounting surface, and a reflecting surface for reflecting at least part of the light emitted from the light emitting diode chip. At least a part of the reflection surface is provided with a distributed Bragg reflector having a reflectance of 90% or more with respect to light of a first wavelength in a blue wavelength region, light in a second wavelength in a green wavelength region, and light in a third wavelength in a red wavelength region have.

상기 분포 브래그 반사기는 예컨대 이온 보조 증착(ion assisted deposion) 기술을 사용하여 형성될 수 있다.The distributed Bragg reflector may be formed using, for example, an ion assisted deposition technique.

본 발명의 실시예들에 따르면, 가시광선의 넓은 영역에 걸쳐 반사율이 높은 분포 브래그 반사기가 제공되며, 이에 따라 혼색광, 예컨대 백색광을 구현하는 발광 다이오드 패키지의 광 효율을 향상시킬 수 있다. 나아가, 발광 다이오드의 패키지를 손상시키지 않고 패키지 상에 분포 브래그 반사기를 형성할 수 있는 기술을 채택함으로써 광 효율이 개선된 발광 다이오드 패키지가 제공될 수 있다.According to embodiments of the present invention, a distributed Bragg reflector having a high reflectance over a wide area of a visible light is provided, thereby improving the light efficiency of a light emitting diode package that implements a mixed color light, for example, white light. Furthermore, by adopting a technique capable of forming a distributed Bragg reflector on a package without damaging the package of the light emitting diode, a light emitting diode package with improved light efficiency can be provided.

도 1은 종래 기술에 따른 사파이어 기판 상의 알루미늄의 반사율을 보여주는 그래프이다.
도 2는 종래 기술에 따른 사파이어 기판 상의 분포 브래그 반사기의 반사율을 보여주는 그래프이다.
도 3은 본 발명의 일 실시예에 따른 분포 브래그 반사기를 갖는 발광 다이오드 칩을 보여주는 단면도이다.
도 4는 도 3의 분포 브래그 반사기를 확대한 단면도를 나타낸다.
도 5는 본 발명의 다른 실시예에 따른 분포 브래그 반사기를 설명하기 위한 단면도이다.
도 6은 본 발명의 일 실시예에 따른 사파이어 기판 상의 분포 브래그 반사기의 반사율을 보여주는 그래프이다.
도 7은 본 발명의 또 다른 실시예에 따른 복수개의 발광셀들을 갖는 발광 다이오드 칩을 설명하기 위한 단면도이다.
도 8은 본 발명의 일 실시예에 따른 분포 브래그 반사기를 갖는 발광 다이오드 칩을 실장한 발광 다이오드 패키지를 나타내는 단면도이다.
도 9은 본 발명의 다른 실시예에 따른 분포 브래그 반사기를 갖는 발광 다이오드 패키지를 설명하기 위한 단면도이다.1 is a graph showing the reflectance of aluminum on a sapphire substrate according to the prior art.
2 is a graph showing the reflectance of a distributed Bragg reflector on a sapphire substrate according to the prior art.
3 is a cross-sectional view illustrating a light emitting diode chip having a distributed Bragg reflector according to an embodiment of the present invention.
Figure 4 shows an enlarged cross-sectional view of the distributed Bragg reflector of Figure 3;
5 is a cross-sectional view illustrating a distributed Bragg reflector according to another embodiment of the present invention.
6 is a graph showing reflectance of a distributed Bragg reflector on a sapphire substrate according to an embodiment of the present invention.
7 is a cross-sectional view illustrating a light emitting diode chip having a plurality of light emitting cells according to another embodiment of the present invention.
8 is a cross-sectional view illustrating a light emitting diode package in which a light emitting diode chip having a distributed Bragg reflector according to an embodiment of the present invention is mounted.
9 is a cross-sectional view illustrating a light emitting diode package having a distributed Bragg reflector according to another embodiment of the present invention.

이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. The following embodiments are provided by way of example so that those skilled in the art can fully understand the spirit of the present invention. Therefore, the present invention is not limited to the embodiments described below, but may be embodied in other forms. In the drawings, the width, length, thickness, etc. of components may be exaggerated for convenience. Like reference numerals designate like elements throughout the specification.

도 3은 본 발명의 일 실시예에 따른 발광 분포 브래그 반사기(45)를 갖는 다이오드 칩(20)을 설명하기 위한 단면도이고, 도 4는 도 3의 분포 브래그 반사기(45)를 확대하여 나타낸 단면도이다.3 is a cross-sectional view for explaining a diode chip 20 having an emissive Bragg reflector 45 according to an embodiment of the present invention, and FIG. 4 is an enlarged cross-sectional view of the distributed Bragg reflector 45 of FIG. 3 .

도 3을 참조하면, 발광 다이오드 칩(20)은 기판(21), 발광 구조체(30), 분포 브래그 반사기(45)를 포함한다. 또한, 상기 발광 다이오드 칩(20)은 버퍼층(23), 투명 전극(31), p-전극 패드(33), n-전극 패드(35), 반사 금속층(51) 및 보호층(53)을 포함할 수 있다.Referring to FIG. 3, the light emitting diode chip 20 includes a substrate 21, a light emitting structure 30, and a distributed Bragg reflector 45. The light emitting diode chip 20 includes a buffer layer 23, a transparent electrode 31, a p-electrode pad 33, an n-electrode pad 35, a reflective metal layer 51, and a protective layer 53 can do.

상기 기판(21)은 투명 기판이면 특별히 한정되지 않으며, 예컨대 사파이어 또는 SiC 기판일 수 있다. 상기 기판(21)은 또한, 상부면에 패터닝된 사파이어 기판(PSS)과 같이, 소정의 패턴을 가질 수 있다. 한편, 상기 기판(21)의 면적은 칩의 전체 면적으로 결정한다. 본 발명의 실시예들은 상기 발광 다이오드 칩의 면적이 상대적으로 클 수록 반사 효과가 증가한다. 따라서, 상기 기판(21)은 90,000㎛2 이상인 것이 바람직하며, 더 바람직하게는 1㎜2 이상이다.The substrate 21 is not particularly limited as long as it is a transparent substrate, and may be, for example, a sapphire or SiC substrate. The substrate 21 may also have a predetermined pattern, such as a sapphire substrate (PSS) patterned on the top surface. On the other hand, the area of the substrate 21 is determined by the total area of the chip. In embodiments of the present invention, the larger the area of the light emitting diode chip is, the more the reflection effect increases. Therefore, the substrate 21 is preferably 90,000 m 2 or more, and more preferably 1 mm 2 or more.

상기 기판(21) 상부에 발광 구조체(30)가 위치한다. 상기 발광 구조체(30)는 제1 도전형 반도체층(25), 제2 도전형 반도체층(29) 및 상기 제1 및 제2 도전형 반도체층들(25, 29) 사이에 개재된 활성층(27)을 포함한다. 여기서, 제1 도전형과 제2 도전형은 서로 반대의 도전형으로, 제1 도전형이 n형이고, 제2 도전형이 p형일 수 있으며, 또는 그 반대일 수 있다.A light emitting structure 30 is disposed on the substrate 21. The light emitting structure 30 includes a first conductive semiconductor layer 25, a second conductive semiconductor layer 29 and an active layer 27 interposed between the first and second conductive semiconductor layers 25 and 29. ). Here, the first conductivity type and the second conductivity type may be opposite to each other, the first conductivity type may be n-type, the second conductivity type may be p-type, or vice versa.

상기 제1 도전형 반도체층(25), 활성층(27) 및 제2 도전형 반도체층(29)은 질화갈륨 계열의 화합물 반도체 물질, 즉, (Al, In, Ga)N으로 형성될 수 있다. 상기 활성층(27)은 요구되는 파장의 광 예컨대 자외선 또는 청색광을 방출하도록 조성 원소 및 조성비가 결정된다. 상기 제1 도전형 반도체층(25) 및/또는 제2 도전형 반도체층(29)은, 도시한 바와 같이, 단일층으로 형성될 수 있으나, 다층 구조로 형성될 수도 있다. 또한, 활성층(27)은 단일 양자웰 또는 다중 양자웰 구조로 형성될 수 있다. 또한, 상기 기판(21)과 제1 도전형 반도체층(25) 사이에 버퍼층(23)이 개재될 수 있다.The first conductive semiconductor layer 25, the active layer 27 and the second conductive semiconductor layer 29 may be formed of a gallium nitride compound semiconductor material, that is, (Al, In, Ga) N. The compositional element and the composition ratio are determined so that the active layer 27 emits light of a desired wavelength, for example, ultraviolet light or blue light. As shown in the figure, the first conductive semiconductor layer 25 and / or the second conductive semiconductor layer 29 may be formed as a single layer or may have a multi-layer structure. In addition, the active layer 27 may be formed in a single quantum well structure or a multiple quantum well structure. In addition, a buffer layer 23 may be interposed between the substrate 21 and the first conductivity type semiconductor layer 25.

상기 반도체층들(25, 27, 29)은 MOCVD 또는 MBE 기술을 사용하여 형성될 수 있으며, 사진 및 식각 공정을 사용하여 상기 제1 도전형 반도체층(25)의 일부 영역이 노출되도록 패터닝될 수 있다.The semiconductor layers 25, 27, and 29 may be formed using MOCVD or MBE techniques, and may be patterned to expose a portion of the first conductive semiconductor layer 25 using a photolithography and etching process. have.

한편, 투명전극층(31)이 제2 도전형 반도체층(29) 상에, 예컨대, ITO 또는 Ni/Au로 형성될 수 있다. 투명전극층(31)은 제2 도전형 반도체층(29)에 비해 비저항이 낮아 전류를 분산시키는 역할을 한다. 상기 투명전극층(31) 상에 p-전극 패드(33)가 형성되고, 제1 도전형 반도체층(25) 상에 n-전극 패드(35)가 형성된다. 상기 p-전극 패드(33)는 도시한 바와 같이, 투명전극층(31)을 통해 제2 도전형 반도체층(29)에 접할 수 있다.On the other hand, the transparent electrode layer 31 may be formed of ITO or Ni / Au on the second conductivity type semiconductor layer 29, for example. The transparent electrode layer 31 has a lower specific resistance than the second conductive type semiconductor layer 29 and serves to disperse the current. A p-electrode pad 33 is formed on the transparent electrode layer 31 and an n-electrode pad 35 is formed on the first conductivity type semiconductor layer 25. The p-electrode pad 33 can be in contact with the second conductivity type semiconductor layer 29 through the transparent electrode layer 31 as shown in the figure.

한편, 상기 기판(21)의 하부에 분포 브래그 반사기(45)가 위치한다. 상기 분포 브래그 반사기(45)는 제1 분포 브래그 반사기(40) 및 제2 분포 브래그 반사기(50)를 포함한다.On the other hand, a distributed Bragg reflector 45 is disposed below the substrate 21. The distributed Bragg reflector 45 includes a first distributed Bragg reflector 40 and a second distributed Bragg reflector 50.

도 4를 참조하면, 제1 분포 브래그 반사기(40)는 제1 재료층(40a)과 제2 재료층(40b)의 복수개의 쌍들이 반복하여 형성되고, 제2 분포 브래그 반사기(50)는 제3 재료층(50a)과 제4 재료층(50b)의 복수개의 쌍들이 반복하여 형성된다. 상기 제1 재료층(40a) 및 상기 제2 재료층(40b)의 복수개의 쌍들은 청색 파장 영역의 광에 비해 적색 파장 영역의 광, 예컨대 550nm 또는 630nm의 광에 대한 반사율이 상대적으로 높고, 상기 제2 분포 브래그 반사기(50)는 적색 또는 녹색 파장 영역의 광에 비해 청색 파장 영역의 광, 예컨대 460nm의 광에 대한 반사율이 상대적으로 높을 수 있다. 이때, 상기 제1 분포 브래그 반사기(40) 내의 재료층들(40a, 40b)의 광학 두께가 상기 제2 분포 브래그 반사기(50) 내의 재료층들(50a, 50b)의 광학 두께보다 두꺼우나, 이에 한정되는 것은 아니며 그 반대의 경우일 수도 있다.4, a first distributed Bragg reflector 40 is formed by repeatedly forming a plurality of pairs of a first material layer 40a and a second material layer 40b and a second distributed Bragg reflector 50, A plurality of pairs of the third material layer 50a and the fourth material layer 50b are repeatedly formed. The plurality of pairs of the first material layer 40a and the second material layer 40b have a relatively high reflectivity for light of a red wavelength range, for example, light of 550 nm or 630 nm, The second distributed Bragg reflector 50 may have a relatively high reflectivity for light in the blue wavelength region, for example, light of 460 nm, as compared to light in the red or green wavelength region. At this time the optical thickness of the material layers 40a and 40b in the first distributed Bragg reflector 40 is greater than the optical thickness of the material layers 50a and 50b in the second distributed Bragg reflector 50, But is not limited to, and may be the opposite.

상기 제1 재료층(40a)은 상기 제3 재료층(50a)과 동일한 재료, 즉 동일한 굴절률을 가질 수 있으며, 상기 제2 재료층(40b)은 상기 제4 재료층(50b)과 동일한 재료, 즉 동일한 굴절률을 가질 수 있다. 예컨대, 상기 제1 재료층(40a) 및 제3 재료층(50a)은 TiO2(n: 약 2.5)로 형성될 수 있으며, 상기 제2 재료층(40b) 및 제4 재료층(50b)은 SiO2(n: 약 1.5)로 형성될 수 있다.The first material layer 40a may have the same material as the third material layer 50a, that is, the same refractive index, and the second material layer 40b may be made of the same material as the fourth material layer 50b, That is, the same refractive index. For example, the first material layer 40a and the third material layer 50a may be formed of TiO 2 (n: about 2.5), and the second material layer 40b and the fourth material layer 50b SiO 2 (n: about 1.5).

한편, 상기 제1 재료층(40a)의 광학 두께(굴절률×두께)는 제2 재료층(40b)의 광학 두께와 실질적으로 정수배의 관계를 가지며, 바람직하게 이들의 광학 두께는 실질적으로 서로 동일할 수 있다. 또한, 상기 제3 재료층(50a)의 광학 두께는 제4 재료층(50b)의 광학 두께와 실질적으로 정수배의 관계를 가지며, 바람직하게 이들의 광학 두께는 실질적으로 서로 동일할 수 있다.On the other hand, the optical thickness (refractive index x thickness) of the first material layer 40a is substantially an integer multiple of the optical thickness of the second material layer 40b, and preferably the optical thicknesses thereof are substantially equal to each other . In addition, the optical thickness of the third material layer 50a is substantially integral multiples of the optical thickness of the fourth material layer 50b, and preferably their optical thicknesses may be substantially equal to each other.

또한, 상기 제1 재료층(40a)의 광학 두께가 상기 제3 재료층(50a)의 광학 두께보다 더 두껍고, 상기 제2 재료층(40b)의 광학 두께가 상기 제4 재료층(50b)의 광학 두께보다 더 두껍다. 상기 제1 내지 제4 재료층들(40a, 40b, 50a, 50b)의 광학 두께는 각 재료층의 굴절률 및/또는 실제 두께를 조절하여 제어할 수 있다.The optical thickness of the first material layer 40a is greater than the optical thickness of the third material layer 50a and the optical thickness of the second material layer 40b is greater than the optical thickness of the fourth material layer 50b. It is thicker than optical thickness. The optical thicknesses of the first to fourth material layers 40a, 40b, 50a and 50b can be controlled by adjusting the refractive index and / or the actual thickness of each material layer.

다시 도 3을 참조하면, 상기 분포 브래그 반사기(45)의 하부에 Al, Ag 또는 Rh 등의 금속 반사층(51)이 형성될 수 있으며, 상기 분포 브래그 반사기(45)를 보호하기 위한 보호층(53)이 형성될 수 있다. 상기 보호층(53)은 예컨대, Ti, Cr, Ni, Pt, Ta 및 Au에서 선택된 어느 하나의 금속층 또는 이들의 합금으로 형성될 수 있다. 상기 보호층(53)은 분포 브래그 반사기(45)를 외부의 충격이나 오염으로부터 보호한다.3, a metal reflection layer 51 such as Al, Ag or Rh may be formed under the distributed Bragg reflector 45, and a protective layer 53 for protecting the distributed Bragg reflector 45 May be formed. The protective layer 53 may be formed of any one metal layer selected from Ti, Cr, Ni, Pt, Ta, and Au, or an alloy thereof. The protective layer 53 protects the distributed Bragg reflector 45 from external impact or contamination.

본 실시예에 따르면, 상대적으로 장파장의 가시광선에 대해 반사율이 높은 제1 분포 브래그 반사기(40)와 상대적으로 단파장의 가시광선에 대해 반사율이 높은 제2 분포 브래그 반사기(50)가 서로 적층된 구조의 분포 브래그 반사기(45)가 제공된다. 분포 브래그 반사기(45)는 이들 제1 분포 브래그 반사기(40)와 제2 분포 브래그 반사기(50)의 조합에 의해 가시광선 영역의 대부분의 영역에 걸쳐 광에 대한 반사율을 높일 수 있다.According to this embodiment, a first distributed Bragg reflector 40 having a high reflectance with respect to a relatively long wavelength visible light and a second distributed Bragg reflector 50 having a high reflectance with respect to a visible light having a relatively short wavelength are stacked A Bragg reflector 45 is provided. The distributed Bragg reflector 45 can increase the reflectance for light over most of the visible light region by combining these first distributed Bragg reflectors 40 and the second distributed Bragg reflector 50.

종래 기술에 따른 분포 브래그 반사기는 특정 파장 범위의 광에 대한 반사율은 높지만, 다른 파장 범위의 광에 대한 반사율이 상대적으로 낮기 때문에, 백색광을 방출하는 발광 다이오드 패키지에서 광 효율 향상에 한계가 있다. 그러나, 본 실시예에 따르면, 분포 브래그 반사기(45)가 청색 파장 영역의 광뿐만 아니라 녹색 파장 영역의 광 및 적색 파장 영역의 광에 대해서도 높은 반사율을 가질 수 있으므로, 발광 다이오드 패키지의 광 효율을 개선할 수 있다.The distributed Bragg reflector according to the prior art has a high reflectance for light in a specific wavelength range, but has a relatively low reflectance for light in other wavelength ranges, so there is a limitation in improvement in light efficiency in a light emitting diode package that emits white light. However, according to the present embodiment, since the distributed Bragg reflector 45 can have a high reflectance not only for the light in the blue wavelength region but also for the light in the green wavelength region and the light in the red wavelength region, the light efficiency of the light emitting diode package can be improved can do.

더욱이, 상기 제1 분포 브래그 반사기(40)를 제2 분포 브래그 반사기(50)에 비해 기판(21)에 가깝게 배치함으로써, 그 역으로 배치할 경우에 비해, 분포 브래그 반사기(45) 내에서의 광 손실을 감소시킬 수 있다.Furthermore, by placing the first distributed Bragg reflector 40 closer to the substrate 21 relative to the second distributed Bragg reflector 50, as compared to placing it in the reverse, the light in the distributed Bragg reflector 45 The loss can be reduced.

본 실시예에 있어서, 제1 분포 브래그 반사기(40)와 제2 분포 브래그 반사기(50)의 두개의 반사기들에 대해 설명하지만, 더 많은 수의 반사기들이 사용될 수도 있다. 이 경우, 상대적으로 장파장에 대해 반사율이 높은 반사기들이 발광 구조체(30)에 상대적으로 가깝게 위치하는 것이 바람직하다.In this embodiment, although two reflectors of the first distributed Bragg reflector 40 and the second distributed Bragg reflector 50 are described, a greater number of reflectors may be used. In this case, it is preferable that reflectors having a high reflectance with respect to a relatively long wavelength are located relatively close to the light emitting structure 30. [

또한, 본 실시예에 있어서, 상기 제1 분포 브래그 반사기(40)내의 제1 재료층들(40a)의 두께는 서로 다를 수도 있으며, 또한, 제2 재료층들(40b)의 두께는 서로 다를 수도 있다. 또한, 상기 제2 분포 브래그 반사기(50) 내의 제1 재료층들(40a)의 두께는 서로 다를 수도 있으며, 또한, 제2 재료층들(50b)의 두께는 서로 다를 수 있다.Further, in the present embodiment, the thicknesses of the first material layers 40a in the first distributed Bragg reflector 40 may be different from each other, and the thicknesses of the second material layers 40b may be different from each other have. Also, the thickness of the first material layers 40a in the second distributed Bragg reflector 50 may be different from each other, and the thickness of the second material layers 50b may be different from each other.

본 실시예에 있어서, 분포 브래그 반사기(45)가 기판(21)의 하부에 배치된 것으로 설명했지만, 상기 분포 브래그 반사기(45)는 기판(21)과 발광 구조체(30) 사이에 배치될 수도 있다. 이 경우, 제1 분포 브래그 반사기(40)가 제2 분포 브래그 반사기(50)에 비해 발광 구조체(30)측에 더 가깝게 배치되는 것이 바람직하다.The distributed Bragg reflector 45 may be disposed between the substrate 21 and the light emitting structure 30 although the distributed Bragg reflector 45 is described as being disposed under the substrate 21 in the present embodiment . In this case, it is preferable that the first distributed Bragg reflector 40 is disposed closer to the side of the light emitting structure 30 than the second distributed Bragg reflector 50.

본 실시예에 있어서, 상기 재료층들(40a, 40b, 50a, 50b)이 SiO2 또는 TiO2로 형성되는 것으로 설명하였지만, 이에 한정되는 것은 아니며, 다른 재료층들, 예컨대 Si3N4, 화합물 반도체 등으로 형성될 수도 있다. 다만, 상기 제1 재료층(40a)과 상기 제2 재료층(40b)의 굴절률 차이 및 상기 제3 재료층(50a)과 상기 제4 재료층(50b)의 굴절률 차이가 각각 0.5보다 큰 것이 바람직하다.In the present embodiment, the material layers 40a, 40b, 50a and 50b have been described as being formed of SiO 2 or TiO 2 , but it is not limited thereto and other material layers such as Si 3 N 4 , Semiconductor, or the like. It is preferable that the refractive index difference between the first material layer 40a and the second material layer 40b and the refractive index difference between the third material layer 50a and the fourth material layer 50b are larger than 0.5 Do.

또한, 상기 제1 분포 브래그 반사기(40) 내의 제1 재료층과 제2 재료층의 쌍들의 수 및 상기 제2 분포 브래그 반사기(50) 내의 제3 재료층과 제4 재료층의 쌍들의 수는 많을 수록 반사율이 증가하며, 이들 쌍들의 총 수는 20 이상일 수 있다.In addition, the number of pairs of first material layer and second material layer in the first distributed Bragg reflector (40) and the number of pairs of third material layer and fourth material layer in the second distributed Bragg reflector (50) The more the reflectivity increases, the more the total number of these pairs can be 20 or more.

이하에서, 상기 분포 브래그 반사기(45)의 제조방법에 대해 설명한다.Hereinafter, a method of manufacturing the distributed Bragg reflector 45 will be described.

우선, 분포 브래그 반사기(45)를 형성하기 전, 기판(21) 표면의 거칠기를 제어한다. 예컨대, 상기 기판(21)이 사파이어 기판인 경우, 1차로 그라인딩(grinding)으로 기판(21)의 얇게 한다. 이때, 상기 기판(21) 표면은 상대적으로 매우 거친 표면을 갖는다. 그 후, 상기 기판(21) 표면을 작은 입자들의 슬러리를 이용하여 갈아낸다(lapping). 상기 래핑 공정에서 상기 기판(21) 표면 내 스크래치 등의 홈의 깊이가 3um 이하가 되도록 기판 표면의 거칠기를 조절한다. 그 후, 상기 기판(21) 표면은 추가적으로 화학 물질에 의해 표면처리될 수도 있다.First, before the distributed Bragg reflector 45 is formed, the roughness of the surface of the substrate 21 is controlled. For example, when the substrate 21 is a sapphire substrate, the substrate 21 is thinned by grinding first. At this time, the surface of the substrate 21 has a relatively rough surface. Thereafter, the surface of the substrate 21 is lapped with a slurry of small particles. In the lapping process, the roughness of the surface of the substrate 21 is adjusted so that the depth of the grooves such as scratches on the surface of the substrate 21 is 3 μm or less. Thereafter, the surface of the substrate 21 may additionally be surface treated with chemicals.

이어서, 상기 기판(21) 표면에 TiO2, SiO2, Si3N4 등의 굴절률이 서로 다른 재료층들을 반복하여 증착한다. 상기 재료층들의 증착은 스퍼터링, 전자빔 증착, 플라즈마 강화 화학기상증착 등 공지의 다양한 방법이 사용될 수 있으며, 특히 이온 보조 증착법(ion assisted deposition)이 사용될 수 있다. 이온 보조 증착법은 기판(21)에 증착되는 재료층의 반사도를 측정하여 적합한 두께의 재료층을 형성하므로 분포 브래그 반사기의 재료층들을 형성하는데 특히 적합하다.Subsequently, material layers having different refractive indexes such as TiO 2 , SiO 2 , and Si 3 N 4 are repeatedly deposited on the surface of the substrate 21. The deposition of the material layers may be performed by a variety of known methods such as sputtering, electron beam deposition, plasma enhanced chemical vapor deposition, and the like. In particular, ion assisted deposition may be used. The ion assist deposition method is particularly suitable for forming the material layers of the distributed Bragg reflector by measuring the reflectivity of the material layer deposited on the substrate 21 to form a material layer of suitable thickness.

도 5는 본 발명의 다른 실시예에 따른 분포 브래그 반사기(55)를 설명하기 위한 단면도이다. 앞서 도 3 및 도 4에서는, 분포 브래그 반사기(45)가 제1 분포 브래그 반사기(40)와 제2 분포 브래그 반사기(50)의 적층 구조로 도시 및 설명하였다. 이와 달리, 본 실시예에 따른 분포 브래그 반사기(55)에서는 제1 재료층(40a)과 제2 재료층(40b)의 복수개의 쌍들과 제3 재료층(50a)과 제4 재료층(50b)의 복수개의 쌍들이 서로 섞여 있다. 즉, 제3 재료층(50a)과 제4 재료층(50b)의 적어도 하나의 쌍이 제1 재료층(40a)과 제2 재료층(40b)의 복수개의 쌍들 사이에 위치하며, 또한, 제1 재료층(40a)과 제2 재료층(40b)의 적어도 하나의 쌍이 제3 재료층(50a)과 제4 재료층(50b)의 복수개의 쌍들 사이에 위치한다. 여기서, 상기 제1 내지 제4 재료층들(40a, 40b, 50a, 50b)의 광학 두께는 가시광선 영역의 넓은 범위에 걸쳐 광에 대한 높은 반사율을 갖도록 제어된다.5 is a cross-sectional view for explaining a distributed Bragg reflector 55 according to another embodiment of the present invention. 3 and 4, a distributed Bragg reflector 45 is shown and described as a stacked structure of a first distributed Bragg reflector 40 and a second distributed Bragg reflector 50. In contrast, in the distributed Bragg reflector 55 according to the present embodiment, a plurality of pairs of the first material layer 40a and the second material layer 40b and the third material layer 50a and the fourth material layer 50b, A plurality of pairs of a plurality of pairs are mixed with each other. That is, at least one pair of the third material layer 50a and the fourth material layer 50b is located between the plurality of pairs of the first material layer 40a and the second material layer 40b, At least one pair of the material layer 40a and the second material layer 40b is located between the plurality of pairs of the third material layer 50a and the fourth material layer 50b. Here, the optical thicknesses of the first to fourth material layers 40a, 40b, 50a, and 50b are controlled to have a high reflectance for light over a wide range of the visible light region.

상기 분포 브래그 반사기(55)는 기판(21) 하부에 위치할 수 있으나, 이에 한정되는 것은 아니며, 기판(21)과 발광 구조체(도 3의 30) 사이에 위치할 수도 있다.The distributed Bragg reflector 55 may be located under the substrate 21 but is not limited thereto and may be located between the substrate 21 and the light emitting structure 30 of FIG.

도 6은 본 발명의 일 실시예에 따른 사파이어 기판 상의 분포 브래그 반사기의 반사율을 보여주는 그래프이다. 여기서, 상기 분포 브래그 반사기는 TiO2/SiO2를 이용하여 형성되었으며, 도 4에 도시한 바와 같이, 제1 분포 브래그 반사기(40)와 제2 분포 브래그 반사기(50)의 적층 구조를 갖도록 형성되었다. 또한, 가시광선의 전 파장 영역에 걸쳐 반사율을 측정하였으며, 동일한 샘플에 대해 7번 측정하였다. 상기 제1 분포 브래그 반사기(40)는 약 630nm의 중앙 파장을 갖고, 제2 분포 브래그 반사기(50)는 약 460nm의 중앙 파장을 갖는다. 도 6에 도시되듯이, 상기 분포 브래그 반사기를 채택함으로써 400~500nm의 청색 파장 영역의 광뿐만 아니라, 500~600nm의 녹색 파장 영역의 광 및 600~700nm의 적색 파장 영역의 광에 대해 90% 이상, 나아가 98% 이상의 반사율을 얻을 수 있음을 알 수 있다.6 is a graph showing reflectance of a distributed Bragg reflector on a sapphire substrate according to an embodiment of the present invention. Here, the distributed Bragg reflector was formed using TiO 2 / SiO 2 and was formed to have a laminated structure of the first distributed Bragg reflector 40 and the second distributed Bragg reflector 50 as shown in FIG. 4 . Also, the reflectance was measured over the entire wavelength range of visible light, and 7 times for the same sample. The first distributed Bragg reflector 40 has a center wavelength of about 630 nm and the second distributed Bragg reflector 50 has a center wavelength of about 460 nm. As shown in FIG. 6, by adopting the above-mentioned distributed Bragg reflector, not only the light in the blue wavelength region of 400 to 500 nm, but also the light in the green wavelength region of 500 to 600 nm and the light of the red wavelength region of 600 to 700 nm, , And thus a reflectance of 98% or more can be obtained.

한편, 도 6에서 400~700nm의 전 영역에 걸쳐 90% 이상의 높은 반사율을 얻었지만, 400~700nm의 영역 중 일부 중간 영역에서 90% 미만의 반사율이 얻어지는 경우에도, 두개 이상의 중앙 파장들을 갖는 분포 브래그 반사기를 채택하는 한 본 발명의 범위에 속한다.On the other hand, in FIG. 6, although a high reflectance of 90% or more is obtained over the entire range of 400 to 700 nm, even when a reflectance of less than 90% is obtained in some intermediate regions of the region of 400 to 700 nm, So long as the reflector is adopted.

도 7은 본 발명의 또 다른 실시예에 따른 복수개의 발광셀들을 갖는 발광 다이오드 칩(20a)을 설명하기 위한 단면도이다.7 is a cross-sectional view illustrating a light emitting diode chip 20a having a plurality of light emitting cells according to another embodiment of the present invention.

도 7을 참조하면, 상기 발광 다이오드 칩(20a)은 기판(21) 상에 복수개의 발광셀들을 포함하며, 또한, 분포 브래그 반사기(45)를 포함한다.Referring to FIG. 7, the light emitting diode chip 20a includes a plurality of light emitting cells on a substrate 21, and further includes a distributed Bragg reflector 45. FIG.

상기 기판(21) 및 상기 분포 브래그 반사기(45)는 도 3 내지 도 5를 참조하여 설명한 분포 브래그 반사기와 유사하므로 그 상세한 설명은 생략한다. 다만, 상기 기판(21)은 복수개의 발광셀들을 전기적으로 분리하기 위해 절연체인 것이 바람직하며, 예컨대 패터닝된 사파이어 기판일 수 있다.The substrate 21 and the distributed Bragg reflector 45 are similar to the distributed Bragg reflector described with reference to FIG. 3 to FIG. 5, and a detailed description thereof will be omitted. However, the substrate 21 is preferably an insulator for electrically isolating a plurality of light emitting cells, and may be, for example, a patterned sapphire substrate.

한편, 상기 복수개의 발광셀들(30)은 서로 이격되어 위치한다. 상기 복수개의 발광셀들(30) 각각은 도 3을 참조하여 설명한 발광 구조체(30)와 동일하므로, 상세한 설명은 생략한다. 또한, 발광셀들(30)과 기판(21) 사이에 버퍼층(23)이 개재될 수 있으며, 상기 버퍼층(23) 또한, 서로 이격되는 것이 바람직하다.The plurality of light emitting cells 30 are spaced apart from each other. Each of the plurality of light emitting cells 30 is the same as the light emitting structure 30 described with reference to FIG. 3, and thus a detailed description thereof will be omitted. In addition, a buffer layer 23 may be interposed between the light emitting cells 30 and the substrate 21, and the buffer layer 23 may be spaced apart from each other.

제1 절연층(37)이 발광셀들(30)의 전면을 덮는다. 제1 절연층(37)은 제1 도전형 반도체층들(25) 상에 개구부들을 가지며, 또한 제2 도전형 반도체층들(29) 상에 개구부들을 갖는다. 상기 발광셀들(30)의 측벽들은 제1 절연층(37)에 의해 덮인다. 제1 절연층(37)은 또한 발광셀들(30) 사이 영역들 내의 기판(21)을 덮는다. 제1 절연층(37)은 실리콘산화막(SiO2) 또는 실리콘 질화막으로 형성될 수 있으며, 플라즈마 화학기상증착법을 이용하여 200~300℃의 온도 범위에서 형성된 층일 수 있다. 이때, 상기 제1 절연층(37)은 4500Å~1㎛의 두께로 형성되는 것이 바람직하다. 4500Å보다 작은 두께로 형성될 경우, 발광셀들의 아래쪽에서 층덮힘 특성에 의해 상대적으로 얇은 두께의 제1 절연층이 형성되고, 제1 절연층 상에 형성되는 배선과 발광셀간에 전기적 단락이 발생될 수 있다. 한편, 제1 절연층은 두꺼울 수록 전기적 단락을 방지할 수 있지만, 광 투과율을 떨어뜨려 발광효율을 감소시키므로, 1㎛의 두께를 초과하지 않는 것이 바람직하다.The first insulating layer 37 covers the entire surface of the light emitting cells 30. The first insulating layer 37 has openings on the first conductivity type semiconductor layers 25 and also has openings on the second conductivity type semiconductor layers 29. The sidewalls of the light emitting cells 30 are covered with a first insulating layer 37. The first insulating layer 37 also covers the substrate 21 in regions between the light emitting cells 30. The first insulating layer 37 may be formed of a silicon oxide film (SiO 2 ) or a silicon nitride film, and may be formed at a temperature ranging from 200 to 300 ° C. by a plasma CVD method. At this time, the first insulating layer 37 may be formed to a thickness of 4500 ANGSTROM to 1 mu m. When the thickness is less than 4500 ANGSTROM, a first insulating layer having a relatively thin thickness is formed by the layer covering property below the light emitting cells, and an electrical short circuit occurs between the wiring formed on the first insulating layer and the light emitting cell . On the other hand, it is preferable that the thickness of the first insulating layer does not exceed 1 탆, because it is possible to prevent an electrical short circuit as the first insulating layer becomes thicker, but the light transmittance is lowered to decrease the luminous efficiency.

한편, 배선들(39)이 제1 절연층(37) 상에 형성된다. 배선들(39)은 상기 개구부들을 통해 제1 도전형 반도체층들(25) 및 제2 도전형 반도체층들(29)에 전기적으로 연결된다. 상기 제2 도전형 반도체층들(29) 상에 투명전극층들(31)이 위치할 수 있으며, 상기 배선들은 상기 투명전극층들(31)에 접속될 수 있다. 또한 배선들(29)은 인접한 발광셀들(30)의 제1 도전형 반도체층들(25)과 제2 도전형 반도체층들(29)을 각각 전기적으로 연결하여 발광셀들(30)의 직렬 어레이를 형성할 수 있다. 이러한 어레이들이 복수개 형성될 수 있으며, 복수개의 어레이들이 서로 역병렬로 연결되어 교류전원에 연결되어 구동될 수 있다. 또한, 발광셀들의 직렬 어레이에 연결된 브리지 정류기(도시하지 않음)가 형성될 수 있으며, 상기 브리지 정류기에 의해 상기 발광셀들이 교류전원하에서 구동될 수도 있다. 상기 브리지 정류기는 상기 발광셀들(30)과 동일한 구조의 발광셀들을 배선들(29)을 이용하여 결선함으로써 형성할 수 있다.On the other hand, wirings 39 are formed on the first insulating layer 37. The wirings 39 are electrically connected to the first conductive type semiconductor layers 25 and the second conductive type semiconductor layers 29 through the openings. The transparent electrode layers 31 may be positioned on the second conductive type semiconductor layers 29 and the wirings may be connected to the transparent electrode layers 31. The wirings 29 electrically connect the first conductive semiconductor layers 25 and the second conductive semiconductor layers 29 of the adjacent light emitting cells 30 to form a series connection of the light emitting cells 30. [ An array can be formed. A plurality of such arrays may be formed, and a plurality of arrays may be connected in antiparallel to each other and connected to an AC power source to be driven. Further, a bridge rectifier (not shown) connected to the serial array of the light emitting cells may be formed, and the light emitting cells may be driven by the bridge rectifier under the AC power. The bridge rectifier can be formed by connecting the light emitting cells having the same structure as the light emitting cells 30 by using the wirings 29.

이와 달리, 상기 배선들은 인접한 발광셀들의 제1 도전형 반도체층들(25)을 서로 연결하거나 제2 도전형 반도체층들(29)을 서로 연결할 수도 있다. 이에 따라, 직렬 및 병렬 연결된 복수개의 발광셀들(30)이 제공될 수 있다.Alternatively, the wirings may connect the first conductive semiconductor layers 25 of adjacent light emitting cells to each other or connect the second conductive semiconductor layers 29 to each other. Accordingly, a plurality of light emitting cells 30 connected in series and in parallel can be provided.

상기 배선들(29)은 도전 물질, 예컨대 다결정 실리콘과 같은 도핑된 반도체 물질 또는 금속으로 형성될 수 있다. 특히, 상기 배선들(29)은 다층구조로 형성될 수 있으며, 예컨대, Cr 또는 Ti의 하부층과, Cr 또는 Ti의 상부층을 포함할 수 있다. 또한, Au, Au/Ni 또는 Au/Al의 금속층이 상기 하부층과 상부층 사이에 개재될 수 있다.The wirings 29 may be formed of a conductive material, for example, a doped semiconductor material such as polycrystalline silicon, or a metal. In particular, the wirings 29 may be formed in a multi-layered structure, for example, a lower layer of Cr or Ti and an upper layer of Cr or Ti. Further, a metal layer of Au, Au / Ni or Au / Al may be interposed between the lower layer and the upper layer.

제2 절연층(41)이 상기 배선들(39) 및 상기 제1 절연층(37)을 덮을 수 있다. 제2 절연층(41)은 배선들(39)이 수분 등에 의해 오염되는 것을 방지하며, 외부 충격에 의해 배선들(39) 및 발광셀들(30)이 손상되는 것을 방지한다.The second insulating layer 41 may cover the wirings 39 and the first insulating layer 37. The second insulating layer 41 prevents the wirings 39 from being contaminated by moisture or the like and prevents the wirings 39 and the light emitting cells 30 from being damaged by an external impact.

제2 절연층(41)은 제1 절연층(37)과 동일한 재질로, 실리콘산화막(SiO2) 또는 실리콘 질화막으로 형성될 수 있다. 상기 제2 절연층(41)은, 제1 절연층과 같이, 플라즈마 화학기상증착법을 이용하여 200~300℃의 온도 범위에서 형성된 층일 수 있다. 더욱이, 상기 제1 절연층(37) 플라즈마 화학기상증착법을 이용하여 형성된 층일 경우, 상기 제2 절연층(41)은 상기 제1 절연층(37)의 증착 온도에 대해 -20% ~ +20%의 온도 범위 내에서 증착된 층인 것이 바람직하며, 더욱 바람직하게는 동일 증착온도에서 증착된 층인 것이 바람직하다.The second insulating layer 41 may be formed of the same material as the first insulating layer 37 and may be formed of a silicon oxide film (SiO 2 ) or a silicon nitride film. The second insulating layer 41 may be a layer formed at a temperature ranging from 200 to 300 캜 by a plasma chemical vapor deposition method such as a first insulating layer. The second insulating layer 41 may be formed to have a thickness of -20% to + 20% with respect to the deposition temperature of the first insulating layer 37. In the case of forming the first insulating layer 37 by plasma CVD, , And more preferably a layer deposited at the same deposition temperature.

한편, 상기 제2 절연층(41)은 제1 절연층(37)에 비해 상대적으로 얇은 두께를 가지며, 500Å 이상의 두께를 갖는 것이 바람직하다. 제2 절연층(41)이 제1 절연층(37)에 비해 상대적으로 얇기 때문에, 제2 절연층이 제1 절연층으로부터 박리되는 것을 방지할 수 있다. 또한, 제2 절연층이 2500Å보다 얇을 경우, 외부충격 또는 습기 침투로부터 배선 및 발광셀을 보호하기 어렵다.Meanwhile, the second insulating layer 41 may have a thickness smaller than that of the first insulating layer 37 and have a thickness of 500 ANGSTROM or more. Since the second insulating layer 41 is relatively thin compared to the first insulating layer 37, it is possible to prevent the second insulating layer from being peeled off from the first insulating layer. In addition, when the second insulating layer is thinner than 2500 angstroms, it is difficult to protect the wiring and the light emitting cells from external shock or moisture penetration.

한편, 형광체층(43)이 발광 다이오드 칩(20a) 상에 위치할 수 있다. 상기 형광체층(43)은은 수지에 형광체가 분산된 층이거나 또는 전기 영동법에 의해 증착된 층일 수 있다. 형광체층(43)은 제2 절연층(41)을 덮어 발광셀들(30)에서 방출된 광을 파장변환시킨다.On the other hand, the phosphor layer 43 may be positioned on the light emitting diode chip 20a. The phosphor layer 43 may be a layer in which phosphors are dispersed in a resin, or a layer deposited by an electrophoresis method. The phosphor layer 43 covers the second insulating layer 41 to wavelength-convert the light emitted from the light emitting cells 30.

도 8은 본 발명의 일 실시예에 따른 분포 브래그 반사기를 갖는 발광 다이오드 칩을 실장한 발광 다이오드 패키지를 나타내는 단면도이다.8 is a cross-sectional view illustrating a light emitting diode package in which a light emitting diode chip having a distributed Bragg reflector according to an embodiment of the present invention is mounted.

도 8을 참조하면, 상기 발광 다이오드 패키지는 패키지 본체(60), 리드들(61a, 61b), 발광 다이오드 칩(20 또는 20a) 및 몰딩부(63)를 포함한다. 상기 패키지 본체(60)는 플라스틱 수지로 형성될 수 있다.Referring to FIG. 8, the light emitting diode package includes a package body 60, leads 61a and 61b, a light emitting diode chip 20 or 20a, and a molding part 63. The package body 60 may be formed of a plastic resin.

상기 패키지 본체(60)는 발광 다이오드 칩(20)을 실장하기 위한 실장면(M)을 가지며 또한 발광 다이오드 칩(20)에서 방출된 광이 반사되는 반사면(R)을 갖는다. 한편, 상기 발광 다이오드 칩(20)은 실장면(M) 상에 실장되며, 본딩 와이어들을 통해 리드들(61a, 61b)에 전기적으로 연결된다.The package body 60 has a mounting surface M for mounting the light emitting diode chip 20 and a reflecting surface R on which the light emitted from the light emitting diode chip 20 is reflected. Meanwhile, the light emitting diode chip 20 is mounted on the mount M and is electrically connected to the leads 61a and 61b through bonding wires.

상기 발광 다이오드 칩(20)은 도 3 및 도 4를 참조하여 설명한 분포 브래그 반사기(45)를 갖거나, 도 5를 참조하여 설명한 분포 브래그 반사기(55)를 가질 수 있다.The light emitting diode chip 20 may have the distributed Bragg reflector 45 described with reference to FIGS. 3 and 4, or may have the distributed Bragg reflector 55 described with reference to FIG.

한편, 상기 발광 다이오드 패키지는 혼색광, 예컨대 백색광을 방출하며, 이를 위해 발광 다이오드 칩(20)에서 방출된 광을 파장변환시키기 위한 형광체를 포함할 수 있다. 상기 형광체는 몰딩부(63) 내에 함유될 수 있으나, 이에 한정되는 것은 아니다.The light emitting diode package may emit a mixed color light, for example, white light, and may include a phosphor for wavelength conversion of the light emitted from the light emitting diode chip 20. The phosphor may be contained in the molding part 63, but is not limited thereto.

상기 발광 다이오드 칩(20)이 분포 브래그 반사기(45 또는 55)를 포함하기 때문에, 상기 형광체에서 파장 변환된 광이 발광 다이오드 칩(20)을 통해 실장면(M)으로 향할 경우, 파장 변환된 광 또한 분포 브래그 반사기(45 또는 55)에 의해 높은 반사율로 반사되어 외부로 방출된다. 이에 따라, 종래 발광 다이오드 패키지에 비해 광 효율이 높은 발광 다이오드 패키지가 제공될 수 있다.Since the light emitting diode chip 20 includes the distributed Bragg reflector 45 or 55, when the wavelength-converted light from the phosphor is directed to the mount surface M through the LED chip 20, And is reflected by the distributed Bragg reflector 45 or 55 at a high reflectance and is emitted to the outside. Accordingly, a light emitting diode package having higher light efficiency than the conventional light emitting diode package can be provided.

본 실시예에 있어서, 백색광을 구현하기 위해 발광 다이오드 칩(20)과 함께 형광체를 포함하는 패키지에 대해 설명하지만, 본 발명은 이에 한정되는 것은 아니다. 백색광을 방출하기 위한 다양한 패키지가 공지되어 있으며, 상기 발광 다이오드 칩은 어느 패키지에도 적용가능하다.In the present embodiment, a package including a phosphor together with the light emitting diode chip 20 for realizing white light is described, but the present invention is not limited thereto. Various packages for emitting white light are known, and the light emitting diode chip is applicable to any package.

또한, 본 실시예에 있어서, 발광 다이오드 칩(20)이 실장된 것으로 설명하였지만, 도 7을 참조하여 설명한 발광 다이오드 칩(20a)이 실장면(M) 상에 실장될 수도 있다. 상기 발광 다이오드 칩(20a)이 형광체층(43)을 포함하는 경우, 상기 몰딩부(63) 내의 형광체는 생략될 수도 있다.Although the light emitting diode chip 20 is described as being mounted in this embodiment, the light emitting diode chip 20a described with reference to FIG. 7 may be mounted on the mounting surface M. When the light emitting diode chip 20a includes the phosphor layer 43, the phosphor in the molding part 63 may be omitted.

도 9는 본 발명의 다른 실시예에 따른 분포 브래그 반사기를 갖는 발광 다이오드 패키지를 설명하기 위한 단면도이다.9 is a cross-sectional view illustrating a light emitting diode package having a distributed Bragg reflector according to another embodiment of the present invention.

도 9를 참조하면, 상기 발광 다이오드 패키지는 도 8을 참조하여 설명한 발광 다이오드 패키지와 대부분 유사하며, 다만 반사면(M)에 분포 브래그 반사기(75)가 설치된 것에 차이가 있다. 또한, 본 실시예에 있어서, 발광 다이오드 칩(90)은 도 4 또는 도 5에서 설명한 분포 브래그 반사기(45 또는 55)를 갖지 않을 수도 있다.Referring to FIG. 9, the light emitting diode package is almost similar to the light emitting diode package described with reference to FIG. 8, except that a distributed Bragg reflector 75 is provided on the reflective surface M. Further, in this embodiment, the light emitting diode chip 90 may not have the distributed Bragg reflector 45 or 55 described in Fig. 4 or Fig.

상기 분포 브래그 반사기(75)는 제1 분포 브래그 반사기(70)와 제2 분포 브래그 반사기(80)를 포함할 수 있다. 상기 제1 분포 브래그 반사기(70) 및 제2 분포 브래그 반사기(80)는 각각 도 4를 참조하여 설명한 제1 및 제2 분포 브래그 반사기들(40, 50)과 동일한 재료층, 적층 구조를 가질 수 있다. 즉, 제1 분포 브래그 반사기(70)는 제1 재료층(70a) 및 제2 재료층(70b)의 복수개의 쌍들로 형성되고, 제2 분포 브래그 반사기(80)는 제3 재료층(80a) 및 제4 재료층(80b)의 복수개의 쌍들로 형성될 수 있으며, 이들 제1 내지 제4 재료층(70a, 70b, 80a, 80b)은 도 4를 참조하여 설명한 제1 내지 제4 재료층(40a, 40b, 50a, 50b)과 동일하므로, 여기서 구체적인 설명은 생략한다.The distributed Bragg reflector 75 may include a first distributed Bragg reflector 70 and a second distributed Bragg reflector 80. The first distributed Bragg reflector 70 and the second distributed Bragg reflector 80 may each have the same material layer, laminate structure as the first and second distributed Bragg reflectors 40, 50 described with reference to FIG. 4 have. That is, the first distributed Bragg reflector 70 is formed of a plurality of pairs of the first material layer 70a and the second material layer 70b, and the second distributed Bragg reflector 80 is formed of the third material layer 80a, The first to fourth material layers 70a, 70b, 80a and 80b may be formed of a plurality of pairs of the first to fourth material layers 80a and 80b described with reference to FIG. 40a, 40b, 50a, and 50b, and thus a detailed description thereof will be omitted.

상기 분포 브래그 반사기(75)에 의해 가시광선 영역의 넓은 파장 범위에 걸쳐 높은 반사율을 제공할 수 있으므로, 상기 발광 다이오드 패키지의 광 효율이 향상된다. The distributed Bragg reflector 75 can provide a high reflectance over a wide wavelength range of the visible light region, thereby improving the light efficiency of the light emitting diode package.

한편, 상기 분포 브래그 반사기는 도 5를 참조하여 설명한 바와 유사하게, 제1 및 제2 재료층들(70a, 70b)의 복수개의 쌍들과 제3 및 제4 재료층들(80a, 80b)의 복수개의 쌍들이 서로 섞여 형성될 수 있다.On the other hand, the distributed Bragg reflector has a plurality of pairs of first and second material layers 70a, 70b and a plurality of pairs of third and fourth material layers 80a, 80b Pairs can be formed by mixing with each other.

상기 분포 브래그 반사기(75)는 상대적으로 낮은 온도에서 수행되는 이온 보조 증착법을 사용하여 형성될 수 있으며, 따라서 플라스틱 수지의 패키지 본체(60) 또는 리드들(61a, 61b)을 손상시킴 없이 형성될 수 있다. 상기 분포 브래그 반사기(75)는 와이어를 본딩하기 위한 리드 영역들을 제외한 전 영역에 형성될 수 있다.The distributed Bragg reflector 75 can be formed using an ion assisted deposition process performed at a relatively low temperature and thus can be formed without damaging the package body 60 or lids 61a and 61b of the plastic resin have. The distributed Bragg reflector 75 may be formed in the entire region except the lead regions for bonding the wires.

한편, 상기 발광 다이오드 칩(90)은, 도 7의 발광 다이오드 칩(20 또는 20a)과 같이 분포 브래그 반사기를 포함할 수 있으나, 그것에 한정되지 않으며, 종래의 일반적인 발광 다이오드 칩일 수도 있다.Meanwhile, the light emitting diode chip 90 may include a distributed Bragg reflector like the light emitting diode chip 20 or 20a of FIG. 7, but it is not limited thereto and may be a conventional general light emitting diode chip.

본 실시예에 따르면, 반사면에 청색 파장 영역의 광, 녹색 파장 영역의 광 및 적색 파장 영역의 광에 대해 90% 이상의 반사율을 갖는 분포 브래그 반사기를 설치함으로써, 광 효율이 개선된 발광 다이오드 패키지를 제공할 수 있다.According to this embodiment, a distributed Bragg reflector having a reflectance of 90% or more for the light in the blue wavelength region, the light in the green wavelength region, and the light in the red wavelength region is provided on the reflection surface, .

Claims (20)

제1 파장영역의 광과 제2 파장영역의 광을 방출하는 발광 다이오드 칩에 있어서,
기판;
상기 기판 상부에 위치하고, 제1 도전형 반도체층과 제2 도전형 반도체층 사이에 개재되며, 상기 제1 파장영역의 광을 방출하는 활성층을 포함하는 발광 구조체;
상기 기판 하부에 위치하는 분포 브래그 반사기(distributed bragg reflector); 및
상기 발광 구조체의 상부에 위치하는 형광체를 포함하고,
상기 분포 브래그 반사기는 제1 분포 브래그 반사기 및 제2 분포 브래그 반사기를 포함하며, 상기 제1 분포 브래그 반사기는 상기 제2 분포 브래그 반사기보다 상기 기판에 더 가깝게 위치하고,
상기 제1 파장영역의 광은 청색 파장영역의 광이며, 상기 제2 파장영역의 광은 상기 형광체에 의해 파장변환된 광이고,
상기 제1 분포 브래그 반사기는 상기 제1 파장영역의 광에 비해 상기 제2 파장영역의 광에 대한 반사율이 높고,
상기 제2 분포 브래그 반사기는 상기 제2 파장영역의 광에 비해 상기 제1 파장영역의 광에 대한 반사율이 높은 발광 다이오드 칩.A light emitting diode chip emitting light in a first wavelength range and light in a second wavelength range,
Board;
A light emitting structure disposed on the substrate and including an active layer disposed between the first conductivity type semiconductor layer and the second conductivity type semiconductor layer and emitting light in the first wavelength range;
A distributed Bragg reflector located below the substrate; And
And a phosphor positioned above the light emitting structure,
Wherein the distributed Bragg reflector comprises a first distributed Bragg reflector and a second distributed Bragg reflector, wherein the first distributed Bragg reflector is positioned closer to the substrate than the second distributed Bragg reflector,
Wherein light in the first wavelength region is light in a blue wavelength region, light in the second wavelength region is light that is wavelength-
Wherein the first distributed Bragg reflector has a higher reflectivity for light in the second wavelength region than light in the first wavelength region,
Wherein the second distributed Bragg reflector has a higher reflectance for light in the first wavelength region than light in the second wavelength region. 삭제delete 청구항 1에 있어서, 상기 제2 파장영역의 광은 적색 파장영역의 광인 발광 다이오드 칩.The light emitting diode chip according to claim 1, wherein the light in the second wavelength region is light in a red wavelength region. 청구항 1에 있어서, 상기 제2 파장영역의 광은 녹색 파장영역의 광인 발광 다이오드 칩.The light emitting diode chip according to claim 1, wherein the light in the second wavelength region is light in a green wavelength region. 청구항 1에 있어서, 상기 분포 브래그 반사기는 상기 기판의 하부면과 접촉하여 위치하는 발광 다이오드 칩.The light emitting diode chip of claim 1, wherein the distributed Bragg reflector is positioned in contact with a lower surface of the substrate. 청구항 1에 있어서, 상기 기판의 하부면은 그 표면 거칠기가 3㎛ 이하인 발광 다이오드 칩.The light emitting diode chip according to claim 1, wherein the lower surface of the substrate has a surface roughness of 3 m or less. 청구항 1에 있어서, 상기 기판은 그 상부면에 소정의 패턴을 포함하는 발광 다이오드 칩.The light emitting diode chip according to claim 1, wherein the substrate includes a predetermined pattern on an upper surface thereof. 청구항 1에 있어서, 상기 기판은 그 면적이 90,000㎛2 이상인 발광 다이오드 칩.The light emitting diode chip according to claim 1, wherein the substrate has an area of 90,000 m 2 or more. 청구항 8에 있어서, 상기 기판 상에 복수개의 발광셀을 포함하는 발광 다이오드 칩.The light emitting diode chip according to claim 8, comprising a plurality of light emitting cells on the substrate. 청구항 9에 있어서, 상기 복수개의 발광셀이 직렬연결된 적어도 하나의 발광셀 어레이를 포함하는 발광 다이오드 칩.The light emitting diode chip of claim 9, wherein the plurality of light emitting cells include at least one light emitting cell array connected in series. 청구항 1에 있어서,
상기 분포 브래그 반사기의 하부에 형성된 금속 반사층; 및
상기 금속 반사층 하부에 형성된 보호 금속층을 더 포함하는 발광 다이오드 칩.The method according to claim 1,
A metal reflective layer formed on the lower portion of the distributed Bragg reflector; And
And a protective metal layer formed under the metal reflective layer. 청구항 11에 있어서, 상기 금속 반사층은 Al, Ag 또는 Rh을 포함하고, 상기 보호 금속층은, Ti, Cr, Ni, Pt, Ta 및 Au에서 선택된 어느 하나의 금속층 또는 이들의 합금으로 형성된 발광 다이오드 칩. 12. The light emitting diode chip according to claim 11, wherein the metal reflective layer comprises Al, Ag, or Rh, and the protective metal layer is formed of any one of a metal layer selected from Ti, Cr, Ni, Pt, Ta and Au or an alloy thereof. 청구항 1에 있어서,
상기 제1 분포 브래그 반사기는, 제1 광학 두께를 갖는 제1 재료층과 제2 광학 두께를 갖는 제2 재료층의 복수개의 쌍들을 포함하고,
상기 제2 분포 브래그 반사기는, 제3 광학 두께를 갖는 제3 재료층과 제4 광학 두께를 갖는 제4 재료층의 복수개의 쌍들을 포함하되,
상기 제1 재료층의 굴절률은 상기 제2 재료층의 굴절률과 다르고, 상기 제3 재료층의 굴절률은 상기 제4 재료층의 굴절률과 다른 발광 다이오드 칩.The method according to claim 1,
Wherein the first distributed Bragg reflector comprises a plurality of pairs of a first material layer having a first optical thickness and a second material layer having a second optical thickness,
Wherein the second distributed Bragg reflector comprises a plurality of pairs of a third material layer having a third optical thickness and a fourth material layer having a fourth optical thickness,
Wherein the refractive index of the first material layer is different from the refractive index of the second material layer and the refractive index of the third material layer is different from the refractive index of the fourth material layer. 청구항 13에 있어서, 상기 제1 재료층은 상기 제3 재료층과, 그리고, 상기 제2 재료층은 상기 제4 재료층과 동일한 굴절률을 갖는 발광 다이오드 칩.14. The light emitting diode chip according to claim 13, wherein the first material layer has the same refractive index as the third material layer, and the second material layer has the same refractive index as the fourth material layer. 청구항 13에 있어서, 상기 제1 광학 두께가 상기 제3 광학 두께에 비해 더 두껍고, 상기 제2 광학 두께가 상기 제4 광학 두께에 비해 더 두꺼운 발광 다이오드 칩.14. The light emitting diode chip according to claim 13, wherein the first optical thickness is thicker than the third optical thickness, and the second optical thickness is thicker than the fourth optical thickness. 청구항 13에 있어서, 상기 제1 광학 두께와 제2 광학 두께는 서로 동일하고, 상기 제3 광학 두께와 제4 광학 두께는 서로 동일한 발광 다이오드 칩.14. The light emitting diode chip according to claim 13, wherein the first optical thickness and the second optical thickness are equal to each other, and the third optical thickness and the fourth optical thickness are equal to each other. 제1 파장영역의 광과 제2 파장영역의 광을 방출하는 발광 다이오드 칩의 제조 방법에 있어서,
기판 상에 위치하고, 제1 도전형 반도체층과 제2 도전형 반도체층 사이에 개재된 활성층을 포함하며, 상기 제1 파장영역의 광을 방출하는 발광 구조체를 형성하고;
상기 기판 하면의 거칠기를 제어하고; 및
상기 발광 구조체 상에 위치하며 적색광을 방출하는 형광체층, 및 상기 기판 하부에 위치하는 분포 브래그 반사기(distributed bragg reflector)를 형성하는 것을 포함하고,
상기 분포 브래그 반사기는 제1 분포 브래그 반사기 및 제2 분포 브래그 반사기를 포함하며, 상기 제1 분포 브래그 반사기는 상기 제2 분포 브래그 반사기보다 상기 기판에 더 가깝게 위치하고,
상기 제1 파장영역의 광은 청색 파장영역의 광이며, 상기 제2 파장영역의 광은 상기 형광체층에서 방출된 광이고,
상기 제1 분포 브래그 반사기는 상기 제1 파장영역의 광에 비해 상기 제2 파장영역의 광에 대한 반사율이 높고,
상기 제2 분포 브래그 반사기는 상기 제2 파장영역의 광에 비해 상기 제1 파장영역의 광에 대한 반사율이 높은 발광 다이오드 칩 제조 방법.A method of manufacturing a light emitting diode chip emitting light in a first wavelength range and light in a second wavelength range,
Forming a light emitting structure on the substrate, the active layer interposed between the first conductivity type semiconductor layer and the second conductivity type semiconductor layer, the light emitting structure emitting light in the first wavelength region;
Controlling the roughness of the bottom surface of the substrate; And
A phosphor layer positioned on the light emitting structure and emitting red light, and a distributed Bragg reflector located under the substrate,
Wherein the distributed Bragg reflector comprises a first distributed Bragg reflector and a second distributed Bragg reflector, wherein the first distributed Bragg reflector is positioned closer to the substrate than the second distributed Bragg reflector,
Wherein light in the first wavelength region is light in a blue wavelength region, light in the second wavelength region is light emitted from the phosphor layer,
Wherein the first distributed Bragg reflector has a higher reflectivity for light in the second wavelength region than light in the first wavelength region,
And the second distributed Bragg reflector has a higher reflectivity for light in the first wavelength region than light in the second wavelength region. 청구항 17에 있어서, 상기 기판 하면의 거칠기를 제어하는 것은,
상기 기판의 하면을 그라인딩하여 상기 기판을 얇게 하고;
상기 기판의 하면을 래핑 공정을 통해 표면 처리하는 것을 포함하는 발광 다이오드 칩 제조 방법.18. The method of claim 17, wherein controlling the roughness of the bottom surface of the substrate comprises:
Grinding the lower surface of the substrate to thin the substrate;
And subjecting the lower surface of the substrate to a surface treatment through a lapping process. 청구항 18에 있어서,
상기 기판 하면의 거칠기를 제어하는 것은, 상기 래핑 공정 이후 상기 기판의 하면에 대해 화학 물질을 이용하여 표면 처리하는 것을 더 포함하는 발광 다이오드 칩 제조 방법.19. The method of claim 18,
Wherein controlling the roughness of the bottom surface of the substrate further comprises subjecting the bottom surface of the substrate to chemical treatment after the lapping process. 청구항 17에 있어서,
상기 분포 브래그 반사기를 형성하는 것은, 상기 하면의 거칠기가 제어된 기판의 하면상에 TiO2를 증착하고, 이어서 SiO2를 증착하는 것을 반복하는 것을 포함하는 발광 다이오드 칩 제조 방법.18. The method of claim 17,
Wherein forming the distributed Bragg reflector comprises repeating depositing TiO 2 on the lower surface of the roughness controlled substrate and subsequently depositing SiO 2 .
KR1020110067711A 2011-07-08 2011-07-08 Light emitting diode chip and light emitting diode package each having distributed bragg reflector KR101562375B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110067711A KR101562375B1 (en) 2011-07-08 2011-07-08 Light emitting diode chip and light emitting diode package each having distributed bragg reflector

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110067711A KR101562375B1 (en) 2011-07-08 2011-07-08 Light emitting diode chip and light emitting diode package each having distributed bragg reflector

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020090109870A Division KR20110053064A (en) 2009-11-13 2009-11-13 Light emitting diode chip and light emitting diode package each having distributed bragg reflector

Publications (2)

Publication Number Publication Date
KR20110085961A KR20110085961A (en) 2011-07-27
KR101562375B1 true KR101562375B1 (en) 2015-10-23

Family

ID=44922619

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110067711A KR101562375B1 (en) 2011-07-08 2011-07-08 Light emitting diode chip and light emitting diode package each having distributed bragg reflector

Country Status (1)

Country Link
KR (1) KR101562375B1 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101439153B1 (en) * 2013-01-03 2014-09-12 (주)쓰리엘시스템 Led chip with curvature board and led package using the same
KR20140096654A (en) * 2013-01-28 2014-08-06 엘지이노텍 주식회사 Light emitting device
KR101683683B1 (en) * 2015-06-18 2016-12-09 주식회사 세미콘라이트 Semiconductor light emitting device
EP3920245A4 (en) * 2019-01-31 2022-11-02 Seoul Viosys Co., Ltd Light-emitting diode
KR102632226B1 (en) * 2019-01-31 2024-02-02 서울바이오시스 주식회사 Light emitting diode having distributed bragg reflector

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003528421A (en) 1999-06-02 2003-09-24 セイコーエプソン株式会社 Multi-wavelength light emitting device, electronic device and interference mirror
JP2005109113A (en) 2003-09-30 2005-04-21 Matsushita Electric Ind Co Ltd Semiconductor light-emitting device, method for manufacturing the same light-emitting module, and lighting system
US20090057702A1 (en) 2007-08-31 2009-03-05 Huga Optotech Inc. Semiconductor light-emitting device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003528421A (en) 1999-06-02 2003-09-24 セイコーエプソン株式会社 Multi-wavelength light emitting device, electronic device and interference mirror
JP2005109113A (en) 2003-09-30 2005-04-21 Matsushita Electric Ind Co Ltd Semiconductor light-emitting device, method for manufacturing the same light-emitting module, and lighting system
US20090057702A1 (en) 2007-08-31 2009-03-05 Huga Optotech Inc. Semiconductor light-emitting device

Also Published As

Publication number Publication date
KR20110085961A (en) 2011-07-27

Similar Documents

Publication Publication Date Title
JP6374564B2 (en) Light emitting diode chip with distributed Bragg reflector and light emitting diode package with distributed Bragg reflector
US9577157B2 (en) Light emitting diode chip having distributed Bragg reflector and method of fabricating the same
JP6368061B2 (en) Light emitting diode package
KR101899484B1 (en) Light emitting diode chip having distributed bragg reflector and method of fabricating the same
JP5855344B2 (en) Light emitting diode chip having distributed Bragg reflector and method of manufacturing the same
KR20110053064A (en) Light emitting diode chip and light emitting diode package each having distributed bragg reflector
KR101562375B1 (en) Light emitting diode chip and light emitting diode package each having distributed bragg reflector
KR101873502B1 (en) Light emitting diode chip and method of fabricating the same
KR101590585B1 (en) Light emitting diode chip and method of fabricating the same
KR101562376B1 (en) Light emitting diode chip and method of fabricating the same
KR101562377B1 (en) Light emitting diode chip and method of fabricating the same

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20180906

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20191001

Year of fee payment: 5