KR101549247B1 - 액정표시장치와 그 구동방법 - Google Patents

Abstract

본 발명은 표시품위를 높일 수 있는 액정표시장치와 그 구동방법에 관한 것이다.

이 액정표시장치는 다수의 데이터라인들과 다수의 게이트라인들이 교차되고 매트릭스 형태로 배치되는 액정셀들을 포함한 액정표시패널; 주기적으로 극성이 반전되는 데이터전압을 상기 데이터라인들에 공급하는 데이터 구동회로; 정극성 프리차지전압 및 부극성 프리차지전압을 발생하는 전원 발생회로; 프레임마다 그 논리레벨이 반전되는 선택신호와, 상기 데이터 구동회로의 출력을 지시하는 소스 출력 인에이블신호에 동기하여 상기 프리차지전압들의 공급 타이밍을 제어하는 제1 및 제2 프리차지 제어신호를 발생하는 프리차지 제어회로; 및 상기 선택신호와 상기 제1 및 제2 프리차지 제어신호에 응답하여, 상기 데이터전압의 극성과 반대 극성을 갖는 프리차지전압을 상기 데이터전압의 공급에 앞서 상기 데이터라인들에 공급하는 스위치 어레이를 구비한다.

Description

액정표시장치와 그 구동방법{Liquid Crystal Display and Driving Method thereof}

본 발명은 표시품위를 높일 수 있는 액정표시장치와 그 구동방법에 관한 것이다.

액정표시장치는 비디오 신호에 대응하여 액정층에 인가되는 전계를 통해 액정층의 광투과율을 제어함으로써 화상을 표시한다. 이러한 액정표시장치는 소형 및 박형화와 저 소비전력의 장점을 가지는 평판 표시장치로서, 노트북 PC와 같은 휴대용 컴퓨터, 사무 자동화 기기, 오디오/비디오 기기 등으로 이용되고 있다. 특히, 액정셀마다 스위칭소자가 형성된 액티브 매트릭스(Active Matrix) 타입의 액정표시장치는 스위칭소자의 능동적인 제어가 가능하기 때문에 동영상 구현에 유리하다.

액티브 매트릭스 타입의 액정표시장치에 사용되는 스위칭소자로는 도 1과 같이 주로 박막트랜지스터(Thin Film Transistor; 이하 "TFT"라 한다)가 이용되고 있 다.

도 1을 참조하면, 액티브 매트릭스 타입의 액정표시장치는, 디지털 비디오 데이터를 감마기준전압을 기준으로 아날로그 데이터전압으로 변환하여 데이터라인(DL)에 공급함과 동시에 스캔펄스를 게이트라인(GL)에 공급하여, 데이터전압을 액정셀(Clc)에 충전시킨다. 이를 위해, TFT의 게이트전극은 게이트라인(GL)에 접속되고, 소스전극은 데이터라인(DL)에 접속되며, 그리고 TFT의 드레인전극은 액정셀(Clc)의 화소전극과 스토리지 캐패시터(Cst1)의 일측 전극에 접속된다. 액정셀(Clc)의 공통전극에는 공통전압(Vcom)이 공급된다. 스토리지 캐패시터(Cst1)는 TFT가 턴-온될 때 데이터라인(DL)으로부터 인가되는 데이터전압을 충전하여 액정셀(Clc)의 전압을 일정하게 유지하는 역할을 한다. 스캔펄스가 게이트라인(GL)에 인가되면 TFT는 턴-온(Turn-on)되어 소스전극과 드레인전극 사이의 채널을 형성하여 데이터라인(DL) 상의 전압을 액정셀(Clc)의 화소전극에 공급한다. 이때 액정셀(Clc)의 액정분자들은 화소전극과 공통전극 사이의 전계에 의하여 배열이 바뀌면서 입사광을 변조하게 된다.

액정표시장치의 데이터 드라이브 IC(Integrated Circuit)는 도 2와 같이 소스 출력 인에이블 신호(Source Output Enable, SOE)의 로우논리구간 동안 정극성 또는 부극성 데이터전압을 데이터라인들에 공급하며, 게이트 드라이브 IC는 데이터전압에 동기되는 스캔펄스를 게이트 출력 인에이블 신호(Gate Output Enable)의 로우 논리구간 동안 게이트라인들(G1 내지 G3)에 공급하여 데이터 전압이 충전되는 1 수평라인의 액정셀을 선택한다.

그런데, 이러한 액정표시장치의 액정층에 직류전압을 장시간 인가하면, 액정에 인가되는 전계의 극성을 따라 음전하를 띈 이온들이 동일한 움직임 백터 방향으로 이동하고 양전하를 띈 이온들이 그 반대 방향의 움직임 백터 방향으로 이동하면서 분극화되고, 시간이 지날수록 음전하를 띤 이온들의 축적양과 양전하를 띤 이온들의 축적양이 증가된다. 이온들의 축적양이 증가하면서 배향막이 열화되며, 그 결과 액정의 배향특성이 열화된다. 이로 인하여, 액정표시장치에 직류전압이 장시간 인가되면 표시화상에서 얼룩이 나타나고 그 얼룩이 시간이 지날수록 커진다. 이러한 얼룩을 개선하기 위하여, 유전율이 낮은 액정물질을 개발하거나 배향물질이나 배향방법을 개선하는 방법이 시도된 바 있다. 그러나 이러한 방법은 재료 개발에 많은 시간과 비용이 필요하며, 액정의 유전율을 낮게 하면 액정의 구동특성이 나빠지는 또 다른 문제점을 초래할 수 있다. 실험적으로 밝혀진 바에 의하면, 이온의 분극 및 축적으로 인한 얼룩의 발현시점은 액정층 내에서 이온화되는 불순물이 많을수록, 그리고 가속 팩터가 클수록 빨라진다. 가속팩터는 온도, 시간, 액정의 직류 구동화 등이다. 따라서, 얼룩은 온도가 높거나 동일 극성의 직류전압이 액정층에 인가되는 시간이 길수록 빨리 나타나고 그 정도도 심해진다. 더욱이, 얼룩은 같은 제조라인을 통해 제작된 동일 모델의 패널들에서도 그 형태나 정도가 다르므로 새로운 재료 개발이나 공정의 개선 방법만으로 해결할 수 없다.

따라서, 본 발명의 목적은 이온의 분극 및 축적으로 인한 얼룩 현상을 억제함으로써 표시품위를 높이도록 한 액정표시장치와 그 구동방법을 제공하는 데 있다.

상기 목적을 달성하기 위하여, 본 발명의 제1 실시예에 따른 액정표시장치는 다수의 데이터라인들과 다수의 게이트라인들이 교차되고 매트릭스 형태로 배치되는 액정셀들을 포함한 액정표시패널; 주기적으로 극성이 반전되는 데이터전압을 상기 데이터라인들에 공급하는 데이터 구동회로; 일정한 극성을 갖는 프리차지전압을 발생하는 전원 발생회로; 및 상기 데이터 구동회로의 출력을 지시하는 소스 출력 인에이블신호에 응답하여, 상기 데이터전압의 극성에 상관없이 상기 프리차지전압을 상기 데이터전압의 공급에 앞서 상기 데이터라인들에 공급하는 스위치 어레이를 구비한다.

상기 프리차지전압은, 상기 소스 출력 인에이블신호의 하이논리구간 동안 정극성 또는 부극성 중 어느 한 극성으로 상기 데이터라인들로 공급된다.

수직으로 이웃한 액정셀들에 공급되는 데이터전압은 서로 반대 극성을 가지며, 상기 프리차지전압이 정극성일때; 기수 프레임에서, 상기 소스 출력 인에이블신호의 기수번째 하이논리기간에 동기되는 프리차지전압은 이 프리차지전압에 뒤이어 공급되는 데이터전압과 동일 극성을 갖게 되는 반면, 상기 소스 출력 인에이블신호의 우수번째 하이논리기간에 동기되는 프리차지전압은 이 프리차지전압에 뒤이 어 공급되는 데이터전압과 반대 극성을 가지며; 우수 프레임에서, 상기 소스 출력 인에이블신호의 기수번째 하이논리기간에 동기되는 프리차지전압은 이 프리차지전압에 뒤이어 공급되는 데이터전압과 반대 극성을 갖게 되는 반면, 상기 소스 출력 인에이블신호의 우수번째 하이논리기간에 동기되는 프리차지전압은 이 프리차지전압에 뒤이어 공급되는 데이터전압과 동일 극성을 갖는다.

수직으로 이웃한 액정셀들에 공급되는 데이터전압은 서로 반대 극성을 가지며, 상기 프리차지전압이 부극성일때; 기수 프레임에서, 상기 소스 출력 인에이블신호의 기수번째 하이논리기간에 동기되는 프리차지전압은 이 프리차지전압에 뒤이어 공급되는 데이터전압과 반대 극성을 갖게 되는 반면, 상기 소스 출력 인에이블신호의 우수번째 하이논리기간에 동기되는 프리차지전압은 이 프리차지전압에 뒤이어 공급되는 데이터전압과 동일 극성을 가지며; 우수 프레임에서, 상기 소스 출력 인에이블신호의 기수번째 하이논리기간에 동기되는 프리차지전압은 이 프리차지전압에 뒤이어 공급되는 데이터전압과 동일 극성을 갖게 되는 반면, 상기 소스 출력 인에이블신호의 우수번째 하이논리기간에 동기되는 프리차지전압은 이 프리차지전압에 뒤이어 공급되는 데이터전압과 반대 극성을 갖는다.

본 발명의 제2 실시예에 따른 액정표시장치는 다수의 데이터라인들과 다수의 게이트라인들이 교차되고 매트릭스 형태로 배치되는 액정셀들을 포함한 액정표시패널; 주기적으로 극성이 반전되는 데이터전압을 상기 데이터라인들에 공급하는 데이터 구동회로; 정극성 프리차지전압 및 부극성 프리차지전압을 발생하는 전원 발생회로; 프레임마다 그 논리레벨이 반전되는 선택신호와, 상기 데이터 구동회로의 출 력을 지시하는 소스 출력 인에이블신호에 동기하여 상기 프리차지전압들의 공급 타이밍을 제어하는 제1 및 제2 프리차지 제어신호를 발생하는 프리차지 제어회로; 및 상기 선택신호와 상기 제1 및 제2 프리차지 제어신호에 응답하여, 상기 데이터전압의 극성과 반대 극성을 갖는 프리차지전압을 상기 데이터전압의 공급에 앞서 상기 데이터라인들에 공급하는 스위치 어레이를 구비한다.

상기 프리차지 제어회로는, 1 수평기간 주기로 발생되는 데이터 인에이블신호를 카운트하여 상기 액정표시패널의 라인 수를 카운트하는 라인카운터; 상기 라인카운터로부터 공급되는 라인 카운트값이 상기 액정표시패널의 라인수만큼 누적될 때 프레임기간 카운트값을 증가시켜 프레임수를 카운트하고, 이 프레임 카운트 정보에 기초하여 프레임 수가 카운트될 때마다 논리레벨이 반전되는 선택신호를 발생하는 선택신호 발생부; 상기 소스 출력 인에이블신호의 기수번째 라이징에지에 동기하여 하이논리레벨로 발생된 후 상기 소스 출력 인에이블신호의 우수번째 라이징에지에 동기하여 로우논리레벨로 그 전위가 반전되는 제1 샘플링 신호와, 상기 소스 출력 인에이블신호의 우수번째 라이징에지에 동기하여 하이논리레벨로 발생된 후 상기 소스 출력 인에이블신호의 기수번째 라이징에지에 동기하여 로우논리레벨로 그 전위가 반전됨으로써 상기 제1 샘플링 신호와 반대 위상을 갖는 제2 샘플링 신호를 발생하는 샘플링신호 발생부; 상기 제1 샘플링 신호와 상기 소스 출력 인에이블신호를 논리곱 연산하여, 상기 소스 출력 인에이블신호의 기수번째 하이논리기간 동안 하이논리레벨을 갖는 제1 프리차지 제어신호를 발생하는 제1 앤드 게이트; 및 상기 제2 샘플링 신호와 상기 소스 출력 인에이블신호를 논리곱 연산하여, 상기 소스 출력 인에이블신호의 우수번째 하이논리기간 동안 하이논리레벨을 갖는 제2 프리차지 제어신호를 발생하는 제2 앤드 게이트를 구비한다.

상기 스위치 어레이는, 상기 선택신호에 응답하여 기수 프레임에서 상기 부극성 프리차지전압을 출력하고 우수 프레임에서 상기 정극성 프리차지전압을 출력하는 제1 멀티플렉서; 상기 선택신호에 응답하여 상기 기수 프레임에서 상기 정극성 프리차지전압을 출력하고 상기 우수 프레임에서 상기 부극성 프리차지전압을 출력하는 제2 멀티플렉서; 및 상기 제1 및 제2 프리차지 제어신호의 논리레벨에 따라 상기 제1 및 제2 멀티플렉서로부터의 프리차지전압들과 상기 데이터 구동회로로부터의 데이터전압을 선택적으로 상기 데이터라인들에 공급하는 전압선택부를 구비한다.

상기 전압선택부는, 상기 기수 프레임에서, 정극성 데이터전압의 공급에 앞서 상기 제1 프리차지 제어신호의 하이논리기간 동안 상기 제1 멀티플렉서로부터의 부극성 프리차지전압을 상기 데이터라인들에 공급하고, 부극성 데이터전압의 공급에 앞서 상기 제2 프리차지 제어신호의 하이논리기간 동안 상기 제2 멀티플렉서로부터의 정극성 프리차지전압을 상기 데이터라인들에 공급하며, 우수 프레임에서, 상기 부극성 데이터전압의 공급에 앞서 상기 제1 프리차지 제어신호의 하이논리기간 동안 상기 제1 멀티플렉서로부터의 정극성 프리차지전압을 상기 데이터라인들에 공급하고, 상기 정극성 데이터전압의 공급에 앞서 상기 제2 프리차지 제어신호의 하이논리기간 동안 상기 제2 멀티플렉서로부터의 부극성 프리차지전압을 상기 데이터라인들에 공급한다.

본 발명의 제1 실시예에 따라 다수의 데이터라인들과 다수의 게이트라인들이 교차되고 매트릭스 형태로 배치되는 액정셀들을 포함한 액정표시패널과, 주기적으로 극성이 반전되는 데이터전압을 상기 데이터라인들에 공급하는 데이터 구동회로를 갖는 액정표시장치의 구동방법은, 일정한 극성을 갖는 프리차지전압을 발생하는 단계; 및 상기 데이터 구동회로의 출력을 지시하는 소스 출력 인에이블신호에 응답하여, 상기 데이터전압의 극성에 상관없이 상기 프리차지전압을 상기 데이터전압의 공급에 앞서 상기 데이터라인들에 공급하는 단계를 포함한다.

본 발명의 제2 실시예에 따라 다수의 데이터라인들과 다수의 게이트라인들이 교차되고 매트릭스 형태로 배치되는 액정셀들을 포함한 액정표시패널과, 주기적으로 극성이 반전되는 데이터전압을 상기 데이터라인들에 공급하는 데이터 구동회로를 갖는 액정표시장치의 구동방법은, 정극성 프리차지전압 및 부극성 프리차지전압을 발생하는 단계; 프레임마다 그 논리레벨이 반전되는 선택신호와, 상기 데이터 구동회로의 출력을 지시하는 소스 출력 인에이블신호에 동기하여 상기 프리차지전압들의 공급 타이밍을 제어하는 제1 및 제2 프리차지 제어신호를 발생하는 단계; 및 상기 선택신호와 상기 제1 및 제2 프리차지 제어신호에 응답하여, 상기 데이터전압의 극성과 반대 극성을 갖는 프리차지전압을 상기 데이터전압의 공급에 앞서 상기 데이터라인들에 공급하는 단계를 포함한다.

본 발명의 실시예에 따른 액정표시장치와 그 구동방법은 프리차지전압의 극 성을 이 프리차지전압에 뒤이어 공급되는 데이터전압의 극성과는 무관하게 일정하게 하거나 또는, 이 프리차지전압에 뒤이어 공급되는 데이터전압의 극성과는 반대로 하여 데이터라인들에 공급함으로써, 액정층에 형성되는 전계 백터의 방향성과 세기를 분산시켜 이온의 분극 및 축적으로 인한 얼룩의 발현을 억제할 수 있다.

이하, 도 3 내지 도 15를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.

도 3 내지 도 8은 본 발명의 제1 실시예에 따른 액정표시장치를 나타낸다.

도 3을 참조하면, 본 발명의 제1 실시예에 따른 액정표시장치는 액정표시패널(10), 타이밍 콘트롤러(11), 데이터 구동회로(12), 스위치 어레이(13), 및 게이트 구동회로(14)를 구비한다.

액정표시패널(10)은 두 장의 유리기판 사이에 액정층이 형성된다. 이 액정표시패널은 m 개의 데이터라인들(DL)과 n 개의 게이트라인들(GL)의 교차 구조에 의해 매트릭스 형태로 배치된 m×n 개의 액정셀들(Clc)을 포함한다.

액정표시패널(10)의 하부 유리기판에는 데이터라인들(DL), 게이트라인들(GL), TFT들, 및 스토리지 커패시터(Cst)가 형성된다. 액정셀들(Clc)은 TFT에 접속되어 화소전극들(1)과 공통전극(2) 사이의 전계에 의해 구동된다. 액정표시패널(10)의 상부 유리기판 상에는 블랙매트릭스, 컬러필터 및 공통전극(2)이 형성된다. 공통전극(2)은 TN(Twisted Nematic) 모드와 VA(Vertical Alignment) 모드와 같은 수직전계 구동방식에서는 상부 유리기판 상에 형성되나, IPS(In Plane Switching) 모드와 FFS(Fringe Field Switching) 모드와 같은 수평전계 구동방식에서는 화소전극(1)과 함께 하부 유리기판 상에 형성될 수 있다. 액정표시패널(10)의 상부 유리기판과 하부 유리기판 각각에는 편광판이 부착되고 액정의 프리틸트각(pre-tilt angle)을 설정하기 위한 배향막이 형성된다.

타이밍 콘트롤러(11)는 데이터 인에이블 신호(Data Enable, DE), 도트 클럭(CLK) 등의 타이밍신호를 입력받아 데이터 구동회로(12)와 게이트 구동회로(14)의 동작 타이밍을 제어하기 위한 제어신호들(GDC,DDC)을 발생한다.

게이트 구동회로(14)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호(GDC)는 한 화면이 표시되는 1 수직기간 중에서 스캔이 시작되는 시작 수평라인을 지시하는 게이트 스타트 펄스(Gate Start Pulse : GSP), 게이트 구동회로(14) 내의 쉬프트 레지스터에 입력되어 게이트 스타트 펄스(GSP)를 순차적으로 쉬프트시키기 위한 타이밍 제어신호로써 TFT의 온(ON) 기간에 대응하는 펄스폭으로 발생되는 게이트 쉬프트 클럭신호(Gate Shift Clock : GSC), 및 게이트 구동회로(14)의 출력을 지시하는 게이트 출력 인에이블신호(Gate Output Enable : GOE) 등을 포함한다.

데이터 구동회로(12)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호(DDC)는 라이징(Rising) 또는 폴링(Falling) 에지에 기준하여 데이터 구동회로(12) 내에서 데이터의 래치동작을 지시하는 소스 샘플링 클럭(Source Sampling Clock : SSC), 데이터 구동회로(12)의 출력을 지시하는 소스 출력 인에이블신 호(SOE), 및 액정표시패널(10)의 액정셀들(Clc)에 공급될 데이터전압의 극성을 지시하는 극성제어신호(POL) 등을 포함한다.

또한, 타이밍 콘트롤러(11)는 외부 시스템 보드로부터 입력되는 디지털 비디오 데이터(RGB)를 액정표시패널(10)의 해상도에 맞게 재정렬하여 데이터 구동회로(12)에 공급한다.

데이터 구동회로(12)는 타이밍 콘트롤러(11)로부터의 데이터 제어신호(DDC)에 응답하여 디지털 비디오 데이터(RGB)를 감마기준전압 발생부(미도시)로부터의 감마기준전압들(GMA)에 기반하여 아날로그 감마전압으로 변환하고, 그 아날로그 감마전압을 데이터전압으로써 액정표시패널(10)의 데이터라인들(DL)에 공급한다. 이를 위해, 데이터 구동회로(12)는 도 4에 도시된 바와 같이 쉬프트 레지스터(91), 제1 래치 어레이(93), 제2 래치 어레이(94), 감마전압 발생부(95), 디지털/아날로그 변환기(이하, "DAC"라 한다)(96)와, DAC(96)와 데이터라인(DL) 사이에 접속되는 출력 버퍼(미도시)를 각각 포함하는 다수의 데이터 드라이브 IC들을 구비한다.

쉬프트레지터(91)는 소스 샘플링 클럭(SSC)에 따라 샘플링신호를 쉬프트시킨다. 또한, 쉬프트 레지지터(91)는 제1 래치 어레이(93)의 래치수를 초과하는 데이터가 공급될 때 캐리신호(Carry)를 발생한다.

제1 래치 어레이(93)는 쉬프트 레지스터(91)로부터 순차적으로 입력되는 샘플링신호에 응답하여 입력되는 디지털 비디오 데이터(RGB)을 샘플링하고, 그 데이터들(RGB)을 1 수평라인 분씩 래치한 다음, 1 수평라인 분의 데이터를 동시에 출력한다.

제2 래치 어레이(94)는 제1 래치 어레이(93)로부터 입력되는 1 수평라인분의 데이터를 래치한 다음, 소스 출력 인에이블신호(SOE)의 로우논리기간 동안 다른 데이터 IC들의 제2 래치 어레이와 동시에 래치된 디지털 비디오 데이터들(RGB)을 출력한다.

감마전압 발생부(95)는 공통전압(Vcom)을 사이에 두고 고전위 전원전압과 저전위 전원전압 사이에서 분압을 통해 셋팅 된 다수의 감마기준전압들(GMA)을 디지털 비디오 데이터들(RGB)의 비트수로 표현 가능한 계조 수만큼 더욱 세분화하여 각 계조에 해당하는 정극성 감마전압들(VGH)과 부극성 감마전압들(VGL)을 발생한다.

DAC(96)는 도 5와 같이 정극성 감마전압(VGH)이 공급되는 P-디코더(PDEC)(101), 부극성 감마전압(VGL)이 공급되는 N-디코더(NDEC)(102), 극성제어신호들(POL)에 응답하여 P-디코더(101)의 출력과 N-디코더(102)의 출력을 선택하는 멀티플렉서(103)를 포함한다. P-디코더(101)는 제2 래치 어레이(94)로부터 입력되는 디지털 비디오 데이터들(RGB)을 디코드하여 그 데이터의 계조값에 해당하는 정극성 감마전압(VGH)을 출력하고, N-디코더(102)는 제2 래치 어레이(94)로부터 입력되는 디지털 비디오 데이터들(RGB)을 디코드하여 그 데이터의 계조값에 해당하는 부극성 감마전압(VGL)을 출력한다. 멀티플렉서(103)는 극성제어신호(POL)에 응답하여 정극성의 감마전압(VGH)과 부극성의 감마전압(VGL)을 선택한다.

출력 버퍼(미도시)는 데이터라인(DL)으로 공급되는 아날로그 데이터전압의 신호감쇠를 최소화한다.

게이트 구동회로(14)는 데이터전압이 공급될 액정표시패널(10)의 수평라인을 선택하는 스캔펄스를 게이트라인들(GL)에 순차적으로 공급한다. 이를 위해, 게이트 구동회로(14)는 쉬프트 레지스터, 쉬프트 레지스터의 출력신호를 액정셀(Clc)의 TFT 구동에 적합한 스윙폭으로 변환하기 위한 레벨 쉬프터, 및 레벨 쉬프터와 게이트라인(GL) 사이에 접속되는 출력 버퍼를 각각 포함하는 다수의 게이트 드라이브 IC들로 구성된다.

스위치 어레이(13)는 데이터 구동회로(12)와 데이터라인들(DL) 사이에 접속되어 액정표시장치의 DC-DC 변환기(미도시)에서 발생된 정극성 프리차지전압(+Vpre) 또는 부극성 프리차지전압(-Vpre)을 소스 출력 인에이블신호(SOE)의 하이논리기간 동안 데이터라인들(DL)에 공급한다. 이를 위해, 스위치 어레이(13)는 도 5에 도시된 바와 같이 데이터라인들(DL)에 접속된 출력단자(t3)를 각각 소스 출력 인에이블신호(SOE)의 논리레벨에 따라 프리차지전압 입력단자(t1)와 데이터전압 입력단자(t2)에 선택적으로 접속시키는 다수의 스위치들(SW)을 가진다. 이 스위치 어레이(13)를 통해 데이터라인들(DL)에 공급되는 프리차지전압은 모든 프레임기간 동안 데이터전압의 극성 변화에 상관없이 정극성 프리차지전압(+Vpre) 또는 부극성 프리차지전압(-Vpre) 중 어느 한 값으로 일정하게 유지된다.

예컨대, 프리차지전압 입력단자(t1)로 정극성 프리차지전압(+Vpre)이 공급되는 경우, 데이터라인들(DL)에 공급되는 프리차지전압은 도 6과 같이 소스 출력 인에이블신호(SOE)의 하이논리기간(HIGH) 동안 항상 정극성 프리차지전압(+Vpre) 값을 가진다. 이에 따라, 기수 프레임에서 소스 출력 인에이블신호(SOE)의 기수번째 하이논리기간(HIGH)에 동기되는 프리차지전압은 이 프리차지전압에 뒤이어 공급되 는 데이터전압(+Vdata)과 동일 극성을 갖게 되는 반면, 소스 출력 인에이블신호(SOE)의 우수번째 하이논리기간(HIGH)에 동기되는 프리차지전압은 이 프리차지전압에 뒤이어 공급되는 데이터전압(-Vdata)과 반대 극성을 갖게 된다. 그리고, 우수 프레임에서 소스 출력 인에이블신호(SOE)의 기수번째 하이논리기간(HIGH)에 동기되는 프리차지전압은 이 프리차지전압에 뒤이어 공급되는 데이터전압(-Vdata)과 반대 극성을 갖게 되는 반면, 소스 출력 인에이블신호(SOE)의 우수번째 하이논리기간(HIGH)에 동기되는 프리차지전압은 이 프리차지전압에 뒤이어 공급되는 데이터전압(+Vdata)과 동일 극성을 갖게 된다. 여기서, 정극성 프리차지전압(+Vpre)의 값은, 액정층에 형성되는 전계 백터의 방향성과 세기를 분산시켜 이온의 분극 및 축적으로 인한 얼룩 현상을 억제하기에 용이하도록 최고 계조의 정극성 데이터전압(+Vdata)보다 큰 값으로 공급됨이 바람직하다. 도 6에서 -Vdata는 최고 계조의 부극성 데이터전압을 나타내며, 수직으로 이웃한 액정셀들에는 서로 반대 극성의 데이터전압이 공급되고 있다.

또한, 프리차지전압 입력단자(t1)로 부극성 프리차지전압(-Vpre)이 공급되는 경우, 데이터라인들(DL)에 공급되는 프리차지전압은 도 7과 같이 소스 출력 인에이블신호(SOE)의 하이논리기간(HIGH) 동안 항상 부극성 프리차지전압(-Vpre) 값을 가진다. 이에 따라, 기수 프레임에서 소스 출력 인에이블신호(SOE)의 기수번째 하이논리기간(HIGH)에 동기되는 프리차지전압은 이 프리차지전압에 뒤이어 공급되는 데이터전압(+Vdata)과 반대 극성을 갖게 되는 반면, 소스 출력 인에이블신호(SOE)의 우수번째 하이논리기간(HIGH)에 동기되는 프리차지전압은 이 프리차지전압에 뒤이 어 공급되는 데이터전압(-Vdata)과 동일 극성을 갖게 된다. 그리고, 우수 프레임에서 소스 출력 인에이블신호(SOE)의 기수번째 하이논리기간(HIGH)에 동기되는 프리차지전압은 이 프리차지전압에 뒤이어 공급되는 데이터전압(-Vdata)과 동일 극성을 갖게 되는 반면, 소스 출력 인에이블신호(SOE)의 우수번째 하이논리기간(HIGH)에 동기되는 프리차지전압은 이 프리차지전압에 뒤이어 공급되는 데이터전압(+Vdata)과 반대 극성을 갖게 된다. 여기서, 부극성 프리차지전압(-Vpre)의 값은, 액정층에 형성되는 전계 백터의 방향성과 세기를 분산시켜 이온의 분극 및 축적으로 인한 얼룩 현상을 억제하기에 용이하도록 최고 계조의 부극성 데이터전압(-Vdata)보다 작은 값으로 공급됨이 바람직하다. 도 7에서 +Vdata는 최고 계조의 정극성 데이터전압을 나타내며, 수직으로 이웃한 액정셀들에는 서로 반대 극성의 데이터전압이 공급되고 있다.

이와 같이, 본 발명의 제1 실시예에 따른 액정표시장치와 그 구동방법은 이 스위치 어레이(13)를 통해 프리차지전압의 극성을 이 프리차지전압에 뒤이어 공급되는 데이터전압의 극성과는 무관하게 일정하게 유지시킴으로써, 액정층에 형성되는 전계 백터의 방향성과 세기를 분산시켜 이온의 분극 및 축적으로 인한 얼룩의 발현을 억제할 수 있다.

한편, 본 발명의 제1 실시예에 따른 액정표시장치는 도 8에 도시된 바와 같이, 프리차지전압 입력단자(t1) 전단에 또 다른 스위치(S)를 개재하고, 일정 주기로 그 논리레벨이 다르게 발생되는 주기 데이터(Dt)를 이용하여 이 스위치(S)를 제어함으로써, 얼룩 발현의 억제를 위한 프리차지전압(+Vpre/-Vpre)을 액정셀들에 단 속적으로 공급할 수도 있다. 여기서, 주기 데이터(Dt)는 타이밍 콘트롤러(11)로부터 발생될 수 있다.

도 9 내지 도 14는 본 발명의 제2 실시예에 따른 액정표시장치를 나타낸다.

도 9를 참조하면, 본 발명의 제2 실시예에 따른 액정표시장치는 액정표시패널(10), 타이밍 콘트롤러(11), 데이터 구동회로(12), 게이트 구동회로(14), 스위치 어레이(23), 및 프리차지 제어회로(25)를 구비한다.

액정표시패널(10), 타이밍 콘트롤러(11), 데이터 구동회로(12) 및 게이트 구동회로(14)는 도 3의 그것들과 실질적으로 동일한 기능을 수행하므로, 이들에 대한 상세한 설명은 생략하기로 한다.

프리차지 제어회로(25)는 도 10과 같이 라인카운터(251), 선택신호 발생부(252), 샘플링신호 발생부(253), 및 앤드 게이트들(254a,254b)을 구비하여 프레임마다 그 논리레벨이 반전되는 선택신호(SEL)와, 프리차지전압들(-Vpre,+Vpre)을 데이터라인들(DL)에 공급하기 위한 프리차지 제어신호들(-PRE,+PRE)을 발생한다.

라인카운터(251)는 1 수평기간 주기로 발생되는 데이터 인에이블신호(DE)를 카운트하여 데이터전압이 공급되는 액정표시패널(10)의 수평라인 수를 카운트한다.

선택신호 발생부(252)는 라인카운터(251)로부터 공급되는 라인 카운트값이 액정표시패널(10)의 라인수만큼 누적될 때 프레임기간 카운트값을 증가시켜 프레임수를 카운트하고, 이 프레임 카운트 정보에 기초하여 프레임 수가 카운트될 때마다 논리레벨이 반전되는 선택신호(SEL)를 발생한다.

샘플링신호 발생부(253)는 타이밍 콘트롤러(11)로부터의 소스 출력 인에이블 신호(SOE)을 참조하여 도 11과 같은 제1 및 제2 샘플링 신호(-SAM,+SAM)을 발생한다. 제1 샘플링 신호(-SAM)은 소스 출력 인에이블신호(SOE)의 기수번째 라이징에지에 동기하여 하이논리레벨로 발생된 후 소스 출력 인에이블신호(SOE)의 우수번째 라이징에지에 동기하여 로우논리레벨로 그 전위가 반전된다. 반면, 제2 샘플링 신호(+SAM)은 소스 출력 인에이블신호(SOE)의 우수번째 라이징에지에 동기하여 하이논리레벨로 발생된 후 소스 출력 인에이블신호(SOE)의 기수번째 라이징에지에 동기하여 로우논리레벨로 그 전위가 반전됨으로써, 제1 샘플링 신호(-SAM)와는 반대 위상을 갖는다.

제1 앤드 게이트(254a)는 제1 샘플링 신호(-SAM)와 소스 출력 인에이블신호(SOE)를 논리곱 연산하여 도 11과 같은 소스 출력 인에이블신호(SOE)의 기수번째 하이논리기간 동안 하이논리레벨로 발생되는 제1 프리차지 제어신호(-PRE)를 발생한다.

제2 앤드 게이트(254b)는 제2 샘플링 신호(+SAM)와 소스 출력 인에이블신호(SOE)를 논리곱 연산하여 도 11과 같은 소스 출력 인에이블신호(SOE)의 우수번째 하이논리기간 동안 하이논리레벨로 발생되는 제2 프리차지 제어신호(+PRE)를 발생한다.

스위치 어레이(23)는 제1 멀티플렉서(231), 제2 멀티플렉서(232), 및 전압선택부(233)를 구비하여 데이터 구동회로(12)와 데이터라인들(DL) 사이에 접속된다.

제1 멀티플렉서(231)는 선택신호 발생부(252)로부터의 선택신호(SEL)에 응답하여 기수 프레임에서 부극성 프리차지전압(-Vpre)을 출력하고 우수 프레임에서 정 극성 프리차지전압(+Vpre)을 출력한다.

제2 멀티플렉서(232)는 선택신호 발생부(252)로부터의 선택신호(SEL)에 응답하여 기수 프레임에서 정극성 프리차지전압(+Vpre)을 출력하고 우수 프레임에서 부극성 프리차지전압(-Vpre)을 출력한다.

전압선택부(233)는 도 13에 도시된 바와 같이, 제1 및 제2 프리차지 제어신호(-PRE,+PRE)의 논리레벨에 따라 제1 및 제2 멀티플렉서(231,232)로부터의 프리차지전압들(-Vpre,+Vpre)과 데이터 구동회로(12)로부터의 데이터전압(+Vdata/-Vdata)을 선택적으로 데이터라인들(DL)에 공급한다. 이를 위해, 전압선택부(233)는 제1 멀티플렉서(231)의 출력측에 접속되는 제1 프리차지전압 입력단자(t1)와, 제2 멀티플렉서(232)의 출력측에 접속되는 제2 프리차지전압 입력단자(t2)와, 데이터 구동회로(12)의 출력측에 접속되는 데이터전압 입력단자(t3)와, 데이터라인들(DL)에 접속되는 출력단자(t4)를 구비한다. 이러한, 전압선택부(233)는 도 14와 같이 기수 프레임에서, 정극성 데이터전압(+Vdata)의 공급에 앞서 제1 프리차지 제어신호(-PRE)의 하이논리기간 동안 제1 멀티플렉서(231)로부터의 부극성 프리차지전압(-Vpre)을 데이터라인들(DL)에 공급하고, 부극성 데이터전압(-Vdata)의 공급에 앞서 제2 프리차지 제어신호(+PRE)의 하이논리기간 동안 제2 멀티플렉서(232)로부터의 정극성 프리차지전압(+Vpre)을 데이터라인들(DL)에 공급한다. 반면, 전압선택부(233)는 도 14와 같이 우수 프레임에서, 부극성 데이터전압(-Vdata)의 공급에 앞서 제1 프리차지 제어신호(-PRE)의 하이논리기간 동안 제1 멀티플렉서(231)로부터의 정극성 프리차지전압(+Vpre)을 데이터라인들(DL)에 공급하고, 정극성 데이터전 압(+Vdata)의 공급에 앞서 제2 프리차지 제어신호(+PRE)의 하이논리기간 동안 제2 멀티플렉서(232)로부터의 부극성 프리차지전압(-Vpre)을 데이터라인들(DL)에 공급한다. 여기서, 정극성 프리차지전압(+Vpre)의 값은 액정층에 형성되는 전계 백터의 방향성과 세기를 분산시켜 이온의 분극 및 축적으로 인한 얼룩 현상을 억제하기에 용이하도록 최고 계조의 정극성 데이터전압(+Vdata)보다 큰 값으로 공급됨이 바람직하며, 부극성 프리차지전압(-Vpre)의 값은 액정층에 형성되는 전계 백터의 방향성과 세기를 분산시켜 이온의 분극 및 축적으로 인한 얼룩 현상을 억제하기에 용이하도록 최고 계조의 부극성 데이터전압(-Vdata)보다 작은 값으로 공급됨이 바람직하다.

이러한 스위치 어레이(23)를 통해 데이터라인들(DL)에 공급되는 프리차지전압은 이 프리차지전압에 뒤이어 공급되는 데이터전압과는 반대 극성을 갖게 된다.

이와 같이, 본 발명의 제2 실시예에 따른 액정표시장치와 그 구동방법은 이 스위치 어레이(23)를 통해 프리차지전압의 극성을 이 프리차지전압에 뒤이어 공급되는 데이터전압의 극성과는 반대로 하여 데이터라인들(DL)에 공급함으로써, 액정층에 형성되는 전계 백터의 방향성과 세기를 분산시켜 이온의 분극 및 축적으로 인한 얼룩의 발현을 억제할 수 있다.

한편, 본 발명의 제2 실시예에 따른 액정표시장치는 도 15에 도시된 바와 같이, 제1 및 제2 멀티플렉서(231,232) 전단에 스위치(S)를 개재하고, 일정 주기로 그 논리레벨이 다르게 발생되는 주기 데이터(Dt)를 이용하여 이 스위치(S)를 제어함으로써, 얼룩 발현의 억제를 위한 프리차지전압들(-Vpre,+Vpre)을 액정셀들에 단 속적으로 공급할 수도 있다. 여기서, 주기 데이터(Dt)는 타이밍 콘트롤러(11)로부터 발생될 수 있다.

상술한 바와 같이, 본 발명의 실시예에 따른 액정표시장치와 그 구동방법은 프리차지전압의 극성을 이 프리차지전압에 뒤이어 공급되는 데이터전압의 극성과는 무관하게 일정하게 하거나 또는, 이 프리차지전압에 뒤이어 공급되는 데이터전압의 극성과는 반대로 하여 데이터라인들에 공급함으로써, 액정층에 형성되는 전계 백터의 방향성과 세기를 분산시켜 이온의 분극 및 축적으로 인한 얼룩의 발현을 억제할 수 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

도 1은 일반적인 액정표시장치의 화소의 등가 회로도.

도 2는 액정표시장치의 구동신호들을 나타내는 파형도.

도 3은 본 발명의 제1 실시예에 따른 액정표시장치를 나타내는 블럭도.

도 4는 도 3의 데이터 구동회로를 나타내는 블럭도.

도 5는 도 3의 스위치 어레이와, 도 4의 DAC를 나타내는 회로도.

도 6은 정극성 프리차지전압이 인가될 때의 데이터전압과 프리차지전압의 충전 파형도.

도 7은 부극성 프리차지전압이 인가될 때의 데이터전압과 프리차지전압의 충전 파형도.

도 8은 프리차지전압을 미리 정해진 시간 주기로 인가하기 위한 개요도.

도 9는 본 발명의 제2 실시예에 따른 액정표시장치를 나타내는 블럭도.

도 10은 도 9의 프리차지 제어회로를 나타내는 블럭도.

도 11은 프리차지 제어회로로부터 발생되는 제어신호들의 파형도.

도 12는 도 9의 스위치 어레이와, 도 4의 DAC를 나타내는 회로도.

도 13은 기수/우수 프레임에서 프리차지 제어신호들의 논리레벨에 따른 출력전압들의 종류 및 극성을 나타내는 진리표.

도 14는 기수/우수 프레임에서 데이터전압과 반대 극성을 갖는 프리차지전압의 충전 파형도.

도 15는 프리차지전압을 미리 정해진 시간 주기로 인가하기 위한 개요도.

〈도면의 주요 부분에 대한 부호의 설명〉

10 : 액정표시패널 11 : 타이밍 콘트롤러

12 : 데이터 구동회로 13,23 : 스위치 어레이

14 : 게이트 구동회로 25 : 프리차지 제어회로

231,232 : 멀티플렉서 233 : 전압선택부

251 : 라인카운터 252 : 선택신호 발생부

253 : 샘플링신호 발생부 254a,254b : 앤드게이트

Claims (11)

1. 다수의 데이터라인들과 다수의 게이트라인들이 교차되고 매트릭스 형태로 배치되는 액정셀들을 포함한 액정표시패널;

   주기적으로 극성이 반전되는 데이터전압을 상기 액정표시패널의 데이터라인들에 공급하는 데이터 구동회로;

   일정한 극성을 갖는 프리차지전압을 발생하는 전원 발생회로; 및

   상기 데이터 구동회로의 출력을 지시하는 소스 출력 인에이블신호에 응답하여, 상기 데이터전압의 극성에 상관없이 상기 일정한 극성을 갖는 프리차지전압을 상기 데이터전압의 공급에 앞서 상기 데이터라인들에 공급하는 스위치 어레이를 포함하고;

   상기 프리차지전압이 정극성일때 상기 프리차지전압은 최고 계조의 정극성 데이터전압보다 더 높은 전압값으로 공급되고, 상기 프리차지전압이 부극성일때 상기 프리차지전압은 최고 계조의 부극성 데이터전압보다 더 낮은 전압값으로 공급되는 액정표시장치.
2. 제 1 항에 있어서,

   상기 프리차지전압은,

   상기 소스 출력 인에이블신호의 하이논리구간 동안 정극성 또는 부극성 중 어느 한 극성으로 상기 데이터라인들로 공급되는 것을 특징으로 하는 액정표시장치.
3. 제 2 항에 있어서,

   수직으로 이웃한 액정셀들에 공급되는 데이터전압은 서로 반대 극성을 가지 며, 상기 프리차지전압이 정극성일때;

   기수 프레임에서, 상기 소스 출력 인에이블신호의 기수번째 하이논리기간에 동기되는 프리차지전압은 이 프리차지전압에 뒤이어 공급되는 데이터전압과 동일 극성을 갖게 되는 반면, 상기 소스 출력 인에이블신호의 우수번째 하이논리기간에 동기되는 프리차지전압은 이 프리차지전압에 뒤이어 공급되는 데이터전압과 반대 극성을 가지며;

   우수 프레임에서, 상기 소스 출력 인에이블신호의 기수번째 하이논리기간에 동기되는 프리차지전압은 이 프리차지전압에 뒤이어 공급되는 데이터전압과 반대 극성을 갖게 되는 반면, 상기 소스 출력 인에이블신호의 우수번째 하이논리기간에 동기되는 프리차지전압은 이 프리차지전압에 뒤이어 공급되는 데이터전압과 동일 극성을 갖는 것을 특징으로 하는 액정표시장치.
4. 제 2 항에 있어서,

   수직으로 이웃한 액정셀들에 공급되는 데이터전압은 서로 반대 극성을 가지며, 상기 프리차지전압이 부극성일때;

   기수 프레임에서, 상기 소스 출력 인에이블신호의 기수번째 하이논리기간에 동기되는 프리차지전압은 이 프리차지전압에 뒤이어 공급되는 데이터전압과 반대 극성을 갖게 되는 반면, 상기 소스 출력 인에이블신호의 우수번째 하이논리기간에 동기되는 프리차지전압은 이 프리차지전압에 뒤이어 공급되는 데이터전압과 동일 극성을 가지며;

   우수 프레임에서, 상기 소스 출력 인에이블신호의 기수번째 하이논리기간에 동기되는 프리차지전압은 이 프리차지전압에 뒤이어 공급되는 데이터전압과 동일 극성을 갖게 되는 반면, 상기 소스 출력 인에이블신호의 우수번째 하이논리기간에 동기되는 프리차지전압은 이 프리차지전압에 뒤이어 공급되는 데이터전압과 반대 극성을 갖는 것을 특징으로 하는 액정표시장치.
5. 다수의 데이터라인들과 다수의 게이트라인들이 교차되고 매트릭스 형태로 배치되는 액정셀들을 포함한 액정표시패널;

   주기적으로 극성이 반전되는 데이터전압을 상기 액정표시패널의 데이터라인들에 공급하는 데이터 구동회로;

   정극성 프리차지전압 및 부극성 프리차지전압을 발생하는 전원 발생회로;

   프레임마다 그 논리레벨이 반전되는 선택신호와, 상기 데이터 구동회로의 출력을 지시하는 소스 출력 인에이블신호에 동기하여 상기 프리차지전압들의 공급 타이밍을 제어하는 제1 및 제2 프리차지 제어신호를 발생하는 프리차지 제어회로; 및

   상기 선택신호와 상기 제1 및 제2 프리차지 제어신호에 응답하여, 상기 데이터전압의 극성과 반대 극성을 갖는 프리차지전압을 상기 데이터전압의 공급에 앞서 상기 데이터라인들에 공급하는 스위치 어레이를 포함하는 액정표시장치.
6. 제 5 항에 있어서,

   상기 프리차지 제어회로는,

   1 수평기간 주기로 발생되는 데이터 인에이블신호를 카운트하여 상기 액정표시패널의 라인 수를 카운트하는 라인카운터;

   상기 라인카운터로부터 공급되는 라인 카운트값이 상기 액정표시패널의 라인수만큼 누적될 때 프레임기간 카운트값을 증가시켜 프레임수를 카운트하고, 이 프레임 카운트 정보에 기초하여 프레임 수가 카운트될 때마다 논리레벨이 반전되는 선택신호를 발생하는 선택신호 발생부;

   상기 소스 출력 인에이블신호의 기수번째 라이징에지에 동기하여 하이논리레벨로 발생된 후 상기 소스 출력 인에이블신호의 우수번째 라이징에지에 동기하여 로우논리레벨로 그 전위가 반전되는 제1 샘플링 신호와, 상기 소스 출력 인에이블신호의 우수번째 라이징에지에 동기하여 하이논리레벨로 발생된 후 상기 소스 출력 인에이블신호의 기수번째 라이징에지에 동기하여 로우논리레벨로 그 전위가 반전됨으로써 상기 제1 샘플링 신호와 반대 위상을 갖는 제2 샘플링 신호를 발생하는 샘플링신호 발생부;

   상기 제1 샘플링 신호와 상기 소스 출력 인에이블신호를 논리곱 연산하여, 상기 소스 출력 인에이블신호의 기수번째 하이논리기간 동안 하이논리레벨을 갖는 제1 프리차지 제어신호를 발생하는 제1 앤드 게이트; 및

   상기 제2 샘플링 신호와 상기 소스 출력 인에이블신호를 논리곱 연산하여, 상기 소스 출력 인에이블신호의 우수번째 하이논리기간 동안 하이논리레벨을 갖는 제2 프리차지 제어신호를 발생하는 제2 앤드 게이트를 구비하는 것을 특징으로 하 는 액정표시장치.
7. 제 6 항에 있어서,

   상기 스위치 어레이는,

   상기 선택신호에 응답하여 기수 프레임에서 상기 부극성 프리차지전압을 출력하고 우수 프레임에서 상기 정극성 프리차지전압을 출력하는 제1 멀티플렉서;

   상기 선택신호에 응답하여 상기 기수 프레임에서 상기 정극성 프리차지전압을 출력하고 상기 우수 프레임에서 상기 부극성 프리차지전압을 출력하는 제2 멀티플렉서; 및

   상기 제1 및 제2 프리차지 제어신호의 논리레벨에 따라 상기 제1 및 제2 멀티플렉서로부터의 프리차지전압들과 상기 데이터 구동회로로부터의 데이터전압을 선택적으로 상기 데이터라인들에 공급하는 전압선택부를 구비하는 것을 특징으로 하는 액정표시장치.
8. 제 7 항에 있어서,

   상기 전압선택부는,

   상기 기수 프레임에서, 정극성 데이터전압의 공급에 앞서 상기 제1 프리차지 제어신호의 하이논리기간 동안 상기 제1 멀티플렉서로부터의 부극성 프리차지전압을 상기 데이터라인들에 공급하고, 부극성 데이터전압의 공급에 앞서 상기 제2 프리차지 제어신호의 하이논리기간 동안 상기 제2 멀티플렉서로부터의 정극성 프리차 지전압을 상기 데이터라인들에 공급하며,

   우수 프레임에서, 상기 부극성 데이터전압의 공급에 앞서 상기 제1 프리차지 제어신호의 하이논리기간 동안 상기 제1 멀티플렉서로부터의 정극성 프리차지전압을 상기 데이터라인들에 공급하고, 상기 정극성 데이터전압의 공급에 앞서 상기 제2 프리차지 제어신호의 하이논리기간 동안 상기 제2 멀티플렉서로부터의 부극성 프리차지전압을 상기 데이터라인들에 공급하는 것을 특징으로 하는 액정표시장치.
9. 삭제
10. 다수의 데이터라인들과 다수의 게이트라인들이 교차되고 매트릭스 형태로 배치되는 액정셀들을 포함한 액정표시패널과, 주기적으로 극성이 반전되는 데이터전압을 상기 액정표시패널의 데이터라인들에 공급하는 데이터 구동회로를 갖는 액정표시장치의 구동방법에 있어서,

    정극성 프리차지전압 및 부극성 프리차지전압을 발생하는 단계;

    프레임마다 그 논리레벨이 반전되는 선택신호와, 상기 데이터 구동회로의 출력을 지시하는 소스 출력 인에이블신호에 동기하여 상기 프리차지전압들의 공급 타이밍을 제어하는 제1 및 제2 프리차지 제어신호를 발생하는 단계; 및

    상기 선택신호와 상기 제1 및 제2 프리차지 제어신호에 응답하여, 상기 데이터전압의 극성과 반대 극성을 갖는 프리차지전압을 상기 데이터전압의 공급에 앞서 상기 데이터라인들에 공급하는 단계를 포함하는 액정표시장치의 구동방법.
11. 제 5 항에 있어서,

    상기 정극성 프리차지전압은 최고 계조의 정극성 데이터전압보다 더 큰 전압값으로 공급되고, 상기 부극성 프리차지전압은 최고 계조의 부극성 데이터전압보다 더 작은 전압값으로 공급되는 것을 특징으로 하는 액정표시장치.

Images