KR101547755B1 - Printed circuit board substrate having metal post and the method of manufacturing the same - Google Patents

Printed circuit board substrate having metal post and the method of manufacturing the same Download PDF

Info

Publication number
KR101547755B1
KR101547755B1 KR1020140020644A KR20140020644A KR101547755B1 KR 101547755 B1 KR101547755 B1 KR 101547755B1 KR 1020140020644 A KR1020140020644 A KR 1020140020644A KR 20140020644 A KR20140020644 A KR 20140020644A KR 101547755 B1 KR101547755 B1 KR 101547755B1
Authority
KR
South Korea
Prior art keywords
layer
pattern
circuit board
solder
copper
Prior art date
Application number
KR1020140020644A
Other languages
Korean (ko)
Inventor
민경재
Original Assignee
주식회사 심텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 심텍 filed Critical 주식회사 심텍
Priority to KR1020140020644A priority Critical patent/KR101547755B1/en
Application granted granted Critical
Publication of KR101547755B1 publication Critical patent/KR101547755B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

A method of manufacturing a PCB according to an embodiment includes the steps of: preparing a main circuit board which includes at least one circuit pattern layer and an insulating layer which insulates the circuit pattern layer, and has a contact pad exposed by an uppermost insulating pattern; forming a metal post on a preliminary substrate; and bonding the metal post on the preliminary substrate to the contact pad on the main circuit board.

Description

금속 포스트를 구비하는 인쇄회로기판 및 이의 제조 방법{Printed circuit board substrate having metal post and the method of manufacturing the same}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a printed circuit board having a metal post and a method of manufacturing the same,

본 출원은 인쇄회로기판에 관한 것으로서, 보다 상세하게는 금속 포스트를 구비하는 인쇄회로기판 및 이의 제조 방법에 관한 것이다.The present invention relates to a printed circuit board, and more particularly, to a printed circuit board having a metal post and a method of manufacturing the same.

전자 기기들에 채용되는 전자 소자는 다양한 능동 및 수동 회로 요소들을 포함하고 있으며, 이러한 회로 요소들은 반도체 칩(chip) 또는 다이(die)에 집적될 수 있다. 또한, 상기 반도체 칩(chip) 또는 다이(die)는 인쇄회로기판(PCB)과 같이 회로 배선을 포함하는 기판에 실장된 전자 패키지 형태로 제공될 수 있다. Electronic devices employed in electronic devices include a variety of active and passive circuit components, which may be integrated into semiconductor chips or dies. In addition, the semiconductor chip or die may be provided in the form of an electronic package mounted on a substrate including a circuit wiring such as a printed circuit board (PCB).

한편, 반도체 칩을 인쇄회로기판에 실장시키고 전기적으로 연결시킬 때, 접속 구조물(connection structure)을 이용하는 플립 칩 연결 구조가 전자 패키지에 많이 적용되고 있다. 예컨대, 범프를 이용하는 플립 칩(flip chip) 연결 구조는 다양한 형태의 반도체 칩의 적층 구조를 구현하는 데 유리하다. 또한, 플립 칩 연결 구조는 입/출력(I/O) 단자의 수를 많이 확보하기 위해서, 복수 개의 접속 구조물들을 채용하기 용이하다. On the other hand, when a semiconductor chip is mounted on a printed circuit board and electrically connected, a flip chip connection structure using a connection structure is widely applied to an electronic package. For example, a flip chip connection structure using a bump is advantageous for realizing a laminated structure of various types of semiconductor chips. In addition, the flip chip connection structure is easy to employ a plurality of connection structures in order to secure a large number of input / output (I / O) terminals.

이러한 접속 구조물을 형성하는 방법 가운데, 솔더-온-패드(Solder-On-Pad, 이하, SOP)법이 있다. SOP법은 솔더 마스크 패턴에 의해 노출되는 인쇄회로기판 상면의 접속 패드 상에 금속성 페이스트로 인쇄하거나 볼 형태의 솔더를 실장한 후에, 리플로우(reflow)하여 표면장력효과에 의해 구 형태의 솔더볼을 형성함으로써, 접속 구조물을 제조한다. 그러나 반도체 칩의 집적도가 높아짐에 따라 반도체 칩의 크기가 작아지면서, SOP법으로 미세 피치(Fine pitch)를 가지는 연결 부재를 구현하는데 한계가 발생하는 문제가 있다.A solder-on-pad (SOP) method is a method of forming such a connection structure. The SOP method is a method in which a solder ball is printed on a connection pad on a top surface of a printed circuit board exposed by a solder mask pattern or a solder ball in a ball shape and then reflowed to form a spherical solder ball Thereby fabricating a connection structure. However, as the degree of integration of the semiconductor chip increases, the size of the semiconductor chip becomes smaller, and there is a problem in that a limitation is imposed on implementing a connection member having a fine pitch by the SOP method.

최근에는, 연결 부재로 구리 포스트를 도입하는 방법이 제안되고 있다. 구리 포스트를 적용하는 방법은 전기 도금 방법에 의해 인쇄회로기판 상에 구리 포스트를 선택적으로 형성하는 방법이며, 종래의 SOP법에 비해 미세 피치의 구현이 상대적으로 용이할 수 있다. 이러한, 구리 포스트의 제조 방법에 관하여는 한국 공개문헌 10-2013-0131849호에 개시되고 있다. Recently, a method of introducing a copper post into a connecting member has been proposed. A method of applying a copper post is a method of selectively forming a copper post on a printed circuit board by an electroplating method, and it is relatively easy to implement a fine pitch as compared with a conventional SOP method. Such a method of producing a copper post is disclosed in Korean Patent Publication No. 10-2013-0131849.

본 발명이 이루고자 하는 기술적 과제는, 구리 포스트의 제조에 있어서 공정 단순화를 이루는 방법을 제공하는 있다.SUMMARY OF THE INVENTION The present invention provides a method of simplifying a process in the manufacture of a copper post.

본 발명이 이루고자 하는 기술적 과제는, 구리 포스트의 제조에 있어서, 다중 도금 공정에 의해 발생하는 구리 포스트 형상 불량 및 구리 포스트 정렬 불량을 억제하는 방법을 제공하는 데 있다.SUMMARY OF THE INVENTION The present invention provides a method of suppressing copper post shape defects and copper post alignment defects caused by a multiple plating process in the production of copper posts.

본 발명이 이루고자 하는 기술적 과제는, 구리 포스트의 제조에 있어서, 금속 포스트의 높이를 용이하게 제어하는 방법을 제공하는 데 있다.It is an object of the present invention to provide a method for easily controlling the height of a metal post in the production of a copper post.

일 측면에 따르는 금속 포스트를 구비하는 인쇄회로기판의 제조 방법이 개시된다. 상기 인쇄회로기판의 제조 방법에 있어서, 적어도 하나 이상의 회로 패턴층 및 상기 회로 패턴층을 서로 절연하는 절연층을 구비하고, 접속 패드가 최상층 절연 패턴에 의해 노출되는 주회로기판을 준비한다. 예비기판 상에 금속 포스트를 형성한다. 상기 예비기판 상의 상기 금속 포스트와 상기 주회로기판 상의 접속 패드를 접합한다.A method of manufacturing a printed circuit board having a metal post along one side is disclosed. In the method of manufacturing the printed circuit board, a main circuit board is provided, which has at least one circuit pattern layer and an insulating layer that insulates the circuit pattern layer from each other, and the connection pad is exposed by the uppermost insulating pattern. A metal post is formed on the preliminary substrate. The metal posts on the preliminary substrate are bonded to the connection pads on the main circuit board.

다른 측면에 따르는 금속 포스트를 구비하는 인쇄회로기판의 제조 방법이 개시된다. 상기 인쇄회로기판의 제조 방법에 있어서, 적어도 하나 이상의 회로 패턴층 및 상기 회로 패턴층을 서로 절연하는 절연층을 구비하고, 접속 패드가 최상층 절연 패턴에 의해 노출되는 주회로기판을 준비한다. 예비기판 상에 순차적으로 적층되는 금속 포스트 및 솔더 패턴층을 구비하는 접속 구조물을 형성한다. 상기 접속 구조물과 상기 접속 패드를 인접하도록 정렬하여 배치시킨다. 상기 솔더 패턴층을 리플로우시켜 상기 금속 포스트와 상기 접속 패드를 접합시킨다.A method of manufacturing a printed circuit board having a metal post according to another aspect is disclosed. In the method of manufacturing the printed circuit board, a main circuit board is provided, which has at least one circuit pattern layer and an insulating layer that insulates the circuit pattern layer from each other, and the connection pad is exposed by the uppermost insulating pattern. Thereby forming a connection structure including a metal post and a solder pattern layer which are sequentially stacked on the preliminary substrate. The connection structure and the connection pad are arranged so as to be adjacent to each other. The solder pattern layer is reflowed to bond the metal posts to the connection pads.

또다른 측면에 따르는 금속 포스트를 구비하는 인쇄회로기판의 제조 방법이 개시된다. 상기 인쇄회로기판의 제조 방법에 있어서, 적어도 하나 이상의 회로 패턴층 및 상기 회로 패턴층을 서로 절연하는 절연층을 구비하고, 접속 패드가 최상층 절연 패턴에 의해 노출되는 주회로기판을 준비한다. 예비기판 상에 금속 포스트를 포함하는 접속 구조물을 형성한다. 상기 접속 패드 상에 솔더 패턴층을 형성한다. 상기 접속 구조물과 상기 솔더 패턴층을 인접하도록 정렬하여 배치시킨다. 상기 솔더 패턴층을 리플로우시켜 상기 금속 포스트와 상기 접속 패드를 접합시킨다.A method of manufacturing a printed circuit board having a metal post according to another aspect is disclosed. In the method of manufacturing the printed circuit board, a main circuit board is provided, which has at least one circuit pattern layer and an insulating layer that insulates the circuit pattern layer from each other, and the connection pad is exposed by the uppermost insulating pattern. A connection structure including a metal post is formed on the preliminary substrate. And a solder pattern layer is formed on the connection pad. The connection structure and the solder pattern layer are arranged so as to be adjacent to each other. The solder pattern layer is reflowed to bond the metal posts to the connection pads.

또다른 측면에 다르는 금속 포스트를 구비하는 인쇄회로기판이 개시된다. 상기 인쇄회로기판은 적어도 하나 이상의 회로 패턴층, 및 상기 회로 패턴층의 최상층에 해당되고 절연 패턴에 의해 선택적으로 노출되는 접속 패드를 구비하는 주회로기판을 포함한다. 상기 인쇄회로기판은 상기 접속 패드 상에 배치되는 솔더층 및 상기 솔더층 상에 배치되고 외부 장치와의 연결 수단으로서의 금속 포스트를 포함한다.A printed circuit board having a metal post on another side is disclosed. The printed circuit board includes at least one circuit pattern layer and a main circuit board having a connection pad corresponding to the uppermost layer of the circuit pattern layer and selectively exposed by an insulation pattern. The printed circuit board includes a solder layer disposed on the connection pads and a metal post disposed on the solder layer as a connection means with an external device.

본 발명의 일 실시 예에 따르면, 별도의 평탄한 예비기판 상에서 구리 포스트를 제조하고, 이를 솔더 접합을 이용하여 주회로기판과 접합시킨다. 패턴 구조가 아닌 상기 예비기판 상에서 구리 포스트를 미리 제조함으로써, 상기 구리 포스트가 균일한 미세 피치 및 높이를 구비하도록 제조할 수 있다. According to one embodiment of the present invention, a copper post is fabricated on a separate planar spare substrate and bonded to the main circuit substrate using solder joints. By fabricating the copper posts in advance on the preliminary substrate other than the patterned structure, the copper posts can be manufactured to have a uniform fine pitch and height.

본 발명의 일 실시 예에 따르면, 주회로기판 상에서 구리 포스트 제조를 위한 드라이 필름 패턴의 형성 및 구리 도금 공정을 직접 진행하지 않음으로써, 상기 드라이 필름 패턴의 잔사에 의한 구리 포스트 패턴 불량을 감소시킬 수 있다.According to an embodiment of the present invention, since the formation of the dry film pattern and the copper plating process do not proceed directly on the main circuit board, it is possible to reduce the defect of the copper post pattern due to the residue of the dry film pattern have.

본 발명의 일 실시 예에 따르면, 상기 구리 포스트와 상기 주회로기판의 접속 패드 사이에 접합을 위한 솔더층을 개재시킬 수 있다. 상기 솔더층을 이용하는 접합 공정은 종래의 드라이 필름 패턴 형성 및 도금 공정에 의해 이중으로 진행되던 구리 포스트층의 제조 공정을 대체함으로써, 제조 공정을 단순화시킬 수 있다.According to an embodiment of the present invention, a solder layer for bonding may be interposed between the copper posts and the connection pads of the main circuit board. The bonding process using the solder layer can simplify the manufacturing process by replacing the process of manufacturing the copper post layer, which has been duplicated by the conventional dry film pattern formation and plating process.

도 1a 내지 도 1c는 일 비교예로서 구리 포스트를 제조하기 위한 이중 도금 공정을 개략적으로 나타내는 단면도이다.
도 2는 본 발명의 일 실시 예에 따르는 금속 포스트를 구비하는 인쇄회로기판의 제조 방법을 개략적으로 나타내는 순서도이다.
도 3a 내지 도 3k는 본 발명의 제1 실시 예에 따르는 금속 포스트를 구비하는인쇄회로기판의 제조 방법을 개략적으로 나타내는 단면도이다.
도 4a 내지 도 4f는 본 발명의 제2 실시 예에 따르는 금속 포스트를 구비하는 인쇄회로기판의 제조 방법을 개략적으로 나타내는 단면도이다.
도 5는 본 발명의 일 실시 예에 따라 제조되는 구리 포스트를 구비하는 인쇄회로기판을 개략적으로 나타내는 단면도이다.
1A to 1C are cross-sectional views schematically showing a dual plating process for producing a copper post as a comparative example.
2 is a flowchart schematically showing a method of manufacturing a printed circuit board having a metal post according to an embodiment of the present invention.
3A to 3K are cross-sectional views schematically showing a method of manufacturing a printed circuit board having a metal post according to a first embodiment of the present invention.
4A to 4F are cross-sectional views schematically showing a method of manufacturing a printed circuit board having a metal post according to a second embodiment of the present invention.
5 is a cross-sectional view schematically showing a printed circuit board having a copper post manufactured according to an embodiment of the present invention.

이하, 첨부한 도면을 참조하여 본 개시의 바람직한 실시예에 대해 상세히 설명하고자 한다. 그러나 본 개시는 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 각 장치의 구성요소를 명확하게 표현하기 위하여 상기 구성요소의 폭이나 두께 등의 크기를 다소 확대하여 나타내었다. 전체적으로 도면 설명시 관찰자 시점에서 설명하였고, 일 요소가 다른 요소 위에 위치하는 것으로 언급되는 경우, 이는 상기 일 요소가 다른 요소 위에 바로 위치하거나 또는 그들 요소들 사이에 추가적인 요소가 개재될 수 있다는 의미를 모두 포함한다. DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Reference will now be made in detail to the preferred embodiments of the present disclosure, examples of which are illustrated in the accompanying drawings. However, the present disclosure may be embodied in many different forms and is not limited to the embodiments described herein. In the drawings, the width, thickness, and the like of the components are enlarged in order to clearly illustrate the components of each device. It is to be understood that when an element is described as being located on another element, it is meant that the element is directly on top of the other element or that additional elements can be interposed between the elements .

복수의 도면들 상에서 동일 부호는 실질적으로 서로 동일한 요소를 지칭한다. 또, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함하는 것으로 이해되어야 하고, '포함하다' 또는 '가지다' 등의 용어는 기술되는 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. Like numbers refer to like elements throughout the several views. It is to be understood that the singular forms "a", "an", and "the" include plural referents unless the context clearly dictates otherwise, and the terms "comprise" Or combinations thereof, and does not preclude the presence or addition of one or more other features, integers, steps, operations, elements, components, or combinations thereof.

또한, 방법 또는 제조 방법을 수행함에 있어서, 상기 방법을 이루는 각 과정들은 문맥상 명백하게 특정 순서를 기재하지 않은 이상 명기된 순서와 다르게 일어날 수 있다. 즉, 각 과정들은 명기된 순서와 동일하게 일어날 수도 있고 실질적으로 동시에 수행될 수도 있으며 경우에 따라 반대의 순서대로 수행되는 경우를 배제하지 않는다. Further, in carrying out the method or the manufacturing method, the respective steps of the method may take place differently from the stated order unless clearly specified in the context. That is, each process may occur in the same order as described, may be performed substantially concurrently, and may not be excluded in some cases in the reverse order.

본 발명은 금속 포스트 및 상기 금속 포스트와 인접 배치되는 솔더층을 구비하는 인쇄회로기판 및 이의 제조 방법에 관한 것이다. 상술한 바와 같이, 연결 부재의 미세화 요구에 따라 구리 포스트를 연결 부재로 적용할 때, 구리 포스트가 보다 미세한 피치를 가질 것과 보다 증가된 높이를 가지도록 하는 것을 업계가 요청하고 있다. 이때, 구리 포스트의 높이를 증가시키기 위해서는, 도금 공정을 두번에 걸쳐 진행하는 등 공정이 복잡해지고 있다. The present invention relates to a printed circuit board having a metal post and a solder layer disposed adjacent to the metal post and a method of manufacturing the same. As described above, the industry is demanding that when applying a copper post to a connecting member in accordance with a finer requirement of a connecting member, the copper post has a finer pitch and an increased height. At this time, in order to increase the height of the copper post, the plating process is carried out twice, complicating the process.

도 1a 내지 도 1c는 일 비교예로서 구리 포스트를 제조하기 위한 이중 도금 공정을 개략적으로 나타내는 단면도이다. 도 1a 내지 도 1c의 비교예는 발명자가 종래에 적용하고 있는 방식으로, 이후에 설명하는 본 발명의 실시 예들과 비교할 때, 공정 상의 약점을 가진다. 도 1a를 참조하면, 적어도 하나의 회로패턴층(미도시)를 구비하는 적층 기판(11) 상에 접속 패드층(12)이 형성된다. 접속 패드층(12) 상에는 솔더레지스트 패턴층(13)을 형성하고, 접속 패드층(12)의 일부분을 노출시킨다. 솔더레지스트 패턴층(13) 상에 제1 드라이필름 패턴(15)을 형성하고, 제1 드라이필름 패턴(15) 사이의 공간으로 노출되는 접속 패드층(12) 상에 구리 도금법에 의해 제1 구리 포스트(14)를 형성한다. 상기 구리 도금법을 진행할 때, 접속 패드층(12)이 도금 시드층으로 적용될 수 있다. 제1 구리 포스트(14)가 형성된 후에, 제1 드라이필름 패턴(15)은 제거될 수 있다.1A to 1C are cross-sectional views schematically showing a dual plating process for producing a copper post as a comparative example. The comparative example of Figs. 1A to 1C is a method conventionally applied by the inventor, and has a process weakness in comparison with the embodiments of the present invention described later. Referring to FIG. 1A, a connection pad layer 12 is formed on a laminated substrate 11 having at least one circuit pattern layer (not shown). A solder resist pattern layer 13 is formed on the connection pad layer 12 to expose a part of the connection pad layer 12. The first dry film pattern 15 is formed on the solder resist pattern layer 13 and the first dry film pattern 15 is formed on the connection pad layer 12 exposed in the space between the first dry film patterns 15 by copper plating, Thereby forming a post 14. When the copper plating process is performed, the connection pad layer 12 may be applied as a plating seed layer. After the first copper posts 14 are formed, the first dry film pattern 15 can be removed.

도 1b를 참조하면, 제1 구리 포스트(14)가 형성된 솔더레지스트 패턴층(13) 상에 제2 드라이필름 패턴(17)을 형성한다. 제2 드라이필름 패턴(17) 사이로 노출되는 제1 구리 포스트(14) 상에 구리 도금법에 의해 제2 구리 포스트(16)를 형성한다. 상기 구리 도금법을 진행할 때, 제1 구리 포스트(14)가 도금 시드층으로 적용될 수 있다. Referring to FIG. 1B, a second dry film pattern 17 is formed on the solder resist pattern layer 13 where the first copper posts 14 are formed. The second copper posts 16 are formed on the first copper posts 14 exposed through the second dry film patterns 17 by copper plating. When the copper plating process is performed, the first copper posts 14 may be applied as a plating seed layer.

도 1c를 참조하면, 제2 드라이필름 패턴(17)을 적층 기판(11)으로부터 제거한다. 이로써, 접속 패드(12)와 전기적으로 연결되는 구리 포스트(10)가 적층 기판(11)상에 제조될 수 있다. 연결 부재로서, 구리 포스트(10)는 제1 구리 포스트(14) 및 제2 구리 포스트(16)를 포함하며, 따라서, 구리 포스트(10)의 최종 높이는 제1 구리 포스트(14)의 높이(h1)와 제2 구리 포스트(16)의 높이(h2)를 합산하여 산출할 수 있다.Referring to FIG. 1C, the second dry film pattern 17 is removed from the laminated substrate 11. As shown in FIG. As a result, the copper posts 10 electrically connected to the connection pads 12 can be manufactured on the laminated substrate 11. The final height of the copper posts 10 is greater than the height h1 of the first copper posts 14 and the height of the second copper posts 14 And the height (h2) of the second copper post (16).

한편, 상술한 구리 포스트(10)의 경우, 상술한 이중 도금 공정을 통하여 최종 구리 포스트를 제조하기 때문에, 공정이 복잡해지고 제조 비용이 증가할 수 있다. 또한, 제1 레지스트 패턴(15) 및 제2 레지스트 패턴(17)의 정확한 정렬이 쉽지 않기 때문에 도시되는 것과 같이, 구리 포스트(10)는 높이 방향을 따라 서로 다른 폭(W1, W2)을 가질 수 있다. 이로 인해, 구리 포스트(10)의 구조적 안정성이 위태로울 수도 있다. 또한, 구리 포스트(10)를 형성할 때, 레지스트 패턴을 형성하고 제거하는 과정을 반복 진행함으로써, 미제거된 레지스트 패턴의 일부분이 후속하는 구리 도금시에 장애물로 작용하여 도금 불량을 발생시킬 수도 있다.On the other hand, in the case of the copper post 10 described above, since the final copper post is manufactured through the above-described double plating process, the process becomes complicated and the manufacturing cost may increase. The copper posts 10 can have different widths W1 and W2 along the height direction, as shown in Fig. 3, since it is not easy to precisely align the first resist pattern 15 and the second resist pattern 17 have. As a result, the structural stability of the copper post 10 may be at risk. In addition, when the copper posts 10 are formed, the process of forming and removing the resist pattern is repeated, so that a portion of the unremoved resist pattern may act as an obstacle in subsequent copper plating, thereby causing plating defects .

이하에서는, 상술한 비교예에서의 단점을 극복하는 구리 포스트의 제조 방법을 제시한다.
Hereinafter, a method of manufacturing a copper post which overcomes the disadvantages of the above-described comparative example is presented.

도 2는 본 발명의 일 실시 예에 따르는 금속 포스트를 구비하는 인쇄회로기판의 제조 방법을 개략적으로 나타내는 순서도이다. 상기 금속 포스트는 일 예로서, 구리 포스트를 설명하고 있으나, 다른 재질의 포스트를 배제하는 것은 아니다.2 is a flowchart schematically showing a method of manufacturing a printed circuit board having a metal post according to an embodiment of the present invention. The metal post is an example of a copper post, but does not exclude a post of another material.

도 2를 참조하면, 먼저, 210 블록에서, 적어도 하나 이상의 회로 패턴층 및 상기 회로 패턴층을 서로 절연하는 절연층을 구비하고, 접속 패드가 최상층 절연 패턴에 의해 노출되는 주회로기판을 준비한다. 상기 주회로기판은 복수의 내층 회로 패턴을 구비하고, 최상층에 외층 회로 패턴을 구비할 수 있다. 상기 접속 패드는 상기 외층 회로 패턴의 일부분에 해당될 수 있다. 상기 최상층 절연 패턴은 상기 접속 패드 등 외부로 노출될 필요가 있는 전도층을 제외한 나머지 외층 회로 패턴 부분을 덮도록 형성될 수 있다.Referring to FIG. 2, first, in a block 210, a main circuit board is prepared, which has at least one circuit pattern layer and an insulating layer that insulates the circuit pattern layer from each other, and the connection pad is exposed by the uppermost layer insulating pattern. The main circuit board includes a plurality of inner layer circuit patterns, and the outer layer circuit pattern may be provided on the uppermost layer. The connection pad may correspond to a part of the outer layer circuit pattern. The uppermost layer insulating pattern may be formed to cover the remaining outer layer circuit pattern portion except for the conductive layer which needs to be exposed to the outside such as the connection pad.

220 블록에서, 예비기판 상에 금속 포스트를 형성한다. 상기 예비기판은 패턴 구조가 형성되지 않은 평탄한 기판일 수 있다. 일 예로서, 상기 예비기판은 구리시드층을 포함하는 절연기판일 수 있다. 상기 구리시드층을 이용하여 상기 절연 기판 상에 도금법을 실시하여 구리 패턴층을 형성함으로써, 상기 금속 포스트를 형성할 수 있다.At block 220, a metal post is formed on the preliminary substrate. The preliminary substrate may be a flat substrate without a pattern structure. As an example, the preliminary substrate may be an insulating substrate including a copper seed layer. The metal posts can be formed by forming a copper pattern layer by plating on the insulating substrate using the copper seed layer.

230 블록에서, 상기 예비기판 상의 상기 금속 포스트와 상기 주회로기판 상의 접속 패드를 접합한다. 상기 접합 방법의 일 실시 예로서, 먼저, 상기 금속 포스트 상에 솔더 패턴층을 형성하고, 상기 솔더 패턴층과 상기 접속 패드를 인접하도록 정렬하여 배치시킨다. 이어서, 상기 솔더 패턴층을 리플로우시켜 상기 금속 포스트와 상기 접속 패드를 접합시킬 수 있다. At 230 blocks, the metal posts on the preliminary substrate are bonded to the connection pads on the main circuit board. As an embodiment of the bonding method, first, a solder pattern layer is formed on the metal post, and the solder pattern layer and the connection pad are arranged so as to be adjacent to each other. Then, the solder pattern layer may be reflowed to bond the metal posts to the connection pads.

상기 접합 방법의 다른 실시 예로서, 먼저, 상기 주회로기판 상의 상기 접속 패드 상에 솔더 패턴층을 형성한다. 이어서, 상기 금속 포스트와 상기 솔더 패턴층을 인접하도록 정렬하여 배치시킨다. 그리고, 상기 솔더 패턴층을 리플로우시켜 상기 금속 포스트와 상기 접속 패드를 접합시킬 수 있다. As another embodiment of the bonding method, first, a solder pattern layer is formed on the connection pad on the main circuit board. Subsequently, the metal posts and the solder pattern layer are arranged so as to be adjacent to each other. The solder pattern layer may be reflowed to bond the metal posts to the connection pads.

상기 금속 포스트와 상기 접속 패드를 접합시킨 후에, 상기 예비 기판을 분리하여 제거하면, 상기 주회로기판 상에 금속 포스트를 제조할 수 있다. The metal posts may be formed on the main circuit board by separating and removing the preliminary substrate after bonding the metal posts and the connection pads.

상술한 방법에 의해, 금속 포스트를 구비하는 인쇄회로기판을 제조할 수 있다. 본 발명의 실시 예에 따르는 제조 방법은, 패턴 구조가 아닌 평탄한 구조의 상기 예비기판 상에서 구리 포스트를 미리 제조하고 이를 주회로기판에 접합시키는 방법을 채택한다. 이를 통하여, 상기 구리 포스트가 균일한 미세 피치 및 높이를 구비하도록 제조할 수 있다. 이때, 상기 구리 포스트의 높이를 상대적으로 용이하게 제어할 수 있다.By the above-described method, a printed circuit board having a metal post can be manufactured. The manufacturing method according to the embodiment of the present invention employs a method of previously manufacturing the copper posts on the preliminary substrate of a flat structure rather than the pattern structure and bonding the copper posts to the main circuit board. Through this, the copper posts can be manufactured to have a uniform fine pitch and height. At this time, the height of the copper post can be relatively easily controlled.

본 발명의 실시 예에 따르는 제조 방법은, 적층회로기판 상에서 금속 포스트 제조를 위한 드라이필름 패턴의 형성 및 도금 공정을 직접 진행하지 않음으로써, 상기 드라이필름 패턴의 잔사에 의한 금속 포스트 패턴 불량을 감소시킬 수 있다. 본 발명의 실시 예에 따르는 제조 방법은, 상기 금속 포스트와 상기 인쇄회로기판의 접속 패드 사이에 접합을 위한 솔더층을 개재시킬 수 있다. 상기 솔더층을 이용하는 접합 공정은 종래의 드라이 필름 패턴 형성 및 도금 공정에 의해 이중으로 진행되던 금속 포스트층의 제조 공정을 대체함으로써, 제조 공정을 단순화시킬 수 있다.The manufacturing method according to the embodiment of the present invention does not proceed directly with the formation of the dry film pattern and the plating process for producing the metal posts on the laminated circuit board to reduce the defects of the metal post pattern caused by the residue of the dry film pattern . In the manufacturing method according to the embodiment of the present invention, a solder layer for bonding may be interposed between the metal posts and the connection pads of the printed circuit board. The bonding process using the solder layer can simplify the manufacturing process by replacing the process of manufacturing the metal post layer, which has been duplicated by the conventional dry film pattern formation and plating process.

이하에서는, 상술한 본 발명의 실시 예에 따르는 금속 포스트를 구비하는 인쇄회로기판의 제조 방법의 각 단계를 구체적으로 살펴본다. 이하의 실시 예에서는 상기 금속 포스트로서, 구리 포스트를 일 예로서 적용하여 제조하는 방법을 기술하고 있지만, 반드시 이에 한정되지는 않고, 다른 금속을 도금 방식으로 제조하는 기술을 배제하지는 않는다.
Hereinafter, each step of the method for manufacturing a printed circuit board having the metal posts according to the embodiment of the present invention will be described in detail. In the following embodiments, a method of manufacturing the metal posts by applying the copper posts as an example is described. However, the present invention is not necessarily limited thereto, and a technique of manufacturing other metals by the plating method is not excluded.

도 3a 내지 도 3k는 본 발명의 제1 실시 예에 따르는 금속 포스트를 구비하는인쇄회로기판의 제조 방법을 개략적으로 나타내는 단면도이다. 도 3a를 참조하면, 예비기판을 준비한다. 상기 예비기판은 패턴 구조가 형성되지 않은 평탄한 기판일 수 있다. 3A to 3K are cross-sectional views schematically showing a method of manufacturing a printed circuit board having a metal post according to a first embodiment of the present invention. Referring to FIG. 3A, a preliminary substrate is prepared. The preliminary substrate may be a flat substrate without a pattern structure.

상기 예비기판은 구리시드층을 포함하는 절연기판일 수 있다. 구체적으로, 상기 예비기판은 절연 코어층(310), 구리 포일층(320) 및 구리시드층(330)을 포함할 수 있다. 구리시드층(330)은 구리 도금 공정을 위한 시드층으로 기능할 수 있다. 구리 포일층(320)은 절연 코어층(310) 상에서, 구리시드층(330)를 이용하여 구리 포스트 층을 형성하도록 하는 캐리어층으로 기능할 수 있다.The preliminary substrate may be an insulating substrate including a copper seed layer. Specifically, the preliminary substrate may include an insulating core layer 310, a copper foil layer 320, and a copper seed layer 330. The copper seed layer 330 may function as a seed layer for the copper plating process. The copper foil layer 320 may function as a carrier layer on the insulating core layer 310 to form a copper post layer using the copper seed layer 330.

구리 포일층(320) 및 구리시드층(330)은 절연 코어층(310) 상에서 평탄화된 표면을 가지도록 형성될 수 있다. 구리 포일층(320)과 구리시드층(330) 사이에는 이형층(미도시)이 추가로 배치될 수도 있다. The copper foil layer 320 and the copper seed layer 330 may be formed to have a planarized surface on the insulating core layer 310. A release layer (not shown) may be additionally disposed between the copper foil layer 320 and the copper seed layer 330.

도 3b를 참조하면, 구리시드층(330) 상에 감광성 레지스트 패턴(340)을 형성한다. 감광성 레지스트 패턴(340)은 일 예로서, 광감응성 드라이필름의 패턴층일 수 있다. 감광성 레지스트 패턴(340)은 구리시드층(330)의 적어도 일부분을 노출시키도록 패터닝될 수 있다. 감광성 레지스트 패턴(340)은 후술하는 구리 포스트가 형성될 영역을 정의하도록, 컨택 패턴을 형성할 수 있다.Referring to FIG. 3B, a photosensitive resist pattern 340 is formed on the copper seed layer 330. The photosensitive resist pattern 340 may be, for example, a patterned layer of a photosensitive dry film. The photosensitive resist pattern 340 may be patterned to expose at least a portion of the copper seed layer 330. The photosensitive resist pattern 340 can form a contact pattern so as to define a region where a copper post to be described later is to be formed.

도 3c를 참조하면, 감광성 레지스트 패턴(340)에 의해 노출되는 구리시드층(330)을 이용하여 도금 공정을 진행함으로써, 구리 패턴층(350)을 형성한다. 즉, 구리 패턴층(350)은 구리 도금 패턴의 형태를 가진다. 상기 도금 공정은 일 예로서, 전해도금, 무전해도금, 또는 이들을 결합하는 방식으로 진행될 수 있다. Referring to FIG. 3C, the plating process is performed using the copper seed layer 330 exposed by the photosensitive resist pattern 340 to form the copper pattern layer 350. That is, the copper pattern layer 350 has the form of a copper plating pattern. The plating process may be, for example, electroplating, electroless plating, or a combination thereof.

구리 패턴층(350)은 감광성 레지스트 패턴(340)에 의해 형성되는 컨택 패턴의 내부를 채우도록 형성될 수 있다. 몇몇 실시 예에서는 구리 패턴층(350)의 높이를 균일하게 조절하기 위해, 도금 공정이 완료된 후에, 감광성 레지스트 패턴(340)의 높이에 맞추어, 구리 패턴층(350)의 상부를 평탄화할 수 있다. 상기 평탄화 방법은 일 예로서, 그라인딩법 또는 화학적 식각법 등을 적용할 수 있다.The copper pattern layer 350 may be formed to fill the inside of the contact pattern formed by the photosensitive resist pattern 340. [ In some embodiments, the upper portion of the copper pattern layer 350 may be planarized to match the height of the photosensitive resist pattern 340 after the plating process is completed, in order to uniformly control the height of the copper pattern layer 350. The planarization method may be, for example, a grinding method or a chemical etching method.

도 3d를 참조하면, 구리 패턴층(350) 및 감광성 레지스트 패턴(340) 상에 마스크 패턴층(360)을 배치시킨다. 마스크 패턴층(360)은 구리 패턴층(350)을 선택적으로 노출시키는 컨택 패턴을 구비할 수 있다. 일 예로서, 마스크 패턴층(360)은 쉐도우 마스크일 수 있다.Referring to FIG. 3D, a mask pattern layer 360 is disposed on the copper pattern layer 350 and the photosensitive resist pattern 340. The mask pattern layer 360 may have a contact pattern selectively exposing the copper pattern layer 350. As an example, the mask pattern layer 360 may be a shadow mask.

도 3e를 참조하면, 솔더 물질을 마스크 패턴층(360) 상에 제공한다. 구체적인 일 예로서, 솔더 페이스트를 마스크 패턴층(360) 상에 코팅하는 방법이 적용될 수 있다. 그 결과, 상기 솔더 페이스트가 상기 컨택 패턴에 의해 노출된 구리 패턴층(350) 상에 코팅됨으로써, 솔더 패턴층(370)이 구리 패턴층(350) 상에 형성될 수 있다. 이어서, 마스크 패턴층(360)은 제거될 수 있다.Referring to FIG. 3E, a solder material is provided on the mask pattern layer 360. As a specific example, a method of coating a solder paste on the mask pattern layer 360 may be applied. As a result, the solder paste is coated on the copper pattern layer 350 exposed by the contact pattern, so that the solder pattern layer 370 can be formed on the copper pattern layer 350. The mask pattern layer 360 may then be removed.

도 3f를 참조하면, 감광성 레지스트 패턴(340)을 예비기판(300)으로부터 제거하여, 구리시드층(330)을 노출시킨다. Referring to FIG. 3F, the photosensitive resist pattern 340 is removed from the preliminary substrate 300 to expose the copper seed layer 330.

도 3g를 참조하면, 솔더 패턴층(370) 및 구리 패턴층(350)을 식각 마스크로 사용하여 구리시드층(330)을 선택적으로 식각함으로써, 시드 패턴층(332)을 형성할 수 있다. 상기 식각 공정은 일 예로서, 건식 식각, 습식 식각 또는 이들의 결합으로 진행될 수 있다. Referring to FIG. 3G, the seed pattern layer 332 can be formed by selectively etching the copper seed layer 330 using the solder pattern layer 370 and the copper pattern layer 350 as an etching mask. The etching process may be, for example, dry etching, wet etching, or a combination thereof.

상술한 도 3a 내지 도 3g의 공정을 진행함으로써, 절연 코어층(310) 상에 구리 포스트(30)를 형성할 수 있다. 구리 포스트(30)는 시드 패턴층(332) 및 구리 패턴층(350)을 포함할 수 있다. 구리 포스트(30)의 구리 패턴층(350) 상에는 솔더 패턴층(370)이 위치할 수 있다.The copper posts 30 can be formed on the insulating core layer 310 by performing the processes of FIGS. 3A to 3G. The copper posts 30 may include a seed pattern layer 332 and a copper pattern layer 350. The solder pattern layer 370 may be located on the copper pattern layer 350 of the copper post 30. [

도 3h를 참조하면, 주회로기판(100)을 준비한다. 주회로기판(100)은 절연 코어층(110) 상에 적어도 하나 이상의 회로 패턴층(120, 125) 및 회로 패턴층(120, 125)를 서로 절연하는 절연층(130)을 구비할 수 있다. 또한, 주회로기판(100)은 최상층 절연 패턴(150)에 의해 노출되는 접속 패드(140)을 구비할 수 있다. Referring to FIG. 3H, a main circuit board 100 is prepared. The main circuit board 100 may include an insulating layer 130 for insulating at least one circuit pattern layer 120 and 125 and the circuit pattern layers 120 and 125 from each other on the insulating core layer 110. In addition, the main circuit board 100 may include a connection pad 140 exposed by the uppermost insulation pattern 150.

도 3h를 다시 참조하면, 주회로기판(100)을 준비하는 단계는 다음과 같이 진행될 수 있다. 먼저, 복수의 내층 회로(120) 및 외층 회로(140)를 구비하는 회로 기판을 제조한다. 상기 회로 기판을 제조하는 방법은 종래의 다층 인쇄회로기판의 제조 방법을 적용할 수 있다. 비록, 도면에서는 편의상, 1층의 내층 회로(120), 외층 회로(140) 및 관통 비아(125)를 도시하고 있으나, 반드시 이에 한정되는 것은 아니고, 다양한 갯수의 내층 회로가 가능하며, 내층 회로, 외층 회로 및 비아층의 구조에 관한 한 다른 변형예가 가능하다. Referring again to FIG. 3H, the step of preparing the main circuit board 100 may proceed as follows. First, a circuit board having a plurality of inner layer circuits 120 and outer layer circuits 140 is manufactured. The method for manufacturing the circuit board can be applied to a conventional method for manufacturing a multilayer printed circuit board. Although the inner layer circuit 120, the outer layer circuit 140, and the through vias 125 are illustrated as one layer in the drawings for the sake of convenience, the present invention is not limited thereto. Various numbers of inner layer circuits are possible, Other modifications are possible as far as the structure of the outer layer circuit and the via layer is concerned.

이어서, 외층 회로(140)를 덮도록 솔더레지스트층(150)을 형성하되, 상기 접속 패드(140)로 기능하는 상기 외층 회로의 일부분이 솔더레지스트층(150)에 의해 노출되도록 한다.Subsequently, a solder resist layer 150 is formed to cover the outer layer circuit 140 so that a part of the outer layer circuit functioning as the connection pad 140 is exposed by the solder resist layer 150.

도 3i를 참조하면, 도 3a 내지 도 3g의 공정을 진행하여 제조한, 솔더 패턴층(370)이 형성된 구리 포스트(30)를 포함하는 예비기판(300)을 주회로기판(100)에 대하여 정렬한다. 구체적으로, 상기 구리 포스트의 솔더 패턴층(370)과 주회로기판(100)의 접속 패드(140)를 인접하도록 정렬하여 배치시킨다. 이때, 솔더 패턴층(370)은 접속 패드(140)과 접촉하거나, 소정의 간격을 두고 이격하도록 배치될 수 있다.Referring to FIG. 3I, a preliminary substrate 300 including a copper post 30 on which a solder pattern layer 370 is formed, which is manufactured through the processes of FIGS. 3A to 3G, is aligned do. Specifically, the solder pattern layer 370 of the copper posts and the connection pads 140 of the main circuit board 100 are arranged so as to be adjacent to each other. At this time, the solder pattern layer 370 may be placed in contact with the connection pad 140 or spaced apart at a predetermined interval.

도 3j를 참조하면, 상기 솔더 패턴층(370)을 가열하여 리플로우시킨다. 리플로우되는 솔더 패턴층(370)은 소정의 형상으로 변형되어 구리 포스트(30)와 접속 패드(140)를 솔더 접합시킬 수 있다. 도시되는 바와 같이, 솔더 패턴층(370)은 리플로우 후에 솔더층(372)으로 변형되어, 구리 포스트(30)와 접속 패드(140) 사이에 개재될 수 있다.Referring to FIG. 3J, the solder pattern layer 370 is heated and reflowed. The solder pattern layer 370 to be reflowed may be deformed into a predetermined shape to solder bond the copper posts 30 and the connection pads 140. As shown, the solder pattern layer 370 may be deformed into a solder layer 372 after reflow and interposed between the copper posts 30 and the connection pads 140.

도 3k를 참조하면, 구리 포스트(30)의 시드 패턴층(332)과 예비기판(300)의 구리포일층(320)을 분리시킨다. 일 예로서, 분리방법은 물리적인 힘을 인가하여, 시드 패턴층(332)과 구리포일층(320) 사이에 위치하는 이형층을 분리시키는 방법을 적용할 수 있다. Referring to FIG. 3K, the seed pattern layer 332 of the copper post 30 and the copper foil layer 320 of the preliminary substrate 300 are separated. As one example, a separation method may be applied by applying a physical force to separate the release layer located between the seed pattern layer 332 and the copper foil layer 320.

상술한 방법을 통하여, 주회로기판(100) 상에 구리 포스트(30)을 제조할 수 있다.
Through the above-described method, the copper posts 30 can be manufactured on the main circuit board 100.

도 4a 내지 도 4f는 본 발명의 제2 실시 예에 따르는 금속 포스트를 구비하는 인쇄회로기판의 제조 방법을 개략적으로 나타내는 단면도이다. 도 4a를 참조하면, 본 발명의 제1 실시 예의 도 3a 내지 도 3c과 관련하여 설명한 공정과 실질적으로 동일한 공정을 예비기판(300)에서 진행한다. 4A to 4F are cross-sectional views schematically showing a method of manufacturing a printed circuit board having a metal post according to a second embodiment of the present invention. Referring to FIG. 4A, a process substantially identical to the process described with reference to FIGS. 3A to 3C of the first embodiment of the present invention is performed on the preliminary substrate 300. FIG.

즉, 구리시드층(330) 상에 감광성 레지스트 패턴(340)이 배치되고, 도금 공정을 수행하여 감광성 레지스트 패턴(340) 사이의 공간을 메우는 구리 패턴층(350)을 형성한다.That is, a photosensitive resist pattern 340 is disposed on the copper seed layer 330, and a plating process is performed to form a copper pattern layer 350 filling a space between the photosensitive resist patterns 340.

도 4b를 참조하면, 감광성 레지스트 패턴(340)을 예비기판(300)으로부터 제거하여, 구리시드층(330)을 노출시킨다. Referring to FIG. 4B, the photosensitive resist pattern 340 is removed from the preliminary substrate 300 to expose the copper seed layer 330.

도 4c를 참조하면, 구리 패턴층(350)을 식각 마스크로 사용하여 구리시드층(330)을 선택적으로 식각함으로써, 시드 패턴층(332)을 형성할 수 있다. 상기 식각 공정은 일 예로서, 건식 식각, 습식 식각 또는 이들의 결합으로 진행될 수 있다. Referring to FIG. 4C, the seed pattern layer 332 can be formed by selectively etching the copper seed layer 330 using the copper pattern layer 350 as an etching mask. The etching process may be, for example, dry etching, wet etching, or a combination thereof.

이와 같이, 도 4a 내지 도 4c의 공정을 진행함으로써, 절연 코어층(310) 상에 구리 포스트(30)를 형성할 수 있다. 구리 포스트(30)는 시드 패턴층(332) 및 구리 패턴층(350)을 포함할 수 있다. 본 발명의 제1 실시예에서와는 다르게, 구리 포스트(30)의 구리 패턴층(350) 상에는 솔더 패턴층이 위치하지 않는다.Thus, the copper posts 30 can be formed on the insulating core layer 310 by proceeding with the steps of FIGS. 4A to 4C. The copper posts 30 may include a seed pattern layer 332 and a copper pattern layer 350. Unlike in the first embodiment of the present invention, the solder pattern layer is not located on the copper pattern layer 350 of the copper post 30.

도 4d를 참조하면, 주회로기판(200)을 준비한다. 주회로기판(200)은 본 발명의 제1 실시예의 주회로기판(100)과 실질적으로 동일하다. 따라서, 중복을 배제하기 위해 상세한 구조에 대한 설명은 생략하기로 한다.Referring to FIG. 4D, a main circuit board 200 is prepared. The main circuit board 200 is substantially the same as the main circuit board 100 of the first embodiment of the present invention. Therefore, a detailed description of the structure will be omitted in order to exclude duplication.

주회로기판(200)의 외층 회로(140)를 덮도록 솔더레지스트층(150)이 형성되며, 이때, 외층 회로(140)의 일부분으로서 접속 패드(140)가 외부로 노출될 수 있다. The solder resist layer 150 is formed so as to cover the outer layer circuit 140 of the main circuit board 200. The connection pad 140 may be exposed to the outside as a part of the outer layer circuit 140 at this time.

도 4d를 다시 참조하면, 접속 패드(140) 상에 솔더 패턴층(170)이 형성된다. 솔더 패턴층(170)을 형성하는 방법은 일 예로서, 본 발명의 제1 실시예의 도 3d 및 도 3e와 관련하여 설명한, 마스크 패턴층(360)을 이용하여 솔더 물질을 제공하는 방법을 적용할 수 있다.Referring again to FIG. 4D, a solder pattern layer 170 is formed on the connection pad 140. As a method of forming the solder pattern layer 170, a method of providing a solder material using the mask pattern layer 360 described with reference to FIGS. 3D and 3E of the first embodiment of the present invention is applied .

도 4e를 참조하면, 도 4a 내지 도 4c의 공정을 진행하여 제조한, 구리 포스트(30)를 포함하는 예비기판(300)을 솔더 패턴층(170) 상에 정렬한다. 구체적으로, 구리 포스트(30)를 솔더 패턴층(170)과 인접하도록 정렬하여 배치시킨다. 이때, 구리 포스트(30)는 솔더 패턴층(170)과 접촉하거나, 소정의 간격을 두고 이격하도록 배치될 수 있다.Referring to FIG. 4E, a preliminary substrate 300 including a copper post 30, which is manufactured through the processes of FIGS. 4A to 4C, is aligned on the solder pattern layer 170. Specifically, the copper posts 30 are aligned and disposed adjacent to the solder pattern layer 170. At this time, the copper posts 30 may be placed in contact with the solder pattern layer 170 or spaced apart at a predetermined interval.

이어서, 상기 솔더 패턴층(170)을 가열하여 리플로우시킨다. 리플로우되는 솔더 패턴층(170)은 소정의 형상으로 변형되어 구리 포스트(30)와 접속 패드(140)를 솔더 접합시킬 수 있다. 도시되는 바와 같이, 솔더 패턴층(170)은 리플로우 후에 솔더층(172)으로 변형되어, 구리 포스트(30)와 접속 패드(140) 사이에 개재될 수 있다.Then, the solder pattern layer 170 is heated and reflowed. The solder pattern layer 170 to be reflowed may be deformed into a predetermined shape to solder bond the copper posts 30 and the connection pads 140. As shown, the solder pattern layer 170 may be deformed into a solder layer 172 after reflow and interposed between the copper posts 30 and the connection pad 140.

도 4f를 참조하면, 구리 포스트(30)의 시드 패턴층(332)과 예비기판(300)의 구리포일층(320)을 분리시킨다. 일 예로서, 분리방법은 물리적인 힘을 인가하여, 시드 패턴층(332)과 구리포일층(320) 사이에 위치하는 이형층을 분리시키는 방법을 적용할 수 있다. Referring to FIG. 4F, the seed pattern layer 332 of the copper posts 30 is separated from the copper foil layer 320 of the preliminary substrate 300. As one example, a separation method may be applied by applying a physical force to separate the release layer located between the seed pattern layer 332 and the copper foil layer 320.

상술한 방법을 통하여, 주회로기판(200) 상에 구리 포스트(30)을 제조할 수 있다.
Through the above-described method, the copper posts 30 can be manufactured on the main circuit board 200.

도 5는 본 발명의 일 실시 예에 따라 제조되는 구리 포스트를 구비하는 인쇄회로기판을 개략적으로 나타내는 단면도이다. 도 5를 참조하면, 인쇄회로기판(500)은 적어도 하나 이상의 회로 패턴층, 및 상기 회로 패턴층의 회상층에 해당되고 절연 패턴(150)에 의해 선택적으로 노출되는 접속 패드(140)를 구비하는 주회로기판(100, 200)을 포함한다. 다만, 도 5에서는 도시의 편의상 주회로기판(100, 200)에서, 적어도 하나 이상의 회로 패턴층을 생략하여 나타내었다. 5 is a cross-sectional view schematically showing a printed circuit board having a copper post manufactured according to an embodiment of the present invention. 5, the printed circuit board 500 includes at least one circuit pattern layer and a connection pad 140 corresponding to the recoil layer of the circuit pattern layer and selectively exposed by the insulation pattern 150 And includes a main circuit board (100, 200). 5, at least one circuit pattern layer is omitted from the main circuit boards 100 and 200 for the sake of convenience.

접속 패드(140) 상부에 해당되며, 솔더레지스트층(150) 사이의 공간에는 솔더층(172, 372)이 배치된다. 도 1a 내지 도 1c에 도시되는 일 비교예에서, 제1 구리 포스트(14)가 배치되는 위치에, 본 발명의 실시 예에서는 솔더층(172, 372)이 위치한다. And solder layers 172 and 372 are disposed in a space between the solder resist layers 150. The solder resist layer 150 is formed on the upper surface of the connection pad 140, In the comparative example shown in FIGS. 1A-1C, solder layers 172 and 372 are located at the locations where the first copper posts 14 are disposed in the embodiment of the present invention.

구리 포스트(30)는 솔더층(172, 372) 상에 배치되며, 구리 포스트(30)의 높이 방향을 따라 균일한 폭(W3)을 가지도록 배치될 수 있다. 도 1a 내지 도 1c에 도시되는 일 비교예에서, 구리 포스트(10)가 높이 방향을 따라 서로 다른 폭(W1, W2)을 가지는 것과 서로 대비된다.The copper posts 30 are disposed on the solder layers 172 and 372 and may be arranged to have a uniform width W3 along the height direction of the copper posts 30. [ In the comparative example shown in Figs. 1A to 1C, the copper posts 10 have different widths W1 and W2 along the height direction, and are compared with each other.

본 발명의 실시 예에서는 주회로기판(100, 200) 상에서 구리 도금 공정이 직접 진행되지 않는다. 따라서, 구리 도금 패턴을 위한 레지스트 패턴의 형성 및 제거 공정이 진행되지 않음으로써, 미제거된 레지스트 패턴에 의해 발생할 수 있는 구리 도금 불량이 발생하지 않을 수 있다. 그 결과, 구리 포스트(30)의 구조적 신뢰성이, 도 1a 내지 도 1c에 도시되는 일 비교예의 구리 포스트(10)에 비해 상대적으로 우수할 수 있다. In the embodiment of the present invention, the copper plating process does not proceed directly on the main circuit boards 100 and 200. Therefore, since the step of forming and removing the resist pattern for the copper plating pattern does not proceed, the copper plating failure that may be caused by the unremoved resist pattern may not occur. As a result, the structural reliability of the copper posts 30 can be relatively superior to that of the comparative copper posts 10 shown in Figs. 1A to 1C.

아울러, 본 발명의 실시 예에 따르면, 평탄화된 예비기판(300) 상에서 1회의 구리 도금 공정을 통해 구리 포스트(30)를 형성할 수 있다. 이와는 달리, 도 1a 내지 도 1c에 도시되는 일 비교예에서는 솔더레지스트 패턴층(13) 사이의 공간을 메우기 위해, 최소한 2회 이상의 도금 공정이 요청될 수 있다. In addition, according to the embodiment of the present invention, the copper posts 30 can be formed on the planarized preliminary substrate 300 through a single copper plating process. In contrast, in the comparative example shown in Figs. 1A to 1C, at least two plating processes may be required to fill the space between the solder resist pattern layers 13.

본 발명의 실시 예에 따르면, 평탄화된 예비기판(300) 상에서 구리 포스트(30)로서의 구리 패턴층(350)이 형성됨으로써, 비교예에서와 같이, 패턴 구조의 회로기판 상에서 구리 포스트(10)가 형성될 때보다 상대적으로 미세한 피치 및 패터닝이 가능할 수 있다. 또한, 구리 포스트(30)의 높이 제어에 있어서도, 비교예에서의 구리 포스트(10)의 높이 제어보다 상대적으로 용이할 수 있다.
According to the embodiment of the present invention, since the copper pattern layer 350 is formed as the copper posts 30 on the planarized preliminary substrate 300, the copper posts 10 are formed on the patterned circuit board as in the comparative example Relatively fine pitch and patterning may be possible than when formed. Also, the height control of the copper posts 30 can be relatively easier than the height control of the copper posts 10 in the comparative example.

이상에서는 도면 및 실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 출원의 기술적 사상으로부터 벗어나지 않는 범위 내에서 본 출원에 개시된 실시예들을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it will be understood by those of ordinary skill in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined by the appended claims. It can be understood that

10: 구리 포스트, 11: 적층 기판,
12: 접속 패드층, 13: 솔더레지스트 패턴층,
14: 제1 구리 포스트, 15: 제1 드라이필름 패턴,
16: 제2 구리 포스트, 17: 제2 드라이필름 패턴,
30: 구리 포스트, 100: 주회로기판,
110: 절연 코어층, 120 125: 회로 패턴층,
130: 절연층, 140: 접속 패드,
150: 솔더 레지스트층, 170: 솔더 패턴층,
172: 솔더층, 310: 절연 코어층,
320: 구리포일층, 330: 구리시드층,
332: 시드 패턴층, 340: 감광성 레지스트 패턴,
350: 구리 패턴층, 360: 마스크 패턴층,
370: 솔더 패턴층, 372: 솔더층.
10: Copper post, 11: Laminated substrate,
12: connection pad layer, 13: solder resist pattern layer,
14: primary copper post, 15: primary dry film pattern,
16: second copper post, 17: second dry film pattern,
30: Copper post, 100: Main circuit board,
110: insulating core layer, 120 125: circuit pattern layer,
130: insulating layer, 140: connection pad,
150: solder resist layer, 170: solder pattern layer,
172: solder layer, 310: insulating core layer,
320: copper foil layer, 330: copper seed layer,
332: seed pattern layer, 340: photosensitive resist pattern,
350: copper pattern layer, 360: mask pattern layer,
370: solder pattern layer, 372: solder layer.

Claims (19)

적어도 하나 이상의 회로 패턴층 및 상기 회로 패턴층을 서로 절연하는 절연층을 구비하고, 상기 절연층 상에 배치되는 외층 회로를 최상층 절연 패턴이 상기 절연층 상에서 노출함으로써 형성되는 접속 패드를 구비하는 주회로기판을 준비하는 단계;
예비기판 상에 금속 포스트를 형성하는 단계;
상기 예비기판 상의 상기 금속 포스트와 상기 주회로기판 상의 접속 패드를 솔더 패턴층을 이용하여 접합하는 단계를 포함하는
금속 포스트를 구비하는 인쇄회로기판의 제조 방법.
And an insulating layer for insulating at least one of the circuit pattern layers and the circuit pattern layer from each other, wherein the outer layer circuit disposed on the insulating layer is formed by exposing the uppermost layer insulating pattern on the insulating layer, Preparing a substrate;
Forming a metal post on the preliminary substrate;
And joining the metal posts on the preliminary substrate and the connection pads on the main circuit board using a solder pattern layer
A method of manufacturing a printed circuit board having a metal post.
제1 항에 있어서,
상기 주회로기판을 준비하는 단계는
복수의 내층 회로 및 외층 회로를 구비하는 회로 기판을 준비하는 단계;
상기 외층 회로를 덮도록 상기 최상층 절연 패턴으로서 솔더레지스트층을 형성하되, 상기 접속 패드로 기능하는 상기 외층 회로의 일부분이 상기 솔더레지스트층에 의해 외부로 노출되도록 하는 단계를 포함하는
금속 포스트를 구비하는 인쇄회로기판의 제조 방법.
The method according to claim 1,
The step of preparing the main circuit board
Preparing a circuit board having a plurality of inner layer circuits and outer layer circuits;
Forming a solder resist layer as the uppermost layer insulating pattern so as to cover the outer layer circuit so that a portion of the outer layer circuit functioning as the connection pad is exposed to the outside by the solder resist layer
A method of manufacturing a printed circuit board having a metal post.
제1 항에 있어서,
상기 예비기판 상에 금속 포스트를 형성하는 단계는
구리시드층을 포함하는 절연기판을 준비하는 단계; 및
상기 구리시드층을 이용하는 도금법에 의하여 상기 절연기판 상에 구리 패턴층을 형성하는 단계를 포함하는
금속 포스트를 구비하는 인쇄회로기판의 제조 방법.
The method according to claim 1,
The step of forming a metal post on the preliminary substrate
Preparing an insulating substrate comprising a copper seed layer; And
And forming a copper pattern layer on the insulating substrate by a plating method using the copper seed layer
A method of manufacturing a printed circuit board having a metal post.
제1 항에 있어서,
상기 예비기판은
절연코어층;
상기 절연코어층 상에 적층되며, 캐리어층으로 기능하는 구리 포일층;
상기 구리 포일층 상에 배치되고, 구리 도금 공정을 위한 시드층으로 기능하는 구리 시드층; 및
상기 구리 포일층과 상기 구리 시드층 사이에 개재되는 이형층을 포함하는
금속 포스트를 구비하는 인쇄회로기판의 제조 방법.
The method according to claim 1,
The pre-
An insulating core layer;
A copper foil layer stacked on the insulating core layer and functioning as a carrier layer;
A copper seed layer disposed on the copper foil layer and serving as a seed layer for a copper plating process; And
And a release layer interposed between the copper foil layer and the copper seed layer
A method of manufacturing a printed circuit board having a metal post.
제3 항에 있어서,
상기 구리 패턴층을 형성하는 단계는
상기 구리시드층 상에 감광성 레지스트 패턴을 형성하는 단계;
상기 감광성 레지스트 패턴 사이로 노출되는 상기 구리시드층을 이용하여 도금을 실시하여 구리 도금 패턴을 형성하는 단계;
상기 절연기판으로부터 상기 감광성 레지스트 패턴을 제거하는 단계; 및
상기 감광성 레지스트 패턴이 제거됨으로써 노출되는 상기 구리시드층을 제거하는 단계를 포함하는
금속 포스트를 구비하는 인쇄회로기판의 제조 방법.
The method of claim 3,
The step of forming the copper pattern layer
Forming a photosensitive resist pattern on the copper seed layer;
Forming a copper plating pattern by performing plating using the copper seed layer exposed between the photosensitive resist patterns;
Removing the photosensitive resist pattern from the insulating substrate; And
And removing the exposed copper seed layer by removing the photosensitive resist pattern
A method of manufacturing a printed circuit board having a metal post.
제3 항에 있어서,
상기 구리 패턴층을 형성하는 단계는
상기 구리시드층 상에 감광성 레지스트 패턴을 형성하는 단계;
상기 감광성 레지스트 패턴 사이로 노출되는 상기 구리시드층을 이용하여 도금을 실시하여 구리 도금 패턴을 형성하는 단계;
상기 구리 도금 패턴을 선택적으로 노출시키는 마스크 패턴층을 배치하는 단계;
솔더 물질을 상기 마스크 패턴층 상에 제공하여, 외부로 노출된 상기 구리 도금 패턴 상에 솔더 패턴층을 형성하는 단계;
상기 절연기판으로부터 상기 마스크 패턴층 및 상기 감광성 레지스트 패턴을 제거하는 단계; 및
상기 감광성 레지스트 패턴이 제거됨으로써 노출되는 상기 구리시드층을 제거하는 단계를 포함하는
금속 포스트를 구비하는 인쇄회로기판의 제조 방법.
The method of claim 3,
The step of forming the copper pattern layer
Forming a photosensitive resist pattern on the copper seed layer;
Forming a copper plating pattern by performing plating using the copper seed layer exposed between the photosensitive resist patterns;
Disposing a mask pattern layer selectively exposing the copper plating pattern;
Providing a solder material on the mask pattern layer to form a solder pattern layer on the exposed copper plating pattern;
Removing the mask pattern layer and the photosensitive resist pattern from the insulating substrate; And
And removing the exposed copper seed layer by removing the photosensitive resist pattern
A method of manufacturing a printed circuit board having a metal post.
제1 항에 있어서,
상기 예비기판 상의 상기 금속 포스트와 상기 주회로기판 상의 상기 접속 패드를 접합하는 단계는
상기 금속 포스트의 상부에 상기 솔더 패턴층을 형성하는 단계;
상기 솔더 패턴층과 상기 접속 패드를 인접하도록 정렬하여 배치시키는 단계; 및
상기 솔더 패턴층을 리플로우시켜 상기 금속 포스트와 상기 접속 패드를 솔더 접합하는 단계를 포함하는
금속 포스트를 구비하는 인쇄회로기판의 제조 방법.
The method according to claim 1,
The step of bonding the metal posts on the preliminary substrate to the connection pads on the main circuit board
Forming the solder pattern layer on the metal posts;
Aligning and arranging the solder pattern layer and the connection pad adjacent to each other; And
And reflowing the solder pattern layer to solder-bond the metal posts and the connection pads
A method of manufacturing a printed circuit board having a metal post.
제1 항에 있어서,
상기 예비기판 상의 상기 금속 포스트와 상기 주회로기판 상의 상기 접속 패드를 접합하는 단계는
상기 접속 패드 상에 상기 솔더 패턴층을 형성하는 단계;
상기 금속 포스트와 상기 솔더 패턴층을 인접하도록 정렬하여 배치시키는 단계; 및
상기 솔더 패턴층을 리플로우시켜 상기 금속 포스트와 상기 접속 패드를 솔더 접합시키는 단계를 포함하는
금속 포스트를 구비하는 인쇄회로기판의 제조 방법.
The method according to claim 1,
The step of bonding the metal posts on the preliminary substrate to the connection pads on the main circuit board
Forming the solder pattern layer on the connection pad;
Aligning and arranging the metal posts and the solder pattern layer adjacent to each other; And
And reflowing the solder pattern layer to solder bond the metal posts and the connection pad
A method of manufacturing a printed circuit board having a metal post.
제8 항에 있어서,
상기 접속 패드 상에 솔더 패턴층을 형성하는 단계는
상기 접속 패드 및 상기 최상층 절연 패턴 상에, 상기 접속 패드를 선택적으로 노출시키는 마스크 패턴층을 형성하는 단계;
솔더 페이스트를 상기 마스크 패턴층 상에 코팅하여, 외부로 노출된 상기 접속 패드 상에 솔더막을 형성하는 단계; 및
상기 주회로기판으로부터 상기 마스크 패턴층을 제거하는 단계를 포함하는
금속 포스트를 구비하는 인쇄회로기판의 제조 방법.
9. The method of claim 8,
The step of forming a solder pattern layer on the connection pad
Forming a mask pattern layer selectively exposing the connection pad on the connection pad and the uppermost insulating pattern;
Coating a solder paste on the mask pattern layer to form a solder film on the exposed connection pads; And
And removing the mask pattern layer from the main circuit board
A method of manufacturing a printed circuit board having a metal post.
제7 항 또는 제8 항에 있어서,
상기 솔더 패턴층은 상기 최상층 절연 패턴 사이로 노출되는 상기 접속 패드의 상부 공간을 메우도록 리플로우되는
금속 포스트를 구비하는 인쇄회로기판의 제조 방법.
9. The method according to claim 7 or 8,
The solder pattern layer is reflowed to fill an upper space of the connection pads exposed between the uppermost layer insulating patterns
A method of manufacturing a printed circuit board having a metal post.
제1 항에 있어서,
상기 금속 포스트와 상기 접속 패드의 접합 후에, 상기 금속 포스트와 상기 예비 기판을 분리시키는 단계를 더 포함하는
금속 포스트를 구비하는 인쇄회로기판의 제조 방법.
The method according to claim 1,
After the bonding of the metal posts and the connection pads, separating the metal posts and the preliminary substrate
A method of manufacturing a printed circuit board having a metal post.
적어도 하나 이상의 회로 패턴층 및 상기 회로 패턴층을 서로 절연하는 절연층을 구비하고, 상기 절연층 상에 배치되는 외층 회로를 최상층 절연 패턴이 상기 절연층 상에서 노출함으로써 형성되는 접속 패드를 구비하는 주회로기판을 준비하는 단계;
예비기판 상에 순차적으로 적층되는 금속 포스트 및 솔더 패턴층을 구비하는 접속 구조물을 형성하는 단계;
상기 접속 구조물과 상기 접속 패드를 인접하도록 정렬하여 배치시키는 단계; 및
상기 솔더 패턴층을 리플로우시켜 상기 금속 포스트와 상기 접속 패드를 접합시키는 단계를 포함하는
금속 포스트를 구비하는 인쇄회로기판의 제조 방법.
And an insulating layer for insulating at least one of the circuit pattern layers and the circuit pattern layer from each other, wherein the outer layer circuit disposed on the insulating layer is formed by exposing the uppermost layer insulating pattern on the insulating layer, Preparing a substrate;
Forming a connection structure having a metal post and a solder pattern layer sequentially deposited on a preliminary substrate;
Aligning and arranging the connection structure and the connection pad adjacent to each other; And
And reflowing the solder pattern layer to bond the metal posts to the connection pad
A method of manufacturing a printed circuit board having a metal post.
적어도 하나 이상의 회로 패턴층 및 상기 회로 패턴층을 서로 절연하는 절연층을 구비하고, 상기 절연층 상에 배치되는 외층 회로를 최상층 절연 패턴이 상기 절연층 상에서 노출함으로써 형성되는 접속 패드를 구비하는 주회로기판을 준비하는 단계;
예비기판 상에 금속 포스트를 포함하는 접속 구조물을 형성하는 단계;
상기 접속 패드 상에 솔더 패턴층을 형성하는 단계;
상기 접속 구조물과 상기 솔더 패턴층을 인접하도록 정렬하여 배치시키는 단계; 및
상기 솔더 패턴층을 리플로우시켜 상기 금속 포스트와 상기 접속 패드를 접합시키는 단계를 포함하는
금속 포스트를 구비하는 인쇄회로기판의 제조 방법.
And an insulating layer for insulating at least one of the circuit pattern layers and the circuit pattern layer from each other, wherein the outer layer circuit disposed on the insulating layer is formed by exposing the uppermost layer insulating pattern on the insulating layer, Preparing a substrate;
Forming a connection structure including a metal post on the preliminary substrate;
Forming a solder pattern layer on the connection pad;
Aligning and arranging the connection structure and the solder pattern layer adjacent to each other; And
And reflowing the solder pattern layer to bond the metal posts to the connection pad
A method of manufacturing a printed circuit board having a metal post.
제12 항 또는 제13 항에 있어서,
상기 솔더 패턴층은 상기 최상층 절연 패턴 사이로 노출되는 상기 접속 패드의 상부 공간을 메우도록 리플로우되는
금속 포스트를 구비하는 인쇄회로기판의 제조 방법.
The method according to claim 12 or 13,
The solder pattern layer is reflowed to fill an upper space of the connection pads exposed between the uppermost layer insulating patterns
A method of manufacturing a printed circuit board having a metal post.
삭제delete 삭제delete 삭제delete 삭제delete 삭제delete
KR1020140020644A 2014-02-21 2014-02-21 Printed circuit board substrate having metal post and the method of manufacturing the same KR101547755B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140020644A KR101547755B1 (en) 2014-02-21 2014-02-21 Printed circuit board substrate having metal post and the method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140020644A KR101547755B1 (en) 2014-02-21 2014-02-21 Printed circuit board substrate having metal post and the method of manufacturing the same

Publications (1)

Publication Number Publication Date
KR101547755B1 true KR101547755B1 (en) 2015-08-26

Family

ID=54062057

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140020644A KR101547755B1 (en) 2014-02-21 2014-02-21 Printed circuit board substrate having metal post and the method of manufacturing the same

Country Status (1)

Country Link
KR (1) KR101547755B1 (en)

Similar Documents

Publication Publication Date Title
US8119516B2 (en) Bump structure formed from using removable mandrel
KR102331611B1 (en) Electronic component device and method for manufacturing the same
JP6271021B2 (en) Super fine pitch PoP coreless package
KR20100086472A (en) Robust multi-layer wiring elements and assemblies with embedded microelectronic elements
TW201405720A (en) Multilayer electronic support structures with integral constructional elements
CN101257775A (en) Method of manufacturing wiring substrate and method of manufacturing electronic component device
KR101255954B1 (en) Printed circuit board and manufacturing method thereof
TWI513379B (en) Embedded passive component substrate and method for fabricating the same
US20110132651A1 (en) Circuit board and method of manufacturing the same
JP6505521B2 (en) WIRING BOARD, SEMICONDUCTOR DEVICE, AND WIRING BOARD MANUFACTURING METHOD
TW201603672A (en) Method for forming a via structure using a double-side laser process
KR101630435B1 (en) embedded PCB and method of manufacturing the same
US11516910B1 (en) Circuit board structure and manufacturing method thereof
KR101547755B1 (en) Printed circuit board substrate having metal post and the method of manufacturing the same
KR101574019B1 (en) Method of manufacturing Printed Circuit Board
TWI752202B (en) Support attached printed circuit board and manufacturing method therof
US9955578B2 (en) Circuit structure
KR101441466B1 (en) Ultra-thin package board and manufacturing method thereof
US20130105214A1 (en) Method for manufacturing circuit board provided with metal posts and circuit board manufactured by the method
TWI798748B (en) Circuit board structure and manufacturing method thereof
TWI512921B (en) Carrier structure, chip package structure and manufacturing method thereof
KR101194448B1 (en) Method for manufacturing printed circuit board
KR101340349B1 (en) Package substrate and method of manufacturing the same
CN115348725A (en) Circuit board structure and manufacturing method thereof
KR101720516B1 (en) method of fabricating PCB substrate having copper bump

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180816

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190812

Year of fee payment: 5