KR101194448B1 - Method for manufacturing printed circuit board - Google Patents

Method for manufacturing printed circuit board Download PDF

Info

Publication number
KR101194448B1
KR101194448B1 KR1020110020939A KR20110020939A KR101194448B1 KR 101194448 B1 KR101194448 B1 KR 101194448B1 KR 1020110020939 A KR1020110020939 A KR 1020110020939A KR 20110020939 A KR20110020939 A KR 20110020939A KR 101194448 B1 KR101194448 B1 KR 101194448B1
Authority
KR
South Korea
Prior art keywords
solder resist
forming
metal bumps
bump
plating
Prior art date
Application number
KR1020110020939A
Other languages
Korean (ko)
Other versions
KR20120102981A (en
Inventor
황순욱
문경돈
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020110020939A priority Critical patent/KR101194448B1/en
Publication of KR20120102981A publication Critical patent/KR20120102981A/en
Application granted granted Critical
Publication of KR101194448B1 publication Critical patent/KR101194448B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452Solder masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법은 외층회로를 갖는 기판상에 범프 형성용 개구부가 형성된 도금 레지스트를 형성하는 단계와, 상기 범프 형성용 개구부에 도금 공정을 수행하여 금속범프를 형성하는 단계와, 상기 기판상에 상기 금속범프를 커버하는 제1솔더레지스트 및 상기 제1솔더레지스트상에 형성된 제2솔더레지스트를 포함하는 복합 솔더 레지스트층을 형성하는 단계 및 상기 제2솔더레지스트를 제거하여 상기 금속범프를 노출시키는 단계를 포함한다.According to another aspect of the present invention, there is provided a method of manufacturing a printed circuit board, the method including: forming a plating resist having a bump forming opening on a substrate having an outer layer circuit, and performing a plating process on the bump forming opening to form a metal bump Forming a complex solder resist layer comprising a first solder resist covering the metal bumps and a second solder resist formed on the first solder resist and forming the second solder resist on the substrate. Removing to expose the metal bumps.

Description

인쇄회로기판의 제조방법{Method for manufacturing printed circuit board}Method for manufacturing printed circuit board

본 발명은 인쇄회로기판의 제조방법에 관한 것이다.The present invention relates to a method of manufacturing a printed circuit board.

최근, 휴대용 전자제품이 소형화되면서 인쇄회로기판에 반도체가 실장되는 공간은 점점 줄어들고 있다. 따라서, 단위 면적당 실장효율을 높이기 위하여 인쇄회로기판의 패키지 방법은 경박단소화되어가고 있다. 이러한 요구로 개발되어 상용화된 것이 반도체 칩의 크기와 거의 같은 크기의 패키지인 CSP(Chip Size Package)이다.Recently, as portable electronic products are miniaturized, spaces in which semiconductors are mounted on printed circuit boards are gradually decreasing. Therefore, in order to increase the mounting efficiency per unit area, the packaging method of the printed circuit board is becoming thin and small. A chip size package (CSP), a package about the same size as a semiconductor chip, has been developed and commercialized based on such a requirement.

그러나, 최근 패키지 개발 추세는 반도체 칩의 크기에 맞게 줄이는 것을 넘어서, SCSP(Stacked Chip Size Package)처럼 반도체 칩 위에 다른 반도체 칩을 쌓아 올리거나, 또는 기능이 서로 다른 여러 개의 반도체 칩을 하나의 패키지 안에 배열하는 MCM(Multi-Chip Module) 패키지 등도 개발되고 있다.However, recent trends in package development go beyond shrinking to the size of a semiconductor chip, stacking other semiconductor chips on top of a semiconductor chip, such as a stacked chip size package (SCSP), or multiple semiconductor chips with different functions in a single package. Arranged MCM (Multi-Chip Module) package is also being developed.

또한, 웨이퍼를 개별적인 칩으로 분리하지 않고, 여러 개의 반도체 칩들이 붙어 있는 상태에서 다이 본딩(die bonding), 몰딩(molding), 트리밍(trimming), 마킹(marking) 등의 제조공정을 마친 후, 이를 절단해 곧바로 완제품을 만드는 방법인 웨이퍼 레벨 패키지(wafer level package)도 개발되고 있다.In addition, the wafer is not separated into individual chips, and after the manufacturing processes such as die bonding, molding, trimming, marking, etc., are carried out in a state where several semiconductor chips are attached thereto, Wafer level packages are also being developed, which are a method of cutting and making finished products immediately.

이러한 고집적 패키지 기술 중에서, 생산 효율을 높이기 위해 기존의 칩(Chip)의 패드(Pad)와 기판의 패드를 와이어(wire)로 연결하는 와이어본딩 방식에서 와이어 없이 직접 칩의 패드와 기판의 패드를 연결하는 플립칩(Flip-Chip) 실장 기술 등의 사용이 증가하고 있다.Among these highly integrated package technologies, in order to increase production efficiency, a pad of a chip and a pad of a board are directly connected without a wire in a wire bonding method of connecting a pad of a chip and a pad of a board by a wire. The use of flip-chip mounting technology is increasing.

이하, 관련도면을 참조하여 종래 인쇄회로기판의 플립칩 범프 형성 과정을 설명하면 다음과 같다.
Hereinafter, a flip chip bump forming process of a conventional printed circuit board will be described with reference to related drawings.

도 12 내지 도 17은 종래 기술에 의한 프린팅 공정을 이용한 인쇄회로기판의 플립칩 범프 제조방법을 순차적으로 나타낸 공정 단면도이다.
12 to 17 are cross-sectional views sequentially illustrating a method of manufacturing flip chip bumps of a printed circuit board using a printing process according to the prior art.

먼저, 도 12에 도시한 바와 같이, 외층회로를 갖는 기판(10) 상에 범프 형성용 개구부(25)가 형성된 솔더 레지스트층(20)을 형성한다.First, as shown in FIG. 12, the soldering resist layer 20 in which the bump formation opening part 25 was formed on the board | substrate 10 which has an outer layer circuit is formed.

상기 형성된 솔더 레지스트층(20) 상에 도 13과 같이, 상기 범프 형성용 개구부(25)에 대응되는 오픈부(35)가 형성된 드라이 필름(30)을 도포한다.13, the dry film 30 having the open part 35 corresponding to the bump forming opening 25 is coated on the formed solder resist layer 20.

이후, 도 14와 같이, 상기 범프 형성용 개구부(25) 및 오픈부(35)에 솔더 페이스트(40)를 인쇄한 다음 도 15와 같이 드라이 필름(30)을 제거한다.Thereafter, as shown in FIG. 14, the solder paste 40 is printed on the bump forming openings 25 and the openings 35, and then the dry film 30 is removed as shown in FIG. 15.

이후, 도 16과 같이, 리플로우 공정을 진행하여 솔더 범프(45)를 형성한 다음 코이닝(coining) 공정을 진행하여 도 17과 같이, 상기 솔더 범프(45)의 상면을 플랫 형태로 형성한다.Thereafter, as shown in FIG. 16, the solder bumps 45 are formed by the reflow process, and then a coining process is performed to form the upper surface of the solder bumps 45 in a flat form as shown in FIG. 17. .

그러나, 상기와 같은 종래 기술에 의한 인쇄회로기판의 제조방법은 다음과 같은 문제점이 있었다.However, the method of manufacturing a printed circuit board according to the prior art as described above has the following problems.

즉, 인쇄회로기판이 점차 소형화되어가는 요구를 만족시키기 위해 인쇄회로기판을 미세패턴으로 형성할 경우 도 17에 도시한 바와 같이, 인근 솔더 범프(45)간의 간격(L)이 점차 짧아지게 되므로, 이후 반도체 칩의 범프와 인쇄회로기판의 범프가 열압착에 의해 접착될 때 범프 브릿지(bump bridge) 현상 즉, 이웃하는 범프끼리 서로 닿아서 절연되지 않고 쇼트(short) 불량을 야기시키는 문제점이 발생한다.That is, when the printed circuit board is formed in a fine pattern in order to satisfy the demand that the printed circuit board is gradually miniaturized, as shown in FIG. 17, the distance L between the adjacent solder bumps 45 is gradually shortened. Then, when the bumps of the semiconductor chip and the bumps of the printed circuit board are bonded by thermocompression bonding, a bump bridge phenomenon, that is, a problem in which neighboring bumps are in contact with each other and is not insulated and causes a short defect, is caused. .

본 발명은 상술한 종래기술의 문제점을 해결하기 위한 것으로, 본 발명의 일 측면은 이웃하는 범프 간의 간격을 일정하게 유지시켜 미세 피치를 갖는 범프 형성이 가능한 동시에 범프 브릿지 현상을 방지할 수 있는 인쇄회로기판의 제조방법을 제공하는 것이다.The present invention is to solve the above-mentioned problems of the prior art, an aspect of the present invention is to maintain a constant distance between the neighboring bumps to form a bump having a fine pitch and at the same time to prevent the bump bridge phenomenon printed circuit It is to provide a method of manufacturing a substrate.

본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법은 외층회로를 갖는 기판상에 범프 형성용 개구부가 형성된 도금 레지스트를 형성하는 단계와, 상기 범프 형성용 개구부에 도금 공정을 수행하여 금속범프를 형성하는 단계와, 상기 기판상에 상기 금속범프를 커버하는 제1솔더레지스트 및 상기 제1솔더레지스트상에 형성된 제2솔더레지스트를 포함하는 복합 솔더 레지스트층을 형성하는 단계 및 상기 제2솔더레지스트를 제거하여 상기 금속범프를 노출시키는 단계를 포함한다.According to another aspect of the present invention, there is provided a method of manufacturing a printed circuit board, the method including: forming a plating resist having a bump forming opening on a substrate having an outer layer circuit, and performing a plating process on the bump forming opening to form a metal bump Forming a complex solder resist layer comprising a first solder resist covering the metal bumps and a second solder resist formed on the first solder resist and forming the second solder resist on the substrate. Removing to expose the metal bumps.

여기에서, 상기 범프 형성용 개구부가 형성된 도금 레지스트는 상기 도금 레지스트 상에 패터닝된 마스크를 배치시키는 단계 및 노광 및 현상 공정을 이용하여 상기 범프 형성용 개구부에 대응되는 도금 레지스트를 제거하는 단계를 포함하여 형성될 수 있다.Here, the plating resist having the opening for forming bumps may include disposing a patterned mask on the plating resist and removing the plating resist corresponding to the opening for forming bumps using an exposure and development process. Can be formed.

상기 복합 솔더 레지스트층을 형성하는 단계는 진공 라미네이션 공정에 의해 수행될 수 있다.The forming of the composite solder resist layer may be performed by a vacuum lamination process.

상기 제1솔더레지스트는 기판 상면에 접하는 솔더 레지스트 베이스 필름이고, 상기 제2솔더레지스트는 상기 솔더 레지스트 베이스 필름상에 접하는 솔더 레지스트 커버 필름이며, 상기 솔더 레지스트 베이스 필름의 표면 높이는 상기 금속범프가 기판으로부터 돌출된 높이보다 낮게 형성되는 것이 바람직하다.The first solder resist is a solder resist base film in contact with an upper surface of the substrate, the second solder resist is a solder resist cover film in contact with the solder resist base film, and the surface height of the solder resist base film is determined by the metal bumps from the substrate. It is preferably formed lower than the protruding height.

상기 제2솔더레지스트 제거는 기계적 박리 공정 또는 화학적 박리 공정에 의해 수행될 수 있다.The removal of the second solder resist may be performed by a mechanical peeling process or a chemical peeling process.

상기 금속범프를 형성하는 단계 이후에 상기 도금 레지스트를 제거하는 단계를 더 포함할 수 있다.The method may further include removing the plating resist after the forming of the metal bumps.

또한, 상기 금속범프를 노출시키는 단계 이후에 상기 금속범프 상면에 표면처리층을 형성하는 단계를 더 포함할 수 있다.
The method may further include forming a surface treatment layer on the upper surface of the metal bumps after exposing the metal bumps.

본 발명의 또 다른 실시예에 따른 인쇄회로기판의 제조방법은 외층회로를 갖는 기판상에 범프 형성용 개구부가 형성된 도금 레지스트를 형성하는 단계와, 상기 범프 형성용 개구부에 도금 공정을 수행하여 금속범프를 형성하는 단계와, 상기 기판상에 상기 금속범프를 커버하는 솔더 레지스트층을 형성하는 단계 및 상기 솔더 레지스트층을 제거하여 상기 금속범프 노출시키는 단계를 포함한다.According to another aspect of the present invention, there is provided a method of manufacturing a printed circuit board, including forming a plating resist having an opening for forming bumps on a substrate having an outer layer circuit, and performing a plating process on the openings for forming bumps. Forming a solder resist layer covering the metal bumps on the substrate; and removing the solder resist layer to expose the metal bumps.

여기에서, 상기 범프 형성용 개구부가 형성된 도금 레지스트는 상기 도금 레지스트 상에 패터닝된 마스크를 배치시키는 단계 및 노광 및 현상 공정을 이용하여 상기 범프 형성용 개구부에 대응되는 도금 레지스트를 제거하는 단계를 포함하여 형성될 수 있다.Here, the plating resist having the opening for forming bumps may include disposing a patterned mask on the plating resist and removing the plating resist corresponding to the opening for forming bumps using an exposure and development process. Can be formed.

또한, 상기 금속범프를 노출시키는 단계는 상기 형성된 솔더 레지스트층 상에 상기 금속범프에 대응되는 부분이 패터닝된 마스크를 배치시키는 단계 및 레이저를 이용하여 상기 금속범프에 대응되는 부분의 솔더 레지스트를 제거하는 단계를 포함할 수 있다.The exposing the metal bumps may include disposing a mask on which the portions corresponding to the metal bumps are patterned on the formed solder resist layer, and removing the solder resists on the portions corresponding to the metal bumps using a laser. It may include a step.

이때, 상기 솔더 레지스트 제거는 상기 금속범프의 면적만큼 두께방향으로 상기 금속범프의 상면이 노출되는 깊이까지 수행되는 것이 바람직하며, 상기 레이저는 CO2 레이저 또는 YAG 레이저 중 적어도 어느 하나를 포함할 수 있다.In this case, the removal of the solder resist is preferably performed to a depth to expose the upper surface of the metal bump in the thickness direction by the area of the metal bump, the laser may include at least one of the CO 2 laser or YAG laser. .

상기 금속범프를 형성하는 단계 이후에 상기 도금 레지스트를 제거하는 단계를 더 포함할 수 있다.The method may further include removing the plating resist after the forming of the metal bumps.

또한, 상기 금속범프를 노출시키는 단계 이후에 상기 노출된 금속범프 상면에 표면처리층을 형성하는 단계를 더 포함할 수 있으며, 상기 표면처리층은 상기 솔더 레지스트층으로부터 돌출되도록 형성되는 것이 바람직하다.
The method may further include forming a surface treatment layer on the exposed upper surface of the metal bumps after exposing the metal bumps. The surface treatment layer may be formed to protrude from the solder resist layer.

본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.The features and advantages of the present invention will become more apparent from the following detailed description based on the accompanying drawings.

이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.Prior to that, terms and words used in the present specification and claims should not be construed in a conventional and dictionary sense, and the inventor may properly define the concept of the term in order to best explain its invention It should be construed as meaning and concept consistent with the technical idea of the present invention.

본 발명은 인쇄회로기판의 플립칩 범프를 도금 공정을 이용하여 금속범프로 형성함으로써, 범프 간의 간격을 일정하게 유지시켜 미세 피치를 갖는 범프 형성이 가능한 효과가 있다.According to the present invention, a flip chip bump of a printed circuit board is formed of a metal bump using a plating process, thereby maintaining bumps between the bumps and forming bumps having a fine pitch.

또한, 본 발명은 저융점의 솔더 범프 대신 금속범프를 형성함에 따라 열압착을 이용하여 반도체 칩 실장 시 발생되는 범프 브릿지 현상을 방지할 수 있는 효과가 있다.In addition, the present invention has the effect of preventing the bump bridge phenomenon generated when mounting the semiconductor chip by using the thermal bonding by forming a metal bump instead of a low melting solder bump.

또한, 도금 공정으로 금속범프를 형성하는 경우에는 판넬(panel) 형태로 제조공정을 진행할 수 있으므로 생산성이 향상될 수 있는 효과가 있다.In addition, when the metal bumps are formed by the plating process, the manufacturing process may be performed in the form of a panel, thereby improving productivity.

도 1 내지 도 8은 본 발명의 제1실시예에 따른 인쇄회로기판의 제조방법을 나타내는 공정 단면도이다.
도 9 내지 도 11은 본 발명의 제2실시예에 따른 인쇄회로기판의 제조방법에서 금속범프를 노출시키는 단계를 나타내는 공정 단면도이다.
도 12 내지 도 17은 종래 기술에 의한 프린팅 공정을 이용한 인쇄회로기판의 플립칩 범프 제조방법을 순차적으로 나타낸 공정 단면도이다.
1 to 8 are cross-sectional views illustrating a method of manufacturing a printed circuit board according to the first embodiment of the present invention.
9 to 11 are cross-sectional views illustrating a process of exposing metal bumps in a method of manufacturing a printed circuit board according to a second embodiment of the present invention.
12 to 17 are cross-sectional views sequentially illustrating a method of manufacturing flip chip bumps of a printed circuit board using a printing process according to the prior art.

본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서에서, 제1, 제2 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다.BRIEF DESCRIPTION OF THE DRAWINGS The objectives, specific advantages and novel features of the present invention will become more apparent from the following detailed description taken in conjunction with the accompanying drawings, in which: FIG. It should be noted that, in the present specification, the reference numerals are added to the constituent elements of the drawings, and the same constituent elements are assigned the same number as much as possible even if they are displayed on different drawings. In the following description, well-known functions or constructions are not described in detail since they would obscure the invention in unnecessary detail. In this specification, terms such as first and second are used to distinguish one component from another component, and a component is not limited by the terms.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태를 상세히 설명하기로 한다.
Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1 내지 도 8은 본 발명의 제1실시예에 따른 인쇄회로기판의 제조방법을 나타내는 공정 단면도이고, 도 9 내지 도 11은 본 발명의 제2실시예에 따른 인쇄회로기판의 제조방법에서 금속범프를 노출시키는 단계를 나타내는 공정 단면도이다.1 to 8 are cross-sectional views illustrating a method of manufacturing a printed circuit board according to the first embodiment of the present invention, and FIGS. 9 to 11 are metals in the method of manufacturing a printed circuit board according to the second embodiment of the present invention. Process sectional drawing which shows the step of exposing a bump.

상기 도면에서는 해당 실시예의 특징부를 제외한 인쇄회로기판의 기타 상세한 구성요소를 생략하고 개략적으로 나타내었으나, 당업자라면 당업계에 공지된 모든 인쇄회로기판이라면 특별히 한정되지 않고 본 발명에 따른 제조방법이 적용될 수 있음을 충분히 인식할 수 있을 것이다.
Although the drawings omit schematically other detailed components of the printed circuit board except for the features of the embodiments, those skilled in the art are not particularly limited as long as all the printed circuit boards are known in the art and the manufacturing method according to the present invention may be applied. You will be able to fully recognize the presence.

이하, 하기 실시예들을 통해 본 발명을 좀 더 구체적으로 설명하지만 이에 본 발명의 범주가 한정되는 것은 아니다.
Hereinafter, the present invention will be described in more detail with reference to the following examples, but the scope of the present invention is not limited thereto.

제1 1st 실시예Example

우선, 도 1에 도시된 바와 같이, 내층회로(101)가 형성된 기판(100) 상에 절연층(110)을 형성한 다음 외층회로(111)를 형성한다.First, as shown in FIG. 1, an insulating layer 110 is formed on a substrate 100 on which an inner layer circuit 101 is formed, and then an outer layer circuit 111 is formed.

본 실시예에서 내층회로(101)는 기판(100)의 일면에 형성된 것으로 도시되었으나 양면에 형성될 수 있으며, 내층회로가 형성되지 않는 것도 가능하다. 또한, 절연층(110) 및 외층회로(111) 역시 기판(100)의 일면에 형성된 것으로 도시되었으나 양면에 형성되는 것 역시 가능하다 할 것이다.In this embodiment, the inner layer circuit 101 is illustrated as being formed on one surface of the substrate 100, but may be formed on both sides, and the inner layer circuit may not be formed. In addition, although the insulating layer 110 and the outer layer circuit 111 are also illustrated as being formed on one surface of the substrate 100, it may be possible to be formed on both surfaces.

기판(100)은 다수의 절연층과 다수의 회로층이 적층되어 형성된 다층 인쇄회로기판일 수 있다.The substrate 100 may be a multilayer printed circuit board formed by stacking a plurality of insulating layers and a plurality of circuit layers.

또한, 절연층(110)으로는 수지 절연층이 사용될 수 있다. 상기 수지 절연층으로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 수지, 예를 들어, 프리프레그가 사용될 수 있고, 또한 열경화성 수지 및/또는 광경화성 수지 등이 사용될 수 있으나 특별히 이에 한정되는 것은 아니다.In addition, a resin insulating layer may be used as the insulating layer 110. As the resin insulating layer, a thermosetting resin such as epoxy resin, a thermoplastic resin such as polyimide, or a resin impregnated with a reinforcing material such as glass fiber or an inorganic filler, for example, a prepreg may be used, and also a thermosetting resin. And / or photocurable resins may be used, but is not particularly limited thereto.

또한, 내층회로(101) 및 외층회로(111)를 포함하는 회로는 회로기판 분야에서 회로용 전도성 금속으로 사용되는 것이라면 제한 없이 적용 가능하며, 인쇄회로기판에서는 구리를 사용하는 것이 전형적이다.
In addition, a circuit including the inner layer circuit 101 and the outer layer circuit 111 may be applied without limitation as long as it is used as a conductive metal for a circuit in the circuit board field, and copper is typically used in a printed circuit board.

절연층(110)에 외층회로(111)를 형성하는 것은 일반적으로 절연층(110)에 비아홀(미도시)을 가공한 다음, 상기 비아홀 내벽을 포함하여 절연층(110) 상에 시드층(미도시)을 형성하고, 상기 시드층 상에 외층회로(111) 형성용 개구부가 형성된 도금 레지스트 패턴(미도시)을 형성한다. Forming the outer layer circuit 111 on the insulating layer 110 generally processes a via hole (not shown) in the insulating layer 110 and then includes a seed layer (not shown) on the insulating layer 110 including the inner wall of the via hole. C), and a plating resist pattern (not shown) having an opening for forming an outer layer circuit 111 is formed on the seed layer.

이후, 도금 공정을 수행하여 상기 외층회로(111) 형성용 개구부에 금속층을 형성하고, 상기 도금 레지스트 패턴을 제거한 다음 노출된 시드층을 제거하여 도 1과 같은 외층회로(111)를 형성할 수 있다. 여기에서, 상기 시드층 및 금속층은 무전해 도금법 및 전해 도금법에 의해 형성할 수 있고, 상기 비아홀 가공 및 도금 레지스트 패턴 형성은 이미 공지된 기술로서 그 상세한 설명은 생략한다.
Thereafter, a metal layer may be formed in the opening for forming the outer layer circuit 111 by performing a plating process, the plating resist pattern may be removed, and the exposed seed layer may be removed to form the outer layer circuit 111 as shown in FIG. 1. . Here, the seed layer and the metal layer may be formed by an electroless plating method and an electrolytic plating method, and the via hole processing and the plating resist pattern formation are well known techniques, and a detailed description thereof will be omitted.

다음, 도 2에 도시된 바와 같이, 형성된 외층회로(111) 상에 도금 레지스트(120)를 도포한다.Next, as shown in FIG. 2, the plating resist 120 is coated on the formed outer layer circuit 111.

이때, 상기 도금 레지스트(120)는 감광성 재질로서, 드라이필름일 수 있으나 특별히 이에 한정되는 것은 아니다.
In this case, the plating resist 120 may be a dry film as a photosensitive material, but is not particularly limited thereto.

다음, 도 3에 도시된 바와 같이, 상기 도포된 도금 레지스트(120)에 범프 형성용 개구부(120a)를 형성한다.Next, as shown in FIG. 3, the bump forming opening 120a is formed in the coated plating resist 120.

범프 형성용 개구부(120a)를 형성하는 것은 도 2와 같이, 외층회로(111) 상에 도포된 도금 레지스트(120)에 특정 패턴, 예를 들어, 범프 형성용 개구부(120a)에 대응되는 부분은 커버되고, 범프 형성용 개구부(120a)를 제외한 부분은 오픈된 패턴이 형성된 마스크(미도시)를 배치시킨 다음, 노광 공정을 수행하여 상기 마스크가 오픈된 부분에 대응되는 도금 레지스트는 경화시키고, 상기 마스크를 분리한 다음 현상 공정을 수행하여 마스크로 커버되어 미경화된 부분 즉, 범프 형성용 개구부(120a)에 대응되는 도금 레지스트는 제거함으로써 수행될 수 있으나, 특별히 이에 한정되는 것은 아니다.
To form the bump forming opening 120a, a portion corresponding to a specific pattern, for example, the bump forming opening 120a may be formed in the plating resist 120 applied on the outer layer circuit 111, as shown in FIG. 2. Covered, except for the bump forming opening 120a is to place a mask (not shown) with an open pattern is formed, then performing an exposure process to harden the plating resist corresponding to the open portion of the mask, The separation process may be performed by removing the mask, and then removing the uncured portion, that is, the plating resist corresponding to the bump forming opening 120a by the development process, but is not limited thereto.

다음, 도 4에 도시된 바와 같이, 상기 범프 형성용 개구부(120a)에 도금 공정을 수행하여 금속범프(130)를 형성한 다음, 도 5와 같이, 도금 레지스트(120)를 제거한다.Next, as shown in FIG. 4, a metal bump 130 is formed by performing a plating process on the bump forming opening 120a, and then, as shown in FIG. 5, the plating resist 120 is removed.

이때, 상기 금속범프(130)를 형성하기 위한 도금 공정은 전해 도금 또는 무전해 도금 공정일 수 있다. 그리고, 도금 공정은 상기 금속범프(130)의 표면 높이가 도금 레지스트(120)의 표면과 동일하거나 또는 도금 레지스트(120)의 표면보다 높게 형성되도록 진행할 수 있다.In this case, the plating process for forming the metal bumps 130 may be an electrolytic plating or an electroless plating process. In addition, the plating process may be performed such that the surface height of the metal bump 130 is the same as the surface of the plating resist 120 or higher than the surface of the plating resist 120.

이와 같이, 종래 프린팅 공정 및 리플로우 공정을 통하여 솔더 범프를 형성하는 대신 도금 공정을 진행하여 금속범프(130)를 형성함으로써, 플럭스 및 솔더 페이스트 인쇄 공정, 리플로우 공정 및 디플럭스 공정을 진행하지 않아도 됨에 따라 공정을 간소화할 수 있는 이점이 있다.As such, instead of forming the solder bumps through the conventional printing process and the reflow process, the metal bumps 130 are formed by performing the plating process, thereby eliminating the flux and solder paste printing process, the reflow process, and the deflux process. As a result, the process can be simplified.

또한, 도금 공정으로 금속범프(130)를 형성함으로써, 형성되는 금속범프(130) 간의 간격을 일정하게 유지시켜 미세 패턴 구현이 용이한 이점이 있다.In addition, by forming the metal bumps 130 by the plating process, there is an advantage that it is easy to implement a fine pattern by maintaining a constant gap between the metal bumps 130 formed.

상기 금속범프(130)를 형성한 다음 도금 레지스트(120)를 제거하는데, 이때 상기 도금 레지스트(120)를 제거하기 위하여 기계적 박리 또는 화학적 박리 방법을 이용할 수 있으나, 특별히 이에 한정되는 것은 아니다.
The metal bumps 130 are formed and then the plating resist 120 is removed. In this case, a mechanical peeling or a chemical peeling method may be used to remove the plating resist 120, but is not particularly limited thereto.

다음, 도 6에 도시한 바와 같이, 기판(100)의 절연층(110) 상에 외층회로(111) 및 금속범프(130)를 커버하는 복합 레지스트층(140)을 형성한다.Next, as shown in FIG. 6, a complex resist layer 140 covering the outer circuit 111 and the metal bumps 130 is formed on the insulating layer 110 of the substrate 100.

이때, 상기 복합 레지스트층(140)은 절연층(110) 상면에 접하는 제1솔더레지스트(140a)와 상기 제1솔더레지스트(140a)에 접하는 제2솔더레지스트(140b)를 포함할 수 있으나 특별히 이에 한정되는 것은 아니다. 즉, 본 발명에서는 도 6과 같이 복합 레지스트층(140)으로 2층의 솔더 레지스트가 적층된 것을 도시하고 있으나, 3층 이상의 솔더 레지스트를 적층하여 이용하는 것도 가능하다 할 것이다.In this case, the composite resist layer 140 may include a first solder resist 140a in contact with the upper surface of the insulating layer 110 and a second solder resist 140b in contact with the first solder resist 140a, but specifically It is not limited. That is, in the present invention, as shown in FIG. 6, two layers of solder resists are stacked in the composite resist layer 140, but three or more layers of solder resists may be stacked and used.

본 발명에서는 기판(100)의 절연층(110) 상에 접하는 제1솔더레지스트(140a)는 솔더 레지스트 베이스 필름이라 하고, 제1솔더레지스트(140a) 상에 접하는 제2솔더레지스트(140b)는 솔더 레지스트 커버 필름이라고 명명한다.In the present invention, the first solder resist 140a in contact with the insulating layer 110 of the substrate 100 is called a solder resist base film, and the second solder resist 140b in contact with the first solder resist 140a is soldered. It is named a resist cover film.

전술한 바와 같이, 본 발명의 솔더 레지스트 베이스 필름(140a) 및 솔더 레지스트 커버 필름(140b)은 둘 다 모두 필름 재질이거나 또는 솔더 레지스트 커버 필름(140b)만 필름 재질일 수 있으나, 특별히 이에 한정되는 것은 아니다. As described above, both the solder resist base film 140a and the solder resist cover film 140b of the present invention may be both film materials or only the solder resist cover film 140b may be film materials, but are not particularly limited thereto. no.

또한, 솔더 레지스트 베이스 필름(140a)과 솔더 레지스트 커버 필름(140b)이 서로 다른 종류일 수도 있고, 같은 종류일 수도 있으며, 솔더 레지스트 베이스 필름(140a)과 솔더 레지스트 커버 필름(140b) 사이에 별도의 접착층을 포함하거나 포함하지 않을 수 있다.In addition, the solder resist base film 140a and the solder resist cover film 140b may be different from each other, or may be the same kind, and are separated between the solder resist base film 140a and the solder resist cover film 140b. It may or may not include an adhesive layer.

본 발명의 제1 실시예에서 복합 레지스트층(140)은 필름 재질로 진공 라미네이션 공정을 이용하여 절연층(110) 상에 형성되지만, 복합 레지스트층(140)이 필름 재질이 아닌 경우에는 다른 공정을 이용하여 절연층(110) 상에 형성되어야 할 것이다.In the first embodiment of the present invention, the composite resist layer 140 is formed on the insulating layer 110 using a vacuum lamination process as a film material. However, when the composite resist layer 140 is not a film material, another process is performed. To be formed on the insulating layer 110.

이때, 도 6에 도시한 바와 같이, 복합 레지스트층(140)은 외층회로(111) 및 금속범프(130)를 커버하도록 형성되는데, 이중 절연층(110) 상에 접하는 솔더 레지스트 베이스 필름(140a)의 표면 높이는 금속범프(130)가 외층회로(111)로부터 돌출된 높이보다 낮게 형성되는 것이 바람직하다. 즉, 금속범프(130)가 솔더 레지스트 베이스 필름(140a)으로부터 일부 돌출되도록 형성된 것이다.
In this case, as shown in FIG. 6, the composite resist layer 140 is formed to cover the outer layer circuit 111 and the metal bumps 130, and the solder resist base film 140a in contact with the double insulating layer 110. The surface height of the metal bumps 130 is preferably formed to be lower than the height protruding from the outer circuit (111). That is, the metal bumps 130 are formed to partially protrude from the solder resist base film 140a.

다음, 도 7에 도시한 바와 같이, 복합 레지스트층(140) 중 솔더 레지스트 커버 필름(140b)을 제거하여 솔더 레지스트 베이스 필름(140a)의 표면을 노출시키는 동시에 금속범프(130)를 상면으로부터 두께 방향으로 일부 노출시킨다.Next, as shown in FIG. 7, the solder resist cover film 140b of the composite resist layer 140 is removed to expose the surface of the solder resist base film 140a and at the same time the metal bumps 130 are moved from the top surface in the thickness direction. To expose some.

즉, 솔더 레지스트 베이스 필름(140a)의 표면 높이가 금속범프(130)의 표면 높이보다 낮게 형성되어 있으므로, 솔더 레지스트 베이스 필름(140a) 상에 형성된 솔더 레지스트 커버 필름(140b)을 제거함으로써, 솔더 레지스트 베이스 필름(140a)이 노출되는 동시에 솔더 레지스트 베이스 필름(140a)으로부터 돌출된 금속범프(130)의 일부가 노출되는 것이다.That is, since the surface height of the solder resist base film 140a is formed lower than the surface height of the metal bumps 130, the solder resist is removed by removing the solder resist cover film 140b formed on the solder resist base film 140a. At the same time the base film 140a is exposed, a portion of the metal bumps 130 protruding from the solder resist base film 140a is exposed.

이때, 상기 솔더 레지스트 커버 필름(140b) 제거는 기계적 박리 또는 화학적 박리에 의해 수행될 수 있다.In this case, the removal of the solder resist cover film 140b may be performed by mechanical peeling or chemical peeling.

이와 같이, 솔더 레지스트 베이스 필름(140a)으로부터 금속범프(130)의 일부가 돌출되도록 형성함으로써, 이후 외부소자와의 접속 시 결합력을 더욱 향상시킬 수 있는 이점이 있다.As such, by forming a part of the metal bumps 130 protruding from the solder resist base film 140a, there is an advantage in that the bonding force can be further improved when connecting to an external device.

또한, 본 실시예는 금속범프(130)를 형성한 다음, 형성된 금속범프(130)상에 복합 솔더 레지스트층(140)을 형성하고, 솔더 레지스트 커버 필름(140b)을 제거함으로써, 금속범프(130)와 솔더 레지스트 베이스 필름(140a)과의 밀착력을 향상시킬 수 있다.
In addition, according to the present embodiment, the metal bumps 130 are formed by forming a complex solder resist layer 140 on the formed metal bumps 130 and removing the solder resist cover film 140b. ) And the soldering resist base film 140a can be improved.

다음, 도 8에 도시한 바와 같이, 노출된 금속범프(130)의 상면에 표면처리층(150)을 형성한다.Next, as shown in FIG. 8, the surface treatment layer 150 is formed on the exposed upper surface of the metal bumps 130.

상기 표면처리층(150)은 금속범프(130)의 산화 방지 및 이후 접속될 반도체 칩 범프와의 결합력을 높이기 위하여 형성하는 것으로, 당업계에 공지된 것이라면 특별히 한정되는 것은 아니나, 예를 들어 전해 금도금(Electro Gold Plating), 무전해 금도금(Immersion Gold Plating), OSP(Organic Solderability Preservative), 또는 무전해 주석도금(Immersion Tin Plating), 무전해 은도금(Immersion Silver Plating), ENIG(Electroless Nickel and immersion gold;무전해 니켈도금/치환금도금), DIG 도금(Direct Immersion Gold Plating), HASL(Hot Air Solder Levelling) 등에 의해 형성될 수 있다.
The surface treatment layer 150 is formed to prevent the oxidation of the metal bumps 130 and to increase the bonding force with the semiconductor chip bumps to be subsequently connected, but is not particularly limited if known in the art, for example, electrolytic gold plating (Electro Gold Plating), Immersion Gold Plating, Organic Solderability Preservative (OSP), or Immersion Tin Plating, Immersion Silver Plating, ENIG (Electroless Nickel and immersion gold); It may be formed by electroless nickel plating / substituting plating), DIG plating (Direct Immersion Gold Plating), hot air solder leveling (HASL), or the like.

제2 Second 실시예Example

본 실시예에서는 상기 제1실시예와 중복되는 내용은 생략하기로 한다. 즉, 본 실시예에서 금속범프를 형성하는 단계까지는 상기 제1실시예와 동일하므로, 금속범프를 형성하는 단계까지의 공정에 대한 도면 및 설명은 생략하고, 이후 공정부터 설명할 것이다.
In the present embodiment, the content overlapping with the first embodiment will be omitted. That is, in this embodiment, the steps up to forming the metal bumps are the same as in the first embodiment, and thus, the drawings and descriptions for the processes up to the step of forming the metal bumps will be omitted and will be described later.

도 9에 도시한 바와 같이, 기판(100) 상에 외층회로(111) 및 금속범프(130)를 커버하는 솔더 레지스트층(240)을 형성한다.As shown in FIG. 9, the solder resist layer 240 covering the outer circuit 111 and the metal bumps 130 is formed on the substrate 100.

상기 솔더 레지스트층(240)은 절연층(110) 상에 솔더 레지스트를 도포하여 형성할 수 있다. 이때, 상기 솔더 레지스트는 금속범프(130)가 완전히 덮히도록 도포하는 것이 바람직하다.The solder resist layer 240 may be formed by applying a solder resist on the insulating layer 110. At this time, the solder resist is preferably applied so that the metal bump 130 is completely covered.

상기 솔더 레지스트로는 절연성의 광경화성 수지 또는 광경화성 수지와 열경화성 수지의 혼합물 또는 열경화성 수지를 사용할 수 있으나, 특별히 이에 한정되는 것은 아니다.The solder resist may be an insulating photocurable resin, a mixture of a photocurable resin and a thermosetting resin, or a thermosetting resin, but is not particularly limited thereto.

또한, 기판(100)의 절연층(110) 상에 솔더 레지스트를 도포하는 방법은 일반적으로 솔더 레지스트가 잉크일 경우에는 스크린 인쇄, 롤코팅 방식, 커튼 코팅 방식 및 스프레이 방식 등이 있으며, 솔더 레지스트가 필름일 경우에는 진공 라미네이션 방식이 있다.
In addition, a method of applying a solder resist on the insulating layer 110 of the substrate 100 generally includes screen printing, roll coating, curtain coating, and spray when the solder resist is ink. In the case of a film, there is a vacuum lamination method.

다음, 도 10에 도시한 바와 같이, 금속범프(130) 상면에 형성된 솔더 레지스트층(240)을 금속범프(130)의 면적만큼 두께방향으로 상기 금속범프(130)의 상면이 노출되는 깊이까지 제거하여 금속범프(130)의 상면을 노출시킨다.Next, as shown in FIG. 10, the solder resist layer 240 formed on the upper surface of the metal bumps 130 is removed to the depth where the upper surface of the metal bumps 130 is exposed in the thickness direction by the area of the metal bumps 130. To expose the top surface of the metal bumps 130.

이때, 금속범프(130)의 면적보다 넓게 솔더 레지스트층(240)을 제거하거나 또는, 금속범프(130)의 상면 뿐 아니라 상면과 연결되는 측면의 일부를 노출시키는 깊이까지 솔더 레지스트층(240)을 제거하는 것도 가능하다.In this case, the solder resist layer 240 may be removed to be wider than the area of the metal bumps 130, or the solder resist layer 240 may be exposed to a depth that exposes not only the top surface of the metal bumps 130 but also a part of a side surface connected to the top surface of the metal bumps 130. It is also possible to remove.

본 발명에서는 상기 솔더 레지스트로 열경화성 수지를 사용하여 경화시킨 다음, 솔더 레지스트 마스크 패턴에 따라 레이저 드릴을 이용하여 상기 경화된 솔더 레지스트를 선택적으로 제거함으로써 금속범프(130)의 상면을 노출하였다. 이때, 상기 레이저 드릴은 CO2 레이저 드릴 또는 YAG 레이저 드릴 등을 포함하지만 특별히 이에 한정되는 것은 아니다.In the present invention, the solder resist is cured using a thermosetting resin, and then the top surface of the metal bumps 130 is exposed by selectively removing the cured solder resist using a laser drill according to a solder resist mask pattern. At this time, the laser drill is CO 2 Laser drills or YAG laser drills and the like, but are not particularly limited thereto.

본 실시예에서는 이와 같이 금속범프(130)를 형성한 다음, 형성된 금속범프(130) 상에 솔더 레지스트층(240)을 형성하고, 레이저로 금속범프(130)의 상면만 노출되도록 제거함으로써, 금속범프(130)의 표면 및 솔더 레지스트층(240)의 내부측면을 깨끗한 형상으로 제거할 수 있다. 이때, 레이저로 제거되는 면적이 작을수록 보다 깨끗한 표면 및 측면 형상을 구현할 수 있다.In this embodiment, after forming the metal bumps 130 as described above, the solder resist layer 240 is formed on the formed metal bumps 130, and the metal is removed by exposing only the upper surface of the metal bumps 130 with a laser. The surface of the bump 130 and the inner side surface of the solder resist layer 240 may be removed in a clean shape. At this time, the smaller the area removed by the laser can implement a cleaner surface and side shape.

그러나, 광경화성 수지 또는 광경화성 수지와 열경화성 수지의 혼합물인 솔더 레지스트를 도포한 다음 솔더 레지스트 마스크 패턴을 적층하고, 노광 및 현상 공정을 포함하는 포토리소그라피 공법을 이용하여 선택적으로 노광에 노출되지 않은 부분의 솔더 레지스트를 제거하여 금속범프(130)를 노출시키는 공정 역시 가능하다 할 것이다.
However, a portion not selectively exposed to exposure by applying a photoresist or a solder resist which is a mixture of the photocurable resin and a thermosetting resin, then laminating a solder resist mask pattern, and using a photolithography method including an exposure and development process The process of exposing the metal bumps 130 by removing the solder resist will also be possible.

다음, 도 11에 도시한 바와 같이, 노출된 금속범프(130)의 상면에 표면처리층(250)을 형성한다.Next, as shown in FIG. 11, the surface treatment layer 250 is formed on the exposed upper surface of the metal bumps 130.

표면처리층(250)을 형성하는 공법은 상기 제1 실시예에서 기재하였으므로 여기에서는 생략하기로 한다.Since the method of forming the surface treatment layer 250 has been described in the first embodiment, it will be omitted here.

다만, 본 실시예에서는 레이저 드릴을 이용하여 금속범프(130)의 면적만큼 두께 방향으로 일부 솔더 레지스트를 제거함으로써, 도 10에 도시한 바와 같이, 노출된 금속범프(130)의 표면 높이는 솔더 레지스트층(240)의 표면 높이보다 약간 낮도록 단차지게 형성되므로, 표면처리층(250) 형성 시 성장 두께를 조절하여 도 11과 같이, 표면처리층(250)의 표면이 솔더 레지스트층(240)으로부터 돌출되도록 즉, 표면처리층(250)의 표면 높이가 솔더 레지스트층(240)의 표면 높이보다 높게 형성될 수 있도록 형성하는 것이 바람직하다.However, in this embodiment, by removing a portion of the solder resist in the thickness direction by the area of the metal bump 130 using a laser drill, as shown in Figure 10, the surface height of the exposed metal bump 130 is the solder resist layer Since the step height is slightly lower than the surface height of the 240, the growth thickness is adjusted when the surface treatment layer 250 is formed, and as shown in FIG. 11, the surface of the surface treatment layer 250 protrudes from the solder resist layer 240. In other words, the surface height of the surface treatment layer 250 is preferably formed to be higher than the surface height of the solder resist layer 240.

이와 같이, 표면처리층(250)의 형성 높이를 조절하여 표면처리층(250)이 솔더 레지스트층(240)으로부터 돌출되도록 함으로써, 이후 외부소자와의 접속 시 결합력을 더욱 향상시킬 수 있는 이점이 있다.As such, by adjusting the formation height of the surface treatment layer 250 so that the surface treatment layer 250 protrudes from the solder resist layer 240, there is an advantage in that the bonding force can be further improved when connecting to an external device. .

또한, 본 실시예는 금속범프(130)를 형성한 다음, 형성된 금속범프(130)상에 솔더 레지스트층(240)을 형성하므로 금속범프(130)와 솔더 레지스트층(240)의 밀착력을 향상시킬 수 있다.
In addition, since the present embodiment forms the metal bumps 130 and then forms the solder resist layer 240 on the formed metal bumps 130, the adhesion between the metal bumps 130 and the solder resist layer 240 may be improved. Can be.

이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로 본 발명에 따른 인쇄회로기판의 제조방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
Although the present invention has been described in detail through specific embodiments, this is for explaining the present invention in detail, and the method of manufacturing a printed circuit board according to the present invention is not limited thereto, and it is common in the art within the technical spirit of the present invention. It is obvious that modifications and improvements are possible by those skilled in the art.

본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.It will be understood by those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined by the appended claims.

100 : 기판 101 : 내층회로
110 : 절연층 111 : 외층회로
120 : 도금 레지스트 120a: 범프 형성용 개구부
130 : 금속범프 140 : 복합 솔더 레지스트층
140a: 솔더 레지스트 베이스 필름 140b: 솔더 레지스트 커버 필름
150, 250 : 표면처리층 240 : 솔더 레지스트층
100: substrate 101: inner layer circuit
110: insulating layer 111: outer circuit
120: plating resist 120a: opening for bump formation
130: metal bump 140: composite solder resist layer
140a: solder resist base film 140b: solder resist cover film
150, 250: surface treatment layer 240: solder resist layer

Claims (16)

외층회로를 갖는 기판상에 범프 형성용 개구부가 형성된 도금 레지스트를 형성하는 단계;
상기 범프 형성용 개구부에 도금 공정을 수행하여 금속범프를 형성하는 단계;
상기 기판상에 상기 금속범프를 커버하는 제1솔더레지스트 및 상기 제1솔더레지스트상에 형성된 제2솔더레지스트를 포함하는 복합 솔더 레지스트층을 형성하는 단계; 및
상기 제2솔더레지스트를 제거하여 상기 금속범프를 노출시키는 단계
를 포함하는 인쇄회로기판의 제조방법.
Forming a plating resist having a bump forming opening formed on a substrate having an outer layer circuit;
Forming a metal bump by performing a plating process on the bump forming opening;
Forming a complex solder resist layer including a first solder resist covering the metal bumps on the substrate and a second solder resist formed on the first solder resist; And
Removing the second solder resist to expose the metal bumps
And a step of forming the printed circuit board.
청구항 1에 있어서,
상기 범프 형성용 개구부가 형성된 도금 레지스트는,
상기 도금 레지스트 상에 패터닝된 마스크를 배치시키는 단계; 및
노광 및 현상 공정을 이용하여 상기 범프 형성용 개구부에 대응되는 도금 레지스트를 제거하는 단계
를 포함하여 형성되는 인쇄회로기판의 제조방법.
The method according to claim 1,
The plating resist in which the opening for bump formation is formed,
Disposing a patterned mask on the plating resist; And
Removing the plating resist corresponding to the opening for forming bumps using an exposure and development process
Method of manufacturing a printed circuit board comprising a.
청구항 1에 있어서,
상기 복합 솔더 레지스트층을 형성하는 단계는 진공 라미네이션 공정에 의해 수행되는 인쇄회로기판의 제조방법.
The method according to claim 1,
Forming the composite solder resist layer is performed by a vacuum lamination process.
청구항 1에 있어서,
상기 제1솔더레지스트는 기판 상면에 접하는 솔더 레지스트 베이스 필름이고, 상기 제2솔더레지스트는 상기 솔더 레지스트 베이스 필름상에 접하는 솔더 레지스트 커버 필름인 인쇄회로기판의 제조방법.
The method according to claim 1,
And the first solder resist is a solder resist base film in contact with an upper surface of the substrate, and the second solder resist is a solder resist cover film in contact with the solder resist base film.
청구항 4에 있어서,
상기 솔더 레지스트 베이스 필름의 표면 높이는 상기 금속범프가 기판으로부터 돌출된 높이보다 낮게 형성되는 인쇄회로기판의 제조방법.
The method of claim 4,
And a surface height of the solder resist base film is lower than a height at which the metal bumps protrude from the substrate.
청구항 1에 있어서,
상기 제2솔더레지스트 제거는 기계적 박리 공정 또는 화학적 박리 공정에 의해 수행되는 인쇄회로기판의 제조방법.
The method according to claim 1,
The removal of the second solder resist is a method of manufacturing a printed circuit board performed by a mechanical peeling process or a chemical peeling process.
청구항 1에 있어서,
상기 금속범프를 형성하는 단계 이후에,
상기 도금 레지스트를 제거하는 단계를 더 포함하는 인쇄회로기판의 제조방법.
The method according to claim 1,
After forming the metal bumps,
The method of manufacturing a printed circuit board further comprising the step of removing the plating resist.
청구항 1에 있어서,
상기 금속범프를 노출시키는 단계 이후에,
상기 금속범프 상면에 표면처리층을 형성하는 단계를 더 포함하는 인쇄회로기판의 제조방법.
The method according to claim 1,
After exposing the metal bumps,
The method of claim 1, further comprising forming a surface treatment layer on the upper surface of the metal bumps.
외층회로를 갖는 기판상에 범프 형성용 개구부가 형성된 도금 레지스트를 형성하는 단계;
상기 범프 형성용 개구부에 도금 공정을 수행하여 금속범프를 형성하는 단계;
상기 기판상에 상기 금속범프를 커버하는 솔더 레지스트층을 형성하는 단계; 및
상기 솔더 레지스트층을 제거하여 상기 금속범프 노출시키는 단계
를 포함하고,
상기 금속범프를 노출시키는 단계는,
상기 형성된 솔더 레지스트층 상에 상기 금속범프에 대응되는 부분이 패터닝된 마스크를 배치시키는 단계; 및
레이저를 이용하여 상기 금속범프에 대응되는 부분의 솔더 레지스트를 제거하는 단계
를 포함하며,
여기에서, 상기 솔더 레지스트 제거는 상기 금속범프의 면적만큼 두께방향으로 상기 금속범프의 상면이 노출되는 깊이까지 수행되어 노출된 상기 금속범프 상면의 표면 높이가 상기 솔더 레지스트층 표면 높이보다 낮게 형성되는 것을 특징으로 하는 인쇄회로기판의 제조방법.
Forming a plating resist having a bump forming opening formed on a substrate having an outer layer circuit;
Forming a metal bump by performing a plating process on the bump forming opening;
Forming a solder resist layer covering the metal bumps on the substrate; And
Removing the solder resist layer to expose the metal bumps
Including,
Exposing the metal bumps,
Disposing a mask on which the portion corresponding to the metal bump is patterned on the formed solder resist layer; And
Removing solder resist of a portion corresponding to the metal bumps using a laser;
Including;
Here, the removal of the solder resist is performed to the depth of the upper surface of the metal bump exposed in the thickness direction by the area of the metal bump so that the surface height of the exposed upper surface of the metal bump is formed lower than the surface height of the solder resist layer. Method of manufacturing a printed circuit board characterized in that.
청구항 9에 있어서,
상기 범프 형성용 개구부가 형성된 도금 레지스트는,
상기 도금 레지스트 상에 패터닝된 마스크를 배치시키는 단계; 및
노광 및 현상 공정을 이용하여 상기 범프 형성용 개구부에 대응되는 도금 레지스트를 제거하는 단계
를 포함하여 형성되는 인쇄회로기판의 제조방법.
The method according to claim 9,
The plating resist in which the opening for bump formation is formed,
Disposing a patterned mask on the plating resist; And
Removing the plating resist corresponding to the opening for forming bumps using an exposure and development process
Method of manufacturing a printed circuit board comprising a.
삭제delete 삭제delete 청구항 9에 있어서,
상기 레이저는 CO2 레이저 또는 YAG 레이저 중 적어도 어느 하나를 포함하는 인쇄회로기판의 제조방법.
The method according to claim 9,
The laser is a method of manufacturing a printed circuit board comprising at least one of a CO 2 laser or YAG laser.
청구항 9에 있어서,
상기 금속범프를 형성하는 단계 이후에,
상기 도금 레지스트를 제거하는 단계를 더 포함하는 인쇄회로기판의 제조방법.
The method according to claim 9,
After forming the metal bumps,
The method of manufacturing a printed circuit board further comprising the step of removing the plating resist.
청구항 9에 있어서,
상기 금속범프를 노출시키는 단계 이후에,
상기 노출된 금속범프 상면에 표면처리층을 형성하는 단계를 더 포함하는 인쇄회로기판의 제조방법.
The method according to claim 9,
After exposing the metal bumps,
And forming a surface treatment layer on the exposed upper surface of the metal bumps.
청구항 15에 있어서,
상기 표면처리층은 상기 솔더 레지스트층으로부터 돌출되도록 형성되는 인쇄회로기판의 제조방법.
The method according to claim 15,
And the surface treatment layer is formed to protrude from the solder resist layer.
KR1020110020939A 2011-03-09 2011-03-09 Method for manufacturing printed circuit board KR101194448B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110020939A KR101194448B1 (en) 2011-03-09 2011-03-09 Method for manufacturing printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110020939A KR101194448B1 (en) 2011-03-09 2011-03-09 Method for manufacturing printed circuit board

Publications (2)

Publication Number Publication Date
KR20120102981A KR20120102981A (en) 2012-09-19
KR101194448B1 true KR101194448B1 (en) 2012-10-24

Family

ID=47111177

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110020939A KR101194448B1 (en) 2011-03-09 2011-03-09 Method for manufacturing printed circuit board

Country Status (1)

Country Link
KR (1) KR101194448B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102434435B1 (en) 2015-10-26 2022-08-19 삼성전자주식회사 Printed circuit board and semiconductor package having the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100567103B1 (en) 2003-11-29 2006-03-31 삼성전기주식회사 Method which the flip-chip bump forms
KR100714774B1 (en) 2005-12-14 2007-05-04 삼성전기주식회사 Printed circuit board having alloyed solder bump

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100567103B1 (en) 2003-11-29 2006-03-31 삼성전기주식회사 Method which the flip-chip bump forms
KR100714774B1 (en) 2005-12-14 2007-05-04 삼성전기주식회사 Printed circuit board having alloyed solder bump

Also Published As

Publication number Publication date
KR20120102981A (en) 2012-09-19

Similar Documents

Publication Publication Date Title
KR102212827B1 (en) Pcb, package substrate and a manufacturing method thereof
US7506437B2 (en) Printed circuit board having chip package mounted thereon and method of fabricating same
KR100792352B1 (en) Bottom substrate of pop and manufacturing method thereof
US20130243941A1 (en) Method of manufacturing coreless substrate having filled via pad
TWI512926B (en) Package on package structure and method for manufacturing same
KR20150092881A (en) Pcb, package substrate and a manufacturing method thereof
JP2010245280A (en) Method of manufacturing wiring board and wiring board
US20100101083A1 (en) Method for fabricating circuit board structure with concave conductive cylinders
US20170033036A1 (en) Printed wiring board, semiconductor package, and method for manufacturing printed wiring board
CN109788666B (en) Circuit substrate and manufacturing method thereof
JP2016063130A (en) Printed wiring board and semiconductor package
JP2019149438A (en) Wiring board and manufacturing method thereof
KR20110003093A (en) A method of manufacturing a printed circuit board comprising a metal bump
US20120152606A1 (en) Printed wiring board
JP5571817B2 (en) Printed circuit board and printed circuit board manufacturing method
KR100994099B1 (en) Manufacturing method for flip-chip printed circuit board
US9491871B2 (en) Carrier substrate
KR101847163B1 (en) Printed circuit board and method of manufacturing the same
KR20130030054A (en) Printed circuit board and method of manufacturing the same
KR20150065029A (en) Printed circuit board, manufacturing method thereof and semiconductor package
JP4438389B2 (en) Manufacturing method of semiconductor device
US20120266463A1 (en) Method for manufacturing printed circuit board
KR101300413B1 (en) Printed circuit board for Semiconductor package and method for the same
KR101194448B1 (en) Method for manufacturing printed circuit board
CN102751267A (en) Semiconductor packaging structure for stacking and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151005

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161004

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171011

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181002

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20191001

Year of fee payment: 8