KR101539996B1 - 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법 - Google Patents
유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법 Download PDFInfo
- Publication number
- KR101539996B1 KR101539996B1 KR1020130147993A KR20130147993A KR101539996B1 KR 101539996 B1 KR101539996 B1 KR 101539996B1 KR 1020130147993 A KR1020130147993 A KR 1020130147993A KR 20130147993 A KR20130147993 A KR 20130147993A KR 101539996 B1 KR101539996 B1 KR 101539996B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate wiring
- layer
- electrode
- region
- insulating layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 23
- 238000004519 manufacturing process Methods 0.000 title abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 239000010409 thin film Substances 0.000 claims abstract description 25
- 239000010408 film Substances 0.000 claims abstract description 22
- 239000004020 conductor Substances 0.000 claims abstract description 14
- 239000010410 layer Substances 0.000 claims description 207
- 229910052750 molybdenum Inorganic materials 0.000 claims description 26
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 25
- 239000011733 molybdenum Substances 0.000 claims description 25
- 238000005530 etching Methods 0.000 claims description 17
- 229910052782 aluminium Inorganic materials 0.000 claims description 16
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 12
- 239000012535 impurity Substances 0.000 claims description 11
- 230000001681 protective effect Effects 0.000 claims description 10
- 239000002356 single layer Substances 0.000 claims description 6
- 229910021419 crystalline silicon Inorganic materials 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 abstract description 7
- 239000010936 titanium Substances 0.000 description 19
- 239000010949 copper Substances 0.000 description 13
- 229910052719 titanium Inorganic materials 0.000 description 11
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 10
- 229910052802 copper Inorganic materials 0.000 description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 6
- 229910052709 silver Inorganic materials 0.000 description 6
- 239000004332 silver Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- 239000011777 magnesium Substances 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 229910052749 magnesium Inorganic materials 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 229920003023 plastic Polymers 0.000 description 2
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052791 calcium Inorganic materials 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005281 excited state Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000005283 ground state Effects 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 1
- 239000002346 layers by function Substances 0.000 description 1
- 229910052744 lithium Inorganic materials 0.000 description 1
- PQXKHYXIUOZZFA-UHFFFAOYSA-M lithium fluoride Inorganic materials [Li+].[F-] PQXKHYXIUOZZFA-UHFFFAOYSA-M 0.000 description 1
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
본 발명의 일 실시예는 화소 영역, 박막 트랜지스터 영역 및 게이트 배선 영역으로 구획된 기판을 배치하는 단계; 상기 기판 상의 상기 박막 트랜지스터 영역에 활성층을 형성하는 단계; 상기 기판 상에 활성층을 덮도록 제1 절연층을 형성하는 단계; 상기 제1 절연층 상의 상기 게이트 배선 영역에 제1 게이트 배선을 형성하는 단계; 상기 제1 절연층 상의 상기 화소 영역에 식각 정지막, 상기 제1 절연층 상의 상기 활성층의 일부에 대응되는 영역에 게이트 전극 및 상기 제1 게이트 배선 상에 제2 게이트 배선을 동시에 형성하는 단계; 상기 제1 절연층 상에 상기 식각 정지막의 적어도 일부를 노출시키는 제1 개구를 포함하는 제2 절연층을 형성하는 단계; 상기 제2 절연층 및 상기 제1 개구에 의해 노출된 상기 식각 정지막 상에 도전 물질을 형성하는 단계; 상기 도전 물질 및 상기 식각 정지막을 동시에 식각하여, 상기 제1 절연층 및 상기 제2 절연층에 포함된 제2 개구 및 제3 개구를 통해 상기 활성층의 양 가장자리 영역에 각각 연결되는 소스 전극 및 드레인 전극을 형성하는 단계; 및 상기 제1 개구 내에 화소 전극, 유기 발광층을 포함하는 중간층 및 대향 전극을 순차적으로 형성하는 단계;를 포함하는 유기 발광 표시 장치의 제조 방법의 제조 방법을 개시한다.
Description
본 발명의 실시예들은 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법에 관한 것이다.
유기 발광 표시 장치는 정공 주입 전극과 전자 주입 전극 그리고 이들 사이에 형성되어 있는 유기 발광층을 포함하는 유기 발광 소자를 구비하며, 정공 주입 전극에서 주입되는 정공과 전자 주입 전극에서 주입되는 전자가 유기 발광층에서 결합하여 생성된 엑시톤(exciton)이 여기 상태(excited state)로부터 기저 상태(ground state)로 떨어지면서 빛을 발생시키는 자발광형 표시 장치이다.
자발광형 표시 장치인 유기 발광 표시 장치는 별도의 광원이 불필요하므로 저전압으로 구동이 가능하고 경량의 박형으로 구성할 수 있으며, 시야각, 콘트라스트(contrast), 응답 속도 등의 특성이 우수하기 때문에 MP3 플레이어나 휴대폰 등과 같은 개인용 휴대기기에서 텔레비전(TV)에 이르기까지 응용 범위가 확대되고 있다.
본 발명의 실시예들은 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법을 제공한다.
본 발명의 일 실시예는 화소 영역, 박막 트랜지스터 영역 및 게이트 배선 영역으로 구획된 기판을 배치하는 단계; 상기 기판 상의 상기 박막 트랜지스터 영역에 활성층을 형성하는 단계; 상기 기판 상에 활성층을 덮도록 제1 절연층을 형성하는 단계; 상기 제1 절연층 상의 상기 게이트 배선 영역에 제1 게이트 배선을 형성하는 단계; 상기 제1 절연층 상의 상기 화소 영역에 식각 정지막, 상기 제1 절연층 상의 상기 활성층의 일부에 대응되는 영역에 게이트 전극 및 상기 제1 게이트 배선 상에 제2 게이트 배선을 동시에 형성하는 단계; 상기 제1 절연층 상에 상기 식각 정지막의 적어도 일부를 노출시키는 제1 개구를 포함하는 제2 절연층을 형성하는 단계; 상기 제2 절연층 및 상기 제1 개구에 의해 노출된 상기 식각 정지막 상에 도전 물질을 형성하는 단계; 상기 도전 물질 및 상기 식각 정지막을 동시에 식각하여, 상기 제1 절연층 및 상기 제2 절연층에 포함된 제2 개구 및 제3 개구를 통해 상기 활성층의 양 가장자리 영역에 각각 전기적으로 연결되는 소스 전극 및 드레인 전극을 형성하는 단계; 및 상기 제1 개구 내에 화소 전극, 유기 발광층을 포함하는 중간층 및 대향 전극을 순차적으로 형성하는 단계;를 포함하는 유기 발광 표시 장치의 제조 방법의 제조 방법을 개시한다.
본 실시예에 있어서, 상기 제2 게이트 배선을 형성하는 단계는, 상기 제1 게이트 배선의 상면 및 단부를 덮도록 상기 제2 게이트 배선을 형성하는 단계를 포함할 수 있다.
본 실시예에 있어서, 상기 제2 게이트 배선을 형성하는 단계는, 상기 제1 게이트 배선의 상면 및 단부를 덮는 제1 영역 및 상기 제1 영역으로부터 방향을 전환하여 상기 기판과 평행한 방향을 따라 연장된 제2 영역을 포함하는 상기 제2 게이트 배선을 형성하는 단계를 포함할 수 있다.
본 실시예에 있어서, 상기 제1 게이트 배선을 형성하는 단계는, 저저항 도전층 및 상기 저저항 도전층의 하부에 배치된 보호 도전층을 형성하는 단계를 포함하며, 상기 제1 게이트 배선의 두께는 6000Å 이상일 수 있다.
본 실시예에 있어서, 상기 게이트 전극을 형성하는 단계 후에, 상기 게이트 전극을 마스크로 이용하여 상기 활성층에 불순물을 도핑하는 단계를 더 포함할 수 있다.
본 실시예에 있어서, 상기 게이트 전극 및 상기 제2 게이트 배선은 동일한 두께를 가지며, 상기 두께는 2000Å 이상일 수 있다.
본 실시예에 있어서, 상기 소스 전극 및 상기 드레인 전극을 덮으며, 상기 제1 개구에 대응되는 영역에 형성된 제4 개구를 포함하는 제3 절연층을 형성하는 단계를 더 포함하며, 상기 화소 전극은 상기 제4 개구 내에 형성될 수 있다.
본 실시예에 있어서, 상기 제3 절연층 상에 상기 화소 전극의 일부를 노출하는 제5 개구를 포함하는 제4 절연층을 형성하는 단계를 더 포함할 수 있다.
본 실시예에 있어서, 상기 제2 게이트 배선을 형성하는 단계는, 상기 제2 게이트 배선을 몰리브덴(Mo)을 포함하는 단일층, 알루미늄(Al) 및 몰리브덴(Mo)을 포함하는 이중층, 또는 몰리브덴(Mo), 알루미늄(Al) 및 몰리브덴(Mo)을 포함하는 삼중층으로 형성하는 단계를 포함할 수 있다.
본 발명의 다른 실시예는, 화소 영역, 박막 트랜지스터 영역 및 게이트 배선 영역으로 구획된 기판; 상기 기판 상의 상기 화소 영역에 순차적으로 배치된 화소 전극, 유기 발광층을 포함하는 중간층 및 대향 전극; 상기 기판 상의 상기 박막 트랜지스터 영역에 배치된 활성층, 게이트 전극, 및 상기 활성층의 양 가장자리 영역에 각각 연결된 소스 전극 및 드레인 전극; 및 상기 기판 상의 상기 게이트 배선 영역에 배치된 제1 게이트 배선 및 상기 제1 게이트 배선 상에 배치되며 상기 게이트 전극과 동일한 물질을 포함하고 동일한 두께를 갖는 제2 게이트 배선;을 포함하는 유기 발광 표시 장치를 개시한다.
본 실시예에 있어서, 상기 제2 게이트 배선은 상기 제1 게이트 배선의 상면 및 단부를 덮을 수 있다.
본 실시예에 있어서, 상기 제2 게이트 배선은 상기 제1 게이트 배선의 상면 및 단부를 덮는 제1 영역 및 상기 제1 영역으로부터 방향을 전환하여 상기 기판과 평행한 방향을 따라 연장된 제2 영역을 포함할 수 있다.
본 실시예에 있어서, 상기 제1 게이트 배선은 저저항 도전층 및 상기 저저항 도전층의 하부에 배치된 보호 도전층을 포함하며, 상기 제1 게이트 배선의 두께는 6000Å 이상일 수 있다.
본 실시예에 있어서, 상기 활성층은 양 가장자리 영역에 불순물이 도핑된 결정질 실리콘층을 포함하며, 상기 게이트 전극 및 상기 제2 게이트 배선의 두께는 2000Å 이상일 수 있다.
본 실시예에 있어서, 상기 활성층과 상기 게이트 전극의 사이에 배치되며, 상기 화소 전극 및 상기 제1 게이트 배선의 하부까지 연장된 제1 절연층; 및 상기 게이트 전극과 상기 소스 전극 및 상기 드레인 전극의 사이에 배치되고, 상기 제1 게이트 배선 및 상기 제2 게이트 배선을 덮으며, 상기 화소 영역에 배치된 제1 개구를 포함하는 제2 절연층;을 포함하며, 상기 화소 전극은 상기 제1 개구 내에 배치될 수 있다.
본 실시예에 있어서, 상기 소스 전극 및 상기 드레인 전극을 덮으며, 상기 제1 개구에 대응되는 영역에 형성된 제4 개구를 포함하는 제3 절연층을 더 포함하며, 상기 화소 전극은 상기 제4 개구 내에 배치될 수 있다.
본 실시예에 있어서, 상기 제3 절연층 상에 배치되며, 상기 화소 전극의 일부를 노출하는 제5 개구를 포함하는 제4 절연층을 더 포함할 수 있다.
본 실시예에 있어서, 상기 제2 게이트 배선은 몰리브덴(Mo)을 포함하는 단일층, 알루미늄(Al) 및 몰리브덴(Mo)을 포함하는 이중층, 또는 몰리브덴(Mo), 알루미늄(Al) 및 몰리브덴(Mo)을 포함하는 삼중층을 포함할 수 있다.
전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다.
본 발명의 실시예들에 관한 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법은, 종횡비가 크지 않아 안정적으로 형성된 게이트 전극과 저저항의 소스 전극 및 드레인 전극을 포함하는 박막 트랜지스터를 포함할 수 있으며, 저저항 게이트 배선을 구현할 수 있다.
도 1은 본 발명의 일 실시예에 따른 유기 발광 표시 장치를 개략적으로 나타낸 단면도이다.
도 2 내지 도 10은 도 1의 유기 발광 표시 장치를 제조하는 단계를 순차적으로 나타낸 단면도들이다.
도 11은 본 발명의 다른 실시예에 따른 유기 발광 표시 장치를 개략적으로 나타낸 단면도이다.
도 12는 본 발명의 또 다른 실시예에 따른 유기 발광 표시 장치를 개략적으로 나타낸 단면도이다.
도 2 내지 도 10은 도 1의 유기 발광 표시 장치를 제조하는 단계를 순차적으로 나타낸 단면도들이다.
도 11은 본 발명의 다른 실시예에 따른 유기 발광 표시 장치를 개략적으로 나타낸 단면도이다.
도 12는 본 발명의 또 다른 실시예에 따른 유기 발광 표시 장치를 개략적으로 나타낸 단면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
도 1은 본 발명의 일 실시예에 따른 유기 발광 표시 장치를 개략적으로 나타낸 단면도이다.
도 1을 참조하면, 일 실시예에 따른 유기 발광 표시 장치(1)는 화소 영역(100), 박막 트랜지스터 영역(200) 및 게이트 배선 영역(300)으로 구획된 기판(10)을 포함하며, 화소 영역(100), 박막 트랜지스터 영역(200) 및 게이트 배선 영역(300)은 각각 유기 발광 소자(OLED), 박막 트랜지스터(TFT) 및 게이트 배선(GL)을 포함할 수 있다.
기판(10)은 유리 기판 또는 투명한 플라스틱 기판 등일 수 있으며, 기판(10) 상에는 버퍼층(11)이 배치될 수 있다.
버퍼층(11) 상의 박막 트랜지스터 영역(200)에는 활성층(212)이 배치될 수 있다. 활성층(212)은 비정질 실리콘 또는 결정질 실리콘과 같은 무기 반도체 물질을 함유할 수 있으며, 채널 영역(212a)과, 채널 영역(212a)의 양쪽 가장자리에 배치되며 불순물이 도핑된 소스 영역(212c) 및 드레인 영역(212b)를 포함할 수 있다.
그러나, 본 발명은 이에 제한되지 않으며 활성층(212)은 산화물 반도체 또는 유기 반도체 물질 등을 함유할 수 있다.
버퍼층(11) 상에는 활성층(212)을 덮도록 제1 절연층(13)이 배치될 수 있으며, 제1 절연층(13) 상의 활성층(212)의 채널 영역(212c)에 대응되는 영역에는 게이트 전극(215)이 배치되고, 배선 영역(300)에는 제1 게이트 배선(314) 및 제2 게이트 배선(315)이 배치될 수 있다.
상기 제2 게이트 배선(315)은 제1 게이트 배선(314)의 상면 및 단부를 덮도록 배치될 수 있으며, 게이트 전극(215)과 제2 게이트 배선(315)은 동일한 물질을 포함하고 동일한 두께를 가질 수 있다. 즉, 제1 절연층(13) 상에 제1 게이트 배선(314)을 형성한 후, 제2 게이트 배선(315) 및 게이트 전극(215)을 동시에 형성할 수 있다.
상기 제1 게이트 배선(314)은 저저항 도전층(314b) 및 저저항 도전층(314b)의 하부에 배치된 보호 도전층(314a)을 포함할 수 있다. 저저항 도전층(314b)은 알루미늄(Al), 은(Ag) 또는 구리(Cu) 등을 포함할 수 있으며, 보호 도전층(314a)은 저저항 도전층(314b)을 보호하는 역할을 하며 몰리브덴(Mo, molybdenum) 또는 티타늄(Ti, titanium) 등을 포함할 수 있다.
제1 게이트 배선(314)의 두께(t1)는 6000Å 이상일 수 있으며, 제1 게이트 배선(314)에 포함된 저저항 도전층(314b)의 두께를 충분히 확보함으로써, 저저항 게이트 배선(GL)을 구현할 수 있다.
제2 게이트 배선(315)은 제1 게이트 배선(314)의 상면 및 단부를 덮도록 배치될 수 있으며, 몰리브덴(Mo) 또는 티타늄(Ti) 등을 포함하는 단일층일 수 있다. 제2 게이트 배선(315)은 제1 게이트 배선(314)의 단부, 특히 저저항 도전층(314b)의 단부를 덮도록 배치되어, 소정값 이상의 열이 가해졌을 때 저저항 도전층(314b)이 녹아 제2 절연층(16)으로 침투되는 현상을 방지할 수 있다.
게이트 전극(215)은 제2 게이트 배선(315)과 동일 물질을 포함할 수 있으며, 게이트 전극(215)의 두께는 2000Å 이상일 수 있다. 게이트 전극(215)의 두께가 게이트 배선(GL)과 같이 두꺼울 경우 종횡비가 너무 커져 게이트 전극(215) 및 게이트 전극(215) 상에 배치된 제2 절연층(16)이 불안정적으로 형성될 수 있다. 게이트 전극(215)의 종횡비를 작게 하기 위하여, 게이트 전극(215)의 너비를 넓게 형성할 수도 있지만, 이 경우 개구율이 감소할 수 있다.
따라서, 본 실시예의 유기 발광 표시 장치(1)는 저저항을 위해 일정 이상의 두께를 가져야 하는 게이트 배선(GL)을 제1 게이트 배선(314)과 제2 게이트 배선(315)으로 나누어 형성하고, 게이트 전극(215)을 제2 게이트 배선(315)과 동시에 형성함으로써 게이트 전극(215)의 두께(t3)를 제2 게이트 배선(315)의 두께(t2)와 같이 얇게 형성할 수 있다.
그러나, 게이트 전극(215)의 두께(t3)가 너무 얇은 경우, 활성층(212)에 불순물을 도핑할 때 게이트 전극(215)이 마스크로써 역할을 수행할 수 없으므로, 상기 마스크로써 역할을 수행할 수 있도록 게이트 전극(215)은 2000Å 이상의 두께를 갖도록 형성될 수 있다.
도 1에는 도시되어 있진 않지만, 게이트 전극(215) 및 제2 게이트 배선(315)을 형성할 때, 화소 영역(100)에 제2 게이트 배선(315)과 동일 물질을 포함하며 동일한 두께를 갖는 식각 정지막(115, 도 4)을 형성할 수 있다. 이에 대해서는 후술한다.
상기 게이트 전극(215) 및 제2 게이트 배선(315) 상에는 화소 영역(100)에 배치된 제1 개구(C1)를 포함하는 제2 절연층(16)이 배치되며, 제2 절연층(16) 상에는 활성층(212)의 소스 영역(212c) 및 드레인 영역(212b)과 각각 전기적으로 연결된 소스 전극(217b) 및 드레인 전극(217a)이 배치될 수 있다.
소스 전극(217b) 및 드레인 전극(217a)은, 전자 이동도가 다른 이종의 금속층이 2층 이상 형성된 것일 수 있다. 예를 들어, 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 니켈(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 및 이들의 합금 가운데 선택된 금속층이 2층 이상 형성된 것일 수 있다.
도 1에 도시되어 있진 않지만, 소스 전극(217b) 및 드레인 전극(217a)을 형성하기 위한 도전 물질(17, 도 6)을 기판(10) 상의 전면에 형성한 후, 도전 물질(17)을 식각함으로써 소스 전극(217b) 및 드레인 전극(217a)을 형성하며, 도전 물질(17)을 식각할 때 화소 영역(100)에 배치된 식각 정지막(115, 도 4)도 함께 제거될 수 있다.
이때, 식각 정지막의 두께가 너무 두꺼운 경우, 도전 물질이 지나치게 식각되어 소스 전극 및 드레인 전극의 폭이 설계된 것보다 좁아질 수 있다. 이 경우 소스 전극(217b) 및 드레인 전극(217a)의 저항이 증가하는 문제가 발생할 수 있다.
그러나, 본 실시예의 식각 정지막(115)은 상대적으로 얇은 두께를 가진 제2 게이트 배선(315)과 동일한 두께를 가지며, 따라서 소스 전극(217b) 및 드레인 전극(217a)이 지나친 식각에 의해 폭이 좁게 형성되는 문제를 방지할 수 있다.
제2 절연층(16) 상에는 소스 전극(217b) 및 드레인 전극(217a)을 덮으며, 제1 개구(C1)에 대응되는 영역에 형성된 제4 개구(C4)를 포함하는 제3 절연층(18)이 배치될 수 있으며, 제4 개구(C4) 내에는 화소 전극(119)이 배치될 수 있다.
즉, 제4 개구(C4)는 제1 개구(C1)보다 좁은 폭을 가지므로, 제1 개구(C1) 내에 제4 개구(C4)가 배치되며, 제4 개구(C4) 내에 화소 전극(119)이 배치될 수 있다. 화소 전극(119)은 제1 개구(C1)의 식각면을 따라 연장될 수 있으며, 제3 절연층(18)에 형성된 콘택홀(CNT)을 통해 드레인 전극(217a)과 전기적으로 연결될 수 있다.
제3 절연층(18) 상에는, 화소 전극(119)의 일부를 노출하는 제5 개구(C5)를 포함하는 제4 절연층(20)이 배치될 수 있다. 제5 개구(C5)는 제1 개구(C1) 및 제4 개구(C4)에 대응되는 영역에 배치되며, 제4 개구(C4)보다 좁은 폭을 가질 수 있다.
제4 절연층(20)에 의해 노출된 화소 전극(119) 상에는 광을 방출하는 유기 발광층을 포함하는 중간층(121) 및 대향 전극(122)이 배치될 수 있다.
중간층(121)은 유기 발광층(organic emission layer)을 구비하고, 그 외에 정공 주입층(HIL: hole injection layer), 정공 수송층(HTL: hole transport layer), 전자 수송층(ETL: electron transport layer) 및 전자 주입층(EIL: electron injection layer) 중 적어도 하나를 더 구비할 수 있다. 본 실시예는 이에 한정되지 아니하고, 중간층(121)은 유기 발광층을 구비하며, 기타 다양한 기능층을 더 구비할 수 있다.
대향 전극(123)은 반사 물질을 포함하는 반사 전극으로 구성될 수 있으며, Al, Mg, Li, Ca, LiF/Ca, 및 LiF/Al를 포함하는 그룹에서 선택된 적어도 하나일 수 있다.
도 2 내지 도 10은 도 1의 유기 발광 표시 장치를 제조하는 단계를 순차적으로 나타낸 단면도들이다.
도 2를 참조하면, 화소 영역(100), 박막 트랜지스터 영역(200) 및 게이트 배선 영역(300)으로 구획된 기판(10) 상에 버퍼층(11)을 형성하고, 버퍼층(11) 상에 활성층(212)을 형성한다.
기판(10)은 유리 기판 또는 투명한 플라스틱 기판 등일 수 있으며, 활성층(212)은 비정질 실리콘 또는 결정질 실리콘과 같은 무기 반도체 물질을 함유할 수 있다.
도 3을 참조하면, 버퍼층(11) 상에 활성층(212)을 덮도록 제1 절연층(13)을 형성하고, 제1 절연층(13) 상의 게이트 배선 영역(300)에 제1 게이트 배선(314)을 형성한다.
제1 게이트 배선(314)은 알루미늄(Al), 은(Ag) 또는 구리(Cu) 등을 포함하는 저저항 도전층(314b) 및 저저항 도전층(314b)의 하부에 배치되며 몰리브덴(Mo, molybdenum) 또는 티타늄(Ti, titanium) 등을 포함하는 보호 도전층(314a)을 포함할 수 있으며, 제1 게이트 배선(314)의 두께(t1)은 6000Å 이상일 수 있다.
즉, 제1 게이트 배선(314)은 저저항 도전층(314b)을 포함하며, 상대적으로 두꺼운 두께(t1)를 가지므로, 낮은 저항을 가질 수 있다.
도 4를 참조하면, 제1 절연층(13) 상의 화소 영역(100)에 식각 정지막(115), 활성층(212)의 일부에 대응되는 영역에 게이트 전극(215) 및 제1 게이트 배선(314) 상에 제2 게이트 배선(315)을 동시에 형성할 수 있다.
즉, 제1 절연층(13) 상에 제1 게이트 배선(314)을 덮도록 제2 게이트 배선(315) 등을 형성하기 위한 물질을 도포한 후 식각함으로써 식각 정지막(115), 게이트 전극(215) 및 제2 게이트 배선(315)을 형성할 수 있으며, 식각 정지막(115), 게이트 전극(215) 및 제2 게이트 배선(315)은 동일 물질을 포함하며 동일한 두께를 가질 수 있다.
제2 게이트 배선(315)은 제1 게이트 배선(314)의 상면 및 단부를 덮도록 형성될 수 있으며, 몰리브덴(Mo) 또는 티타늄(Ti) 등을 포함하는 단일층으로 형성될 수 있다.
제2 게이트 배선(315)을 제1 게이트 배선(314)의 상면뿐 아니라, 제1 게이트 배선(314)에 포함된 저저항 도전층(314b)의 단부까지 덮도록 형성함으로써, 저저항 도전층(314b)에 소정값 이상의 열이 가해졌을 때 저저항 도전층(314b)이 녹아 제2 절연층(16)으로 침투되는 현상을 방지할 수 있다.
상기 게이트 전극(215) 등을 형성한 후, 게이트 전극(215)을 마스크로 이용하여 활성층(212)에 불순물을 도핑함으로써 소스 영역(212b) 및 드레인 영역(212c)을 형성할 수 있다. 소스 영역(212b) 및 드레인 영역(212c)의 사이에는 불순물이 도핑되지 않은 채널 영역(212a)이 배치될 수 있다.
채널 영역(212a)은 게이트 전극(215)에 의해 불순물이 차단되어, 불순물이 도핑되지 않을 수 있다. 따라서, 게이트 전극(215)은 소정값 이상의 두께를 가져야하며, 게이트 전극(215)의 두께(t3)는 2000Å 이상일 수 있다.
식각 정지막(115), 게이트 전극(215) 및 제2 게이트 배선(315)은 제1 게이트 배선(314)에 비해 상대적으로 얇은 두께를 가질 수 있으며, 따라서 게이트 전극(215)이 지나치게 두꺼워서 게이트 전극(215)의 종횡비가 커지는 문제를 방지할 수 있다.
도 5를 참조하면, 제1 절연층(13) 상에 식각 정지막(115)의 적어도 일부를 노출시키는 제1 개구(C1)를 포함하는 제2 절연층(16)을 형성할 수 있다.
제1 절연층(13) 상에 게이트 전극(215) 및 제2 게이트 배선(315)을 덮도록 절연 물질을 형성한 후, 식각을 통해 화소 영역(100)에 제1 개구(C1)를 형성할 수 있다. 이때, 식각 정지막(115)은 제1 개구(C1)를 형성하기 위한 식각에 의해 제1 절연층(13)까지 식각이 되지 않도록 차단하는 역할을 할 수 있다. 제1 절연층(13) 및 제2 절연층(16)은 무기 절연 물질을 포함할 수 있으며, 상기 식각은 건식 식각일 수 있다. 따라서, 금속으로 형성된 식각 정지막(115)은 건식 식각에 의해 식각되지 않을 수 있다.
박막 트랜지스터 영역(200)에는 제1 절연층(13) 및 제2 절연층(16)이 함께 식각되어 활성층(212)의 소스 영역(212c) 및 드레인 영역(212b)의 일부를 노출시키는 제2 개구(C2) 및 제3 개구(C3)가 형성될 수 있다.
본 실시예의 게이트 전극(215)은 상대적으로 얇은 두께(t3)를 가지므로, 게이트 전극(215)의 너비를 넓게 형성하지 않더라도, 게이트 전극(215) 및 게이트 전극(215) 상에 배치된 제2 절연층(16)이 안정적으로 형성될 수 있다.
도 6 및 도 7을 참조하면, 제2 절연층(16) 및 제1 개구(C1)에 의해 노출된 식각 정지막(115) 상에 도전 물질(17)을 형성한 후, 도전 물질(17) 및 식각 정지막(115)을 동시에 식각하여 제2 개구(C2) 및 제3 개구(C3)를 통해 활성층(212)의 소스 영역(212c)과 드레인 영역(212b)에 각각 전기적으로 연결되는 소스 전극(217b) 및 드레인 전극(217a)을 형성할 수 있다.
즉, 도전 물질(17)은 예를 들면 습식 식각에 의해 제거될 수 있으며, 상기 도전 물질(17)과 같은 금속을 포함하는 식각 정지막(115)은 상기 식각 공정에 의해 도전 물질(17)과 함께 식각될 수 있다.
식각 공정은 식각 정지막이 완전히 제거될 때까지 이루어질 수 있으며, 식각 정지막이 너무 두꺼운 경우 소스 전극 및 드레인 전극에 대응되는 영역의 도전 물질이 지나치게 식각되어, 설계된 것보다 좁은 폭을 가진 소스 전극 및 드레인 전극이 형성될 수 있다.
따라서, 소스 전극 및 드레인 전극의 저항이 증가하는 문제가 발생할 수 있다.
그러나, 본 실시예의 식각 정지막(115)은 상대적으로 얇은 두께를 가진 제2 게이트 배선(315)과 동일한 두께를 가지며, 따라서 소스 전극(217b) 및 드레인 전극(217a)이 지나친 식각에 의해 폭이 좁게 형성되는 문제를 방지할 수 있다.
도 8을 참조하면, 소스 전극(217b) 및 드레인 전극(217a)을 덮으며, 제1 개구(C1)에 대응되는 영역에 형성된 제4 개구(C4)를 포함하는 제3 절연층(18)을 형성할 수 있다.
제4 개구(C4)는 제1 개구(C1)보다 좁은 폭을 가질 수 있으며, 제3 절연층(18)에는 드레인 전극(217a)의 적어도 일부를 노출하는 콘택홀(CNT)이 형성될 수 있다.
도 9를 참조하면, 제4 개구(C4) 내에 화소 전극(119)을 형성할 수 있다. 화소 전극(119)의 제4 개구(C4)의 식각면까지 연장될 수 있으며, 제3 절연층(18)에 형성된 콘택홀(CNT)을 통해 드레인 전극(217a)과 전기적으로 연결될 수 있다.
도 10을 참조하면, 제3 절연층(18) 상에 화소 전극(119)의 일부를 노출하는 제5 개구(C5)를 포함하는 제4 절연층(20)을 형성할 수 있다.
도시하진 않았지만, 제5 개구(C5)에 의해 노출된 화소 전극(119) 상에 광을 방출하는 유기 발광층을 포함하는 중간층(121, 도 1) 및 대향 전극(123, 도 1)을 형성할 수 있다.
도 11은 본 발명의 다른 실시예에 따른 유기 발광 표시 장치를 개략적으로 나타낸 단면도이다.
도 11을 참조하면, 다른 실시예에 따른 유기 발광 표시 장치(2)는 화소 영역(100), 박막 트랜지스터 영역(200) 및 게이트 배선 영역(300)으로 구획된 기판(10)을 포함하며, 화소 영역(100), 박막 트랜지스터 영역(200) 및 게이트 배선 영역(300)은 각각 유기 발광 소자(OLED), 박막 트랜지스터(TFT) 및 게이트 배선(GL)을 포함할 수 있다.
배선 영역(300)에는 제1 게이트 배선(314) 및 제2 게이트 배선(315)이 배치될 수 있다.
상기 제2 게이트 배선(315)은 제1 게이트 배선(314)의 상면 및 단부를 덮도록 배치될 수 있으며, 게이트 전극(215)과 제2 게이트 배선(315)은 동일한 물질을 포함하고 동일한 두께를 가질 수 있다. 즉, 제1 절연층(13) 상에 제1 게이트 배선(314)을 형성한 후, 제2 게이트 배선(315) 및 게이트 전극(215)을 동시에 형성할 수 있다.
상기 제1 게이트 배선(314)은 저저항 도전층(314b) 및 저저항 도전층(314b)의 하부에 배치된 보호 도전층(314a)을 포함할 수 있다. 저저항 도전층(314b)은 알루미늄(Al), 은(Ag) 또는 구리(Cu) 등을 포함할 수 있으며, 보호 도전층(314a)은 저저항 도전층(314b)을 보호하는 역할을 하며 몰리브덴(Mo, molybdenum) 또는 티타늄(Ti, titanium) 등을 포함할 수 있다.
제1 게이트 배선(314)의 두께(t4)는 6000Å 이상일 수 있으며, 제1 게이트 배선(314)에 포함된 저저항 도전층(314b)은 보호 도전층(314a) 및 제2 게이트 배선(315)보다 두껍게 형성될 수 있다. 따라서, 저저항 게이트 배선(GL)을 구현할 수 있다.
제2 게이트 배선(315)은 제1 게이트 배선(314)의 상면 및 단부를 덮도록 배치될 수 있으며, 몰리브덴(Mo) 또는 티타늄(Ti) 등을 포함하는 제1 층(315a), 알루미늄(Al), 구리(Cu) 또는 은(Ag) 등을 포함하는 제2 층(315b) 및 몰리브덴(Mo) 또는 티타늄(Ti) 등을 포함하는 제3 층(315c)를 포함할 수 있으며, 예를 들면, 몰리브덴(Mo)/알루미늄(Al)/몰리브덴(Mo)이 적층된 구조일 수 있다.
또한, 본 발명은 이에 제한되지 않으며 다른 실시예에 따른 유기 발광 표시 장치에 포함된 제2 게이트 배선은 알루미늄(Al), 구리(Cu) 또는 은(Ag) 등을 포함하는 제1 층 및 몰리브덴(Mo) 또는 티타늄(Ti) 등을 포함하는 제2 층을 포함하는 이중층 구조일 수도 있다.
게이트 전극(215)은 제2 게이트 배선(315)과 동일 물질을 포함할 수 있다. 즉, 게이트 전극(215)은 몰리브덴(Mo) 또는 티타늄(Ti) 등을 포함하는 제1 층(215a), 알루미늄(Al), 구리(Cu) 또는 은(Ag) 등을 포함하는 제2 층(215b) 및 몰리브덴(Mo) 또는 티타늄(Ti) 등을 포함하는 제3 층(215c)를 포함할 수 있으며, 예를 들면, 몰리브덴(Mo)/알루미늄(Al)/몰리브덴(Mo)이 적층된 구조일 수 있다.
제2 게이트 배선(315)은 제1 게이트 배선(314)의 단부, 특히 저저항 도전층(314b)의 단부를 덮도록 배치되어, 소정값 이상의 열이 가해졌을 때 저저항 도전층(314b)이 녹아 제2 절연층(16)으로 침투되는 현상을 방지할 수 있다.
게이트 전극(215)의 두께(t6)는 제2 게이트 배선(315)의 두께(t5)와 동일할 수 있으며, 활성층(212)에 불순물을 도핑할 때 마스크로써 기능하기 위하여 2000Å 이상의 값을 가질 수 있다.
본 실시예의 유기 발광 표시 장치(2)에 포함된 화소 전극(119)은 제3 절연층(18)에 포함된 콘택홀(CNT)을 통해 드레인 전극(217a)와 전기적으로 연결될 수 있으며, 드레인 전극(217a)의 화소 전극(119)과 전기적으로 연결되는 영역 상에는 콘택층(217c)이 더 배치될 수 있다. 콘택층(217c)은 투명 도전성 산화물을 포함할 수 있다.
다른 구성은 도 1의 유기 발광 표시 장치(1)과 동일하다.
도 12는 본 발명의 또 다른 실시예에 따른 유기 발광 표시 장치를 개략적으로 나타낸 단면도이다.
도 12를 참조하면, 또 다른 실시예에 따른 유기 발광 표시 장치(3)는 화소 영역(100), 박막 트랜지스터 영역(200) 및 게이트 배선 영역(300)으로 구획된 기판(10)을 포함하며, 화소 영역(100), 박막 트랜지스터 영역(200) 및 게이트 배선 영역(300)은 각각 유기 발광 소자(OLED), 박막 트랜지스터(TFT) 및 게이트 배선(GL)을 포함할 수 있다.
배선 영역(300)에는 제1 게이트 배선(314) 및 제2 게이트 배선(315)이 배치될 수 있다.
상기 제2 게이트 배선(315)은 제1 게이트 배선(314)의 상면 및 단부를 덮는 제1 영역 및 제1 영역으로부터 방향을 전환하여 기판(10)과 평행한 방향을 따라 연장된 제2 영역을 포함할 수 있다.
상기 제2 영역의 너비는 제2 게이트 배선(315)을 형성하기 위한 공정에 사용되는 마스크의 개구의 너비를 조정함으로써 조정할 수 있다.
다른 구성은 도 1의 유기 발광 표시 장치(1)과 동일하다.
상술한 유기 발광 표시 장치들(1, 2, 3)은 종횡비가 크지 않아 안정적으로 형성된 게이트 전극(215)과 저저항의 소스 전극(217b) 및 드레인 전극(217a)을 포함하는 박막 트랜지스터(TFT)을 포함할 수 있으며, 저저항 게이트 배선(GL)을 구현할 수 있다.
이와 같이 본 발명은 도면에 도시된 일 실시예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
1, 2, 3: 유기 발광 표시 장치 100: 화소 영역
200: 박막 트랜지스터 영역 300: 게이트 배선 영역
10: 기판 13: 제1 절연층
16: 제2 절연층 18: 제3 절연층
20: 제4 절연층 115: 식각 정지막
119: 화소 전극 121: 중간층
123: 대향 전극 212: 활성층
215: 게이트 전극 217a: 드레인 전극
217b: 소스 전극 217c: 콘택층
314a: 보호 도전층 314b: 저저항 도전층
314: 제1 게이트 배선 315: 제2 게이트 배선
200: 박막 트랜지스터 영역 300: 게이트 배선 영역
10: 기판 13: 제1 절연층
16: 제2 절연층 18: 제3 절연층
20: 제4 절연층 115: 식각 정지막
119: 화소 전극 121: 중간층
123: 대향 전극 212: 활성층
215: 게이트 전극 217a: 드레인 전극
217b: 소스 전극 217c: 콘택층
314a: 보호 도전층 314b: 저저항 도전층
314: 제1 게이트 배선 315: 제2 게이트 배선
Claims (18)
- 화소 영역, 박막 트랜지스터 영역 및 게이트 배선 영역으로 구획된 기판을 배치하는 단계;
상기 기판 상의 상기 박막 트랜지스터 영역에 활성층을 형성하는 단계;
상기 기판 상에 활성층을 덮도록 제1 절연층을 형성하는 단계;
상기 제1 절연층 상의 상기 게이트 배선 영역에 제1 게이트 배선을 형성하는 단계;
상기 제1 절연층 상의 상기 화소 영역에 식각 정지막, 상기 제1 절연층 상의 상기 활성층의 일부에 대응되는 영역에 게이트 전극 및 상기 제1 게이트 배선 상에 제2 게이트 배선을 동시에 형성하는 단계;
상기 제1 절연층 상에 상기 식각 정지막의 적어도 일부를 노출시키는 제1 개구를 포함하는 제2 절연층을 형성하는 단계;
상기 제2 절연층 및 상기 제1 개구에 의해 노출된 상기 식각 정지막 상에 도전 물질을 형성하는 단계;
상기 도전 물질 및 상기 식각 정지막을 동시에 식각하여, 상기 제1 절연층 및 상기 제2 절연층에 포함된 제2 개구 및 제3 개구를 통해 상기 활성층의 양 가장자리 영역에 각각 전기적으로 연결되는 소스 전극 및 드레인 전극을 형성하는 단계; 및
상기 제1 개구 내에 화소 전극, 유기 발광층을 포함하는 중간층 및 대향 전극을 순차적으로 형성하는 단계;를 포함하는 유기 발광 표시 장치의 제조 방법. - 제1 항에 있어서,
상기 제2 게이트 배선을 형성하는 단계는, 상기 제1 게이트 배선의 상면 및 단부를 덮도록 상기 제2 게이트 배선을 형성하는 단계를 포함하는 유기 발광 표시 장치의 제조 방법. - 제2 항에 있어서,
상기 제2 게이트 배선을 형성하는 단계는, 상기 제1 게이트 배선의 상면 및 단부를 덮는 제1 영역 및 상기 제1 영역으로부터 방향을 전환하여 상기 기판과 평행한 방향을 따라 연장된 제2 영역을 포함하는 상기 제2 게이트 배선을 형성하는 단계를 포함하는 유기 발광 표시 장치의 제조 방법. - 제1 항에 있어서,
상기 제1 게이트 배선을 형성하는 단계는, 저저항 도전층 및 상기 저저항 도전층의 하부에 배치된 보호 도전층을 형성하는 단계를 포함하며, 상기 제1 게이트 배선의 두께는 6000Å 이상인 유기 발광 표시 장치의 제조 방법. - 제1 항에 있어서,
상기 게이트 전극을 형성하는 단계 후에, 상기 게이트 전극을 마스크로 이용하여 상기 활성층에 불순물을 도핑하는 단계를 더 포함하는 유기 발광 표시 장치의 제조 방법. - 제5 항에 있어서,
상기 게이트 전극 및 상기 제2 게이트 배선은 동일한 두께를 가지며, 상기 두께는 2000Å 이상인 유기 발광 표시 장치의 제조 방법. - 제1 항에 있어서,
상기 소스 전극 및 상기 드레인 전극을 덮으며, 상기 제1 개구에 대응되는 영역에 형성된 제4 개구를 포함하는 제3 절연층을 형성하는 단계를 더 포함하며, 상기 화소 전극은 상기 제4 개구 내에 형성되는 유기 발광 표시 장치의 제조 방법. - 제7 항에 있어서,
상기 제3 절연층 상에 상기 화소 전극의 일부를 노출하는 제5 개구를 포함하는 제4 절연층을 형성하는 단계를 더 포함하는 유기 발광 표시 장치의 제조 방법. - 제1 항에 있어서,
상기 제2 게이트 배선을 형성하는 단계는, 상기 제2 게이트 배선을 몰리브덴(Mo)을 포함하는 단일층, 알루미늄(Al) 및 몰리브덴(Mo)을 포함하는 이중층, 또는 몰리브덴(Mo), 알루미늄(Al) 및 몰리브덴(Mo)을 포함하는 삼중층으로 형성하는 단계를 포함하는 유기 발광 표시 장치의 제조 방법. - 화소 영역, 박막 트랜지스터 영역 및 게이트 배선 영역으로 구획된 기판;
상기 기판 상의 상기 화소 영역에 순차적으로 배치된 화소 전극, 유기 발광층을 포함하는 중간층 및 대향 전극;
상기 기판 상의 상기 박막 트랜지스터 영역에 배치된 활성층, 게이트 전극, 및 상기 활성층의 양 가장자리 영역에 각각 연결된 소스 전극 및 드레인 전극; 및
상기 기판 상의 상기 게이트 배선 영역에 배치된 제1 게이트 배선 및 상기 제1 게이트 배선 상에 배치되며 상기 게이트 전극과 동일한 물질을 포함하고 동일한 두께를 갖는 제2 게이트 배선을 포함하는 게이트 배선;을 포함하며,
상기 게이트 전극 및 상기 게이트 배선은 서로 다른 두께를 갖는 유기 발광 표시 장치. - 제10 항에 있어서,
상기 제2 게이트 배선은 상기 제1 게이트 배선의 상면 및 단부를 덮는 유기 발광 표시 장치. - 제11 항에 있어서,
상기 제2 게이트 배선은 상기 제1 게이트 배선의 상면 및 단부를 덮는 제1 영역 및 상기 제1 영역으로부터 방향을 전환하여 상기 기판과 평행한 방향을 따라 연장된 제2 영역을 포함하는 유기 발광 표시 장치. - 제10 항에 있어서,
상기 제1 게이트 배선은 저저항 도전층 및 상기 저저항 도전층의 하부에 배치된 보호 도전층을 포함하며, 상기 제1 게이트 배선의 두께는 6000Å 이상인 유기 발광 표시 장치. - 제10 항에 있어서,
상기 활성층은 양 가장자리 영역에 불순물이 도핑된 결정질 실리콘층을 포함하며, 상기 게이트 전극 및 상기 제2 게이트 배선의 두께는 2000Å 이상인 유기 발광 표시 장치. - 제10 항에 있어서,
상기 활성층과 상기 게이트 전극의 사이에 배치되며, 상기 화소 전극 및 상기 제1 게이트 배선의 하부까지 연장된 제1 절연층; 및
상기 게이트 전극과 상기 소스 전극 및 상기 드레인 전극의 사이에 배치되고, 상기 제1 게이트 배선 및 상기 제2 게이트 배선을 덮으며, 상기 화소 영역에 배치된 제1 개구를 포함하는 제2 절연층;을 포함하며,
상기 화소 전극은 상기 제1 개구 내에 배치된 유기 발광 표시 장치. - 제15 항에 있어서,
상기 소스 전극 및 상기 드레인 전극을 덮으며, 상기 제1 개구에 대응되는 영역에 형성된 제4 개구를 포함하는 제3 절연층을 더 포함하며, 상기 화소 전극은 상기 제4 개구 내에 배치된 유기 발광 표시 장치. - 제16 항에 있어서,
상기 제3 절연층 상에 배치되며, 상기 화소 전극의 일부를 노출하는 제5 개구를 포함하는 제4 절연층을 더 포함하는 유기 발광 표시 장치. - 제10 항에 있어서,
상기 제2 게이트 배선은 몰리브덴(Mo)을 포함하는 단일층, 알루미늄(Al) 및 몰리브덴(Mo)을 포함하는 이중층, 또는 몰리브덴(Mo), 알루미늄(Al) 및 몰리브덴(Mo)을 포함하는 삼중층을 포함하는 유기 발광 표시 장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130147993A KR101539996B1 (ko) | 2013-11-29 | 2013-11-29 | 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130147993A KR101539996B1 (ko) | 2013-11-29 | 2013-11-29 | 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20150062879A KR20150062879A (ko) | 2015-06-08 |
| KR101539996B1 true KR101539996B1 (ko) | 2015-07-28 |
Family
ID=53500797
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020130147993A KR101539996B1 (ko) | 2013-11-29 | 2013-11-29 | 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101539996B1 (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102383745B1 (ko) | 2016-11-11 | 2022-04-08 | 삼성디스플레이 주식회사 | 표시 장치 |
| CN106856204B (zh) * | 2016-12-28 | 2019-12-03 | 上海天马有机发光显示技术有限公司 | 一种oled显示面板、显示装置 |
| CN107946347B (zh) * | 2017-11-27 | 2021-08-10 | 合肥鑫晟光电科技有限公司 | 一种oled显示面板及其制备方法、显示装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005136138A (ja) * | 2003-10-30 | 2005-05-26 | Sony Corp | 薄膜半導体装置の製造方法、薄膜半導体装置、表示装置の製造方法、および表示装置 |
| KR20060018137A (ko) * | 2004-08-23 | 2006-02-28 | 삼성전자주식회사 | 반투과 액정표시장치와 그 제조방법 |
| KR20110080905A (ko) * | 2010-01-07 | 2011-07-13 | 삼성모바일디스플레이주식회사 | 유기 발광 표시 장치 |
| KR20130050712A (ko) * | 2011-11-08 | 2013-05-16 | 삼성디스플레이 주식회사 | 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법 |
-
2013
- 2013-11-29 KR KR1020130147993A patent/KR101539996B1/ko active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005136138A (ja) * | 2003-10-30 | 2005-05-26 | Sony Corp | 薄膜半導体装置の製造方法、薄膜半導体装置、表示装置の製造方法、および表示装置 |
| KR20060018137A (ko) * | 2004-08-23 | 2006-02-28 | 삼성전자주식회사 | 반투과 액정표시장치와 그 제조방법 |
| KR20110080905A (ko) * | 2010-01-07 | 2011-07-13 | 삼성모바일디스플레이주식회사 | 유기 발광 표시 장치 |
| KR20130050712A (ko) * | 2011-11-08 | 2013-05-16 | 삼성디스플레이 주식회사 | 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20150062879A (ko) | 2015-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11011552B2 (en) | Method for manufacturing a display substrate comprising interconnected first and second wirings | |
| KR101810047B1 (ko) | 유기발광표시장치 및 그 제조방법 | |
| EP2996147B1 (en) | Thin-film transistor array substrate, method of manufacturing the same, and display device | |
| US9349784B2 (en) | Organic light-emitting display apparatus and method of manufacturing the same | |
| US9076983B2 (en) | Organic light-emitting display device and method of manufacturing the same | |
| US8981359B2 (en) | Organic light emitting diode display device and method of fabricating the same | |
| US8022398B2 (en) | Thin film transistor, method of forming the same and flat panel display device having the same | |
| US9806105B2 (en) | Thin film transistor substrate, display device including a thin film transistor substrate, and method of forming a thin film transistor substrate | |
| US8658460B2 (en) | Organic light-emitting display device and method of manufacturing the same | |
| KR101954978B1 (ko) | 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법 | |
| KR102567716B1 (ko) | 유기 발광 표시 장치 및 그 제조 방법 | |
| JP2005326815A (ja) | 有機電界発光表示装置 | |
| KR20150040668A (ko) | 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법 | |
| US20150108450A1 (en) | Thin-film transistor array substrate, organic light-emitting display apparatus, and manufacturing method thereof | |
| KR20220130631A (ko) | 유기 발광 표시 장치의 제조 방법 및 상기 제조 방법에 의해 제조된 유기 발광 표시 장치 | |
| KR102512718B1 (ko) | 박막트랜지스터 기판 및 이를 구비한 유기 발광 표시 장치, 박막트랜지스터 기판의 제조방법 | |
| KR102532306B1 (ko) | 디스플레이 장치와, 이의 제조 방법 | |
| KR101539996B1 (ko) | 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법 | |
| US9153633B2 (en) | Organic light-emitting display apparatus and manufacturing method thereof | |
| US9941313B2 (en) | Method of manufacturing thin film transistor substrate | |
| US9634076B2 (en) | Organic light-emitting display apparatus and method of manufacturing the same | |
| KR20150093908A (ko) | 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법 | |
| KR20170000061A (ko) | 박막 트랜지스터 기판 및 이를 포함하는 유기 발광 표시 장치 | |
| KR20160053383A (ko) | 박막 트랜지스터 어레이 기판 및 이를 구비하는 유기전계발광 표시장치 | |
| KR102556027B1 (ko) | 디스플레이장치 및 이의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20180702 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20190701 Year of fee payment: 5 |