KR101532313B1 - Nonvolatile memory device comprising graphene and phase changing material and methods of manufacturing and operating the same - Google Patents

Nonvolatile memory device comprising graphene and phase changing material and methods of manufacturing and operating the same Download PDF

Info

Publication number
KR101532313B1
KR101532313B1 KR1020110061804A KR20110061804A KR101532313B1 KR 101532313 B1 KR101532313 B1 KR 101532313B1 KR 1020110061804 A KR1020110061804 A KR 1020110061804A KR 20110061804 A KR20110061804 A KR 20110061804A KR 101532313 B1 KR101532313 B1 KR 101532313B1
Authority
KR
South Korea
Prior art keywords
graphene layer
gate filter
layer
substrate
phase change
Prior art date
Application number
KR1020110061804A
Other languages
Korean (ko)
Other versions
KR20130006873A (en
Inventor
장강
유원종
라창호
Original Assignee
삼성전자주식회사
성균관대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 성균관대학교산학협력단 filed Critical 삼성전자주식회사
Priority to KR1020110061804A priority Critical patent/KR101532313B1/en
Publication of KR20130006873A publication Critical patent/KR20130006873A/en
Application granted granted Critical
Publication of KR101532313B1 publication Critical patent/KR101532313B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Abstract

그래핀과 상변화 물질을 포함하는 불휘발성 메모리 소자와 그 제조 및 동작방법이 개시되어 있다. 일 실시예에 의한 불휘발성 메모리 소자는 기판과, 소스 및 드레인 전극과, 상기 소스 및 드레인 전극 사이의 상기 기판 상에 구비된 게이트 필터와, 상기 게이트 필터를 통과한 광이 조사되는 그래핀층을 포함하고, 상기 게이트 필터는 적층된 투명전극 및 상변화 물질층을 포함한다. 상기 게이트 필터는 상기 그래핀층의 위 또는 아래에 구비될 수 있다. 상기 게이트 필터는 상기 상변화 물질층과 함께 적어도 하나의 투명전극을 포함할 수 있다.A nonvolatile memory device including a graphene and a phase change material, and a method of manufacturing and operating the same. The nonvolatile memory device according to an embodiment includes a substrate, source and drain electrodes, a gate filter provided on the substrate between the source and drain electrodes, and a graphene layer to which light passing through the gate filter is irradiated And the gate filter includes a layered transparent electrode and a phase change material layer. The gate filter may be provided above or below the graphene layer. The gate filter may include at least one transparent electrode together with the phase change material layer.

Description

그래핀과 상변화 물질을 포함하는 불휘발성 메모리 소자와 그 제조 및 동작방법{Nonvolatile memory device comprising graphene and phase changing material and methods of manufacturing and operating the same}BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a nonvolatile memory device including a graphene and a phase change material and a method of manufacturing and operating the same.

본 발명의 일 실시예는 메모리 소자와 그 제조 및 동작방법에 관한 것으로써, 보다 자세하게는 그래핀과 상변화 물질을 포함하는 불휘발성 메모리 소자와 그 제조 및 동작방법에 관한 것이다.An embodiment of the present invention relates to a memory device and a method of manufacturing and operating the same, and more particularly, to a nonvolatile memory device including a graphene and a phase change material, and a method of manufacturing and operating the same.

컴퓨터 시스템의 동작에서 시스템의 동작속도가 저하되는 원인들 중 하나는 데이터의 쓰기 및 읽기 동작속도가 중앙처리장치(CPU)의 동작속도에 비해 느리다는 것이다.One of the reasons that the operation speed of the system is lowered in the operation of the computer system is that the speed of writing and reading data is slower than the speed of the CPU.

중앙처리장치는 빠르게 동작할 수 있지만, 데이터를 기록하는 동작과 기록된 데이터를 읽는 동작이 중앙처리장치보다 느려지면, 결국 컴퓨터 시스템의 전체 동작속도는 느려지게 된다.The central processing unit can operate fast, but if the operation of writing data and the operation of reading recorded data are slower than the central processing unit, the overall operation speed of the computer system becomes slow.

이에 따라 메모리 소자의 동작속도를 높이기 위한 다양한 메모리 소자가 소개되고 있는데, 예를 들면 상변화 메모리 소자나 자기 저항 메모리 소자 등이 소개되고 있다.Various memory devices for increasing the operating speed of the memory device have been introduced. For example, phase change memory devices and magnetoresistive memory devices have been introduced.

본 발명의 일 실시예는 고속 동작이 가능한, 그래핀과 상변화 물질을 포함하는 불휘발성 메모리 소자를 제공한다.An embodiment of the present invention provides a nonvolatile memory device including graphene and a phase change material capable of high-speed operation.

본 발명의 다른 실시예는 이러한 메모리 소자의 제조방법을 제공한다.Another embodiment of the present invention provides a method of manufacturing such a memory element.

본 발명의 또 다른 실시예는 이러한 메모리 소자의 동작방법을 제공한다.Yet another embodiment of the present invention provides a method of operating such a memory device.

본 발명의 일 실시예에 의한 불휘발성 메모리 소자는 기판과, 소스 및 드레인 전극과, 상기 소스 및 드레인 전극 사이의 상기 기판 상에 구비된 게이트 필터와, 상기 게이트 필터를 통과한 광이 조사되는 그래핀층을 포함하고, 상기 게이트 필터는 적층된 투명전극 및 상변화 물질층을 포함한다.A nonvolatile memory device according to an embodiment of the present invention includes a substrate, source and drain electrodes, a gate filter provided on the substrate between the source and drain electrodes, and a gate electrode formed on the substrate, A gate electrode, and a fin layer, wherein the gate filter includes a layered transparent electrode and a phase change material layer.

이러한 메모리 소자에서 상기 게이트 필터는 상기 그래핀층의 위 또는 아래에 구비될 수 있다. 이때, 상기 게이트 필터는 순차적으로 적층된 하부 투명전극, 상기 상변화 물질층 및 상부 투명전극을 포함할 수 있다.In such a memory device, the gate filter may be provided above or below the graphene layer. At this time, the gate filter may include a lower transparent electrode sequentially stacked, the phase change material layer, and an upper transparent electrode.

상기 게이트 필터는 순차적으로 적층된 상기 상변화 물질층 및 투명전극 또는 순차적으로 적층된 투명전극 및 상기 상변화 물질층을 포함할 수 있다.The gate filter may include the phase change material layer and the transparent electrode sequentially stacked or the sequentially stacked transparent electrode and the phase change material layer.

상기 기판은 유연성 기판일 수 있다.The substrate may be a flexible substrate.

상기 그래핀층은 단일층이거나 복수의 단일층을 포함하는 복층일 수 있다.The graphene layer may be a single layer or a multi-layer comprising a plurality of monolayers.

본 발명의 일 실시예에 의한 불휘발성 메모리 소자의 제조방법은 기판 상에 그래핀층과 게이트 필터를 적층하고, 상기 그래핀층과 접촉되는 소스 및 드레인을 형성한다.A method of manufacturing a nonvolatile memory device according to an embodiment of the present invention includes depositing a graphene layer and a gate filter on a substrate, and forming a source and a drain in contact with the graphene layer.

이러한 제조 방법에서, 상기 그래핀층과 게이트 필터를 적층하는 단계는 상기 기판 상에 상기 그래핀층을 형성하고, 상기 그래핀층 상에 상기 게이트 필터를 형성하는 단계를 포함할 수 있다.In this manufacturing method, laminating the graphene layer and the gate filter may include forming the graphene layer on the substrate and forming the gate filter on the graphene layer.

또한, 상기 그래핀층과 상기 게이트 필터를 적층하는 단계는 상기 기판 상에 상기 게이트 필터를 형성하고, 상기 게이트 필터 상에 상기 그래핀층을 형성하는 단계를 포함할 수 있다.The step of laminating the graphene layer and the gate filter may include forming the gate filter on the substrate and forming the graphene layer on the gate filter.

또한, 상기 그래핀층 상에 상기 게이트 필터를 형성하는 단계는 상기 그래핀층 상에 하부 투명전극, 상변화 물질층 및 상부 투명전극을 순차적으로 형성하는 단계를 포함할 수 있다.In addition, the step of forming the gate filter on the graphene layer may include sequentially forming a lower transparent electrode, a phase change material layer, and an upper transparent electrode on the graphene layer.

본 발명의 다른 실시예에 따르면, 상기 그래핀층 상에 상기 게이트 필터를 형성하는 단계는 상기 그래핀층 상에 상변화 물질층 및 투명전극을 순차적으로 형성하는 단계를 포함할 수 있다.According to another embodiment of the present invention, the step of forming the gate filter on the graphene layer may include sequentially forming a phase change material layer and a transparent electrode on the graphene layer.

상기 기판 상에 상기 게이트 필터를 형성하는 단계는 상기 기판 상에 하부 투명전극, 상변화 물질층 및 상부 투명전극을 순차적으로 형성하는 단계를 포함할 수 있다.The step of forming the gate filter on the substrate may include sequentially forming a lower transparent electrode, a phase change material layer, and an upper transparent electrode on the substrate.

본 발명의 다른 실시예에 따르면, 상기 기판 상에 상기 게이트 필터를 형성하는 단계는 상기 기판 상에 투명전극 및 상변화 물질층을 순차적으로 형성하는 단계를 포함할 수 있다.According to another embodiment of the present invention, the step of forming the gate filter on the substrate may include sequentially forming the transparent electrode and the phase change material layer on the substrate.

상기 소스 및 드레인을 형성하는 단계는 상기 기판에 도전성 불순물을 주입하는 단계를 포함할 수 있다.The forming of the source and drain may include implanting a conductive impurity into the substrate.

다른 실시예에서 상기 소스 및 드레인을 형성하는 단계는 상기 기판 상에 소스 및 드레인 전극을 형성하는 단계를 포함할 수 있다.In another embodiment, forming the source and drain may include forming source and drain electrodes on the substrate.

본 발명의 일 실시예에 의한 불휘발성 메모리 소자의 동작 방법은 상기 메모리 소자는 적층된 게이트 필터 및 그래핀층과, 소스 및 드레인을 포함하고, 상기 게이트 필터에 쓰기 전압을 인가할 수 있다.A method of operating a non-volatile memory device according to an embodiment of the present invention is characterized in that the memory device includes a stacked gate filter and a graphene layer, a source and a drain, and a write voltage can be applied to the gate filter.

이러한 동작 방법에서, 상기 게이트 필터와 그래핀층이 또는 상기 그래핀층과 상기 게이트 필터가 기판 상에 순차적으로 적층될 수 있다.In this method of operation, the gate filter and the graphene layer or the graphene layer and the gate filter may be sequentially stacked on the substrate.

상기 게이트 필터는 적어도 하나의 투명전극을 포함하고 데이터 저장층으로 사용되는 상변화 물질층을 포함할 수 있다.The gate filter may include a layer of phase change material including at least one transparent electrode and used as a data storage layer.

본 발명의 다른 실시예에 의한 불휘발성 메모리 소자의 동작 방법은 상기 메모리 소자는 적층된 게이트 필터 및 그래핀층과, 소스 및 드레인을 포함하고, 상기 소스 및 드레인 사이에 전압을 인가하고, 상기 게이트 필터를 통해 상기 그래핀층에 광을 조사할 수 있다.A method of operating a non-volatile memory device according to another embodiment of the present invention is characterized in that the memory device includes a stacked gate filter and a graphene layer, a source and a drain, a voltage is applied between the source and the drain, The light can be irradiated to the graphene layer.

이러한 동작 방법에서, 상기 광 조사에 의해 상기 그래핀층에 발생되는 광 전류를 측정하는 단계와 상기 측정된 광 전류를 기준전류와 비교하는 단계를 더 포함할 수 있다.In this operation method, it is possible to further include measuring a photocurrent generated in the graphene layer by the light irradiation and comparing the measured photocurrent to a reference current.

본 발명의 또 다른 실시예에 의한 불휘발성 메모리 소자의 동작 방법은 상기 메모리 소자는 적층된 게이트 필터 및 그래핀층과, 소스 및 드레인을 포함하고, 상기 게이트 필터에 소거 전압을 인가할 수 있다.The method of operating a non-volatile memory device according to another embodiment of the present invention is characterized in that the memory device includes a stacked gate filter and a graphene layer, a source and a drain, and applies an erase voltage to the gate filter.

본 발명의 일 실시예에 의한 불휘발성 메모리 소자는 캐리어 이동도(mobility)가 높은 그래핀을 채널로 포함한다. 또한, 데이터 저장층으로 상변화 물질층을 포함한다. 상변화 물질층의 비정질 상태와 결정질 상태 사이의 스위칭 시간은 1ns 정도로 매우 짧다. 따라서 고속 데이터 기록이 가능하다.A nonvolatile memory device according to an embodiment of the present invention includes a graphene having a high carrier mobility as a channel. It also includes a phase change material layer as a data storage layer. The switching time between the amorphous and crystalline states of the phase change material layer is as short as 1 ns. Therefore, high-speed data recording is possible.

또한, 상변화 물질층의 물질 상태에 따라 광 투과량이 달라지는데, 이러한 광 투과량의 차이에 따라 그래핀 채널에서 발생되는 광 전류량이 달라지고, 이러한 광 전류의 차이를 통해 데이터를 읽을 수 있다. 그래핀 채널에서 발생된 광 전류는 그래핀 채널을 따라 고속으로 이동된다. 따라서 PRAM보다 빠른 액세스가 가능하다.In addition, the amount of light transmission varies depending on the material state of the phase change material layer. The amount of photocurrent generated in the graphene channel is changed according to the difference in the amount of light transmission, and data can be read through the difference of the photocurrent. The photocurrent generated in the graphen channel is moved at high speed along the graphen channel. Therefore, faster access is possible than PRAM.

도 1 내지 도 3은 본 발명의 일 실시예에 의한, 그래핀과 상변화 물질을 포함하는 불휘발성 메모리 소자의 단면도이다.
도 4는 본 발명의 다른 실시예에 의한, 그래핀과 상변화 물질을 포함하는 불휘발성 메모리 소자의 단면도이다.
도 5 및 도 6는 본 발명의 또 다른 실시예에 의한, 그래핀과 상변화 물질을 포함하는 불휘발성 메모리 소자의 단면도이다.
도 7 내지 도 9은 본 발명의 일 실시예에 의한 불휘발성 메모리 소자의 제조방법을 단계별로 나타낸 단면도들이다.
도 10는 본 발명의 일 실시예에 의한 불휘발성 메모리 소자의 동작 방법의 설명에 사용된 메모리 소자의 단면도이다.
도 11은 본 발명의 일 실시예에 의한 불휘발성 메모리 소자의 상변화층의 물질 상태에 따른 광 투과율 차이를 나타낸 그래프이다.1 to 3 are sectional views of a nonvolatile memory device including a graphene and a phase change material according to an embodiment of the present invention.
4 is a cross-sectional view of a nonvolatile memory device including graphene and a phase change material according to another embodiment of the present invention.
5 and 6 are cross-sectional views of a nonvolatile memory device including graphene and a phase change material according to another embodiment of the present invention.
7 to 9 are cross-sectional views illustrating steps of a method of manufacturing a nonvolatile memory device according to an embodiment of the present invention.
10 is a cross-sectional view of a memory device used for explaining a method of operating a nonvolatile memory device according to an embodiment of the present invention.
11 is a graph showing a difference in light transmittance according to a material state of a phase change layer of a nonvolatile memory device according to an embodiment of the present invention.

이하, 본 발명의 일 실시예에 의한 그래핀과 상변화 물질을 포함하는 불휘발성 메모리 소자와 그 제조 및 동작방법을 첨부된 도면들을 참조하여 상세하게 설명한다. 이 과정에서 도면에 도시된 층이나 영역들의 두께는 명세서의 명확성을 위해 과장되게 도시된 것이다.Hereinafter, a nonvolatile memory device including a graphene and a phase change material according to an embodiment of the present invention, and a method of manufacturing and operating the same will be described in detail with reference to the accompanying drawings. In this process, the thicknesses of the layers or regions shown in the figures are exaggerated for clarity of the description.

먼저, 본 발명의 일 실시예에 의한 불휘발성 메모리 소자(이하, 메모리 소자)에 대해 설명한다.First, a nonvolatile memory element (hereinafter referred to as a memory element) according to an embodiment of the present invention will be described.

도 1을 참조하면, 기판(30)은 제1 및 제2 불순물 영역(32, 34)을 포함한다. 제1 및 제2 불순물 영역(32, 34)은 이격되어 있다. 기판(30)은 실리콘 기판일 수 있다. 기판(30)은 휘어질 수 있는 유연한 기판(flexible substrate)일 수도 있다. 기판(30)은 진성(intrinsic) 실리콘 기판일 수도 있다. 제1 및 제2 불순물 영역(32, 34)은 도전성 불순물을 포함할 수 있다. 제1 및 제2 불순물 영역(32, 34) 중 하나는 소스영역이고, 나머지는 드레인 영역일 수 있다. 제1 및 제2 불순물 영역(32, 34) 사이의 기판(30) 상에 그래핀층(36)이 존재한다. 그래핀층(36)은 단일층일 수 있다. 또한, 그래핀층(36)은 복수의 단일층을 포함하는 복층일 수 있다. 그래핀층(36)은 제1 및 제2 불순물 영역(32, 34)과 접촉된다. 그래핀층(36)의 일부는 제1 및 제2 불순물 영역(32, 34)과 겹칠 수 있다. 그래핀층(36) 상에 제1 투명전극(38), 상변화 물질층(40) 및 제2 투명전극(42)이 순차적으로 적층되어 있다. 제1 투명전극(38), 상변화 물질층(40) 및 제2 투명전극(42)으로 이루어진 적층물은 게이트 필터(gate filter)로 사용될 수 있다. 상기 게이트 필터는 상변화 물질층(40)의 물질의 상태에 따라 입사광에 대해 투명하거나 불투명하게 된다. 예를 들면, 상변화 물질층(40)이 비정질 상태(amorphous state)일 때, 상기 게이트 필터는 제2 투명전극(42)을 통해 입사되는 입사광에 대해 투명하다. 그러나 상변화 물질층(40)이 결정질 상태(crystalline state)일 때, 상기 게이트 필터는 상기 입사광에 대해 불투명하다. 제1 투명전극(38)은 하부전극일 수 있다. 제2 투명전극(42)은 상부전극일 수 있다. 그러나 메모리 소자의 구성에 따라 상하부 전극의 역할은 바뀔 수도 있다. 제1 및 제2 투명전극(38, 42)은 동일한 물질일 수 있다. 제1 및 제2 투명전극(38, 42)은, 예를 들면 ITO(Indium Tin Oxide) 전극일 수 있다. 제1 및 제2 투명전극(38, 42)은 상변화 물질층에 적합한 다른 투명한 전극재료일 수도 있다. 상변화 물질층(40)은, 예를 들면 GST(GeSbTe)층일 수 있다.Referring to FIG. 1, the substrate 30 includes first and second impurity regions 32 and 34. The first and second impurity regions 32 and 34 are spaced apart. The substrate 30 may be a silicon substrate. The substrate 30 may be a flexible substrate that can be bent. The substrate 30 may be an intrinsic silicon substrate. The first and second impurity regions 32 and 34 may include a conductive impurity. One of the first and second impurity regions 32 and 34 may be a source region and the other may be a drain region. A graphene layer 36 is present on the substrate 30 between the first and second impurity regions 32, 34. The graphene layer 36 may be a single layer. Further, the graphene layer 36 may be a multi-layer including a plurality of single layers. The graphene layer 36 is in contact with the first and second impurity regions 32 and 34. A portion of the graphene layer 36 may overlap with the first and second impurity regions 32 and 34. A first transparent electrode 38, a phase change material layer 40, and a second transparent electrode 42 are successively laminated on the graphene layer 36. The laminate composed of the first transparent electrode 38, the phase change material layer 40 and the second transparent electrode 42 can be used as a gate filter. The gate filter is transparent or opaque to incident light depending on the state of the material of the phase change material layer 40. For example, when the phase change material layer 40 is in an amorphous state, the gate filter is transparent to the incident light incident through the second transparent electrode 42. However, when the phase change material layer 40 is in a crystalline state, the gate filter is opaque to the incident light. The first transparent electrode 38 may be a lower electrode. The second transparent electrode 42 may be an upper electrode. However, depending on the configuration of the memory device, the roles of the upper and lower electrodes may be changed. The first and second transparent electrodes 38 and 42 may be the same material. The first and second transparent electrodes 38 and 42 may be, for example, ITO (Indium Tin Oxide) electrodes. The first and second transparent electrodes 38, 42 may be other transparent electrode materials suitable for the phase change material layer. The phase change material layer 40 may be, for example, a GST (GeSbTe) layer.

한편, 상기 게이트 필터를 구성하는 적층물에서 그래핀층(36)과 상변화 물질층(40)의 특성에 따라 제1 투명전극(38)은 생략할 수 있는 바, 도 2에 도시한 바와 같이, 상변화 물질층(40)은 그래핀층(36) 상에 직접 형성될 수 있다.The first transparent electrode 38 may be omitted depending on the characteristics of the graphene layer 36 and the phase change material layer 40 in the laminate constituting the gate filter. As shown in FIG. 2, The phase change material layer 40 may be formed directly on the graphene layer 36.

다른 한편으로, 제1 및 제2 불순물 영역(32, 34)을 구비하는 대신, 도 3에 도시한 바와 같이 기판(30)의 제1 및 제2 불순물 영역(32, 34)에 해당하는 영역 상에 제1 및 제2 전극(E1, E2)을 구비할 수도 있다. 제1 및 제2 전극(E1, E2) 중 하나는 소스 전극이고, 나머지는 드레인 전극일 수 있다. 제1 및 제2 전극(E1, E2)은 서로 다른 금속전극일 수 있는데, 예를 들면, 하나는 팔라듐(Pd) 전극이고, 다른 하나는 티타늄(Ti) 전극일 수 있다. 도 3의 경우에서도 제1 투명전극(38)은 생략될 수 있다. 제1 및 제2 전극(E1, E2)과 게이트 필터 사이에 절연층(47)이 구비될 수 있다. 절연층(47)은, 예를 들면 실리콘 나이트라이드(SiN)층일 수 있다. 절연층(47)은 제1 및 제2 전극(E1, E2)을 덮을 수 있다. 제1 및 제2 전극(E1, E2)의 콘택을 위해 절연층(47)의 일부는 제거된다.On the other hand, instead of providing the first and second impurity regions 32 and 34, as shown in FIG. 3, the region 30 corresponding to the first and second impurity regions 32 and 34 of the substrate 30 The first and second electrodes E1 and E2 may be provided. One of the first and second electrodes E1 and E2 may be a source electrode and the other may be a drain electrode. The first and second electrodes E1 and E2 may be different metal electrodes, for example, one may be a palladium (Pd) electrode and the other may be a titanium (Ti) electrode. 3, the first transparent electrode 38 may be omitted. An insulating layer 47 may be provided between the first and second electrodes E1 and E2 and the gate filter. The insulating layer 47 may be, for example, a silicon nitride (SiN) layer. The insulating layer 47 may cover the first and second electrodes E1 and E2. A portion of the insulating layer 47 is removed for contact of the first and second electrodes E1 and E2.

도 4는 본 발명의 다른 실시예에 의한 불휘발성 메모리 소자를 보여준다. 위에 설명된 부재에 대해서는 동일한 참조번호를 사용한다.4 illustrates a nonvolatile memory device according to another embodiment of the present invention. The same reference numerals are used for the members described above.

도 4를 참조하면, 기판(30) 상에 절연층(35)이 형성되어 있다. 절연층(35)은 버퍼층일 수 있다. 절연층(35)은, 예를 들면 실리콘 산화물(SiO2)층일 수 있다. 기판(30)과 절연층(35)을 묶어서 기판이라 부를 수도 있다. 절연층(35) 상에 그래핀층(36)이 존재한다. 그래핀층(36) 상에는 순차적으로 적층된 제1 투명전극(38), 상변화 물질층(40) 및 제2 투명전극(42)을 포함하는 게이트 필터가 형성되어 있고, 게이트 필터와 이격되어 제1 및 제2 전극(E1, E2)도 형성되어 있다. 제1 및 제2 전극(E1, E2)은 절연층(43)으로 덮여 있다. 절연층(43)은, 예를 들면 실리콘 나이트라이드(SiN)층일 수 있다.Referring to FIG. 4, an insulating layer 35 is formed on a substrate 30. The insulating layer 35 may be a buffer layer. The insulating layer 35 may be, for example, a silicon oxide (SiO2) layer. The substrate 30 and the insulating layer 35 may be bundled to be referred to as a substrate. A graphene layer 36 is present on the insulating layer 35. A gate filter including a first transparent electrode 38, a phase change material layer 40, and a second transparent electrode 42 which are sequentially stacked is formed on the graphene layer 36, And second electrodes E1 and E2 are also formed. The first and second electrodes E1 and E2 are covered with an insulating layer 43. The insulating layer 43 may be, for example, a silicon nitride (SiN) layer.

도 5는 본 발명의 또 다른 실시예에 의한 불휘발성 메모리 소자로써, 게이트 필터가 그래핀층(36) 아래에 구비된 경우를 보여준다.5 shows a nonvolatile memory device according to another embodiment of the present invention in which a gate filter is provided under the graphene layer 36. FIG.

도 5를 참조하면, 기판(30) 상에 제2 투명전극(42), 상변화 물질층(40) 및 제1 투명전극(38)이 순차적으로 적층되어 있다. 제1 투명전극(38) 상에 그래핀층(36)이 존재한다. 그래핀층(36)은 제1 투명전극(38)의 상부면 전체를 덮을 수 있다. 그래핀층(36) 상에 이격된 제1 및 제2 전극(E1, E2)이 존재한다. 도 5의 메모리 소자에 대한 데이터 읽기 과정에서 입사광은 기판(30)을 통해 입사된다. 따라서 기판(30)은 투명 기판일 수 있다.Referring to FIG. 5, a second transparent electrode 42, a phase change material layer 40, and a first transparent electrode 38 are sequentially stacked on a substrate 30. A graphene layer 36 is present on the first transparent electrode 38. The graphene layer 36 may cover the entire upper surface of the first transparent electrode 38. There are first and second electrodes E1 and E2 spaced apart on the graphene layer 36. The incident light is incident through the substrate 30 in the process of reading data from the memory element of FIG. Thus, the substrate 30 may be a transparent substrate.

도 6는 게이트 필터가 그래핀층(36) 아래에 구비된 다른 경우를 보여준다.6 shows another case in which a gate filter is provided under the graphene layer 36. FIG.

도 6을 참조하면, 기판(30) 상에 제2 투명전극(42), 상변화 물질층(40) 및 제1 투명전극(38)을 포함하는 게이트 필터(70)가 존재한다. 제1 투명전극(38) 상에 그래핀층(36)이 존재한다. 게이트 필터(70)와 그래핀층(36)은 절연층(72)으로 둘러싸여 있다. 절연층(72) 상에 제1 및 제2 전극(E1, E2)이 구비되어 있다. 제1 및 제2 전극(E1, E2)은 그래핀층(36)과 접촉된다. 그래핀층(36)은 제1 및 제2 전극(E1, E2)과 절연층(72) 사이로 확장될 수도 있다. 제1 및 제2 전극(E1, E2) 사이의 그래핀층(36)은 절연층(미도시)으로 덮일 수 있다. 도 5 및 도 6에서 제1 투명전극(38)은 생략되어 그래핀층(36)과 상변화 물질층(40)은 직접 접촉될 수 있다.6, there is a gate filter 70 on substrate 30 that includes a second transparent electrode 42, a layer of phase change material 40, and a first transparent electrode 38. A graphene layer 36 is present on the first transparent electrode 38. The gate filter 70 and the graphene layer 36 are surrounded by an insulating layer 72. First and second electrodes E1 and E2 are provided on the insulating layer 72. [ The first and second electrodes (E1, E2) are in contact with the graphene layer (36). The graphene layer 36 may extend between the first and second electrodes E1 and E2 and the insulating layer 72. [ The graphene layer 36 between the first and second electrodes E1 and E2 may be covered with an insulating layer (not shown). 5 and 6, the first transparent electrode 38 may be omitted and the graphene layer 36 and the phase change material layer 40 may be in direct contact.

도 1 내지 도 6의 메모리 소자에서 그래핀층(36)은 채널로 사용되므로, 메모리 소자는 높은 이동도를 확보할 수 있다. 메모리 소자에 기록된 데이터는 그래핀층(36)에서 발생되는 광 전류를 측정하여 읽혀지므로, 기존의 전기 저항을 측정하여 데이터를 읽는 메모리 소자에 비해 고속으로 데이터 액세스가 가능하다. 또한, 상변화 물질층(40)의 결정 상태를 변화시켜 데이터를 기록하므로, 고속 데이터 기록도 가능하다.Since the graphene layer 36 is used as a channel in the memory device of Figs. 1 to 6, the memory device can secure high mobility. Since the data recorded in the memory device is read by measuring the photocurrent generated in the graphene layer 36, data access is possible at a higher speed than a memory device that reads data by measuring the existing electrical resistance. Further, since the data is recorded by changing the crystalline state of the phase change material layer 40, high-speed data recording is also possible.

다음에는 본 발명의 일 실시예에 의한 불휘발성 메모리 소자의 제조 방법을 설명한다. 이 설명 도 1 내지 도 6에서 설명한 부재에 대해서는 동일한 참조번호를 사용하고, 그에 대한 설명은 생략한다.Next, a method of manufacturing a nonvolatile memory device according to an embodiment of the present invention will be described. 1 to 6 are denoted by the same reference numerals, and a description thereof will be omitted.

도 7을 참조하면, 기판(30) 상에 그래핀층(36), 제1 투명전극(38), 상변화 물질층(40) 및 제2 투명전극(42)을 순차적으로 형성한다. 제2 투명전극(42) 상에 마스크 패턴(M1)을 형성한다. 마스크 패턴(M1)은 감광막 패턴일 수 있다. 마스크 패턴(M1)에 의해 도 1에서 설명한 게이트 필터가 형성될 영역이 한정될 수 있다. 마스크 패턴(M1)을 형성한 다음, 마스크 패턴(M1) 둘레의 제2 투명전극(42), 상변화 물질층(40), 제1 투명전극(38) 및 그래핀층(36)을 차례로 식각한다. 이러한 식각은 기판(30)이 노출될 때까지 실시한다. 이러한 식각결과, 도 8에 도시한 바와 같이 채널로 사용되는 그래핀층(36)이 형성되고, 그래핀층(36) 상에 게이트 필터(72)가 형성된다.Referring to FIG. 7, a graphene layer 36, a first transparent electrode 38, a phase change material layer 40, and a second transparent electrode 42 are sequentially formed on a substrate 30. A mask pattern M1 is formed on the second transparent electrode 42. [ The mask pattern M1 may be a photoresist pattern. The region in which the gate filter described in Fig. 1 is to be formed can be defined by the mask pattern M1. After the mask pattern M1 is formed, the second transparent electrode 42, the phase change material layer 40, the first transparent electrode 38, and the graphene layer 36 around the mask pattern M1 are sequentially etched . This etching is performed until the substrate 30 is exposed. As a result of this etching, a graphene layer 36 used as a channel is formed as shown in FIG. 8, and a gate filter 72 is formed on the graphene layer 36.

계속해서, 도 8을 참조하면, 마스크 패턴(M1)이 존재하는 상태에서 소스/드레인 영역을 형성하기 위해 기판(30)에 도전성 불순물(50)을 이온주입한다. 이러한 이온주입으로, 기판(30)에는 도 9에 도시한 바와 같이, 제1 및 제2 불순물 영역(32, 34)이 형성된다. 이후, 마스크 패턴(M1)을 제거한다.8, a conductive impurity 50 is ion-implanted into the substrate 30 to form a source / drain region in a state where the mask pattern M1 is present. With this ion implantation, first and second impurity regions 32 and 34 are formed in the substrate 30, as shown in Fig. Thereafter, the mask pattern M1 is removed.

이와 같은 제조 방법에서, 기판(30) 상에는 도 4에 도시한 바와 같이 절연층(35)이 형성될 수 있다. 이때, 그래핀층(36)은 절연층(35) 상에 형성되고, 소스 및 드레인 전극과 게이트 필터(72)는 도 4에 도시한 바와 같이 그래핀층(36) 상에 형성될 수 있다.In such a manufacturing method, the insulating layer 35 may be formed on the substrate 30 as shown in FIG. At this time, the graphene layer 36 is formed on the insulating layer 35, and the source and drain electrodes and the gate filter 72 can be formed on the graphene layer 36 as shown in Fig.

다음에는 본 발명의 일 실시예에 의한 메모리 소자의 동작방법을 도 10을 참조하여 설명한다. 편의 상, 최초 상변화층(40)의 물질 상태는 결정질인 것으로 설정한다. 도 10의 메모리 소자(100)는 도 2 내지 도 6에 도시한 메모리 소자일 수도 있다. 다만, 도 10의 메모리 소자(100)가 도 5 또는 도 6에 도시한 메모리 소자일 때, 광(L1)은 기판(30) 아래로부터 조사될 수 있다. 하기 동작 설명에서 메모리 소자(100)는 도 4에 도시한 메모리 소자일 수도 있다.Next, a method of operating a memory device according to an embodiment of the present invention will be described with reference to FIG. For convenience, the material state of the initial phase change layer 40 is set to be crystalline. The memory element 100 of Fig. 10 may be the memory element shown in Figs. However, when the memory element 100 shown in Fig. 10 is the memory element shown in Fig. 5 or 6, the light L1 can be irradiated from below the substrate 30. Fig. In the following description of the operation, the memory element 100 may be the memory element shown in Fig.

<쓰기(write)><Write>

메모리 소자(100)에 쓰기 전압을 인가하여 상변화 물질층(40)의 물질 상태를 비정질로 변화시킨다. 이러한 쓰기 전압으로 탑 게이트로 사용되는 제2 투명전극(42)에 게이트 바이어스 전압을 인가할 수 있고, 드레인에 네가티브 바이어스 전압을 인가할 수 있다. 상기 쓰기 전압의 인가에 의해 상변화 물질층(40) 전체가 비정질로 변화될 수 있으나, 일부분만 비정질로 변화될 수도 있다. 상변화 물질층(40)의 물질 상태가 비정질일 때, 메모리 소자에 소정의 데이터, 예를 들면 비트 데이터 0을 기록한 것으로 간주한다. 그리고 상변화 물질층(40)의 물질 상태가 결정질일 때, 메모리 소자에 소정의 데이터, 예를 들면 비트 데이터 1을 기록한 것으로 간주한다. 상변화 물질층(40)의 물질 상태에 따라 기록된 것으로 간주하는 비트 데이터는 반대일 수도 있다.A write voltage is applied to the memory element 100 to change the material state of the phase change material layer 40 to amorphous. With this write voltage, a gate bias voltage can be applied to the second transparent electrode 42 used as a top gate, and a negative bias voltage can be applied to the drain. The entire phase-change material layer 40 may be changed to amorphous by the application of the write voltage, but only a part of the phase-change material layer 40 may be changed to amorphous. When the material state of the phase change material layer 40 is amorphous, it is assumed that predetermined data, for example, bit data 0 is written in the memory element. When the material state of the phase change material layer 40 is crystalline, it is assumed that predetermined data, for example, bit data 1 is written in the memory element. The bit data considered to be written according to the material state of the phase change material layer 40 may be reversed.

상변화 물질층(40)은 이와 같이 비트 데이터가 기록되는 물질층이므로 데이터 저장층이라 할 수 있다.The phase change material layer 40 may be referred to as a data storage layer because it is a material layer in which bit data is recorded.

상기 쓰기 전압의 인가에 의해 상변화층(40)의 물질 상태가 변화되는 시간은, 예를 들면 1ns 정도로 매우 짧다. 따라서 고속 데이터 기록이 가능하다.The time during which the material state of the phase-change layer 40 is changed by application of the write voltage is very short, for example, about 1 ns. Therefore, high-speed data recording is possible.

<읽기(read)><Read>

상변화층(40)의 물질 상태가 결정질일 때와 비정질일 때, 상변화층(40)의 광 투과율은 큰 차이가 난다. 예를 들어, 상변화층(40)이 25nm 정도의 GST층일 때, 도 11에 도시한 바와 같이 상변화층(40)의 물질 상태가 비정질일 때(G1)와 결정질일 때(G2), 상변화층(40)의 광 투과율은 30% 정도의 차이가 난다. 이와 같이 상변화층(40)의 물질 상태가 비정질일 때와 결정질일 때, 상변화층(40)의 광 투과율이 크게 차이가 나므로, 상변화층(40)을 통과한 광에 의해 그래핀층(36)에 발생되는 광 전류 또한 크게 차이가 나게 된다. 예컨대, 상변화층(40)의 물질 상태가 비정질일 때가 결정질일 때보다 광 투과율이 크므로, 상변화층(40)의 물질 상태가 비정질일 때의 그래핀층(36)에 발생되는 광 전류는 상변화층(40)의 물질 상태가 결정질일 때의 그래핀층(36)에서 발생되는 광 전류보다 많아지게 된다. 이와 같이, 상변화층(40)의 물질 상태에 따른 그래핀층(36)에서 발생되는 광 전류의 차이를 이용하여 메모리 소자에 기록된 데이터를 읽을 수 있다.When the material state of the phase change layer 40 is crystalline and amorphous, the light transmittance of the phase change layer 40 is greatly different. For example, when the phase change layer 40 is a GST layer of about 25 nm, as shown in FIG. 11, when the phase state of the phase change layer 40 is amorphous (G1) and crystalline (G2) The light transmittance of the variable layer 40 is about 30% different. When the material state of the phase-change layer 40 is amorphous and crystalline, the light transmittance of the phase-change layer 40 is greatly different. Therefore, the light passing through the phase-change layer 40 causes the graphene layer 36 are greatly different from each other. The photocurrent generated in the graphene layer 36 when the phase state of the phase-change layer 40 is amorphous is higher than that of the crystalline state when the phase state of the phase-change layer 40 is amorphous. Becomes greater than the photocurrent generated in the graphene layer (36) when the phase state of the phase change layer (40) is crystalline. As described above, data recorded in the memory device can be read using the difference in photocurrent generated in the graphene layer 36 depending on the material state of the phase-change layer 40.

구체적으로 설명하면, 기준전류(Iref)를 설정한다. 기준전류(Iref)는 상변화층(40)이 비정질일 때, 그래핀층(36)에서 발생되는 제1 광 전류(I1)보다 작고, 상변화층(40)이 결정질일 때, 그래핀층(36)에서 발생되는 제2 광 전류(I2)보다 클 수 있다. 기준전류(Iref)는 제1 광 전류(I1)와 제2 광 전류(I2) 사이의 중간값일 수 있다.More specifically, the reference current Iref is set. The reference current Iref is smaller than the first photocurrent I1 generated in the graphene layer 36 when the phase change layer 40 is amorphous and is smaller than the first photocurrent I2 generated when the phase change layer 40 is crystalline, May be larger than the second photocurrent I2 generated in the second photocurrent I2. The reference current Iref may be a median value between the first photocurrent I1 and the second photocurrent I2.

소스(32)와 드레인(34) 사이에 소정의 전압, 예를 들면 0.5V를 인가한 상태에서, 제1 및 제2 메모리 소자(100)에 광(L1)을 조사한다. 광(L1)은 상변화층(40)을 통해서 그래핀층(36)에 입사되도록 조사한다. 광(L1)은 소정의 광원(미도시)에서 발생될 수 있다. 상기 소정의 광원은 메모리 소자(100)가 장착되는 장치에 함께 마련된 것일 수 있다. 광(L1)의 조사에 따라 그래핀층(36)에서 광 전류가 발생되고, 이는 드레인 전류로 측정된다. 측정된 드레인 전류와 기준 전류(Iref)를 비교한다. 비교 결과, 상기 측정된 드레인 전류가 기준 전류(Iref)보다 클 때, 메모리 소자(100)로부터 비트 데이터 0을 읽은 것으로 간주한다. 그리고 상기 측정된 드레인 전류가 상기 기준 전류(Iref)보다 작을 때, 메모리 소자(100)로부터 비트 데이터 1을 읽은 것으로 간주한다. 그래핀층(36)은 높은 이동도를 갖고 있으므로, 그래핀층(36)에서 발생된 광 전류를 측정하여 데이터를 읽는 이러한 방식은 PRAM보다 빠른 초고속 데이터 액세스를 가능하게 한다.The first and second memory elements 100 are irradiated with the light L1 in a state where a predetermined voltage, for example, 0.5 V is applied between the source 32 and the drain 34. [ The light L1 is irradiated through the phase-change layer 40 to be incident on the graphene layer 36. The light L1 may be generated in a predetermined light source (not shown). The predetermined light source may be provided together with the device in which the memory device 100 is mounted. Upon irradiation of the light L1, a photocurrent is generated in the graphene layer 36, which is measured by the drain current. The measured drain current and the reference current Iref are compared. As a result of comparison, when the measured drain current is larger than the reference current (Iref), it is regarded that the bit data 0 is read from the memory element 100. When the measured drain current is smaller than the reference current (Iref), it is regarded that the bit data 1 is read from the memory element 100. Since the graphene layer 36 has a high mobility, this method of measuring the photocurrent generated in the graphene layer 36 to read data enables ultrafast data access faster than PRAM.

<소거(erase)><Erase>

메모리 소자(100)에 소거 전압을 인가한다. 상기 소거 전압으로 제2 투명전극(42)과 드레인에 전압을 인가할 수 있다. 상기 소거 전압은 상변화층(40)의 물질 상태를 최초의 상태로 회복시키는 전압일 수 있다. 예컨대, 상기 소거 전압에 의해 상변화층(40)은 결정질 상태가 될 수 있다. 이러한 소거 동작 또한 상변화층(40)의 물질 상태를 변화시키는 것이므로, 고속으로 수행할 수 있다.An erase voltage is applied to the memory element 100. [ And the voltage can be applied to the second transparent electrode 42 and the drain with the erase voltage. The erase voltage may be a voltage that restores the material state of the phase change layer 40 to its initial state. For example, the phase change layer 40 may be in a crystalline state due to the erase voltage. Since the erase operation also changes the material state of the phase change layer 40, it can be performed at a high speed.

상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 바람직한 실시예의 예시로서 해석되어야 한다. 때문에 본 발명의 범위는 설명된 실시 예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.Although a number of matters have been specifically described in the above description, they should be interpreted as examples of preferred embodiments rather than limiting the scope of the invention. Therefore, the scope of the present invention is not to be determined by the described embodiments but should be determined by the technical idea described in the claims.

30:기판 32, 34:제1 및 제2 불순물 영역
35, 47, 72:절연층 36:그래핀층
38, 42:제1 및 제2 투명전극 40:상변화층
50:도전성 불순물 70, 72:게이트 필터
100:메모리 소자 E1, E2:제1 및 제2 전극
L1:광 M1:마스크 패턴30: substrate 32, 34: first and second impurity regions
35, 47, 72: insulating layer 36: graphene layer
38, 42: first and second transparent electrodes 40: phase change layer
50: conductive impurity 70, 72: gate filter
100: memory elements E1, E2: first and second electrodes
L1: optical M1: mask pattern

Claims (32)

기판;
상기 기판 상에 형성된 소스 및 드레인 전극;
상기 소스 및 드레인 전극 사이의 상기 기판 상에 구비된 게이트 필터; 및
상기 게이트 필터를 통과한 광이 조사되고, 상기 소스 및 드레인 전극과 접촉된 그래핀층;을 포함하고,
상기 게이트 필터는,
적층된 투명전극 및 상변화 물질층을 포함하는 불휘발성 메모리 소자.Board;
Source and drain electrodes formed on the substrate;
A gate filter disposed on the substrate between the source and drain electrodes; And
And a graphene layer irradiated with light having passed through the gate filter and in contact with the source and drain electrodes,
The gate filter includes:
A nonvolatile memory device comprising a stacked transparent electrode and a phase change material layer. 제 1 항에 있어서,
상기 게이트 필터는 상기 그래핀층의 위 또는 아래에 구비된 불휘발성 메모리 소자.The method according to claim 1,
Wherein the gate filter is provided above or below the graphene layer. 제 1 항에 있어서,
상기 게이트 필터는 순차적으로 적층된 하부 투명전극, 상기 상변화 물질층 및 상부 투명전극을 포함하는 불휘발성 메모리 소자.The method according to claim 1,
Wherein the gate filter includes a lower transparent electrode sequentially stacked, the phase change material layer, and the upper transparent electrode. 제 1 항에 있어서,
상기 게이트 필터는 순차적으로 적층된 상기 상변화 물질층 및 투명전극 또는 순차적으로 적층된 투명전극 및 상기 상변화 물질층을 포함하는 불휘발성 메모리 소자.The method according to claim 1,
Wherein the gate filter comprises a phase change material layer and a transparent electrode or a sequentially stacked transparent electrode and the phase change material layer which are sequentially stacked. 제 1 항에 있어서,
상기 기판은 유연성 기판인 불휘발성 메모리 소자.The method according to claim 1,
Wherein the substrate is a flexible substrate. 제 1 항에 있어서,
상기 그래핀층은 단일층 또는 복층인 불휘발성 메모리 소자.The method according to claim 1,
Wherein the graphene layer is a single layer or a multilayer. 제 1 항에 있어서,
상기 기판은 순차적으로 적층된 실리콘 기판 및 절연층을 포함하는 불휘발성 메모리 소자.The method according to claim 1,
Wherein the substrate comprises a sequentially stacked silicon substrate and an insulating layer. 제 1 항에 있어서,
상기 소스 전극, 상기 드레인 전극 및 상기 게이트 필터는 상기 그래핀층 상에 구비된 불휘발성 메모리 소자.The method according to claim 1,
Wherein the source electrode, the drain electrode, and the gate filter are provided on the graphene layer. 기판 상에 그래핀층과 게이트 필터를 적층하는 단계; 및
상기 그래핀층과 접촉되는 소스 및 드레인을 형성하는 단계를 포함하는 불휘발성 메모리 소자의 제조방법.Stacking a graphene layer and a gate filter on a substrate; And
And forming a source and a drain in contact with the graphene layer. 제 9 항에 있어서,
상기 그래핀층과 게이트 필터를 적층하는 단계는,
상기 기판 상에 상기 그래핀층을 형성하는 단계; 및
상기 그래핀층 상에 상기 게이트 필터를 형성하는 단계를 포함하는 불휘발성 메모리 소자의 제조방법.10. The method of claim 9,
Wherein the step of laminating the graphene layer and the gate filter comprises:
Forming the graphene layer on the substrate; And
And forming the gate filter on the graphene layer. 제 9 항에 있어서,
상기 그래핀층과 상기 게이트 필터를 적층하는 단계는,
상기 기판 상에 상기 게이트 필터를 형성하는 단계; 및
상기 게이트 필터 상에 상기 그래핀층을 형성하는 단계를 포함하는 불휘발성 메모리 소자의 제조방법.10. The method of claim 9,
Wherein the step of laminating the graphene layer and the gate filter comprises:
Forming the gate filter on the substrate; And
And forming the graphene layer on the gate filter. 제 10 항에 있어서,
상기 그래핀층 상에 상기 게이트 필터를 형성하는 단계는,
상기 그래핀층 상에 하부 투명전극, 상변화 물질층 및 상부 투명전극을 순차적으로 형성하는 단계를 포함하는 불휘발성 메모리 소자의 제조방법.11. The method of claim 10,
Wherein forming the gate filter on the graphene layer comprises:
And sequentially forming a lower transparent electrode, a phase change material layer, and an upper transparent electrode on the graphene layer. 제 10 항에 있어서,
상기 그래핀층 상에 상기 게이트 필터를 형성하는 단계는,
상기 그래핀층 상에 상변화 물질층 및 투명전극을 순차적으로 형성하는 단계를 포함하는 불휘발성 메모리 소자의 제조방법.11. The method of claim 10,
Wherein forming the gate filter on the graphene layer comprises:
And sequentially forming a phase change material layer and a transparent electrode on the graphene layer. 제 11 항에 있어서,
상기 기판 상에 상기 게이트 필터를 형성하는 단계는,
상기 기판 상에 하부 투명전극, 상변화 물질층 및 상부 투명전극을 순차적으로 형성하는 단계를 포함하는 불휘발성 메모리 소자의 제조방법.12. The method of claim 11,
Wherein forming the gate filter on the substrate comprises:
And sequentially forming a lower transparent electrode, a phase change material layer, and an upper transparent electrode on the substrate. 제 11 항에 있어서,
상기 기판 상에 상기 게이트 필터를 형성하는 단계는,
상기 기판 상에 투명전극 및 상변화 물질층을 순차적으로 형성하는 단계를 포함하는 불휘발성 메모리 소자의 제조방법.12. The method of claim 11,
Wherein forming the gate filter on the substrate comprises:
And sequentially forming a transparent electrode and a phase change material layer on the substrate. 제 9 항에 있어서,
상기 소스 및 드레인을 형성하는 단계는,
상기 기판에 도전성 불순물을 주입하는 단계를 포함하는 불휘발성 메모리 소자의 제조방법.10. The method of claim 9,
Wherein forming the source and drain comprises:
And implanting a conductive impurity into the substrate. 제 9 항에 있어서,
상기 소스 및 드레인을 형성하는 단계는,
상기 기판 상에 소스 및 드레인 전극을 형성하는 단계를 포함하는 불휘발성 메모리 소자의 제조방법.10. The method of claim 9,
Wherein forming the source and drain comprises:
And forming source and drain electrodes on the substrate. 제 9 항에 있어서,
상기 기판은 실리콘 기판과 절연층을 순차적으로 적층하여 형성하는 불휘발성 메모리 소자의 제조방법.10. The method of claim 9,
Wherein the substrate is formed by sequentially laminating a silicon substrate and an insulating layer. 제 9 항에 있어서,
상기 소스 전극, 상기 드레인 전극 및 상기 게이트 필터는 상기 그래핀층 상에 형성하는 불휘발성 메모리 소자의 제조방법.10. The method of claim 9,
Wherein the source electrode, the drain electrode, and the gate filter are formed on the graphene layer. 불휘발성 메모리 소자의 동작 방법에 있어서,
상기 메모리 소자는,
적층된 게이트 필터 및 그래핀층을 포함하고, 상기 그래핀층과 접촉되는 소스 및 드레인을 포함하며,
상기 게이트 필터에 쓰기 전압을 인가하는 메모리 소자의 동작방법.A method of operating a non-volatile memory device,
Wherein the memory element comprises:
A stacked gate filter and a graphene layer, the source and drain being in contact with the graphene layer,
And applying a write voltage to the gate filter. 제 20 항에 있어서,
상기 게이트 필터와 그래핀층이 또는 상기 그래핀층과 상기 게이트 필터가 기판 상에 순차적으로 적층된 메모리 소자의 동작방법.21. The method of claim 20,
Wherein the gate filter and the graphene layer or the graphene layer and the gate filter are sequentially stacked on the substrate. 제 20 항에 있어서,
상기 게이트 필터는 적어도 하나의 투명전극을 포함하고 데이터 저장층으로 사용되는 상변화 물질층을 포함하는 메모리 소자의 동작방법.21. The method of claim 20,
Wherein the gate filter comprises at least one transparent electrode and a phase change material layer used as a data storage layer. 제 20 항에 있어서,
상기 소스 전극, 상기 드레인 전극 및 상기 게이트 필터는 상기 그래핀층 상에 형성하는 메모리 소자의 동작방법.21. The method of claim 20,
Wherein the source electrode, the drain electrode, and the gate filter are formed on the graphene layer. 불휘발성 메모리 소자의 동작 방법에 있어서,
상기 메모리 소자는,
적층된 게이트 필터 및 그래핀층을 포함하고, 상기 그래핀층과 접촉되는 소스 및 드레인을 포함하며,
상기 소스 및 드레인 사이에 전압을 인가하는 단계; 및
상기 게이트 필터를 통해 상기 그래핀층에 광을 조사하는 단계;를 포함하는 메모리 소자의 동작방법.A method of operating a non-volatile memory device,
Wherein the memory element comprises:
A stacked gate filter and a graphene layer, the source and drain being in contact with the graphene layer,
Applying a voltage between the source and the drain; And
And irradiating light to the graphene layer through the gate filter. 제 24 항에 있어서,
상기 광 조사에 의해 상기 그래핀층에 발생되는 광 전류를 측정하는 단계; 및
상기 측정된 광 전류를 기준전류와 비교하는 단계;를 더 포함하는 메모리 소자의 동작방법.25. The method of claim 24,
Measuring a photocurrent generated in the graphene layer by the light irradiation; And
And comparing the measured photocurrent to a reference current. &Lt; Desc / Clms Page number 21 &gt; 제 24 항에 있어서,
상기 게이트 필터와 상기 그래핀층이 또는 상기 그래핀층과 상기 게이트 필터가 기판 상에 순차적으로 적층된 메모리 소자의 동작방법.25. The method of claim 24,
Wherein the gate filter and the graphene layer or the graphene layer and the gate filter are sequentially stacked on a substrate. 제 24 항에 있어서,
상기 게이트 필터는 적어도 하나의 투명전극을 포함하고 데이터 저장층으로 사용되는 상변화 물질층을 포함하는 메모리 소자의 동작방법.25. The method of claim 24,
Wherein the gate filter comprises at least one transparent electrode and a phase change material layer used as a data storage layer. 제 24 항에 있어서,
상기 소스 전극, 상기 드레인 전극 및 상기 게이트 필터는 상기 그래핀층 상에 형성하는 메모리 소자의 동작방법.25. The method of claim 24,
Wherein the source electrode, the drain electrode, and the gate filter are formed on the graphene layer. 불휘발성 메모리 소자의 동작 방법에 있어서,
상기 메모리 소자는,
적층된 게이트 필터 및 그래핀층을 포함하고, 상기 그래핀층과 접촉되는 소스 및 드레인을 포함하며,
상기 게이트 필터에 소거 전압을 인가하는 메모리 소자의 동작방법.A method of operating a non-volatile memory device,
Wherein the memory element comprises:
A stacked gate filter and a graphene layer, the source and drain being in contact with the graphene layer,
And applying an erase voltage to the gate filter. 제 29 항에 있어서,
상기 게이트 필터와 그래핀층이 또는 상기 그래핀층과 상기 게이트 필터가 기판 상에 순차적으로 적층된 메모리 소자의 동작방법.30. The method of claim 29,
Wherein the gate filter and the graphene layer or the graphene layer and the gate filter are sequentially stacked on the substrate. 제 29 항에 있어서,
상기 게이트 필터는 적어도 하나의 투명전극을 포함하고 데이터 저장층으로 사용되는 상변화 물질층을 포함하는 메모리 소자의 동작방법.30. The method of claim 29,
Wherein the gate filter comprises at least one transparent electrode and a phase change material layer used as a data storage layer. 제 29 항에 있어서,
상기 소스 전극, 상기 드레인 전극 및 상기 게이트 필터는 상기 그래핀층 상에 형성하는 메모리 소자의 동작방법.30. The method of claim 29,
Wherein the source electrode, the drain electrode, and the gate filter are formed on the graphene layer.
KR1020110061804A 2011-06-24 2011-06-24 Nonvolatile memory device comprising graphene and phase changing material and methods of manufacturing and operating the same KR101532313B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110061804A KR101532313B1 (en) 2011-06-24 2011-06-24 Nonvolatile memory device comprising graphene and phase changing material and methods of manufacturing and operating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110061804A KR101532313B1 (en) 2011-06-24 2011-06-24 Nonvolatile memory device comprising graphene and phase changing material and methods of manufacturing and operating the same

Publications (2)

Publication Number Publication Date
KR20130006873A KR20130006873A (en) 2013-01-18
KR101532313B1 true KR101532313B1 (en) 2015-06-29

Family

ID=47837572

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110061804A KR101532313B1 (en) 2011-06-24 2011-06-24 Nonvolatile memory device comprising graphene and phase changing material and methods of manufacturing and operating the same

Country Status (1)

Country Link
KR (1) KR101532313B1 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150021362A (en) 2013-08-20 2015-03-02 에스케이하이닉스 주식회사 Semiconductor Device And Method of Manufacturing The same
US9583702B2 (en) * 2015-03-20 2017-02-28 Samsung Electronics Co., Ltd. Graphene-inserted phase change memory device and method of fabricating the same
KR102356682B1 (en) * 2015-05-11 2022-01-27 삼성전자주식회사 Nonvolatile memory device using 2-dimensional material and method of manufacturing the same
CN110581218A (en) * 2019-08-09 2019-12-17 上海集成电路研发中心有限公司 Phase change memory cell and preparation method thereof
CN112825259A (en) 2019-11-20 2021-05-21 三星电子株式会社 Nonvolatile memory and operating method thereof
CN111725396A (en) * 2020-01-19 2020-09-29 中国科学院上海微系统与信息技术研究所 Graphene-phase change material structure, memory unit and preparation method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040071524A (en) * 2003-02-06 2004-08-12 한국과학기술연구원 Method for characterization of non-volatile phase change memory materials
JP2009182173A (en) * 2008-01-31 2009-08-13 Fujitsu Ltd Graphene transistor and electronic apparatus
KR20090132874A (en) * 2008-06-23 2009-12-31 삼성전자주식회사 Ferroelectric random access memory
WO2010036210A1 (en) * 2008-09-23 2010-04-01 National University Of Singapore Graphene memory cell and fabrication methods thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040071524A (en) * 2003-02-06 2004-08-12 한국과학기술연구원 Method for characterization of non-volatile phase change memory materials
JP2009182173A (en) * 2008-01-31 2009-08-13 Fujitsu Ltd Graphene transistor and electronic apparatus
KR20090132874A (en) * 2008-06-23 2009-12-31 삼성전자주식회사 Ferroelectric random access memory
WO2010036210A1 (en) * 2008-09-23 2010-04-01 National University Of Singapore Graphene memory cell and fabrication methods thereof

Also Published As

Publication number Publication date
KR20130006873A (en) 2013-01-18

Similar Documents

Publication Publication Date Title
KR101532313B1 (en) Nonvolatile memory device comprising graphene and phase changing material and methods of manufacturing and operating the same
Qian et al. Lead‐free perovskite MASnBr3‐based memristor for quaternary information storage
KR102407740B1 (en) Resistive memory architecture and devices
KR100855855B1 (en) Nonvolatile memory device and manufacturing method of the same
CN106611816B (en) RRAM device and forming method thereof
US9136468B2 (en) Nonvolatile semiconductor memory device
KR101851567B1 (en) Transistor, electronic device including transistor and manufacturing methods thereof
US9564576B2 (en) Multi-bit ferroelectric memory device and methods of forming the same
JP2015135917A5 (en)
Marinella Radiation effects in advanced and emerging nonvolatile memories
TW201041125A (en) Rigid semiconductor memory having amorphous metal oxide semiconductor channels
US9570680B2 (en) Method for fabricating electronic devices having semiconductor memory unit
JP2009060087A (en) Non-volatile memory device of reverse structure, its stack module, and method of manufacturing method thereof
KR101188263B1 (en) Semiconductor Memory Device
KR20210031523A (en) Transition metal doped germanium-antimony-tellurium (GST) memory device components and components
JP4465969B2 (en) Semiconductor memory element and semiconductor memory device using the same
US9118005B2 (en) Manufacturing method of a memory device with a reversible variable-resistance memory layer between electrodes extending along intersecting directions
US20130126820A1 (en) Variable and reversible resistive memory storage element and memory storage module having the same
KR20090029136A (en) Fully transparent memory device
JP2004096014A (en) Semiconductor nonvolatile memory device and its cell manufacturing method
CN112289864B (en) Double-end photoelectric memory and preparation method and application thereof
KR20130085329A (en) Logic device using graphene and methods of manufacturing and operating the same
US11355554B2 (en) Sense lines in three-dimensional memory arrays, and methods of forming the same
El-Atab MemSor: Emergence of the In‐Memory Sensing Technology for the Digital Transformation
WO2010084774A1 (en) Nonvolatile memory cell, resistance variable nonvolatile memory device and method for designing nonvolatile memory cell

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180517

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190520

Year of fee payment: 5