KR101523272B1 - Method for texturing a solar cell using ion implantation - Google Patents

Method for texturing a solar cell using ion implantation Download PDF

Info

Publication number
KR101523272B1
KR101523272B1 KR1020140093921A KR20140093921A KR101523272B1 KR 101523272 B1 KR101523272 B1 KR 101523272B1 KR 1020140093921 A KR1020140093921 A KR 1020140093921A KR 20140093921 A KR20140093921 A KR 20140093921A KR 101523272 B1 KR101523272 B1 KR 101523272B1
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
texturing
silicon
solar cell
implantation
Prior art date
Application number
KR1020140093921A
Other languages
Korean (ko)
Inventor
송희은
강민구
장보윤
윤우영
이재우
Original Assignee
한국에너지기술연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국에너지기술연구원 filed Critical 한국에너지기술연구원
Priority to KR1020140093921A priority Critical patent/KR101523272B1/en
Application granted granted Critical
Publication of KR101523272B1 publication Critical patent/KR101523272B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0236Special surface textures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0224Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/024Arrangements for cooling, heating, ventilating or temperature compensation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Photovoltaic Devices (AREA)

Abstract

The present invention relates to a solar cell and, more particularly, to a method for manufacturing a solar cell by injecting hydrogen into a silicon wafer with a hydrogen ion implantation, performing a thermal treatment, and texturing the solar cell according to a crack on the silicon wafer. The purpose of the present invention is to provide a solar cell texturing method capable of texturing the solar cell using an ion implantation.

Description

이온 임플란테이션을 이용한 태양 전지 텍스쳐링 방법{Method for texturing a solar cell using ion implantation}TECHNICAL FIELD The present invention relates to a method of texturing a solar cell using ion implantation,

본 발명은 태양 전지에 관한 것으로서, 더 상세하게는 수소 이온 임플란테이션으로 실리콘 웨이퍼에 수소를 주입하고 열처리를 하고 실리콘 웨이퍼상에 전파되는 크랙에 따라 태양 전지를 텍스쳐링하여 태양 전지를 제조하는 방법에 대한 것이다.The present invention relates to a solar cell, and more particularly, to a method of manufacturing a solar cell by texturing a solar cell according to a crack propagated on a silicon wafer by injecting hydrogen into a silicon wafer by hydrogen ion implantation and performing heat treatment It is about.

최근 석유나 석탄과 같은 기존 에너지 자원의 고갈이 예측되면서 이들을 대체할 대체 에너지에 대한 관심이 높아지고 있다. 그 중에서도 태양 에너지는 에너지 자원이 풍부하고 환경오염에 대한 문제점이 없어 특히 주목받고 있다. 태양 에너지의 이용방법으로는 태양열을 이용하여 터빈을 회전시키는데 필요한 증기를 발생시키는 태양열 에너지와, 반도체의 성질을 이용하여 태양광(photons)을 전기 에너지로 변환시키는 태양광 에너지가 있으며, 태양광 에너지라고 하면 일반적으로 태양광 전지(이하, '태양전지'라 함)를 일컫는다.With the recent depletion of existing energy resources such as oil and coal, interest in alternative energy to replace them is increasing. Among them, solar energy has attracted particular attention because it has abundant energy resources and there is no problem about environmental pollution. The use of solar energy includes solar energy that generates the steam needed to rotate the turbine using solar heat and solar energy that converts photons to electrical energy using the properties of semiconductors, Refers to a photovoltaic cell (hereinafter, referred to as a "solar cell").

태양전지의 기본적인 구조는 다이오드와 같이 p형 반도체와 n형 반도The basic structure of a solar cell is a p-type semiconductor such as a diode and an n-

체의 접합 구조를 가지며, 태양전지에 빛이 입사되면 빛과 태양전지의 반도체를 구성하는 물질과의 상호작용으로 (-)전하를 띤 전자와 전자가 빠져나가 (+)전하를 띤 정공이 발생하여 이들이 이동하면서 전류가 흐르게 된다. 이를 광기전력효과(光起電力效果, photovoltaic effect)라 하는데, 태양전지를 구성하는 p형(101) 및 n형 반도체 중 전지는 n형 반도체 쪽으로, 정공은 p형 반도체 쪽으로 끌어 당겨져 각각 n형 반도체 및 p형 반도체(102)와 접합된 전극으로 이동하게 되고, 이 전극들을 전선으로 연결하면 전기가 흐르므로 전력을 얻을 수 있다.When a light is incident on a solar cell, the electrons and electrons that are charged (-) escape (+) due to the interaction between the light and the material constituting the semiconductor of the solar cell So that the current flows as they move. The p-type (101) and n-type semiconductors constituting the solar cell are attracted toward the n-type semiconductor and the holes are attracted toward the p-type semiconductor to form n-type semiconductors And the p-type semiconductor 102. When these electrodes are connected to each other by electric wires, electric power can be obtained because electricity flows.

한편, 태양전지는 실리콘 기판에 그와 상이한 도전형의 도전층을 형성하고, 반사 방지막(미도시) 및 전면전극(미도시)과 후면전극(미도시)을 형성함에 의해 제조될 수 있다. 다만, 이러한 과정을 거치기 전에, 실리콘 기판에는 실리콘 잉곳(ingot)을 슬라이싱 가공하는 과정에서 기판 표면에 발생된 손상층을 제거하고, 실리콘 기판의 반사율을 감소시키기 위하여 실리콘 기판 표면에 요철을 형성하는 텍스쳐링(texturing) 공정을 거치게 된다. On the other hand, the solar cell can be manufactured by forming a conductive layer of a conductive type different from that of the silicon substrate and forming an antireflection film (not shown) and a front electrode (not shown) and a rear electrode (not shown). However, before such a process is performed, a silicon substrate is subjected to a process of slicing a silicon ingot to remove damaged layers generated on the substrate surface, and to reduce the reflectance of the silicon substrate, a texturing process is performed.

텍스쳐링 공정은 기판의 표면에 요철을 만들어 주어 기판에 입사되는 빛이 더 많이 흡수할 수 있게 만들어주는 공정이다.The texturing process is a process that makes irregularities on the surface of the substrate to make it possible to absorb more light incident on the substrate.

일반적으로는 실리콘의 결정방향에 따라 에칭되는 속도가 다름을 이용한다. 에칭속도가 가장 느린 결정방향만 남게 되어 기판을 텍스쳐링하게 되면 피라미드 모양으로 보인다. Generally, the etching speed depends on the crystal orientation of silicon. Only the crystal orientation in which the etching rate is the slowest is left, and the substrate is textured and appears as a pyramid.

일반적인 텍스쳐링 공정에서는, 알칼리 용액(예를 들면 KOH, NaOH를 들 수 있음)과 IPA(isopropyl-alcohol) 등을 혼합한 에천트 용액을 이용하여 실리콘 기판 전면에 비등방성 식각을 이용하여 요철을 형성함으로써 텍스쳐링을 실시하는 습식 방식 등이 사용된다.In the general texturing process, irregularities are formed on the entire surface of the silicon substrate by anisotropic etching using an etchant solution obtained by mixing an alkaline solution (for example, KOH and NaOH) with IPA (isopropyl alcohol) A wet method for performing texturing, or the like is used.

그런데 이러한 습식 방식을 이용한 텍스쳐링의 경우 피라미드의 크기를 조절하는데 어려움이 있다. 즉, 텍스쳐링의 높이가 커지면 스크린 프린팅 공정에서 페이스트가 텍스쳐링 높이에 의해 균일하게 존재하지 못하게 될 수 있다.However, there is a difficulty in controlling the size of the pyramid in the case of texturing using such a wet method. That is, when the height of the texturing is increased, the paste may not uniformly exist due to the texturing height in the screen printing process.

또한, 이러한 균일하지 못한 존재로 인해 저항이 커지게 되어 손실이 발생할 수 있다는 문제점이 있다.In addition, the resistance is increased due to such unevenness, which may cause a loss.

1. 한국공개특허번호 제10-2009-0102508호1. Korean Published Patent No. 10-2009-0102508 2. 한국공개특허번호 제10-2012-0070314호2. Korean Patent Publication No. 10-2012-0070314 3. 한국공개특허번호 제1020110005520호3. Korean Patent Publication No. 1020110005520

본 발명은 위 배경기술에 따른 문제점을 해소하기 위해 제안된 것으로서, 이온 임플란테이션을 이용하여 태양 전지의 텍스쳐링을 실시하는 태양 전지 텍스쳐링 방법을 제공하는데 그 목적이 있다.It is an object of the present invention to provide a solar cell texturing method for performing texturing of a solar cell using ion implantation.

본 발명은 위에서 제시된 과제를 달성하기 위해, 이온 임플란테이션을 이용하여 태양 전지의 텍스쳐링을 실시하는 태양 전지 텍스쳐링 방법을 제공한다.The present invention provides a solar cell texturing method for performing texturing of a solar cell using ion implantation in order to achieve the above-described object.

상기 태양 전지 텍스쳐링 방법은,The solar cell texturing method includes:

태양전지 제조 공정중 태양 전지 텍스쳐링 방법에 있어서,A solar cell texturing method in a solar cell manufacturing process,

반도체 기판을 준비하는 단계;Preparing a semiconductor substrate;

준비된 반도체 기판에 이온을 임플란테이션하는 단계;Implanting ions into a prepared semiconductor substrate;

이온이 임플란테이션된 반도체 기판을 열처리하는 단계;Annealing the semiconductor substrate on which the ions are implanted;

상기 열처리에 의해 반도체 기판 내부에서 다수의 기포가 생성되는 단계;Forming a plurality of bubbles in the semiconductor substrate by the heat treatment;

생성된 다수의 기포로부터 특정 방향으로 마이크로 크랙이 전파되는 단계; 및Propagating microcracks in a specific direction from the plurality of generated bubbles; And

전파된 마이크로 크랙에 의해 상기 반도체 기판의 상단 표면에 피라미드 형상이 생성되는 단계;를 포함하는 것을 특징으로 한다.And forming a pyramid shape on the upper surface of the semiconductor substrate by the propagated micro cracks.

이때, 상기 이온 임플란테이션은 텍스쳐링 높이에 따라 임플란테이션의 패턴 크기가 결정되는 것을 특징으로 할 수 있다.At this time, the ion implantation may be characterized in that the pattern size of the implantation is determined according to the texturing height.

또한, 상기 이온은 수소 이온인 것을 특징으로 할 수 있다.In addition, the ion may be a hydrogen ion.

또한, 상기 이온의 임플란테이션 방향은 상기 반도체 기판의 상단면에 수직 방향인 것을 특징으로 할 수 있다.The ion implantation direction may be perpendicular to the upper surface of the semiconductor substrate.

또한, 상기 임플란테이션의 패턴 간격은 수학식

Figure 112014069818494-pat00001
(여기서, y는 텍스쳐링 높이이고, x는 텍스쳐링 너비를 나타낸다)으로 정해지는 것을 특징으로 할 수 있다.Further, the pattern interval of the implantation is expressed by the following equation
Figure 112014069818494-pat00001
(Where y is the texturing height and x is the texturing width).

또한, 상기 크랙은 상기 반도체 기판의 실리콘면을 따라 전파하는 것을 특징으로 할 수 있다.Further, the crack propagates along the silicon surface of the semiconductor substrate.

또한, 상기 크랙 전파는 상기 반도체 기판의 실리콘면들중 결합 에너지가 작은 쪽으로 발생하는 것을 특징으로 할 수 있다.In addition, the crack propagation may occur in a case where the bonding energy among the silicon planes of the semiconductor substrate is smaller.

또한, 상기 반도체 기판은 점 패턴을 갖는 기판인 것을 특징으로 할 수 있다.The semiconductor substrate may be a substrate having a dot pattern.

또한, 상기 이온 임플란테이션은 연속적 형태가 아닌 점 형태로 이루어지는 것을 특징으로 할 수 있다.In addition, the ion implantation may be characterized by a point shape rather than a continuous shape.

본 발명에 따르면, 수손 이온 임플란테이션을 이용하여 텍스쳐링을 수행하므로 텍스쳐링의 높이를 자유롭게 조절할 수 있다.According to the present invention, since the texturing is performed using the hand ion implantation, the height of the texturing can be freely adjusted.

또한, 본 발명의 다른 효과로서는 텍스쳐링의 높이가 균일하게 유지되므로 도핑후 저항도 일정하게 유지할 수 있어서 손실을 줄일 수 있다는 점을 들 수 있다.Another advantage of the present invention is that since the height of the texturing is uniformly maintained, the resistance after the doping can be kept constant, thereby reducing the loss.

도 1은 일반적으로 주입된 수소에 의해 생성되는 기포가 실리콘 내부에서 횡방향으로 확산되는 현상을 설명한 도면이다.
도 2는 일반적으로 주입된 수소에 의해 생성되는 기포가 실리콘 내부에서 약한 곳(weak spot)을 뚫고 종방향으로 확산되는 현상을 설명한 도면이다.
도 3은 본 발명의 일실시예에 따른 이온 임플란테이션을 이용하여 텍스쳐링을 수행하는 과정을 보여주는 흐름도이다.
도 4는 도 3에 도시된 수소 임플란테이션 단계(S320)에 따른 개념도이다.
도 5는 도 3에 도시된 수소 임플란테이션에 의해 생성되는 기포의 배열을 보여주는 개념도이다.
도 6은 도 3에 도시된 수소 임플란테이션에 의해 생성되는 기포로 인해 마이크로 크랙의 전파 방향을 나타내는 개념도이다.
도 7은 도 3에 도시된 마이크로 크랙의 전파에 따른 텍스쳐링을 보여주는 개념도이다.
도 8은 도 3에 도시된 피라미드 형상 생성 단계(S340)에 따른 텍스쳐링 상태를 보여주는 개념도이다.
도 9는 일반적인 높이에 따른 임플란테이션 패턴의 크기를 보여주는 개념도이다.
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a diagram illustrating a phenomenon in which bubbles generated by injected hydrogen are generally diffused in a lateral direction in a silicon. FIG.
FIG. 2 is a diagram illustrating a phenomenon in which bubbles generated by injected hydrogen generally diffuse in a longitudinal direction through a weak spot inside the silicon. FIG.
3 is a flowchart illustrating a process of performing texturing using ion implantation according to an embodiment of the present invention.
4 is a conceptual diagram according to the hydrogen implantation step (S320) shown in FIG.
5 is a conceptual diagram showing an arrangement of bubbles generated by the hydrogen implantation shown in FIG.
FIG. 6 is a conceptual diagram showing the propagation direction of micro cracks due to the bubbles generated by the hydrogen implantation shown in FIG. 3. FIG.
FIG. 7 is a conceptual view showing texturing according to the propagation of micro cracks shown in FIG. 3. FIG.
FIG. 8 is a conceptual diagram showing a texturing state according to the pyramid shape generation step (S340) shown in FIG.
9 is a conceptual diagram showing the size of an implantation pattern according to a general height.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 상세한 설명에 구체적으로 설명하고자 한다. 그러나 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야한다.While the invention is susceptible to various modifications and alternative forms, specific embodiments thereof are shown by way of example in the drawings and will herein be described in detail. It is to be understood, however, that the invention is not to be limited to the specific embodiments, but includes all modifications, equivalents, and alternatives falling within the spirit and scope of the invention.

각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용한다.Like reference numerals are used for similar elements in describing each drawing.

제 1, 제 2등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. The terms first, second, etc. may be used to describe various components, but the components should not be limited by the terms. The terms are used only for the purpose of distinguishing one component from another.

예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제 1 구성요소는 제 2 구성요소로 명명될 수 있고, 유사하게 제 2 구성요소도 제 1 구성요소로 명명될 수 있다. "및/또는" 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.For example, without departing from the scope of the present invention, the first component may be referred to as a second component, and similarly, the second component may also be referred to as a first component. The term "and / or" includes any combination of a plurality of related listed items or any of a plurality of related listed items.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미가 있다. Unless otherwise defined, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art to which this invention belongs.

일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미가 있는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않아야 한다.Terms such as those defined in commonly used dictionaries are to be interpreted as having a meaning consistent with the meaning in the context of the relevant art and are to be construed as ideal or overly formal in meaning unless explicitly defined in the present application Should not.

이하 첨부된 도면을 참조하여 본 발명의 일실시예에 따른 이온 임플란테이션을 이용한 태양 전지 텍스쳐링 방법을 상세하게 설명하기로 한다.
Hereinafter, a method of texturing a solar cell using ion implantation according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings.

일반적으로 태양전지(solar cell)는 태양광 에너지를 전기 에너지로 변화시키는 소자로서, p형 반도체와 n형 반도체의 접합(junction) 형태를 가지며 기본 구조는 다이오드(diode)와 동일하다. In general, a solar cell is a device that converts solar energy into electrical energy. It has a junction form of a p-type semiconductor and an n-type semiconductor, and the basic structure is the same as a diode.

대부분 태양전지는 대면적의 pn 접합 다이오드로 이루어져 있으며, 광전 에너지 변환(photovoltaic energy conversion)을 위해 태양전지가 기본적으로 갖춰야하는 조건은 p형 반도체 영역은 작은 전자밀도(electron density)와 큰 정공밀도(hole density)를 가지고 n형 반도체 영역은 큰 전자밀도와 작은 정공 밀도를 가짐으로써, 반도체 구조 내에서 전자들이 비대칭적으로 존재해야 한다는 것이다. Most of the solar cells consist of large-area pn junction diodes. The basic requirement for the photovoltaic energy conversion of the solar cell is that the p-type semiconductor region has a small electron density and a large hole density hole density, and the n-type semiconductor region has a large electron density and a small hole density, electrons must exist asymmetrically within the semiconductor structure.

따라서, 열적 평형 상태에서 p형 반도체와 n형 반도체의 접합으로 이루어진 다이오드에서는 캐리어(carrier)의 농도 구배에 의한 확산으로 전하(charge)의 불균형이 생기고, 이로 인해 전기장(electric field)이 형성되어 더 이상 캐리어의 확산이 일어나지 않게 된다.Therefore, in a diode formed of a junction of a p-type semiconductor and an n-type semiconductor in a thermal equilibrium state, a charge imbalance occurs due to a diffusion due to a concentration gradient of a carrier and an electric field is thereby formed So that diffusion of abnormal carriers does not occur.

상술한 pn 접합 다이오드에 그 물질의 전도대(conduction band)와 가전자대(valence band) 사이의 에너지 차이인 밴드갭 에너지(band gap energy) 이상의 빛을 가했을 경우에 빛 에너지를 받은 전자들은 가전자대에서 전도대로 여기(excite)된다. 이때, 전도대로 여기된 전자들은 자유롭게 이동할 수 있게 되며, 가전자대에는 전자들이 빠져나간 자리에 정공이 생성된다. 이것을 과잉(excess) 캐리어라고 하며 상기 과잉 캐리어는 전도대 또는 가전자대 내에서 농도 차이에 의해 확산하게 된다. When light above a band gap energy, which is an energy difference between a conduction band and a valence band of the material, is applied to the above-described pn junction diode, electrons, which receive light energy, . ≪ / RTI > At this time, the electrons excited by the conduction band are allowed to move freely, and electrons are generated in the valence band. This is referred to as an excess carrier, and the excess carrier is diffused by a concentration difference in a conduction band or a valence band.

이때, p형 반도체에서 여기된 전자들과 n형 반도체에서 만들어진 정공은 각각 소수 캐리어(minority carrier)라고 칭하며, 기존 접합 전의 p형 반도체 또는 n형 반도체 내의 캐리어(즉, p형 반도체의 정공 및 n형 반도체의 전자)는 소수 캐리어와 구분하여 다수 캐리어(majority carrier)라고 칭한다. 상기 다수 캐리어들은 전기장으로 생긴 에너지 장벽(energy barrier) 때문에 흐름의 방해를 받지만 p형 반도체의 소수 캐리어인 전자는 n형 반도체 쪽으로 이동할 수 있다.At this time, the electrons excited in the p-type semiconductor and the holes formed in the n-type semiconductor are called minority carriers, and carriers in the p-type semiconductor or the n-type semiconductor before the junction (that is, holes in the p- Type semiconductor is referred to as a majority carrier by distinguishing it from a minority carrier. The majority carriers are subject to flow interruption due to the energy barrier created by the electric field, but electrons, which are minority carriers of the p-type semiconductor, can migrate toward the n-type semiconductor.

상기 소수 캐리어의 확산에 의해 pn 접합 다이오드 내부에 전압 차(potential drop)가 생기게 되며, 상기 pn 접합 다이오드의 양극단에 발생된 기전력을 외부회로에 연결하면 태양전지로서 작용하게 된다.The diffusion of the minority carriers causes a potential drop in the pn junction diode, and when the electromotive force generated at the positive terminal of the pn junction diode is connected to an external circuit, it acts as a solar cell.

이러한 태양전지를 제조하는 공정중 본 발명의 일실시예에 따른 텍스쳐링 공정을 도 1 내지 도 9를 참조하여 설명한다.A texturing process according to an embodiment of the present invention in the process of manufacturing such a solar cell will be described with reference to FIGS. 1 to 9. FIG.

도 1은 일반적으로 주입된 수소에 의해 생성되는 기포가 실리콘 내부에서 횡방향으로 확산되는 현상을 설명한 도면이고, 도 2는 일반적으로 주입된 수소에 의해 생성되는 기포가 실리콘 내부에서 약한 곳(weak spot)을 뚫고 종방향으로 확산되는 현상을 설명한 도면이다. 부연하면, 도 1의 경우 기포가 반도체 기판의 실리콘 내부에서 양쪽 양방향으로 확산된다. 도 2의 경우 기포의 양쪽 끝이 반도체 기판의 실리콘 내부에서 약한 곳(weak spot)으로 확산된다.FIG. 1 is a view for explaining a phenomenon in which bubbles generated by injected hydrogen are diffused in the lateral direction in the inside of silicon, and FIG. 2 is a view for explaining a phenomenon in which bubbles generated by injected hydrogen are weak inside a silicon ) And spread in the longitudinal direction. In addition, in the case of FIG. 1, the bubbles are diffused in both directions in the silicon of the semiconductor substrate. In Fig. 2, both ends of the bubble are diffused into a weak spot in the silicon of the semiconductor substrate.

일반적으로 반도체 기판은 아래층부터 후면 전극층(미도시), 후면 전계층(미도시), 베이스층(미도시), 에미터층(미도시) 및 절연층(미도시) 등으로 구성된다. Generally, the semiconductor substrate is composed of a backside electrode layer (not shown), a backside front layer (not shown), a base layer (not shown), an emitter layer (not shown), and an insulation layer (not shown).

부연하면, 제 1 불순물인 베이스층의 위아래로 각각 제 2 불순물부인 에미터층이 구비된다. 에미터층은 빛이 입사되는 면에 위치한 베이스층의 상단에 위치한다.In addition, the emitter layers, which are the second impurity portions, are provided above and below the base layer, which is the first impurity, respectively. The emitter layer is located at the top of the base layer located on the side where the light is incident.

또한, 이 에미터층 위에는 절연층이 놓이며, 절연층은 반사 방지막층, 패시베이션층, 유전체 등이 될 수 있다.An insulating layer may be disposed on the emitter layer, and the insulating layer may be an antireflection film layer, a passivation layer, a dielectric, or the like.

또한, 빛이 입사되지 않고 전면의 반대편에 위치하는 면[이하, '후면(rear surface)'라 함]에 위치하는 제 1 불순물인 베이스층의 하단에는 순차적으로 후면 전계(back surface field, BSF)층, 후면 전극층 등이 위치한다.A back surface field (BSF) is sequentially formed on the lower layer of the base layer, which is a first impurity located on a surface opposite to the front surface (hereinafter, referred to as a 'rear surface' Layer, a rear electrode layer, and the like.

베이스층은 제1 도전성 타입, 예를 들어 p형 도전성 타입의 실리콘으로 이루어진 반도체 기판에 위치하며, 제1 도전성 타입의 제1 불순물을 함유하고 있다. 이때, 베이스층은 붕소(B), 갈륨(Ga), 인듐(In) 등과 같은 3가 원소의 불순물을 함유할 수 있다. The base layer is located on a semiconductor substrate of a first conductivity type, for example, p-type conductivity type silicon, and contains a first impurity of the first conductivity type. At this time, the base layer may contain an impurity of a trivalent element such as boron (B), gallium (Ga), indium (In) or the like.

실리콘은 단결정 실리콘 또는 다결정 실리콘과 같은 결정질 실리콘이나 비정질 실리콘이다. 하지만, 이와는 달리, 반도체 기판은 n형 도전성 타입일 수 있고, 이 경우, 베이스층은 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물을 함유할 수 있다. Silicon is crystalline silicon such as single crystal silicon or polycrystalline silicon or amorphous silicon. Alternatively, the semiconductor substrate may be of the n-type conductivity type, in which case the base layer may contain impurities of pentavalent elements such as phosphorus (P), arsenic (As), antimony (Sb)

또한, 다른 실시예에서, 반도체 기판은 실리콘 이외의 다른 반도체 물질로 이루어질 수도 있다. Further, in another embodiment, the semiconductor substrate may be made of a semiconductor material other than silicon.

도 3은 본 발명의 일실시예에 따른 이온 임플란테이션을 이용하여 텍스쳐링을 수행하는 과정을 보여주는 흐름도이다. 도 3을 참조하면, 반도체 기판을 준비하는 단계(S310), 준비된 반도체 기판에 이온을 임플란테이션하는 단계(S320), 이온이 임플란테이션된 반도체 기판을 열처리하는 단계(S330), 상기 열처리에 의해 반도체 기판 내부에서 다수의 기포가 생성되고, 생성된 다수의 기포로부터 특정 방향으로 마이크로 크랙이 전파되는 단계(S340), 전파된 마이크로 크랙에 의해 상기 반도체 기판의 상단 표면에 피라미드 형상이 생성되어 텍스쳐링을 완료하는 단계(S360)로 구성된다.3 is a flowchart illustrating a process of performing texturing using ion implantation according to an embodiment of the present invention. Referring to FIG. 3, the method includes preparing a semiconductor substrate (S310), implanting ions into a prepared semiconductor substrate (S320), heat treating the semiconductor substrate with ions implanted (S330) A plurality of bubbles are generated inside the semiconductor substrate, and a micro crack propagates in a specific direction from the generated bubbles (S340). A pyramid shape is formed on the upper surface of the semiconductor substrate by the propagated micro cracks, (S360).

도 4는 도 3에 도시된 수소 임플란테이션 단계(S320)에 따른 개념도이다. 도 4를 참조하면, 반도체 기판(410)에 수소 이온 임플란테이션을 수행한다. 임플란테이션 방향(420)은 반도체 기판(410)의 상단면에 수직 방향이 된다. 또한, 임플란테이션은 연속적 형태로 이루어지는 것이 아니고 점 형태로 이루어진다. 4 is a conceptual diagram according to the hydrogen implantation step (S320) shown in FIG. Referring to FIG. 4, hydrogen ion implantation is performed on the semiconductor substrate 410. The implantation direction 420 is perpendicular to the top surface of the semiconductor substrate 410. In addition, the implantation is not a continuous form but a point form.

이러한 점 형태 및 일정한 패턴의 수소 이온 임플란테이션에 의해 반도체 기판(410)의 실리콘 내부에서 일정한 패턴을 갖는 수소 기포가 형성되고, 수소 기포가 크랙 전파를 하면 실리콘 내부의 특정한 면을 따라 실리콘이 떨어져 나간다.Hydrogen bubbles having a certain pattern are formed in the silicon of the semiconductor substrate 410 by the hydrogen ion implantation in the point shape and the constant pattern, and when the hydrogen bubble crack propagates, the silicon is separated along a specific plane inside the silicon I'm going.

도 5는 도 3에 도시된 수소 임플란테이션에 의해 생성되는 기포의 배열을 보여주는 개념도이다. 도 5를 참조하면, 수소 이온 임플란테이션이 수행된 후 열처리를 수행하면 다수의 기포(501)가 생성된다. 5 is a conceptual diagram showing an arrangement of bubbles generated by the hydrogen implantation shown in FIG. Referring to FIG. 5, after the hydrogen ion implantation is performed, heat treatment is performed to generate a plurality of bubbles 501.

도 6은 도 3에 도시된 수소 임플란테이션에 의해 생성되는 기포로 인해 마이크로 크랙의 전파 방향을 나타내는 개념도이다. 도 6을 참조하면, 열처리 단계(도 3의 S330) 중에서 열처리가 진행됨에 따라 기포(501)로부터 제 1 실리콘면 방향(610), 제 2 실리콘면 방향(611) 및 제 3 실리콘면 방향(613)으로 크랙이 전파된다. FIG. 6 is a conceptual diagram showing the propagation direction of micro cracks due to the bubbles generated by the hydrogen implantation shown in FIG. 3. FIG. Referring to FIG. 6, the first silicon surface direction 610, the second silicon surface direction 611, and the third silicon surface direction 613 (see FIG. 3) from the bubble 501 as heat treatment progresses in the heat treatment step The crack propagates.

이러한 크랙 전파가 이루어지는 원인은 제 2 실리콘면 방향(611) 및 제 3 실리콘면 방향(613)에 있는 실리콘 면의 결합 에너지가 제 1 실리콘면 방향(610)에 있는 실리콘 면의 결합 에너지보다 작기 때문이다. 즉, 결합 에너지가 작은 제 2 실리콘면 방향(611) 및 제 3 실리콘면 방향(613)에 있는 실리콘 면에서 크랙이 발생하고 발생된 크랙이 전파된다.This crack propagation is caused because the bonding energy of the silicon surface in the second silicon surface direction 611 and the third silicon surface direction 613 is smaller than the bonding energy of the silicon surface in the first silicon surface direction 610 to be. That is, cracks are generated in the second silicon face direction 611 and the silicon face direction in the third silicon face direction 613 where the binding energy is small, and the generated crack propagates.

특히 반도체 기판이 점 패턴을 갖는 기판이면, 크랙이 서로 만나게 되어 피라미드 형상이 일정 간격으로 배열되는 기판을 얻을 수 있다는 장점이 있다.Particularly, when the semiconductor substrate has a point pattern, cracks are mutually encountered, so that a substrate having pyramid shapes arranged at regular intervals can be obtained.

부연하면, 실리콘 면방향에 따라서 결합에너지는 제 1 실리콘면 방향(610) 보다 제 2 실리콘면 방향(611) 및 제 3 실리콘면 방향(613)이 더 작기 때문에 제 2 실리콘면 방향(611) 및 제 3 실리콘면 방향(613)의 면으로 크랙 전파가 발생한다.The bonding energy along the silicon surface direction is smaller in the second silicon surface direction 611 and the third silicon surface direction 613 than in the first silicon surface direction 610, Crack propagation occurs on the surface of the third silicon surface direction 613.

점 모양으로 결함이 존재하면 그 결함에 의한 크랙전파는 작은 에너지를 가진 제 2 실리콘면 방향(611) 및 제 3 실리콘면 방향(613)을 따라가게 된다. 같은 크기의 점패턴이 있다면 제 2 실리콘면 방향(611) 및 제 3 실리콘면 방향(613)이 전파되어 만나서 생성되는 패턴이 균일하게 나오게 된다.If defects exist in the shape of a dot, the crack propagation due to the defect will follow the second silicon face direction 611 and the third silicon face direction 613 having small energy. If there is a dot pattern of the same size, the second silicon planar direction 611 and the third silicon planar direction 613 are propagated and the generated pattern is uniformly emitted.

도 7은 도 3에 도시된 마이크로 크랙의 전파에 따른 텍스쳐링을 보여주는 개념도이다. 도 7을 참조하면, 마이크로 크랙의 전파를 보여주는 예이다. 즉, 크랙 전파(710)가 다수의 기포(501)로부터 발생하면 크랙 전파(710)가 중첩되는 부분의 실리콘이 떨어져 나간다. 이러한 과정을 통해 피라미드 형상이 생성되며, 이를 보여주는 도면이 도 8이다.FIG. 7 is a conceptual view showing texturing according to the propagation of micro cracks shown in FIG. 3. FIG. Referring to Fig. 7, this is an example showing the propagation of micro cracks. That is, when the cracked radio wave 710 is generated from the plurality of bubbles 501, the silicon at the overlapping portion of the cracked radio wave 710 is separated. FIG. 8 shows a pyramid shape generated through this process.

도 8은 도 3에 도시된 피라미드 형상 생성 단계(S340)에 따른 텍스쳐링 상태를 보여주는 개념도이다. 도 8을 참조하면, 반도체 기판(410)의 상단면에 요홈(810)이 반복적으로 형성되면서 피라미드 형상이 생성된다. 즉, 반도체 기판(410)의 전면이 텍스쳐링(texturing)되어 요철면인 텍스쳐링 표면(textured surface)을 갖는다.FIG. 8 is a conceptual diagram showing a texturing state according to the pyramid shape generation step (S340) shown in FIG. Referring to FIG. 8, a recess 810 is repeatedly formed on the upper surface of the semiconductor substrate 410 to form a pyramid shape. That is, the front surface of the semiconductor substrate 410 is textured to have a textured surface which is an uneven surface.

도 8에서는 편의상 반도체 기판(410)의 가장자리 부분만 텍스쳐링 표면으로 도시한다. 그러나, 실질적으로 반도체 기판(410)의 전면 전체가 텍스쳐링 표면을 갖고 있으며, 이로 인해 반도체 기판(410)의 전면 위에 위치한 절연층(반사 방지막 등을 일컬음) 역시 요철면을 갖는다. 대안적인 예로서는, 반도체 기판(410)의 전면뿐만 아니라 후면에도 텍스쳐링 표면을 가질 수 있다.8, only the edge portion of the semiconductor substrate 410 is shown as a texturing surface. However, the entire front surface of the semiconductor substrate 410 substantially has a texturing surface, so that the insulating layer (also referred to as an antireflection film or the like) located on the front surface of the semiconductor substrate 410 also has an uneven surface. Alternatively, the semiconductor substrate 410 may have a texturing surface on the front side as well as on the back side.

텍스쳐링 표면에 의해, 반도체 기판(410)의 표면적이 증가하여 빛의 입사 면적이 증가하고 반도체 기판(410)에 의해 반사되는 빛의 양이 감소하므로, 입사되는 빛의 양이 증가한다. Due to the texturing surface, the surface area of the semiconductor substrate 410 increases to increase the incidence area of the light and the amount of light reflected by the semiconductor substrate 410 decreases, thereby increasing the amount of incident light.

도 9는 일반적인 높이에 따른 임플란테이션 패턴의 크기를 보여주는 개념도이다. 도 9를 참조하면, 임플란테이션 패턴의 크기는 다음 수학식으로 정의된다.9 is a conceptual diagram showing the size of an implantation pattern according to a general height. Referring to FIG. 9, the size of the implantation pattern is defined by the following equation.

Figure 112014069818494-pat00002
Figure 112014069818494-pat00002

여기서, y는 텍스쳐링 높이이고, x는 텍스쳐링 너비를 나타낸다. 텍스쳐링 너비는 임플란테이션 간격과 동일하다.Where y is the texturing height and x is the texturing width. The texturing width is equal to the implantation interval.

또한, 각도 약 54.7도는 실리콘 평면간 각도로서 다음식과 같다.Also, an angle of about 54.7 degrees is the angle between the silicon planes, as follows:

Figure 112014069818494-pat00003
Figure 112014069818494-pat00003

여기서, (h1 k-1 l1), (h2 k2 l2)는 실리콘 면을 나타내며 사용된 실리콘면은 제 1 실리콘면 방향(610)의 면, 제 2 실리콘면 방향(611) 및 제 3 실리콘면 방향(613)의 면이다.Here, (h 1 k- 1 l 1 ) and (h 2 k 2 l 2 ) represent the silicon surface, and the used silicon surface is the surface of the first silicon surface direction 610, the second silicon surface direction 611, Is the surface of the third silicon surface direction 613.

따라서, 필요한 높이에 따른 임플란테이션 패턴의 크기는 다음 표와 같다.Therefore, the size of the implantation pattern according to the required height is shown in the following table.

x(㎛)x (탆) y(㎛)y (m) y(㎛)y (m) x(㎛)x (탆) 1One 1.7528411.752841 1One 0.5705020.570502 22 3.5056823.505682 22 1.1410051.141005 33 5.2585245.258524 33 1.7115071.711507 44 7.0113657.011365 44 2.2820092.282009 55 8.7642068.764206 55 2.8525122.852512 66 10.5170510.51705 66 3.4230143.423014 77 12.2698912.26989 77 3.9935163.993516 88 14.0227314.02273 88 4.5640194.564019 99 15.7755715.77557 99 5.1345215.134521 1010 17.5284117.52841 1010 5.7050235.705023

410: 반도체 기판
420: 수소 이온 주입 방향
610,611,613, 710: 크랙 전파 방향
501: 기포
810: 요홈
410: semiconductor substrate
420: direction of hydrogen ion implantation
610, 611, 613, 710: direction of crack propagation
501: Bubble
810: Groove

Claims (9)

태양전지 제조 공정중 태양 전지 텍스쳐링 방법에 있어서,
반도체 기판을 준비하는 단계;
준비된 반도체 기판에 이온을 임플란테이션하는 단계;
이온이 임플란테이션된 반도체 기판을 열처리하는 단계;
상기 열처리에 의해 반도체 기판 내부에서 다수의 기포가 생성되는 단계;
생성된 다수의 기포로부터 특정 방향으로 마이크로 크랙이 전파되는 단계; 및
전파된 마이크로 크랙에 의해 상기 반도체 기판의 상단 표면에 피라미드 형상이 생성되는 단계;
를 포함하는 것을 특징으로 하는 태양 전지 텍스쳐링 방법.
A solar cell texturing method in a solar cell manufacturing process,
Preparing a semiconductor substrate;
Implanting ions into a prepared semiconductor substrate;
Annealing the semiconductor substrate on which the ions are implanted;
Forming a plurality of bubbles in the semiconductor substrate by the heat treatment;
Propagating microcracks in a specific direction from the plurality of generated bubbles; And
Generating a pyramid shape on the upper surface of the semiconductor substrate by propagated micro cracks;
≪ / RTI >
제 1 항에 있어서,
상기 이온 임플란테이션은 텍스쳐링 높이에 따라 임플란테이션의 패턴 크기가 결정되는 것을 특징으로 하는 태양 전지 텍스쳐링 방법.
The method according to claim 1,
Wherein the ion implantation determines the pattern size of the implantation according to the texturing height.
제 1 항에 있어서,
상기 이온은 수소 이온인 것을 특징으로 하는 태양 전지 텍스쳐링 방법.
The method according to claim 1,
Wherein the ions are hydrogen ions.
제 1 항에 있어서,
상기 이온의 임플란테이션 방향은 상기 반도체 기판의 상단면에 수직 방향인 것을 특징으로 하는 태양 전지 텍스쳐링 방법.
The method according to claim 1,
Wherein the implantation direction of the ions is perpendicular to the top surface of the semiconductor substrate.
제 2 항에 있어서,
상기 임플란테이션의 패턴 크기는 수학식
Figure 112014069818494-pat00004
(여기서, y는 텍스쳐링 높이이고, x는 텍스쳐링 너비를 나타낸다)으로 정해지는 것을 특징으로 하는 태양 전지 텍스쳐링 방법.
3. The method of claim 2,
The pattern size of the implant can be expressed as:
Figure 112014069818494-pat00004
(Where y is the texturing height and x is the texturing width).
제 1 항에 있어서,
상기 크랙은 상기 반도체 기판의 실리콘면을 따라 전파하는 것을 특징으로 하는 태양 전지 텍스쳐링 방법.
The method according to claim 1,
Wherein the crack propagates along the silicon surface of the semiconductor substrate.
제 1 항에 있어서,
상기 크랙 전파는 상기 반도체 기판의 실리콘면들중 결합 에너지가 작은 쪽으로 발생하는 것을 특징으로 하는 태양 전지 텍스쳐링 방법.
The method according to claim 1,
Wherein the crack propagation occurs at a lower bonding energy among the silicon planes of the semiconductor substrate.
제 1 항에 있어서,
상기 반도체 기판은 점 패턴을 갖는 기판인 것을 특징으로 하는 태양 전지 텍스쳐링 방법.
The method according to claim 1,
Wherein the semiconductor substrate is a substrate having a dot pattern.
제 1 항에 있어서,
상기 임플란테이션은 연속적 형태가 아닌 점 형태로 이루어지는 것을 특징으로 하는 소수성 처리를 이용한 태양 전지 제조 방법.
The method according to claim 1,
Wherein the implantation is performed in a point shape rather than a continuous shape.
KR1020140093921A 2014-07-24 2014-07-24 Method for texturing a solar cell using ion implantation KR101523272B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140093921A KR101523272B1 (en) 2014-07-24 2014-07-24 Method for texturing a solar cell using ion implantation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140093921A KR101523272B1 (en) 2014-07-24 2014-07-24 Method for texturing a solar cell using ion implantation

Publications (1)

Publication Number Publication Date
KR101523272B1 true KR101523272B1 (en) 2015-05-27

Family

ID=53395586

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140093921A KR101523272B1 (en) 2014-07-24 2014-07-24 Method for texturing a solar cell using ion implantation

Country Status (1)

Country Link
KR (1) KR101523272B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101866348B1 (en) 2016-12-28 2018-06-12 한국에너지기술연구원 Method for manufacturing thin silicone wafer by hydrongen, hellium co-implantation

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1140832A (en) * 1997-07-17 1999-02-12 Ion Kogaku Kenkyusho:Kk Thin-film solar cell and manufacture therefor
KR20090023983A (en) * 2007-09-03 2009-03-06 삼성전자주식회사 Method for manufacturing bonded wafer
KR20110089109A (en) * 2010-01-29 2011-08-04 (주)세미머티리얼즈 Silicon based solar cell with excellent light absorption and photoelectric transformation and method of manufacturing the solar cell
KR20120123906A (en) * 2011-05-02 2012-11-12 (주)세미머티리얼즈 Silicon wafer cleaving method having texturing surface

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1140832A (en) * 1997-07-17 1999-02-12 Ion Kogaku Kenkyusho:Kk Thin-film solar cell and manufacture therefor
KR20090023983A (en) * 2007-09-03 2009-03-06 삼성전자주식회사 Method for manufacturing bonded wafer
KR20110089109A (en) * 2010-01-29 2011-08-04 (주)세미머티리얼즈 Silicon based solar cell with excellent light absorption and photoelectric transformation and method of manufacturing the solar cell
KR20120123906A (en) * 2011-05-02 2012-11-12 (주)세미머티리얼즈 Silicon wafer cleaving method having texturing surface

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101866348B1 (en) 2016-12-28 2018-06-12 한국에너지기술연구원 Method for manufacturing thin silicone wafer by hydrongen, hellium co-implantation

Similar Documents

Publication Publication Date Title
KR101387718B1 (en) Solar cell and method for manufactruing the same
KR101745683B1 (en) Solar cell and method for manufacturing the same
KR100997113B1 (en) Solar Cell and Method for Manufacturing thereof
KR20130036258A (en) Selective emitter solar cells formed by a hybrid diffusion and ion implantation process
KR20110097827A (en) Deep grooved rear contact photovoltaic solar cells
KR100953618B1 (en) Solar cell
KR102323458B1 (en) P-type PERC double-sided solar cell and its module, system and manufacturing method
CN103208557A (en) Solar cell manufacturing method and solar cell
JP2010251343A (en) Solar cell and method of manufacturing the same
US10141467B2 (en) Solar cell and method for manufacturing the same
US9214584B2 (en) Solar cell, method for manufacturing dopant layer, and method for manufacturing solar cell
KR101523272B1 (en) Method for texturing a solar cell using ion implantation
KR20140105095A (en) Solar cell and method for manufacturing the same
CN102683504B (en) The method of crystal silicon solar energy battery manufacture craft is improved by ion implantation arsenic
KR101680384B1 (en) Method for manufacturing solar cell
KR101866348B1 (en) Method for manufacturing thin silicone wafer by hydrongen, hellium co-implantation
KR102065595B1 (en) Method for manufacturing solar cell
KR101507855B1 (en) Method for manufacturing a solar cell using hydrophobic process
KR101760011B1 (en) Solar cell and method for manufacturing the same
KR101345506B1 (en) Back contact solar cell and method for fabricating the same
KR101569518B1 (en) Structure of solar cell and manufacturing method thereof
KR102110527B1 (en) Solar cell
KR101729312B1 (en) Solar cell and method for manufacturing the same
KR101307204B1 (en) Solar cell and manufacturing method thereof
KR20130082257A (en) Solar cell manufacturing method

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180416

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190326

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20200309

Year of fee payment: 6