KR101518330B1 - Liquid crystal display - Google Patents

Liquid crystal display Download PDF

Info

Publication number
KR101518330B1
KR101518330B1 KR1020130109890A KR20130109890A KR101518330B1 KR 101518330 B1 KR101518330 B1 KR 101518330B1 KR 1020130109890 A KR1020130109890 A KR 1020130109890A KR 20130109890 A KR20130109890 A KR 20130109890A KR 101518330 B1 KR101518330 B1 KR 101518330B1
Authority
KR
South Korea
Prior art keywords
sub
pixel electrode
liquid crystal
pixel
gate
Prior art date
Application number
KR1020130109890A
Other languages
Korean (ko)
Other versions
KR20130114047A (en
Inventor
이백원
김동규
백승수
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020130109890A priority Critical patent/KR101518330B1/en
Publication of KR20130114047A publication Critical patent/KR20130114047A/en
Application granted granted Critical
Publication of KR101518330B1 publication Critical patent/KR101518330B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 액정 표시 장치에 관한 것이다. 본 발명에 따른 액정 표시 장치는 기판, 상기 기판 위에 형성되어 있으며, 각각 제1 및 제2 부화소 전극을 포함하는 복수의 화소 전극, 그리고 상기 기판 위에 형성되어 있는 복수의 제1 데이터선을 포함하며, 상기 제1 데이터선은 상기 제1 부화소 전극과 중첩하지 않고, 상기 제2 부화소 전극과 적어도 일부분 중첩한다.The present invention relates to a liquid crystal display device. A liquid crystal display according to the present invention includes a substrate, a plurality of pixel electrodes formed on the substrate, each pixel electrode including first and second sub-pixel electrodes, and a plurality of first data lines formed on the substrate, , The first data line does not overlap with the first sub-pixel electrode and overlaps at least a part with the second sub-pixel electrode.

Description

액정 표시 장치{LIQUID CRYSTAL DISPLAY}[0001] LIQUID CRYSTAL DISPLAY [0002]

본 발명은 액정 표시 장치에 관한 것이다.The present invention relates to a liquid crystal display device.

액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 화소 전극과 공통 전극 등 전기장 생성 전극이 형성되어 있는 두 장의 표시판과 그 사이에 삽입되어 있는 액정층으로 이루어지며, 전기장 생성 전극에 전압을 인가하여 액정층에 전기장을 생성하고 이를 통하여 액정층의 액정 분자들의 배향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.2. Description of the Related Art A liquid crystal display device is one of the most widely used flat panel display devices and is composed of two display panels in which electric field generating electrodes such as a pixel electrode and a common electrode are formed and a liquid crystal layer interposed therebetween, To generate an electric field in the liquid crystal layer, thereby determining the orientation of the liquid crystal molecules in the liquid crystal layer and controlling the polarization of the incident light to display an image.

액정 표시 장치는 또한 각 화소 전극에 연결되어 있는 스위칭 소자 및 스위칭 소자를 제어하여 화소 전극에 전압을 인가하기 위한 게이트선과 데이터선 등 다수의 신호선을 포함한다.The liquid crystal display device further includes a switching element connected to each pixel electrode, and a plurality of signal lines such as a gate line and a data line for controlling the switching element to apply a voltage to the pixel electrode.

이러한 액정 표시 장치에서는 두 전극에 전압을 인가하여 액정층에 전계를 생성하고, 이 전계의 세기를 조절하여 액정층을 통과하는 빛의 투과율을 조절함으로써 원하는 화상을 얻는다. 이때, 액정층에 한 방향의 전계가 오랫동안 인가됨으로써 발생하는 열화 현상을 방지하기 위하여 프레임별로, 행별로, 또는 화소별로 공통 전압에 대한 데이터 전압의 극성을 반전시킨다.In such a liquid crystal display device, a voltage is applied to the two electrodes to generate an electric field in the liquid crystal layer, and the intensity of the electric field is adjusted to adjust the transmittance of light passing through the liquid crystal layer to obtain a desired image. At this time, the polarity of the data voltage with respect to the common voltage is reversed on a frame-by-frame, row-by-row, or pixel-by-frame basis to prevent deterioration caused by application of an electric field in one direction to the liquid crystal layer for a long time.

한편, 액정 표시 장치에서는 데이터선이 화소 전극 사이에 기생 용량이 생긴다. 이러한 기생 용량은 화소 전극 전압에 영향을 미치는데, 특히 저계조 전압이 인가될 때 부화소 중 높은 전압이 인가되는 부화소 전극 전압을 변동시켜 휘도를 변화시킨다. 이로 인해 수직 크로스토크(vertical cross talk)가 발생하며, 이는 액정 표시 장치 화질을 악화시키는 요인으로 작용한다. 특히 화소열 별로 데이터 전압의 극성을 반전시키는 열 반전 구동 시에는 수직 크로스토크로 인한 화질 열화는 더욱 심하다.On the other hand, in the liquid crystal display device, a parasitic capacitance is generated between the data lines and the pixel electrodes. The parasitic capacitance affects the pixel electrode voltage. In particular, when a low gradation voltage is applied, the sub pixel electrode voltage to which a high voltage is applied is changed to change the luminance. This causes vertical cross talk, which causes deterioration of the image quality of the liquid crystal display device. Particularly, in the case of the column inversion driving which inverts the polarity of the data voltage for each pixel column, the picture quality deterioration due to the vertical crosstalk is more severe.

이에 따라, 본 발명이 이루고자 하는 기술적 과제는 액정 표시 장치의 개구율을 충분히 확보하면서도 수직 크로스토크의 발생을 최소화 하는 것이다.Accordingly, the technical problem to be solved by the present invention is to sufficiently secure the aperture ratio of the liquid crystal display device while minimizing the occurrence of vertical crosstalk.

이러한 기술적 과제를 이루기 위한 본 발명의 액정 표시 장치는 기판, 상기 기판 위에 형성되어 있으며, 각각 제1 및 제2 부화소 전극을 포함하는 복수의 화소 전극, 그리고 상기 기판 위에 형성되어 있는 복수의 제1 데이터선을 포함하며, 상기 제1 데이터선은 상기 제1 부화소 전극과 중첩하지 않고, 상기 제2 부화소 전극과 적어도 일부분 중첩한다.According to an aspect of the present invention, there is provided a liquid crystal display comprising a substrate, a plurality of pixel electrodes formed on the substrate, the pixel electrodes including first and second sub-pixel electrodes, Wherein the first data line does not overlap with the first sub-pixel electrode and overlaps with the second sub-pixel electrode at least partially.

상기 제1 데이터선은 상기 제1 부화소 전극과 중첩하지 않는 제1 부분 및 상기 제2 부화소 전극과 적어도 일부분 중첩하는 제2 부분을 포함하고, 상기 제1 및 제2 부분은 서로 꺾여 있을 수 있다.Wherein the first data line includes a first portion that does not overlap with the first sub-pixel electrode and a second portion that overlaps at least a portion with the second sub-pixel electrode, the first and second portions may be bent have.

상기 제1 데이터선의 제2 부분은 상기 제2 부화소 전극과 중첩하는 제3 부분 및 상기 제2 부화소 전극과 중첩하지 않는 제4 부분을 포함할 수 있다.The second portion of the first data line may include a third portion overlapping the second sub-pixel electrode and a fourth portion not overlapping the second sub-pixel electrode.

상기 제1 데이터선의 제3 및 제4 부분은 서로 꺾여 있을 수 있다.The third and fourth portions of the first data line may be folded to each other.

상기 제1 데이터선은 상기 제1 부화소 전극에 연결되어 있을 수 있다.The first data line may be connected to the first sub-pixel electrode.

상기 제1 데이터선과 상기 화소 전극 사이에 형성되어 있는 유기막을 더 포함할 수 있다.And an organic layer formed between the first data line and the pixel electrode.

상기 제1 데이터선과 이웃하는 제2 데이터선을 더 포함할 수 있다.And a second data line adjacent to the first data line.

상기 제2 데이터선은 상기 화소 전극과 떨어져 있을 수 있다.The second data line may be spaced apart from the pixel electrode.

상기 제2 데이터선은 상기 화소 전극과 중첩하지 않을 수 있다.And the second data line may not overlap the pixel electrode.

상기 제2 데이터선은 상기 제1 부화소 전극과 인접하는 제1 부분 및 상기 제2 부화소 전극과 인접하는 제2 부분을 포함할 수 있다.The second data line may include a first portion adjacent to the first sub-pixel electrode and a second portion adjacent to the second sub-pixel electrode.

상기 제2 데이터선의 제2 부분은 적어도 일부분이 상기 제2 부화소 전극과 중첩할 수 있다.At least a portion of the second portion of the second data line may overlap the second sub-pixel electrode.

상기 제2 데이터선은 상기 화소 전극과 연결되어 있을 수 있다.And the second data line may be connected to the pixel electrode.

상기 제2 데이터선은 상기 제1 부화소 전극과 인접하는 제1 부분 및 상기 제2 부화소 전극과 인접하는 제2 부분을 포함하고, 상기 제2 부분은 적어도 일부분이 상기 제2 부화소 전극과 중첩할 수 있다.Wherein the second data line includes a first portion adjacent to the first sub-pixel electrode and a second portion adjacent to the second sub-pixel electrode, wherein the second portion includes at least a portion of the second sub- Can be overlapped.

상기 제2 데이터선은 상기 화소 전극과 중첩하지 않을 수 있다.And the second data line may not overlap the pixel electrode.

상기 제2 데이터선과 상기 화소 전극 사이에 형성되어 있는 유기막을 더 포함할 수 있다.And an organic layer formed between the second data line and the pixel electrode.

상기 제1 및 제2 부화소 전극은 각각 세로변 및 이와 이웃하는 빗변을 갖는 평행사변형 전극편을 적어도 두 개 포함할 수 있다.The first and second sub-pixel electrodes may include at least two parallelogram electrode fingers each having a longitudinal side and neighboring hypotenuses.

상기 제1 및 제2 부화소 전극 각각에서, 상기 적어도 두 개 평행사변형 전극편의 세로변은 서로 접할 수 있다.In each of the first and second sub-pixel electrodes, longitudinal sides of the at least two parallelogram electrodes may be in contact with each other.

상기 제1 및 제2 부화소 전극 각각에서, 상기 적어도 두 개 평행사변형 전극편의 빗변은 직각을 이루며 만날 수 있다.In each of the first and second sub-pixel electrodes, the hypotenuse of the at least two parallelogram electrodes may meet at a right angle.

상기 제1 및 제2 부화소 전극에 형성되어 있는 경사 방향 결정 부재를 더 포함할 수 있다.And a slant direction determining member formed on the first and second sub-pixel electrodes.

상기 경사 방향 결정 부재는 상기 평행사변형 전극편의 빗변과 실질적으로 평행한 사선부를 가지는 복수의 절개부를 포함할 수 있다.The inclined direction determining member may include a plurality of cutouts having a slanting portion substantially parallel to the hypotenuse of the parallelepiped electrode.

상기 제1 및 제2 부화소 전극 각각은 상기 제1 데이터선과 실질적으로 평행한 제1 및 제2변 및 상기 제1 및 제2변과 직각인 제3 및 제4변을 포함할 수 있다.Each of the first and second sub-pixel electrodes may include first and second sides substantially parallel to the first data line and third and fourth sides perpendicular to the first and second sides.

상기 제1 부화소 전극의 높이와 상기 제2 부화소 전극의 높이는 서로 다를 수 있다.The height of the first sub-pixel electrode and the height of the second sub-pixel electrode may be different from each other.

상기 제1 부화소 전극과 상기 제2 부화소 전극은 상하로 인접할 수 있다.The first sub-pixel electrode and the second sub-pixel electrode may be vertically adjacent to each other.

상기 제1 부화소 전극의 세로 중심선과 상기 제2 부화소 전극의 세로 중심선은 정렬되어 있을 수 있다.The longitudinal center line of the first sub-pixel electrode and the longitudinal center line of the second sub-pixel electrode may be aligned.

상기 제1 부화소 전극과 상기 제2 부화소 전극의 전압은 서로 다를 수 있다.The voltages of the first sub-pixel electrode and the second sub-pixel electrode may be different from each other.

상기 제1 부화소 전극의 면적이 상기 제2 부화소 전극의 면적보다 작고 상기 제1 부화소 전극의 전압이 상기 제2 부화소 전극의 전압보다 높을 수 있다.The area of the first sub-pixel electrode may be smaller than the area of the second sub-pixel electrode and the voltage of the first sub-pixel electrode may be higher than the voltage of the second sub-pixel electrode.

상기 제1 부화소 전극과 상기 제2 부화소 전극은 하나의 영상 정보로부터 얻어진 서로 다른 데이터 전압을 인가 받을 수 있다.The first sub-pixel electrode and the second sub-pixel electrode may receive different data voltages obtained from one image information.

상기 제1 및 제2 부화소 전극과 연결되어 있는 박막 트랜지스터, 그리고 상기 박막 트랜지스터와 연결되어 있는 게이트선을 더 포함할 수 있다.A thin film transistor connected to the first and second sub-pixel electrodes, and a gate line connected to the thin film transistor.

상기 게이트선과 평행하게 형성되어 있는 제1 유지 전극선 및 제2 유지 전극선을 더 포함할 수 있다.And a first sustain electrode line and a second sustain electrode line formed in parallel with the gate line.

상기 박막 트랜지스터는 상기 제1 유지 전극선과 중첩하는 제1 드레인 전극 및 상기 제2 유지 전극선과 중첩하는 제2 드레인 전극을 포함할 수 있다.The thin film transistor may include a first drain electrode overlapping the first sustain electrode line and a second drain electrode overlapping the second sustain electrode line.

상기 제1 부화소 전극과 연결되어 있는 제1 박막 트랜지스터, 상기 제2 부화소 전극과 연결되어 있는 제2 박막 트랜지스터, 상기 제1 박막 트랜지스터와 연결되어 있는 제1 게이트선, 그리고 상기 제2 박막 트랜지스터와 연결되어 있는 제2 게이트선을 더 포함할 수 있다.A first thin film transistor connected to the first sub-pixel electrode, a second thin film transistor connected to the second sub-pixel electrode, a first gate line connected to the first thin film transistor, And a second gate line connected to the second gate line.

상기 제1 및 제2 박막 트랜지스터는 각각 상기 제1 및 제2 게이트선으로부터의 신호에 따라 턴온되어 상기 제1 데이터선으로부터의 신호를 전달할 수 있다.The first and second thin film transistors may be turned on according to a signal from the first and second gate lines to transmit a signal from the first data line, respectively.

상기 제1 부화소 전극 및 상기 제1 데이터선과 연결되어 있는 제1 박막 트랜지스터, 상기 제2 부화소 전극과 연결되어 있는 제2 박막 트랜지스터, 상기 제2 박막 트랜지스터와 연결되어 있는 제2 데이터선, 그리고 상기 제1 및 제2 박막 트랜지스터와 연결되어 있으며 상기 제1 및 제2 데이터선과 교차하는 게이트선을 더 포함할 수 있다.A first thin film transistor connected to the first sub-pixel electrode and the first data line, a second thin film transistor connected to the second sub-pixel electrode, a second data line connected to the second thin film transistor, And a gate line connected to the first and second thin film transistors and crossing the first and second data lines.

상기 제1 및 제2 박막 트랜지스터는 각각 상기 게이트선으로부터의 신호에 따라 턴온되어 상기 제1 및 제2 신호선으로부터의 신호를 전달할 수 있다.Each of the first and second thin film transistors may be turned on according to a signal from the gate line to transmit a signal from the first and second signal lines.

상기 게이트선과 평행하게 형성되어 있는 제1 유지 전극선 및 제2 유지 전극선을 더 포함할 수 있다.And a first sustain electrode line and a second sustain electrode line formed in parallel with the gate line.

상기 제1 박막 트랜지스터는 상기 제1 유지 전극선과 중첩하는 제1 드레인 전극을 포함하고, 상기 제2 박막 트랜지스터는 상기 제2 유지 전극선과 중첩하는 제2 드레인 전극을 포함할 수 있다.The first thin film transistor may include a first drain electrode overlapping the first sustain electrode line, and the second thin film transistor may include a second drain electrode overlapping the second sustain electrode line.

이와 같이 본 발명에 따르면, 데이터선을 화소 전극에 일부 중첩하여 개구율을 확보하면서도, 데이터선과 화소 전극 사이에 생기는 기생 용량을 최소화하여 수직 크로스토크의 발생을 방지한다. 이로써 표시 장치의 표시 품질을 향상시킬 수 있다.As described above, according to the present invention, the parasitic capacitance generated between the data line and the pixel electrode is minimized while preventing the generation of the vertical crosstalk, while ensuring the aperture ratio by partially overlapping the data line with the pixel electrode. As a result, the display quality of the display device can be improved.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, Of the right.

도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 블록도.
도 2는 본 발명의 한 실시예에 따른 액정 표시 장치의 두 부화소에 대한 등가 회로다.
도 3은 본 발명의 한 실시예에 따른 액정 표시판 조립체의 한 화소에 대한 등가 회로도.
도 4는 본 발명의 한 실시예에 따른 액정 표시판 조립체의 배치도.
도 5 및 도 6은 도 4의 액정 표시판 조립체를 Ⅴ-Ⅴ 및 Ⅵ-Ⅵ 선을 따라 잘라 도시한 단면도.
도 7a 및 도 7b는 본 발명의 한 실시예에 따른 액정 표시 장치의 화소 전극을 설명하는 도면.
도 8은 본 발명의 한 실시예에 따른 액정 표시 장치의 감마 곡선을 도시하는 그래프.
도 9는 본 발명의 한 실시예에 따른 액정 표시 장치의 제1 부화소 전극에서일정 전압 변화시 계조에 따른 휘도 변화율을 나타내는 그래프.
도 10은 본 발명의 한 실시예에 따른 액정 표시 장치의 제2 부화소 전극에서일정 전압 변화시의 계조에 따른 휘도 변화율을 나타내는 그래프.
도 11은 본 발명의 다른 실시예에 따른 액정 표시판 조립체의 배치도.
도 12는 본 발명의 다른 실시예에 따른 액정 표시판 조립체의 배치도.
도 13은 본 발명의 다른 실시예에 따른 액정 표시판 조립체의 배치도.
도 14는 도 13의 액정 표시판 조립체를 ⅩⅣ-ⅩⅣ 선을 따라 잘라 도시한 단면도.
도 15는 본 발명의 다른 실시예에 따른 액정 표시판 조립체의 배치도.
도 16은 본 발명의 다른 실시예에 따른 액정 표시판 조립체의 한 화소에 대한 등가 회로도.
도 17은 본 발명의 다른 실시예에 따른 액정 표시판 조립체의 배치도.
도 18은 본 발명의 다른 실시예에 따른 액정 표시판 조립체의 배치도.
도 19는 본 발명의 다른 실시예에 따른 액정 표시판 조립체의 배치도.
도 20은 본 발명의 다른 실시예에 따른 액정 표시판 조립체의 배치도.
도 21은 본 발명의 다른 실시예에 따른 액정 표시 장치를 도시하는 블록도.
도 22는 본 발명의 다른 실시예에 따른 액정 표시판 조립체의 한 화소에 대한 등가 회로도.
도 23은 본 발명의 다른 실시예에 따른 액정 표시판 조립체의 배치도.
도 24는 본 발명의 다른 실시예에 따른 액정 표시판 조립체의 배치도.
도 25는 본 발명의 다른 실시예에 따른 액정 표시판 조립체의 배치도.
도 26은 도 25에 도시한 액정 표시판 조립체를 ⅩⅩⅥ-ⅩⅩⅥ 선을 따라 잘라 도시한 단면도.
도 27은 본 발명의 다른 실시예에 따른 액정 표시판 조립체의 배치도.1 is a block diagram of a liquid crystal display according to an embodiment of the present invention;
2 is an equivalent circuit for two sub-pixels of a liquid crystal display according to an embodiment of the present invention.
3 is an equivalent circuit diagram of a pixel of a liquid crystal panel assembly according to an exemplary embodiment of the present invention.
4 is a layout view of a liquid crystal panel assembly according to an embodiment of the present invention;
FIGS. 5 and 6 are cross-sectional views of the liquid crystal panel assembly of FIG. 4 taken along line V-V and line VI-VI.
7A and 7B illustrate a pixel electrode of a liquid crystal display device according to an embodiment of the present invention.
8 is a graph showing a gamma curve of a liquid crystal display according to an embodiment of the present invention.
9 is a graph illustrating a rate of change in luminance according to a gray level when a constant voltage is changed in a first sub-pixel electrode of a liquid crystal display device according to an embodiment of the present invention.
10 is a graph showing a rate of change in luminance according to a gray level when a constant voltage is changed in a second sub-pixel electrode of a liquid crystal display according to an embodiment of the present invention.
11 is a layout diagram of a liquid crystal panel assembly according to another embodiment of the present invention.
12 is a layout diagram of a liquid crystal panel assembly according to another embodiment of the present invention.
13 is a layout view of a liquid crystal panel assembly according to another embodiment of the present invention.
FIG. 14 is a cross-sectional view of the liquid crystal panel assembly shown in FIG. 13 cut along the line XIV-XIV;
15 is a layout view of a liquid crystal panel assembly according to another embodiment of the present invention;
16 is an equivalent circuit diagram of one pixel of a liquid crystal panel assembly according to another embodiment of the present invention.
17 is a layout diagram of a liquid crystal panel assembly according to another embodiment of the present invention.
18 is a layout diagram of a liquid crystal panel assembly according to another embodiment of the present invention.
19 is a layout view of a liquid crystal panel assembly according to another embodiment of the present invention.
20 is a layout view of a liquid crystal panel assembly according to another embodiment of the present invention;
21 is a block diagram showing a liquid crystal display device according to another embodiment of the present invention.
22 is an equivalent circuit diagram of a pixel of a liquid crystal panel assembly according to another embodiment of the present invention.
23 is a layout diagram of a liquid crystal panel assembly according to another embodiment of the present invention.
24 is a layout diagram of a liquid crystal panel assembly according to another embodiment of the present invention.
25 is a layout diagram of a liquid crystal panel assembly according to another embodiment of the present invention.
FIG. 26 is a cross-sectional view of the liquid crystal panel assembly shown in FIG. 25 cut along the line XXVI-XXVI.
27 is a layout diagram of a liquid crystal panel assembly according to another embodiment of the present invention;

그러면 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily carry out the present invention. The present invention may, however, be embodied in many different forms and should not be construed as limited to the embodiments set forth herein.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.In the drawings, the thickness is enlarged to clearly represent the layers and regions. Like parts are designated with like reference numerals throughout the specification. It will be understood that when an element such as a layer, film, region, plate, or the like is referred to as being "on" another portion, it includes not only the element directly over another element, Conversely, when a part is "directly over" another part, it means that there is no other part in the middle.

먼저, 도 1 및 도 2를 참고하여 본 발명의 한 실시예에 따른 액정 표시 장치에 대하여 상세하게 설명한다.First, a liquid crystal display according to an embodiment of the present invention will be described in detail with reference to FIGS. 1 and 2. FIG.

도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 블록도이고, 도 2는 본 발명의 한 실시예에 따른 액정 표시 장치의 두 부화소에 대한 등가 회로도이다.FIG. 1 is a block diagram of a liquid crystal display device according to one embodiment of the present invention, and FIG. 2 is an equivalent circuit diagram of two sub-pixels of a liquid crystal display device according to an embodiment of the present invention.

도 1에 도시한 바와 같이, 본 발명의 한 실시예에 따른 액정 표시 장치는 액정 표시판 조립체(liquid crystal panel assembly)(300) 및 이와 연결된 게이트 구동부(400) 및 데이터 구동부(500), 데이터 구동부(500)에 연결된 계조 전압 생성부(800), 그리고 이들을 제어하는 신호 제어부(600)를 포함한다.1, a liquid crystal display according to an exemplary embodiment of the present invention includes a liquid crystal panel assembly 300, a gate driver 400 connected to the liquid crystal panel assembly 300, a data driver 500, a data driver A gradation voltage generator 800 connected to the gradation voltage generator 500, and a signal controller 600 for controlling the gradation voltage generator 800 and the gradation voltage generator 800.

액정 표시판 조립체(300)는 등가 회로로 볼 때 복수의 신호선(도시하지 않음)과 이에 연결되어 있으며 대략 행렬의 형태로 배열된 복수의 화소(pixel)(PX)를 포함한다. 반면, 도 2에 도시한 구조로 볼 때 액정 표시판 조립체(300)는 서로 마주하는 하부 및 상부 표시판(100, 200)과 그 사이에 들어 있는 액정층(3)을 포함한다.The liquid crystal panel assembly 300 includes a plurality of signal lines (not shown) as viewed from an equivalent circuit and a plurality of pixels PX connected to the signal lines (not shown) and arranged substantially in the form of a matrix. 2, the liquid crystal display panel assembly 300 includes lower and upper display panels 100 and 200 facing each other and a liquid crystal layer 3 interposed therebetween.

신호선은 게이트 신호("주사 신호"라고도 함)를 전달하는 복수의 게이트선(도시하지 않음)과 데이터 신호를 전달하는 복수의 데이터선(도시하지 않음)을 포함한다. 게이트선은 대략 행 방향으로 뻗으며 서로가 거의 평행하고, 데이터선은 대략 열 방향으로 뻗으며 서로가 거의 평행하다.The signal line includes a plurality of gate lines (not shown) for transferring gate signals (also referred to as "scan signals") and a plurality of data lines (not shown) for transferring data signals. The gate lines extend substantially in the row direction and are substantially parallel to each other, and the data lines extend substantially in the column direction and are substantially parallel to each other.

각 화소(PX)는 한 쌍의 부화소를 포함하며, 각 부화소는 액정 축전기(liquid crystal capacitor)(Clca, Clcb)를 포함한다. 두 부화소 중 적어도 하나는 게이트선, 데이터선 및 액정 축전기(Clca, Clcb)와 연결된 스위칭 소자(도시하지 않음)를 포함한다.Each pixel PX includes a pair of sub-pixels, and each sub-pixel includes a liquid crystal capacitor (Clca, Clcb). At least one of the two sub-pixels includes a gate line, a data line, and a switching element (not shown) connected to the liquid crystal capacitors Clca and Clcb.

액정 축전기(Clca/Clcb)는 하부 표시판(100)의 부화소 전극(PEa/PEb)과 상부 표시판(200)의 공통 전극(CE)을 두 단자로 하며 부화소 전극(PEa/PEb)과 공통 전극(CE) 사이의 액정층(3)은 유전체로서 기능한다. 한 쌍의 부화소 전극(PEa, PEb)은 서로 분리되어 있으며 하나의 화소 전극(PE)을 이룬다. 공통 전극(CE)은 상부 표시판(200)의 전면에 형성되어 있고 공통 전압(Vcom)을 인가 받는다. 액정층(3)은 음의 유전율 이방성을 가지며, 액정층(3)의 액정 분자는 전기장이 없는 상태에서 그 장축이 두 표시판의 표면에 대하여 수직을 이루도록 배향되어 있을 수 있다.The liquid crystal capacitors Clca and Clcb are formed by connecting the sub-pixel electrode PEa / PEb of the lower panel 100 and the common electrode CE of the upper panel 200 as two terminals, And the liquid crystal layer 3 between the electrodes CE function as a dielectric. The pair of sub-pixel electrodes PEa and PEb are separated from each other and form one pixel electrode PE. The common electrode CE is formed on the front surface of the upper panel 200 and receives the common voltage Vcom. The liquid crystal layer 3 may have a negative dielectric anisotropy and the liquid crystal molecules of the liquid crystal layer 3 may be oriented so that their long axes are perpendicular to the surface of the two display plates in the absence of an electric field.

한편, 색 표시를 구현하기 위해서는 각 화소(PX)가 기본색(primary color) 중 하나를 고유하게 표시하거나(공간 분할) 각 화소(PX)가 시간에 따라 번갈아 기본색을 표시하게(시간 분할) 하여 이들 기본색의 공간적, 시간적 합으로 원하는 색상이 인식되도록 한다. 기본색의 예로는 적색, 녹색, 청색 등 삼원색을 들 수 있다. 도 2는 공간 분할의 한 예로서 각 화소(PX)가 상부 표시판(200)의 영역에 기본색 중 하나를 나타내는 색 필터(CF)를 구비함을 보여주고 있다. 도 2와는 달리 색 필터(CF)는 하부 표시판(100)의 부화소 전극(PEa, PEb) 위 또는 아래에 형성할 수도 있다.On the other hand, in order to implement color display, each pixel PX uniquely displays one of primary colors (space division), or each pixel PX alternately displays a basic color (time division) So that the desired color is recognized by the spatial and temporal sum of these basic colors. Examples of basic colors include red, green, and blue. 2 shows that each pixel PX has a color filter CF indicating one of the basic colors in an area of the upper panel 200 as an example of space division. 2, the color filter CF may be formed on or below the sub-pixel electrodes PEa and PEb of the lower panel 100. [

표시판(100, 200)의 바깥 면에는 편광자(polarizer)(도시하지 않음)가 구비되어 있는데, 두 편광자의 편광축은 직교할 수 있다. 반사형 액정 표시 장치의 경우에는 두 개의 편광자(12, 22) 중 하나가 생략될 수 있다. 직교 편광자인 경우 전기장이 없는 액정층(3)에 들어온 입사광을 차단한다.A polarizer (not shown) is provided on the outer surfaces of the display panels 100 and 200, and the polarization axes of the two polarizers can be orthogonal. In the case of the reflection type liquid crystal display device, one of the two polarizers 12 and 22 may be omitted. In case of an orthogonal polarizer, incident light entering the liquid crystal layer 3 without an electric field is blocked.

다시 도 1을 참고하면, 계조 전압 생성부(800)는 화소(PX)의 투과율과 관련된 복수의 계조 전압(또는 기준 계조 전압)을 생성한다.Referring back to FIG. 1, the gradation voltage generator 800 generates a plurality of gradation voltages (or reference gradation voltages) related to the transmittance of the pixel PX.

게이트 구동부(400)는 액정 표시판 조립체(300)의 게이트선과 연결되어 게이트 온 전압(Von)과 게이트 오프 전압(Voff)의 조합으로 이루어진 게이트 신호(Vg)를 게이트선에 인가한다.The gate driver 400 is connected to the gate line of the liquid crystal panel assembly 300 and applies a gate signal Vg formed by a combination of the gate-on voltage Von and the gate-off voltage Voff to the gate line.

데이터 구동부(500)는 액정 표시판 조립체(300)의 데이터선과 연결되어 있으며, 계조 전압 생성부(800)로부터의 계조 전압을 선택하고 이를 데이터 신호로서 데이터선에 인가한다. 그러나 계조 전압 생성부(800)가 모든 계조에 대한 전압을 모두 제공하는 것이 아니라 정해진 수의 기준 계조 전압만을 제공하는 경우에, 데이터 구동부(500)는 기준 계조 전압을 분압하여 전체 계조에 대한 계조 전압을 생성하고 이 중에서 데이터 신호를 선택한다.The data driver 500 is connected to a data line of the liquid crystal panel assembly 300 and selects a gray scale voltage from the gray voltage generator 800 and applies it to the data line as a data signal. However, when the gradation voltage generator 800 provides only a predetermined number of reference gradation voltages instead of providing all the voltages for all gradations, the data driver 500 divides the reference gradation voltage and supplies the gradation voltage And selects a data signal among them.

신호 제어부(600)는 게이트 구동부(400) 및 데이터 구동부(500) 등을 제어한다.The signal controller 600 controls the gate driver 400, the data driver 500, and the like.

이러한 구동 장치(400, 500, 600, 800) 각각은 적어도 하나의 집적 회로 칩의 형태로 액정 표시판 조립체(300) 위에 직접 장착되거나, 가요성 인쇄 회로막(flexible printed circuit film)(도시하지 않음) 위에 장착되어 TCP(tape carrier package)의 형태로 액정 표시판 조립체(300)에 부착되거나, 별도의 인쇄 회로 기판(printed circuit board)(도시하지 않음) 위에 장착될 수도 있다. 이와는 달리, 이들 구동 장치(400, 500, 600, 800)가 액정 표시판 조립체(300)에 집적될 수도 있다. 또한, 구동 장치(400, 500, 600, 800)는 단일 칩으로 집적될 수 있으며, 이 경우 이들 중 적어도 하나 또는 이들을 이루는 적어도 하나의 회로 소자가 단일 칩 바깥에 있을 수 있다.Each of the driving devices 400, 500, 600, and 800 may be directly mounted on the liquid crystal panel assembly 300 in the form of at least one integrated circuit chip, or may be a flexible printed circuit film (not shown) Or may be attached to the liquid crystal panel assembly 300 in the form of a tape carrier package (TCP), or may be mounted on a separate printed circuit board (not shown). Alternatively, these driving devices 400, 500, 600, and 800 may be integrated in the liquid crystal panel assembly 300. In addition, the drivers 400, 500, 600, 800 may be integrated into a single chip, in which case at least one of them, or at least one circuit element constituting them, may be outside of a single chip.

그러면 이러한 액정 표시 장치의 동작에 대하여 상세하게 설명한다.The operation of the liquid crystal display device will now be described in detail.

신호 제어부(600)는 외부의 그래픽 제어기(도시하지 않음)로부터 입력 영상 신호(R, G, B) 및 이의 표시를 제어하는 입력 제어 신호를 수신한다. 입력 영상 신호(R, G, B)는 각 화소(PX)의 휘도(luminance) 정보를 담고 있으며 휘도는 정해진 수효, 예를 들면 1024(=210), 256(=28) 또는 64(=26) 개의 계조(gray)를 가지고 있다. 입력 제어 신호의 예로는 수직 동기 신호(Vsync)와 수평 동기 신호(Hsync), 메인 클록(MCLK), 데이터 인에이블 신호(DE) 등이 있다.The signal controller 600 receives an input control signal for controlling the display of the input image signals R, G, and B from an external graphic controller (not shown). The input image signals R, G and B contain luminance information of each pixel PX and the luminance has a predetermined number, for example, 1024 (= 2 10 ), 256 (= 2 8 ) 2 6 ) gray levels. Examples of the input control signal include a vertical synchronization signal Vsync, a horizontal synchronization signal Hsync, a main clock MCLK, and a data enable signal DE.

신호 제어부(600)는 입력 영상 신호(R, G, B)와 입력 제어 신호를 기초로 입력 영상 신호(R, G, B)를 액정 표시판 조립체(300) 및 데이터 구동부(500)의 동작 조건에 맞게 적절히 처리하고 게이트 제어 신호(CONT1) 및 데이터 제어 신호(CONT2) 등을 생성한 후, 게이트 제어 신호(CONT1)를 게이트 구동부(400)로 내보내고 데이터 제어 신호(CONT2)와 처리한 영상 신호(DAT)를 데이터 구동부(500)로 출력한다. 출력 영상 신호(DAT)는 디지털 신호로서 정해진 수효의 값(또는 계조)을 가진다.The signal controller 600 controls the input image signals R, G and B based on the input image signals R, G and B and the input control signals to the operation conditions of the liquid crystal panel assembly 300 and the data driver 500 The gate control signal CONT1 and the data control signal CONT2 are generated and then the gate control signal CONT1 is sent to the gate driver 400 and the video signal DAT To the data driver 500. The output video signal DAT has a predetermined number of values (or gradations) as a digital signal.

게이트 제어 신호(CONT1)는 주사 시작을 지시하는 주사 시작 신호(STV)와 게이트 온 전압(Von)의 출력 주기를 제어하는 적어도 하나의 클록 신호를 포함한다. 게이트 제어 신호(CONT1)는 또한 게이트 온 전압(Von)의 지속 시간을 한정하는 출력 인에이블 신호(OE)를 더 포함할 수 있다.The gate control signal CONT1 includes at least one clock signal for controlling the output period of the scan start signal STV indicating the start of scanning and the gate-on voltage Von. The gate control signal CONT1 may further include an output enable signal OE that defines the duration of the gate on voltage Von.

데이터 제어 신호(CONT2)는 한 묶음의 부화소에 대한 영상 데이터의 전송 시작을 알리는 수평 동기 시작 신호(STH)와 액정 표시판 조립체(300)에 데이터 신호를 인가하라는 로드 신호(LOAD) 및 데이터 클록 신호(HCLK)를 포함한다. 데이터 제어 신호(CONT2)는 또한 공통 전압(Vcom)에 대한 데이터 신호의 전압 극성(이하 "공통 전압에 대한 데이터 신호의 전압 극성"을 줄여 "데이터 신호의 극성"이라 함)을 반전시키는 반전 신호(RVS)를 더 포함할 수 있다.The data control signal CONT2 includes a horizontal synchronization start signal STH for indicating the start of transmission of image data for a set of sub-pixels, a load signal LOAD for applying a data signal to the liquid crystal panel assembly 300, (HCLK). The data control signal CONT2 is also an inverted signal which inverts the voltage polarity of the data signal with respect to the common voltage Vcom (hereinafter referred to as "the polarity of the data signal by reducing the voltage polarity of the data signal with respect to the common voltage" RVS).

신호 제어부(600)로부터의 데이터 제어 신호(CONT2)에 따라, 데이터 구동부(500)는 한 묶음의 부화소에 대한 디지털 영상 신호(DAT)를 수신하고, 각 디지털 영상 신호(DAT)에 대응하는 계조 전압을 선택함으로써 디지털 영상 신호(DAT)를 아날로그 데이터 신호로 변환한 다음, 이를 해당 데이터선에 인가한다.The data driver 500 receives the digital video signal DAT for one set of sub-pixels according to the data control signal CONT2 from the signal controller 600, Converts the digital video signal DAT into an analog data signal by selecting a voltage, and applies it to the corresponding data line.

게이트 구동부(400)는 신호 제어부(600)로부터의 게이트 제어 신호(CONT1)에 따라 게이트 온 전압(Von)을 게이트선에 인가하여 이 게이트선에 연결된 스위칭 소자를 턴온시킨다. 그러면 데이터선에 인가된 데이터 신호가 턴온된 스위칭 소자를 통하여 해당 부화소에 인가된다.The gate driver 400 applies a gate-on voltage Von to the gate line according to the gate control signal CONT1 from the signal controller 600 and turns on a switching element connected to the gate line. Then, the data signal applied to the data line is applied to the corresponding sub-pixel through the turned-on switching element.

이때, 한 화소 전극(191)을 이루는 제1 부화소 전극(191a)과 제2 부화소 전극(191b)이 별개의 스위칭 소자와 연결되어 있는 경우, 즉 각 부화소가 각자의 스위칭 소자를 가지고 있는 경우에는, 두 부화소가 서로 다른 시간에 동일한 데이터선을 통해서 별개의 데이터 전압을 인가 받거나, 동일한 시간에 서로 다른 데이터선을 통해서 별개의 데이터 전압을 인가 받을 수 있다. 이와는 달리, 제1 부화소 전극(191a)은 스위칭 소자(도시하지 않음)와 연결되어 있고 제2 부화소 전극(191b)은 제1 부화소 전극(191a)과 용량성 결합되어 있는 경우에는, 제1 부화소 전극(191a)을 포함하는 부화소만 스위칭 소자를 통하여 데이터 전압을 인가 받고, 제2 부화소 전극(191b)을 포함하는 부화소는 제1 부화소 전극(191a)의 전압 변화에 따라 변화하는 전압을 가질 수 있다. 이때, 면적이 상대적으로 작은 제1 부화소 전극(191a)의 전압이 면적이 상대적으로 큰 제2 부화소 전극(191b)의 전압보다 높다.In this case, when the first sub-pixel electrode 191a and the second sub-pixel electrode 191b constituting one pixel electrode 191 are connected to separate switching elements, that is, each sub-pixel has its own switching element , The two sub-pixels may receive different data voltages through the same data line at different times or may receive different data voltages through different data lines at the same time. Alternatively, when the first sub-pixel electrode 191a is connected to a switching element (not shown) and the second sub-pixel electrode 191b is capacitively coupled to the first sub-pixel electrode 191a, Only the sub-pixel including the sub-pixel electrode 191a receives the data voltage through the switching element, and the sub-pixel including the second sub-pixel electrode 191b receives the data voltage according to the voltage change of the first sub-pixel electrode 191a It can have a varying voltage. At this time, the voltage of the first sub-pixel electrode 191a having a relatively small area is higher than the voltage of the second sub-pixel electrode 191b having a relatively large area.

이렇게 제1 또는 제2 액정 축전기(Clca, Clcb)의 양단에 전위차가 생기면 표시판(100, 200)의 표면에 거의 수직인 주 전기장(전계)(primary electric field)이 액정층(3)에 생성된다. [앞으로 화소 전극(191) 및 공통 전극(270)을 아울러 "전기장 생성 전극(field generating electrode)"라 한다.] 그러면 액정층(3)의 액정 분자들은 전기장에 응답하여 그 장축이 전기장의 방향에 수직을 이루도록 기울어지며, 액정 분자가 기울어진 정도에 따라 액정층(3)에 입사광의 편광의 변화 정도가 달라진다. 이러한 편광의 변화는 편광자에 의하여 투과율 변화로 나타나며 이를 통하여 액정 표시 장치는 영상을 표시한다.When a potential difference is generated across the first and second liquid crystal capacitors Clca and Clcb, a primary electric field substantially perpendicular to the surfaces of the display panels 100 and 200 is generated in the liquid crystal layer 3 . The liquid crystal molecules of the liquid crystal layer 3 are aligned in the direction of the electric field in response to the electric field in the direction of the electric field And the degree of change of the polarization of the incident light to the liquid crystal layer 3 varies depending on the degree of tilting of the liquid crystal molecules. The change of the polarized light appears as a change of the transmittance by the polarizer, and the liquid crystal display displays the image.

액정 분자가 기울어지는 각도는 전기장의 세기에 따라 달라지는데, 두 액정 축전기(Clca, Clcb)의 전압이 서로 다르므로 액정 분자들이 기울어진 각도가 다르고 이에 따라 두 부화소의 휘도가 다르다. 따라서 제1 액정 축전기(Clca)의 전압과 제2 액정 축전기(Clcb)의 전압을 적절하게 맞추면 측면에서 바라보는 영상이 정면에서 바라보는 영상에 최대한 가깝게 할 수 있으며, 즉 측면 감마 곡선을 정면 감마 곡선에 최대한 가깝게 할 수 있으며, 이렇게 함으로써 측면 시인성을 향상할 수 있다.The angle at which the liquid crystal molecules are inclined depends on the intensity of the electric field, Since the voltages of the capacitors (Clca and Clcb) are different from each other, the inclination angles of the liquid crystal molecules are different and the luminance of the two subpixels are different from each other. Accordingly, if the voltage of the first liquid crystal capacitor Clca and the voltage of the second liquid crystal capacitor Clcb are appropriately matched, the image viewed from the side can be made as close as possible to the image viewed from the front, that is, So that the lateral visibility can be improved.

또한 높은 전압을 인가 받는 제1 부화소 전극(191a)의 면적을 제2 부화소 전극(191b)의 면적보다 작게 하면 측면 감마 곡선을 정면 감마 곡선에 더욱 가깝게 할 수 있다. 특히 제1 및 제2 부화소 전극(191a, 191b)의 면적비가 도 4a 내지 도 7b에 도시한 바와 같이 대략 1:2 내지 1:3인 경우 측면 감마 곡선이 정면 감마 곡선에 더욱더 가깝게 되어 측면 시인성이 더욱 좋아진다.Also, if the area of the first sub-pixel electrode 191a to which a high voltage is applied is made smaller than the area of the second sub-pixel electrode 191b, the side gamma curve can be made closer to the front gamma curve. In particular, when the area ratios of the first and second sub-pixel electrodes 191a and 191b are approximately 1: 2 to 1: 3 as shown in FIGS. 4A to 7B, the side gamma curve becomes closer to the front gamma curve, .

1 수평 주기["1H"라고도 쓰며, 수평 동기 신호(Hsync) 및 데이터 인에이블 신호(DE)의 한 주기와 동일함]를 단위로 하여 이러한 과정을 되풀이함으로써, 모든 화소(PX)에 데이터 신호를 인가하여 한 프레임(frame)의 영상을 표시한다.This process is repeated in units of one horizontal period (also referred to as "1H ", which is the same as one cycle of the horizontal synchronization signal Hsync and the data enable signal DE) And displays an image of one frame.

한 프레임이 끝나면 다음 프레임이 시작되고 각 화소(PX)에 인가되는 데이터 신호의 극성이 이전 프레임에서의 극성과 반대가 되도록 데이터 구동부(500)에 인가되는 반전 신호(RVS)의 상태가 제어된다("프레임 반전"). 이때, 한 프레임 내에서도 반전 신호(RVS)의 특성에 따라 한 데이터선을 통하여 흐르는 데이터 신호의 극성이 바뀌거나(보기: 행 반전, 점 반전), 한 묶음의 화소에 인가되는 데이터 신호의 극성도 서로 다를 수 있다(보기: 열 반전, 점 반전).At the end of one frame, the next frame starts and the state of the inversion signal RVS applied to the data driver 500 is controlled such that the polarity of the data signal applied to each pixel PX is opposite to the polarity of the previous frame ( "Frame inversion"). In this case, the polarity of the data signal flowing through one data line changes (for example, row inversion and dot inversion) depending on the characteristics of the inversion signal RVS even in one frame, (Example: reverse column, reverse dot).

그러면 이러한 액정 표시판 조립체의 구조에 대하여 도 3 내지 도 15 및 앞서 설명한 도 1 및 도 2를 참고하여 상세하게 설명한다.The structure of the liquid crystal panel assembly will be described in detail with reference to FIGS. 3 to 15 and FIGS. 1 and 2 described above.

도 3은 본 발명의 한 실시예에 따른 액정 표시판 조립체의 한 화소에 대한 등가 회로도이다.3 is an equivalent circuit diagram of a pixel of a liquid crystal panel assembly according to an exemplary embodiment of the present invention.

도 3을 참고하면, 본 실시예에 따른 액정 표시판 조립체는 복수의 게이트선(GL), 복수 쌍의 데이터선(DLa, DLb) 및 복수의 유지 전극선(SL)을 포함하는 신호선과 이에 연결된 복수의 화소(PX)를 포함한다.3, the liquid crystal panel assembly according to the present embodiment includes a signal line including a plurality of gate lines GL, a plurality of data lines DLa and DLb and a plurality of sustain electrode lines SL, And a pixel PX.

각 화소(PX)는 한 쌍의 부화소(PXa, PXb)를 포함하며, 각 부화소(PXa/PXb)는 각각 해당 게이트선(GL) 및 데이터선(DLa/DLb)에 연결되어 있는 스위칭 소자(Qa/Qb)와 이에 연결된 액정 축전기(Clca/Clcb), 그리고 스위칭 소자(Qa/Qb) 및 유지 전극선(SL)에 연결되어 있는 유지 축전기(storage capacitor)(Csta/Cstb)를 포함한다.Each pixel PX includes a pair of subpixels PXa and PXb and each of the subpixels PXa and PXb is connected to the corresponding gate line GL and the data lines DLa / And a storage capacitor Csta / Cstb connected to the switching element Qa / Qb, the liquid crystal capacitor Clca / Clcb connected thereto, and the switching element Qa / Qb and the storage electrode line SL.

각 스위칭 소자(Qa/Qb)는 하부 표시판(100)에 구비되어 있는 박막 트랜지스터 등의 삼단자 소자로서, 그 제어 단자는 게이트선(GL)과 연결되어 있고, 입력 단자는 데이터선(DLa/DLb)과 연결되어 있으며, 출력 단자는 액정 축전기(Clca/Clcb) 및 유지 축전기(Csta/Cstb)와 연결되어 있다.Each switching element Qa / Qb is a three-terminal element such as a thin film transistor provided in the lower panel 100. The control terminal is connected to the gate line GL and the input terminal is connected to the data line DLa / DLb And the output terminal is connected to the liquid crystal capacitor Clca / Clcb and the storage capacitor Csta / Cstb.

액정 축전기(Clca/Clcb)의 보조적인 역할을 하는 유지 축전기(Csta/Cstb)는 하부 표시판(100)에 구비된 유지 전극선(SL)과 화소 전극(PE)이 절연체를 사이에 두고 중첩되어 이루어지며 유지 전극선(SL)에는 공통 전압(Vcom) 따위의 정해진 전압이 인가된다. 그러나 유지 축전기(Csta, Cstb)는 부화소 전극(PEa, PEb)이 절연체를 매개로 바로 위의 전단 게이트선과 중첩되어 이루어질 수 있다.The storage capacitors Csta and Cstb serving as auxiliary capacitors of the liquid crystal capacitors Clca and Clcb are formed by overlapping the sustain electrode lines SL and the pixel electrodes PE provided on the lower panel 100 with an insulator interposed therebetween A predetermined voltage such as the common voltage Vcom is applied to the sustain electrode line SL. However, the storage capacitors Csta and Cstb may be formed by superposing the sub-pixel electrodes PEa and PEb on the immediately preceding gate line via an insulator.

액정 축전기(Clca, Clcb) 등에 대해서는 앞에서 설명하였으므로 상세한 설명은 생략한다.The liquid crystal capacitors (Clca, Clcb) and the like have been described above, and a detailed description thereof will be omitted.

이와 같은 액정 표시판 조립체를 포함하는 액정 표시 장치에서는, 신호 제어부(600)가 한 화소(PX)에 대한 입력 영상 신호(R, G, B)를 수신하여 두 부화소(PXa, PXb)에 대한 출력 영상 신호(DAT)로 변환하여 데이터 구동부(500)에 전송할 수 있다. 이와는 달리, 계조 전압 생성부(800)에서 두 부화소(PXa, PXb)에 대한 계조 전압 집합을 따로 만들고 이를 번갈아 데이터 구동부(500)에 제공하거나, 데이터 구동부(500)에서 이를 번갈아 선택함으로써, 두 부화소(PXa, PXb)에 서로 다른 전압을 인가할 수 있다. 단, 이 때 두 부화소(PXa, PXb)의 합성 감마 곡선이 정면에서의 기준 감마 곡선에 가깝게 되도록 영상 신호를 보정하거나 계조 전압 집합을 만드는 것이 바람직하다. 예를 들면 정면에서의 합성 감마 곡선은 이 액정 표시판 조립체에 가장 적합하도록 정해진 정면에서의 기준 감마 곡선과 일치하도록 하고 측면에서의 합성 감마 곡선은 정면에서의 기준 감마 곡선과 가장 가깝게 되도록 한다.In the liquid crystal display device including such a liquid crystal display panel assembly, the signal controller 600 receives the input image signals R, G, and B for one pixel PX and outputs the signals PXa and PXb for the two sub- Converted into a video signal (DAT), and transmitted to the data driver 500. Alternatively, the gradation voltage generator 800 may separately generate a set of gradation voltages for the two sub-pixels PXa and PXb and alternately provide the set of gradation voltages to the data driver 500. Alternatively, Different voltages can be applied to the sub-pixels PXa and PXb. However, it is preferable to correct the image signal so that the composite gamma curve of the two sub-pixels PXa and PXb is close to the reference gamma curve at the front, or to form a gray scale voltage set. For example, the composite gamma curve at the front is coincident with the reference gamma curve at the front determined best for this liquid crystal panel assembly, and the composite gamma curve at the side is closest to the reference gamma curve at the front.

그러면 도 3에 도시한 액정 표시판 조립체의 한 예에 대하여 도 4 내지 도 10그리고 앞에서 설명한 도 1 및 도 2를 참고하여 상세하게 설명한다.An example of the liquid crystal panel assembly shown in FIG. 3 will now be described in detail with reference to FIGS. 4 to 10 and FIGS. 1 and 2 described above.

도 4는 본 발명의 한 실시예에 따른 액정 표시판 조립체의 배치도이며, 도 5 및 도 6은 각각 도 4에 도시한 액정 표시판 조립체를 Ⅴ-Ⅴ 및 Ⅵ-Ⅵ 선을 따라 잘라 도시한 단면도이며, 도 7a 및 도 7b는 도 4 내지 도 7에 도시한 부화소 전극의 기본이 되는 전극편의 평면도이다.FIG. 4 is a layout view of a liquid crystal panel assembly according to an exemplary embodiment of the present invention, FIGS. 5 and 6 are cross-sectional views taken along lines V-V and V-VI, respectively, Figs. 7A and 7B are plan views of electrode features of the sub-pixel electrodes shown in Figs. 4 to 7. Fig.

도 4 내지 도 6을 참고하면, 본 실시예에 따른 액정 표시판 조립체는 서로 마주하는 하부 표시판(100)과 상부 표시판(200) 및 이들 두 표시판(100, 200) 사이에 들어 있는 액정층(3)을 포함한다.4 to 6, the liquid crystal panel assembly according to the present embodiment includes a lower panel 100 and an upper panel 200 facing each other, and a liquid crystal layer 3 interposed between the two panels 100 and 200. [ .

먼저, 하부 표시판(100)에 대하여 설명한다.First, the lower panel 100 will be described.

투명한 유리 또는 플라스틱 따위로 만들어진 절연 기판(110) 위에 복수의 게이트선(gate line)(121)과 복수 쌍의 제1 및 제2 유지 전극선(storage electrode lines)(131a, 131b)을 포함하는 복수의 게이트 도전체가 형성되어 있다.Which includes a plurality of gate lines 121 and a plurality of pairs of first and second storage electrode lines 131a and 131b on an insulating substrate 110 made of transparent glass or plastic, A gate conductor is formed.

게이트선(121)은 게이트 신호를 전달하고 주로 가로 방향으로 뻗는다. 게이트선(121)은 아래위로 돌출한 복수 쌍의 제1 및 제2 게이트 전극(gate electrode)(124a, 124b)과 다른 층 또는 게이트 구동부(400)와의 접속을 위한 넓은 끝 부분(129a)을 포함한다. 게이트 구동부(400)가 기판(110) 위에 집적되어 있는 경우 게이트선(121)이 연장되어 이와 직접 연결될 수 있다.The gate line 121 transmits the gate signal and extends mainly in the horizontal direction. The gate line 121 includes a plurality of pairs of first and second gate electrodes 124a and 124b protruding downward and a wide end portion 129a for connection to another layer or gate driver 400 do. When the gate driver 400 is integrated on the substrate 110, the gate line 121 may extend and be directly connected thereto.

유지 전극선(131a, 131b)은 공통 전압(Vcom) 등 소정의 전압을 인가 받으며, 주로 가로 방향으로 뻗어 있다. 제1 및 제2 유지 전극선(131a, 131b)은 각각 게이트선(121)을 사이에 두고 위 아래에 위치한다. 각 유지 전극선(131a, 131b)은 아래위로 확장된 복수 쌍의 제1 및 제2 유지 전극(storage electrode)(137a, 137b)을 포함한다. 그러나 유지 전극(137a, 137b)을 비롯한 유지 전극선(131)의 모양 및 배치는 여러 형태로 변형될 수 있다.The sustain electrode lines 131a and 131b are supplied with a predetermined voltage such as a common voltage Vcom and extend mainly in the horizontal direction. The first and second sustain electrode lines 131a and 131b are positioned above and below the gate line 121, respectively. Each of the sustain electrode lines 131a and 131b includes a plurality of pairs of first and second sustain electrodes 137a and 137b extended upward and downward. However, the shape and arrangement of the sustain electrode lines 131 including the sustain electrodes 137a and 137b may be modified into various forms.

게이트 도전체(121, 131a, 131b)는 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은 계열 금속, 구리(Cu)나 구리 합금 등 구리 계열 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 따위로 만들어질 수 있다. 그러나 이들은 물리적 성질이 다른 두 개의 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수도 있다. 이 중 한 도전막은 신호 지연이나 전압 강하를 줄일 수 있도록 비저항(resistivity)이 낮은 금속, 예를 들면 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 만들어진다. 이와는 달리, 다른 도전막은 다른 물질, 특히 ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 물리적, 화학적, 전기적 접촉 특성이 우수한 물질, 이를테면 몰리브덴 계열 금속, 크롬, 탄탈륨, 티타늄 등으로 만들어진다. 이러한 조합의 좋은 예로는 크롬 하부막과 알루미늄 (합금) 상부막 및 알루미늄 (합금) 하부막과 몰리브덴 (합금) 상부막을 들 수 있다. 그러나 게이트 도전체(121, 131a, 131b)는 이외에도 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다.The gate conductors 121, 131a and 131b may be formed of a metal such as aluminum (Al) or an aluminum alloy, a metal such as silver or silver alloy, a copper metal such as copper or a copper alloy, a molybdenum ), A molybdenum-based metal such as a molybdenum alloy, chromium (Cr), tantalum (Ta), and titanium (Ti). However, they may have a multi-film structure including two conductive films (not shown) having different physical properties. One of the conductive films is made of a metal having a low resistivity, for example, an aluminum-based metal, a silver-based metal, or a copper-based metal to reduce signal delay and voltage drop. Alternatively, the other conductive film is made of a material having excellent physical, chemical and electrical contact properties with other materials, particularly indium tin oxide (ITO) and indium zinc oxide (IZO), such as molybdenum metal, chromium, tantalum and titanium. A good example of such a combination is a chromium bottom film, an aluminum (alloy) top film, an aluminum (alloy) bottom film and a molybdenum (alloy) top film. However, the gate conductors 121, 131a, 131b may be made of various other metals or conductors.

게이트 도전체(121, 131a, 131b)의 측면은 기판(110) 면에 대하여 경사져 있으며 그 경사각은 약 30° 내지 약 80°인 것이 바람직하다.The side surfaces of the gate conductors 121, 131a and 131b are inclined with respect to the surface of the substrate 110, and the inclination angle thereof is preferably about 30 ° to about 80 °.

게이트 도전체(121, 131a, 131b) 위에는 질화규소(SiNx) 또는 산화규소(SiOx) 따위로 만들어진 게이트 절연막(gate insulating layer)(140)이 형성되어 있다.A gate insulating layer 140 made of silicon nitride (SiNx) or silicon oxide (SiOx) is formed on the gate conductors 121, 131a, and 131b.

게이트 절연막(140) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon)(비정질 규소는 약칭 a-Si로 씀) 또는 다결정 규소(polysilicon) 등으로 만들어진 복수의 제1 및 제2 섬형 반도체(154a, 154b)가 형성되어 있다. 제1 및 제2 반도체(154a, 154b)는 각각 제1 및 제2 게이트 전극(124a, 124b) 위에 위치한다.A plurality of first and second island-like semiconductors 154a and 154b made of hydrogenated amorphous silicon (abbreviated as a-Si for amorphous silicon or polycrystalline silicon) are formed on the gate insulating film 140 . The first and second semiconductors 154a and 154b are located above the first and second gate electrodes 124a and 124b, respectively.

각각의 제1 반도체(154a) 위에는 한 쌍의 섬형 저항성 접촉 부재(ohmic contact)(도시하지 않음)가 형성되어 있고, 각각의 제2 반도체(154b) 위에도 한 쌍의 섬형 저항성 접촉 부재(163b, 165b)가 형성되어 있다. 저항성 접촉 부재(163b, 165b)는 인 따위의 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어지거나 실리사이드(silicide)로 만들어질 수 있다.A pair of island-shaped resistive contact members (not shown) are formed on each of the first semiconductors 154a, and a pair of island-shaped resistive contact members 163b and 165b Is formed. The resistive contact members 163b and 165b may be made of a material such as n + hydrogenated amorphous silicon to which a high concentration of phosphorus n-type impurity is doped, or may be made of a silicide.

반도체(154a, 154b)와 저항성 접촉 부재(163b, 165b)의 측면 역시 기판(110) 면에 대하여 경사져 있으며 경사각은 30° 내지 80° 정도이다.The side surfaces of the semiconductors 154a and 154b and the resistive contact members 163b and 165b are also inclined with respect to the surface of the substrate 110 and have an inclination angle of about 30 to 80 degrees.

저항성 접촉 부재(163b, 165b) 및 게이트 절연막(140) 위에는 복수 쌍의 데이터선(data line)(171a, 171b)과 복수 쌍의 제1 및 제2 드레인 전극(drain electrode)(175a, 175b)을 포함하는 데이터 도전체가 형성되어 있다.A plurality of pairs of data lines 171a and 171b and a plurality of pairs of first and second drain electrodes 175a and 175b are formed on the resistive contact members 163b and 165b and the gate insulating layer 140 A data conductor is formed.

제1 및 제2 데이터선(171a, 171b)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121) 및 유지 전극선(131a, 131b)과 교차한다. 각 데이터선(171a, 171b)은 중간에 한 번 꺾여 있다. 각 데이터선(171a, 171b)은 제1 및 제2 게이트 전극(124a, 124b)을 향하여 각각 뻗은 복수 쌍의 제1 및 제2 소스 전극(source electrode)(173a, 173b)과 다른 층 또는 데이터 구동부(500)와의 접속을 위하여 면적이 넓은 끝 부분(179a, 179b)을 포함한다. 데이터 구동부(500)가 기판(110) 위에 집적되어 있는 경우, 데이터선(171a, 171b)이 연장되어 이와 직접 연결될 수 있다.The first and second data lines 171a and 171b transmit data signals and extend mainly in the vertical direction and cross the gate line 121 and the sustain electrode lines 131a and 131b. Each of the data lines 171a and 171b is folded once in the middle. Each of the data lines 171a and 171b includes a plurality of pairs of first and second source electrodes 173a and 173b extending toward the first and second gate electrodes 124a and 124b, And wide end portions 179a and 179b for connection with the connector 500. [ When the data driver 500 is integrated on the substrate 110, the data lines 171a and 171b may extend and be directly connected to the data lines.

제1 및 제2 드레인 전극(175a, 175b)은 서로 분리되어 있고 데이터선(171a, 171b)과도 분리되어 있다. 제1/제2 드레인 전극(175a/175b)은 제1/제2 게이트 전극(124a/124b)을 중심으로 제1/제2 소스 전극(173a/173b)과 마주하며, 넓은 한 쪽 끝 부분(177a/177b)과 막대형인 다른 쪽 끝 부분을 포함한다. 두 개의 넓은 끝 부분(177a, 177b)은 각각 제1 및 제2 유지 전극(137a, 137b)과 중첩하며, 막대형 끝 부분은 구부러진 제1 및 제2 소스 전극(173a, 173b)으로 일부 둘러싸여 있다. 또한 제1 및 제2 드레인 전극(175a, 175b)은 각각 게이트선과 평행하게 뻗은 가지부(178a, 178b)를 포함한다. 가지부(178a, 178b)는 화소(PX)의 대칭성을 유지한다.The first and second drain electrodes 175a and 175b are separated from each other and separated from the data lines 171a and 171b. The first and second drain electrodes 175a and 175b face the first and second source electrodes 173a and 173b around the first and second gate electrodes 124a and 124b, 177a / 177b) and a rod-shaped other end. The two wide end portions 177a and 177b overlap the first and second sustain electrodes 137a and 137b respectively and the rod end portion is partially surrounded by the bent first and second source electrodes 173a and 173b . The first and second drain electrodes 175a and 175b include branch portions 178a and 178b extending in parallel with the gate lines, respectively. The branches 178a and 178b maintain the symmetry of the pixel PX.

제1/제2 게이트 전극(124a/124b), 제1/제2 소스 전극(173a/173b) 및 제1/제2 드레인 전극(175a/175b)은 제1/제2 반도체(154a/154b)와 함께 제1/제2 박막 트랜지스터(thin film transistor, TFT)(Qa/Qb)를 이루며, 제1/제2 박막 트랜지스터(Qa/Qb)의 채널(channel)은 제1/제2 소스 전극(173a/173b)과 제1/제2 드레인 전극(175a/175b) 사이의 제1/제2 반도체(154a/154b)에 형성된다. 제1/제2 박막 트랜지스터(Qa/Qb)는 각각 데이터선(171)의 왼쪽/오른쪽에 위치한다.The first and second gate electrodes 124a and 124b and the first and second source electrodes 173a and 173b and the first and second drain electrodes 175a and 175b are connected to the first and second semiconductors 154a and 154b, And a channel of the first and second thin film transistors Qa and Qb forms a first thin film transistor Qa and a second thin film transistor TFT Qa, 173a / 173b and the first / second semiconductor 154a / 154b between the first and second drain electrodes 175a / 175b. The first and second thin film transistors Qa and Qb are located on the left and right sides of the data line 171, respectively.

데이터 도전체(171a, 171b, 175a, 175b)는 몰리브덴, 크롬, 탄탈륨 및 티타늄 등 내화성 금속(refractory metal) 또는 이들의 합금으로 만들어지는 것이 바람직하며, 내화성 금속막(도시하지 않음)과 저저항 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수 있다. 다중막 구조의 예로는 크롬 또는 몰리브덴 (합금) 하부막과 알루미늄 (합금) 상부막의 이중막, 몰리브덴 (합금) 하부막과 알루미늄 (합금) 중간막과 몰리브덴 (합금) 상부막의 삼중막을 들 수 있다. 그러나 데이터 도전체(171a, 171b, 175a, 175b)는 이외에도 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다.The data conductors 171a, 171b, 175a and 175b are preferably made of a refractory metal such as molybdenum, chromium, tantalum and titanium, or an alloy thereof, and may be made of a refractory metal film (not shown) Film structure including a film (not shown). Examples of the multilayer structure include a double film of a chromium or molybdenum (alloy) lower film and an aluminum (alloy) upper film, a molybdenum (alloy) lower film, an aluminum (alloy) intermediate film and a molybdenum (alloy) upper film. However, the data conductors 171a, 171b, 175a, and 175b may be made of a variety of other metals or conductors.

데이터 도전체(171a, 171b, 175a, 175b) 또한 그 측면이 기판(110) 면에 대하여 30° 내지 80° 정도의 경사각으로 기울어진 것이 바람직하다.It is preferable that the data conductors 171a, 171b, 175a, and 175b are also inclined at an angle of about 30 to 80 degrees with respect to the substrate 110 surface.

저항성 접촉 부재(163b, 165b)는 그 아래의 반도체(154a, 154b)와 그 위의 데이터 도전체(171a, 171b, 175a, 175b) 사이에만 존재하며 이들 사이의 접촉 저항을 낮추어 준다. 반도체(154a, 154b)에는 소스 전극(173a, 173b)과 드레인 전극(175a, 175b) 사이를 비롯하여 데이터 도전체(171a, 171b, 175a, 175b)로 가리지 않고 노출된 부분이 있다.Resistive contact members 163b and 165b are present only between the underlying semiconductor 154a and 154b and the data conductors 171a, 171b, 175a, and 175b thereon, and reduce contact resistance therebetween. Semiconductors 154a and 154b are exposed between the source electrodes 173a and 173b and the drain electrodes 175a and 175b as well as the data conductors 171a and 171b and 175a and 175b.

데이터 도전체(171a, 171b, 175a, 175b) 및 노출된 반도체(154a, 154b) 부분 위에는 보호막(passivation layer)(180)이 형성되어 있다. 보호막(180)은 무기 절연물 또는 유기 절연물 따위로 만들어지며 표면이 평탄할 수 있다. 유기 절연물은 4.0 이하의 유전 상수를 가지는 것이 바람직하고, 감광성(photosensitivity)을 가질 수도 있다. 그러나 보호막(180)은 유기막의 우수한 절연 특성을 살리면서도 노출된 반도체(154a, 154b) 부분에 해가 가지 않도록 하부 무기막과 상부 유기막의 이중막 구조를 가질 수 있다.A passivation layer 180 is formed on the portions of the data conductors 171a, 171b, 175a, and 175b and exposed semiconductors 154a and 154b. The protective film 180 is made of an inorganic insulating material or an organic insulating material and may have a flat surface. The organic insulating material preferably has a dielectric constant of 4.0 or less and may have photosensitivity. However, the protective film 180 may have a bilayer structure of the lower inorganic film and the upper organic film so as to prevent the exposed portions of the semiconductors 154a and 154b while making good use of the insulating property of the organic film.

보호막(180)에는 데이터선(171a, 171b)의 끝 부분(179a, 179b)과 제1 및 제2 드레인 전극(175a, 175b)의 넓은 끝 부분(177a, 177b)을 각각 드러내는 복수의 접촉 구멍(contact hole)(182, 185a, 185b)이 형성되어 있으며, 보호막(180)과 게이트 절연막(140)에는 게이트선(121)의 끝 부분(129)을 각각 드러내는 복수의 접촉 구멍(181)이 형성되어 있다.The protective film 180 is provided with a plurality of contact holes 177a and 177b for exposing the end portions 179a and 179b of the data lines 171a and 171b and the wide end portions 177a and 177b of the first and second drain electrodes 175a and 175b contact holes 181 are formed in the protective film 180 and the gate insulating film 140 so as to expose the end portions 129 of the gate lines 121 have.

보호막(180) 위에는 복수의 화소 전극(pixel electrode)(191) 및 복수의 접촉 보조 부재(contact assistant)(81, 82a, 82b)가 형성되어 있다. 이들은 ITO 또는 IZO 등의 투명한 도전 물질이나 알루미늄, 은, 크롬 또는 그 합금 등의 반사성 금속으로 만들어질 수 있다.A plurality of pixel electrodes 191 and a plurality of contact assistants 81, 82a and 82b are formed on the passivation layer 180. [ They may be made of a transparent conductive material such as ITO or IZO or a reflective metal such as aluminum, silver, chromium or an alloy thereof.

화소 전극(191)은, 각각 상부 표시판(200)에 형성되어 있으며 기본색, 예를 들어 적색(R), 녹색(G), 청색(B)의 삼원색 중 하나를 나타내는 색필터(CF)와 각각 마주한다. 각 화소 전극(191)은 서로 분리되어 있는 한 쌍의 제1 및 제2 부화소 전극(191a, 191b)을 포함한다.The pixel electrodes 191 are formed on the upper panel 200 and include color filters CF representing one of three primary colors of red (R), green (G), and blue (B) Face to face. Each pixel electrode 191 includes a pair of first and second sub-pixel electrodes 191a and 191b which are separated from each other.

제1 및 제2 부화소 전극(191a, 191b) 각각은 적어도 도 7a에 도시한 평행사변형의 전극편(196) 하나와 도 7b에 도시한 평행사변형의 전극편(197) 하나를 포함한다.Each of the first and second sub-pixel electrodes 191a and 191b includes at least one parallelogram electrode piece 196 shown in FIG. 7A and one parallelogram electrode piece 197 shown in FIG. 7B.

도 7a 및 도 7b에 도시한 바와 같이, 전극편(196, 197) 각각은 한 쌍의 빗변(oblique edge)(196o, 197o) 및 한 쌍의 세로변(lengthwise edge)(196t, 197t)을 가지며 대략 평행사변형이다. 각 빗변(196o, 197o)은 세로변(196t, 197t)에 대하여 빗각(oblique angle)을 이루며, 빗각의 크기는 대략 45도 내지 135도 인 것이 바람직하다. 편의상 앞으로 세로변(196t, 197t)을 중심으로 수직인 상태에서 기울어진 방향("경사 방향")에 따라 구분하며, 도 3a와 같이 오른쪽으로 기울어진 경우를 "우경사"라 하고 도 3b와 같이 왼쪽으로 기울어진 경우를 "좌경사"라 한다.7A and 7B, each of the electrode pieces 196 and 197 has a pair of oblique edges 196o and 197o and a pair of lengthwise edges 196t and 197t It is approximately a parallelogram. Each of the hypotenuses 196o and 197o has an oblique angle with respect to the longitudinal sides 196t and 197t, and the angle of the bevel is preferably between approximately 45 degrees and 135 degrees. For the sake of convenience, it is divided in the vertical direction (vertical direction) with respect to the longitudinal sides 196t and 197t for the sake of convenience, and the case where the vertical direction is inclined to the right as shown in Fig. The case of tilting to the left is called "left slope ".

전극편(196, 197)에서 세로변(196t, 197t)의 사이의 길이, 즉 너비(W)와 빗변(196o, 197o) 사이의 거리, 즉 높이(H)는 표시판 조립체(300)의 크기에 따라서 자유롭게 결정할 수 있다. 또한 각 전극편(196, 197)에서 세로변(196t, 197t)은 다른 부분과의 관계를 고려하여 꺾이거나 튀어나오는 등 변형될 수 있으며, 앞으로는 이러한 변형도 모두 포함하여 평행사변형이라 일컫는다.The distance between the longitudinal sides 196t and 197t in the electrode pieces 196 and 197 and the distance W between the sides 196o and 197o and the heights H is equal to the size of the panel assembly 300 So you can decide freely. In addition, the longitudinal sides 196t and 197t of the electrode pieces 196 and 197 may be deformed, for example, bent or protruded in consideration of the relationship with other parts, and in the future, these deformations are all referred to as parallelograms.

제1 및 제2 부화소 전극(191a, 191b) 각각은 서로 다른 경사를 가지는 평행사변형 전극편(196, 197)이 행 방향으로 연결된 형태를 취한다. 각 평행사변형 전극편(196, 197) 각각의 한 세로변(196t, 197t)은 서로 접해있다. 각 평행사변형 전극편(196, 197) 각각의 한 빗변(196o, 197o)은 서로 빗각을 이루며 만나고, 빗각은 대략 90도인 것이 바람직하다.Each of the first and second sub-pixel electrodes 191a and 191b has a shape in which the parallelogram electrode pieces 196 and 197 having different inclination are connected in the row direction. One longitudinal side 196t, 197t of each of the parallelogram electrode members 196, 197 is in contact with each other. It is preferable that one of the hypotenuses 196o and 197o of each of the parallelogram electrode members 196 and 197 bears an oblique angle and the oblique angle is approximately 90 degrees.

이러한 제1 및 제2 부화소 전극(191a, 191b)은 열 방향으로 서로 인접한다. 제2 부화소 전극(191b)의 높이(H2)는 제1 부화소 전극(191a)의 높이(H1)보다 길며, 대략 1.1 배 내지 2 배 정도이다. 제2 부화소 전극(191b)의 너비(W2)는 제1 부화소 전극(191a)의 너비(W1)보다 약간 길다. 따라서 제2 부화소 전극(191b)의 넓이는 제1 부화소 전극(191a)의 넓이보다 크며, 대략 1.5 배 내지 2배 정도이다. 그러나 본 발명은 이러한 크기에 한정되는 것은 아니며, 제1 및 제2 부화소 전극(191a, 191b)의 높이(H1, H2) 및 너비(W1, W2)를 조절하여 원하는 면적비를 얻을 수 있으며, 대략 1:1.1 에서 1:3 정도의 면적비를 가지는 것이 바람직하다.The first and second sub-pixel electrodes 191a and 191b are adjacent to each other in the column direction. The height H2 of the second sub-pixel electrode 191b is longer than the height H1 of the first sub-pixel electrode 191a, and is approximately 1.1 to 2 times. The width W2 of the second sub-pixel electrode 191b is slightly longer than the width W1 of the first sub-pixel electrode 191a. Therefore, the width of the second sub-pixel electrode 191b is larger than the width of the first sub-pixel electrode 191a, and is approximately 1.5 to 2 times larger. However, the present invention is not limited to such a size, and a desired area ratio can be obtained by adjusting the heights H1 and H2 and the widths W1 and W2 of the first and second sub-pixel electrodes 191a and 191b, It is preferable to have an area ratio of 1: 1.1 to 1: 3.

이와 같이 제1 및 제2 부화소 전극(191a, 191b)은 가로 방향으로 한 번 꺽이는 형태를 취한다. 따라서 적색(R), 녹색(G), 청색(B)의 삼원색 중 하나를 나타내는 색필터(CF)에 대응하는 세개의 화소 전극(191)의 영역 형성을 더욱 용이하게 할 수 있다. 또한, 데이터선(171a, 171b)와의 중첩 면적 조절이 용이하다.Thus, the first and second sub-pixel electrodes 191a and 191b are bent once in the horizontal direction. It is possible to further facilitate the formation of the regions of the three pixel electrodes 191 corresponding to the color filter CF representing one of the three primary colors of red (R), green (G) and blue (B). Also, it is easy to adjust the overlapping area with the data lines 171a and 171b.

제1 부화소 전극(191a)은 절개부(91)를 가지며, 제2 부화소 전극은 절개부(92, 93)를 갖는다. 절개부(91, 92, 93)는 제1 및 제2 부화소 전극(191a, 191b)을 이루는 평행사변형 전극편의 빗변(196o, 197o)과 실질적으로 평행한 두 빗변을 포함한다. 절개부(91, 92, 93)의 수효, 모양 및 배치는 다양하게 변형될 수 있다.The first sub-pixel electrode 191a has a cut-out portion 91 and the second sub-pixel electrode has cut-out portions 92 and 93. The cutouts 91, 92 and 93 include two hypotenuses substantially parallel to the hypotenuses 196o and 197o of the parallelogram electrodes of the first and second sub-pixel electrodes 191a and 191b. The number, shape and arrangement of the cut-out portions 91, 92, 93 may be variously modified.

제1 및 제2 부화소 전극(191a, 191b)은 절개부(91, 92, 93)를 중심으로 복수의 부영역으로 구획된다. 각 부영역은 절개부(91, 92, 93)의 빗변 및 전극편(196, 197)의 빗변(196o, 197o)에 의하여 정의되는 두 개의 주 변(primary edge)을 가진다.The first and second sub-pixel electrodes 191a and 191b are divided into a plurality of sub-regions around the cut-out portions 91, 92, and 93. Each subregion has two primary edges defined by the hypotenuse of the cutouts 91, 92, 93 and the hypotenuses 196o, 197o of the electrode pieces 196, 197.

액정 분자들이 기울어지는 방향은 일차적으로 전기장 생성 전극(191, 270)의 절개부(91, 92, 93)와 부화소 전극(191a, 191b)의 변이 주 전기장을 왜곡하여 만들어내는 수평 성분에 의하여 결정된다. 이러한 주 전기장의 수평 성분은 절개부(91, 92, 93)의 변과 부화소 전극(191a, 191b)의 변에 거의 수직이다.The direction in which the liquid crystal molecules are inclined is determined primarily by the horizontal component of the electric field generated by distorting the main electric field of the mutual differences of the cut-off portions 91, 92, 93 and the sub-pixel electrodes 191a, 191b of the electric field generating electrodes 191, do. The horizontal component of the main electric field is almost perpendicular to the sides of the cutouts 91, 92, 93 and the sides of the sub-pixel electrodes 191a, 191b.

절개부(91, 92, 93)에 의하여 나뉜 각 부영역 위의 액정 분자들은 대부분 주 변에 수직인 방향으로 기울어지므로, 기울어지는 방향을 추려보면 대략 네 방향이다. 이와 같이 액정 분자가 기울어지는 방향을 다양하게 하면 액정 표시 장치의 기준 시야각이 커진다.Since the liquid crystal molecules on each sub-region divided by the cut-off portions 91, 92, and 93 are mostly inclined in a direction perpendicular to the main side, the directions of tilting are approximately four directions. When the direction in which the liquid crystal molecules are tilted is varied in this way, the reference viewing angle of the liquid crystal display device is increased.

한편, 부화소 전극(191a, 191b) 사이의 전압 차에 의하여 부차적으로 생성되는 부 전기장(secondary electric field)의 방향은 부영역의 주 변과 수직이다. 따라서 부 전기장의 방향과 주 전기장의 수평 성분의 방향과 일치한다. 결국 부화소 전극(191a, 191b) 사이의 부 전기장은 액정 분자들의 경사 방향의 결정을 강화하는 쪽으로 작용한다.On the other hand, the direction of the secondary electric field, which is generated by the voltage difference between the sub-pixel electrodes 191a and 191b, is perpendicular to the sub-area. Therefore, it coincides with the direction of the negative electric field and the direction of the horizontal component of the main electric field. As a result, the negative electric field between the sub-pixel electrodes 191a and 191b serves to enhance the crystal orientation of the liquid crystal molecules in the oblique direction.

제1 부화소 전극(191a)은 접촉 구멍(185a)을 통하여 각각의 제1 드레인 전극(175a)과 연결되어 있으며, 제2 부화소 전극(191b)은 접촉 구멍(185b)을 통하여 각각의 제2 드레인 전극(175b)과 연결되어 있다.The first sub-pixel electrode 191a is connected to each first drain electrode 175a through a contact hole 185a and the second sub-pixel electrode 191b is connected to each second through the contact hole 185b. Drain electrode 175b.

제1 부화소 전극(191a)은 제1 및 제2 데이터선(171a, 171b)과 중첩하지 않으며, 제2 부화소 전극(191b)은 보호막(180) 등을 사이에 두고 제1 및 제2 데이터선(171a, 171b)과 중첩한다. 제1 및 제2 데이터선(171a, 171b) 각각은 제1 부화소 전극(191a)과 인접하며 중첩하지 않는 제1 부분(171a1, 171b1) 및 제2 부화소 전극(191b)과 중첩하는 제2 부분(171a2, 171b2)을 포함한다. 제1 부분(171a1/171b1) 및 제2 부분(171a2/171b2)은 서로 꺾여 있다.The first sub-pixel electrode 191a does not overlap the first and second data lines 171a and 171b and the second sub-pixel electrode 191b does not overlap the first and second data lines 171a and 171b, Lines 171a and 171b. Each of the first and second data lines 171a and 171b includes a first portion 171a1 and a second portion 171b1 which are adjacent to the first sub-pixel electrode 191a and are not overlapped with each other, And portions 171a2 and 171b2. The first portion 171a1 / 171b1 and the second portion 171a2 / 171b2 are folded together.

이하 이러한 데이터선(171a, 171b)와 화소 전극(191) 사이의 중첩 관계에 대하여 도 8 내지 도 10을 참고하여 상세하게 설명한다.Hereinafter, the overlapping relationship between the data lines 171a and 171b and the pixel electrode 191 will be described in detail with reference to FIGS. 8 to 10. FIG.

도 8은 계조별 화소 전극의 감마 곡선을 도시하는 그래프이며, 도 9는 제1 부화소 전극(191a)의 전압 변화에 따른 총휘도 변화율을 도시하는 그래프이며, 도 10은 제2 부화소 전극(191b)의 전압 변화에 따른 총휘도 변화율 도시하는 그래프이다.9 is a graph showing a total luminance change rate according to a change in voltage of the first sub-pixel electrode 191a, and FIG. 10 is a graph showing a total luminance change rate of the second sub- 191b in accordance with the change in the luminance.

데이터선(171a, 171b)과 화소 전극(191) 사이에는 기생 용량이 발생 한다. 이 기생 용량에 따라 화소 전극 전압은 영향을 받아 변화한다. 제1 부화소 전극(191a)과 제2 부화소 전극(191b)은 서로 다른 전압이 인가되므로, 기생 용량에 따라 화소 전극 전압이 같은 양으로 변하더라도 제1 부화소 전극(191a)과 제2 부화소 전극(191b)의 휘도 변화율은 상이하다.Parasitic capacitance is generated between the data lines 171a and 171b and the pixel electrode 191. [ The pixel electrode voltage varies depending on the parasitic capacitance and changes. Since the first sub-pixel electrode 191a and the second sub-pixel electrode 191b are applied with different voltages, even if the pixel electrode voltages are changed in the same amount depending on the parasitic capacitance, the first sub-pixel electrode 191a and the second sub- The luminance change rate of the pixel electrode 191b is different.

도 8을 참고하면, 계조별 제1 부화소 전극의 감마 곡선(31), 제2 부화소 전극의 감마 곡선(32) 및 화소 전극의 평균 감마 곡선(30)이 도시되어 있다. 작은 전압 변동에 휘도가 민감하게 변화하는 저계조에서 제1 부화소 전극의 전압 변화율은 크고, 제2 부화소 전극의 전압 변화율은 오프 상태이다. 전압 변동에 따라 휘도가 민감하게 변화하지 않는 고계조에서 제1 부화소 전극의 전압 변화율은 작고, 제2 부화소 전극의 전압 변화율은 크다.Referring to FIG. 8, the gamma curve 31 of the first sub-pixel electrode, the gamma curve 32 of the second sub-pixel electrode, and the average gamma curve 30 of the pixel electrode are shown. The voltage change rate of the first sub-pixel electrode is large and the rate of voltage change of the second sub-pixel electrode is off in a low gray scale in which luminance is sensitive to small voltage fluctuations. The voltage change rate of the first sub-pixel electrode is small and the voltage change rate of the second sub-pixel electrode is large in a high gray scale in which the luminance does not change sensitively according to the voltage variation.

도 9 및 도 10을 참조하여 다시 설명하면, 저계조에서 제1 부화소 전극(191a)의 휘도 변화율은 9%에 다다른다. 이에 반하여 제2 부화소 전극(191b)은 저계조에서는 오프 상태이므로 휘도 변화율이 0%에 가깝고, 고계조로 갈수록 휘도 변화율이 증가한다. 그러나 제2 부화소 전극(191b)의 고계조에서의 휘도 변화율은 최대 0.45% 정도로 제1 부화소 전극(191a)의 휘도 변화율에 비하여 매우 작다.9 and 10, the luminance change rate of the first sub-pixel electrode 191a at the low gray level reaches 9%. On the other hand, since the second sub-pixel electrode 191b is in an OFF state at a low gray level, the rate of change in brightness is close to 0%, and the rate of change in luminance increases as the gray level increases. However, the rate of change in luminance of the second sub-pixel electrode 191b at a high gradation is about 0.45% at most, which is much smaller than the rate of change in luminance of the first sub-pixel electrode 191a.

따라서 도 4와 같이 더욱 휘도 변화율이 민감한 제1 부화소 전극(191a)은 데이터선(171a, 171b)과 중첩하지 않게 하면 기생 용량에 의한 휘도 변화를 방지할 수 있다. 또한, 데이터선(171a, 171b)을 상대적으로 휘도 변화율이 둔감한 제2 부화소 전극(191b)과 중첩시킴으로써 개구율을 확보할 수 있다.Accordingly, as shown in FIG. 4, the first sub-pixel electrode 191a having a more sensitive luminance change rate can prevent the luminance change due to the parasitic capacitance if it is not overlapped with the data lines 171a and 171b. The aperture ratio can be ensured by overlapping the data lines 171a and 171b with the second sub-pixel electrode 191b having a relatively low luminance change ratio.

다시 도 4를 참고하면, 유지 전극선(131a, 131b), 드레인 전극(175a, 175b)의 확장부(177a, 177b) 및 접촉 구멍(185a, 185b)은 부화소 전극(191a, 191b)의 가로 중심선 상에 위치하고 있다. 부화소 전극(191a, 191b)의 굴곡점을 연결하는 직선은 앞서 설명한 부영역의 경계로서, 이 부분에서는 액정 분자의 배열이 흐트러져 텍스처(texture)가 나타난다. 따라서 이와 같이 배치하면 텍스처를 가리면서 개구율을 향상할 수 있다.Referring to FIG. 4 again, the extension portions 177a and 177b of the sustain electrode lines 131a and 131b, the drain electrodes 175a and 175b, and the contact holes 185a and 185b are connected to the horizontal center line of the sub-pixel electrodes 191a and 191b, . The straight line connecting the inflection points of the sub-pixel electrodes 191a and 191b is the boundary of the sub-area described above. In this portion, the arrangement of the liquid crystal molecules is disturbed and a texture appears. Therefore, if this arrangement is made, the aperture ratio can be improved while shielding the texture.

제1/제2 부화소 전극(191a, 191b)과 상부 표시판(200)의 공통 전극(270)은 그 사이의 액정층(3) 부분과 함께 각각 제1/제2 액정 축전기(Clca/Clcb)를 이루어 박막 트랜지스터(Qa/Qb)가 턴 오프된 후에도 인가된 전압을 유지한다.The common electrodes 270 of the first and second sub-pixel electrodes 191a and 191b and the common electrode 270 of the upper panel 200 are connected to the first and second liquid crystal capacitors Clca and Clcb, respectively, To maintain the applied voltage even after the thin film transistors Qa / Qb are turned off.

제1/제2 부화소 전극(191a, 191b) 및 이와 연결된 제1/제2 드레인 전극(175a, 175b)은 게이트 절연막(140)을 사이에 두고 유지 전극(137)과 중첩하여 각각 제1/제2 유지 축전기(Csta/Cstb)를 이루며, 제1/제2 유지 축전기(Csta/Cstb)는 제1/제2 액정 축전기(Clca/Clcb)의 전압 유지 능력을 강화한다.The first and second sub-pixel electrodes 191a and 191b and the first and second drain electrodes 175a and 175b connected to the first and second sub-pixel electrodes overlap the sustain electrode 137 with the gate insulating layer 140 interposed therebetween, And the first and second storage capacitors Csta and Cstb constitute a second storage capacitor Csta / Cstb to enhance the voltage holding capability of the first and second liquid crystal capacitors Clca and Clcb.

접촉 보조 부재(81, 82)는 각각 접촉 구멍(181, 182)을 통하여 게이트선(121a, 121b)의 끝 부분(129) 및 데이터선(171)의 끝 부분(179)과 연결된다. 접촉 보조 부재(81, 82)는 게이트선(121a, 121b)의 끝 부분(129) 및 데이터선(171)의 끝 부분(179)과 외부 장치와의 접착성을 보완하고 이들을 보호한다.The contact assistant members 81 and 82 are connected to the end portions 129 of the gate lines 121a and 121b and the end portion 179 of the data line 171 through the contact holes 181 and 182, respectively. The contact assistants 81 and 82 complement and protect the adhesion between the end portion 129 of the gate lines 121a and 121b and the end portion 179 of the data line 171 and the external device.

다음, 상부 표시판(200)에 대하여 설명한다.Next, the upper display panel 200 will be described.

투명한 유리 또는 플라스틱 등으로 만들어진 절연 기판(210) 위에 차광 부재(light blocking member)(220)가 형성되어 있다. 차광 부재(220)는 화소 전극(191)의 굴곡변에 대응하는 굴곡부와 박막 트랜지스터에 대응하는 사각형 부분을 포함하며, 화소 전극(191) 사이의 빛샘을 막고 화소 전극(191)과 마주하는 개구 영역을 정의한다.A light blocking member 220 is formed on an insulating substrate 210 made of transparent glass or plastic. The light shielding member 220 includes a bent portion corresponding to the curved side of the pixel electrode 191 and a rectangular portion corresponding to the thin film transistor and has a light shielding portion between the pixel electrode 191 and an opening portion facing the pixel electrode 191 .

기판(210) 및 차광 부재(220) 위에는 또한 복수의 색필터(230)가 형성되어 있다. 색필터(230)는 차광 부재(230)로 둘러싸인 영역 내에 대부분 존재하며, 화소 전극(191) 열을 따라서 길게 뻗을 수 있다. 각 색필터(230)는 적색, 녹색 및 청색의 삼원색 등 기본색(primary color) 중 하나를 표시할 수 있다.A plurality of color filters 230 are further formed on the substrate 210 and the light shielding member 220. The color filter 230 is mostly present in a region surrounded by the light shielding member 230 and can be elongated along the column of the pixel electrode 191. Each color filter 230 may display one of the primary colors, such as the three primary colors of red, green, and blue.

색필터(230) 및 차광 부재(220) 위에는 덮개막(overcoat)(250)이 형성되어 있다. 덮개막(250)은 (유기) 절연물로 만들어질 수 있으며, 색필터(230)가 노출되는 것을 방지하고 평탄면을 제공한다. 덮개막(250)은 생략할 수 있다.An overcoat 250 is formed on the color filter 230 and the light shielding member 220. The cover film 250 can be made of (organic) insulation and prevents the color filter 230 from being exposed and provides a flat surface. The cover film 250 may be omitted.

덮개막(250) 위에는 공통 전극(270)이 형성되어 있다. 공통 전극(270)은 ITO, IZO 등의 투명한 도전체 따위로 만들어지며 복수의 절개부(도시하지 않음)가 형성되어 있을 수 있다.A common electrode 270 is formed on the lid 250. The common electrode 270 is made of a transparent conductor such as ITO or IZO, and may have a plurality of cutouts (not shown).

표시판(100, 200)의 안쪽 면에는 배향막(alignment layer)(11, 21)이 형성되어 있으며 이들은 수직 배향막일 수 있다.Alignment layers 11 and 21 are formed on inner surfaces of the display panels 100 and 200, and they may be vertical alignment layers.

표시판(100, 200)의 바깥쪽 면에는 편광자(polarizer)(12, 22)가 구비되어 있는데, 두 편광자(12, 22)의 편광축은 직교하며 이중 한 편광축은 게이트선(121a, 121b)에 대하여 나란한 것이 바람직하다. 반사형 액정 표시 장치의 경우에는 두 개의 편광자(12, 22) 중 하나가 생략될 수 있다.Polarizers 12 and 22 are provided on the outer surfaces of the display panels 100 and 200. The polarizing axes of the polarizers 12 and 22 are orthogonal to each other and one polarizing axis is perpendicular to the gate lines 121a and 121b Side by side. In the case of the reflection type liquid crystal display device, one of the two polarizers 12 and 22 may be omitted.

액정 표시 장치는 편광자(12, 22), 위상 지연막, 표시판(100, 200) 및 액정층(3)에 빛을 공급하는 조명부(backlight unit)(도시하지 않음)를 포함할 수 있다.The liquid crystal display device may include polarizers 12 and 22, a phase retardation film, display panels 100 and 200, and a backlight unit (not shown) for supplying light to the liquid crystal layer 3.

액정층(3)은 음의 유전율 이방성을 가지며, 액정층(3)의 액정 분자는 전기장이 없는 상태에서 그 장축이 두 표시판의 표면에 대하여 수직을 이루도록 배향되어 있다.The liquid crystal layer 3 has a negative dielectric anisotropy and the liquid crystal molecules of the liquid crystal layer 3 are oriented such that their long axes are perpendicular to the surfaces of the two display panels in the absence of an electric field.

절개부(91, 92, 93)는 돌기(protrusion)(도시하지 않음)나 함몰부(depression)(도시하지 않음)로 대체할 수 있다. 돌기는 유기물 또는 무기물로 만들어질 수 있고 전기장 생성 전극(191, 270)의 위 또는 아래에 배치될 수 있다.The cutouts 91, 92 and 93 may be replaced by protrusions (not shown) or depressions (not shown). The protrusions can be made of organic or inorganic materials and can be disposed above or below the field generating electrodes 191,

다음, 도 3에 도시한 액정 표시판 조립체의 다른 예에 대하여 도 11을 참고하여 상세하게 설명한다.Next, another example of the liquid crystal panel assembly shown in Fig. 3 will be described in detail with reference to Fig.

도 11은 본 발명의 다른 실시예에 따른 액정 표시판 조립체를 도시하는 배치도이다.11 is a layout diagram showing a liquid crystal panel assembly according to another embodiment of the present invention.

도 11을 참고하면, 본 실시예에 따른 액정 표시판 조립체는 하부 표시판(도시하지 않음), 상부 표시판(도시하지 않음) 및 그 사이의 액정층(도시하지 않음)을 포함한다.Referring to FIG. 11, the liquid crystal panel assembly according to the present embodiment includes a lower panel (not shown), an upper panel (not shown), and a liquid crystal layer (not shown) therebetween.

본 실시예에 따른 액정 표시판 조립체의 층상 구조는 대개 도 4 내지 도 6에 도시한 액정 표시판 조립체의 층상 구조와 동일하다.The layered structure of the liquid crystal panel assembly according to the present embodiment is generally the same as the layered structure of the liquid crystal panel assembly shown in Figs.

하부 표시판에 대하여 설명하자면, 절연 기판(도시하지 않음) 위에 복수의 게이트선(121)과 복수 쌍의 유지 전극선(131a, 131b)을 포함하는 게이트 도전체가 형성되어 있다. 게이트선(121)은 각각 제1 및 제2 게이트 전극(124a, 124b)과 끝 부분(129a, 129b)을 포함한다. 게이트 도전체(121, 131a, 131b) 위에는 게이트 절연막(도시하지 않음)이 형성되어 있다. 게이트 절연막 위에는 복수의 반도체(154a, 154b)가 형성되어 있고, 그 위에는 복수의 저항성 접촉 부재(도시하지 않음)가 형성되어 있다. 저항성 접촉 부재 위에는 복수의 데이터선(171a, 171b)과 복수의 제1 및 제2 드레인 전극(175a, 175b)을 포함하는 데이터 도전체가 형성되어 있다. 데이터선(171a, 171b)은 복수의 제1 및 제2 소스 전극(173a, 173b)과 끝 부분(179a, 179b)을 포함하며, 드레인 전극(175a, 175b)은 넓은 끝 부분(177a, 177b)을 포함한다. 데이터 도전체(171a, 171b, 175a, 175b) 및 노출된 반도체(154a, 154b) 부분 위에는 보호막(도시하지 않음)이 형성되어 있고, 보호막 및 게이트 절연막에는 복수의 접촉 구멍(181, 182a, 182b, 185a, 185b)이 형성되어 있다. 보호막 위에는 제1 및 제2 부화소 전극(191a, 191b)을 포함하는 복수의 화소 전극(191)과 복수의 접촉 보조 부재(81, 82a, 82b)가 형성되어 있다. 화소 전극(191), 접촉 보조 부재(81, 82a, 82b) 및 보호막 위에는 배향막(도시하지 않음)이 형성되어 있다.Describing the lower display panel, a gate conductor including a plurality of gate lines 121 and a plurality of pairs of storage electrode lines 131a and 131b is formed on an insulating substrate (not shown). The gate line 121 includes first and second gate electrodes 124a and 124b and end portions 129a and 129b, respectively. A gate insulating film (not shown) is formed on the gate conductors 121, 131a, and 131b. On the gate insulating film, a plurality of semiconductors 154a and 154b are formed, and a plurality of resistive contact members (not shown) are formed thereon. On the resistive contact member, a data conductor including a plurality of data lines 171a and 171b and a plurality of first and second drain electrodes 175a and 175b is formed. The data lines 171a and 171b include a plurality of first and second source electrodes 173a and 173b and end portions 179a and 179b and the drain electrodes 175a and 175b include wide end portions 177a and 177b. . A protective film (not shown) is formed on portions of the data conductors 171a, 171b, 175a and 175b and exposed semiconductors 154a and 154b. A plurality of contact holes 181, 182a, 182b, 185a, and 185b are formed. A plurality of pixel electrodes 191 including a first and second sub-pixel electrodes 191a and 191b and a plurality of contact assistants 81 and 82a and 82b are formed on a protective film. An alignment film (not shown) is formed on the pixel electrode 191, the contact assistants 81, 82a, 82b, and the protective film.

상부 표시판에 대하여 설명하자면, 절연 기판 위에 차광 부재, 색필터, 공통 전극, 그리고 배향막이 형성되어 있다.To describe the upper display panel, a light shielding member, a color filter, a common electrode, and an alignment film are formed on an insulating substrate.

그러나 본 실시예에 따른 액정 표시판 조립체는 도 4 내지 도 6에 도시한 액정 표시판 조립체와 달리, 제1 및 제2 데이터선(171a, 171b)의 형태가 서로 다르다. 제1 데이터선(171a)은 도 4에 도시한 액정 표시판 조립체와 동일하게 한 번 꺽여 일부는 제1 부화소 전극(191a)과 중첩하지 않고, 나머지 일부는 제2 부화소 전극(191b)와 중첩한다. 그러나 제2 데이터선(191b)은 일직선으로 뻗어 제1 및 제2 부화소 전극(191a, 191b)와 모두 중첩하지 않는다.However, unlike the liquid crystal panel assembly shown in FIGS. 4 to 6, the liquid crystal panel assembly according to this embodiment has different shapes of the first and second data lines 171a and 171b. 4, a part of the first data line 171a does not overlap with the first sub-pixel electrode 191a, and a part of the first data line 171a overlaps with the second sub-pixel electrode 191b do. However, the second data line 191b extends in a straight line and does not overlap with the first and second sub-pixel electrodes 191a and 191b.

이와 같이 한 쌍의 데이터선(171a, 171b) 중 하나만 제2 부화소 전극(191b)과 중첩하도록 함으로써, 화소 전극(191)의 전압 변화율에 따른 휘도 변화를 더욱 최소화하여 수직 크로스토크를 방지할 수 있다.By overlapping only one of the pair of data lines 171a and 171b with the second sub-pixel electrode 191b in this manner, it is possible to minimize the change in brightness according to the rate of change of the voltage of the pixel electrode 191, thereby preventing vertical crosstalk have.

도 4 내지 도 6에 도시한 액정 표시판 조립체의 많은 특징들이 도 11에 도시한 액정 표시판 조립체에도 적용될 수 있다.Many features of the liquid crystal panel assembly shown in Figs. 4 to 6 can also be applied to the liquid crystal panel assembly shown in Fig.

다음, 도 3에 도시한 액정 표시판 조립체의 다른 예에 대하여 도 12를 참고하여 상세하게 설명한다.Next, another example of the liquid crystal panel assembly shown in Fig. 3 will be described in detail with reference to Fig.

도 12는 본 발명의 다른 실시예에 따른 액정 표시판 조립체를 도시하는 배치도이다.12 is a layout diagram showing a liquid crystal panel assembly according to another embodiment of the present invention.

도 12를 참고하면, 본 실시예에 따른 액정 표시판 조립체는 하부 표시판(도시하지 않음), 상부 표시판(도시하지 않음) 및 그 사이의 액정층(도시하지 않음)을 포함한다.12, the liquid crystal panel assembly according to the present embodiment includes a lower panel (not shown), an upper panel (not shown), and a liquid crystal layer (not shown) therebetween.

본 실시예에 따른 액정 표시판 조립체의 층상 구조는 대개 도 4 내지 도 6에 도시한 액정 표시판 조립체의 층상 구조와 동일하다.The layered structure of the liquid crystal panel assembly according to the present embodiment is generally the same as the layered structure of the liquid crystal panel assembly shown in Figs.

하부 표시판에 대하여 설명하자면, 절연 기판(도시하지 않음) 위에 복수의 게이트선(121)과 복수 쌍의 유지 전극선(131a, 131b)을 포함하는 게이트 도전체가 형성되어 있다. 게이트선(121)은 각각 제1 및 제2 게이트 전극(124a, 124b)과 끝 부분(129a, 129b)을 포함한다. 게이트 도전체(121, 131a, 131b) 위에는 게이트 절연막(도시하지 않음)이 형성되어 있다. 게이트 절연막 위에는 복수의 반도체(154a, 154b)가 형성되어 있고, 그 위에는 복수의 저항성 접촉 부재(도시하지 않음)가 형성되어 있다. 저항성 접촉 부재 위에는 복수의 데이터선(171a, 171b)과 복수의 제1 및 제2 드레인 전극(175a, 175b)을 포함하는 데이터 도전체가 형성되어 있다. 데이터선(171a, 171b)은 복수의 제1 및 제2 소스 전극(173a, 173b)과 끝 부분(179a, 179b)을 포함하며, 드레인 전극(175a, 175b)은 넓은 끝 부분(177a, 177b)을 포함한다. 데이터 도전체(171a, 171b, 175a, 175b) 및 노출된 반도체(154a, 154b) 부분 위에는 보호막(도시하지 않음)이 형성되어 있고, 보호막 및 게이트 절연막에는 복수의 접촉 구멍(181, 182a, 182b, 185a, 185b)이 형성되어 있다. 보호막 위에는 제1 및 제2 부화소 전극(191a, 191b)을 포함하는 복수의 화소 전극(191)과 복수의 접촉 보조 부재(81, 82a, 82b)가 형성되어 있다. 화소 전극(191), 접촉 보조 부재(81, 82a, 82b) 및 보호막 위에는 배향막(도시하지 않음)이 형성되어 있다.Describing the lower display panel, a gate conductor including a plurality of gate lines 121 and a plurality of pairs of storage electrode lines 131a and 131b is formed on an insulating substrate (not shown). The gate line 121 includes first and second gate electrodes 124a and 124b and end portions 129a and 129b, respectively. A gate insulating film (not shown) is formed on the gate conductors 121, 131a, and 131b. On the gate insulating film, a plurality of semiconductors 154a and 154b are formed, and a plurality of resistive contact members (not shown) are formed thereon. On the resistive contact member, a data conductor including a plurality of data lines 171a and 171b and a plurality of first and second drain electrodes 175a and 175b is formed. The data lines 171a and 171b include a plurality of first and second source electrodes 173a and 173b and end portions 179a and 179b and the drain electrodes 175a and 175b include wide end portions 177a and 177b. . A protective film (not shown) is formed on portions of the data conductors 171a, 171b, 175a and 175b and exposed semiconductors 154a and 154b. A plurality of contact holes 181, 182a, 182b, 185a, and 185b are formed. A plurality of pixel electrodes 191 including a first and second sub-pixel electrodes 191a and 191b and a plurality of contact assistants 81 and 82a and 82b are formed on a protective film. An alignment film (not shown) is formed on the pixel electrode 191, the contact assistants 81, 82a, 82b, and the protective film.

상부 표시판에 대하여 설명하자면, 절연 기판 위에 차광 부재, 공통 전극(270), 그리고 배향막이 형성되어 있다.To describe the upper display panel, a light shielding member, a common electrode 270, and an alignment film are formed on an insulating substrate.

그러나 본 실시예에 따른 액정 표시판 조립체는 화소 전극(191)의 형태가 도 4 내지 도 6에 도시한 액정 표시판 조립체와 상이하다.However, the liquid crystal display panel assembly according to the present embodiment differs from the liquid crystal display panel assembly shown in Figs. 4 to 6 in the form of the pixel electrode 191.

제1 및 제2 부화소 전극(191a, 191b) 각각은 게이트선(121)과 실질적으로 평행한 한 쌍의 제1변(191a1, 191a2) 및 한 쌍의 데이터선(171a, 171b)과 실질적으로 평행한 제2변(191b1, 191b2)를 포함한다. 즉, 제1 및 제2 부화소 전극(191a, 191b) 각각은 대략 사각형의 형태이다.Each of the first and second sub-pixel electrodes 191a and 191b includes a pair of first sides 191a1 and 191a2 and a pair of data lines 171a and 171b substantially parallel to the gate line 121, And includes parallel second sides 191b1 and 191b2. That is, each of the first and second sub-pixel electrodes 191a and 191b has a substantially rectangular shape.

제1 부화소 전극(191a)의 높이는 제2 부화소 전극(191b)의 높이보다 낮으며, 제1 부화소 전극(191a)의 너비는 제2 부화소 전극(191b)의 너비보다 약간 짧다. 제1 및 제2 부화소 전극(191a, 191b)의 높이 및 너비를 조절하여 원하는 면적비를 얻을 수 있다. 또한 제1 및 제2 부화소 전극(191a, 191b)은 열 방향으로 인접하고 있다.The height of the first sub-pixel electrode 191a is lower than the height of the second sub-pixel electrode 191b and the width of the first sub-pixel electrode 191a is slightly shorter than the width of the second sub-pixel electrode 191b. A desired area ratio can be obtained by adjusting the height and width of the first and second sub-pixel electrodes 191a and 191b. The first and second sub-pixel electrodes 191a and 191b are adjacent to each other in the column direction.

도 12의 액정 표시판 조립체에서, 액정층(3)은 양의 유전율 이방성을 가지며, 액정층(3)의 액정 분자는 전기장이 없는 상태에서 그 장축이 두 표시판의 표면에 대하여 수평을 이루도록 배향되어 있다. 화소 전극(191) 및 공통 전극(270)에 전압이 인가되어 그 사이에 전기장이 형성되면 액정층(3)은 전기장에 평행한 방향으로 배향된다.12, the liquid crystal layer 3 has a positive dielectric anisotropy, and the liquid crystal molecules of the liquid crystal layer 3 are oriented such that their long axes are parallel to the surface of the two display panels in the absence of an electric field . When a voltage is applied to the pixel electrode 191 and the common electrode 270 and an electric field is formed therebetween, the liquid crystal layer 3 is oriented in a direction parallel to the electric field.

도 4 내지 도 6에 도시한 액정 표시판 조립체의 많은 특징들이 도 12에 도시한 액정 표시판 조립체에도 적용될 수 있다.Many of the features of the liquid crystal panel assembly shown in Figs. 4 to 6 can also be applied to the liquid crystal panel assembly shown in Fig.

다음, 도 3에 도시한 액정 표시판 조립체의 다른 예에 대하여 도 13 및 도 14를 참고하여 상세하게 설명한다.Next, another example of the liquid crystal panel assembly shown in Fig. 3 will be described in detail with reference to Figs. 13 and 14. Fig.

도 13은 본 발명의 다른 실시예에 따른 액정 표시판 조립체를 도시하는 배치도이며, 도 14는 도 13의 액정 표시판 조립체를 ⅩⅣ-ⅩⅣ 선을 따라 잘라 도시한 단면도이다.FIG. 13 is a layout view showing a liquid crystal panel assembly according to another embodiment of the present invention, and FIG. 14 is a cross-sectional view taken along line XIV-XIV of the liquid crystal panel assembly shown in FIG.

도 13 및 도 14를 참고하면, 본 실시예에 따른 액정 표시판 조립체는 하부 표시판(100), 상부 표시판(200) 및 그 사이의 액정층(3)을 포함한다.13 and 14, the liquid crystal panel assembly according to the present embodiment includes a lower panel 100, an upper panel 200, and a liquid crystal layer 3 therebetween.

본 실시예에 따른 액정 표시판 조립체의 층상 구조는 대개 도 4 내지 도 6에 도시한 액정 표시판 조립체의 층상 구조와 동일하다.The layered structure of the liquid crystal panel assembly according to the present embodiment is generally the same as the layered structure of the liquid crystal panel assembly shown in Figs.

하부 표시판에 대하여 설명하자면, 절연 기판(110) 위에 복수의 게이트선(121)과 복수 쌍의 유지 전극선(131a, 131b)을 포함하는 게이트 도전체가 형성되어 있다. 게이트선(121)은 각각 제1 및 제2 게이트 전극(124a, 124b)과 끝 부분(129a, 129b)을 포함한다. 게이트 도전체(121, 131a, 131b) 위에는 게이트 절연막(140)이 형성되어 있다. 게이트 절연막(140) 위에는 복수의 반도체(154a, 154b)가 형성되어 있고, 그 위에는 복수의 저항성 접촉 부재(163a, 165a)가 형성되어 있다. 저항성 접촉 부재 위에는 복수의 데이터선(171a, 171b)과 복수의 제1 및 제2 드레인 전극(175a, 175b)을 포함하는 데이터 도전체가 형성되어 있다. 데이터선(171a, 171b)은 복수의 제1 및 제2 소스 전극(173a, 173b)과 끝 부분(179a, 179b)을 포함하며, 드레인 전극(175a, 175b)은 넓은 끝 부분(177a, 177b)을 포함한다. 데이터선(171a, 171b)의 형태는 도 11에 도시한 액정 표시판 조립체의 데이터선(171a, 171b)와 동일하다. 데이터 도전체(171a, 171b, 175a, 175b) 및 노출된 반도체(154a, 154b) 부분 위에는 보호막(180)이 형성되어 있고, 보호막(180) 및 게이트 절연막(140)에는 복수의 접촉 구멍(181, 182a, 182b, 185a, 185b)이 형성되어 있다. 보호막(180) 위에는 제1 및 제2 부화소 전극(191a, 191b)을 포함하는 복수의 화소 전극(191)과 복수의 접촉 보조 부재(81, 82a, 82b)가 형성되어 있다. 본 실시예에 따른 액정 표시판 조립체는 화소 전극(191)의 형태는 도12에 도시한 액정 표시판 조립체의 화소 전극(191)과 동일하다. 화소 전극(191), 접촉 보조 부재(81, 82a, 82b) 및 보호막(180) 위에는 배향막(11)이 형성되어 있다.To describe the lower panel, a gate conductor including a plurality of gate lines 121 and a plurality of pairs of the storage electrode lines 131a and 131b is formed on the insulating substrate 110. The gate line 121 includes first and second gate electrodes 124a and 124b and end portions 129a and 129b, respectively. A gate insulating film 140 is formed on the gate conductors 121, 131a, and 131b. On the gate insulating film 140, a plurality of semiconductors 154a and 154b are formed, and a plurality of resistive contact members 163a and 165a are formed thereon. On the resistive contact member, a data conductor including a plurality of data lines 171a and 171b and a plurality of first and second drain electrodes 175a and 175b is formed. The data lines 171a and 171b include a plurality of first and second source electrodes 173a and 173b and end portions 179a and 179b and the drain electrodes 175a and 175b include wide end portions 177a and 177b. . The shapes of the data lines 171a and 171b are the same as those of the data lines 171a and 171b of the liquid crystal panel assembly shown in Fig. A protective film 180 is formed on the portions of the data conductors 171a, 171b, 175a and 175b and exposed semiconductors 154a and 154b. The protective film 180 and the gate insulating film 140 are provided with a plurality of contact holes 181, 182a, 182b, 185a, 185b are formed. A plurality of pixel electrodes 191 including a first and a second sub-pixel electrodes 191a and 191b and a plurality of contact assistants 81 and 82a and 82b are formed on the passivation layer 180. [ In the liquid crystal panel assembly according to the present embodiment, the shape of the pixel electrode 191 is the same as that of the pixel electrode 191 of the liquid crystal panel assembly shown in Fig. An alignment film 11 is formed on the pixel electrode 191, the contact assistants 81, 82a, 82b, and the passivation film 180.

상부 표시판(200)에 대하여 설명하자면, 절연 기판(210) 위에 차광 부재(220), 공통 전극(270), 그리고 배향막(21)이 형성되어 있다.A shielding member 220, a common electrode 270, and an alignment film 21 are formed on an insulating substrate 210 to describe the upper panel 200.

그러나 본 실시예에 따른 액정 표시판 조립체는 도 4 내지 도 6에 도시한 액정 표시판 조립체와 달리 상부 표시판(200)에 색필터가 없고 하부 표시판(100)의 보호막(180) 아래에 복수의 색필터(230)가 형성되어 있다.4 to 6, the liquid crystal display panel assembly according to the present embodiment has no color filter on the upper panel 200 and a plurality of color filters (not shown) are formed below the protection layer 180 of the lower panel 100. [ 230 are formed.

색필터(230)는 화소 전극(191) 열을 따라 주기적으로 꺾이면서 세로로 길게 뻗어 있으며 게이트선(121)의 끝 부분(129) 및 데이터선(171)의 끝 부분(179)이 위치하는 주변 영역에는 존재하지 않는다. 색필터(230)에는 접촉 구멍(185a)이 통과하며 접촉 구멍(185a)보다 큰 관통 구멍(235)이 형성되어 있다.The color filter 230 extends vertically while being periodically bent along the column of the pixel electrodes 191 and extends in the periphery where the end portion 129 of the gate line 121 and the end portion 179 of the data line 171 are located It does not exist in the area. The color filter 230 is provided with a through hole 235 which passes through the contact hole 185a and is larger than the contact hole 185a.

이웃하는 색필터(230)는 데이터선(171) 위에서 중첩하여 이웃하는 화소 전극(191) 사이에서 누설되는 빛을 차단하는 차광 부재의 기능을 가질 수 있다. 이 경우 상부 표시판(200)의 차광 부재를 생략할 수 있으며 이에 따라 공정이 간소화된다.The neighboring color filter 230 may overlap the data line 171 and function as a light shielding member for blocking light leaked between neighboring pixel electrodes 191. In this case, the light shielding member of the upper panel 200 can be omitted, thereby simplifying the process.

색필터(230) 아래에도 보호막(도시하지 않음)을 둘 수 있다.A protective film (not shown) may also be provided under the color filter 230.

또한 본 실시예에 따른 액정 표시판 조립체의 반도체(154a, 154b)는 데이터선(171a, 171b)을 따라 연장되어 선형 반도체(151)를 이루며, 저항성 접촉 부재(163a, 165b)는 데이터선(171a, 171b)을 따라 연장되어 선형 저항성 접촉 부재(161)를 이룬다.In addition, the semiconductors 154a and 154b of the liquid crystal panel assembly according to the present embodiment extend along the data lines 171a and 171b to form the linear semiconductor 151. The resistive contact members 163a and 165b are connected to the data lines 171a, 171b to form a linear resistive contact member 161. [

도 4 내지 도 6에 도시한 액정 표시판 조립체의 많은 특징들이 도 13 및 도 14에 도시한 액정 표시판 조립체에도 적용될 수 있다.Many features of the liquid crystal panel assembly shown in Figs. 4 to 6 can also be applied to the liquid crystal panel assembly shown in Figs. 13 and 14. Fig.

다음, 도 3에 도시한 액정 표시판 조립체의 다른 예에 대하여 도 15를 참고하여 상세하게 설명한다.Next, another example of the liquid crystal panel assembly shown in Fig. 3 will be described in detail with reference to Fig.

도 15는 본 발명의 다른 실시예에 따른 액정 표시판 조립체를 도시하는 배치도이다.15 is a layout diagram showing a liquid crystal panel assembly according to another embodiment of the present invention.

도 15를 참고하면, 본 실시예에 따른 액정 표시판 조립체는 하부 표시판(도시하지 않음), 상부 표시판(도시하지 않음) 및 그 사이의 액정층(도시하지 않음)을 포함한다.Referring to FIG. 15, the liquid crystal panel assembly according to the present embodiment includes a lower panel (not shown), an upper panel (not shown), and a liquid crystal layer (not shown) therebetween.

본 실시예에 따른 액정 표시판 조립체의 층상 구조는 대개 도 4 내지 도 6에 도시한 액정 표시판 조립체의 층상 구조와 동일하다.
The layered structure of the liquid crystal panel assembly according to the present embodiment is generally the same as the layered structure of the liquid crystal panel assembly shown in Figs.

*하부 표시판에 대하여 설명하자면, 절연 기판(도시하지 않음) 위에 복수의 게이트선(121)과 복수 쌍의 유지 전극선(131a, 131b)을 포함하는 게이트 도전체가 형성되어 있다. 게이트선(121)은 각각 제1 및 제2 게이트 전극(124a, 124b)과 끝 부분(129a, 129b)을 포함한다. 게이트 도전체(121, 131a, 131b) 위에는 게이트 절연막(도시하지 않음)이 형성되어 있다. 게이트 절연막 위에는 복수의 반도체(154a, 154b)가 형성되어 있고, 그 위에는 복수의 저항성 접촉 부재(도시하지 않음)가 형성되어 있다. 저항성 접촉 부재 위에는 복수의 데이터선(171a, 171b)과 복수의 제1 및 제2 드레인 전극(175a, 175b)을 포함하는 데이터 도전체가 형성되어 있다. 데이터선(171a, 171b)은 복수의 제1 및 제2 소스 전극(173a, 173b)과 끝 부분(179a, 179b)을 포함하며, 드레인 전극(175a, 175b)은 넓은 끝 부분(177a, 177b)을 포함한다. 데이터 도전체(171a, 171b, 175a, 175b) 및 노출된 반도체(154a, 154b) 부분 위에는 보호막(도시하지 않음)이 형성되어 있고, 보호막 및 게이트 절연막에는 복수의 접촉 구멍(181, 182a, 182b, 185a, 185b)이 형성되어 있다. 보호막 위에는 제1 및 제2 부화소 전극(191a, 191b)을 포함하는 복수의 화소 전극(191)과 복수의 접촉 보조 부재(81, 82a, 82b)가 형성되어 있다. 화소 전극(191), 접촉 보조 부재(81, 82a, 82b) 및 보호막(180) 위에는 배향막(11)이 형성되어 있다.Describing the lower display panel, a gate conductor including a plurality of gate lines 121 and a plurality of pairs of storage electrode lines 131a and 131b is formed on an insulating substrate (not shown). The gate line 121 includes first and second gate electrodes 124a and 124b and end portions 129a and 129b, respectively. A gate insulating film (not shown) is formed on the gate conductors 121, 131a, and 131b. On the gate insulating film, a plurality of semiconductors 154a and 154b are formed, and a plurality of resistive contact members (not shown) are formed thereon. On the resistive contact member, a data conductor including a plurality of data lines 171a and 171b and a plurality of first and second drain electrodes 175a and 175b is formed. The data lines 171a and 171b include a plurality of first and second source electrodes 173a and 173b and end portions 179a and 179b and the drain electrodes 175a and 175b include wide end portions 177a and 177b. . A protective film (not shown) is formed on portions of the data conductors 171a, 171b, 175a and 175b and exposed semiconductors 154a and 154b. A plurality of contact holes 181, 182a, 182b, 185a, and 185b are formed. A plurality of pixel electrodes 191 including a first and second sub-pixel electrodes 191a and 191b and a plurality of contact assistants 81 and 82a and 82b are formed on a protective film. An alignment film 11 is formed on the pixel electrode 191, the contact assistants 81, 82a, 82b, and the passivation film 180.

상부 표시판(200)에 대하여 설명하자면, 절연 기판(210) 위에 차광 부재(220), 공통 전극(270), 그리고 배향막(21)이 형성되어 있다.A shielding member 220, a common electrode 270, and an alignment film 21 are formed on an insulating substrate 210 to describe the upper panel 200.

그러나 본 실시예에 따른 액정 표시판 조립체는 제1 부화소 전극(191a)의 양측면에 보조 전극(191at)이 형성되어 있다. 한 쌍의 데이터선(171a, 171b)은 보조 전극(191at)과 제1 부화소 전극(191a) 사이의 간극(195)을 통하여 뻗어 있어, 제1 부화소 전극(191a)과 한 쌍의 데이터선(171a, 171b)은 실질적으로 서로 중첩하지 않는다.
However, in the liquid crystal panel assembly according to the present embodiment, auxiliary electrodes 191at are formed on both sides of the first sub-pixel electrode 191a. The pair of data lines 171a and 171b extend through the gap 195 between the auxiliary electrode 191at and the first sub-pixel electrode 191a and are connected to the first sub-pixel electrode 191a and the pair of data lines 191a, (171a, 171b) do not substantially overlap each other.

*이로써, 제1 부화소 전극(191a)이 왼쪽 또는 오른쪽으로 이동될 경우에도 전체적으로 한 쌍의 데이터선(171a, 171b)과 제1 부화소 전극(191a) 사이에 발생하는 기생 용량의 차이가 없다. 따라서 제1 부화소 전극(191a)과 한 쌍의 데이터선(171a, 171b) 사이의 거리를 정확히 맞추지 않아도 된다.Thus, even when the first sub-pixel electrode 191a is moved leftward or rightward, there is no difference in parasitic capacitance generated between the pair of data lines 171a and 171b and the first sub-pixel electrode 191a as a whole . Therefore, the distance between the first sub-pixel electrode 191a and the pair of data lines 171a and 171b need not be precisely adjusted.

다음 도 16 내지 도 20 그리고 앞에서 설명한 도 1 및 도 2를 참고로 하여 본 발명의 다른 실시예에 따른 액정 표시판 조립체에 대하여 상세하게 설명한다.Next, a liquid crystal panel assembly according to another embodiment of the present invention will be described in detail with reference to FIGS. 16 to 20 and FIGS. 1 and 2 described above.

도 16은 본 발명의 다른 실시예에 따른 액정 표시판 조립체의 한 화소에 대한 등가 회로도이다.16 is an equivalent circuit diagram of one pixel of a liquid crystal panel assembly according to another embodiment of the present invention.

도 16을 참고하면, 본 실시예에 따른 액정 표시판 조립체는 복수 쌍의 게이트선(GLa, GLb), 복수의 데이터선(DL) 및 복수 쌍의 유지 전극선(SLa, SLb)을 포함하는 신호선과 이에 연결된 복수의 화소(PX)를 포함한다.16, the liquid crystal panel assembly according to the present embodiment includes a signal line including a plurality of pairs of gate lines GLa and GLb, a plurality of data lines DL and a plurality of pairs of sustain electrode lines SLa and SLb, And a plurality of connected pixels PX.

각 화소(PX)는 한 쌍의 부화소(PXa, PXb)를 포함하며, 각 부화소(PXa/PXb)는 각각 해당 게이트선(GLa, GLb) 및 데이터선(DL)에 연결되어 있는 스위칭 소자(Qa/Qb)와 이에 연결된 액정 축전기(Clca/Clcb), 그리고 스위칭 소자(Qa/Qb) 및 유지 전극선(SLa/SLb)에 연결되어 있는 유지 축전기(Csta/Cstb)를 포함한다.Each pixel PX includes a pair of subpixels PXa and PXb and each of the subpixels PXa and PXb is connected to the corresponding one of the gate lines GLa and GLb and the data line DL, And a storage capacitor Csta / Cstb connected to the switching element Qa / Qb, the liquid crystal capacitor Clca / Clcb connected thereto, and the switching element Qa / Qb and the sustain electrode lines SLa / SLb.

각 스위칭 소자(Qa/Qb) 또한 하부 표시판(100)에 구비되어 있는 박막 트랜지스터 등의 삼단자 소자로서, 그 제어 단자는 게이트선(GLa, GLb)과 연결되어 있고, 입력 단자는 데이터선(DLa/DLb)과 연결되어 있으며, 출력 단자는 액정 축전기(Clca/Clcb) 및 유지 축전기(Csta/Cstb)와 연결되어 있다.Each of the switching elements Qa and Qb is also a three terminal element such as a thin film transistor provided in the lower panel 100. The control terminal is connected to the gate lines GLa and GLb and the input terminal is connected to the data line DLa / DLb, and the output terminal is connected to the liquid crystal capacitor Clca / Clcb and the storage capacitor Csta / Cstb.

액정 축전기(Clca, Clcb)와 유지 축전기(Csta, Cstb) 및 이와 같은 액정 표시판 조립체를 포함하는 액정 표시 장치의 동작 등에 대해서는 앞선 실시예와 실질적으로 동일하므로 상세한 설명은 생략한다. 단, 도 3에 도시한 액정 표시 장치에서는 한 화소(PX)를 이루는 두 부화소(PXa, PXa))가 동일한 시간에 데이터 전압을 인가 받는 반면, 본 실시예에서는 두 부화소(PXa, PXb)가 시차를 두고 데이터 전압을 인가 받는다.The operations of the liquid crystal capacitors (Clca, Clcb), the storage capacitors (Csta, Cstb) and the liquid crystal display including such a liquid crystal panel assembly are substantially the same as those of the previous embodiment, and detailed description thereof will be omitted. In the liquid crystal display device shown in FIG. 3, however, the two sub-pixels PXa and PXb are supplied with the data voltages at the same time, The data voltage is applied with a time lag.

그러면 도 16에 도시한 액정 표시판 조립체의 한 예에 대하여 도 17을 참고로 하여 상세하게 설명한다.An example of the liquid crystal panel assembly shown in FIG. 16 will now be described in detail with reference to FIG.

도 17은 본 발명의 다른 실시예에 따른 액정 표시판 조립체를 도시하는 배치도이다.17 is a layout diagram showing a liquid crystal panel assembly according to another embodiment of the present invention.

도 17을 참고하면, 본 실시예에 따른 액정 표시판 조립체도 서로 마주하는 하부 표시판(도시하지 않음)과 상부 표시판(도시하지 않음) 및 이들 두 표시판 사이에 들어 있는 액정층(도시하지 않음)을 포함한다.17, the liquid crystal panel assembly according to the present embodiment also includes a lower panel (not shown), an upper panel (not shown), and a liquid crystal layer (not shown) interposed between the two panels do.

본 실시예에 따른 액정 표시판 조립체의 층상 구조는 대개 도 4 및 도 6에 도시한 액정 표시판 조립체의 층상 구조와 동일하다.The layered structure of the liquid crystal panel assembly according to the present embodiment is generally the same as the layered structure of the liquid crystal panel assembly shown in Figs.

하부 표시판에 대하여 설명하자면, 절연 기판(도시하지 않음) 위에 복수 쌍의 게이트선(121a, 121b)과 복수 쌍의 유지 전극선(131a, 131b)을 포함하는 게이트 도전체가 형성되어 있다. 게이트선(121a, 121b)은 각각 제1 및 제2 게이트 전극(124a, 124b)과 끝 부분(129a, 129b)을 포함한다. 게이트 도전체(121a, 121b, 131a, 131b) 위에는 게이트 절연막(도시하지 않음)이 형성되어 있다. 게이트 절연막 위에는 복수의 반도체(154a, 154b)가 형성되어 있고, 그 위에는 복수의 저항성 접촉 부재(도시하지 않음)가 형성되어 있다. 저항성 접촉 부재 위에는 복수의 데이터선(171)과 복수의 제1 및 제2 드레인 전극(175a, 175b)을 포함하는 데이터 도전체가 형성되어 있다. 데이터선(171)은 복수의 제1 및 제2 소스 전극(173a, 173b)과 끝 부분(179)을 포함하며, 드레인 전극(175a, 175b)은 넓은 끝 부분(177a, 177b)을 포함한다. 데이터 도전체(171, 175a, 175b) 및 노출된 반도체(154a, 154b) 부분 위에는 보호막(도시하지 않음)이 형성되어 있고, 보호막 및 게이트 절연막에는 복수의 접촉 구멍(181a, 181b, 182, 185a, 185b)이 형성되어 있다. 보호막 위에는 제1 및 제2 부화소 전극(191a, 191b)을 포함하는 복수의 화소 전극(191)과 복수의 접촉 보조 부재(81a, 81b, 82)가 형성되어 있다. 화소 전극(191), 접촉 보조 부재(81a, 81b, 82) 및 보호막 위에는 배향막(도시하지 않음)이 형성되어 있다.Describing the lower display panel, a gate conductor including a plurality of pairs of gate lines 121a and 121b and a plurality of pairs of storage electrode lines 131a and 131b is formed on an insulating substrate (not shown). The gate lines 121a and 121b include first and second gate electrodes 124a and 124b and end portions 129a and 129b, respectively. A gate insulating film (not shown) is formed on the gate conductors 121a, 121b, 131a, and 131b. On the gate insulating film, a plurality of semiconductors 154a and 154b are formed, and a plurality of resistive contact members (not shown) are formed thereon. On the resistive contact member, a data conductor including a plurality of data lines 171 and a plurality of first and second drain electrodes 175a and 175b is formed. The data line 171 includes a plurality of first and second source electrodes 173a and 173b and an end portion 179 and the drain electrodes 175a and 175b include wide end portions 177a and 177b. A protective film (not shown) is formed on the data conductors 171, 175a and 175b and exposed semiconductor portions 154a and 154b. A plurality of contact holes 181a, 181b, 182, 185a, 185b are formed. A plurality of pixel electrodes 191 including a first and a second sub-pixel electrodes 191a and 191b and a plurality of contact assistants 81a, 81b and 82 are formed on a protective film. An alignment film (not shown) is formed on the pixel electrode 191, the contact assistants 81a, 81b, and 82 and the passivation film.

상부 표시판에 대하여 설명하자면, 절연 기판 위에 차광 부재, 색필터, 공통 전극(270), 그리고 배향막이 형성되어 있다.To describe the upper display panel, a light shielding member, a color filter, a common electrode 270, and an alignment film are formed on an insulating substrate.

그러나 본 실시예에 따른 액정 표시판 조립체에서는 도 4 내지 도 6에 도시한 액정 표시판 조립체와 비교할 때 게이트선(121a, 121b)의 수효가 두 배이고 데이터선(171)의 수효가 반이다. 즉 한 쌍의 게이트선(121a, 121b)이 동일한 형태로 반복 형성되어 있다.However, in the liquid crystal display panel assembly according to the present embodiment, the number of gate lines 121a and 121b is twice that of the liquid crystal panel assembly shown in FIGS. 4 to 6, and the number of data lines 171 is half. That is, a pair of gate lines 121a and 121b are repeatedly formed in the same shape.

그리고 하나의 화소 전극(191)을 이루는 제1 및 제2 부화소 전극(191a, 191b)에 연결된 제1 및 제2 박막 트랜지스터(Qa, Qb)가 서로 다른 게이트선(121a, 121b), 동일한 데이터선(171)에 연결되어 있다.The first and second thin film transistors Qa and Qb connected to the first and second sub-pixel electrodes 191a and 191b constituting one pixel electrode 191 are connected to different gate lines 121a and 121b, And is connected to the line 171.

제1 및 제2 박막 트랜지스터(Qa, Qb)는 각각 제1 및 제2 데이터선(171c, 171d)의 왼쪽에 위치한다.The first and second thin film transistors Qa and Qb are located on the left side of the first and second data lines 171c and 171d, respectively.

도 17에 도시한 액정 표시판 조립체의 데이터선(171)은 도 4에 도시한 액정 표시판 조립체의 데이터선(171a, 171b)와 동일하다. 데이터선(171)은 박막 트랜지스터(Q)를 통하여 제1 및 제2 부화소 전극(191a, 191b)와 연결되어 있는 데이터선(171m)(이하 '자기 데이터선'이라 한다) 및 제1 및 제2 부화소 전극(191a, 191b)과는 연결되어 있지 않고 이웃하는 화소 전극(191)과 연결되어 있는 데이터선(171o)(이하, '이웃 데이터선'이라 한다)을 포함한다. 자기 데이터선(171m)은 제1 부화소 전극(191a)과 중첩하지 않는 제1 부분(171m1) 및 제2 부화소 전극(191b)과 중첩하는 제2 부분(171m2)을 포함한다. 이웃 데이터선(171o) 서로 꺾여져 있는 제1 부분(171o1) 및 제2 부분(171o2)을 포함하며 이들 모두는 제1 및 제2 부화소 전극(191a, 191b)과 중첩하지 않는다.The data lines 171 of the liquid crystal panel assembly shown in Fig. 17 are the same as the data lines 171a and 171b of the liquid crystal panel assembly shown in Fig. The data line 171 is connected to the first and second sub-pixel electrodes 191a and 191b through the thin film transistor Q and the data line 171m And a data line 171o (hereinafter referred to as a "neighboring data line") which is not connected to the two sub-pixel electrodes 191a and 191b and is connected to a neighboring pixel electrode 191. [ The magnetic data line 171m includes a first portion 171m1 that does not overlap with the first sub-pixel electrode 191a and a second portion 171m2 that overlaps with the second sub-pixel electrode 191b. The neighboring data lines 171o include a first portion 171o1 and a second portion 171o2 which are folded to each other and not all overlap with the first and second sub-pixel electrodes 191a and 191b.

도 4 내지 도 6에 도시한 액정 표시판 조립체의 많은 특징들이 도 17에 도시한 액정 표시판 조립체에도 적용될 수 있다.Many features of the liquid crystal panel assembly shown in Figs. 4 to 6 can also be applied to the liquid crystal panel assembly shown in Fig.

이제 도 16에 도시한 액정 표시판 조립체의 다른 여러 가지 예에 대하여 도 18 내지 도 20을 참고하여 상세하게 설명한다.Now, various other examples of the liquid crystal panel assembly shown in Fig. 16 will be described in detail with reference to Figs. 18 to 20. Fig.

도 18, 도 19 및 도 20을 각각 참고하면, 본 실시예에 따른 액정 표시판 조립체도 서로 마주하는 하부 표시판(도시하지 않음)과 상부 표시판(도시하지 않음) 및 이들 두 표시판 사이에 들어 있는 액정층(도시하지 않음)을 포함한다.18, 19 and 20, the liquid crystal panel assembly according to the present embodiment also includes a lower panel (not shown) and an upper panel (not shown) facing each other, and a liquid crystal layer (Not shown).

본 실시예에 따른 액정 표시판 조립체의 층상 구조는 대개 도 4 및 도 6에 도시한 액정 표시판 조립체의 층상 구조와 동일하다.The layered structure of the liquid crystal panel assembly according to the present embodiment is generally the same as the layered structure of the liquid crystal panel assembly shown in Figs.

하부 표시판에 대하여 설명하자면, 절연 기판(도시하지 않음) 위에 복수 쌍의 게이트선(121a, 121b)과 복수 쌍의 유지 전극선(131a, 131b)을 포함하는 게이트 도전체가 형성되어 있다. 게이트선(121a, 121b)은 각각 제1 및 제2 게이트 전극(124a, 124b)과 끝 부분(129a, 129b)을 포함한다. 게이트 도전체(121a, 121b, 131a, 131b) 위에는 게이트 절연막(도시하지 않음)이 형성되어 있다. 게이트 절연막 위에는 복수의 반도체(154a, 154b)가 형성되어 있고, 그 위에는 복수의 저항성 접촉 부재(도시하지 않음)가 형성되어 있다. 저항성 접촉 부재 위에는 복수의 데이터선(171)과 복수의 제1 및 제2 드레인 전극(175a, 175b)을 포함하는 데이터 도전체가 형성되어 있다. 데이터선(171)은 복수의 제1 및 제2 소스 전극(173a, 173b)과 끝 부분(179)을 포함하며, 드레인 전극(175a, 175b)은 넓은 끝 부분(177a, 177b)을 포함한다. 데이터 도전체(171, 175a, 175b) 및 노출된 반도체(154a, 154b) 부분 위에는 보호막(도시하지 않음)이 형성되어 있고, 보호막 및 게이트 절연막에는 복수의 접촉 구멍(181a, 181b, 182, 185a, 185b)이 형성되어 있다. 보호막 위에는 제1 및 제2 부화소 전극(191a, 191b)을 포함하는 복수의 화소 전극(191)과 복수의 접촉 보조 부재(81a, 81b, 82)가 형성되어 있다. 화소 전극(191), 접촉 보조 부재(81a, 81b, 82) 및 보호막 위에는 배향막(도시하지 않음)이 형성되어 있다.Describing the lower display panel, a gate conductor including a plurality of pairs of gate lines 121a and 121b and a plurality of pairs of storage electrode lines 131a and 131b is formed on an insulating substrate (not shown). The gate lines 121a and 121b include first and second gate electrodes 124a and 124b and end portions 129a and 129b, respectively. A gate insulating film (not shown) is formed on the gate conductors 121a, 121b, 131a, and 131b. On the gate insulating film, a plurality of semiconductors 154a and 154b are formed, and a plurality of resistive contact members (not shown) are formed thereon. On the resistive contact member, a data conductor including a plurality of data lines 171 and a plurality of first and second drain electrodes 175a and 175b is formed. The data line 171 includes a plurality of first and second source electrodes 173a and 173b and an end portion 179 and the drain electrodes 175a and 175b include wide end portions 177a and 177b. A protective film (not shown) is formed on the data conductors 171, 175a and 175b and exposed semiconductor portions 154a and 154b. A plurality of contact holes 181a, 181b, 182, 185a, 185b are formed. A plurality of pixel electrodes 191 including a first and a second sub-pixel electrodes 191a and 191b and a plurality of contact assistants 81a, 81b and 82 are formed on a protective film. An alignment film (not shown) is formed on the pixel electrode 191, the contact assistants 81a, 81b, and 82 and the passivation film.

상부 표시판에 대하여 설명하자면, 절연 기판 위에 차광 부재, 색필터, 공통 전극, 그리고 배향막이 형성되어 있다.To describe the upper display panel, a light shielding member, a color filter, a common electrode, and an alignment film are formed on an insulating substrate.

도 18에 도시한 액정 표시판 조립체는 도 17의 액정 표시판 조립체와 달리 자기 데이터선(171m)이 한 화소 전극(191)과 인접하는 부분에서 두 번 꺾여 있다. 즉 제1 부화소 전극(191a)과 인접하되 중첩하지 않는 제1 부분(171m1) 및 제2 부화소 전극(191b)과 인접하는 제2 부분(171m2)을 포함한다. 제2 부분(171m2)은 제2 부화소 전극(191b)와 중첩하는 제3 부분(171m3) 및 제2 부화소 전극(191b)와 중첩하지 않는 제4 부분(171m4)을 포함한다.The liquid crystal panel assembly shown in FIG. 18 is folded twice at a portion where the magnetic data line 171m is adjacent to the pixel electrode 191, unlike the liquid crystal panel assembly shown in FIG. A first portion 171m1 adjacent to the first sub-pixel electrode 191a but not overlapping with the second sub-pixel electrode 191b and a second portion 171m2 adjacent to the second sub-pixel electrode 191b. The second portion 171m2 includes a third portion 171m3 that overlaps the second sub-pixel electrode 191b and a fourth portion 171m4 that does not overlap with the second sub-pixel electrode 191b.

이웃 데이터선(171o) 역시 한 화소 전극(191)과 인접하는 부분에서 두 번 꺾여 있다. 즉 제1 부화소 전극(191a)과 인접하되 중첩하지 않는 제1 부분(171o1) 및 제2 부화소 전극(191b)과 인접하는 제2 부분(171o2)을 포함한다. 제2 부분(171o2)은 또 다시 서로 꺾여 있는 제3 부분(171o3) 및 제4 부분(171o4)을 포함한다. 제4 부분(171o4)은 제2 부화소 전극(191b)과 중첩한다.The neighboring data line 171o is also bent twice at a portion adjacent to the pixel electrode 191. [ A first portion 171o1 adjacent to the first sub-pixel electrode 191a but not overlapping with the second sub-pixel electrode 191b and a second portion 171o2 adjacent to the second sub-pixel electrode 191b. The second portion 171o2 further includes a third portion 171o3 and a fourth portion 171o4 which are bent together. The fourth portion 171o4 overlaps with the second sub-pixel electrode 191b.

이렇게 데이터선(171)을 한 화소 전극(191)에 걸쳐 두번 꺾음으로써, 수직 크로스토크의 발생을 최소화할 수 있다.By thus folding the data line 171 twice over one pixel electrode 191, the occurrence of vertical crosstalk can be minimized.

도 19에 도시한 액정 표시판 조립체는, 도 17의 액정 표시판 조립체와 달리 화소 전극(191)의 형태가 도 12의 액정 표시판 조립체의 화소 전극(191)과 동일하다. 데이터선(171)의 형태는 도 17에 도시한 액정 표시판 조립체의 데이터선(171)과 동일하다.In the liquid crystal panel assembly shown in Fig. 19, the pixel electrode 191 is the same as the pixel electrode 191 of the liquid crystal panel assembly shown in Fig. 12, unlike the liquid crystal panel assembly shown in Fig. The form of the data line 171 is the same as that of the data line 171 of the liquid crystal panel assembly shown in Fig.

도 20에 도시한 액정 표시판 조립체는, 도 18의 액정 표시판 조립체와 데이터선(171)의 형태가 동일하며, 도 12의 액정 표시판 조립체의 화소 전극(191)과 형태가 동일하다.The liquid crystal panel assembly shown in Fig. 20 has the same shape as the liquid crystal panel assembly shown in Fig. 18 and the data line 171, and has the same shape as the pixel electrode 191 of the liquid crystal panel assembly shown in Fig.

도 4 내지 도 6에 도시한 액정 표시판 조립체의 많은 특징들이 도 18 내지 도 20에 도시한 액정 표시판 조립체에도 적용될 수 있다.Many of the features of the liquid crystal panel assembly shown in Figs. 4 to 6 are also applicable to the liquid crystal panel assembly shown in Figs. 18 to 20.

이제 도 21 및 도 22를 참고하여 본 발명의 다른 실시예에 따른 액정 표시 장치에 대하여 설명한다.Now, a liquid crystal display according to another embodiment of the present invention will be described with reference to FIGS. 21 and 22. FIG.

도 21은 본 발명의 다른 실시예에 따른 액정 표시 장치의 블록도이고, 도 22는 본 발명의 다른 실시예에 따른 액정 표시판 조립체의 두 화소에 대한 등가 회로도이다.FIG. 21 is a block diagram of a liquid crystal display device according to another embodiment of the present invention, and FIG. 22 is an equivalent circuit diagram of two pixels of a liquid crystal panel assembly according to another embodiment of the present invention.

도 21 및 도 22를 참고하면, 본 발명의 한 실시예에 따른 액정 표시 장치는 액정 표시판 조립체(liquid crystal panel assembly)(300)와 이에 연결된 게이트 구동부(400), 데이터 구동부(500) 및 유지 전극 구동부(700), 데이터 구동부(500)에 연결된 계조 전압 생성부(800), 그리고 이들을 제어하는 신호 제어부(600)를 포함한다.21 and 22, a liquid crystal display according to an exemplary embodiment of the present invention includes a liquid crystal panel assembly 300, a gate driver 400 connected thereto, a data driver 500, A gradation voltage generator 800 connected to the data driver 500, and a signal controller 600 for controlling the gradation voltage generator 800 and the data driver 500, respectively.

액정 표시판 조립체(300)는 등가 회로로 볼 때 복수의 신호선(G1-Gn, D1-Dm)과 이에 연결되어 있으며 대략 행렬의 형태로 배열된 복수의 화소(pixel)(PX)를 포함한다. 반면, 도 3에 도시한 구조로 볼 때 액정 표시판 조립체(300)는 서로 마주하는 하부 및 상부 표시판(100, 200)과 그 사이에 들어 있는 액정층(3)을 포함한다.The liquid crystal panel assembly 300 includes a plurality of signal lines G 1 -G n and D 1 -D m and a plurality of pixels PX connected to the signal lines G 1 -G n and D 1 -D m arranged in the form of a matrix . 3, the liquid crystal panel assembly 300 includes lower and upper display panels 100 and 200 facing each other and a liquid crystal layer 3 interposed therebetween.

신호선(G1-Gn, D1-Dm)은 게이트 신호("주사 신호"라고도 함)를 전달하는 복수의 게이트선(G1-Gn), 데이터 신호를 전달하는 복수의 데이터선(D1-Dm) 및 유지 전극 신호를 전달하는 복수 쌍의 제1 및 제2 유지 전극선(Sa, Sb)을 포함한다. 게이트선(G1-Gn)은 대략 행 방향으로 뻗으며 서로가 거의 평행하고, 데이터선(D1-Dm)은 대략 열 방향으로 뻗으며 서로가 거의 평행하다.The signal lines G 1 -G n and D 1 -D m include a plurality of gate lines G 1 -G n for transferring gate signals (also referred to as "scan signals"), a plurality of data lines D 1 -D m and a plurality of pairs of first and second sustain electrode lines Sa and Sb for transmitting sustain electrode signals. The gate lines G 1 to G n extend in a substantially row direction and are substantially parallel to each other, and the data lines D 1 to D m extend in a substantially column direction and are substantially parallel to each other.

본 실시예에 따른 액정 표시판 조립체는 복수의 게이트선(GL), 복수의 데이터선(DL) 및 복수 쌍의 유지 전극선(SLa, SLb)을 포함하는 신호선과 이에 연결된 복수의 화소(PX)를 포함한다.The liquid crystal panel assembly according to the present embodiment includes a signal line including a plurality of gate lines GL, a plurality of data lines DL and a plurality of pairs of sustain electrode lines SLa and SLb and a plurality of pixels PX connected thereto do.

각 화소(PX)는 한 쌍의 부화소(PXa, PXb)를 포함하며, 각 부화소(PXa/PXb)는 각각 해당 게이트선(GL) 및 데이터선(DLa)에 연결되어 있는 스위칭 소자(Q)와 이에 연결된 제1/제2 액정 축전기(Clca/Clcb), 그리고 스위칭 소자(Q) 및 유지 전극선(SLa/SLb)에 연결되어 있는제1/제2 유지 축전기(Csta/Cstb)를 포함한다.Each pixel PX includes a pair of subpixels PXa and PXb and each of the subpixels PXa and PXb includes a switching element Q connected to the corresponding gate line GL and the data line DLa, And a first / second storage capacitor Csta / Cstb connected to the first and second liquid crystal capacitors Clca and Clcb connected to the switching element Q and the sustain electrode lines SLa and SLb, .

스위칭 소자(Q) 또한 하부 표시판(100)에 구비되어 있는 박막 트랜지스터 등의 삼단자 소자로서, 그 제어 단자는 게이트선(GL)과 연결되어 있고, 입력 단자는 데이터선(DLa)과 연결되어 있으며, 출력 단자는 액정 축전기(Clca/Clcb) 및 유지 축전기(Csta/Cstb)와 연결되어 있다.The switching element Q is also a three terminal element such as a thin film transistor provided in the lower panel 100. The control terminal is connected to the gate line GL and the input terminal is connected to the data line DLa And the output terminal is connected to the liquid crystal capacitor Clca / Clcb and the storage capacitor Csta / Cstb.

제1 액정 축전기(Clca)는 하부 표시판(100)의 제1 부화소 전극(191a)과 상부 표시판(200)의 공통 전극(270)을 두 단자로 하고, 제2 액정 축전기(Clcb)는 제2 부화소 전극(191b)과 상부 표시판(200)의 공통 전극(270)을 두 단자로 한다. 전극(191, 270) 사이의 액정층(3)은 유전체로서 기증한다. 제1 및 제2 부화소 전극(191a, 191b)은 모두 박막 트랜지스터(Q)에 공통으로 연결되어 있다. 공통 전극(270)은 상부 표시판(200)의 전면에 형성되어 있고 공통 전압(Vcom)을 인가 받는다.The first liquid crystal capacitor Clca has the first sub pixel electrode 191a of the lower panel 100 and the common electrode 270 of the upper panel 200 as two terminals and the second liquid crystal capacitor Clcb has the second terminal The sub-pixel electrode 191b and the common electrode 270 of the upper panel 200 are two terminals. The liquid crystal layer 3 between the electrodes 191 and 270 donates as a dielectric. The first and second sub-pixel electrodes 191a and 191b are commonly connected to the thin film transistor Q. The common electrode 270 is formed on the front surface of the upper panel 200 and receives the common voltage Vcom.

제1 유지 축전기(Csta)는 하부 표시판(100)에 구비된 제1 유지 전극선(SLa)과 제1 부화소 전극(191a)이 절연체를 사이에 두고 중첩되어 이루어지며, 제2 유지 축전기(Cstb)는 제2 유지 전극선(SLb)과 제2 부화소 전극(191b)이 절연체를 사이에 두고 중첩되어 이루어진다. 제1 및 제2 유지 전극선(Sa, Sb)에는 유지 전극 신호(Vsta, Vstb)가 인가된다.The first storage capacitor Csta is formed by overlapping the first sustain electrode line SLa and the first sub-pixel electrode 191a provided on the lower panel 100 with an insulator interposed therebetween. The second storage capacitor Cstb, The second sustain electrode line SLb and the second sub-pixel electrode 191b are superimposed with an insulator interposed therebetween. The sustain electrode signals Vsta and Vstb are applied to the first and second sustain electrode lines Sa and Sb.

그러면 이러한 액정 표시판 조립체(300)에 대하여 도 23을 참고로 하여 상세하게 설명한다.The liquid crystal panel assembly 300 will be described in detail with reference to FIG.

도 23을 참고하면, 본 실시예에 따른 액정 표시판 조립체도 서로 마주하는 하부 표시판(도시하지 않음)과 상부 표시판(도시하지 않음) 및 이들 두 표시판 사이에 들어 있는 액정층(도시하지 않음)을 포함한다.23, the liquid crystal panel assembly according to the present embodiment also includes a lower panel (not shown), an upper panel (not shown), and a liquid crystal layer (not shown) interposed between the two panels do.

본 실시예에 따른 액정 표시판 조립체의 층상 구조는 대개 도 4 및 도 6에 도시한 액정 표시판 조립체의 층상 구조와 동일하다.The layered structure of the liquid crystal panel assembly according to the present embodiment is generally the same as the layered structure of the liquid crystal panel assembly shown in Figs.

하부 표시판에 대하여 설명하자면, 절연 기판(도시하지 않음) 위에 복수의 게이트선(121)과 복수 쌍의 유지 전극선(131a, 131b)을 포함하는 게이트 도전체가 형성되어 있다. 게이트선(121)은 게이트 전극(124)과 끝 부분(129)을 포함한다. 게이트 도전체(121, 131a, 131b) 위에는 게이트 절연막(도시하지 않음)이 형성되어 있다. 게이트 절연막 위에는 복수의 반도체(154)가 형성되어 있고, 그 위에는 복수의 저항성 접촉 부재(도시하지 않음)가 형성되어 있다. 저항성 접촉 부재 위에는 복수의 데이터선(171)과 복수의 제1 및 제2 드레인 전극(175a, 175b)을 포함하는 데이터 도전체가 형성되어 있다. 데이터선(171)은 복수의 소스 전극(173)과 끝 부분(179)을 포함하며, 드레인 전극(175a, 175b)은 넓은 끝 부분(177a, 177b)을 포함한다. 데이터 도전체(171, 175a, 175b) 및 노출된 반도체(154) 부분 위에는 보호막(도시하지 않음)이 형성되어 있고, 보호막 및 게이트 절연막에는 복수의 접촉 구멍(181, 182, 185a, 185b)이 형성되어 있다. 보호막 위에는 제1 및 제2 부화소 전극(191a, 191b)을 포함하는 복수의 화소 전극(191)과 복수의 접촉 보조 부재(81, 82)가 형성되어 있다. 화소 전극(191), 접촉 보조 부재(81, 82) 및 보호막 위에는 배향막(도시하지 않음)이 형성되어 있다.Describing the lower display panel, a gate conductor including a plurality of gate lines 121 and a plurality of pairs of storage electrode lines 131a and 131b is formed on an insulating substrate (not shown). The gate line 121 includes a gate electrode 124 and an end portion 129. A gate insulating film (not shown) is formed on the gate conductors 121, 131a, and 131b. A plurality of semiconductors 154 are formed on the gate insulating film, and a plurality of resistive contact members (not shown) are formed thereon. On the resistive contact member, a data conductor including a plurality of data lines 171 and a plurality of first and second drain electrodes 175a and 175b is formed. The data line 171 includes a plurality of source electrodes 173 and an end portion 179 and the drain electrodes 175a and 175b include wide end portions 177a and 177b. A protective film (not shown) is formed on the portions of the data conductors 171, 175a and 175b and the exposed semiconductor 154. A plurality of contact holes 181, 182, 185a and 185b are formed in the protective film and the gate insulating film. . A plurality of pixel electrodes 191 including the first and second sub-pixel electrodes 191a and 191b and a plurality of contact assistants 81 and 82 are formed on the protective film. An alignment film (not shown) is formed on the pixel electrode 191, the contact assistants 81 and 82, and the protective film.

상부 표시판에 대하여 설명하자면, 절연 기판 위에 차광 부재, 색필터, 공통 전극(270), 그리고 배향막이 형성되어 있다.To describe the upper display panel, a light shielding member, a color filter, a common electrode 270, and an alignment film are formed on an insulating substrate.

본 실시예에 따른 액정 표시 장치는 도 4 및 도 16에 도시한 액정 표시 장치와 달리 한 화소 당 하나의 게이트선(121) 및 하나의 데이터선(171)을 가지며, 하나의 게이트 전극(124), 하나의 소스 전극(173) 및 제1 드레인 전극(175a)은 반도체(151)의 돌출부(154)와 함께 하나의 박막 트랜지스터(thin film transistor, TFT)(Q)의 일부를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 제1 드레인 전극(175a) 사이의 돌출부(154)에 형성된다. 또한 하나의 게이트 전극(124), 하나의 소스 전극(173) 및 제2 드레인 전극(175b)은 반도체(151)의 돌출부(154)와 함께 하나의 박막 트랜지스터의 일부를 이루며, 박막 트랜지스터의 채널은 소스 전극(173)과 제2 드레인 전극(175b) 사이의 돌출부(154)에 형성된다.Unlike the liquid crystal display device shown in FIGS. 4 and 16, the liquid crystal display according to the present embodiment has one gate line 121 and one data line 171 per pixel, and one gate electrode 124, One source electrode 173 and the first drain electrode 175a constitute a part of one thin film transistor (TFT) Q together with the protrusion 154 of the semiconductor 151, A channel is formed in the protrusion 154 between the source electrode 173 and the first drain electrode 175a. One gate electrode 124, one source electrode 173 and the second drain electrode 175b form a part of one thin film transistor together with the protrusion 154 of the semiconductor 151, Is formed in the protruding portion 154 between the source electrode 173 and the second drain electrode 175b.

다시 도 21을 참고하면, 계조 전압 생성부(800)는 화소(PX)의 투과율과 관련된 두 벌의 계조 전압 집합(또는 기준 계조 전압 집합)을 생성한다. 두 벌 중 한 벌은 공통 전압(Vcom)에 대하여 양의 값을 가지고 다른 한 벌은 음의 값을 가진다.Referring again to FIG. 21, the gradation voltage generator 800 generates two sets of gradation voltages (or reference gradation voltage sets) related to the transmittance of the pixel PX. One of the two has a positive value for the common voltage (Vcom) and the other has a negative value.

게이트 구동부(400)는 액정 표시판 조립체(300)의 게이트선(G1-Gn)과 연결되어 게이트 온 전압(Von)과 게이트 오프 전압(Voff)의 조합으로 이루어진 게이트 신호를 게이트선(G1-Gn)에 인가한다.The gate driver 400 is connected to the gate lines G 1 -G n of the liquid crystal panel assembly 300 and supplies a gate signal composed of a combination of the gate-on voltage Von and the gate-off voltage Voff to the gate line G 1 -G n .

데이터 구동부(500)는 액정 표시판 조립체(300)의 데이터선(D1-Dm)에 연결되어 있으며, 계조 전압 생성부(800)로부터의 계조 전압을 선택하고 이를 데이터 신호로서 데이터선(D1-Dm)에 인가한다. 그러나 계조 전압 생성부(800)가 모든 계조에 대한 전압을 모두 제공하는 것이 아니라 정해진 수의 기준 계조 전압만을 제공하는 경우에, 데이터 구동부(500)는 기준 계조 전압을 분압하여 전체 계조에 대한 계조 전압을 생성하고 이 중에서 데이터 신호를 선택한다.The data driver 500 is connected to the data lines D 1 -D m of the liquid crystal panel assembly 300 and selects the gradation voltage from the gradation voltage generator 800 and supplies it as a data signal to the data line D 1 -D m . However, when the gradation voltage generator 800 provides only a predetermined number of reference gradation voltages instead of providing all the voltages for all gradations, the data driver 500 divides the reference gradation voltage and supplies the gradation voltage And selects a data signal among them.

유지 전극 구동부(700)는 제1 및 제2 유지 전극선(Sa, Sb)와 연결되어 있으며, 위상이 반대인 한 쌍의 유지 전극 신호(Vsta, Vstb)를 각각 제1 및 제2 유지 전극선(Sa, Sb)에 인가한다.The sustain electrode driver 700 is connected to the first and second sustain electrode lines Sa and Sb and supplies a pair of sustain electrode signals Vsta and Vstb having opposite phases to the first and second sustain electrode lines Sa , Sb.

신호 제어부(600)는 게이트 구동부(400) 및 데이터 구동부(500) 등을 제어한다.The signal controller 600 controls the gate driver 400, the data driver 500, and the like.

이러한 구동 장치(400, 500, 600, 800) 각각은 적어도 하나의 집적 회로 칩의 형태로 액정 표시판 조립체(300) 위에 직접 장착되거나, 가요성 인쇄 회로막(flexible printed circuit film)(도시하지 않음) 위에 장착되어 TCP(tape carrier package)의 형태로 액정 표시판 조립체(300)에 부착되거나, 별도의 인쇄 회로 기판(printed circuit board)(도시하지 않음) 위에 장착될 수도 있다. 이와는 달리, 이들 구동 장치(400, 500, 600, 800)가 신호선(G1-Gn, D1-Dm, S1, S2) 및 박막 트랜지스터 스위칭 소자(Q1, Q2) 따위와 함께 액정 표시판 조립체(300)에 집적될 수도 있다. 또한, 구동 장치(400, 500, 600, 800)는 단일 칩으로 집적될 수 있으며, 이 경우 이들 중 적어도 하나 또는 이들을 이루는 적어도 하나의 회로 소자가 단일 칩 바깥에 있을 수 있다.Each of the driving devices 400, 500, 600, and 800 may be directly mounted on the liquid crystal panel assembly 300 in the form of at least one integrated circuit chip, or may be a flexible printed circuit film (not shown) Or may be attached to the liquid crystal panel assembly 300 in the form of a tape carrier package (TCP), or may be mounted on a separate printed circuit board (not shown). Alternatively, the driving devices 400, 500, 600, and 800 may be connected to the liquid crystal display panel 100 with the signal lines G 1 -G n , D 1 -D m , S 1 , and S 2 and the thin film transistor switching elements Q 1 and Q 2, Or may be integrated into the display panel assembly 300. In addition, the drivers 400, 500, 600, 800 may be integrated into a single chip, in which case at least one of them, or at least one circuit element constituting them, may be outside of a single chip.

그러면 이러한 액정 표시 장치의 동작에 대하여 상세하게 설명한다.The operation of the liquid crystal display device will now be described in detail.

신호 제어부(600)는 외부의 그래픽 제어기(도시하지 않음)로부터 입력 영상 신호(R, G, B) 및 이의 표시를 제어하는 입력 제어 신호를 수신한다. 입력 제어 신호의 예로는 수직 동기 신호(Vsync)와 수평 동기 신호(Hsync), 메인 클록(MCLK), 데이터 인에이블 신호(DE) 등이 있다.The signal controller 600 receives an input control signal for controlling the display of the input image signals R, G, and B from an external graphic controller (not shown). Examples of the input control signal include a vertical synchronization signal Vsync, a horizontal synchronization signal Hsync, a main clock MCLK, and a data enable signal DE.

신호 제어부(600)는 입력 영상 신호(R, G, B)와 입력 제어 신호를 기초로 입력 영상 신호(R, G, B)를 액정 표시판 조립체(300)의 동작 조건에 맞게 적절히 처리하고 게이트 제어 신호(CONT1), 데이터 제어 신호(CONT2) 및 유지 전극 제어 신호(CONT3) 등을 생성한 후, 게이트 제어 신호(CONT1)를 게이트 구동부(400)로 내보내고 데이터 제어 신호(CONT2)와 처리한 영상 신호(DAT)를 데이터 구동부(500)로 내보내며, 유지 전극 제어 신호(CONT3)를 유지 전극 구동부(700)로 내보낸다.The signal controller 600 appropriately processes the input video signals R, G, and B according to the operation conditions of the liquid crystal panel assembly 300 based on the input video signals R, G, and B and the input control signals, The gate driver 400 generates the signal CONT1, the data control signal CONT2 and the sustain electrode control signal CONT3 and then outputs the gate control signal CONT1 to the gate driver 400, (DAT) to the data driver 500 and outputs the sustain electrode control signal CONT3 to the sustain electrode driver 700. [

게이트 제어 신호(CONT1)는 주사 시작을 지시하는 주사 시작 신호(STV)와 게이트 온 전압(Von)의 출력 주기를 제어하는 적어도 하나의 클록 신호를 포함한다. 게이트 제어 신호(CONT1)는 또한 게이트 온 전압(Von)의 지속 시간을 한정하는 출력 인에이블 신호(OE)를 더 포함할 수 있다.The gate control signal CONT1 includes at least one clock signal for controlling the output period of the scan start signal STV indicating the start of scanning and the gate-on voltage Von. The gate control signal CONT1 may further include an output enable signal OE that defines the duration of the gate on voltage Von.

데이터 제어 신호(CONT2)는 한 행의 화소(PX)에 대한 영상 데이터의 전송 시작을 알리는 수평 동기 시작 신호(STH)와 데이터선(D1-Dm)에 데이터 신호를 인가하라는 로드 신호(LOAD) 및 데이터 클록 신호(HCLK)를 포함한다. 데이터 제어 신호(CONT2)는 또한 공통 전압(Vcom)에 대한 데이터 신호의 전압 극성(이하 "공통 전압에 대한 데이터 신호의 전압 극성"을 줄여 데이터 신호의 극성"이라 함)을 반전시키는 반전 신호(RVS)를 더 포함할 수 있다.The data control signal CONT2 includes a horizontal synchronization start signal STH for notifying the start of transmission of video data for one row of pixels PX and a load signal LOAD for applying a data signal to the data lines D 1 to D m And a data clock signal HCLK. The data control signal CONT2 also includes an inverted signal RVS that inverts the voltage polarity of the data signal with respect to the common voltage Vcom (hereinafter referred to as "polarity of the data signal by reducing the voltage polarity of the data signal with respect to the common voltage" ).

유지 전극 구동부(700)는 신호 제어부(600)로부터의 유지 전극 제어 신호(CONT3)에 따라 제1 및 제2유지 전극 신호(Vsta, Vstb)를 제1 및 제2 유지 전극선(Sa, Sb)에 각각 인가한다. 제1 및 제2 유지 전극 신호(Vsta, Vstb)는 공통 전압(Vcom)에 대하여 주기적으로 반전하며, 서로 위상이 반대이다.The sustain electrode driver 700 applies the first and second sustain electrode signals Vsta and Vstb to the first and second sustain electrode lines Sa and Sb in accordance with the sustain electrode control signal CONT3 from the signal controller 600, Respectively. The first and second sustain electrode signals Vsta and Vstb are periodically inverted with respect to the common voltage Vcom, and the phases thereof are opposite to each other.

신호 제어부(600)로부터의 데이터 제어 신호(C0NT2)에 따라, 데이터 구동부(500)는 한 행의 화소(PX)에 대한 디지털 영상 신호(DAT)를 수신하고, 각 디지털 영상 신호(DAT)에 대응하는 계조 전압을 선택함으로써 디지털 영상 신호(DAT)를 아날로그 데이터 신호로 변환한 다음, 이를 해당 데이터선(D1-Dm)에 인가한다.The data driver 500 receives the digital video signal DAT for one row of the pixels PX according to the data control signal C0NT2 from the signal controller 600 and outputs the digital video signal DAT corresponding to each digital video signal DAT And converts the digital video signal DAT into an analog data signal and applies it to the corresponding data line D 1 -D m .

게이트 구동부(400)는 신호 제어부(600)로부터의 게이트 제어 신호(CONT1)에 따라 게이트 온 전압(Von)을 게이트선(G1-Gn)에 인가하여 이 게이트선(G1-Gn)에 연결된 스위칭 소자(Q)를 턴온시킨다. 그러면, 데이터선(D1-Dm)에 인가된 데이터 신호가 턴 온된 스위칭 소자(Q)를 통하여 해당 화소(PX)에 인가된다.Gate driver 400 is a signal control gate lines (G 1 -G n) is applied to the gate line of the gate-on voltage (Von), (G 1 -G n) in accordance with the gate control signal (CONT1) of from 600 The switching element Q is turned on. Then, the data signal applied to the data lines D 1 -D m is applied to the corresponding pixel PX through the turned-on switching element Q.

화소(PX)에 인가된 데이터 신호의 전압과 공통 전압(Vcom)의 차이는 제1 액정 축전기(Clc1)의 충전 전압, 즉 제1 부화소 전극 전압으로서 나타난다. 또한, 제2 부화소 전극(191b)에 인가된 데이터 신호의 전압과 공통 전압(Vcom)의 차이는 제2 액정 축전기(Clc2)의 충전 전압, 제1 부화소 전극 전압으로 나타낸다.The difference between the voltage of the data signal applied to the pixel PX and the common voltage Vcom appears as the charging voltage of the first liquid crystal capacitor Clc1, that is, the first sub-pixel electrode voltage. The difference between the voltage of the data signal applied to the second sub-pixel electrode 191b and the common voltage Vcom is represented by the charging voltage of the second liquid crystal capacitor Clc2 and the first sub-pixel electrode voltage.

스위칭 소자(Q)가 턴 오프되면, 제1 및 제2 부화소 전극(191a, 191b)이 고립(floating) 상태가 된다. 그런데, 제1 및 제2 부화소 전극(191a, 191b)이 제1 및 제2 유지 전극선(131a, 131b)과 축전기(Csta, Cstb)를 이루고 있으므로, 제1 및 제2 유지 전극선(131a, 131b)의 전압 변화에 따라 제1 및 제2 부화소 전극(191a, 191b)의 전압도 변화하며, 제1 및 제2 부화소 전극(191a, 191b)의 전압이 달라진다. 제1 및 제2 유지 전극 신호(Vsta, Vstb)의 극성을 적절하게 조절하면 공통 전압(Vcom)에 대한 제2 부화소 전극(191b)의 평균 전압이 공통 전압(Vcom)에 대한 제1 부화소 전극(191a)의 평균 전압보다 높게 할 수 있다.When the switching element Q is turned off, the first and second sub-pixel electrodes 191a and 191b are in a floating state. Since the first and second sub-pixel electrodes 191a and 191b constitute the first and second sustain electrode lines 131a and 131b and the capacitors Csta and Cstb, the first and second sustain electrode lines 131a and 131b The voltage of the first and second sub-pixel electrodes 191a and 191b also changes and the voltages of the first and second sub-pixel electrodes 191a and 191b are changed. If the polarities of the first and second sustain electrode signals Vsta and Vstb are appropriately adjusted, the average voltage of the second sub-pixel electrode 191b with respect to the common voltage V com becomes equal to the average voltage of the first sub- Can be made higher than the average voltage of the electrode 191a.

그러면, 도 21의 액정 표시판 조립체의 다른 예에 대하여 도 24 내지 도 27을 참고로 하여 상세하게 설명한다.Next, another example of the liquid crystal panel assembly of Fig. 21 will be described in detail with reference to Figs. 24 to 27. Fig.

도 24, 도 25 및 도 27은 본 발명의 여러 가지 실시예에 따른 액정 표시판 조립체를 도시하는 배치도이며, 도 26은 도 25의 액정 표시판 조립체를 ⅩⅩⅥ-ⅩⅩⅥ 선을 따라 잘라 도시한 단면도이다.FIGS. 24, 25, and 27 are layout views showing a liquid crystal panel assembly according to various embodiments of the present invention, and FIG. 26 is a cross-sectional view of the liquid crystal panel assembly shown in FIG. 25 cut along the line XXVI-XXVI.

도 24, 도 25 및 도 26, 그리고 도 27을 각각 참고하면, 본 여러 가지 실시예에 따른 액정 표시판 조립체도 서로 마주하는 하부 표시판(100)과 상부 표시판(200) 및 이들 두 표시판 사이에 들어 있는 액정층(3)을 포함한다.Referring to FIGS. 24, 25, 26, and 27, the liquid crystal panel assembly according to the various embodiments includes a lower panel 100, an upper panel 200, And a liquid crystal layer (3).

본 실시예에 따른 액정 표시판 조립체의 층상 구조는 대개 도 4 및 도 6에 도시한 액정 표시판 조립체의 층상 구조와 동일하다.The layered structure of the liquid crystal panel assembly according to the present embodiment is generally the same as the layered structure of the liquid crystal panel assembly shown in Figs.

하부 표시판에 대하여 설명하자면, 절연 기판(110) 위에 복수의 게이트선(121)과 복수 쌍의 유지 전극선(131a, 131b)을 포함하는 게이트 도전체가 형성되어 있다. 게이트선(121)은 게이트 전극(124)과 끝 부분(129)을 포함한다. 게이트 도전체(121, 131a, 131b) 위에는 게이트 절연막(140)이 형성되어 있다. 게이트 절연막 위에는 복수의 반도체(154)가 형성되어 있고, 그 위에는 복수의 저항성 접촉 부재(163a, 165a)가 형성되어 있다. 저항성 접촉 부재(163a, 165a) 위에는 복수의 데이터선(171)과 복수의 제1 및 제2 드레인 전극(175a, 175b)을 포함하는 데이터 도전체가 형성되어 있다. 데이터선(171)은 복수의 소스 전극(173)과 끝 부분(179)을 포함하며, 드레인 전극(175a, 175b)은 넓은 끝 부분(177a, 177b)을 포함한다. 데이터 도전체(171, 175a, 175b) 및 노출된 반도체(154) 부분 위에는 보호막(180)이 형성되어 있고, 보호막 및 게이트 절연막(140)에는 복수의 접촉 구멍(181, 182, 185a, 185b)이 형성되어 있다. 보호막(180) 위에는 제1 및 제2 부화소 전극(191a, 191b)을 포함하는 복수의 화소 전극(191)과 복수의 접촉 보조 부재(81, 82)가 형성되어 있다. 화소 전극(191), 접촉 보조 부재(81, 82) 및 보호막 위에는 배향막(11)이 형성되어 있다.To describe the lower panel, a gate conductor including a plurality of gate lines 121 and a plurality of pairs of the storage electrode lines 131a and 131b is formed on the insulating substrate 110. The gate line 121 includes a gate electrode 124 and an end portion 129. A gate insulating film 140 is formed on the gate conductors 121, 131a, and 131b. On the gate insulating film, a plurality of semiconductors 154 are formed, and a plurality of resistive contact members 163a and 165a are formed thereon. A data conductor including a plurality of data lines 171 and a plurality of first and second drain electrodes 175a and 175b is formed on the resistive contact members 163a and 165a. The data line 171 includes a plurality of source electrodes 173 and an end portion 179 and the drain electrodes 175a and 175b include wide end portions 177a and 177b. A plurality of contact holes 181, 182, 185a, and 185b are formed in the protective film and the gate insulating film 140. The protective conductors 180 are formed on the data conductors 171, 175a, Respectively. A plurality of pixel electrodes 191 including a first and a second sub-pixel electrodes 191a and 191b and a plurality of contact assistants 81 and 82 are formed on the passivation layer 180. An alignment film 11 is formed on the pixel electrode 191, the contact assistants 81 and 82, and the protective film.

상부 표시판(200)에 대하여 설명하자면, 절연 기판(210) 위에 차광 부재(220), 색필터(230), 공통 전극(270), 그리고 배향막(21)이 형성되어 있다.A light shielding member 220, a color filter 230, a common electrode 270, and an alignment layer 21 are formed on an insulating substrate 210.

도 24의 액정 표시판 조립체는 도 23의 액정 표시판 조립체와 달리, 데이터선(171)이 도 18의 액정 표시 장치의 데이터선(171)과 동일한 형태를 취한다.24 differs from the liquid crystal panel assembly shown in Fig. 23 in that the data line 171 has the same shape as the data line 171 of the liquid crystal display device shown in Fig.

도 25 및 도 26에 도시한 액정 표시판 조립체는 도 23의 액정 표시판 조립체와 달리, 반도체(154)는 데이터선(171) 및 드레인 전극(175a, 175b)을 따라 연장되어 선형 반도체(151)를 이루며, 저항성 접촉 부재(163, 165a, 165b)는 데이터선(171)을 따라 연장되어 선형 저항성 접촉 부재(161)를 이룬다. 선형 반도체(151)는 데이터선(171), 드레인 전극(175c, 175d) 및 그 하부의 저항성 접촉 부재(163, 165a, 165b)와 실질적으로 동일한 평면 모양을 가지고 있다.The liquid crystal display panel assembly shown in Figures 25 and 26 differs from the liquid crystal panel assembly shown in Figure 23 in that the semiconductor 154 extends along the data line 171 and the drain electrodes 175a and 175b to form the linear semiconductor 151 The resistive contact members 163, 165a and 165b extend along the data line 171 to form a linear resistive contact member 161. [ The linear semiconductor 151 has substantially the same planar shape as the data line 171, the drain electrodes 175c and 175d and the resistive contact members 163, 165a and 165b therebelow.

이러한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법에서는 데이터선(171)과 드레인 전극(175a, 175b), 반도체(151) 및 저항성 접촉 부재(163, 165a, 165b)를 한 번의 사진 공정으로 형성한다.In the method of manufacturing such a thin film transistor panel according to an embodiment of the present invention, the data line 171, the drain electrodes 175a and 175b, the semiconductor 151 and the resistive contact members 163, 165a and 165b .

이러한 사진 공정에서 사용하는 감광막은 위치에 따라 두께가 다르며, 특히 두께가 작아지는 순서로 제1 부분과 제2 부분을 포함한다. 제1 부분은 데이터선(171)과 드레인 전극(175a, 175b)이 차지하는 배선 영역에 위치하며, 제2 부분은 박막 트랜지스터의 채널 영역에 위치한다.The photoresist used in this photolithography process has different thicknesses depending on positions, and in particular includes first and second portions in the order of decreasing thickness. The first portion is located in the wiring region occupied by the data line 171 and the drain electrodes 175a and 175b, and the second portion is located in the channel region of the thin film transistor.

위치에 따라 감광막의 두께를 달리하는 방법으로 여러 가지가 있을 수 있는데, 예를 들면 광마스크에 투광 영역(light transmitting area) 및 차광 영역(light blocking area) 외에 반투명 영역(translucent area)을 두는 방법이 있다. 반투명 영역에는 슬릿 패턴(slit pattern), 격자 패턴(lattice pattern) 또는 투과율이 중간이거나 두께가 중간인 박막이 구비된다. 슬릿 패턴을 사용할 때에는, 슬릿의 폭이나 슬릿 사이의 간격이 사진 공정에 사용하는 노광기의 분해능(resolution)보다 작은 것이 바람직하다. 다른 예로는 리플로우가 가능한 감광막을 사용하는 방법이 있다. 즉, 투광 영역과 차광 영역만을 지닌 통상의 노광 마스크로 리플로우 가능한 감광막을 형성한 다음 리플로우시켜 감광막이 잔류하지 않은 영역으로 흘러내리도록 함으로써 얇은 부분을 형성하는 것이다.For example, a method of placing a translucent area in addition to a light transmitting area and a light blocking area in a photomask is a method of varying the thickness of the photoresist layer depending on the position. have. The semitransparent region is provided with a slit pattern, a lattice pattern, or a thin film having a medium transmittance or an intermediate thickness. When using the slit pattern, it is preferable that the width of the slit and the interval between the slits are smaller than the resolution of the exposure apparatus used in the photolithography process. Another example is a method using a reflowable photoresist. That is, a reflowable photoresist film is formed with a normal exposure mask having only a light-transmitting region and a light-shielding region, and then reflowed to flow into a region where the photoresist film is not left, thereby forming a thin portion.

이와 같이 하면 한 번의 사진 공정을 줄일 수 있으므로 제조 방법이 간단해진다.This simplifies the manufacturing process since a single photolithography process can be reduced.

도 27의 액정 표시판 조립체는 도 23의 액정 표시판 조립체와 달리, 화소 전극(191)의 형태와 데이터선(171)의 형태가 도 20의 액정 표시판 조립체와 동일하다.The liquid crystal display panel assembly of FIG. 27 differs from the liquid crystal display panel assembly of FIG. 23 in that the shape of the pixel electrode 191 and the shape of the data line 171 are the same as the liquid crystal display panel assembly of FIG.

도 4 내지 도 6에 도시한 액정 표시판 조립체의 많은 특징들이 도 24 내지 도 27에 도시한 액정 표시판 조립체에도 적용될 수 있다.Many of the features of the liquid crystal panel assembly shown in Figs. 4 to 6 are also applicable to the liquid crystal panel assembly shown in Figs. 24 to 27.

12, 22: 편광판 11, 21: 배향막
91, 92, 93: 화소 전극 절개부
81, 81a, 81b, 82, 82a, 82b: 접촉 보조 부재
110, 210: 기판
121, 121a, 121b, 129a, 129b: 게이트선
124, 124a, 124b: 게이트 전극
131, 131a, 131b: 유지 전극선
137, 137a, 137b: 유지 전극
140: 게이트 절연막 154, 154a, 154b: 반도체
161, 163a, 165a, 163b, 165b: 저항성 접촉 부재
171, 171a, 171b, 179, 179a, 179b: 데이터선
173, 173a, 173b: 소스 전극
175, 175a, 175b, 177, 177a, 177b: 드레인 전극
180: 보호막
181, 181a, 181b, 182, 182a, 182b, 185, 185a, 185b: 접촉 구멍
191, 191a, 191b: 화소 전극
220: 차광 부재 230: 색필터
250: 덮개막 270: 공통 전극
300: 액정 표시판 조립체 400: 게이트 구동부
500: 데이터 구동부 600: 신호 제어부
700: 유지 전극 구동부 800: 계조 전압 생성부12, 22: Polarizer 11, 21: Orientation film
91, 92, 93: pixel electrode cutout portion
81, 81a, 81b, 82, 82a, 82b:
110, 210: substrate
121, 121a, 121b, 129a, and 129b:
124, 124a, 124b: gate electrode
131, 131a, 131b: sustain electrode lines
137, 137a, 137b: sustain electrodes
140: gate insulating film 154, 154a, 154b: semiconductor
161, 163a, 165a, 163b, 165b: resistive contact member
171, 171a, 171b, 179, 179a, 179b:
173, 173a and 173b: source electrodes
175, 175a, 175b, 177, 177a, 177b: drain electrode
180: Shield
181, 181a, 181b, 182, 182a, 182b, 185, 185a, 185b:
191, 191a, and 191b:
220: a light shielding member 230: a color filter
250: cover film 270: common electrode
300: liquid crystal panel assembly 400: gate driver
500: Data driver 600: Signal controller
700: sustain electrode driver 800: gradation voltage generator

Claims (14)

기판,
상기 기판 위에 형성되어 있으며, 전기적으로 서로 분리되어 있는 제1 및 제2 부화소 전극을 각각 포함하는 복수의 화소 전극, 그리고
상기 기판 위에 형성되어 있고, 상기 제1 부화소 전극 및 상기 제2 부화소 전극과 연결되어 있는 복수의 제1 데이터선
을 포함하며,
상기 제1 데이터선은 상기 제1 부화소 전극과 중첩하지 않고, 상기 제2 부화소 전극과 적어도 일부분 중첩하고,
상기 제1 및 제2 부화소 전극은 각각 세로변 및 이와 이웃하는 빗변을 갖는 평행사변형 전극편을 적어도 두 개 포함하고,
상기 제1 데이터선은 상기 제1 부화소 전극과 중첩하지 않는 제1 부분 및 상기 제2 부화소 전극과 적어도 일부분 중첩하는 제2 부분을 포함하고,
상기 제1 부분 및 상기 제2 부분은 서로 꺾여 있는 액정 표시 장치.Board,
A plurality of pixel electrodes formed on the substrate and including first and second sub-pixel electrodes electrically separated from each other, and
And a plurality of second data lines, which are formed on the substrate and are connected to the first and second sub-pixel electrodes,
/ RTI >
The first data line does not overlap with the first sub-pixel electrode, and at least partially overlaps with the second sub-pixel electrode,
Wherein the first and second sub-pixel electrodes include at least two parallelogram electrode fingers each having a longitudinal side and a hypotenuse adjacent thereto,
The first data line includes a first portion that does not overlap with the first sub-pixel electrode and a second portion that overlaps at least a portion with the second sub-pixel electrode,
Wherein the first portion and the second portion are bent with respect to each other. 제1항에서,
상기 제1 및 제2 부화소 전극 각각에서, 상기 적어도 두 개 평행사변형 전극편의 세로변은 서로 접해있는 액정 표시 장치.The method of claim 1,
Wherein longitudinal sides of the at least two parallelogram electrodes of the first and second sub-pixel electrodes are in contact with each other. 제2항에서,
상기 제1 및 제2 부화소 전극 각각에서, 상기 적어도 두 개 평행사변형 전극편의 빗변은 직각을 이루며 만나는 액정 표시 장치.3. The method of claim 2,
Wherein the oblique sides of the at least two parallelogram electrodes of the first and second sub-pixel electrodes meet at a right angle. 제1항 내지 제3항 중 어느 한 항에서,
상기 제1 및 제2 부화소 전극에 형성되어 있는 경사 방향 결정 부재를 더 포함하는 액정 표시 장치.4. The method according to any one of claims 1 to 3,
And a slant direction determining member formed on the first and second sub-pixel electrodes. 제4항에서,
상기 경사 방향 결정 부재는 상기 평행사변형 전극편의 빗변과 실질적으로 평행한 사선부를 가지는 복수의 절개부를 포함하는 액정 표시 장치.5. The method of claim 4,
Wherein the oblique direction determining member includes a plurality of cutouts having oblique lines substantially parallel to the oblique sides of the parallelogram electrode. 삭제delete 제1항에서,
상기 제1 부화소 전극의 세로변의 길이와 상기 제2 부화소 전극의 세로변의 길이는 서로 다른 액정 표시 장치.The method of claim 1,
Wherein a length of a longitudinal side of the first sub-pixel electrode and a length of a longitudinal side of the second sub-pixel electrode are different from each other. 제1항에서,
상기 제1 부화소 전극과 상기 제2 부화소 전극은 평면상에서 상하로 인접하는 액정 표시 장치.The method of claim 1,
Wherein the first sub-pixel electrode and the second sub-pixel electrode are vertically adjacent on a plane. 제8항에서,
상기 제1 부화소 전극의 세로 중심선과 상기 제2 부화소 전극의 세로 중심선은 정렬되어 있는 액정 표시 장치.9. The method of claim 8,
Wherein a longitudinal center line of the first sub-pixel electrode and a longitudinal center line of the second sub-pixel electrode are aligned. 제1항에서,
상기 제1 부화소 전극과 상기 제2 부화소 전극의 전압은 서로 다른 액정 표시 장치.The method of claim 1,
And the voltages of the first sub-pixel electrode and the second sub-pixel electrode are different from each other. 제10항에서,
상기 제1 부화소 전극의 면적이 상기 제2 부화소 전극의 면적보다 작고 상기 제1 부화소 전극의 전압이 상기 제2 부화소 전극의 전압보다 높은 액정 표시 장치.11. The method of claim 10,
Wherein an area of the first sub-pixel electrode is smaller than an area of the second sub-pixel electrode and a voltage of the first sub-pixel electrode is higher than a voltage of the second sub-pixel electrode. 제11항에서,
상기 제1 부화소 전극과 상기 제2 부화소 전극은 하나의 영상 정보로부터 얻어진 서로 다른 데이터 전압을 인가 받는 액정 표시 장치.12. The method of claim 11,
Wherein the first sub-pixel electrode and the second sub-pixel electrode receive different data voltages obtained from one image information. 제12항에서,
상기 제1 부화소 전극과 연결되어 있는 제1 박막 트랜지스터,
상기 제2 부화소 전극과 연결되어 있는 제2 박막 트랜지스터,
상기 제1 박막 트랜지스터와 연결되어 있는 제1 게이트선, 그리고
상기 제2 박막 트랜지스터와 연결되어 있는 제2 게이트선
을 더 포함하는 액정 표시 장치.The method of claim 12,
A first thin film transistor connected to the first sub-pixel electrode,
A second thin film transistor connected to the second sub-pixel electrode,
A first gate line connected to the first thin film transistor, and
And a second gate line connected to the second thin film transistor,
The liquid crystal display device further comprising: 제13항에서,
상기 제1 및 제2 박막 트랜지스터는 각각 상기 제1 및 제2 게이트선으로부터의 신호에 따라 턴온되어 상기 제1 데이터선으로부터의 신호를 전달하는 액정 표시 장치.
The method of claim 13,
Wherein the first and second thin film transistors turn on according to signals from the first and second gate lines and transmit signals from the first data line, respectively.
KR1020130109890A 2013-09-12 2013-09-12 Liquid crystal display KR101518330B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130109890A KR101518330B1 (en) 2013-09-12 2013-09-12 Liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130109890A KR101518330B1 (en) 2013-09-12 2013-09-12 Liquid crystal display

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020050116790A Division KR101383714B1 (en) 2005-12-02 2005-12-02 Liquid crystal display

Publications (2)

Publication Number Publication Date
KR20130114047A KR20130114047A (en) 2013-10-16
KR101518330B1 true KR101518330B1 (en) 2015-05-07

Family

ID=49634324

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130109890A KR101518330B1 (en) 2013-09-12 2013-09-12 Liquid crystal display

Country Status (1)

Country Link
KR (1) KR101518330B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI605283B (en) * 2015-12-28 2017-11-11 群創光電股份有限公司 Display apparatus

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001281696A (en) * 2000-03-30 2001-10-10 Sharp Corp Active matrix type liquid crystal display device
JP2003330390A (en) 2002-05-16 2003-11-19 Sharp Corp Active matrix substrate and method of manufacturing the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001281696A (en) * 2000-03-30 2001-10-10 Sharp Corp Active matrix type liquid crystal display device
JP2003330390A (en) 2002-05-16 2003-11-19 Sharp Corp Active matrix substrate and method of manufacturing the same

Also Published As

Publication number Publication date
KR20130114047A (en) 2013-10-16

Similar Documents

Publication Publication Date Title
KR101383714B1 (en) Liquid crystal display
KR101171180B1 (en) Liquid crystal display
JP5057500B2 (en) Multi-domain liquid crystal display device and display panel used therefor
KR101668380B1 (en) Liquid crsytal display
JP5379951B2 (en) Liquid crystal display
TWI522709B (en) Liquid crystal display apparatus with wide viewing angle
KR101471550B1 (en) Panel, liquid crystal display including the same and method for manufacturing thereof
KR101046929B1 (en) Liquid crystal display
KR101230304B1 (en) Liquid crystal display
EP1882978A1 (en) Liquid crystal display
KR20070051045A (en) Liquid crystal display
KR101230312B1 (en) Liquid crystal display
KR20060122118A (en) Thin film transistor array panel and liquid crystal display including the same
KR20070059558A (en) Liquid crystal display
KR101251994B1 (en) Liquid crystal display
KR101326132B1 (en) Liquid crystal display
KR20080053644A (en) Liquid crystal display
JP2008033326A (en) Liquid crystal display
KR20070097266A (en) Liquid crystal display
KR101326131B1 (en) Liquid crystal display
KR101518330B1 (en) Liquid crystal display
KR101240646B1 (en) Liquid crystal display
KR20080044434A (en) Liquid crystal display
KR101392183B1 (en) Liquid crystal display
KR101112561B1 (en) Liquid crsytal display

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180403

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190401

Year of fee payment: 5