JP2001281696A - Active matrix type liquid crystal display device - Google Patents

Active matrix type liquid crystal display device

Info

Publication number
JP2001281696A
JP2001281696A JP2000094330A JP2000094330A JP2001281696A JP 2001281696 A JP2001281696 A JP 2001281696A JP 2000094330 A JP2000094330 A JP 2000094330A JP 2000094330 A JP2000094330 A JP 2000094330A JP 2001281696 A JP2001281696 A JP 2001281696A
Authority
JP
Japan
Prior art keywords
pixel electrode
wiring
liquid crystal
active matrix
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000094330A
Other languages
Japanese (ja)
Other versions
JP4065645B2 (en
Inventor
Yoshihiro Okada
美広 岡田
Atsushi Ban
厚志 伴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2000094330A priority Critical patent/JP4065645B2/en
Priority to TW090107517A priority patent/TWI299099B/en
Priority to US09/821,717 priority patent/US6633360B2/en
Publication of JP2001281696A publication Critical patent/JP2001281696A/en
Priority to US10/624,935 priority patent/US6956633B2/en
Application granted granted Critical
Publication of JP4065645B2 publication Critical patent/JP4065645B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

PROBLEM TO BE SOLVED: To suppress block separation caused by variation in electrostatic capacity between signal wiring and pixel electrodes. SOLUTION: A pixel electrode 62 is at the position bisecting both side edges, and is bent at the position of an auxiliary capacity wiring 63. Then, the part on the side of a TFT 55 from the auxiliary capacity wiring 63 is coated with a pixel electrode 62", while the part on the other side of the TFT 55 is coated with the pixel electrode 62. Thus, a coupling capacitance between the pixel electrode 62 and the source wiring 54 is reduced in this bent part. As a result, variation in the coupling capacitance between the pixel electrode 62 and the source wiring 54 in the bent part is reduced, when a misalignment occurs, and the block separation is suppressed.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、液晶テレビやノ
ートパソコン等に使用されるアクティブマトリクス型液
晶表示装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an active matrix type liquid crystal display device used for a liquid crystal television, a notebook personal computer or the like.

【0002】[0002]

【従来の技術】図13および図14は、一般的なアクテ
ィブマトリクス型液晶表示装置の平面図および断面図を
示す。アクティブマトリクス型液晶表示装置は、液晶パ
ネル1,ゲートドライブ回路2,ソースドライブ回路3お
よびバックライト4によって概略構成される。
2. Description of the Related Art FIGS. 13 and 14 are a plan view and a sectional view of a general active matrix type liquid crystal display device. The active matrix type liquid crystal display device is schematically constituted by a liquid crystal panel 1, a gate drive circuit 2, a source drive circuit 3, and a backlight 4.

【0003】さらに、上記液晶パネル1は、アクティブ
マトリクス基板5,対向基板6,両基板5,6間に挟まれ
た液晶層7および両基板5,6の外側に密着された偏向
板(図示せず)から概略構成される。
Further, the liquid crystal panel 1 has an active matrix substrate 5, a counter substrate 6, a liquid crystal layer 7 interposed between the substrates 5, 6, and a deflecting plate (shown in FIG. )).

【0004】上記アクティブマトリクス基板5には、平
行に配設された複数の走査配線(図示せず)、絶縁膜8を
介して上記走査配線と直交して平行に配設された複数の
信号配線9、上記走査配線と信号配線9との各交差位置
近傍に配置された薄膜トランジスタ(TFT)10、上記
走査配線と信号配線9とによって囲まれた領域に配置さ
れた複数の画素電極11等が形成されている。
On the active matrix substrate 5, a plurality of scanning wirings (not shown) arranged in parallel, and a plurality of signal wirings arranged in parallel with the scanning wirings through an insulating film 8 at right angles. 9, a thin film transistor (TFT) 10 disposed near each intersection between the scanning wiring and the signal wiring 9, a plurality of pixel electrodes 11 disposed in a region surrounded by the scanning wiring and the signal wiring 9, and the like. Have been.

【0005】図15は、上記アクティブマトリクス基板
5における1画素部分の平面図を示す。画素電極11
は、信号配線9と同じレイヤに形成されているために、
信号配線9と所定の距離を保って接触しないように形成
されている。TFT10は、3端子素子であり、ゲート
電極12に印加される電圧によってドレイン電極13と
ソース電極14との間の電流の導通が制御される。そし
て、ゲート電極12は隣接する走査配線15に接続さ
れ、ソース電極14は隣接する信号配線9に接続され、
ドレイン電極13は画素電極11に接続されている。
FIG. 15 is a plan view showing one pixel portion of the active matrix substrate 5. Pixel electrode 11
Is formed in the same layer as the signal wiring 9,
It is formed so as not to contact the signal wiring 9 at a predetermined distance. The TFT 10 is a three-terminal device, and the conduction of current between the drain electrode 13 and the source electrode 14 is controlled by a voltage applied to the gate electrode 12. Then, the gate electrode 12 is connected to the adjacent scanning line 15, the source electrode 14 is connected to the adjacent signal line 9, and
The drain electrode 13 is connected to the pixel electrode 11.

【0006】一方、上記対向基板6には、各画素電極1
1に対応する位置に赤,緑,青の配列順にカラーフィルタ
16が形成されている。そして、上記各カラーフィルタ
16,16の間には、走査配線15および信号配線9と
画素電極11との間からの光漏れを防ぐ遮光膜であるブ
ラックマトリクス17が形成されている。さらにこの上
層に、透明導電材料からなる対向電極18が形成されて
いる。尚、ゲートドライブ回路2およびソースドライブ
回路3は、夫々液晶パネル1の周囲部に配置された走査
配線15の端子および信号配線9の端子に接続されてい
る。
On the other hand, each pixel electrode 1 is
A color filter 16 is formed at a position corresponding to 1 in the order of arrangement of red, green, and blue. A black matrix 17 is formed between the color filters 16 and 16 as a light shielding film for preventing light from leaking from between the scanning wiring 15 and the signal wiring 9 and the pixel electrode 11. Further, a counter electrode 18 made of a transparent conductive material is formed on this upper layer. The gate drive circuit 2 and the source drive circuit 3 are connected to the terminals of the scanning wiring 15 and the terminals of the signal wiring 9 arranged around the liquid crystal panel 1, respectively.

【0007】次に、上記構成を有するアクティブマトリ
クス型液晶表示装置の駆動方法について説明する。
Next, a method of driving the active matrix type liquid crystal display device having the above configuration will be described.

【0008】上記アクティブマトリクス型液晶表示装置
の駆動方法においては、n行目の画素配列書き込みを行
う場合、ゲートドライブ回路2からn行目の走査配線1
5nにオン信号(TFT10がオンになる電位:Vgh)が
入力される。このとき、走査配線15n以外の走査配線
にはオフ信号(TFT10がオフになる電位:Vgl)が入
力される。したがって、n行目のTFT10のみがオン
になる。この場合、ソースドライブ回路3から各信号配
線9に、n行目の画素(画素電極11および液晶層7)に
充電すべき電圧のソース信号が供給される。
In the driving method of the active matrix type liquid crystal display device, when writing the pixel array in the n-th row, the scanning line 1 from the gate drive circuit 2 to the n-th row is used.
An ON signal (a potential at which the TFT 10 is turned on: Vgh) is input to 5n. At this time, an off signal (a potential at which the TFT 10 is turned off: Vgl) is input to the scanning lines other than the scanning line 15n. Therefore, only the TFT 10 in the n-th row is turned on. In this case, a source signal of a voltage to be charged to the pixels in the n-th row (the pixel electrode 11 and the liquid crystal layer 7) is supplied from the source drive circuit 3 to each signal line 9.

【0009】こうして、上記n行目の画素の配列に対す
る書き込みが終了すると、走査配線15nにはオフ信号
が入力される一方、走査配線15(n+1)にはオン信号が
入力される。以上の動作を繰り返すことによって、全て
の画素に任意の電圧値が充電される。画素電極11と対
向電極18との間の液晶層7は、両電極11,18間に
印加される電圧によって透過率が変化するため、バック
ライト4からの光が調整されて任意の画像が表示され
る。
When the writing to the array of pixels in the n-th row is completed, an off signal is input to the scanning wiring 15n, while an on signal is input to the scanning wiring 15 (n + 1). By repeating the above operation, all the pixels are charged with an arbitrary voltage value. Since the transmittance of the liquid crystal layer 7 between the pixel electrode 11 and the counter electrode 18 changes depending on the voltage applied between the electrodes 11 and 18, the light from the backlight 4 is adjusted to display an arbitrary image. Is done.

【0010】ところで、層間絶縁膜上に画素電極を設け
て、この画素電極と信号配線とを別レイヤーに形成し、
画素電極を信号配線上に重ねる構造も提案されている
(特開平4‐121712号公報等)。図16に、上記画
素電極を信号配線上に重ねる構造を有するアクティブマ
トリクス型液晶表示装置における1画素分の断面図を示
す。また、図17には、図16に示すアクティブマトリ
クス基板の平面図を示す。このような構成においては、
画素電極21と信号配線22とが別レイヤーで形成さ
れ、画素電極21と信号配線22とに層間絶縁膜23を
介して重なりを持たせて、画素電極21と信号配線22
との隙間を無くすことができる。そのために、画素電極
21の面積(開口率)を拡大することができ、アクティブ
マトリクス型液晶表示装置の消費電力を抑えることがで
きるのである。尚、24はアクティブマトリクス基板、
25はTFT、26は液晶層、27は対向電極、28は
対向基板、29は走査配線、30はコンタクトホール、
31は補助容量電極、32は補助容量配線である。
By the way, a pixel electrode is provided on the interlayer insulating film, and the pixel electrode and the signal wiring are formed on different layers.
A structure in which a pixel electrode is overlaid on a signal line has also been proposed.
(JP-A-4-121712, etc.). FIG. 16 is a cross-sectional view of one pixel in an active matrix liquid crystal display device having a structure in which the pixel electrode is overlaid on a signal wiring. FIG. 17 is a plan view of the active matrix substrate shown in FIG. In such a configuration,
The pixel electrode 21 and the signal wiring 22 are formed in different layers, and the pixel electrode 21 and the signal wiring 22 are overlapped with each other with an interlayer insulating film 23 interposed therebetween.
Can be eliminated. Therefore, the area (aperture ratio) of the pixel electrode 21 can be increased, and the power consumption of the active matrix liquid crystal display device can be suppressed. 24 is an active matrix substrate,
25 is a TFT, 26 is a liquid crystal layer, 27 is a counter electrode, 28 is a counter substrate, 29 is a scanning line, 30 is a contact hole,
31 is an auxiliary capacitance electrode, and 32 is an auxiliary capacitance wiring.

【0011】しかしながら、上述のように画素電極21
を信号配線22に重ねた構造を採用した場合には、図1
5に示すように、画素電極11が信号配線9と所定の間
隔をとる従来の構造に比べて、画素電極21と信号配線
22との間の静電容量Csdが増大する。その場合には、
静電容量Csdの増加に伴って画素の電位がソース信号に
よって変化し易くなり、シャドーイングと呼ばれる表示
特性の劣化が生じる。
However, as described above, the pixel electrode 21
In the case where the structure in which is overlapped with the signal wiring 22 is adopted, FIG.
As shown in FIG. 5, the capacitance Csd between the pixel electrode 21 and the signal wiring 22 is increased as compared with the conventional structure in which the pixel electrode 11 has a predetermined distance from the signal wiring 9. In that case,
With an increase in the capacitance Csd, the potential of the pixel is easily changed by the source signal, and a deterioration in display characteristics called shadowing occurs.

【0012】以下、このメカニズムを、図18に示すア
クティブマトリクス基板24の等価回路を用いて説明す
る。すなわち、走査配線Gnにオン信号Vghが入力され
てTFT23がオン状態になると、画素電極P1には信
号配線S1の電圧Vs1が充電される。
Hereinafter, this mechanism will be described using an equivalent circuit of the active matrix substrate 24 shown in FIG. That is, when the ON signal Vgh is input to the scanning line Gn and the TFT 23 is turned on, the voltage Vs1 of the signal line S1 is charged to the pixel electrode P1.

【0013】次に、上記走査配線Gnにオフ信号Vglが
入力されTFT23がオフ状態になると、信号配線S1
には、次の段の画素電極P2へ書き込む電圧Vs1'が供給
される。その場合、画素電極P1の電圧は、静電容量Cs
d1を介して信号配線S1の電圧Vs1'の影響を受けて変化
する。その際における画素電極P1の電圧をVp1とする
と、 Vp1=Vs1−(Csd1(Vs1−Vs1')+Csd2(Vs2−Vs2')) /(Cp+Csd1+Csd2) …(1) となる。ここで、Cpは画素電極の容量(Cp=液晶容量
Clc+補助電極容量Ccs)であり、Csd1は信号配線S1
と画素電極P1との間の静電容量であり、Csd2は信号配
線S2と画素電極P2との間の静電容量であり、Vs1,Vs
2はn列目の走査配線Gnがオン状態である場合の信号配
線S1,S2の電圧であり、Vs1',Vs2'は(n+1)列目の
走査配線G(n+1)がオン状態である場合の信号配線S1,
S2の電圧である。
Next, when the off signal Vgl is input to the scanning line Gn and the TFT 23 is turned off, the signal line S1 is turned off.
Is supplied with a voltage Vs1 'to be written to the pixel electrode P2 of the next stage. In that case, the voltage of the pixel electrode P1 is the capacitance Cs
It changes under the influence of the voltage Vs1 'of the signal wiring S1 via d1. Assuming that the voltage of the pixel electrode P1 at that time is Vp1, Vp1 = Vs1− (Csd1 (Vs1−Vs1 ′) + Csd2 (Vs2−Vs2 ′)) / (Cp + Csd1 + Csd2) (1) Here, Cp is the capacitance of the pixel electrode (Cp = liquid crystal capacitance Clc + auxiliary electrode capacitance Ccs), and Csd1 is the signal line S1.
Csd2 is the capacitance between the signal line S2 and the pixel electrode P2, and Vs1, Vs
2 is the voltage of the signal wirings S1 and S2 when the scanning wiring Gn of the n-th column is in the on state, and Vs1 ′ and Vs2 ′ are the voltages of the scanning wiring G (n + 1) of the (n + 1) -th column. If there is a signal wiring S1,
This is the voltage of S2.

【0014】アクティブマトリクス型液晶表示装置の―
般的な駆動方法であるゲートライン反転駆動(1H反転
駆動)では、ゲート1ライン毎にソース信号の極性を反
転させる。ここで、隣同士の階調が同じであるとする
と、 Vs=Vs1=Vs2、Vs'=Vs1'=Vs2' …(2) であるから、式(1)および式(2)から、 Vp1=Vs−(Csd1+Csd2)/(Cp+Csd1+Csd2)・(Vs−Vs') …(3) となる。このように、1H反転駆動では、画素電位の変
化量は(Csd1+Csd2)に比例する。そのために、信号配
線Sと画素電極Pとの間の静電容量Csdの増加に伴いシ
ャドーイングが顕著に表れるのである。
An active matrix type liquid crystal display device
In a gate line inversion drive (1H inversion drive) which is a general driving method, the polarity of a source signal is inverted for each gate line. Here, assuming that the adjacent gradations are the same, Vs = Vs1 = Vs2, Vs ′ = Vs1 ′ = Vs2 ′ (2) Therefore, from equations (1) and (2), Vp1 = Vs− (Csd1 + Csd2) / (Cp + Csd1 + Csd2) · (Vs−Vs ′) (3) Thus, in the 1H inversion drive, the amount of change in pixel potential is proportional to (Csd1 + Csd2). For this reason, shadowing appears remarkably with an increase in the capacitance Csd between the signal line S and the pixel electrode P.

【0015】一方において、上記信号配線Sと画素電極
Pとの間の静電容量Csdによる画素電位の変化を抑える
駆動方法として、ドット反転駆動が提案されている。こ
のドット反転駆動においては、ゲート1ライン毎にソー
ス信号の極性を反転すると共に、ソース側もソース1ラ
イン毎に逆極性の信号を入力するようにしている。
On the other hand, dot inversion driving has been proposed as a driving method for suppressing a change in pixel potential due to the capacitance Csd between the signal line S and the pixel electrode P. In this dot inversion drive, the polarity of the source signal is inverted for each gate line, and a signal of the opposite polarity is also input to the source side for each source line.

【0016】上記ドット反転駆動の場合には、隣同士の
階調が同じであると仮定すると、 Vs=Vs1=−Vs2、Vs'=Vs1'=−Vs2' …(4) であるから、式(1)および式(4)から、 Vp1=Vs−(Csd1−Csd2)/(Cp+Csd1+Csd2)・(Vs−Vs') …(5) となる。このように、ドット反転駆動では、画素電位の
変化量は静電容量Csd1と静電容量Csd2との差分に比例
する。したがって、1H反転駆動の場合に比してシャド
ーイング現象を大幅に抑えることができ、液晶表示装置
の画質を向上することができる。特に、走査配線29の
延在方向へ隣接する画素に関する静電容量Csd1と静電
容量Csd2との差を少なくすると、シャドーイング現象
を大幅に抑えることができるのである。
In the case of the above-mentioned dot inversion driving, assuming that the adjacent gray scales are the same, Vs = Vs1 = −Vs2, Vs ′ = Vs1 ′ = − Vs2 ′ (4) From (1) and equation (4), Vp1 = Vs− (Csd1−Csd2) / (Cp + Csd1 + Csd2) · (Vs−Vs ′) (5) As described above, in the dot inversion drive, the amount of change in the pixel potential is proportional to the difference between the capacitance Csd1 and the capacitance Csd2. Therefore, the shadowing phenomenon can be greatly suppressed as compared with the case of 1H inversion driving, and the image quality of the liquid crystal display device can be improved. In particular, when the difference between the capacitance Csd1 and the capacitance Csd2 of the pixels adjacent to each other in the direction in which the scanning wiring 29 extends, the shadowing phenomenon can be significantly suppressed.

【0017】しかしながら、その―方において、次のよ
うな新たな問題が発生する。すなわち、ドット反転駆動
においては、信号配線Sと画素電極Pとの間の静電容量
Csdのばらつきによる透過率差が大きくなるため、フォ
トリソグラフィ工程をブロック単位で行う場合に、アラ
イメントずれによって信号配線Sと画素電極Pとの重な
り幅がブロック単位で異なる所謂ブロック分れが発生し
易くなるのである。
However, in that case, the following new problem occurs. That is, in the dot inversion drive, the transmittance difference due to the variation in the capacitance Csd between the signal line S and the pixel electrode P becomes large. That is, so-called block division in which the overlap width of S and the pixel electrode P is different in block units easily occurs.

【0018】例えば、図19に示すように、上記画素電
極Pのフォトリソグラフィ工程において、アライメント
ずれdxが生じた場合を考える。その場合は、画素電極
Pの信号配線S1への重なり量が増えるため、信号配線
S1と画素電極Pとの静電容量Csd1は増加し、逆に信号
配線S2と画素電極Pとの静電容量Csd2は減少する。図
20に、フォトリソ工程におけるアライメントずれdx
と静電容量Csd1あるいは静電容量Csd2との関係を示
す。図20より、アライメントずれdxが増加するに連
れて静電容量Csd1と静電容量Csd2との差は広がり、画
素電位の変化量は増加するのである。
For example, as shown in FIG. 19, consider a case where an alignment deviation dx occurs in the photolithography process of the pixel electrode P. In this case, the amount of overlap of the pixel electrode P with the signal line S1 increases, so that the capacitance Csd1 between the signal line S1 and the pixel electrode P increases, and conversely, the capacitance between the signal line S2 and the pixel electrode P. Csd2 decreases. FIG. 20 shows the misalignment dx in the photolithography process.
And the relationship between the capacitance Csd1 and the capacitance Csd2. As shown in FIG. 20, the difference between the capacitances Csd1 and Csd2 increases as the misalignment dx increases, and the amount of change in the pixel potential increases.

【0019】このような問題を解決するために、上記画
素電極を信号配線上に重ねる構造を取るアクティブマト
リクス型液晶表示装置において、上記信号配線を挟んで
互いに隣接する2つの画素電極夫々の側縁の略1/2ず
つを、当該信号配線上に完全に重ねる構造が提案されて
いる。図21および図22に、隣接画素電極夫々の側縁
の略1/2ずつを信号配線上に完全に重ねる構造の断面
図及び平面図を示す。この場合には、画素電極45にお
ける一側縁の略1/2は、一側に隣接する信号配線43
に完全に重なっている。また、画素電極45における他
側縁の略1/2は、他側に隣接する信号配線43'に完全
に重なっている。したがって、Csd1≒Csd2となり、上
記(5)式における(Csd1−Csd2)は減少する。さらに、
隣接画素電極45",45は完全に信号配線43を被覆し
ているため、アライメントのずれが発生した場合でも、
(Csd1−Csd2)は殆ど変化しない。したがって、上述の
ようなシャドーイングによるブロック分れを抑制するこ
とができるのである。
In order to solve such a problem, in an active matrix type liquid crystal display device having a structure in which the pixel electrode is overlapped on a signal wiring, a side edge of each of two pixel electrodes adjacent to each other with the signal wiring interposed therebetween. Has been proposed in which approximately 1/2 of each is completely overlapped on the signal wiring. 21 and 22 show a cross-sectional view and a plan view of a structure in which approximately の of each side edge of each adjacent pixel electrode is completely overlapped on the signal wiring. In this case, approximately one half of one side edge of the pixel electrode 45 is connected to the signal wiring 43 adjacent to one side.
Completely overlaps. Further, approximately one half of the other side edge of the pixel electrode 45 completely overlaps with the signal wiring 43 ′ adjacent to the other side. Therefore, Csd1 ≒ Csd2, and (Csd1−Csd2) in the above equation (5) decreases. further,
Since the adjacent pixel electrodes 45 ″ and 45 completely cover the signal wiring 43, even if an alignment shift occurs,
(Csd1-Csd2) hardly changes. Therefore, block separation due to shadowing as described above can be suppressed.

【0020】尚、41はTFT、42は走査配線、44
は層間絶縁膜、46はコンタクトホール、47は補助容
量電極、48は補助容量配線である。
Reference numeral 41 denotes a TFT; 42, a scanning line;
Is an interlayer insulating film, 46 is a contact hole, 47 is an auxiliary capacitance electrode, and 48 is an auxiliary capacitance wiring.

【0021】[0021]

【発明が解決しようとする課題】しかしながら、上記図
21及び図22に示す従来のアクティブマトリクス型液
晶表示装置においては、以下のような問題がある。すな
わち、上述したように、図21および図22に示すよう
な隣接画素電極夫々の側縁の略1/2を信号配線上に完
全に重ねる構造のアクティブマトリクス型液晶表示装置
をドット反転駆動することによって、信号配線43と画
素電極45との間のカップリング容量Csdによるシャド
ーイング現象を抑制すると共に、カップリング容量Csd
のバラツキによるブロック分れを抑えることができる。
However, the conventional active matrix type liquid crystal display device shown in FIGS. 21 and 22 has the following problems. That is, as described above, the dot inversion driving of the active matrix type liquid crystal display device having a structure in which approximately 1/2 of the side edge of each of the adjacent pixel electrodes is completely overlapped on the signal wiring as shown in FIGS. Thereby, the shadowing phenomenon due to the coupling capacitance Csd between the signal wiring 43 and the pixel electrode 45 is suppressed, and the coupling capacitance Csd is suppressed.
Block separation due to the variation in the distance can be suppressed.

【0022】ところが、上述のような構造の場合には、
上記信号配線43の両側に在って互いに隣接する2つの
画素電極45",45は、当該信号配線43を完全に被覆
するように配置する必要がある。そのために、当該信号
配線43を被覆する画素電極45",45が入れ替わるポ
イントでは、必ず当該信号配線43を隣接画素電極4
5",45の何れでも覆うことができない領域が生ずる。
したがって、レイヤー間のアライメントずれによって、
画素電極45",45の間隔の変化等に起因する上記領域
における周囲の画素電極45(45")と信号配線43と
のカップリング容量Csd、延いては上記領域以外の画素
電極45(45")で覆われている信号配線43部分の画
素電極45(45")とのカップリング容量Csdが大きく
変動するのである。
However, in the case of the above structure,
It is necessary to arrange the two pixel electrodes 45 ″ and 45 adjacent to each other on both sides of the signal wiring 43 so as to completely cover the signal wiring 43. Therefore, the signal wiring 43 is covered. At the point where the pixel electrodes 45 ″ and 45 are switched, the signal wiring 43 must be connected to the adjacent pixel electrode 4.
There are areas that cannot be covered with either 5 "or 45".
Therefore, due to misalignment between layers,
The coupling capacitance Csd between the surrounding pixel electrode 45 (45 ") and the signal wiring 43 in the above-mentioned region due to a change in the distance between the pixel electrodes 45" and 45, and, consequently, the pixel electrode 45 (45 " ) Greatly changes the coupling capacitance Csd of the portion of the signal wiring 43 covered with the pixel electrode 45 (45 ″).

【0023】例えば、精細度が130PPI〜200P
PI以上の高精細のアクティブマトリクス液晶表示装置
や、構成上層間絶縁膜を薄くする必要があるアクティブ
マトリクス液晶表示装置等においては、上述の影響が大
きくなるため問題となっている。
For example, when the definition is 130 PPI to 200 P
In an active matrix liquid crystal display device having a high definition of PI or higher, or an active matrix liquid crystal display device in which an interlayer insulating film needs to be thinner due to its configuration, the above-described influence is increased, which is a problem.

【0024】そこで、この発明の目的は、信号配線と画
素電極とのカップリング容量による画質の低下を防ぐと
共に、上記カップリング容量のバラツキによるブロック
分れを抑制できるアクティブマトリクス型液晶表示装置
を提供することにある。
Accordingly, an object of the present invention is to provide an active matrix type liquid crystal display device which can prevent deterioration in image quality due to coupling capacitance between a signal wiring and a pixel electrode and can suppress block separation due to the variation in coupling capacitance. Is to do.

【0025】[0025]

【課題を解決するための手段】上記目的を達成するた
め、第1の発明は、絶縁基板上に形成された複数の走査
配線と,上記走査配線と平行に配置された補助容量配線
と,上記走査配線と交差する複数の信号配線と,上記走査
配線と信号配線との各交差位置近傍にマトリクス状に配
置された複数のスイッチング素子と,各スイッチング素
子の出力端子に接続されてマトリクス状に配置された画
素電極を有するアクティブマトリクス型液晶表示装置に
おいて、上記画素電極は,上記信号配線に沿った両側縁
が屈曲して両側部に張出し部が形成されて,この両張出
し部によって隣接する上記信号配線を幅方向に被覆して
おり、上記補助容量配線は,上記画素電極の屈曲部に重
なって配置されていることを特徴としている。
According to a first aspect of the present invention, a plurality of scanning lines formed on an insulating substrate, an auxiliary capacitance line disposed in parallel with the scanning lines, and A plurality of signal wirings intersecting the scanning wirings, a plurality of switching elements arranged in a matrix near each intersection of the scanning wirings and the signal wirings, and arranged in a matrix connected to output terminals of the switching elements; In the active matrix type liquid crystal display device having the pixel electrodes formed as described above, the pixel electrodes are formed such that both side edges along the signal wiring are bent to form overhang portions on both side portions. The wiring is covered in the width direction, and the auxiliary capacitance wiring is arranged so as to overlap the bent portion of the pixel electrode.

【0026】上記構成によれば、画素電極は信号配線に
沿った両側縁で屈曲して両側部に張出し部を形成し、こ
の両張出し部によって隣接する上記信号配線を幅方向に
被覆している。したがって、当該画素電極と一方側に隣
接する信号配線との間の第1静電容量と、当該画素電極
と他方側に隣接する信号配線との間の第2静電容量との
差が小さくなり、ドット反転駆動を行うことによってシ
ャドーイング現象が大幅に抑えられる。
According to the above configuration, the pixel electrode is bent at both side edges along the signal wiring to form overhangs on both sides, and the overhangs cover the adjacent signal wiring in the width direction. . Therefore, the difference between the first capacitance between the pixel electrode and the signal wiring adjacent to one side and the second capacitance between the pixel electrode and the signal wiring adjacent to the other side is reduced. By performing the dot inversion drive, the shadowing phenomenon can be greatly suppressed.

【0027】その際に、上記画素電極の屈曲部に重なっ
て補助容量配線が配置されている。したがって、上記画
素電極の屈曲部における上記信号配線との間の静電容量
が低減される。その結果、レイヤー間のアライメントず
れによる上記画素電極の屈曲部における上記信号配線と
の間の静電容量の変化が大幅に低減され、フォトリソグ
ラフィ工程をブロック単位で行う際に生ずるブロック分
れが抑制される。
At this time, an auxiliary capacitance line is arranged so as to overlap the bent portion of the pixel electrode. Therefore, the capacitance between the bent portion of the pixel electrode and the signal wiring is reduced. As a result, the change in capacitance between the signal wiring and the bent portion of the pixel electrode due to misalignment between layers is greatly reduced, and block separation that occurs when performing a photolithography process in block units is suppressed. Is done.

【0028】また、第2の発明は、絶縁基板上に形成さ
れた複数の走査配線と,上記走査配線と平行に配置され
た補助容量配線と,上記走査配線と交差する複数の信号
配線と,上記走査配線と信号配線との各交差位置近傍に
マトリクス状に配置された複数のスイッチング素子と,
各スイッチング素子の出力端子に接続されてマトリクス
状に配置された画素電極を有するアクティブマトリクス
型液晶表示装置において、上記画素電極は,上記信号配
線に沿った両側縁が屈曲して両側部に張出し部が形成さ
れて,この両張出し部によって隣接する上記信号配線を
幅方向に被覆しており、上記補助容量配線は,上記画素
電極の屈曲部に重なる位置まで延在した電極部を有する
ことを特徴としている。
According to a second aspect of the present invention, a plurality of scanning lines formed on an insulating substrate, an auxiliary capacitance line disposed in parallel with the scanning lines, a plurality of signal lines intersecting the scanning lines, A plurality of switching elements arranged in a matrix near each intersection of the scanning wiring and the signal wiring,
In an active matrix liquid crystal display device having pixel electrodes connected to the output terminals of each switching element and arranged in a matrix, the pixel electrodes are formed such that both side edges along the signal wiring are bent and project over both side portions. Is formed, and the adjacent signal wiring is covered in the width direction by the both overhangs, and the auxiliary capacitance wiring has an electrode portion extending to a position overlapping the bent portion of the pixel electrode. And

【0029】上記構成によれば、画素電極は信号配線に
沿った両側縁で屈曲して両側部に張出し部を形成し、こ
の両張出し部によって隣接する上記信号配線を幅方向に
被覆している。したがって、上記第1の発明の場合と同
様に、ドット反転駆動を行うことによってシャドーイン
グ現象が大幅に抑えられる。
According to the above structure, the pixel electrode is bent at both side edges along the signal wiring to form overhangs on both sides, and the adjacent overhanging signal wiring is covered in the width direction. . Therefore, as in the case of the first aspect, by performing the dot inversion drive, the shadowing phenomenon can be largely suppressed.

【0030】その際に、上記画素電極の屈曲部に重なっ
て、補助容量配線から延在している電極部が配置されて
いる。したがって、上記第1の発明の場合と同様に、上
記画素電極の屈曲部における上記信号配線との間の静電
容量が低減され、上記画素電極と信号配線との間の静電
容量のバラツキによる上記ブロック分れが抑制されるの
である。
At this time, an electrode portion extending from the auxiliary capacitance wiring is arranged so as to overlap the bent portion of the pixel electrode. Therefore, similarly to the case of the first aspect, the capacitance between the bent portion of the pixel electrode and the signal wiring is reduced, and the variation in the capacitance between the pixel electrode and the signal wiring is reduced. The block separation is suppressed.

【0031】また、第3の発明は、絶縁基板上に形成さ
れた複数の走査配線と,上記走査配線と平行に配置され
た補助容量配線と,上記走査配線と交差する複数の信号
配線と,上記走査配線と信号配線との各交差位置近傍に
マトリクス状に配置された複数のスイッチング素子と,
各スイッチング素子の出力端子に接続されてマトリクス
状に配置された画素電極を有するアクティブマトリクス
型液晶表示装置において、上記信号配線は,互いに隣接
する第1・第2画素電極の近傍で屈曲し,上記屈曲部を境
界にして一方は上記第1画素電極によって幅方向に被覆
され,上記屈曲を境界にして他方は上記第2画素電極に
よって幅方向に被覆されており、上記補助容量配線は,
上記信号配線の屈曲部に重なって配置されていることを
特徴としている。
According to a third aspect of the present invention, a plurality of scanning lines formed on an insulating substrate, an auxiliary capacitance line arranged in parallel with the scanning lines, a plurality of signal lines intersecting the scanning lines, A plurality of switching elements arranged in a matrix near each intersection of the scanning wiring and the signal wiring,
In an active matrix liquid crystal display device having pixel electrodes connected to output terminals of respective switching elements and arranged in a matrix, the signal lines are bent near first and second pixel electrodes adjacent to each other. One is covered in the width direction by the first pixel electrode with the bent portion as a boundary, and the other is covered in the width direction by the second pixel electrode with the bend as a boundary.
It is characterized in that it is arranged so as to overlap the bent portion of the signal wiring.

【0032】上記構成によれば、信号配線は、互いに隣
接する第1,第2画素電極の近傍で屈曲し、上記屈曲部
を境界にして一方は上記第1画素電極によって幅方向に
被覆され、他方は上記第2画素電極によって幅方向に被
覆されている。したがって、ある一つの画素電極に注目
すれば、当該画素電極と一方側に隣接する信号配線との
間の第1静電容量と、当該画素電極と他方側に隣接する
信号配線との間の第2静電容量との差が小さくなり、ド
ット反転駆動を行うことによってシャドーイング現象が
大幅に抑えられる。
According to the above configuration, the signal wiring is bent near the first and second pixel electrodes adjacent to each other, and one of the signal wirings is covered in the width direction by the first pixel electrode with the bent portion as a boundary, The other is covered in the width direction by the second pixel electrode. Therefore, focusing on one pixel electrode, the first capacitance between the pixel electrode and the signal wiring adjacent to one side and the first capacitance between the pixel electrode and the signal wiring adjacent to the other side are considered. (2) The difference from the capacitance is reduced, and the shadowing phenomenon is significantly suppressed by performing the dot inversion drive.

【0033】その際に、上記信号配線の屈曲部に重なっ
て補助容量配線が配置されている。したがって、上記信
号配線の屈曲部における上記画素電極との間の静電容量
が低減される。その結果、レイヤー間のアライメントず
れによる上記信号配線の屈曲部における上記画素電極と
の間の静電容量の変化が大幅に低減され、上記ブロック
分れが抑制される。
At this time, an auxiliary capacitance line is arranged so as to overlap the bent portion of the signal line. Therefore, the capacitance between the bent portion of the signal wiring and the pixel electrode is reduced. As a result, the change in the capacitance between the bent portion of the signal wiring and the pixel electrode due to the misalignment between the layers is significantly reduced, and the block separation is suppressed.

【0034】また、第4の発明は、絶縁基板上に形成さ
れた複数の走査配線と,上記走査配線と平行に配置され
た補助容量配線と,上記走査配線と交差する複数の信号
配線と,上記走査配線と信号配線との各交差位置近傍に
マトリクス状に配置された複数のスイッチング素子と,
各スイッチング素子の出力端子に接続されてマトリクス
状に配置された画素電極を有するアクティブマトリクス
型液晶表示装置において、上記信号配線は,互いに隣接
する第1・第2画素電極の近傍で屈曲し,上記屈曲部を境
界にして一方は上記第1画素電極によって幅方向に被覆
され,上記屈曲を境界にして他方は上記第2画素電極に
よって幅方向に被覆されており、上記補助容量配線は,
上記信号配線の屈曲部に重なる位置まで延在した電極部
を有することを特徴としている。
According to a fourth aspect of the present invention, there are provided a plurality of scanning lines formed on an insulating substrate, an auxiliary capacitance line disposed in parallel with the scanning lines, a plurality of signal lines intersecting the scanning lines, A plurality of switching elements arranged in a matrix near each intersection of the scanning wiring and the signal wiring,
In an active matrix liquid crystal display device having pixel electrodes connected to output terminals of respective switching elements and arranged in a matrix, the signal lines are bent near first and second pixel electrodes adjacent to each other. One is covered in the width direction by the first pixel electrode with the bent portion as a boundary, and the other is covered in the width direction by the second pixel electrode with the bend as a boundary.
It is characterized by having an electrode portion extending to a position overlapping the bent portion of the signal wiring.

【0035】上記構成によれば、信号配線は、互いに隣
接する第1,第2画素電極の近傍で屈曲し、上記屈曲部
を境界にして一方は上記第1画素電極によって幅方向に
被覆され、他方は上記第2画素電極によって幅方向に被
覆されている。したがって、上記第3の発明の場合と同
様に、ドット反転駆動を行うことによってシャドーイン
グ現象が大幅に抑えられる。
According to the above configuration, the signal wiring is bent near the first and second pixel electrodes adjacent to each other, and one of the signal wirings is covered in the width direction by the first pixel electrode with the bent portion as a boundary, The other is covered in the width direction by the second pixel electrode. Therefore, as in the case of the third aspect, by performing the dot inversion drive, the shadowing phenomenon can be greatly suppressed.

【0036】その際に、上記信号配線の屈曲部に重なっ
て、補助容量配線から延在している電極部が配置されて
いる。したがって、上記第3の発明の場合と同様に、上
記信号配線の屈曲部における上記画素電極との間の静電
容量が低減され、上記画素電極と信号配線との間の静電
容量のバラツキによる上記ブロック分れが抑制されるの
である。
At this time, an electrode portion extending from the auxiliary capacitance line is arranged so as to overlap the bent portion of the signal line. Therefore, as in the case of the third aspect, the capacitance between the pixel electrode and the bent portion of the signal line is reduced, and the capacitance between the pixel electrode and the signal line is varied. The block separation is suppressed.

【0037】また、上記第1の発明乃至第4の発明のア
クティブマトリクス型液晶表示装置は、上記絶縁基板上
における互いに隣接する画素電極間の位置に配置された
遮光膜を備えることが望ましい。
The active matrix type liquid crystal display device according to the first to fourth aspects of the present invention preferably includes a light-shielding film disposed on the insulating substrate at a position between mutually adjacent pixel electrodes.

【0038】一般的に、上記画素電極が形成される絶縁
基板とこの絶縁基板に対向する対向基板とのアライメン
ト精度は±5μm程度であるのに対して、上記絶縁基板
上における各層間のアライメント精度は±1μm以下で
ある。上記構成によれば、上記絶縁基板上における互い
に隣接する画素電極間の位置に遮光膜が配置されてい
る。したがって、上記遮光膜の幅が上記対向基板側に配
置されるブラックマトリクスよりも狭く形成されると共
に、上記ブラックマトリクスが削除されて、開口率が向
上される。
Generally, the alignment accuracy between the insulating substrate on which the pixel electrode is formed and the opposing substrate facing the insulating substrate is about ± 5 μm, whereas the alignment accuracy between the layers on the insulating substrate is about ± 5 μm. Is ± 1 μm or less. According to the configuration, the light-shielding film is disposed at a position between the pixel electrodes adjacent to each other on the insulating substrate. Therefore, the width of the light-shielding film is formed narrower than that of the black matrix arranged on the counter substrate side, and the black matrix is eliminated, thereby improving the aperture ratio.

【0039】さらに、上記対向基板側に配置されるブラ
ックマトリクスの面積が減少するため、上記絶縁基板と
対向基板との張り合わせマージンが広げられる。
Further, since the area of the black matrix arranged on the counter substrate side is reduced, the bonding margin between the insulating substrate and the counter substrate is widened.

【0040】また、上記第1の発明乃至第4の発明のア
クティブマトリクス型液晶表示装置は、上記遮光膜を、
上記補助容量配線あるいは走査配線に電気的に接続する
ことが望ましい。
Further, in the active matrix liquid crystal display device according to the first to fourth inventions, the light shielding film is
It is desirable to electrically connect to the above-mentioned auxiliary capacitance wiring or scanning wiring.

【0041】上記構成によれば、上記信号配線近傍に配
置されている遮光膜による電界シールド効果によって、
上記信号配線からの電気力線の一部が終端される。した
がって、上記画素電極と一方側に隣接する信号配線との
間の第1静電容量と、当該画素電極と他方側に隣接する
信号配線との間の第2静電容量とが小さくなる。その結
果、上記第1静電容量と第2静電容量との差に起因する
シャドーイング現象が更に抑えられると共に、上記ブロ
ック分れが更に減少される。
According to the above arrangement, the electric field shielding effect provided by the light shielding film disposed near the signal wiring causes
A part of the line of electric force from the signal wiring is terminated. Therefore, the first capacitance between the pixel electrode and the signal wiring adjacent to one side and the second capacitance between the pixel electrode and the signal wiring adjacent to the other side are reduced. As a result, the shadowing phenomenon caused by the difference between the first capacitance and the second capacitance is further suppressed, and the block division is further reduced.

【0042】[0042]

【発明の実施の形態】以下、この発明を図示の実施の形
態により詳細に説明する。 <第1実施の形態>図1は、本実施の形態のアクティブ
マトリクス型液晶表示装置におけるアクティブマトリク
ス基板の平面図である。図2は、上記アクティブマトリ
クス型液晶表示装置における図1のA‐A'に相当する
矢視断面図である。また、図3は、上記アクティブマト
リクス型液晶表示装置における図1のB‐B'に相当す
る矢視断面図である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be described in detail with reference to the illustrated embodiments. <First Embodiment> FIG. 1 is a plan view of an active matrix substrate in an active matrix type liquid crystal display device of the present embodiment. FIG. 2 is a cross-sectional view of the active matrix type liquid crystal display device taken along the line AA ′ of FIG. FIG. 3 is a cross-sectional view of the active matrix type liquid crystal display device taken along line BB ′ of FIG.

【0043】上記アクティブマトリクス基板側は、以下
のような構成を有する。すなわち、図1乃至図3におい
て、ガラスで成る上記アクティブマトリクス基板として
の絶縁基板51上に、Al,Ta等の金属から成る複数の
ゲート配線(走査配線)52が平行に配置されている。こ
のゲート配線52の膜厚は2000Å〜5000Åであ
る。さらに、この上層に、SiNx等から成るゲート絶縁
膜53を介して、ゲート配線52に直交してAl,Ta等
の金属から成る複数のソース配線54,54'が配置され
ている。上記ゲート絶縁膜53の膜厚は2000Å〜4
000Å程度であり、比誘電率は3〜8程度である。ま
た、ソース配線54,54'の膜厚は1000Å〜500
0Åである。
The active matrix substrate has the following configuration. That is, in FIGS. 1 to 3, a plurality of gate wirings (scanning wirings) 52 made of metal such as Al and Ta are arranged in parallel on an insulating substrate 51 serving as the active matrix substrate made of glass. The thickness of the gate wiring 52 is 2000 to 5000 degrees. Further, a plurality of source wirings 54, 54 'made of a metal such as Al, Ta or the like are arranged in the upper layer, intersecting the gate wiring 52 via a gate insulating film 53 made of SiNx or the like. The thickness of the gate insulating film 53 is 2,000 to 4
000 °, and the relative dielectric constant is about 3 to 8. The thickness of the source wirings 54 and 54 'is 1000 to 500.
0 °.

【0044】上記ゲート配線52とソース配線54,5
4'との各交差位置近傍には、アモルファスシリコンT
FT55が配置されている。アモルファスシリコンTF
T55は、ゲート電極56,ゲート絶縁膜53,アモルフ
ァス半導体層57,不純物添加半導体層58,ソース電極
59およびドレイン電極60が積層されて構成されてい
る。ゲート電極56はゲート配線52と同じ材料で構成
されている。また、ソース電極59およびドレイン電極
60はソース配線54,54'と同じ材料で構成されてい
る。また、アモルファス半導体層57は、CVD(化学
気相成長法)によって形成されたアモルファスシリコン
で成り、その膜厚は500Å〜2000Å程度である。
そして、ゲート電極56は隣接するゲート配線52に接
続され、ソース電極59は隣接するソース配線54に接
続されている。
The gate wiring 52 and the source wirings 54, 5
In the vicinity of each intersection with 4 ′, amorphous silicon T
FT55 is arranged. Amorphous silicon TF
T55 is configured by stacking a gate electrode 56, a gate insulating film 53, an amorphous semiconductor layer 57, an impurity-added semiconductor layer 58, a source electrode 59, and a drain electrode 60. Gate electrode 56 is made of the same material as gate wiring 52. The source electrode 59 and the drain electrode 60 are made of the same material as the source wirings 54 and 54 '. The amorphous semiconductor layer 57 is made of amorphous silicon formed by CVD (Chemical Vapor Deposition), and has a thickness of about 500 to 2000 degrees.
The gate electrode 56 is connected to the adjacent gate wiring 52, and the source electrode 59 is connected to the adjacent source wiring 54.

【0045】上記ゲート配線52と同層(つまり、絶縁
基板51上)に補助容量配線63が形成されており、こ
の補助容量配線63上までゲート絶縁膜53を介してド
レイン電極60が延在しており、このドレイン電極60
の端部によって補助容量電極64を形成している。層間
絶縁膜61は有機材料あるいは無機材料からなり、その
膜厚は1μm〜4μmであり、比誘電率は2〜4程度であ
る。そして、層間絶縁膜61における補助容量電極64
の位置にはコンタクトホール65が設けられており、ド
レイン電極60は、上記補助容量電極64を介してコン
タクトホール65によって画素電極62に接続されてい
る。
An auxiliary capacitance line 63 is formed in the same layer as the gate line 52 (that is, on the insulating substrate 51), and the drain electrode 60 extends over the auxiliary capacitance line 63 via the gate insulating film 53. And the drain electrode 60
Form an auxiliary capacitance electrode 64. The interlayer insulating film 61 is made of an organic material or an inorganic material, has a thickness of 1 μm to 4 μm, and a relative dielectric constant of about 2 to 4. Then, the auxiliary capacitance electrode 64 in the interlayer insulating film 61
Is provided with a contact hole 65, and the drain electrode 60 is connected to the pixel electrode 62 by the contact hole 65 via the auxiliary capacitance electrode 64.

【0046】本実施の形態においては、上記補助容量配
線63は、画素電極62をTFT55側と反TFT55
側とに二等分する位置に配置されている。そして、画素
電極62における補助容量配線63の位置よりもTFT
55側の略1/2は、一側に隣接しているソース配線5
4'と層間絶縁膜61を介して重なっている。一方、画
素電極62における補助容量配線63の位置よりもTF
T55とは反対側の略1/2は、他側に隣接しているソ
ース配線54と層間絶縁膜61を介して重なっている。
すなわち、画素電極62の両側縁は、補助容量配線63
の位置で屈曲しているのである。
In the present embodiment, the auxiliary capacitance line 63 is formed by connecting the pixel electrode 62 to the TFT 55 side and the TFT 55 side.
It is arranged at a position that bisects the side. Then, the position of the auxiliary capacitance line 63 in the pixel electrode 62
Approximately の on the 55 side is the source wiring 5 adjacent on one side.
4 ′ with an interlayer insulating film 61 interposed therebetween. On the other hand, TF is larger than the position of the auxiliary capacitance line 63 in the pixel electrode 62.
Approximately の of the side opposite to T55 overlaps with the source wiring 54 adjacent to the other side via the interlayer insulating film 61.
That is, both side edges of the pixel electrode 62 are
It is bent at the position.

【0047】一方、対向基板側は、以下のような構成を
有する。すなわち、ガラスで成る上記対向基板としての
絶縁基板66上には、各画素電極62,62',62"に対
応する位置に赤,緑,青の配列順にカラーフィルタ67が
配置されている。そして、上記各カラーフィルタ67,
67の間には、隣接する画素電極62',62"の間から
の光漏れを防ぐ遮光膜であるブラックマトリクス68が
配置されている。更にこの上層に、透明導電材料からな
る対向電極69が配設されている。
On the other hand, the counter substrate has the following configuration. That is, the color filters 67 are arranged on the insulating substrate 66 made of glass as the opposite substrate at positions corresponding to the respective pixel electrodes 62, 62 ', and 62 "in the order of red, green, and blue arrangement. , Each of the color filters 67,
A black matrix 68, which is a light-shielding film for preventing light from leaking between the adjacent pixel electrodes 62 'and 62 ", is disposed between the adjacent pixel electrodes 62' and 62". Furthermore, a counter electrode 69 made of a transparent conductive material is provided on the black matrix 68. It is arranged.

【0048】そして、上記アクティブマトリクス基板5
1と対向基板66とを画素電極62,62',62"側と対
向電極69側とを互いに対向させて所定の間隔で配置
し、両基板51,66間に液晶層70を挟み込みシール
材で封入して、本アクティブマトリクス型液晶表示装置
が構成されている。
Then, the active matrix substrate 5
1 and the opposing substrate 66 are arranged at predetermined intervals with the pixel electrodes 62, 62 ', 62 "side and the opposing electrode 69 side facing each other, and the liquid crystal layer 70 is sandwiched between the two substrates 51, 66 with a sealing material. The active matrix type liquid crystal display device is configured by being enclosed.

【0049】上述したように、本実施の形態において
は、上記画素電極62は、補助容量配線63上において
コンタクトホール65に沿って窪んで補助容量電極64
(ドレイン電極60)に電気的に接続されている。そし
て、図1中左側のソース配線54に注目すると、画素電
極62をTFT55側と反TFT55側とに二等分する
位置に配置されている補助容量配線63よりもTFT5
5側の部分においては、当該ソース配線54に対して図
1中左側に在る画素電極62"が当該ソース配線54を
被覆している。一方、補助容量配線63よりも反TFT
55側の部分においては、当該ソース配線54に対して
図1中右側に在る画素電極62が当該ソース配線54を
被覆している。また、図1中右側のソース配線54'に
ついても同様になっている。
As described above, in the present embodiment, the pixel electrode 62 is recessed along the contact hole 65 on the auxiliary capacitance line 63 and the auxiliary capacitance electrode 64 is formed.
(Drain electrode 60). Paying attention to the source wiring 54 on the left side in FIG.
In the portion on the fifth side, the pixel electrode 62 ″ located on the left side in FIG. 1 with respect to the source wiring 54 covers the source wiring 54.
In the portion on the 55 side, the pixel electrode 62 located on the right side in FIG. 1 with respect to the source wiring 54 covers the source wiring 54. The same applies to the source wiring 54 'on the right side in FIG.

【0050】すなわち、上記画素電極62の両側縁は、
ソース配線54の延在方向に二等分する位置であって、
且つ、補助容量配線63上の位置において、屈曲してい
るのである。
That is, both side edges of the pixel electrode 62 are
A position bisected in the direction in which the source wiring 54 extends,
Further, it is bent at a position on the auxiliary capacitance wiring 63.

【0051】図22に示すように、上記補助容量配線4
8が、画素電極45をTFT41側と反TFT41側と
に二等分するような位置に配置されていない場合には、
画素電極45における両側縁を二等分する位置に存在す
る屈曲部は、補助容量配線48の位置に存在しない。し
たがって、レイヤー間のアライメントずれによって、隣
接画素電極45",45で信号配線43が覆われていない
上記屈曲部のカップリング容量Csdが大きく変動するの
である。尚、このことは、画素電極62の上記屈曲部の
位置がソース配線54の延在方向に二等分する位置にな
い場合でも同様である。要は、補助容量配線が、画素電
極の上記屈曲部に重なって配置されていない場合に、上
記屈曲部のカップリング容量Csdの上記アライメントず
れによる変動が大きいのである。
As shown in FIG.
8 is not disposed at such a position as to bisect the pixel electrode 45 into the TFT 41 side and the anti-TFT 41 side.
The bent portion of the pixel electrode 45 located at a position bisecting both side edges does not exist at the position of the auxiliary capacitance line 48. Therefore, the coupling capacitance Csd at the bent portion where the signal wiring 43 is not covered by the adjacent pixel electrodes 45 "and 45 greatly fluctuates due to the misalignment between the layers. The same applies to the case where the position of the bent portion is not at a position bisected in the extending direction of the source line 54. The point is that the auxiliary capacitance line is not arranged so as to overlap the bent portion of the pixel electrode. The fluctuation of the coupling capacitance Csd of the bent portion due to the misalignment is large.

【0052】これに対して、本実施の形態においては、
上記補助容量配線63を、画素電極62をTFT55側
と反TFT55側とに二分割するように配置している。
したがって、画素電極62の両側縁を二等分する位置に
設けられる上記屈曲部は、補助容量配線63上に在るこ
とになる。したがって、ソース配線54,54'と補助容
量配線63とはカップリング容量を形成するため、ソー
ス配線54,54'からの電気力線の一部が補助容量配線
63側で終端されることになり、上記屈曲部における上
記画素電極62とソース配線54,54'とのカップリン
グ容量Csdは低下することになる。
On the other hand, in the present embodiment,
The auxiliary capacitance line 63 is arranged so as to divide the pixel electrode 62 into the TFT 55 side and the anti-TFT 55 side.
Therefore, the bent portion provided at a position bisecting both side edges of the pixel electrode 62 is located on the auxiliary capacitance wiring 63. Therefore, since the source wirings 54, 54 'and the auxiliary capacitance wiring 63 form a coupling capacitance, a part of the electric flux lines from the source wirings 54, 54' is terminated on the auxiliary capacitance wiring 63 side. The coupling capacitance Csd between the pixel electrode 62 and the source lines 54 and 54 'at the bent portion is reduced.

【0053】したがって、レイヤー間のアライメントず
れが生じても、隣接画素電極62,62"でソース配線5
4が覆われていない上記屈曲部におけるソース配線54
とのカップリング容量Csdの変化は少ない。その結果、
ソース配線54と画素電極62とのカップリング容量C
sd1およびソース配線54'と画素電極62とのカップリ
ング容量Csd2の変化量は大幅に低下して、上記ブロッ
ク分れを抑制することができる。
Therefore, even if an alignment shift occurs between the layers, the source line 5 is connected between the adjacent pixel electrodes 62 and 62 ″.
4 is not covered with the source wiring 54 in the bent portion.
And the change in the coupling capacitance Csd is small. as a result,
Coupling capacitance C between source line 54 and pixel electrode 62
The amount of change in sd1 and the coupling capacitance Csd2 between the source line 54 'and the pixel electrode 62 is greatly reduced, and the above-described block separation can be suppressed.

【0054】すなわち、本実施の形態によれば、上記ソ
ース配線54,54'と画素電極62とのカップリング容
量Csdのバラツキによる上記ブロック分れを抑制できる
である。
That is, according to the present embodiment, it is possible to suppress the block division due to the variation of the coupling capacitance Csd between the source lines 54 and 54 'and the pixel electrode 62.

【0055】<第2実施の形態>上記第1実施の形態に
おいては、上記補助容量配線63を、画素電極62をT
FT55側と反TFT55側とに等分割する位置、つま
り上記画素電極62の中央に配置している。しかしなが
ら、開口率の向上や製造歩留まりの向上等の理由から、
補助容量配線を画素電極の中央に配置できない場合も多
い。本実施の形態は、素のような場合に対処するもので
ある。
<Second Embodiment> In the first embodiment, the auxiliary capacitance line 63 is connected to the pixel electrode 62 by T
It is arranged at a position where it is equally divided into the FT 55 side and the anti-TFT 55 side, that is, at the center of the pixel electrode 62. However, for reasons such as improvement of aperture ratio and improvement of manufacturing yield,
In many cases, the auxiliary capacitance wiring cannot be arranged at the center of the pixel electrode. The present embodiment addresses such a case.

【0056】図4は、本実施の形態のアクティブマトリ
クス型液晶表示装置におけるアクティブマトリクス基板
の平面図である。図5は、上記アクティブマトリクス型
液晶表示装置における図4のC‐C'に相当する矢視断
面図である。また、図6は、上記アクティブマトリクス
型液晶表示装置における図4のD‐D'に相当する矢視
断面図である。
FIG. 4 is a plan view of an active matrix substrate in the active matrix type liquid crystal display device of the present embodiment. FIG. 5 is a cross-sectional view of the active matrix type liquid crystal display device taken along the line CC ′ in FIG. FIG. 6 is a cross-sectional view of the active matrix type liquid crystal display device taken along the line DD ′ in FIG.

【0057】図4〜図6において、アクティブマトリク
ス基板71,ゲート配線72,ゲート絶縁膜73,ソース
配線74,TFT75,層間絶縁膜81,画素電極82,対
向基板86,カラーフィルタ87,ブラックマトリクス8
8,対向電極89および液晶層90は、図1〜図3に示
す第1実施の形態におけるアクティブマトリクス基板5
1,ゲート配線52,ゲート絶縁膜53,ソース配線54,
54',TFT55,層間絶縁膜61,画素電極62,対向
基板66,カラーフィルタ67,ブラックマトリクス6
8,対向電極69及び液晶層70と同じ構成を有して、
同様に機能する。
4 to 6, an active matrix substrate 71, a gate wiring 72, a gate insulating film 73, a source wiring 74, a TFT 75, an interlayer insulating film 81, a pixel electrode 82, a counter substrate 86, a color filter 87, and a black matrix 8 are shown.
8, the counter electrode 89 and the liquid crystal layer 90 are the same as those of the active matrix substrate 5 in the first embodiment shown in FIGS.
1, gate wiring 52, gate insulating film 53, source wiring 54,
54 ', TFT 55, interlayer insulating film 61, pixel electrode 62, counter substrate 66, color filter 67, black matrix 6
8, having the same configuration as the counter electrode 69 and the liquid crystal layer 70,
Works similarly.

【0058】本実施の形態における補助容量配線83
は、画素電極82の中央よりTFT75寄りにゲート配
線72に平行に配置されている。そして、TFT75の
ドレイン電極80を補助容量配線83上まで延在させ、
このドレイン電極80の端部によって補助容量電極84
を形成している。また、補助容量電極84は、コンタク
トホール85の位置において画素電極82に接続されて
いる。
Auxiliary capacitance line 83 in the present embodiment
Are arranged in parallel with the gate wiring 72 closer to the TFT 75 than the center of the pixel electrode 82. Then, the drain electrode 80 of the TFT 75 is extended to above the auxiliary capacitance wiring 83,
The storage capacitor electrode 84 is formed by the end of the drain electrode 80.
Is formed. Further, the auxiliary capacitance electrode 84 is connected to the pixel electrode 82 at the position of the contact hole 85.

【0059】さらに、上記補助容量配線83には、各ソ
ース配線74の下に沿って画素電極82の中央部まで延
在する電極部91を設けている。こうして、図4に示す
ように、画素電極82の両側縁を二等分する位置に設け
られた画素電極82の屈曲部を、補助容量配線83と同
電位の電極部91上に存在させるのである。
Further, the auxiliary capacitance wiring 83 is provided with an electrode portion 91 extending below the source wiring 74 to the center of the pixel electrode 82. In this way, as shown in FIG. 4, the bent portion of the pixel electrode 82 provided at a position that bisects both side edges of the pixel electrode 82 is present on the electrode portion 91 having the same potential as the auxiliary capacitance wiring 83. .

【0060】したがって、本実施の形態によれば、上記
補助容量配線83が画素電極82の中央に配置できない
場合であっても、画素電極82の屈曲部が補助容量配線
83上に在る場合と同様に機能させることができる。す
なわち、上記屈曲部におけるソース配線74と電極部9
1とはカップリング容量を形成するのである。その結
果、上記屈曲部における上記画素電極82とソース配線
74とのカップリング容量Csdを低下できる。
Therefore, according to the present embodiment, even when the auxiliary capacitance line 83 cannot be arranged at the center of the pixel electrode 82, the case where the bent portion of the pixel electrode 82 exists on the auxiliary capacitance line 83 It can function similarly. That is, the source wire 74 and the electrode portion 9 at the bent portion
1 forms a coupling capacitance. As a result, the coupling capacitance Csd between the pixel electrode 82 and the source line 74 at the bent portion can be reduced.

【0061】尚、この場合、上記画素電極82を上記補
助容量配線83上において屈曲させると、上記屈曲位置
は画素電極82の中央ではなくなるため、Csd1≠Csd2
となり、上記式(5)における(Csd1−Csd2)の値が大き
くなる。そのため、ドット反転駆動を採用しても、画素
電極82とソース配線74とのカップリング容量Csdに
よるシャドーイング現象が発生し易くなるのである。
In this case, if the pixel electrode 82 is bent on the auxiliary capacitance wiring 83, the bent position is not located at the center of the pixel electrode 82, so that Csd1 ≠ Csd2
And the value of (Csd1-Csd2) in the above equation (5) increases. Therefore, even if the dot inversion drive is adopted, the shadowing phenomenon due to the coupling capacitance Csd between the pixel electrode 82 and the source wiring 74 is likely to occur.

【0062】<第3実施の形態>図7は、本実施の形態
のアクティブマトリクス型液晶表示装置におけるアクテ
ィブマトリクス基板の平面図である。図8は、上記アク
ティブマトリクス型液晶表示装置における図7のE‐
E'に相当する矢視断面図である。また、図9は、上記
アクティブマトリクス型液晶表示装置における図7のF
‐F'に相当する矢視断面図である。
<Third Embodiment> FIG. 7 is a plan view of an active matrix substrate in an active matrix type liquid crystal display device of the present embodiment. FIG. 8 is a cross-sectional view of the active matrix type liquid crystal display device shown in FIG.
It is arrow sectional drawing corresponding to E '. FIG. 9 is a sectional view of the active matrix type liquid crystal display device shown in FIG.
It is arrow sectional drawing corresponding to -F '.

【0063】図7〜図9において、アクティブマトリク
ス基板101,ゲート配線102,ゲート絶縁膜103,
TFT105,層間絶縁膜106,補助容量配線108,
補助容量電極109,コンタクトホール110,対向基板
111,カラーフィルタ112,ブラックマトリクス11
3,対向電極114および液晶層115は、図1〜図3
に示す第1実施の形態におけるアクティブマトリクス基
板51,ゲート配線52,ゲート絶縁膜53,TFT55,
層間絶縁膜61,補助容量配線63,補助容量電極64,
コンタクトホール65,対向基板66,カラーフィルタ6
7,ブラックマトリクス68,対向電極69及び液晶層7
0と同じ構成を有して、同様に機能する。
7 to 9, an active matrix substrate 101, a gate wiring 102, a gate insulating film 103,
TFT 105, interlayer insulating film 106, auxiliary capacitance wiring 108,
Auxiliary capacitance electrode 109, contact hole 110, counter substrate 111, color filter 112, black matrix 11
3, the counter electrode 114 and the liquid crystal layer 115 are shown in FIGS.
The active matrix substrate 51, the gate wiring 52, the gate insulating film 53, the TFT 55,
An interlayer insulating film 61, an auxiliary capacitance line 63, an auxiliary capacitance electrode 64,
Contact hole 65, counter substrate 66, color filter 6
7, black matrix 68, counter electrode 69 and liquid crystal layer 7
0 has the same configuration and functions similarly.

【0064】本実施の形態における画素電極107は、
その両側縁が上記第1実施の形態のように屈曲してはお
らず直線状に成っており、長方形に形成されている。一
方、ソース配線104は、画素電極107をTFT10
5側と反TFT105側とに二等分する位置に配置され
ている補助容量配線108の位置で屈曲している。そし
て、ソース配線104における補助容量配線108の位
置よりもTFT105側の略1/2は、一側に位置して
いる画素電極107'と層間絶縁膜106を介して重な
っている。一方、ソース配線104における補助容量配
線108の位置よりもTFT105とは反対側の略1/
2は、他側に位置している画素電極107と層間絶縁膜
106を介して重なっている。
The pixel electrode 107 in this embodiment is
The two side edges are not bent as in the first embodiment but are formed in a straight line, and are formed in a rectangular shape. On the other hand, the source wiring 104 connects the pixel electrode 107 to the TFT 10
It is bent at the position of the auxiliary capacitance wiring 108 which is arranged at a position bisected on the 5th side and the TFT 105 side. In addition, approximately の of the source wiring 104 on the TFT 105 side with respect to the position of the auxiliary capacitance wiring 108 overlaps the pixel electrode 107 ′ located on one side via the interlayer insulating film 106. On the other hand, approximately 1/1 / the opposite side of the TFT 105 from the position of the auxiliary capacitance line 108 in the source line 104.
2 overlaps the pixel electrode 107 located on the other side via the interlayer insulating film 106.

【0065】すなわち、本実施の形態においては、上記
第1実施の形態のごとく画素電極の両側縁を屈曲させる
代わりに、ソース配線104を屈曲させるのである。こ
うすることによって、上記第1実施の形態の場合と同様
に、上記屈曲部における画素電極107とソース配線1
04とのカップリング容量Csdを低下することができ
る。したがって、レイヤー間のアライメントずれによっ
て生ずる上記ブロック分れを抑制することができるので
ある。
That is, in this embodiment, the source wiring 104 is bent instead of bending both side edges of the pixel electrode as in the first embodiment. By doing so, as in the case of the first embodiment, the pixel electrode 107 and the source line 1 at the bent portion are formed.
04 can be reduced. Therefore, it is possible to suppress the above-described block separation caused by misalignment between layers.

【0066】さらに、本実施の形態によれば、上記画素
電極107を、図15及び図17に示す従来のアクティ
ブマトリクス型液晶表示装置と同様に矩形状に形成でき
る。したがって、カラーフィルタ112やブラックマト
リクス113の形成が容易になるのである。
Further, according to the present embodiment, the pixel electrode 107 can be formed in a rectangular shape as in the conventional active matrix type liquid crystal display device shown in FIGS. Therefore, the formation of the color filter 112 and the black matrix 113 is facilitated.

【0067】尚、本実施の形態においては、上記補助容
量配線108を画素電極107をTFT105側と反T
FT105側とに二等分する位置に配置している。しか
しながら、補助容量配線を画素電極107の中央に配置
できない場合には、上記第2実施の形態のごとく、補助
容量配線に各ソース配線104の下に沿ってソース配線
104の屈曲部まで延在する電極部を設けて、ソース配
線104の屈曲部を補助容量配線と同電位の電極部上に
存在させればよい。
In this embodiment, the storage capacitor wiring 108 is connected to the pixel electrode 107 by a distance from the TFT 105 to the TFT 105 side.
It is arranged at a position bisecting the FT 105 side. However, when the auxiliary capacitance line cannot be arranged at the center of the pixel electrode 107, as in the second embodiment, the auxiliary capacitance line extends under each source line 104 to the bent portion of the source line 104. An electrode portion may be provided so that the bent portion of the source wiring 104 is present on the electrode portion having the same potential as the auxiliary capacitance wiring.

【0068】<第4実施の形態>図10は、本実施の形
態のアクティブマトリクス型液晶表示装置におけるアク
ティブマトリクス基板の平面図である。図11は、上記
アクティブマトリクス型液晶表示装置における図10の
G‐G'に相当する矢視断面図である。また、図12
は、上記アクティブマトリクス型液晶表示装置における
図10のH‐H'に相当する矢視断面図である。
<Fourth Embodiment> FIG. 10 is a plan view of an active matrix substrate in an active matrix type liquid crystal display device of the present embodiment. FIG. 11 is a cross-sectional view of the active matrix type liquid crystal display device taken along the line GG ′ of FIG. FIG.
FIG. 11 is a cross-sectional view of the above active matrix liquid crystal display device, taken along the line HH ′ in FIG. 10.

【0069】図10〜図12において、アクティブマト
リクス基板121,ゲート配線122,ゲート絶縁膜12
3,ソース配線124,TFT125,層間絶縁膜126,
画素電極127,補助容量電極129,コンタクトホール
130,対向基板131,対向電極134および液晶層1
35は、図1〜図3に示す第1実施の形態における絶縁
基板51,ゲート配線52,ゲート絶縁膜53,ソース配
線54,54',TFT55,層間絶縁膜61,画素電極6
2,補助容量電極64,コンタクトホール65,対向基板
66,対向電極69および液晶層70と同じ構成を有し
て、同様に機能する。
10 to 12, an active matrix substrate 121, a gate wiring 122, a gate insulating film 12 are shown.
3, source wiring 124, TFT 125, interlayer insulating film 126,
Pixel electrode 127, auxiliary capacitance electrode 129, contact hole 130, counter substrate 131, counter electrode 134 and liquid crystal layer 1
Reference numeral 35 denotes an insulating substrate 51, a gate wiring 52, a gate insulating film 53, source wirings 54 and 54 ', a TFT 55, an interlayer insulating film 61, and a pixel electrode 6 in the first embodiment shown in FIGS.
2. It has the same configuration as the auxiliary capacitance electrode 64, the contact hole 65, the counter substrate 66, the counter electrode 69, and the liquid crystal layer 70, and functions similarly.

【0070】本実施の形態においては、上記ゲート配線
122と同層に、ゲート配線122と同じ材料で成る遮
光膜136を配置して、隣接画素電極127,127間
を遮光するようにしている。したがって、対向基板13
1上における隣接画素電極127,127間の位置にブ
ラックマトリクス133を配置する必要がなくなり、T
FT125上のみに形成すればよい。
In the present embodiment, a light-shielding film 136 made of the same material as that of the gate wiring 122 is disposed in the same layer as the gate wiring 122 so as to shield light between the adjacent pixel electrodes 127. Therefore, the counter substrate 13
No need to dispose the black matrix 133 at a position between adjacent pixel electrodes 127 on the
It may be formed only on the FT 125.

【0071】一般的に、上記アクティブマトリクス基板
121と対向基板131とのアライメント精度は±5μ
m程度である。これに対して、アクティブマトリクス基
板121のレイヤー間のアライメント精度は±1μm以
下である。したがって、アクティブマトリクス基板12
1側に遮光膜136を配置することによって、遮光膜1
36の幅をブラックマトリクス133よりも狭くすると
共に、ブラックマトリクス133を削除することができ
る。その結果、カラーフィルタ132の面積を広くし
て、開口率を向上することができるのである。
Generally, the alignment accuracy between the active matrix substrate 121 and the counter substrate 131 is ± 5 μm.
m. On the other hand, the alignment accuracy between the layers of the active matrix substrate 121 is ± 1 μm or less. Therefore, the active matrix substrate 12
By disposing the light shielding film 136 on one side, the light shielding film 1
36 can be made narrower than the black matrix 133, and the black matrix 133 can be omitted. As a result, the area of the color filter 132 can be increased and the aperture ratio can be improved.

【0072】さらに、上記対向基板131側に配置され
るブラックマトリクス133の面積が減少するため、ア
クティブマトリクス基板121と対向基板131との張
り合わせマージンを広げることができる。
Further, since the area of the black matrix 133 disposed on the counter substrate 131 side is reduced, the bonding margin between the active matrix substrate 121 and the counter substrate 131 can be increased.

【0073】また、上記遮光膜136は、補助容量配線
128に接続されている。したがって、遮光膜136に
よる電界シールド効果によって、ソース配線124と画
素電極127とのカップリング容量Csdを低下させて、
上記カップリング容量Csdによるシャドーイング現象を
更に抑制することができる。さらに、上記カップリング
容量Csdの絶対量が低下するため、レイヤー間のアライ
メントずれによる上記カップリング容量Csdの変化量も
低下し、上記ブロック分れが更に抑制される。ここで、
遮光膜136は、ゲート配線122に接続してもよい
し、補助容量配線128やゲート配線122に接続しな
くとも構わない。
The light shielding film 136 is connected to the auxiliary capacitance wiring 128. Therefore, the coupling capacitance Csd between the source line 124 and the pixel electrode 127 is reduced by the electric field shielding effect of the light shielding film 136,
The shadowing phenomenon caused by the coupling capacitance Csd can be further suppressed. Further, since the absolute amount of the coupling capacitance Csd is reduced, the amount of change in the coupling capacitance Csd due to misalignment between layers is also reduced, and the block separation is further suppressed. here,
The light-shielding film 136 may be connected to the gate wiring 122 or may not be connected to the auxiliary capacitance wiring 128 or the gate wiring 122.

【0074】尚、本実施の形態においては、上記遮光膜
136の配置とそれによるブラックマトリクス133の
削除を、上記第1実施の形態に対して適用しているが、
上記第2,第3実施の形態に適用しても一向に構わな
い。また、上記各実施の形態においては、画素電極6
2,82,127の屈曲部およびソース配線104の屈曲
部を各画素電極62,82,107,127の中央に設け
ている。しかしながら、上記シャドーイング現象を抑制
するためには、上記屈曲部を厳密に画素電極の中央に設
ける必要はない。したがって、この発明は、上記画素電
極やソース配線に設ける屈曲部の位置を、各画素電極の
中央のみに限定するものではない。
In this embodiment, the arrangement of the light-shielding film 136 and the deletion of the black matrix 133 due to the arrangement are applied to the first embodiment.
The present invention may be applied to the second and third embodiments without any problem. In each of the above embodiments, the pixel electrode 6
The bent portions of 2, 82, 127 and the bent portion of the source wiring 104 are provided at the centers of the respective pixel electrodes 62, 82, 107, 127. However, in order to suppress the shadowing phenomenon, it is not necessary to provide the bent portion exactly at the center of the pixel electrode. Therefore, the present invention does not limit the position of the bent portion provided in the pixel electrode or the source wiring to only the center of each pixel electrode.

【0075】また、この発明は、上記各実施の形態と同
様の効果を奏する程度に、画素電極の両側の一部にソー
ス配線(信号配線)の幅方向に僅かに被覆しない部分があ
っても差し支えない。
Further, according to the present invention, to the extent that the same effects as in the above-described embodiments can be obtained, even if there is a portion that is not slightly covered in the width direction of the source wiring (signal wiring) on both sides of the pixel electrode. No problem.

【0076】[0076]

【発明の効果】以上より明らかなように、第1の発明の
アクティブマトリクス型液晶表示装置は、画素電極の両
側部を屈曲させて張出し部を形成し、この両張出し部に
よって隣接する信号配線を幅方向に被覆しているので、
当該画素電極と一方側に隣接する信号配線との間の第1
静電容量と、当該画素電極と他方側に隣接する信号配線
との間の第2静電容量との差を小さくできる。したがっ
て、ドット反転駆動を行うことによって、シャドーイン
グ現象を大幅に抑制することができるのである。
As is clear from the above description, in the active matrix type liquid crystal display device of the first invention, both sides of the pixel electrode are bent to form an overhang portion, and the adjacent overhang portion connects adjacent signal lines. Because it covers in the width direction,
A first portion between the pixel electrode and a signal line adjacent to one side is provided.
The difference between the capacitance and the second capacitance between the pixel electrode and the signal wiring adjacent to the other side can be reduced. Therefore, by performing the dot inversion drive, the shadowing phenomenon can be largely suppressed.

【0077】さらに、走査配線と平行に配置された補助
容量配線を、上記画素電極の屈曲部に重ねて配置したの
で、上記画素電極の屈曲部における上記信号配線との間
の静電容量を低減できる。したがって、レイヤー間のア
ライメントずれによる上記画素電極の屈曲部における上
記信号配線との間の静電容量の変化を大幅に低減するこ
とができ、フォトリソグラフィ工程をブロック単位で行
う際に発生するブロック分れを抑制することができるの
である。つまり、上記静電容量のバラツキによる上記ブ
ロック分れを抑制できるのである。
Further, since the auxiliary capacitance wiring arranged in parallel with the scanning wiring is arranged so as to overlap with the bent portion of the pixel electrode, the capacitance between the bent portion of the pixel electrode and the signal wiring is reduced. it can. Therefore, a change in capacitance between the bent portion of the pixel electrode and the signal wiring due to a misalignment between layers can be significantly reduced, and the amount of the block generated when performing the photolithography process in blocks can be reduced. This can be suppressed. That is, the block separation due to the variation in the capacitance can be suppressed.

【0078】また、第2の発明のアクティブマトリクス
型液晶表示装置は、画素電極の両側部を屈曲させて張出
し部を形成し、この両張出し部によって隣接する信号配
線を幅方向に被覆したので、上記第1の発明の場合と同
様に、ドット反転駆動を行うことによってシャドーイン
グ現象を大幅に抑制することができる。
In the active matrix type liquid crystal display device according to the second aspect of the present invention, both sides of the pixel electrode are bent to form an overhang, and the adjacent signal wiring is covered in the width direction by the both overhangs. As in the case of the first aspect, by performing the dot inversion drive, the shadowing phenomenon can be largely suppressed.

【0079】さらに、走査配線と平行に配置された補助
容量配線は、上記画素電極の屈曲部に重なる位置まで延
在した電極部を有するので、上記画素電極の屈曲部にお
ける上記信号配線との間の静電容量を低減できる。した
がって、上記第1の発明の場合と同様に、レイヤー間の
アライメントずれに起因する上記ブロック分れを抑制で
きる。
Further, since the auxiliary capacitance wiring disposed in parallel with the scanning wiring has an electrode portion extending to a position overlapping the bent portion of the pixel electrode, the auxiliary capacitance wiring is provided between the signal wiring at the bent portion of the pixel electrode. Can be reduced. Therefore, similarly to the case of the first aspect, the block separation caused by the misalignment between the layers can be suppressed.

【0080】また、第3の発明のアクティブマトリクス
型液晶表示装置は、互いに隣接する第1,第2画素電極
近傍に位置する信号配線を屈曲させ、この屈曲部を境界
にして一方は上記第1画素電極によって幅方向に被覆さ
れ、上記屈曲を境界にして他方は上記第2画素電極によ
って幅方向に被覆されているので、一つの画素電極に注
目した場合、当該画素電極と一方側に隣接する信号配線
との間の第1静電容量と、当該画素電極と他方側に隣接
する信号配線との間の第2静電容量との差を小さくでき
る。したがって、ドット反転駆動を行うことによって、
シャドーイング現象を大幅に抑制することができるので
ある。
Further, in the active matrix type liquid crystal display device according to the third aspect of the present invention, the signal wirings located near the first and second pixel electrodes adjacent to each other are bent, and one of the first and second pixel electrodes is set at the bent portion as a boundary. Since it is covered in the width direction by the pixel electrode, and the other is covered by the second pixel electrode in the width direction with the above-mentioned bend as a boundary, when attention is paid to one pixel electrode, it is adjacent to the pixel electrode on one side. The difference between the first capacitance between the signal line and the second capacitance between the pixel electrode and the signal line adjacent to the other side can be reduced. Therefore, by performing the dot inversion drive,
The shadowing phenomenon can be greatly suppressed.

【0081】さらに、走査配線と平行に配置された補助
容量配線を上記信号配線の屈曲部に重ねて配置したの
で、上記信号配線の屈曲部における上記画素電極との間
の静電容量を低減できる。したがって、レイヤー間のア
ライメントずれによる上記信号配線の屈曲部における上
記画素電極との間の静電容量の変化を大幅に抑制でき、
フォトリソグラフィ工程をブロック単位で行う際のブロ
ック分れを抑制することができる。
Further, since the auxiliary capacitance wiring arranged in parallel with the scanning wiring is arranged so as to overlap the bent portion of the signal wiring, the capacitance between the bent portion of the signal wiring and the pixel electrode can be reduced. . Therefore, a change in capacitance between the pixel electrode and the bent portion of the signal wiring due to misalignment between layers can be significantly suppressed,
Block separation in performing the photolithography process in block units can be suppressed.

【0082】また、第4の発明アクティブマトリクス型
液晶表示装置は、互いに隣接する第1,第2画素電極近
傍に位置する信号配線を屈曲させ、この屈曲部を境界に
して一方は上記第1画素電極によって幅方向に被覆さ
れ、上記屈曲を境界にして他方は上記第2画素電極によ
って幅方向に被覆されているので、上記第3の発明の場
合と同様に、ドット反転駆動を行うことによってシャド
ーイング現象を大幅に抑制することができる。
Further, in the active matrix type liquid crystal display device according to the fourth aspect of the present invention, the signal lines located near the first and second pixel electrodes adjacent to each other are bent, and one of the first pixel and the second pixel electrode is bounded by the bent portion. Since the electrode is covered in the width direction by the electrode and the other is covered by the second pixel electrode in the width direction at the boundary, the dot inversion driving is performed in the same manner as in the third aspect of the invention. The wing phenomenon can be largely suppressed.

【0083】さらに、走査配線と平行に配置された補助
容量配線は、上記信号配線の屈曲部に重なる位置まで延
在した電極部を有するので、上記信号配線の屈曲部にお
ける上記画素電極との間の静電容量を低減できる。した
がって、上記第3の発明の場合と同様に、レイヤー間の
アライメントずれに起因する上記ブロック分れを抑制で
きる。
Further, since the auxiliary capacitance line arranged in parallel with the scanning line has an electrode portion extending to a position overlapping with the bent portion of the signal line, the auxiliary capacitance line is provided between the pixel electrode and the bent portion of the signal line. Can be reduced. Therefore, similarly to the case of the third aspect, the block separation caused by the misalignment between the layers can be suppressed.

【0084】また、上記第1の発明乃至第4の発明のア
クティブマトリクス型液晶表示装置は、上記絶縁基板上
における互いに隣接する画素電極間の位置に遮光膜を配
置すれば、上記絶縁基板上における各層間のアライメン
ト精度は上記絶縁基板と対向基板とのアライメント精度
よりも小さいために、上記遮光膜の幅を上記対向基板側
に配置されるブラックマトリクスよりも狭くできる。し
たがって、上記ブラックマトリクスを削除できることと
相俟って、開口率を向上できる。
In the active matrix type liquid crystal display device according to the first to fourth aspects of the present invention, if a light-shielding film is arranged at a position between the pixel electrodes adjacent to each other on the insulating substrate, Since the alignment accuracy between the layers is smaller than the alignment accuracy between the insulating substrate and the counter substrate, the width of the light-shielding film can be narrower than the width of the black matrix arranged on the counter substrate side. Therefore, the aperture ratio can be improved in combination with the fact that the black matrix can be eliminated.

【0085】さらに、上記対向基板側に配置されるブラ
ックマトリクスの面積が減少するため、上記絶縁基板と
対向基板との張り合わせマージンを広げることができ
る。
Further, since the area of the black matrix arranged on the counter substrate side is reduced, the bonding margin between the insulating substrate and the counter substrate can be increased.

【0086】また、上記第1の発明乃至第4の発明のア
クティブマトリクス型液晶表示装置は、上記遮光膜を、
上記補助容量配線あるいは走査配線に電気的に接続すれ
ば、上記信号配線近傍に配置された遮光膜による電界シ
ールド効果によって、上記画素電極と一方側に隣接する
信号配線との間の第1静電容量と、当該画素電極と他方
側に隣接する信号配線との間の第2静電容量とを小さく
できる。したがって、上記第1静電容量と第2静電容量
との差に起因するシャドーイング現象を更に抑えると共
に、上記ブロック分れを更に減少できる。
Further, in the active matrix liquid crystal display device according to the first to fourth inventions, the light shielding film is
When electrically connected to the auxiliary capacitance wiring or the scanning wiring, the first electrostatic charge between the pixel electrode and the signal wiring adjacent to one side is formed by the electric field shielding effect of the light shielding film arranged near the signal wiring. The capacitance and the second capacitance between the pixel electrode and the signal wiring adjacent to the other side can be reduced. Therefore, the shadowing phenomenon caused by the difference between the first capacitance and the second capacitance can be further suppressed, and the block division can be further reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 この発明のアクティブマトリクス型液晶表示
装置におけるアクティブマトリクス基板の平面図であ
る。
FIG. 1 is a plan view of an active matrix substrate in an active matrix type liquid crystal display device of the present invention.

【図2】 図1におけるA‐A'矢視断面図である。FIG. 2 is a sectional view taken along the line AA ′ in FIG.

【図3】 図1におけるB‐B'矢視断面図である。FIG. 3 is a sectional view taken along the line BB ′ in FIG. 1;

【図4】 図1とは異なるアクティブマトリクス基板の
平面図である。
FIG. 4 is a plan view of an active matrix substrate different from FIG.

【図5】 図4におけるC‐C'矢視断面図である。FIG. 5 is a sectional view taken along the line CC ′ in FIG. 4;

【図6】 図4におけるD‐D'矢視断面図である。FIG. 6 is a sectional view taken along the line DD ′ in FIG. 4;

【図7】 図1および図4とは異なるアクティブマトリ
クス基板の平面図である。
FIG. 7 is a plan view of an active matrix substrate different from FIGS. 1 and 4;

【図8】 図7におけるE‐E'矢視断面図である。FIG. 8 is a sectional view taken along the line EE ′ in FIG. 7;

【図9】 図7におけるF‐F'矢視断面図である。FIG. 9 is a sectional view taken along the line FF ′ in FIG. 7;

【図10】 図1,図4および図7とは異なるアクティ
ブマトリクス基板の平面図である。
FIG. 10 is a plan view of an active matrix substrate different from FIGS. 1, 4 and 7;

【図11】 図10におけるG‐G'矢視断面図であ
る。
11 is a sectional view taken along the line GG ′ in FIG.

【図12】 図10におけるH‐H'矢視断面図であ
る。
12 is a sectional view taken along the line HH ′ in FIG.

【図13】 一般的なアクティブマトリクス型液晶表示
装置における平面図である。
FIG. 13 is a plan view of a general active matrix liquid crystal display device.

【図14】 図13に示すアクティブマトリクス型液晶
表示装置の1画素部分の断面図である。
14 is a cross-sectional view of one pixel portion of the active matrix liquid crystal display device shown in FIG.

【図15】 図13に示すアクティブマトリクス型液晶
表示装置の1画素部分の平面図である。
15 is a plan view of one pixel portion of the active matrix liquid crystal display device shown in FIG.

【図16】 画素電極を信号配線上に重ねた従来のアク
ティブマトリクス型液晶表示装置の断面図である。
FIG. 16 is a cross-sectional view of a conventional active matrix liquid crystal display device in which a pixel electrode is overlaid on a signal line.

【図17】 図16におけるアクティブマトリクス基板
の平面図である。
17 is a plan view of the active matrix substrate in FIG.

【図18】 図17に示すアクティブマトリクス基板の
等価回路図である。
18 is an equivalent circuit diagram of the active matrix substrate shown in FIG.

【図19】 画素電極のアライメントずれの説明図であ
る。
FIG. 19 is an explanatory diagram of misalignment of a pixel electrode.

【図20】 画素電極のアライメントずれと画素電極/
隣接信号配線間の静電容量との関係を示す図である。
FIG. 20 shows misalignment of pixel electrode and pixel electrode /
FIG. 6 is a diagram illustrating a relationship between capacitance and adjacent signal wiring.

【図21】 隣接画素電極夫々の側縁の略1/2ずつを
信号配線上に重ねた従来のアクティブマトリクス型液晶
表示装置の断面図である。
FIG. 21 is a cross-sectional view of a conventional active matrix liquid crystal display device in which approximately 1 of each side edge of each adjacent pixel electrode is overlapped on a signal wiring.

【図22】 図21におけるアクティブマトリクス基板
の平面図である。
FIG. 22 is a plan view of the active matrix substrate in FIG. 21.

【符号の説明】[Explanation of symbols]

51,71,101,121…アクティブマトリクス基
板、 52,72,102,122…ゲート配線(走査配線)、 54,54',74,104,124…ソース配線(信号配
線)、 55,75,105,125…TFT、 60,80…ドレイン電極、 61,81,106,126…層間絶縁膜、 62,62',62",82,107,127…画素電極、 63,83,108,128…補助容量配線、 64,84,109,129…補助容量電極、 65,85,110,130…コンタクトホール、 66,86,111,131…対向基板、 67,87,112,132…カラーフィルタ、 68,88,113,133…ブラックマトリクス、 69,89,114,134…対向電極、 70,90,115,135…液晶層、 91…電極部、 136…遮光膜。
51, 71, 101, 121 ... active matrix substrate, 52, 72, 102, 122 ... gate wiring (scanning wiring), 54, 54 ', 74, 104, 124 ... source wiring (signal wiring), 55, 75, 105 , 125 ... TFT, 60, 80 ... drain electrode, 61, 81, 106, 126 ... interlayer insulating film, 62, 62 ', 62 ", 82, 107, 127 ... pixel electrode, 63, 83, 108, 128 ... auxiliary Capacitance wiring, 64, 84, 109, 129: auxiliary capacitance electrode, 65, 85, 110, 130: contact hole, 66, 86, 111, 131: opposing substrate, 67, 87, 112, 132: color filter, 68, 88, 113, 133: black matrix; 69, 89, 114, 134: counter electrode; 70, 90, 115, 135: liquid crystal layer; 91: electrode section; 136: light shielding film.

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 2H092 JA26 JB05 JB23 JB32 JB52 JB56 JB64 JB66 JB69 KB25 MA14 MA16 NA07 NA23 PA08 PA09 5C094 AA02 AA12 BA03 BA43 CA19 CA24 DA14 DA15 EA04 EA07 EA10 EB02 ED03 ED15 FB12 FB15 5F110 AA30 BB01 CC07 DD02 EE03 EE04 GG02 GG15 GG24 GG25 GG44 NN04 NN46 NN72 NN73 ──────────────────────────────────────────────────続 き Continued on the front page F-term (reference) 2H092 JA26 JB05 JB23 JB32 JB52 JB56 JB64 JB66 JB69 KB25 MA14 MA16 NA07 NA23 PA08 PA09 5C094 AA02 AA12 BA03 BA43 CA19 CA24 DA14 DA15 EA04 EA07 EA10 EB03 EB03 FB03 DD02 EE03 EE04 GG02 GG15 GG24 GG25 GG44 NN04 NN46 NN72 NN73

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 絶縁基板上に形成された複数の走査配線
と、上記走査配線と平行に配置された補助容量配線と、
上記走査配線と交差する複数の信号配線と、上記走査配
線と信号配線との各交差位置近傍にマトリクス状に配置
された複数のスイッチング素子と、各スイッチング素子
の出力端子に接続されてマトリクス状に配置された画素
電極を有するアクティブマトリクス型液晶表示装置にお
いて、 上記画素電極は、上記信号配線に沿った両側縁が屈曲し
て両側部に張出し部が形成されて、この両張出し部によ
って隣接する上記信号配線を幅方向に被覆しており、 上記補助容量配線は、上記画素電極の屈曲部に重なって
配置されていることを特徴とするアクティブマトリクス
型液晶表示装置。
A plurality of scanning lines formed on an insulating substrate; an auxiliary capacitance line disposed in parallel with the scanning lines;
A plurality of signal wirings that intersect the scanning wirings, a plurality of switching elements arranged in a matrix near each intersection of the scanning wirings and the signal wirings, and a matrix connected to output terminals of the switching elements. In the active matrix type liquid crystal display device having the arranged pixel electrodes, the pixel electrodes are formed such that both side edges along the signal wiring are bent to form overhanging portions on both side portions, and the two overhanging portions are adjacent to each other. An active matrix liquid crystal display device, wherein a signal wiring is covered in a width direction, and the auxiliary capacitance wiring is arranged so as to overlap a bent portion of the pixel electrode.
【請求項2】 絶縁基板上に形成された複数の走査配線
と、上記走査配線と平行に配置された補助容量配線と、
上記走査配線と交差する複数の信号配線と、上記走査配
線と信号配線との各交差位置近傍にマトリクス状に配置
された複数のスイッチング素子と、各スイッチング素子
の出力端子に接続されてマトリクス状に配置された画素
電極を有するアクティブマトリクス型液晶表示装置にお
いて、 上記画素電極は、上記信号配線に沿った両側縁が屈曲し
て両側部に張出し部が形成されて、この両張出し部によ
って隣接する上記信号配線を幅方向に被覆しており、 上記補助容量配線は、上記画素電極の屈曲部に重なる位
置まで延在した電極部を有することを特徴とするアクテ
ィブマトリクス型液晶表示装置。
A plurality of scanning lines formed on the insulating substrate; an auxiliary capacitance line disposed in parallel with the scanning lines;
A plurality of signal wirings that intersect the scanning wirings, a plurality of switching elements arranged in a matrix near each intersection of the scanning wirings and the signal wirings, and a matrix connected to output terminals of the switching elements. In the active matrix type liquid crystal display device having the arranged pixel electrodes, the pixel electrodes are formed such that both side edges along the signal wiring are bent to form overhanging portions on both side portions, and the two overhanging portions are adjacent to each other. An active matrix liquid crystal display device, wherein a signal wiring is covered in a width direction, and the auxiliary capacitance wiring has an electrode portion extending to a position overlapping with a bent portion of the pixel electrode.
【請求項3】 絶縁基板上に形成された複数の走査配線
と、上記走査配線と平行に配置された補助容量配線と、
上記走査配線と交差する複数の信号配線と、上記走査配
線と信号配線との各交差位置近傍にマトリクス状に配置
された複数のスイッチング素子と、各スイッチング素子
の出力端子に接続されてマトリクス状に配置された画素
電極を有するアクティブマトリクス型液晶表示装置にお
いて、 上記信号配線は、互いに隣接する第1,第2画素電極の
近傍で屈曲し、上記屈曲部を境界にして一方は上記第1
画素電極によって幅方向に被覆され、上記屈曲を境界に
して他方は上記第2画素電極によって幅方向に被覆され
ており、 上記補助容量配線は、上記信号配線の屈曲部に重なって
配置されていることを特徴とするアクティブマトリクス
型液晶表示装置。
3. A plurality of scanning lines formed on an insulating substrate; an auxiliary capacitance line disposed in parallel with the scanning lines;
A plurality of signal wirings that intersect the scanning wirings, a plurality of switching elements arranged in a matrix near each intersection of the scanning wirings and the signal wirings, and a matrix connected to output terminals of the switching elements. In an active matrix type liquid crystal display device having a pixel electrode disposed, the signal wiring is bent near first and second pixel electrodes adjacent to each other, and one of the signal wirings is bounded by the bent portion as the first line.
The other is covered in the width direction by the pixel electrode, and the other is covered in the width direction by the second pixel electrode with the above-mentioned bend as a boundary, and the above-mentioned auxiliary capacitance wiring is arranged so as to overlap the bent part of the above-mentioned signal wiring An active matrix type liquid crystal display device characterized by the above-mentioned.
【請求項4】 絶縁基板上に形成された複数の走査配線
と、上記走査配線と平行に配置された補助容量配線と、
上記走査配線と交差する複数の信号配線と、上記走査配
線と信号配線との各交差位置近傍にマトリクス状に配置
された複数のスイッチング素子と、各スイッチング素子
の出力端子に接続されてマトリクス状に配置された画素
電極を有するアクティブマトリクス型液晶表示装置にお
いて、 上記信号配線は、互いに隣接する第1,第2画素電極の
近傍で屈曲し、上記屈曲部を境界にして一方は上記第1
画素電極によって幅方向に被覆され、上記屈曲を境界に
して他方は上記第2画素電極によって幅方向に被覆され
ており、 上記補助容量配線は、上記信号配線の屈曲部に重なる位
置まで延在した電極部を有することを特徴とするアクテ
ィブマトリクス型液晶表示装置。
4. A plurality of scanning lines formed on an insulating substrate, an auxiliary capacitance line disposed in parallel with the scanning lines,
A plurality of signal wirings that intersect the scanning wirings, a plurality of switching elements arranged in a matrix near each intersection of the scanning wirings and the signal wirings, and a matrix connected to output terminals of the switching elements. In an active matrix type liquid crystal display device having a pixel electrode disposed, the signal wiring is bent near first and second pixel electrodes adjacent to each other, and one of the signal wirings is bounded by the bent portion as the first line.
The other is covered in the width direction by the pixel electrode, and the other is covered in the width direction by the second pixel electrode with the above-mentioned bend as a boundary, and the auxiliary capacitance wiring extends to a position overlapping with the bent part of the above-mentioned signal wiring. An active matrix liquid crystal display device having an electrode portion.
【請求項5】 請求項1乃至請求項4の何れか一つに記
載のアクティブマトリクス型液晶表示装置において、 上記絶縁基板上における互いに隣接する画素電極間の位
置に配置された遮光膜を備えたことを特徴とするアクテ
ィブマトリクス型液晶表示装置。
5. The active matrix type liquid crystal display device according to claim 1, further comprising: a light-shielding film disposed at a position between adjacent pixel electrodes on the insulating substrate. An active matrix type liquid crystal display device characterized by the above-mentioned.
【請求項6】 請求項5に記載のアクティブマトリクス
型液晶表示装置において、 上記遮光膜は、上記補助容量配線あるいは走査配線に電
気的に接続されていることを特徴とするアクティブマト
リクス型液晶表示装置。
6. The active matrix liquid crystal display device according to claim 5, wherein said light-shielding film is electrically connected to said auxiliary capacitance wiring or scanning wiring. .
JP2000094330A 2000-03-30 2000-03-30 Active matrix liquid crystal display device Expired - Lifetime JP4065645B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2000094330A JP4065645B2 (en) 2000-03-30 2000-03-30 Active matrix liquid crystal display device
TW090107517A TWI299099B (en) 2000-03-30 2001-03-29 Active matrix type liquid crystal display apparatus
US09/821,717 US6633360B2 (en) 2000-03-30 2001-03-29 Active matrix type liquid crystal display apparatus
US10/624,935 US6956633B2 (en) 2000-03-30 2003-07-21 Active matrix type liquid crystal display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000094330A JP4065645B2 (en) 2000-03-30 2000-03-30 Active matrix liquid crystal display device

Publications (2)

Publication Number Publication Date
JP2001281696A true JP2001281696A (en) 2001-10-10
JP4065645B2 JP4065645B2 (en) 2008-03-26

Family

ID=18609395

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000094330A Expired - Lifetime JP4065645B2 (en) 2000-03-30 2000-03-30 Active matrix liquid crystal display device

Country Status (1)

Country Link
JP (1) JP4065645B2 (en)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005148753A (en) * 2003-11-18 2005-06-09 Samsung Electronics Co Ltd Thin-film transistor display panel for display unit
JP2006106759A (en) * 2004-10-06 2006-04-20 Samsung Electronics Co Ltd Thin film transistor array panel
US7196745B2 (en) 2003-09-02 2007-03-27 Sharp Kabushiki Kaisha Active element substrate with simplified signal line arrangement having active elements and pixel electrodes and liquid crystal display device using the same
JP2007140463A (en) * 2005-11-23 2007-06-07 Samsung Sdi Co Ltd Liquid crystal display array board and method of fabricating same
WO2007119454A1 (en) * 2006-03-30 2007-10-25 Sharp Kabushiki Kaisha Display device and color filter substrate
CN100456090C (en) * 2006-10-16 2009-01-28 友达光电股份有限公司 Liquid crystal display device and thin film transistor base plate thereof
US7535519B2 (en) 2006-06-22 2009-05-19 Au Optronics Corporation Liquid crystal display and thin film transistor substrate therefor
WO2009104346A1 (en) 2008-02-21 2009-08-27 シャープ株式会社 Active matrix substrate, and liquid crystal display device
WO2011036975A1 (en) 2009-09-25 2011-03-31 シャープ株式会社 Liquid crystal display device
JP2011227505A (en) * 2010-04-22 2011-11-10 Samsung Electronics Co Ltd Liquid crystal display device
JP2013003291A (en) * 2011-06-15 2013-01-07 Dainippon Printing Co Ltd Color filter formation substrate for lateral electric field lcd display panel, and lateral electric field lcd display panel
US8711302B2 (en) 2006-12-11 2014-04-29 Samsung Display Co., Ltd. Liquid crystal display
KR101393637B1 (en) * 2006-11-23 2014-05-12 삼성디스플레이 주식회사 Display panel
KR101518330B1 (en) * 2013-09-12 2015-05-07 삼성디스플레이 주식회사 Liquid crystal display
JP2020190734A (en) * 2015-03-17 2020-11-26 株式会社半導体エネルギー研究所 Display device

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7196745B2 (en) 2003-09-02 2007-03-27 Sharp Kabushiki Kaisha Active element substrate with simplified signal line arrangement having active elements and pixel electrodes and liquid crystal display device using the same
US7440039B2 (en) 2003-09-02 2008-10-21 Sharp Kabushiki Kaisha Active element substrate with simplified signal line arrangement having active elements and pixel electrodes and liquid crystal display device using the same
JP2005148753A (en) * 2003-11-18 2005-06-09 Samsung Electronics Co Ltd Thin-film transistor display panel for display unit
JP2006106759A (en) * 2004-10-06 2006-04-20 Samsung Electronics Co Ltd Thin film transistor array panel
US8477279B2 (en) 2004-10-06 2013-07-02 Samsung Display Co., Ltd. Liquid crystal display and thin film transistor array panel usable with the liquid crystal display
US8300192B2 (en) 2004-10-06 2012-10-30 Samsung Electronics Co., Ltd. Liquid crystal display and thin film transistor array panel usable with the liquid crystal display
JP2007140463A (en) * 2005-11-23 2007-06-07 Samsung Sdi Co Ltd Liquid crystal display array board and method of fabricating same
US7868338B2 (en) 2005-11-23 2011-01-11 Samsung Mobile Display Co., Ltd. Liquid crystal display array board and method of fabricating the same
JP4969568B2 (en) * 2006-03-30 2012-07-04 シャープ株式会社 Display device
WO2007119454A1 (en) * 2006-03-30 2007-10-25 Sharp Kabushiki Kaisha Display device and color filter substrate
JPWO2007119454A1 (en) * 2006-03-30 2009-08-27 シャープ株式会社 Display device and color filter substrate
US7535519B2 (en) 2006-06-22 2009-05-19 Au Optronics Corporation Liquid crystal display and thin film transistor substrate therefor
CN100456090C (en) * 2006-10-16 2009-01-28 友达光电股份有限公司 Liquid crystal display device and thin film transistor base plate thereof
KR101393637B1 (en) * 2006-11-23 2014-05-12 삼성디스플레이 주식회사 Display panel
US8711302B2 (en) 2006-12-11 2014-04-29 Samsung Display Co., Ltd. Liquid crystal display
US8217872B2 (en) 2008-02-21 2012-07-10 Sharp Kabushiki Kaisha Active matrix substrate, and liquid crystal display device
JP2013015843A (en) * 2008-02-21 2013-01-24 Sharp Corp Active matrix substrate and liquid crystal display
WO2009104346A1 (en) 2008-02-21 2009-08-27 シャープ株式会社 Active matrix substrate, and liquid crystal display device
WO2011036975A1 (en) 2009-09-25 2011-03-31 シャープ株式会社 Liquid crystal display device
JP2011227505A (en) * 2010-04-22 2011-11-10 Samsung Electronics Co Ltd Liquid crystal display device
US8482709B2 (en) 2010-04-22 2013-07-09 Samsung Display Co., Ltd. Liquid crystal display
JP2013003291A (en) * 2011-06-15 2013-01-07 Dainippon Printing Co Ltd Color filter formation substrate for lateral electric field lcd display panel, and lateral electric field lcd display panel
KR101518330B1 (en) * 2013-09-12 2015-05-07 삼성디스플레이 주식회사 Liquid crystal display
JP2020190734A (en) * 2015-03-17 2020-11-26 株式会社半導体エネルギー研究所 Display device

Also Published As

Publication number Publication date
JP4065645B2 (en) 2008-03-26

Similar Documents

Publication Publication Date Title
US6633360B2 (en) Active matrix type liquid crystal display apparatus
US8605016B2 (en) Display device substrate and liquid crystal display device having the same
WO2009104346A1 (en) Active matrix substrate, and liquid crystal display device
JP5268051B2 (en) Array substrate and display device using the same
JP2003207803A (en) In-plane switching mode active matrix liquid crystal display device
JP4115649B2 (en) Active matrix liquid crystal display device
JPH0996839A (en) Transistor matrix device and its driving method
JP5488136B2 (en) Electro-optical device, electronic device, and transistor
JP4065645B2 (en) Active matrix liquid crystal display device
JPWO2011132452A1 (en) Liquid crystal display panel and liquid crystal display device
US9091889B2 (en) Liquid crystal display device having columnar spacers
US10847109B2 (en) Active matrix substrate and display panel
US8045079B2 (en) Display device
US8269936B2 (en) Liquid crystal display device
US7173681B2 (en) Two pixel electrodes interposing the signal line extending into without extending beyond the recess on the protection film caused by the contact hole
JP2012155198A (en) Electro-optic device and electronic apparatus
JP5306765B2 (en) Liquid crystal display device and electronic device
JP4763004B2 (en) Active matrix liquid crystal display device
JP2000214483A (en) Electro-optic device
WO2015141739A1 (en) Liquid crystal display device
US11347122B2 (en) Display apparatus
JP5213587B2 (en) Liquid crystal display
JP2008123005A5 (en)
JP2009180916A (en) Thin film transistor array substrate and display device
WO2011039903A1 (en) Liquid crystal display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040916

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061012

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071002

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071225

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080107

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4065645

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110111

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120111

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130111

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130111

Year of fee payment: 5

SG99 Written request for registration of restore

Free format text: JAPANESE INTERMEDIATE CODE: R316G99

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term