KR101517381B1 - Ｈｅｍｔ 게이트 절연막 형성방법 - Google Patents
Ｈｅｍｔ 게이트 절연막 형성방법 Download PDFInfo
- Publication number
- KR101517381B1 KR101517381B1 KR1020140033456A KR20140033456A KR101517381B1 KR 101517381 B1 KR101517381 B1 KR 101517381B1 KR 1020140033456 A KR1020140033456 A KR 1020140033456A KR 20140033456 A KR20140033456 A KR 20140033456A KR 101517381 B1 KR101517381 B1 KR 101517381B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate insulating
- thin film
- insulating film
- layer
- forming
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 29
- 239000010409 thin film Substances 0.000 claims abstract description 61
- 239000010408 film Substances 0.000 claims abstract description 48
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 239000000463 material Substances 0.000 claims abstract description 8
- 239000002243 precursor Substances 0.000 claims abstract description 7
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 7
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 6
- 238000000151 deposition Methods 0.000 claims description 14
- 239000007789 gas Substances 0.000 claims description 12
- 230000004888 barrier function Effects 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 5
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 5
- 150000002831 nitrogen free-radicals Chemical class 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 claims description 4
- 238000002161 passivation Methods 0.000 claims description 4
- 238000009832 plasma treatment Methods 0.000 claims description 4
- 238000001552 radio frequency sputter deposition Methods 0.000 claims description 3
- 229910002704 AlGaN Inorganic materials 0.000 claims 1
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 9
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 abstract 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 abstract 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 abstract 1
- 229910002601 GaN Inorganic materials 0.000 description 19
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 19
- 230000008021 deposition Effects 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000011065 in-situ storage Methods 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009616 inductively coupled plasma Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen(.) Chemical compound [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 150000002978 peroxides Chemical class 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 238000002203 pretreatment Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
본 발명은 HEMT 게이트 절연막 형성방법에 관한 것으로서, 더욱 상세하게는 게이트 절연막으로 PEALD SiN 박막과 ICP-SVD SiN 박막을 형성하거나, PEALD SiN 박막과 High-K 물질의 RF-sputtered HfO2 박막을 형성하는 방법에 관한 것이다.
본 발명은 HEMT 소자의 게이트 절연막을 형성하는 방법에 있어서,
(a) 에피택시얼층과 오믹 컨택층이 형성된 Si 기판을 ICP-CVD 장비의 진공 챔버에 투입해서 Si과 N의 전구체(precursor)로 SiH4, N2 가스를 사용하여 제1게이트 절연막으로 PEALD SiN 박막을 형성하는 단계;
(b) 상기 ICP-CVD 장비의 진공 챔버를 사용하여 PEALD SiN 박막 위에 제2게이트 절연막으로 ICP-CVD 방식의 SiN 박막을 형성하는 단계; 를 포함하여 구성된다.
본 발명은 HEMT 소자의 게이트 절연막을 형성하는 방법에 있어서,
(a) 에피택시얼층과 오믹 컨택층이 형성된 Si 기판을 ICP-CVD 장비의 진공 챔버에 투입해서 Si과 N의 전구체(precursor)로 SiH4, N2 가스를 사용하여 제1게이트 절연막으로 PEALD SiN 박막을 형성하는 단계;
(b) 상기 ICP-CVD 장비의 진공 챔버를 사용하여 PEALD SiN 박막 위에 제2게이트 절연막으로 ICP-CVD 방식의 SiN 박막을 형성하는 단계; 를 포함하여 구성된다.
Description
본 발명은 HEMT 게이트 절연막 형성방법에 관한 것으로서, 더욱 상세하게는 게이트 절연막으로 PEALD SiN 박막과 ICP-SVD SiN 박막을 이중으로 형성하거나, PEALD SiN 박막과 High-K 물질의 RF-sputtered HfO2 박막을 이중으로 형성하는 방법에 관한 것이다.
질화갈륨(GaN) 기반의 고전자이동도 트랜지스터(high electron mobility transistor: HEMT)는 차세대 고전력 고전압 고주파 소자 응용에 매우 유력한 후보 물질이다.
상기 GaN HEMT는 강한 편광(polarization) 효과로 인하여 생기는 알루미늄 갈륨 질화물(AlGaN)과 GaN 사이 계면의 2차원 전자가스(2-dimensional electron gas: 2DEG)가 채널(channel) 저항을 줄임으로써 ON 저항을 감소시킨다.
반면, 기본적인 HEMT 구조는 이러한 2DEG로 인하여 전력 스위칭(power switching) 응용에서 드라이빙 회로(driving circuit)의 간략화를 위해 강하게 요구되는 정상 오프(normally-off) 동작을 시키기 어렵다는 문제점이 있다.
이를 해소하기 위해 상기 GaN 기반 정상 오프(normally-off) 소자를 만들기 위한 여러 가지 방법들 중 종래의 대표적인 것은 게이트 아래를 식각하고 절연막을 증착하여 2DEG를 부분적으로 끊어주는 게이트 리세스트(gate recessed) 금속-절연체-반도체(MIS)-HEMT 구조이다.
최근 들어 이 게이트 절연막과 그 계면에 관한 심도있는 연구가 집중적으로 이루어지고 있다.
특히, 임계전압(Vth)의 불안정성은 절연막과 GaN 사이 계면에서의 트랩(trap) 효과로 인한 MIS-HEMT 구조에서의 문제점으로서, 이는 안정적인 전력 모듈의 동작을 위해 반드시 해결해야 할 중요한 부분이다.
또한, High-K 절연막을 사용하면 훌륭한 채널 제어성을 가질 수 있으므로 여러 가지 종류의 절연막의 GaN MIS-HEMT에 적용이 연구되고 있는데, 이러한 High-K 절연막들의 경우 계면 특성 문제를 주로 겪고 있는 것이 현실이다.
따라서 계면 문제를 해결해 주면서 High-K 절연막의 장점을 살릴 수 있는 이중 게이트 절연막 구조가 반드시 필요하다.
반면, 질화실리콘(SiN)은 GaN과의 훌륭한 계면 특성으로 인하여, GaN 소자의 전류붕괴(current collapse)를 막기 위해 보호 박막(passivation film)으로 그동안 사용되어 왔다.
특히, 유기금속화학증착(metal organic chemical vapor deposition: MOCVD)를 사용한 in - situ SiN를 이용하여 좋은 특성의 MIS-HEMT가 보고된 바 있다.
그러나 이 in - situ MOCVD-성장(grown) SiN의 경우는 gate recessed normally-off MIS-HEMT 구조에는 적용될 수 없다는 치명적인 문제점이 있다.
따라서 이러한 구조에 적용할 수 있는 훌륭한 품질의 SiN 증착 방법이 필요하다.
한편, 탄소를 쓰지 않는 전구체(precursor)를 사용할 수 있고 플라즈마를 이용한 전처리(pre-treatment)의 적용 가능성, 고품질의 박막을 빠르게 증착할 수 있다는 점 등으로 인해, 플라스마 원자층 증착법(Plasma enhanced atomic layer deposition: PEALD)은 최근 들어 연구가 활발하다.
본 발명은 상술한 문제점을 해결하고 필요성에 의해 안출된 것으로서, PEALD SiN 박막 위에 ICP-SVD SiN 박막이나 High-K 물질의 RF-sputtered HfO2 박막을 이중으로 형성하는 이중 게이트 절연막에 의해, 항복 전압과 커패시턴스-전압 측정에서의 히스테리시스 및 문턱전압 이하의 기울기를 개선할 수 있고, 전도성을 증가할 수 있으며, 게이트 누설전류를 감소시킬 수 있어 고전압 고전력 반도체에 유용하게 응용할 수 있는 HEMT 게이트 절연막 형성방법 및 그 HEMT를 제공하는데 목적이 있다.
상술한 목적을 달성하기 위한 본 발명의 일 실시예에 따르면, HEMT 소자의 게이트 절연막을 형성하는 방법에 있어서,
(a) 에피택시얼층과 오믹 컨택층이 형성된 Si 기판을 ICP-CVD 장비의 진공 챔버에 투입해서 Si과 N의 전구체(precursor)로 SiH4, N2 가스를 사용하여 제1게이트 절연막으로 PEALD SiN 박막을 형성하는 단계;
(b) 상기 ICP-CVD 장비의 진공 챔버를 사용하여 PEALD SiN 박막 위에 제2게이트 절연막으로 ICP-CVD 방식의 SiN 박막을 형성하는 단계; 를 포함하여 구성된다.
본 발명의 다른 실시예에 따르면, HEMT 소자의 게이트 절연막을 형성하는 방법에 있어서,
(a) 에피택시얼층과 오믹 컨택층이 형성된 Si 기판을 ICP-CVD 장비의 진공 챔버에 투입해서 Si과 N의 전구체(precursor)로 SiH4, N2 가스를 사용하여 제1게이트 절연막으로 PEALD SiN 박막을 형성하는 단계;
(b) 상기 PEALD SiN 박막 위에 high-k 물질인 HfO2를 RF 스퍼터를 이용해 증착하여 제2게이트 절연막으로 RF 스퍼터 HfO2 박막을 형성하는 단계; 를 포함하여 구성된다.
또한, 상기 (a)단계 이전에 Si 기판 위에, GaN 버퍼층, AlN 공간층, GaN 캡층/AlGaN 배리어층으로 이루어진 에피택시얼층을 형성하되, 게이트 리세스 에칭(gate recess etching)을 진행하는 단계와,
오믹(Ohmic) 메탈의 스택을 증착하고 N2 분위기에서 열처리를 통해 오믹 컨택층을 형성하는 단계를 더 수행하는 것을 특징으로 한다.
또한, 상기 오믹 컨택층을 형성하는 단계에서 SiN을 프리 보호(pre-passivation) 박막으로 사용하여 N2 분위기에서 열처리한 후 에칭액인, BOE(buffered oxide etchant)에 담가 습식 식각하는 것을 특징으로 한다.
또한, 상기 (a)단계에서 N2 플라즈마 처리로 표면에 질소 라디칼(radical)을 남기고 그 위로 비플라즈마(non-plasma) 상태의 SiH4 가스를 흘려줌으로써 표면에 남아있던 질소 라디칼에 Si 원자가 달라붙어 SiN이 층층이 증착되는 것을 특징으로 한다.
본 발명의 실시예에 따른 HEMT는 상술한 어느 하나의 방법에 의해 형성된 게이트 절연막을 구비한다.
상술한 과제의 해결 수단에 의하면 PEALD SiN 박막 위에 ICP-SVD SiN 박막이나 High-K 물질의 RF-sputtered HfO2 박막을 형성하는 이중 게이트 절연막에 의해, 항복 전압과 커패시턴스-전압 측정에서의 히스테리시스 및 문턱전압 이하의 기울기를 개선할 수 있고, 전도성을 증가할 수 있으며, 게이트 누설전류를 감소시킬 수 있어 고전압 고전력 반도체에 유용하게 응용할 수 있다.
도 1은 본 발명에 적용되는 유도결합플라즈마 화학기상증착(ICP-CVD) 장비를 나타내는 도면이다.
도 2는 본 발명에 의해 제조된 HEMT 소자의 구조를 보여주는 도면이다.
도 3은 종래 ICP-CVD로 형성된 SiN 박막과 본 발명의 실시예에 따른 PEALD로 형성된 SiN 박막의 전류-전압 및 커패시턴스-전압 특성을 비교한 그래프이다.
도 4는 본 발명의 제1실시예에 의해 제조된 HEMT 소자의 이동 특성을 PEALD SiN 박막이 없는 HEMT 소자와 비교한 그래프이다.
도 5는 본 발명의 제1실시예에 의해 제조된 HEMT 소자의 문턱전압(Threshold voltage) 불안정성을 PEALD SiN 박막이 없는 HEMT 소자와 비교한 그래프이다.
도 6은 본 발명의 제1실시예에 의해 제조된 HEMT 소자의 게이트에 양(+)의 전압을 인가하는 스트레스를 PEALD SiN 박막이 없는 HEMT 소자와 비교한 그래프이다.
도 7a와 도 7b는 본 발명의 제1실시예에 의해 제조된 HEMT 소자의 누설전류와 전도대 오프셋(conduction band offset)을 PEALD SiN 박막이 없는 HEMT 소자와 비교한 그래프이다.
도 8은 본 발명의 제2실시예에 의해 이중 게이트 절연막 구조를 적용한 HEMT 소자의 게이트 누설전류 특성을 PEALD SiN 박막이 없는 HEMT 소자와 비교한 그래프이다.
도 9a와 도 9b는 본 발명의 제2실시예에 의해 HfO2를 적용한 HEMT 소자의 이동 특성을 PEALD SiN 박막이 없는 HEMT 소자와 비교한 그래프이다.
도 10은 본 발명의 제2실시예에 의해 HfO2를 적용한 HEMT 소자의 펄스 전류-전압(pulsed I-V) 특성을 PEALD SiN 박막이 없는 HEMT 소자와 비교한 그래프이다.
도 11은 본 발명의 제2실시예에 의해 HfO2를 적용한 HEMT 소자의 누설전류 특성을 PEALD SiN 박막이 없는 HEMT 소자와 비교한 그래프이다.
도 2는 본 발명에 의해 제조된 HEMT 소자의 구조를 보여주는 도면이다.
도 3은 종래 ICP-CVD로 형성된 SiN 박막과 본 발명의 실시예에 따른 PEALD로 형성된 SiN 박막의 전류-전압 및 커패시턴스-전압 특성을 비교한 그래프이다.
도 4는 본 발명의 제1실시예에 의해 제조된 HEMT 소자의 이동 특성을 PEALD SiN 박막이 없는 HEMT 소자와 비교한 그래프이다.
도 5는 본 발명의 제1실시예에 의해 제조된 HEMT 소자의 문턱전압(Threshold voltage) 불안정성을 PEALD SiN 박막이 없는 HEMT 소자와 비교한 그래프이다.
도 6은 본 발명의 제1실시예에 의해 제조된 HEMT 소자의 게이트에 양(+)의 전압을 인가하는 스트레스를 PEALD SiN 박막이 없는 HEMT 소자와 비교한 그래프이다.
도 7a와 도 7b는 본 발명의 제1실시예에 의해 제조된 HEMT 소자의 누설전류와 전도대 오프셋(conduction band offset)을 PEALD SiN 박막이 없는 HEMT 소자와 비교한 그래프이다.
도 8은 본 발명의 제2실시예에 의해 이중 게이트 절연막 구조를 적용한 HEMT 소자의 게이트 누설전류 특성을 PEALD SiN 박막이 없는 HEMT 소자와 비교한 그래프이다.
도 9a와 도 9b는 본 발명의 제2실시예에 의해 HfO2를 적용한 HEMT 소자의 이동 특성을 PEALD SiN 박막이 없는 HEMT 소자와 비교한 그래프이다.
도 10은 본 발명의 제2실시예에 의해 HfO2를 적용한 HEMT 소자의 펄스 전류-전압(pulsed I-V) 특성을 PEALD SiN 박막이 없는 HEMT 소자와 비교한 그래프이다.
도 11은 본 발명의 제2실시예에 의해 HfO2를 적용한 HEMT 소자의 누설전류 특성을 PEALD SiN 박막이 없는 HEMT 소자와 비교한 그래프이다.
이하 본 발명의 실시예에 대하여 첨부된 도면을 참고로 그 구성 및 작용을 자세히 설명하면 다음과 같다.
도면들 중 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 참조번호 및 부호들로 나타내고 있음에 유의해야 한다.
하기에서 본 발명을 설명함에 있어, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다.
또한, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
도 1은 본 발명에 적용되는 유도결합플라즈마 화학기상증착(ICP-CVD) 장비를 나타내는 도면으로서, 본 발명은 기존에 사용하던 ICP-CVD 장비를 사용하여 PEALD 기술로 SiN 박막을 형성한다.
화학기상증착(chemical vapor deposition; CVD)은 반도체 집적회로에 다양한 박막을 형성하는데 사용된다.
상기 CVD는 SiO2, Si3N4, Si 등의 고순도, 고품질 박막을 형성할 수 있다.
박막을 형성하는 반응공정에 있어서, 반도체 기판이 배치되는 반응기는 500 내지 1000℃의 고온으로 가열된다.
증착시키고자 하는 원료는 가스 형태로 상기 반응기 내에 공급되고, 가스상 분자는 열분해된 후 기판 표면상에서 가스 상태로 결합하여 박막을 형성한다.
ICP-CVD 장비는 상술한 CVD에서의 반응과 유사한 플라즈마 반응을 이용하지만, 보다 낮은 온도에서 박막을 형성할 수 있다.
ICP-CVD 장비에서 다양한 플라즈마 발생원으로부터 생성될 수 있다.
무선주파수(RF) 바이어스를 인가하는 RF 바이어싱 요소와, 플라즈마 작용에 의해 기판의 온도가 상승하는 것을 방지하기 위한 냉각 메커니즘을 포함할 수 있는 기판 지지수단이 반응 챔버내에 제공된다.
진공 챔버는 일반적으로, 진공 챔버에 증착 가스를 공급하여 기판 상에 물질을 화학증착시키는 용도와 상기 가스에 RF장을 인가하는 용도로 사용된다.
즉, 도 1에 도시된 바와 같이 ICP-CVD 장비는 진공 챔버(1)의 측면에 플라즈마 발생원이 되는 유도 RF 안테나(12)가, 상부에 샤워 헤드(10)가, 하부에 기판을 지지하는 기판 홀더(14) 및 히터 블록(16)이 구비된다.
이와 같은 ICP-CVD 장비에서 Si과 N의 전구체(precursor)로 각각 SiH4, N2 가스를 사용하되, N2 플라즈마 처리로 표면에 질소 라디칼(nitrogen radical)을 남기고 그 위로 비플라즈마(non-plasma) 상태의 SiH4 gas를 흘려줌으로써 표면에 남아있던 질소 라디칼에 Si 원자가 달라붙어 SiN이 층층이(layer by layer) 증착되는 과정이 1 사이클로 구성되어 반복적으로 SiN 박막이 층층이 증착된다.
이때 N2 플라즈마 단계에서는 RF 전력 600W, 압력 60mTorr, N2/Ar=50/10sccm, 1분의 조건이 사용되고, Si 흡착 단계에서는 RF 전력 0W, 압력 70 mTorr, SiH4/N2=25/75sccm, 10초의 조건이 사용된다.
이렇게 두 단계가 1 사이클로 형성되어 0.5Å/cycle의 증착률로 증착된다.
그리고 ICP-CVD 방식의 SiN 증착 조건은 RF 전력 300W, 압력 20mTorr, SiH4/N2=5/40sccm 이고 증착률은 1.2Å/sec이다.
이 방법을 이용하여 본 발명에서는 게이트 리세트(gate recessed) 정상 오프(normally-off) GaN MIS-HEMT 소자를 제작한다.
도 2는 본 발명에 의해 제조된 HEMT 소자의 구조를 보여주는 도면이다.
P형 (111) 방향의 실리콘(silicon) 기판(110)에 길러진, GaN 버퍼층(buffer layer)(120) 5㎛, AlN 공간층(spacer layer)(130) 1nm, 도핑이 되지 않은 GaN 캡층(cap layer) 4nm/Al0 .23Ga0 .77N 배리어층(barrier layer)(140) 24nm의 에피택시얼 층(epitaxial layer)을 형성한다.
공정은 BCl3/Cl2 혼합 가스를 이용하여 메사 격리(mesa isolation)를 시작으로 같은 식각 조건으로 게이트 아래 부분을 끊어주는 게이트 리세스 에칭(gate recess etching)을 진행하되, AlGaN 배리어층은 남기지 않고 전부 식각한다.
이어서 SPM(sulfuric peroxide mixture)과 DHF(diluted HF)(1:10) 용액으로 표면을 세정(cleaning)하고 10nm의 SiN가 프리 보호(pre-passivation) 박막으로써 오믹 컨택(ohmic contact) 형성 시 발생할 고온 열처리에 대한 표면 보호를 위해 ICP-CVD 방식으로 증착한다.
오믹(Ohmic) 메탈의 스택으로는 Si/Ti/Al/Mo/Au(=5/20/80/35/50nm)가 전자빔 박막 증착기(e-beam evaporator)를 사용하여 증착하고, 780℃ 1분의 급속 열처리(rapid thermal annealing; RTA) 장비를 이용한 N2 분위기에서 고온 열처리를 통해 오믹 컨택을 형성한다.
상기 고온 열처리로 프리 보호(Pre-passivation)으로 사용된 SiN 박막은 에칭액인 완충불산(buffered oxide etchant: BOE)(1:7)에 담금으로써 습식 식각한 후, 도 1과 같은 ICP-CVD 장비의 진공 챔버(1)에 곧바로 투입하여 상술한 바와 같이 Si과 N의 전구체(precursor)로 각각 SiH4, N2 가스를 사용해서 첫 번째 게이트 절연막인 5nm의 PEALD SiN 박막(152)을 증착한다.
이어서 두 번째 게이트 절연막으로 ICP-CVD 방식의 SiN 박막(154)을 증착하는데, 같은 ICP-CVD 장비의 진공 챔버(1)를 사용하므로 진공을 해체하지 않고 in -situ로 증착한다.
본 발명은 이와 같이 게이트 절연막(150)이 PEALD SiN 박막(152)과 ICP-CVD SiN 박막(154)으로 이루어진다.
두 번째 게이트 절연막 증착 이후 500℃ 10분의 포스트 증착 어닐링(post-deposition annealing)을 실시하고 Ni/Au(40/360nm)의 게이트 메탈이 전자빔 박막 증착기(e-beam evaporator)를 이용하여 증착함으로써 게이트(160)를 형성한다.
미설명 부호 170은 소스이고 180은 게이트이다.
여기서 제2실시예로 ICP-CVD SiN 박막(154) 대신에 PEALD SiN 박막(152)을 계면층으로 사용하고 high-k 물질인 HfO2를 RF 스퍼터(sputter)를 이용하여 증착한 이중 게이트 절연막 구조의 HEMT 소자도 제작할 수 있다.
즉, 제2실시예에 의한 HEMT 소자의 구조는 두 번째 절연막이 ICP-CVD SiN 박막(154)에서 RF-sputtered HfO2가 증착된 것을 제외하면 도 3과 같고, 공정 순서 또한 PEALD SiN 계면층 성장 후 RF 스퍼터를 이용하여 HfO2 high-k 절연막을 증착한 것을 제외하면 앞서 설명한 내용과 동일하므로 여기서는 상세한 설명을 약한다.
전술한 기존 ICP-CVD 방법으로 증착한 SiN 박막과 새로 개발한 PEALD 방법으로 증착한 SiN 박막의 특성에 관한 비교를 위해, N형 Si(n-type Si) 기판 위에 5nm 두께의 SiN 박막을 두 가지 다른 방법으로 증착하여 특성 즉, 전압-전류와 커패시턴스-전압 측정을 한 결과, 도 3에서 알 수 있듯이 PEALD 방법으로 증착한 SiN 박막의 항복 전압과 커패시턴스-전압 측정에서의 히스테리시스가 매우 개선됨을 알 수 있다.
HEMT 소자의 이동(transfer) 특성을 -2V에서 10V, 다시 10V에서 -2V, 두 가지 방향의 게이트 전압에 대하여 측정한 결과, 도 4에서 볼 수 있듯이 PEALD SiN 박막을 적용한 소자의 임계전압(Vth) 히스테리시스가 훨씬 적고 문턱전압 이하의 기울기(subthreshold slope) 또한 감소함을 알 수 있다.
게다가 증가된 전도성(transconductance)으로 인하여 최대 드레인 전류도 증가하고 이는 ON 저항을 감소시킨다.
PEALD 공정 단계에서 적절한 N2 플라즈마는 GaN 표면의 전위 및 SiN/GaN 계면의 품질을 향상시켜 준다고 알려져 있는 바, 상기 전도성의 증가는 PEALD 공정 단계에 포함되어 있는 N2 플라즈마 처리 때문이다.
문턱전압(Threshold voltage) 불안정성에 대해서 더 자세히 살펴보기 위하여 양방향 이동 특성을 최대 게이트 전압을 바꿔가며 연속적으로 측정한 결과, 도 5에서 볼 수 있듯이 두 소자 모두 최대 게이트 전압이 올라가면 올라갈수록 히스테리시스가 커져 가고 문턱전압이 점점 양(+)의 방향으로 이동해 가지만, PEALD SiN 박막이 적용된 HEMT 소자의 경우 그 현상이 훨씬 줄어듬을 알 수 있다.
상기 문턱전압의 이동 현상을 더 자세히 관찰하기 위하여 소스와 드레인을 접지시키고 게이트에 양(+)의 전압을 인가하는 스트레스 측정을 한 결과, 도 6에 그 결과가 표시되어 있는 바와 같이 게이트 전압이 커지고 스트레스를 가하는 시간이 길어질수록 더욱 심하게 문턱전압이 양의 방향으로 이동이 일어남을 볼 수 있다.
그러나 이 현상 또한 PEALD SiN 박막이 적용된 HEMT 소자에서 훨씬 감소됨을 볼 수 있다.
상기 양(+)의 전압이 게이트에 인가되었을 때 두 소자 사이의 다른 특성을 관찰하기 위하여 게이트 누설전류 특성을 측정한 결과, 도 7(a)에 표시되어 있는 바와 같이 PEALD SiN 박막이 없는 소자의 경우 게이트에 인가된 양의 전압이 커져 가면서 급격히 전류가 증가한 반면, PEALD SiN 박막이 있는 소자는 그러한 현상이 발견되지 않음을 알 수 있다.
이 현상의 이유를 찾기 위하여 FN 플롯(Fowler-Nordheim plot)을 이용하여 절연막과 GaN 사이의 전도대 오프셋(△EC)을 추출한 결과, 도 7(b)에서 볼 수 있듯이 0.51eV에 불과하던 △EC값이 2.44eV로 증가함을 알 수 있다.
이는 PEALD SiN 박막이 GaN과 계면 특성이 매우 우수하다는 것을 의미하며 이로 인하여 양(+)의 전압이 인가될 때 게이트 누설전류가 감소했다는 것을 알 수 있다.
또한, 이와 같은 게이트 누설전류의 감소가 문턱전압(threshold voltage) 불안정성의 향상에 주된 요인임을 알 수 있다.
그 이유는 적은 양의 전자가 게이트 절연막으로 흘러들어가야 그 중에서 더 적은 양의 전자가 트랩에 포획될 것이기 때문이다.
RF-sputtered HfO2가 두 번째 게이트 절연막으로 적용된 이중 게이트 절연막 구조를 적용한 제2실시예에 따른 HEMT 소자의 게이트 누설전류 특성은 도 8과 같은 바, High-k 물질을 사용하기 때문에 심각한 계면 문제로 인하여 양의 방향 게이트 전압을 인가하면 매우 큰 누설전류가 게이트에서 흐르게 된다.
정상 오프(Normally-off) HEMT 소자의 경우 게이트에 양의 전압을 인가하여 채널을 제어해야 하는데, 이 많은 양의 게이트 누설전류로 인하여 정상 오프 HEMT 소자의 동작이 불가능한데 PEALD SiN 박막이 있는 경우 103배 가량 누설전류를 감소시켜 정상 오프 동작이 가능하다.
HfO2를 적용한 HEMT 소자의 이동 특성은 도 9에 나타난 바와 같이, High-k 물질이 게이트 절연막에 포함되어 있으므로 매우 높은 전도성(transconductance)을 갖고 이로 인하여 아주 높은 드레인 전류를 공급할 수 있다.
또한, high-k 절연막의 장점인 훌륭한 채널 제어성 덕분에 매우 낮은 오프 상태(OFF-state) 누설전류, 매우 높은 ON/OFF 전류비, 매우 낮은 문턱전압 이하의 기울기(subthreshold slope)를 얻을 수 있다.
High-k 물질을 사용한 경우 심각한 전류 붕괴 현상이 벌어지는데 이는 펄스(pulsed) I-V 특성 측정을 통해 알 수 있다.
측정한 펄스 I-V 특성은 도 10과 같고 PEALD SiN 박막이 적용된 HEMT 소자의 경우 매우 향상되었음을 볼 수 있다.
또한, 도 11에 나타낸 항복 전압 특성을 보면 900V에서 약 0.1μA/mm의 매우 작은 누설전류 특성을 갖고 있음을 알 수 있다.
따라서 본 발명에 따른 HEMT 소자는 고전압 고전력 반도체 응용에 매우 유용하다.
이상을 통해 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하며 이 또한 본 발명의 범위에 속하는 것은 당연하다.
100: HEMT 110: Si 기판
120: GaN 버퍼 130: AlN 스페이서
140: GaN 캡/AlGaN 배리어 150: 게이트 절연막
152: PEALD SiN 박막 154: ICP-SVD SiN 박막
160: 게이트 170: 소스
180: 드레인
120: GaN 버퍼 130: AlN 스페이서
140: GaN 캡/AlGaN 배리어 150: 게이트 절연막
152: PEALD SiN 박막 154: ICP-SVD SiN 박막
160: 게이트 170: 소스
180: 드레인
Claims (6)
- 삭제
- HEMT 소자의 게이트 절연막을 형성하는 방법에 있어서,
(a) Si 기판 위에, GaN 버퍼층, AlN 공간층, GaN 캡층/AlGaN 배리어층으로 이루어진 에피택시얼층을 형성하되, 게이트 리세스 에칭(gate recess etching)을 진행하는 단계;
(b) 상기 에피택시얼층 위에 오믹(Ohmic) 메탈의 스택을 증착하고 N2 분위기에서 열처리를 통해 오믹 컨택층을 형성하는 단계;
(c) 상기 에피택시얼층과 오믹 컨택층이 형성된 Si 기판을 ICP-CVD 장비의 진공 챔버에 투입해서 Si과 N의 전구체(precursor)로 SiH4, N2 가스를 사용하여 제1게이트 절연막으로 PEALD SiN 박막을 형성하는 단계; 및
(d) 상기 제1게이트 절연막인 PEALD SiN 박막 위에 high-k 물질인 HfO2를 RF 스퍼터를 이용해 증착하여 제2게이트 절연막으로 RF 스퍼터 HfO2 박막을 형성하는 단계;
를 포함하는 HEMT 게이트 절연막 형성방법. - 삭제
- 제2항에 있어서,
상기 (b)단계에서 SiN을 프리 보호(pre-passivation) 박막으로 사용하여 N2 분위기에서 열처리한 후, 에칭액인 BOE(buffered oxide etchant)에 담가 습식 식각하는 것을 특징으로 하는 HEMT 게이트 절연막 형성방법. - 제2항에 있어서,
상기 (c)단계에서 N2 플라즈마 처리로 표면에 질소 라디칼(radical)을 남기고 그 위로 비플라즈마(non-plasma) 상태의 SiH4 가스를 흘려줌으로써 표면에 남아있던 질소 라디칼에 Si 원자가 달라붙어 SiN이 층층이 증착되는 것을 특징으로 하는 HEMT 게이트 절연막 형성방법. - 삭제
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140033456A KR101517381B1 (ko) | 2014-03-21 | 2014-03-21 | Ｈｅｍｔ 게이트 절연막 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140033456A KR101517381B1 (ko) | 2014-03-21 | 2014-03-21 | Ｈｅｍｔ 게이트 절연막 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR101517381B1 true KR101517381B1 (ko) | 2015-05-06 |
Family
ID=53393788
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020140033456A KR101517381B1 (ko) | 2014-03-21 | 2014-03-21 | Ｈｅｍｔ 게이트 절연막 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101517381B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017200827A1 (en) * | 2016-05-17 | 2017-11-23 | The Government Of The United States Of America, As Represented By The Secretary Of The Navy | DAMEGE-FREE PLASMA-ENHANCED CVD PASSIVATION OF AlGaN/GaN HIGH ELECTRON MOBILITY TRANSISTORS |
-
2014
- 2014-03-21 KR KR1020140033456A patent/KR101517381B1/ko active IP Right Grant
Non-Patent Citations (4)
| Title |
|---|
| Ogyun Seok et al, "High on/off current ratio AlGaN/GaN MOS-HEMTs employing RF-sputtered HfO2 gate insulators" IOPSCIENCE, Semiconductor Science and Technology * |
| Ogyun Seok et al, "High on/off current ratio AlGaN/GaN MOS-HEMTs employing RF-sputtered HfO2 gate insulators" IOPSCIENCE, Semiconductor Science and Technology* |
| Woojin Choi, " A Study on Gate Insulator of AlGaN/GaN MIS-HEMTs for High Power Devices" 서울대학교 학위논문, 2013 * |
| Woojin Choi, " A Study on Gate Insulator of AlGaN/GaN MIS-HEMTs for High Power Devices" 서울대학교 학위논문, 2013* |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017200827A1 (en) * | 2016-05-17 | 2017-11-23 | The Government Of The United States Of America, As Represented By The Secretary Of The Navy | DAMEGE-FREE PLASMA-ENHANCED CVD PASSIVATION OF AlGaN/GaN HIGH ELECTRON MOBILITY TRANSISTORS |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9490356B2 (en) | Growth of high-performance III-nitride transistor passivation layer for GaN electronics | |
| Choi et al. | High-Voltage and Low-Leakage-Current Gate Recessed Normally-Off GaN MIS-HEMTs With Dual Gate Insulator Employing PEALD-${\rm SiN} _ {x} $/RF-Sputtered-${\rm HfO} _ {2} $ | |
| TWI525814B (zh) | 具有多個閘極電介質層的異質結構電晶體 | |
| JP5805608B2 (ja) | 支持されたゲート電極を備えるトランジスタの作製方法およびそれに関連するデバイス | |
| Huang et al. | Effective passivation of AlGaN/GaN HEMTs by ALD-grown AlN thin film | |
| Choi et al. | Improvement of $ V_ {\rm th} $ Instability in Normally-Off GaN MIS-HEMTs Employing ${\rm PEALD}\hbox {-}{\rm SiN} _ {\rm x} $ as an Interfacial Layer | |
| Koehler et al. | Atomic layer epitaxy AlN for enhanced AlGaN/GaN HEMT passivation | |
| TW201342592A (zh) | 具有鈍化加閘極介電多層結構的ＧａＮ高電壓異質接面場效電晶體 | |
| US8450774B2 (en) | High performance power switch | |
| CN110429132B (zh) | 栅极结构、栅极结构的制造方法和增强型半导体器件 | |
| WO2018036413A1 (en) | Metal-insulator-semiconductor transistors with gate-dielectric/semiconductor interfacial protection layer | |
| TW201431084A (zh) | ＧａＮ半導體裝置及其形成方法 | |
| KR101078143B1 (ko) | 복합 패시베이션 유전막을 갖는 이종접합 전계효과 트랜지스터 및 그 제조방법 | |
| CN109659361A (zh) | 用于异质结器件的栅极堆叠体 | |
| KR101517381B1 (ko) | Ｈｅｍｔ 게이트 절연막 형성방법 | |
| TWI546958B (zh) | Gold and oxygen semi - high electron mobility transistor | |
| Azam et al. | Optimization of ALD high-k gate dielectric to improve AlGaN/GaN MOS-HFET DC characteristics and reliability | |
| Gregušová et al. | ZrO2/InAlN/GaN metal–oxide–semiconductor heterostructure field-effect transistors with InAlN barrier of different compositions | |
| Wang et al. | Comparison of SiO2-based double passivation scheme by e-beam evaporation and PECVD for surface passivation and gate oxide in AlGaN/GaN HEMTs | |
| JP2017098448A (ja) | 窒化物半導体装置の製造方法 | |
| Lee et al. | Band alignment of BeO gate dielectric grown by atomic-layer deposition on AlGaN/GaN HEMTs | |
| KR20140016106A (ko) | 인헨스먼트 질화물 반도체 소자 및 이의 제조 방법 | |
| WO2021172067A1 (ja) | 半導体装置及びその製造方法、電界効果トランジスタ | |
| 황일환 | A Study on low damage etching and gate dielectrics for E-mode AlGaN/GaN-on-Si FETs | |
| Gamachi et al. | Effect of reverse bias annealing on the properties of AlGaN/GaN MIS-HEMTs with recessed-gate structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20180406 Year of fee payment: 4 |