KR101509302B1 - 표시 장치, 표시 장치의 구동 회로 및 표시 장치의 구동 방법 - Google Patents

표시 장치, 표시 장치의 구동 회로 및 표시 장치의 구동 방법 Download PDF

Info

Publication number
KR101509302B1
KR101509302B1 KR20130021143A KR20130021143A KR101509302B1 KR 101509302 B1 KR101509302 B1 KR 101509302B1 KR 20130021143 A KR20130021143 A KR 20130021143A KR 20130021143 A KR20130021143 A KR 20130021143A KR 101509302 B1 KR101509302 B1 KR 101509302B1
Authority
KR
South Korea
Prior art keywords
controller
line
chip select
controllers
control unit
Prior art date
Application number
KR20130021143A
Other languages
English (en)
Other versions
KR20130098230A (ko
Inventor
마사루 요코야마
다카히사 우에히라
데루카즈 스기모토
Original Assignee
후다바 덴시 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후다바 덴시 고교 가부시키가이샤 filed Critical 후다바 덴시 고교 가부시키가이샤
Publication of KR20130098230A publication Critical patent/KR20130098230A/ko
Application granted granted Critical
Publication of KR101509302B1 publication Critical patent/KR101509302B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/1423—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display
    • G06F3/1438—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display using more than one graphics controller
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/10—Intensity circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/1423—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display
    • G06F3/1446—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display display composed of modules, e.g. video walls
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/02—Composition of display devices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0213—Addressing of scan or signal lines controlling the sequence of the scanning lines with respect to the patterns to be displayed, e.g. to save power
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0221—Addressing of scan or signal lines with use of split matrices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/18—Timing circuits for raster scan displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Graphics (AREA)
  • Multimedia (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

복수개인 L개(L은 1보다 큰 양의 정수)의 표시 패널과, 상기 L개의 표시 패널의 각각을 구동하는 L개의 컨트롤러를 갖는 구동 회로와, 상기 구동 회로를 제어하는 중앙 제어부를 구비하는 표시 장치를 제공한다. 상기 L개의 컨트롤러의 각각은 상기 중앙 제어부로부터의 클럭 신호에 의거하여 클럭 동기되어 제어되고, 대응하는 표시 패널에 열형상으로 배치되는 복수개인 K개(K는 1보다 큰 양의 정수)의 라인을 하나씩 순차적으로 연속해서 선택하여 발광시키고, 상기 라인을 순차적으로 연속해서 선택하는 방향은 모든 상기 L개의 표시 패널에 있어서 동일 방향으로 한다.

Description

표시 장치, 표시 장치의 구동 회로 및 표시 장치의 구동 방법 {DISPLAY DEVICE, AND DRIVING CIRCUIT AND METHOD THEREOF}
본 발명은 표시 장치, 표시 장치의 구동 회로 및 표시 장치의 구동 방법에 관한 것이다.
화상을 표시하는 표시 패널로서, OLED(Organic Light Emitting Diode: 유기 발광 다이오드)를 이용하는 표시 장치, LCD(Liquid Crystal Display: 액정 디스플레이)를 이용하는 표시 장치, VFD(Vacuum Fluorescent Display: 형광 표시관)를 이용하는 표시 장치, FED(Field Emission Display: 전계 방출 디스플레이)를 이용하는 표시 장치가 종래부터 제안되어 있다. 이들 평면형의 표시 패널에서는 최소의 발광 단위인 도트(dot)를 2차원으로 배열하고 있다. 그리고, 각 도트의 휘도를 아래와 같은 방식으로 동시에 발광시키도록 제어하고 있다. 예를 들면, 도트마다 순차 시계열로 제어(도트 구동)해서 표시 패널상에 화상을 표출시키고 있다. 또한, 예를 들면, 도트를 직선형상으로 배열하여 형성된 라인(line)에 속하는 복수의 도트를 동시에 발광시켜 순차적으로 라인마다 시계열로 제어(라인 구동)하여 표시 패널상에 화상을 표출시키고 있다. 또한, 예를 들면, 하나의 화면을 구성하는 프레임에 속하는 모든 도트를 동시에 발광시켜 프레임마다 동시에 제어(프레임 구동)하여 표시 패널상에 화상을 표출시키고 있다. 발색이 1색인 경우에는 흑백 화상이 제공되고, 적(R), 녹(G), 청(B)의 3원색에 대응하는 3개의 도트를 1조로 해서 발광시키는 경우에는 컬러 화상이 제공된다. 그리고, 이들 도트를 제어하기 위한 각종 기술이 제안되어 있다. 예를 들면, VFD를 이용하는 표시 장치에 있어서, 복수개로 구분된 그리드(grid) 계열에 대응하는 도트의 각각을 우측 방향 또는 좌측 방향으로 동등한 주기로 스캔하여, 소위, 듀티 사이클을 복수 배로 하는 구동 기술이 제안되어 있다(특허문헌 1의 단락 「0033」∼단락 「0035」, 도 4 참조).
일본 특허공개공보 제2000-306532호
최근에는, 표시 장치의 기술이 해마다 진화되고, 더욱 고정밀도의 화상, 더욱 대화면의 화상이 요망되고 있어, 이에 따른 표시 장치의 도트의 수도 비약적으로 증대하고 있다. 그에 수반하여, 더욱 많은 도트를 구동할 수 있도록 구동 회로도 계속해서 진화시키지 않으면 안된다고 하는 문제가 있다.
또한, 도트의 수가 증대하는 결과로서, 종래의 구동 기술에서는 필연적으로 1개의 도트를 구동하는 시간이 짧아지고, 고휘도의 화상을 얻기 위해 각 도트의 휘도(도트 휘도)를 높게 설정하지 않을 수 없게 된다. 그러나, 도트 휘도를 높게 설정한 경우에는 상술한 각종 표시 패널의 수명은 짧아진다. 또한, 라인 구동을 채용하는 경우에 있어서는 라인간의 상호 간섭에 의해서, 표출되는 화상의 품질이 악화되는 문제가 더욱 가중된다.
표시 장치의 박형화, 경량화 등의 관점에서, 최근에는 OLED를 이용하는 표시 장치가 주목받고 있다. 다른 표시 패널에 비해 특히 OLED에 있어서는 도트 휘도를 높게 한 경우에 표시 패널의 수명이 짧아지고, 또한 라인간의 상호 간섭이 크다고 하는 문제가 있다.
본 발명은 상술한 문제점을 해결하기 위해 이루어졌다. 즉, 구동해야 할 표시 패널의 도트의 수가 증감(增減)했다고 해도 하드웨어 구성을 크게 변경하는 등의 구동 회로를 새롭게 개발하는 것이 요구되지 않고, 또한, 표시 패널의 장수명화를 도모하는 동시에 라인간의 상호 간섭이 없는 화상을 표시하는 표시 장치의 기술 및 그 구동 기술을 제공하는 것이다.
본 발명의 표시 장치는 복수개인 L개(L은 1보다 큰 양의 정수)의 표시 패널과, 상기 L개의 표시 패널의 각각을 구동하는 L개의 컨트롤러를 갖는 구동 회로와, 상기 구동 회로를 제어하는 중앙 제어부를 구비하고, 상기 L개의 컨트롤러의 각각은, 상기 중앙 제어부로부터의 클럭 신호에 의거하여 클럭 동기(同期)되어 제어되고, 대응하는 표시 패널에 열형상으로 배치되는 복수개인 K개(K는 1보다 큰 양의 정수)의 라인을 하나씩 순차적으로 연속해서 선택하여 발광시키고, 상기 라인을 순차적으로 연속해서 선택하는 방향은 모든 상기 L개의 표시 패널에 있어서 동일 방향으로 한다.
본 발명의 표시 장치의 구동 회로는 중앙 제어부로부터의 제어에 의해서 복수개인 L개(L은 1보다 큰 양의 정수)의 표시 패널을 구동하는 표시 장치의 구동 회로로서, 상기 구동 회로는, 상기 L개의 표시 패널의 각각을 구동하는 L개의 컨트롤러를 갖고, 상기 L개의 컨트롤러의 각각은 상기 중앙 제어부로부터의 클럭 신호에 의거하여 클럭 동기되어 제어되고, 대응하는 표시 패널에 열형상으로 배치되는 복수개인 K개(K는 1보다 큰 양의 정수)의 라인을 하나씩 순차적으로 연속해서 선택하여 발광시키고, 상기 라인을 순차적으로 연속해서 선택하는 방향은 모든 상기 L개의 표시 패널에 있어서 동일 방향으로 한다.
본 발명의 표시 장치의 구동 방법은 복수개인 L개(L은 1보다 큰 양의 정수)의 표시 패널과, 상기 L개의 표시 패널을 구동하는 L개의 컨트롤러를 갖는 구동 회로와, 구동 회로를 제어하는 중앙 제어부를 구비하는 표시 장치의 구동 방법으로서, 상기 중앙 제어부는 상기 L개의 컨트롤러의 각각을 클럭 신호에 의거하여 클럭 동기시켜 제어하고, 상기 L개의 컨트롤러의 각각을 제어하여, 상기 L개의 컨트롤러의 각각에 접속되는 상기 L개의 표시 패널의 각각에 열형상으로 배치되는 복수개인 K개(K는 1보다 큰 양의 정수)의 라인을 하나씩 순차적으로 연속해서 선택하여 발광시키고, 상기 라인을 순차적으로 연속해서 선택하는 방향은 모든 상기 L개의 표시 패널에 있어서 동일 방향으로 한다.
본 발명의 기술에 따르면, 표시 패널의 도트수의 증감에 따라, 동일 구성의 컨트롤러의 개수를 증감시키고, 복수개의 컨트롤러를 동기시켜 동작시키는 것에 의해서, 각종 도트수를 갖는 광범위한 표시 패널을 구동 가능하게 하고, 표시되는 화상의 휘도를 높게 하면서도 도트 휘도를 낮게 억제하여 표시 패널의 장수명화를 도모하고, 라인간의 간섭을 방지하여 화상의 고품질화를 도모할 수 있다.
도 1은 공통의 실시형태에 따른 표시 장치에 있어서의 구동 기술의 개념을 나타내는 모식도이다.
도 2는 공통의 실시형태에 따른 표시 장치의 주요부의 개략도이다.
도 3a 및 도 3b는 공통의 실시형태에 있어서, 중앙 연산 장치와 컨트롤러 사이의 신호의 교환을 나타내는 도면이다.
도 4a 및 도 4b는 공통의 실시형태의 2개의 컨트롤러의 동기의 원리를 나타내는 도면이다.
도 5는 제 1 실시형태에 따른 표시 장치의 동작을 나타내는 타이밍도이다.
도 6은 제 2 실시형태에 따른 표시 장치의 동작을 나타내는 타이밍도이다.
도 7은 제 3 실시형태에 따른 표시 장치의 주요부의 개략도이다.
도 8은 제 3 실시형태에 따른 표시 장치의 동작을 나타내는 타이밍도이다.
도 9는 제 1 및 제 3 실시형태의 컨트롤러에 연속해서 휘도 데이터를 기입할 때의 동작을 나타내는 타이밍도이다.
발명을 실시하기 위한 형태에 관한 기술은 복수개인 L개의(L은 1보다 큰 양의 정수)의 표시 패널과, L개의 표시 패널의 각각을 구동하는 L개의 컨트롤러(controller)를 갖는 구동 회로와, 구동 회로를 제어하는 중앙 제어부를 구비하고, L개의 컨트롤러의 각각은 중앙 제어부로부터의 클럭 신호에 의거하여 클럭 동기되어 제어되고, 대응하는 표시 패널에 열형상으로 배치되는 복수개인 K개(K는 1보다 큰 양의 정수)의 라인을 하나씩 순차적으로 연속해서 선택하여 발광시키고, 라인을 순차적으로 연속해서 선택하는 방향은 모든 L개의 표시 패널에 있어서 동일 방향으로 하는 것이다.
L개의 컨트롤러의 각각은 발광시키는 하나의 라인을 지정하는 레지스터를 갖고, 중앙 제어부는 L개의 컨트롤러의 각각이 동일한 라인 번호의 라인을 발광하도록 제어해도 좋다.
또한, L개의 컨트롤러의 각각은 발광시키는 하나의 라인을 지정하는 레지스터를 갖고, 중앙 제어부는 인접하는 표시 패널에 접속되는 컨트롤러가 다른 라인 번호의 라인을 발광하도록 제어해도 좋다.
또한, L개의 컨트롤러의 각각은 동일 구성을 갖는 것으로 해도 좋다. 집적 회로로서 형성된 동일 컨트롤러를 이용하는 것에 의해서, 회로부품의 종류를 적게 하는 동시에, 표시 패널의 대형화에 대응한 신규의 집적 회로의 개발 제조의 수고를 덜 수 있다. 또한, 복수개인 L개의 표시 패널의 각각은 분리한 것이라도 좋지만, 단일의 유리기판의 위에 L개의 표시 영역이 형성되는 구성으로 하고, 그 표시 영역의 각각이 각각의 컨트롤러에 의해서 구동되도록 해도 좋다.
또한, 중앙 제어부는 표시 패널의 마지막의 1라인을 스캔한 후, 1라인의 스캔에 대응하는 시간은 표시 패널을 발광시키는 일이 없도록 해도 좋다.
(공통의 실시형태)
공통의 실시형태의 표시 장치, 표시 장치의 구동 회로 및 표시 장치의 구동 방법에 대해 도면을 참조해서 이하에 설명한다. 후술하는 제 1 실시형태 내지 제 3 실시형태에 있어서의 동일 구성의 각 부재에는 동일 부호를 붙여 설명을 생략한다. 또한, 제 1 실시형태 내지 제 3 실시형태에 있어서의 공통 부분에 대해서는 단지 공통의 실시형태로 칭하여 이하에서 설명한다.
도 1은 공통의 실시형태의 표시 장치에 있어서의 표시 패널의 모식도이다.
도 1에 나타내는 공통의 실시형태의 표시 장치에 있어서의 표시 패널(10)의 표시 영역은 표시 패널(11)과 표시 패널(12)을 도 1의 상하 방향(이하, 상하 방향이라 함)으로 2개로 나누도록 구성되어 있다. 표시 패널(11)과 표시 패널(12)은 동일 구성으로 되어 있다. 구체적으로는 1개의 유리기판의 위에 표시 패널(11)과 표시 패널(12)을 배치하여, 표시 패널(10)을 구성하고 있다. 표시 패널(11)과 표시 패널(12)의 각각에는, 256개의 도트가 도 1의 횡방향(이하, 횡방향이라 함)으로 배치되고, 64개의 도트가 도 1의 종방향(이하, 종방향이라 함)으로 배치된다. 각각의 표시 패널의 전체면에는 256개×64개=16384개의 도트가 배치되어 있다.
표시 패널(11) 및 표시 패널(12)의 각각의 도 1의 좌측단(이하, 좌측단이라 함)에 붙인 숫자(1, 2…63, 64)는 횡방향으로 1열로 배열된 라인의 번호이고, 도 1의 상측(이하, 상측이라 함)에서 도 1의 하측(이하, 하측이라 함)으로 번호가 증가하고 있다. 각 표시 패널(11, 12)의 가장 상측의 라인의 번호는 1번이고, 가장 하측의 라인의 번호는 64번이다. 이하, 라인의 번호가 1번인 라인은 라인 번호 1의 라인으로 하고, 라인의 번호가 64번인 라인은 라인 번호 64의 라인으로 하며, 일반적으로는 m을 양의 정수(整數)로 하여, 라인의 번호가 m번인 라인은 라인 번호 m의 라인으로 한다.
표시 패널(11) 및 표시 패널(12)의 각각의 상측에 붙인 숫자(1, 2…255, 256)는 종방향으로 1열로 배열된 도트의 배치 위치를 나타내는 번호이며, 도 1의 좌측(이하, 좌측이라 함)에서 도 1의 우측(이하, 우측이라 함)으로 번호가 증가하고 있다. 표시 패널(11) 및 표시 패널(12)의 가장 좌측의 도트의 번호는 1번이며, 가장 우측의 도트의 번호는 256번이다.
표시 패널(11) 및 표시 패널(12)의 각각의 도트의 휘도를 제어하고, 발광의 온/오프를 제어하기 위해 2종류의 제어선이 마련되어 있다. 휘도를 제어하기 위한 제어선을 휘도 제어선이라 하고, 발광의 온/오프를 제어하기 위한 제어선을 온/오프 제어선이라 한다. 도트마다 휘도 제어선과 온/오프 제어선의 2개의 제어선을 인출하면, 16384(도트)×2(개/도트)=32768(개)의 인출선이 표시 패널(11, 12)의 각각에 대해 필요하게 된다. 그리고, 2개의 표시 패널(11, 12)에 대해서는 32768(개)×2=65536(개)의 인출선이 필요하게 된다.
표시 패널(11) 및 표시 패널(12)에 있어서는 도 1의 종방향 1열로 배치된 64개의 도트의 휘도를 제어하기 위한 선을 모두 접속해서 1개의 휘도 제어선으로서 인출하고 있다. 따라서, 표시 패널(11)로부터 휘도 제어선은 256개 인출되어 있고(도 2의 ‘30’ 참조), 표시 패널(12)로부터도 휘도 제어선은 256개 인출되어 있다(도 2의 ‘32’ 참조).
표시 패널(11) 및 표시 패널(12)에 있어서는 도 1의 횡방향 1열에 배치된 256개의 도트의 온/오프를 제어하는 선을 모두 접속해서 1개의 온/오프 제어선으로서 인출하고 있다. 따라서, 표시 패널(11)로부터 온/오프 제어선은 64개 인출되어 있고(도 2의 ‘31’ 참조), 표시 패널(12)로부터도 온/오프 제어선은 64개 인출되어 있다(도 2의 ‘33’ 참조).
이러한 256개의 휘도 제어선과 64개의 온/오프 제어선을 이용하는 것에 의해서, 표시 패널(11) 및 표시 패널(12)의 각각에 있어서, 각 라인에 속하는 256개의 도트는, 각 도트의 휘도가 독립적으로 제어되는 것이 가능하게 된다. 또한, 상술한 라인 구동이 표시 패널(11) 및 표시 패널(12)에 채용되어 있다. 즉, 각 라인에 속하는 256개의 도트는 동시에 발광하도록 구성되어 있다. 또한, 64라인 중의 1라인마다 순차적으로 발광하도록 구성되고, 어느 1라인이 발광하고 있는 경우에는 다른 라인은 발광하는 일이 없도록 제어되어 있다.
표시 패널(10)에 있어서는 표시 패널(11)의 1라인과 표시 패널(12)의 1라인의 2라인이 동시에 발광해서 듀티 사이클을 2배로 할 수 있다. 즉, 표시 패널(10)을 육안으로 관찰하는 사람에게 생기는 시각적인 잔상 현상을 이용하여, 각 라인의 도트 휘도가 동일 레벨이라도 표시 패널(10)에 표시되는 화상의 휘도를 2배로 할 수 있다.
여기서, 표시 패널(10)에 있어서, 표시 패널(11)의 1라인과 표시 패널(12)의 1라인의 상호의 위치 관계를 어떻게 제어할지에 대해서는 다양한 형태가 있다.
도 2는 공통의 실시형태에 따른 표시 장치의 주요부의 개략도이다. 우선, 칩 셀렉트(chip select) 부분 이외의 제 1 내지 제 3 실시형태의 전부에 공통되는 부분인 공통의 실시형태의 원리에 관한 부분에 대해 설명한다.
도 2에 나타내는 표시 장치(1)는 표시 패널(10)(도 1 참조), 표시 패널(10)을 제어하는 구동 회로(13), 구동 회로(13)를 제어하는 중앙 제어부로서 기능하는 중앙 연산 장치(Central Processing Unit: CPU)(15), 게이트(16), 및 게이트(17)를 구비한다. 구동 회로(13)는 컨트롤러(131)와 컨트롤러(132)를 갖고 구성되어 있다. 컨트롤러(131)와 컨트롤러(132)는 동일한 구성을 갖는다.
컨트롤러(131) 및 컨트롤러(132)의 각 단자 중에서 데이터 버스 단자(Data bus), 어드레스 버스 단자(Adress bus), 클럭 단자(Clock), 리세트 단자(Reset), 리드 단자(RD) 및 라이트 단자(WR)는 중앙 연산 장치(CPU)의 해당 단자와 접속되어 있다.
또한, 컨트롤러(131)는 표시 패널(11)에 접속되고, 컨트롤러(132)는 표시 패널(12)에 접속되어 있다.
또한, 후술하는 제 2 실시형태에 있어서는 컨트롤러(131)의 칩 셀렉트 단자(CS)는 게이트(16)에 접속되고, 컨트롤러(132)의 칩 셀렉트 단자(CS)는 게이트(17)에 접속되어 있다. 게이트(16)와 게이트(17)는 부(負) 논리의 OR 게이트(NOR게이트)이다. 컨트롤러(131)의 칩 셀렉트 단자(CS)는 칩 셀렉트선(24)을 거쳐서 게이트(16)의 출력 단자인 칩 셀렉트 단자(CS3)와 접속되어 있다. 컨트롤러(132)의 칩 셀렉트 단자(CS)는 칩 셀렉트선(24')을 거쳐서 게이트(17)의 출력 단자인 칩 셀렉트 단자(CS4)와 접속되어 있다. 제 3 실시형태에서는, 중앙 연산 장치(15)는 후술하는 공통 칩 셀렉트 단자(CS*)를 갖지 않고, 게이트(16)와 게이트(17)를 구비하고 있지 않다.
또한, 제 1 실시형태에 있어서는, 제 2 실시형태와 마찬가지로 게이트(16)와 게이트(17)를 구비하고, 중앙 연산 장치(15)는 공통 칩 셀렉트 단자(CS*)를 구비하는 경우에 대해 설명하고 있다. 그러나, 공통 칩 셀렉트 단자(CS*)로부터의 신호는 H레벨(하이 레벨)(도 5 참조)인 것으로서 설명하고 있으므로, 실질적으로는 게이트(16)와 게이트(17)를 구비하지 않은 경우와 동일하다.
컨트롤러(131)의 데이터 버스 단자(Data bus)는 데이터 버스(20)를 거쳐서 중앙 연산 장치(15)의 데이터 버스 단자(Data bus)와 접속되어 있다. 컨트롤러(131)의 어드레스 버스 단자(Adress bus)는 어드레스 버스(21)를 거쳐서 중앙 연산 장치(15)의 어드레스 버스 단자(Adress bus)와 접속되어 있다. 데이터 버스(20)는 디지털 버스이며 버스 폭은 16비트(bit)이다. 어드레스 버스(21)는 디지털 버스이며 버스 폭은 1비트(bit)이다.
또한, 컨트롤러(131)의 클럭 단자(Clock)는 클럭선(22)을 거쳐서 중앙 연산 장치(15)의 클럭 단자(Clock)와 접속되어 있다. 또한, 컨트롤러(131)의 리세트 단자(Reset)는 리세트선(23)을 거쳐서 중앙 연산 장치(15)의 리세트 단자(Reset)와 접속되어 있다. 또한, 컨트롤러(131)의 리드(read) 단자(RD)는 리드(read)선(25)을 거쳐서 중앙 연산 장치(15)의 리드 단자(RD)와 접속되어 있다. 또한, 컨트롤러(131)의 라이트(write) 단자(WR)는 라이트(write)선(26)을 거쳐서 중앙 연산 장치(15)의 라이트 단자(WR)와 접속되어 있다.
컨트롤러(131)는 휘도 제어선(30)을 거쳐서 표시 패널(11)과 접속되어 있다. 휘도 제어선(30)은 컨트롤러(131)의 AD 단자(AD)에 접속되는 256개의 휘도 제어선을 갖는다. 256개의 휘도 제어선의 각각은, 표시 패널(11)의 내부에서, 해당 휘도 제어선에 포함된 64개의 도트와 접속(도 2 참조)되어 있다. 또는, 256개의 휘도 제어선의 각각은 이 64개의 도트의 발광의 휘도를 제어하는 휘도 제어 소자(도시하지 않음)의 제어 단자와 접속되어 있다. 컨트롤러(131)의 AD 단자(AD)로부터는 표시의 대상으로 되는 1라인에 속하는 256개의 각각의 도트의 도트 휘도에 따른 신호인 도트 휘도 신호가 출력된다.
컨트롤러(131)는 온/오프 제어선(31)을 거쳐서 표시 패널(11)과 접속되어 있다. 온/오프 제어선(31)은 컨트롤러(131)의 라인 셀렉트(line select) 단자(SL)에 접속되는 64개의 온/오프 제어선을 갖는다. 온/오프 제어선(31)의 64개의 온/오프 제어선의 각각은, 표시 패널(11)의 내부에서, 표시 패널(11)의 해당 라인이 연장하는 방향의 1번째에서 256번째(도 2 참조)의 256개의 도트의 발광의 온/오프를 제어하는 온/오프 제어 소자(도시하지 않음)의 제어 단자, 또는 온/오프 제어 전극(도시하지 않음)과 접속되어 있다. 컨트롤러(131)의 라인 셀렉트 단자(SL)로부터는 발광을 온(ON)으로 하는 레벨의 신호, 또는 발광을 오프(OFF)로 하는 레벨의 신호의 어느 하나가 출력된다. 여기서, 발광을 온으로 한다는 것은 발광을 시키는 것을 말하고, 발광을 오프로 한다는 것은 발광을 시키지 않는 것을 말하는 것이다.
컨트롤러(132)의 데이터 버스 단자(Data bus)는 데이터 버스(20)를 거쳐서 중앙 연산 장치(15)의 데이터 버스 단자(Data bus)와 접속되어 있다. 컨트롤러(132)의 어드레스 버스 단자(Adress bus)는 어드레스 버스(21)를 거쳐서 중앙 연산 장치(15)의 어드레스 버스 단자(Adress bus)와 접속되어 있다.
또한, 컨트롤러(132)의 클럭 단자(Clock)는 클럭선(22)을 거쳐서 중앙 연산 장치(15)의 클럭 단자(Clock)와 접속되어 있다. 또한, 컨트롤러(132)의 리세트 단자(Reset)는 리세트선(23)을 거쳐서 중앙 연산 장치(15)의 리세트 단자(Reset)와 접속되어 있다. 또한, 컨트롤러(132)의 리드(read) 단자(RD)는 리드(read)선(25)을 거쳐서 중앙 연산 장치(15)의 리드 단자(RD)와 접속되어 있다. 또한, 컨트롤러(132)의 라이트(write) 단자(WR)는 라이트(write)선(26)을 거쳐서 중앙 연산 장치(15)의 라이트 단자(WR)와 접속되어 있다.
컨트롤러(132)는 휘도 제어선(32)을 거쳐서 표시 패널(12)과 접속되어 있다. 휘도 제어선(32)은 컨트롤러(132)의 AD 단자(AD)에 접속되는 256개의 휘도 제어선을 갖는다. 휘도 제어선(32)의 256개의 휘도 제어선의 각각은, 표시 패널(12)의 내부에서, 해당 휘도 제어선에 포함된 64개의 도트와 접속(도 2 참조)되어 있다. 또는, 256개의 휘도 제어선의 각각은 이 64개의 도트의 발광의 휘도를 제어하는 휘도 제어 소자(도시하지 않음)의 제어 단자와 접속되어 있다. 컨트롤러(132)의 AD 단자(AD)로부터는 표시의 대상으로 되는 1라인에 속하는 256개의 각각의 도트의 도트 휘도에 따른 신호인 도트 휘도 신호가 출력된다.
컨트롤러(132)는 온/오프 제어선(33)을 거쳐서 표시 패널(12)과 접속되어 있다. 온/오프 제어선(33)은 컨트롤러(132)의 라인 셀렉트(line select) 단자(SL)에 접속되는 64개의 온/오프 제어선을 갖는다. 온/오프 제어선(33)의 64개의 온/오프 제어선의 각각은, 표시 패널(12)의 내부에서, 표시 패널(12)의 해당 라인이 연장하는 방향의 1번째에서 256번째(도 2 참조)의 256개의 도트의 발광의 온/오프를 제어하는 온/오프 제어 소자(도시하지 않음)의 제어 단자, 또는 온/오프 제어 전극(도시하지 않음)과 접속되어 있다. 컨트롤러(132)의 라인 셀렉트 단자(SL)로부터는 발광을 온(ON)으로 하는 레벨의 신호, 또는 발광을 오프(OFF)로 하는 레벨의 신호의 어느 하나가 2진 신호로서 출력된다.
중앙 제어부로서 기능하는 중앙 연산 장치(15)는 상술한 바와 같이 구동 회로(13)를 형성하는 컨트롤러(131) 및 컨트롤러(132)에 접속되어 있다. 또한, 중앙 연산 장치(15)는 호스트 장치로서 기능하는 외부 장치(도시하지 않음)에 접속되어 있다. 또한, 중앙 연산 장치(15)는 제 1 하드웨어 타이머인 타이머(A)를 갖고 있다. 타이머(A)는 중앙 연산 장치(15)에서 발생하는 클럭의 수를 카운트하여 카운트값이 미리 정하는 소정의 수에 도달하면 카운트값을 리세트(reset)하는 프로그래머블 카운터(programmable counter)에 의해서 구성되어 있다. 이 프로그래머블 카운터의 상기 미리 정하는 소정의 수는 중앙 연산 장치(15)에서 실행되는 프로그램에 의해서 적절히 설정된다. 타이머(A)로부터 출력되는 신호는 중앙 연산 장치(15)의 클럭 단자(Clock)로부터 출력되고, 컨트롤러(131) 및 컨트롤러(132)의 클럭 신호로서 이용된다. 이 컨트롤러(131) 및 컨트롤러(132)의 클럭 신호의 하이(high) 레벨과 로우(low) 레벨의 비가 1:1에 가까워지도록 하기 위해, 프로그래머블 카운터의 카운트값이 상기 미리 정하는 소정의 수의 절반의 값 이상인 경우에 클럭 신호의 극성을 반전시킨다.
공통의 실시형태의 표시 장치의 특징은 컨트롤러(131)와 컨트롤러(132)가 동기해서 동작하는 점에 있다. 여기서, 컨트롤러(131)와 컨트롤러(132)는 동일 구성으로 되어 있으므로, 각 컨트롤러의 동작은 기본적으로 동일하다. 또한, 동일 구성으로 된 컨트롤러(131)와 컨트롤러(132)의 클럭 단자(Clock)가 접속되어 공통의 클럭이 입력되는 것에 의해 컨트롤러(131)와 컨트롤러(132)의 클럭 단위의 동기가 얻어진다.
컨트롤러(131)와 컨트롤러(132)의 동작의 차이는 양쪽의 칩 셀렉트 단자(CS)에 인가되는 신호의 차이에 의해서만 초래된다. 따라서, 컨트롤러(131)의 칩 셀렉트 단자(CS)에 어느 타이밍에서 로우 액티브(active low)로 되는 제 1 칩 셀렉트 신호를 인가하고, 컨트롤러(132)의 칩 셀렉트 단자(CS)에 어느 타이밍에서 로우 액티브로 되는 제 2 칩 셀렉트 신호를 인가할지에 의해서 각종 형태의 제어가 가능하게 된다.
중앙 연산 장치(15)의 라이트 단자(WR)로부터 출력되는 로우 액티브로 되는 라이트 신호가 L레벨(로우 레벨)로 되는 것에 의해서, 컨트롤러(131)와 컨트롤러(132)는 데이터 버스(20)에 실린 16비트의 신호를 각각의 컨트롤러의 내부의 레지스터(도시하지 않음) 및 메모리(도시하지 않음)에 취입하는 라이트 모드로 설정된다. 여기서, 어드레스 버스(21)에 실린 1비트의 신호에 의해서 커맨드(command) 신호인지 데이터(data) 신호인지가 선택되고, 커맨드 신호이면 레지스터에 취입하고, 데이터 신호이면 메모리에 취입한다.
도 3a 및 도 3b는 중앙 연산 장치(15)와 컨트롤러(131) 및 컨트롤러(132) 각각의 신호의 교환을 나타내는 도면이다. 도 3a는 중앙 연산 장치(15)가, 컨트롤러(131) 및 컨트롤러(132)의 각각으로부터 데이터를 읽어낼 때의 동작을 나타내고, 도 3b는 중앙 연산 장치(15)가 컨트롤러(131) 및 컨트롤러(132)의 각각에 데이터를 기입할 때의 동작을 나타낸다.
도 3a를 참조해서 중앙 연산 장치(15)가 데이터를 읽어낼 때의 동작에 대해 설명한다. 어드레스 버스 신호가 H레벨(하이 레벨)일 때에 중앙 연산 장치(15)로부터 컨트롤러(131) 및 컨트롤러(132)의 각각에 대한 커맨드 신호가 출력된다. 라이트 단자(WR)로부터 출력되는 라이트 신호가 L레벨(로우 레벨)일 때에, 컨트롤러(131) 및 컨트롤러(132)의 각각은 중앙 연산 장치(15)가 데이터 버스(20)에 실은 데이터 버스 신호가 커맨드 신호라고 인식해서 이것을 취입한다. 어드레스 버스 신호가 L레벨(로우 레벨)이고 리드 단자(RD)로부터 출력되는 리드 신호가 L레벨(로우 레벨)일 때에, 컨트롤러(131) 및 컨트롤러(132)의 각각은 커맨드 신호를 데이터 버스(20)에 싣는 것을 지시하는 데이터 신호를 데이터 버스(20)에 싣고, 중앙 연산 장치(15)가 그 데이터 신호를 취입한다.
도 3b를 참조해서 중앙 연산 장치(15)가 데이터를 기입할 때의 동작에 대해 설명한다. 어드레스 버스 신호가 H레벨일 때에 중앙 연산 장치(15)로부터 컨트롤러(131) 및 컨트롤러(132)의 각각에 대한 커맨드 신호가 출력되고, 라이트 단자(WR)로부터 출력되는 라이트 신호가 L레벨(로우 레벨)일 때에, 컨트롤러(131) 및 컨트롤러(132)의 각각은 중앙 연산 장치(15)가 데이터 버스(20)에 실은 데이터 버스 신호를 커맨드 신호라고 인식해서 이것을 취입한다. 어드레스 버스 신호가 L레벨(로우 레벨)이고 라이트 단자(WR)로부터 출력되는 라이트 신호가 L레벨일 때에, 컨트롤러(131) 및 컨트롤러(132)의 각각은 중앙 연산 장치(15)가 데이터 버스(20)에 실은 데이터 버스 신호를 데이터 신호라고 인식해서 이것을 취입한다. 컨트롤러(131) 및 컨트롤러(132)가 취입하는 데이터 신호에는 표시 패널(11) 및 표시 패널(12)에 표시하는 화상의 휘도 데이터 신호를 포함시킬 수 있다.
휘도 데이터 신호는 각 도트의 도트 휘도를 제어하기 위한 디지털 신호이다. 그리고, 휘도 데이터 신호에 대응하고 표시 패널에 출력되는 신호가 도트 휘도 신호이다. 커맨드 신호는 컨트롤러에 대한 중앙 연산 장치(15)로부터의 각종 지령에 관한 신호이며, 예를 들면, 컨트롤러의 제어의 형태를 지정하기 위한 디지털 신호이다.
도 3a에 나타내는 바와 같이, 중앙 연산 장치(15)는 리드 단자(RD)로부터 출력되는 리드 신호를 L레벨로 하는 것에 의해서, 컨트롤러(131) 및 컨트롤러(132)로부터 데이터 신호를 통해서 각종 정보를 얻을 수 있지만, 이 기능은 실시형태의 설명에 있어서는 필요한 사항은 아니므로 설명을 생략한다.
컨트롤러(131)와 컨트롤러(132)는 중앙 연산 장치(15)의 리세트 단자(Reset)로부터 출력되는 리세트 신호에 의해서, 컨트롤러를 초기화할 수 있다. 컨트롤러의 초기화는 컨트롤러의 내부의 레지스터(도시하지 않음)를 클리어(clear)하고, 컨트롤러의 내부의 메모리의 값을 0으로 하는 것이다. 이와 같이 해서, 컨트롤러(131)와 컨트롤러(132)의 동작을 그 이전의 상태로부터 완전히 차단하여, 제로 리세트로 할 수 있다.
컨트롤러(131)와 컨트롤러(132)는 각각, 휘도 데이터 신호에 따른 신호인 도트 휘도 신호를 256개의 AD 단자(AD)에 출력하고, 휘도 제어선(30)과 휘도 제어선(32)의 각각에 인가한다.
컨트롤러(131)와 컨트롤러(132)는 각각, 64개의 라인 셀렉트 단자(SL)를 갖고, 64개의 라인 셀렉트 신호를 출력하도록 이루어져 있다. 이 라인 셀렉트 신호는 어느 1라인을 스캔할지를 선택한다. 여기서, 스캔의 용어는 후술하는 더미(dummy)의 스캔을 제외한, 1라인에 속하는 256개의 도트의 각각을 동시에 도트 휘도 신호에 따른 도트 휘도로 발광시킨다고 하는 의미이다.
컨트롤러(131)의 256개의 AD 단자(AD)로부터 출력되는 도트 휘도 신호와, 컨트롤러(131)의 64개의 라인 셀렉트 단자(SL)로부터 출력되는 라인 셀렉트 신호는 동기해서 표시 패널(11)에 공급된다. 256개의 AD 단자(AD)로부터 출력되는 도트 휘도 신호의 내용은 라인 셀렉트 단자(SL)로부터 출력되는 라인 셀렉트 신호가 하나의 라인을 선택할 때마다 변화되어, 1라인마다의 화상이 순차적으로 표시되고, 표시 패널(11)의 64라인의 화상 표시의 잔상에 의해서 1프레임의 상측의 화상이 육안 관찰자에게 인식된다.
또한, 컨트롤러(132)의 256개의 AD 단자(AD)로부터 출력되는 도트 휘도 신호와, 컨트롤러(132)의 64개의 라인 셀렉트 단자(SL)로부터 출력되는 라인 셀렉트 신호는 동기해서 표시 패널(12)에 공급된다. 256개의 AD 단자(AD)로부터 출력되는 도트 휘도 신호의 내용은 라인 셀렉트 단자(SL)로부터 출력되는 라인 셀렉트 신호가 하나의 라인을 선택할 때마다 변화되어, 1라인마다의 화상이 순차적으로 표시되고, 표시 패널(12)의 64라인의 화상 표시의 잔상에 의해서 1프레임의 하측의 화상이 육안 관찰자에게 인식된다.
컨트롤러(131)의 내부에서는, 컨트롤러의 하드웨어를 동작시키기 위한 내부 클럭에 중앙 연산 장치(15)로부터 출력되는 클럭을 이용하고 있다.
공통의 실시형태의 표시 장치의 구성과, 각 구성부의 동작에 대한 개략을 여기까지 설명하였다. 본 실시형태에서는 복수의 컨트롤러의 동기 제어를 가능하게 하기 위해 상술한 바와 같은 각 부를 구성하고 있다. 컨트롤러(131)와 컨트롤러(132)의 2개의 컨트롤러를 이용한 가장 원리적인 스캔의 형태에 대해, 우선, 도 4a 및 도 4b를 참조해서 설명한다.
도 4a 및 도 4b는 2개의 컨트롤러의 동기의 원리를 나타내는 도면이다.
도 4a 및 도 4b는 표시 패널(11)을 제어하는 컨트롤러(131)와, 표시 패널(12)을 제어하는 컨트롤러(132)의 스캔의 형태를 모식적으로 나타내는 것이다. 도 4a 및 도 4b 중의 화살표의 방향은 스캔의 방향을 나타내는 것이다.
도 4a에 나타내는 스캔의 형태인 역방향 스캔에서는 컨트롤러(131)(도 4a 및 도 4b에는 도시하지 않음)가 표시 패널(11)의 라인 번호 1의 라인을 스캔하고 있을 때에, 컨트롤러(132)(도 4a 및 도 4b에는 도시하지 않음)가 표시 패널(12)의 라인 번호 64의 라인을 스캔한다.
다음에, 컨트롤러(131)가 표시 패널(11)의 라인 번호 2의 라인을 스캔하고 있을 때에 컨트롤러(132)가 표시 패널(12)의 라인 번호 63의 라인을 스캔한다.
상기와 같이 순차적으로 스캔하여, 컨트롤러(131)가 표시 패널(11)의 라인 번호 64의 라인을 스캔하고 있을 때에, 컨트롤러(132)가 표시 패널(12)의 라인 번호 1의 라인을 스캔한다. 그리고, 재차, 컨트롤러(131)가 표시 패널(11)의 라인 번호 1의 라인을 스캔하고 있을 때에, 컨트롤러(132)가 표시 패널(12)의 라인 번호 64의 라인을 스캔하고, 상술한 스캔의 동작을 반복한다. 도 4a에 나타내는 스캔에서는 이와 같이 표시 패널(11)의 스캔 방향과 표시 패널(12)의 스캔 방향이 역방향이므로, 이러한 스캔을 상술한 바와 같이 역방향 스캔이라 한다.
이러한 역방향 스캔에 의하면, 표시 패널의 도트수가 2배로 된 경우에는 이것에 따라, 동일 구성의 컨트롤러의 개수를 2개로 늘리고, 2개의 컨트롤러를 동기해서 동작시키는 것에 의해서, 2개로 나뉜 표시 패널(11)과 표시 패널(12)에 의해서 형성되는, 더욱 큰 표시 패널(10)을 구동 가능하게 하는 동시에 구동 회로(13)(도 2 참조)의 간략화를 도모하고, 표시되는 화상의 휘도를 높게 하면서도 도트 휘도를 낮게 억제하여 표시 패널의 장수명화를 도모할 수 있다.
그러나, 도 4a에 나타내는 역방향 스캔에서는 라인간의 간섭이 생겨 버려 화상의 고품질화를 도모하는 것이 곤란한 경우가 있다.
도 4a에 나타내는 스캔의 형태에서는 컨트롤러(131)가 표시 패널(11)의 라인 번호 64의 라인을 스캔하고 있을 때에, 컨트롤러(132)가 표시 패널(12)의 라인 번호 1의 라인을 스캔하므로, 2개의 발광하는 라인이 가장 근접하게 된다. 표시 패널은 일반적으로, 점등한 영역이 존재하면, 그 영역에 인접한 영역도 영향을 받아 점등해 버린다고 하는 현상이 생겨 버린다. 본 실시형태에서는 1라인마다 발광하도록 하고 있으므로, 점등한 1라인이 존재하면, 그 라인에 인접한 다른 점등한 라인도 영향을 받아버리는 현상이 생겨 버린다.
본 발명자들은 상기와 같은 라인간의 간섭이 생기는 현상이 OLED를 이용하는 경우에 특히 현저한 것을 찾아내었다. OLED에 있어서는 발광하는 2개의 라인의 간격이 10라인 이내의 범위에서, 이러한 영향이 현저하게 생기는 것도 발견하였다. 즉, 표시 패널(11)의 라인 번호 60의 라인과 표시 패널(12)의 라인 번호 5의 라인이 발광하는 시각에서, 표시 패널(11)의 라인 번호 64의 라인과 표시 패널(12)의 라인 번호 1의 라인이 발광하는 시각까지의 시간에서, 점등한 2개의 라인이 서로 현저한 영향을 받아 이상한 발광을 한다. 그 결과, 표시되는 화상의 품질이 악화(표시 결함)되고, 육안 관찰자는 불쾌감을 느끼게 된다.
발명자들은, 이하와 같은 원인에 의해서 OLED에서의 상기와 같은 표시 결함이 생기는 것이 상정하고 있다. 좁은 간격(gap)인 배선 구성에 있어서, 각 도트를 접속하는 라인은 평행하게 배치되어 있다. 또한, 구동을 위한 전류의 크기가, OLED에서는 비교적 크다. 전류 자계(電流磁界)/크로스 토크(crosstalk)의 영향에 의해, 유도가 발생한다. 전계 발광(EL: ElectroLuminescence) 소자는 전류 변화에 대해 휘도 변화가 크며, 고속으로 응답한다. 발명자들은 이러한 원인에 의해서, 특히 OLED에 있어서, 액티브한 스캔이 근접한 경우, 즉, 2개의 발광하는 라인이 근접한 경우에 서로 간섭이 발생하고, 휘도 변화가 발생하는 것으로 추측하고 있다.
도 4b에 나타내는 스캔의 형태인 동일 방향 스캔에서는 컨트롤러(131)가 표시 패널(11)의 라인 번호 1의 라인을 스캔하고 있을 때에, 컨트롤러(132)가 표시 패널(12)의 라인 번호 1의 라인을 스캔한다.
다음에, 컨트롤러(131)가 표시 패널(11)의 라인 번호 2의 라인을 스캔하고 있을 때에, 컨트롤러(132)가 표시 패널(12)의 라인 번호 2의 라인을 스캔한다.
상기와 같이 순차적으로 스캔하여, 컨트롤러(131)가 표시 패널(11)의 라인 번호 64의 라인을 스캔하고 있을 때에, 컨트롤러(132)가 표시 패널(12)의 라인 번호 64의 라인을 스캔한다. 그리고, 재차, 컨트롤러(131)가 표시 패널(11)의 라인 번호 1의 라인을 스캔하고 있을 때에, 컨트롤러(132)가 표시 패널(12)의 라인 번호 1의 라인을 스캔하고, 상술한 스캔의 동작을 반복한다.
따라서, 동일 방향 스캔이 상술한 바와 같이 원리대로 소기의 동작을 하고 있는 경우에는 스캔(발광)하는 표시 패널(11)에 속하는 하나의 라인과 스캔(발광)하는 표시 패널(12)에 속하는 하나의 라인의 2개의 라인은 64라인의 간격을 갖는다. 도 4b에 나타내는 스캔에서는 이와 같이 표시 패널(11)의 스캔 방향과 표시 패널(12)의 스캔 방향이 동일 방향이므로, 이러한 스캔을 상술한 바와 같이 동일 방향 스캔이라 한다.
즉, 도 4b에 나타내는 스캔에서는 구동해야 할 표시 패널의 도트의 수가 증감했다고 해도 하드웨어 구성을 크게 변경하는 바와 같이 구동 회로를 새로이 개발하는 것이 요구되지 않고, 또한, 표시 패널의 장수명화를 도모하는 동시에 라인간의 상호 간섭이 없는 화상을 표시할 수 있다.
그러나, 상술한 바와 같이 원리적인 동일 방향 스캔을 채용하는 것만으로는 2개의 라인이 서로 간섭한다고 하는 문제를 해결할 수 없는 경우도 있을 수 있다. 그 이유는 2개 이상의 컨트롤러에 대해, 동시에 스캔 개시의 초기 설정을 할 수 없기 때문이다.
(제 1 실시형태)
도 5는 제 1 실시형태인 원리적인 동일 방향 스캔에 있어서의 문제점을 설명하기 위한 도면이다.
도 5는 컨트롤러(131)의 초기 설정과, 컨트롤러(132)의 초기 설정의 각각의 타이밍을 나타내는 도면이다. 도 5에 나타내는 바와 같이, 중앙 연산 장치(15)는 데이터 버스 신호, 어드레스 버스 신호, 라이트 단자(WR)로부터의 신호, 칩 셀렉트 단자(CS1)로부터의 신호, 칩 셀렉트 단자(CS2)로부터의 신호, 공통 칩 셀렉트 단자(CS*)로부터의 신호의 각각을 발생시키고, 게이트(16) 및 게이트(17)로부터 칩 셀렉트 단자(CS3)로부터의 신호, 칩 셀렉트 단자(CS4)로부터의 신호의 각각을 발생시킨다. 또한, 도시는 하지 않지만, 리드 단자(RD)로부터의 신호는 H레벨이며, 클럭 단자(Clock)로부터 클럭 신호가 출력되고 있다. 이들 신호에 의해서, 컨트롤러(131)의 초기 설정과 컨트롤러(132)의 초기 설정이 실행된다. 여기서, 컨트롤러(131)의 스캔 개시의 지시 기입의 시각은 시각 t2이고, 컨트롤러(132)의 스캔 개시의 지시 기입의 시각은 시각 t5이다.
또, 도 5에 있어서는 제 1 실시형태에 있어서의 동작과 제 2 실시형태의 동작을 비교하기 위해 공통 칩 셀렉트 단자(CS*)로부터의 신호를 항상 H레벨인 것으로 해서 설명한다. 그러나, 제 1 실시형태에 있어서, 중앙 연산 장치(15)가 공통 칩 셀렉트 단자(CS*)를 갖지 않아도 좋다. 이 경우에는 게이트(16)와 게이트(17)를 구비하지 않는다. 그리고, 컨트롤러(131)의 칩 셀렉트 단자(CS)는 중앙 연산 장치(15)의 칩 셀렉트 단자(CS1)에 접속되고, 컨트롤러(132)의 칩 셀렉트 단자(CS)는 중앙 연산 장치(15)의 칩 셀렉트 단자(CS2)에 접속된다.
제 1 실시형태에서는, 컨트롤러(131)의 스캔 개시의 지시 기입의 시각인 시각 t2에서 표시 패널(11)에 있어서의 스캔이 개시되고, 컨트롤러(132)의 스캔 개시의 지시 기입의 시각인 시각 t5에서 표시 패널(12)에 있어서의 스캔이 개시된다.
표시 패널(11)에서의 스캔 개시의 시각과 표시 패널(12)에서의 스캔 개시의 시각의 사이에 시간차가 생기는 이유를 더욱 상세하게 설명한다. 중앙 연산 장치(15)의 칩 셀렉트 단자(CS1)로부터 출력되고 게이트(16)를 거쳐서 컨트롤러(131)에 입력되는 제 1 칩 셀렉트 신호와, 중앙 연산 장치(15)의 칩 셀렉트 단자(CS2)로부터 출력되고 게이트(17)를 거쳐서 컨트롤러(132)에 입력되는 제 2 칩 셀렉트 신호는 독립적으로 공급된다. 중앙 연산 장치(15)의 소프트웨어 처리는 단계적인(step by step) 처리이기 때문에, 도 5에 나타내는 바와 같이, 제 1 칩 셀렉트 신호와 제 2 칩 셀렉트 신호를 동시에 발생시킬 수 없다.
그리고, 이와 같이 시각 t2와 시각 t5의 사이에 시간차가 있기 때문에, 이 시간차만큼 표시 패널(11)에 있어서의 스캔하는 라인과 표시 패널(12)에 있어서의 스캔하는 라인이 근접한다. 이 시간차는 1라인의 스캔의 시간에 비해 짧으므로 거의 육안으로는 관찰할 수는 없지만, 상기와 같은 시간차는 존재하지 않는 것이 바람직하다. 예를 들면, 상술한 설명에서 설명한 것과는 달리, 컨트롤러(132)의 스캔 개시의 지시 기입의 시각이 시각 t2이고 컨트롤러(131)의 스캔 개시의 지시 기입의 시각이 시각 t5인 경우에는, 컨트롤러(131)가 표시 패널(11)의 라인 번호 64의 라인을 스캔하고 있을 때에, 컨트롤러(132)가 표시 패널(12)의 라인 번호 1의 라인을 스캔하는 경우가 생길 수 있다. 이에 따라, 단시간이기는 하지만 표시 패널(10)에 있어서의 화질의 악화가 생기게 된다.
이하에 동일 방향 스캔에 있어서, 상기와 같은 시간차가 존재하는 문제점을 해결하기 위한 제 2 실시형태의 특징적인 스캔의 기술에 대해 설명한다.
(제 2 실시형태)
제 2 실시형태에 따른 표시 장치에 대해 설명한다. 도 2에 나타내는 제 2 실시형태의 표시 장치(1)에서는 중앙 연산 장치(15)의 제 1 칩 셀렉트 단자(CS1)는 게이트(16)의 제 1 입력 단자에, 중앙 연산 장치(15)의 공통 칩 셀렉트 단자(CS*)는 게이트(16)의 제 2 입력 단자에 접속되어 있다. 또한, 중앙 연산 장치(15)의 제 2 칩 셀렉트 단자(CS2)는 게이트(17)의 제 1 입력 단자에, 중앙 연산 장치(15)의 공통 칩 셀렉트 단자(CS*)는 게이트(17)의 제 2 입력 단자에 접속되어 있다. 제 2 실시형태의 표시 장치는 공통 칩 셀렉트 단자(CS*)로부터 출력되는 칩 셀렉트 신호에 특징을 갖고, 초기 설정에 있어서의 커맨드 신호의 내용에 특징을 갖는다.
도 6은 제 2 실시형태의 표시 장치의 동작을 나타내는 타이밍도이다. 도 6을 참조하여, 도 2에 나타내는 표시 장치(1)에서 실행되는 제 2 실시형태의 스캔의 형태를 설명한다.
도 6의 종축의 각 신호의 내용에 대해 이하에 설명한다. 도 6의 횡축은 시각을 나타낸다.
도 6에 나타내는 바와 같이, 중앙 연산 장치(15)는 데이터 버스 신호, 어드레스 버스 신호, 라이트 단자(WR)로부터의 신호, 칩 셀렉트 단자(CS1)로부터의 신호, 칩 셀렉트 단자(CS2)로부터의 신호, 공통 칩 셀렉트 단자(CS*)로부터의 신호의 각각을 발생시키고, 게이트(16) 및 게이트(17)로부터 칩 셀렉트 단자(CS3)로부터의 신호, 칩 셀렉트 단자(CS4)로부터의 신호의 각각을 발생시킨다. 또, 도시는 하지 않지만, 리드 단자(RD)로부터의 신호는 H레벨이다. 이들 신호에 의해서, 컨트롤러(131)의 초기 설정, 컨트롤러(132)의 초기 설정이 실행된다. 여기서, 컨트롤러(131)의 초기 설정의 지시 기입의 시각은 시각 t2이고, 컨트롤러(132)의 초기 설정의 지시 기입의 시각은 시각 t5이다. 그리고, 컨트롤러(131)와 컨트롤러(132)를 초기 설정한 후, 시각 t6에서, 컨트롤러(131)와 컨트롤러(132)가 동시에 스캔 개시의 지시 기입의 커맨드 신호를 취입한다.
여기서, 시각 t0에서 시각 t1의 사이에 출력되는 커맨드 신호에 의해 지시되는 컨트롤러(131)의 초기 설정의 내용, 시각 t3에서 시각 t4의 사이에 출력되는 커맨드 신호에 의해 지시되는 컨트롤러(132)의 초기 설정의 내용은, 예를 들면, 어느 라인부터 스캔을 개시할지 등을 설정하는 것이다. 초기 설정하는 동안에는 컨트롤러(131)와 컨트롤러(132)는 아직 스캔을 개시하지 않는다. 시각 t6에서 시각 t7의 사이에 출력되는 스캔 개시의 지시 기입의 커맨드 신호를 컨트롤러(131)와 컨트롤러(132)가 받고, 시각 t8에서 스캔 개시의 지시가 동시에 기입된다. 동시에 스캔 개시의 지시 기입을 실행한 시각 t8에서, 컨트롤러(131)는 표시 패널(11)에 있어서 스캔의 동작을 개시하며, 컨트롤러(132)는 표시 패널(12)에 있어서 스캔의 동작을 개시한다.
이와 같이 해서, 제 2 실시형태에서는 표시 패널(11)에 있어서의 스캔 개시의 시각과 표시 패널(12)에 있어서의 스캔 개시의 시각이 동일 시각으로 된다. 따라서, 제 1 실시형태에서 발생할 수 있는 표시 패널(11)의 스캔하는 라인과 표시 패널(12)의 스캔하는 라인이 근접하여 화질이 악화되는 원인을 해소할 수 있다.
(제 3 실시형태)
도 7은 제 3 실시형태에 따른 표시 장치의 주요부의 개략도이다. 도 7에 나타내는 표시 장치(2)는, 제 2 실시형태의 표시 장치(1)가 게이트(16)와 게이트(17)를 구비한 것에 대해, 게이트(16)와 게이트(17)를 구비하지 않는 점이 다르다. 컨트롤러(131)의 칩 셀렉트 단자(CS)는 중앙 연산 장치(15)의 칩 셀렉트 단자(CS1)에 접속되고, 컨트롤러(132)의 칩 셀렉트 단자(CS)는 중앙 연산 장치(15)의 칩 셀렉트 단자(CS2)에 접속되어 있다. 또한, 표시 장치(2)는 중앙 연산 장치(15)가 타이머(B)를 더 구비하는 점에 있어서도 표시 장치(1)와 다르다.
또, 마찬가지의 동작을 발생시키기 위한 제 3 실시형태의 별도의 구성으로서, 제 2 실시형태와 마찬가지로 게이트(16)와 게이트(17)를 이용해서 공통 칩 셀렉트 단자(CS*)를 H레벨로 하고, 또한, 중앙 연산 장치(15)가 타이머(B)를 더 구비하는 구성으로 해도 좋다. 그 밖의 구성부는 실시형태에 공통된 부분이므로 설명을 생략한다.
타이머(B)는 표시 패널(11)을 제어하는 컨트롤러(131)의 초기 설정이 종료하는 시각(도 8의 시각 t3 참조)과 표시 패널(12)을 제어하는 컨트롤러(132)의 초기 설정이 개시하는 시각(도 8의 시각 t9 참조)의 차를 관리하는 하드웨어 카운터이다. 타이머(B)는 중앙 연산 장치(15)의 클럭과 동기해서 카운트하는 카운터로서 하드웨어로 구성되어 있다.
도 8은 제 3 실시형태에 따른 표시 장치(2)의 동작을 나타내는 타이밍도이다. 도 8을 참조하여, 도 7에 나타내는 표시 장치(2)에서 실행되는 제 3 실시형태의 스캔의 동작을 설명한다.
도 8의 종축의 각 신호의 내용에 대해 이하에 설명한다. 도 8의 횡축은 시각을 나타낸다. 시각 t3에서 시각 t9의 사이는 생략되어 있다.
도 8에 나타내는 바와 같이, 중앙 연산 장치(15)는 데이터 버스 신호, 어드레스 버스 신호, 라이트 단자(WR)로부터의 신호, 칩 셀렉트 단자(CS1)로부터의 신호, 칩 셀렉트 단자(CS2)로부터의 신호, 타이머(B)의 카운트값의 각각을 발생한다. 또, 타이머(B)의 카운트값은 중앙 연산 장치(15)의 내부에서 이용되고, 중앙 연산 장치(15)의 외부로는 출력되지 않는다.
이들 신호에 의해서, 컨트롤러(131)의 스캔 개시의 지시 기입, 컨트롤러(132)의 스캔 개시의 지시 기입이 실행된다. 시각 t0에서 시각 t3까지의 시간이 컨트롤러(131)의 초기 설정의 시간이며, 시각 t9에서 시각 t12까지의 시간이 컨트롤러(132)의 초기 설정의 시간이다. 컨트롤러(131)의 스캔 개시의 지시 기입의 시각은 시각 t2이고, 컨트롤러(132)의 스캔 개시의 지시 기입의 시각은 시각 t11이다. 도 8에 있어서는 시각 t3에서 시각 t9까지의 사이의 각 신호의 기재는 생략되어 있고, 타이머(B)의 카운트값은 시각 t3부터 시간의 경과에 비례해서 증가한다.
제 3 실시형태에 있어서는 시각 t3와 시각 t9의 시간차를 타이머(B)를 이용하는 것에 의해 조정하고 있다. 시각 t2에서 컨트롤러(131)가 스캔을 개시한 후, 시각 t3에서 컨트롤러(131)의 초기 설정의 동작이 종료하면, 타이머(B)는 카운트를 개시한다. 타이머(B)의 카운트값이 미리 정하는 소정값에 도달했을 때인 시각 t9에서, 컨트롤러(132)의 초기 설정의 동작이 개시한다.
여기서, 시각 t3에서 시각 t9까지의 시간은 타이머(B)의 카운트값에 따라 임의로 클럭 단위로 설정할 수 있다. 시각 t3에서 시각 t9까지의 시간을 {(1프레임의 스캔 시간×n)+어긋남량}으로 되도록 미리 설정하는 것에 의해서 컨트롤러(131)의 스캔 개시의 지시 기입의 시각과 컨트롤러(132)의 스캔 개시의 지시 기입의 시각을 관리할 수 있다. 여기서, n은 임의의 양의 정수이고, (1프레임의 스캔 시간×n)은 1프레임의 스캔 시간을 단위로서 정할 수 있는 시간이다. 또한, 어긋남량은 1클럭 주기를 단위로 하는 시간이다. 여기서, 1프레임은 1화면이며, 실시형태에 있어서는 64라인에 대응한다.
제 3 실시형태에서는, 컨트롤러(131)의 스캔 개시의 지시 기입의 시각과 컨트롤러(132)의 스캔 개시의 지시 기입의 시각의 시간차를 「1프레임의 스캔 시간×n」으로 설정하여, 컨트롤러에서 생기는 동작 시간 지연을 충분히 흡수하는 동시에, 「어긋남량」을, 예를 들면, 64라인의 절반인 32라인으로 설정한다. 이와 같이 어긋남량을 32라인으로 설정하는 것에 의해서, 2개의 다른 하드웨어로 구성되는 컨트롤러(131)와 컨트롤러(132)의 사이에서, 클럭 단자(Clock)로부터의 클럭 신호의 1클럭분의 디지털 오차가 생겼다고 해도, 컨트롤러(131)가 구동하는 표시 패널(11)에서 스캔되는 라인과 컨트롤러(132)가 구동하는 표시 패널(12)에서 스캔되는 라인의 이간 거리를 충분히 확보할 수 있다.
즉, 제 2 실시형태에 대해 제 3 실시형태는 이하의 이점을 갖는다. 컨트롤러(131)와 컨트롤러(132)는 별개의 회로이기 때문에, 제 2 실시형태에서는 회로의 디지털 오차에 의해서, 컨트롤러(131)의 스캔 개시의 시각과 컨트롤러(132)의 스캔 개시의 시간의 사이에 1클럭분만큼 시간차가 생길 가능성이 있다. 예를 들면, 컨트롤러(131)의 스캔 개시가 컨트롤러(132)의 스캔 개시보다 1클럭분만큼 지연되었다고 하면, 그 때에는 표시 패널(11)의 스캔이 라인 번호 64, 표시 패널(12)의 스캔이 라인 번호 1이라는 상태가, 1클럭 주기의 시간분만큼 생길 수 있다. 즉, 1클럭 주기라고 하는 약간의 시간이기는 하지만 양쪽 표시 패널간에 있어서 스캔하는 라인의 근접이 일어날 수 있게 된다. 그러나, 제 3 실시형태에서는, 표시 패널(11)의 스캔하는 라인과 표시 패널(12)의 스캔하는 라인이 근접하는 것을 방지할 수 있으며, 화질이 악화되는 원인을 제거할 수 있다.
(컨트롤러에 연속해서 휘도 데이터를 기입하는 처리)
제 1 실시형태 내지 제 3 실시형태에 있어서는 컨트롤러(131)의 스캔 개시의 지시 기입의 시각과 컨트롤러(132)의 스캔 개시의 지시 기입의 시각을 어떻게 동기시키는 지가 중요한 과제였다. 상술한 스캔 개시의 지시 기입의 시각을 설정한 후에는 컨트롤러(131)의 메모리와 컨트롤러(132)의 메모리에 연속해서 휘도 데이터를 기입하게 된다. 그리고, 컨트롤러(131)와 컨트롤러(132)는 초기 설정에 의해서 설정된 스캔 방향의 설정의 정보 등에 따라 자동적으로 스캔 동작을 계속한다.
도 9는 실시형태의 컨트롤러(131)에 연속해서 휘도 데이터를 기입할 때의 동작을 나타내는 타이밍도이다. 컨트롤러(132)에 연속해서 휘도 데이터를 기입할 때의 타이밍에 대해서도 칩 셀렉트 신호의 내용만이 다를 뿐, 도 9와 마찬가지의 타이밍도로 나타낼 수 있다.
도 9를 참조하여, 제 1 및 제 2 실시형태에서 컨트롤러(131)에 연속해서 휘도 데이터를 기입하는 처리에 대해 간단히 설명한다. 중앙 연산 장치(15)는 데이터 버스 신호, 어드레스 버스 신호, 라이트 단자(WR)로부터의 신호, 칩 셀렉트 단자(CS1)로부터의 신호, 칩 셀렉트 단자(CS2)로부터의 신호, 칩 셀렉트 단자(CS*)로부터의 신호의 각각을 발생시키고, 제이트(16) 및 게이트(17)로부터 칩 셀렉트 단자(CS3)로부터의 신호, 칩 셀렉트 단자(CS4)로부터의 신호의 각각을 발생시킨다. 또, 도시는 생략 하고 있지만, 리드 단자(RD)로부터의 신호는 H레벨이다. 커맨드 신호는 이하에 계속되는 데이터 신호가 휘도 데이터인 것을 컨트롤러(131)에 알리고, 이들 휘도 데이터를 컨트롤러(131)의 메모리의 번지를 차례로 바꾸면서 메모리에 순차적으로 기입하는 것을 지시한다.
(실시형태의 변형)
상술한 실시형태에서는, 데이터 버스의 버스 폭을 16비트로 했지만, 일반적으로는 데이터 버스의 버스 폭을 F비트로 해도 좋다. 여기서, F는 임의의 양의 정수이다.
상술한 실시형태에서는 표시 패널은 256도트×64도트로서 설명했지만, 일반적으로는 J도트×K도트로 해도 좋다. 여기서, J, K는 임의의 양의 정수이며, J=K를 포함하는 것이다. J, K는 또한 2의 멱승으로 나타나는 수로 하는 것이, 신호 처리를 간략화하는 관점에서 더욱 바람직하다. 이 경우에는 표시 패널에는 라인 번호 1부터 라인 번호 K까지의 K개의 라인이 형성된다.
이러한 구성에 있어서는, 휘도 제어선의 개수는 J개로 되고, 컨트롤러의 AD 단자(AD)의 개수는 J개로 된다. 또한, 온/오프 제어선의 개수는 K개로 되며, 컨트롤러의 라인 셀렉트 단자(SL)의 개수는 K개로 된다.
또한, 상술한 실시형태에서는 접속하는 표시 패널의 개수를 2개로 하고, 구동 회로를 구성하는 컨트롤러의 수를 2개로 해서 설명했지만, 일반적으로는 표시 패널의 개수를 L개로 하고, 구동 회로를 구성하는 컨트롤러의 수를 L개로 해도 좋다. 여기서, L은 임의의 양의 정수이다. 컨트롤러의 수가 L개인 경우에는 도 5, 도 6, 및 도 8에 나타내는 타이밍에 나타난 2개의 컨트롤러의 동작은 인접해서 배치되는 2개의 표시 패널을 구동하는 컨트롤러에 대해 성립하면 좋다. 이러한 구동이, 인접하는 표시 패널을 구동하는 2개의 컨트롤러의 전부에 있어서 실행되면 L개의 표시 패널로 형성되는 표시 영역의 전체에 걸쳐 양호한 화질을 얻을 수 있다.
제 2 실시형태와 마찬가지인 기술사상에 의거하여, 접속하는 표시 패널의 개수를 L개로 하는 경우에는, 도 2에 나타내는 2개의 게이트 대신에, L개의 게이트를 이용하고, 중앙 연산 장치에는 L개의 칩 셀렉트 단자와 공통 칩 셀렉트 단자가 마련된다. 그리고, L개의 게이트의 각각의 한쪽의 입력 단자에는 중앙 연산 장치의 L개의 칩 셀렉트 단자로부터의 칩 셀렉트 신호를 각각 입력한다. 또한, L개의 게이트의 각각의 다른 쪽의 입력 단자에는 중앙 연산 장치의 공통 칩 셀렉트 단자로부터의 공통 칩 셀렉트 신호를 각각 입력한다. 그리고, L개의 게이트의 출력 단자의 각각에는 L개의 컨트롤러의 칩 셀렉트 단자를 접속한다.
제 3 실시형태와 마찬가지의 기술사상에 의거하여, 접속하는 표시 패널의 개수를 L개로 하는 경우에 있어서는, 중앙 연산 장치에는 L개의 칩 셀렉트 단자가 마련한다. 그리고, L개의 칩 셀렉트 단자의 각각에는 L개의 컨트롤러의 칩 셀렉트 단자를 접속하도록 해도 좋다. 또한, 제 1 실시형태와 마찬가지의 기술사상에 의거하여, L개의 게이트를 이용하고, 중앙 연산 장치에 L개의 칩 셀렉트 단자와 공통 칩 셀렉트 단자를 마련하고, 공통 칩 셀렉트 단자로부터의 출력 신호를 H레벨로 해서, L개의 칩 셀렉트 단자로부터의 신호만이 유효하게 되도록 해도 좋다.
또한, 상술한 제 1 실시형태 내지 제 3 실시형태에서는, 2개의 표시 패널에 있어서의 스캔의 방향을 도면의 지면의 상측에서 하측을 향하는 동일 방향 스캔으로서 설명했지만, 지면의 하측에서 상측을 향하는 동일 방향 스캔이라도 좋다. 또한, 일반적으로, 2를 포함하는 임의의 복수개의 표시 패널을 구비하는 경우에 있어서의 각각의 표시 패널의 스캔의 방향이 모든 표시 패널에서 동일 방향이면, 지면의 상측에서 하측을 향하는 동일 방향 스캔이어도 좋고, 지면의 하측에서 상측을 향하는 동일 방향 스캔이어도 좋다.
상술한 실시형태에서는, 각각의 컨트롤러를 제어하는 중앙 제어부를 중앙 연산 장치로 구성하는 것을 설명했지만, 중앙 제어부를 논리 회로와 메모리와 카운터 등을 이용한 하드웨어로 구성해도 좋다.
또한, 복수개의 표시 패널에 있어서, 동일 방향 스캔을 채용할 때에, 중앙 제어부는 표시 패널의 마지막의 1라인을 스캔한 후, 1라인의 스캔에 대응하는 시간은 표시 패널을 발광시키는 일이 없도록 해도 좋다. 예를 들면, 라인 수가 64인 경우에 있어서, 실제로는 존재하지 않는 라인 65를 가상적으로 스캔하는 것에 의해서, 인접하는 표시 패널의 라인 번호 1의 라인과 라인 번호 64의 라인을 동시에 스캔하는 것을 피할 수 있다. 여기서, 가상적으로 스캔한다는 것은 존재하지 않는 라인 번호 65의 라인을 스캔하는 시간의 경과 후에 라인 번호 1의 라인을 스캔하는 것을 의미한다. 가상적으로 스캔하는 라인의 수는 적어도 1라인 있으면 좋고, 예를 들면, 가상적으로 스캔하는 라인의 수가 2라인이고, 2라인의 스캔에 대응하는 시간은 표시 패널을 발광시키는 일이 없도록 해도 마찬가지의 효과를 얻을 수 있다.
표시 패널로서는 OLED, LCD, VFD, FED등을 이용할 수 있고, 특히 OLED에 있어서 본 실시형태가 현저한 효과를 갖는 것을 제 1 실시형태 내지 제 3 실시형태에서 설명했지만, 마찬가지의 효과를 얻는 표시 패널이 이들로 한정되는 것은 아니다.
A, B: 타이머 1, 2: 표시 장치
10, 11, 12: 표시 패널 13: 구동 회로
15: 중앙 연산 장치 16, 17: 게이트
20: 데이터 버스 21: 어드레스 버스
22: 클럭선 23: 리세트선
24: 칩 셀렉트선 25: 리드선
26: 라이트선 30, 32: 휘도 제어선
31, 33: 온/오프 제어선 131, 132: 컨트롤러

Claims (10)

  1. 복수개인 L개(L은 1보다 큰 양의 정수)의 표시 패널과,
    상기 L개의 표시 패널의 각각의 휘도 제어선 및 온/오프 제어선을 구동하는, 서로 동일한 구성인 L개의 컨트롤러를 갖는 구동 회로와,
    상기 구동 회로를 제어하는 중앙 제어부를 구비하고,
    상기 L개의 컨트롤러의 각각은,
    상기 중앙 제어부로부터의 클럭 신호에 의거하여 클럭 동기되어 제어되고,
    상기 중앙 제어부로부터의 데이터 버스에 병렬 접속되고, 상기 중앙 제어부로부터 지정된 경우에 상기 데이터 버스에 실린 스캔 개시 지시 신호를 취입하는 구성으로 되고,
    상기 중앙 제어부로부터의 스캔 개시 지시 신호에 따라, 대응하는 표시 패널에 열형상으로 배치되는 복수개인 K개(K는 1보다 큰 양의 정수)의 라인 중의 하나의 라인의 온/오프 제어선을 순차적으로 연속해서 선택하여 발광시키는 동작을 개시하고 또한,
    상기 하나의 라인의 온/오프 제어선을 순차적으로 연속해서 선택하는 방향은 모든 상기 L개의 표시 패널에 있어서 동일 방향인 것
    을 특징으로 하는 표시 장치.
  2. 제 1 항에 있어서,
    상기 중앙 제어부는, 상기 L개의 컨트롤러의 각각이 동시에 동일한 라인 번호의 라인을 발광하도록 제어하는 것을 특징으로 하는 표시 장치.
  3. 제 1 항에 있어서,
    상기 중앙 제어부는, 인접하는 표시 패널에 접속되는 컨트롤러가 동시에 다른 라인 번호의 라인을 발광하도록 제어하는 것을 특징으로 하는 표시 장치.
  4. 제 2 항에 있어서,
    상기 중앙 제어부는, 상기 L개의 표시 패널의 각각에 있어서, 마지막의 1라인을 스캔한 후, 적어도 1라인의 스캔에 대응하는 시간은 해당 표시 패널을 발광시키지 않는 것을 특징으로 하는 기재된 표시 장치.
  5. 제 1 항 내지 제 4 항 중의 어느 한 항에 있어서,
    상기 L개의 표시 패널의 각각이 유기 발광 다이오드인 것을 특징으로 하는 표시 장치.
  6. 제 1 항 내지 제 4 항 중의 어느 한 항에 있어서,
    상기 표시 패널의 개수가 2개이고, 상기 컨트롤러의 개수가 2개인 것을 특징으로 하는 표시 장치.
  7. 중앙 제어부로부터의 제어에 의해서 복수개인 L개(L은 1보다 큰 양의 정수)의 표시 패널을 구동하는 표시 장치의 구동 회로로서,
    상기 구동 회로는
    상기 L개의 표시 패널의 각각의 휘도 제어선 및 온/오프 제어선을 구동하는, L개의 서로 동일한 구성의 컨트롤러를 갖고,
    상기 L개의 컨트롤러의 각각은,
    상기 중앙 제어부로부터의 클럭 신호에 의거하여 클럭 동기되어 제어되고,
    상기 중앙 제어부로부터의 데이터 버스에 병렬 접속되고, 상기 중앙 제어부로부터 지정된 경우에 상기 데이터 버스에 실린 스캔 개시 지시 신호를 취입하는 구성으로 되고,
    상기 중앙 제어부로부터의 스캔 개시 지시 신호에 따라, 대응하는 표시 패널에 열형상으로 배치되는 복수개인 K개(K는 1보다 큰 양의 정수)의 라인 중의 하나의 라인의 온/오프 제어선을 순차적으로 연속해서 선택하여 발광시키는 동작을 개시하고 또한,
    상기 하나의 라인의 온/오프 제어선을 순차적으로 연속해서 선택하는 방향은 모든 상기 L개의 표시 패널에 있어서 동일 방향인 것
    을 특징으로 하는 표시 장치의 구동 회로.
  8. 복수개인 L개(L은 1보다 큰 양의 정수)의 표시 패널과, 상기 L개의 표시 패널의 각각의 휘도 제어선 및 온/오프 제어선을 구동하는 서로 동일한 구성인 L개의 컨트롤러를 갖는 구동 회로와, 상기 구동 회로를 제어하는 중앙 제어부를 구비하되, 상기 L개의 컨트롤러의 각각은, 상기 중앙 제어부로부터의 데이터 버스에 병렬 접속되고, 상기 중앙 제어부로부터 지정된 경우에 상기 데이터 버스에 실린 스캔 개시 지시 신호를 취입하는 구성으로 된 표시 장치의 구동 방법으로서,
    상기 중앙 제어부는
    상기 L개의 컨트롤러의 각각을 클럭 신호에 의거하여 클럭 동기시켜 제어하고,
    상기 L개의 컨트롤러의 각각에 스캔 개시 지시 신호를 출력해서, 상기 L개의 컨트롤러의 각각에 접속되는 상기 L개의 표시 패널의 각각에 열형상으로 배치되는 복수개인 K개(K는 1보다 큰 양의 정수)의 라인 중의 하나의 라인의 온/오프 제어선 을 순차적으로 연속해서 선택하여 발광시키는 동작을 개시시키고,
    상기 하나의 라인의 온/오프 제어선을 순차적으로 연속해서 선택하는 방향은 모든 상기 L개의 표시 패널에 있어서 동일 방향으로 하는 것
    을 특징으로 하는 표시 장치의 구동 방법.
  9. 제 1 항 내지 제 4 항 중의 어느 한 항에 있어서,
    상기 중앙 제어부는, 상기 L개의 컨트롤러의 각각을 개별적으로 지정하는 제1~L개의 칩 셀렉트 신호를 출력하되, 상기 출력된 각 칩 셀렉트 신호는, 각각 게이트 회로를 통해 각 컨트롤러의 칩 셀렉트 단자에 공급되며,
    또한 상기 중앙 제어부는, 상기 L개의 컨트롤러를 공통으로 지정하는 공통 칩 셀렉트 신호를 출력하되, 상기 출력된 상기 공통 칩 셀렉트 신호는, 상기 각 칩 셀렉트 신호에 대한 게이트 회로를 통해 모든 컨트롤러의 칩 셀렉트 단자에 공급되고,
    상기 중앙 제어부는, 상기 스캔 개시 지시 신호를 출력할 때에는, 상기 공통 칩 셀렉트 신호에 의해 상기 L개의 컨트롤러를 공통으로 지정하는 것을 특징으로 하는
    표시 장치.
  10. 제 8 항에 있어서,
    상기 중앙 제어부는, 상기 L개의 컨트롤러의 각각을 개별적으로 지정하는 제1~L개의 칩 셀렉트 신호를 출력하되, 상기 출력된 각 칩 셀렉트 신호는, 각각 게이트 회로를 통해 각 컨트롤러의 칩 셀렉트 단자에 공급되며,
    또한 상기 중앙 제어부는, 상기 L개의 컨트롤러를 공통으로 지정하는 공통 칩 셀렉트 신호를 출력하되, 상기 출력된 상기 공통 칩 셀렉트 신호는, 상기 각 칩 셀렉트 신호에 대한 게이트 회로를 통해 모든 컨트롤러의 칩 셀렉트 단자에 공급되고,
    상기 중앙 제어부는, 상기 스캔 개시 지시 신호를 출력할 때에는, 상기 공통 칩 셀렉트 신호에 의해 상기 L개의 컨트롤러를 공통으로 지정하는 것을 특징으로 하는
    표시 장치의 구동 방법.
KR20130021143A 2012-02-27 2013-02-27 표시 장치, 표시 장치의 구동 회로 및 표시 장치의 구동 방법 KR101509302B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012040494A JP5681657B2 (ja) 2012-02-27 2012-02-27 表示装置、表示装置の駆動回路、および表示装置の駆動方法
JPJP-P-2012-040494 2012-02-27

Publications (2)

Publication Number Publication Date
KR20130098230A KR20130098230A (ko) 2013-09-04
KR101509302B1 true KR101509302B1 (ko) 2015-04-07

Family

ID=49002382

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20130021143A KR101509302B1 (ko) 2012-02-27 2013-02-27 표시 장치, 표시 장치의 구동 회로 및 표시 장치의 구동 방법

Country Status (4)

Country Link
US (1) US9196221B2 (ko)
JP (1) JP5681657B2 (ko)
KR (1) KR101509302B1 (ko)
CN (1) CN103295513B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160293130A1 (en) * 2014-01-15 2016-10-06 Sharp Kabushiki Kaisha Display device
US20150348487A1 (en) * 2014-06-02 2015-12-03 Apple Inc. Electronic Device Display With Display Driver Power-Down Circuitry
KR102168671B1 (ko) * 2014-09-24 2020-10-22 삼성디스플레이 주식회사 듀얼 디스플레이 장치 및 이를 포함하는 전자 기기
KR102253315B1 (ko) * 2014-12-04 2021-05-17 엘지전자 주식회사 비디오월 시스템
US10354569B2 (en) * 2017-02-08 2019-07-16 Microsoft Technology Licensing, Llc Multi-display system
US11574571B2 (en) * 2019-03-26 2023-02-07 Sharp Kabushiki Kaisha Display device having switching signal line between display regions
US10803833B1 (en) * 2019-11-25 2020-10-13 Himax Technologies Limited Display systems and integrated source driver circuits

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000306532A (ja) 1999-04-22 2000-11-02 Futaba Corp 多重アノードマトリックス方式蛍光表示管、およびその駆動装置
KR20050036120A (ko) * 2003-10-15 2005-04-20 주식회사 엘리아테크 프레임 지연 스캔에 의한 다중 유기전계 발광패널의표시방법
JP2006039457A (ja) * 2004-07-30 2006-02-09 Oki Electric Ind Co Ltd 表示パネルのスキャン方法及び表示装置
JP2006317535A (ja) * 2005-05-10 2006-11-24 Seiko Epson Corp 表示コントローラ、表示システム及び表示制御方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3450164B2 (ja) * 1997-09-26 2003-09-22 シャープ株式会社 ドットマトリクス表示装置
JP2001356744A (ja) * 2000-06-16 2001-12-26 Sharp Corp 液晶表示装置および携帯用電子機器
JP2002123208A (ja) * 2000-10-13 2002-04-26 Nec Corp 画像表示装置およびその駆動方法
JP4875248B2 (ja) * 2001-04-16 2012-02-15 ゲットナー・ファンデーション・エルエルシー 液晶表示装置
JP2002372956A (ja) * 2001-06-15 2002-12-26 Hitachi Ltd 液晶表示装置
JP4357188B2 (ja) * 2003-02-28 2009-11-04 株式会社 日立ディスプレイズ 液晶表示装置
JP2005189758A (ja) * 2003-12-26 2005-07-14 Sony Corp 表示デバイス及び投射型表示装置
US20050275644A1 (en) * 2004-06-14 2005-12-15 Vastview Technology Inc. Method of fast gray-scale converting of LCD
US7355580B2 (en) * 2004-06-14 2008-04-08 Vastview Technology, Inc. Method of increasing image gray-scale response speed
JP2006023539A (ja) * 2004-07-08 2006-01-26 Tohoku Pioneer Corp 自発光表示パネルおよびその駆動制御方法
JP4063800B2 (ja) * 2004-08-02 2008-03-19 沖電気工業株式会社 表示パネル駆動装置
KR100599657B1 (ko) * 2005-01-05 2006-07-12 삼성에스디아이 주식회사 표시 장치 및 그 구동 방법
TWI292569B (en) * 2005-03-11 2008-01-11 Himax Tech Ltd Chip-on-glass liquid crystal display and transmission method thereof
US7907137B2 (en) * 2005-03-31 2011-03-15 Casio Computer Co., Ltd. Display drive apparatus, display apparatus and drive control method thereof
TWI288381B (en) * 2005-05-02 2007-10-11 Chi Mei El Corp Driving method of a dual-scan mode displayer and related display thereof
KR100635511B1 (ko) * 2005-09-30 2006-10-17 삼성에스디아이 주식회사 유기 전계발광 표시장치
KR20070052470A (ko) * 2005-11-17 2007-05-22 삼성전자주식회사 액정 표시 장치 및 액정 표시 장치의 구동 방법
US7609238B2 (en) * 2006-06-21 2009-10-27 Himax Technologies, Inc. Dual-scan circuit for driving an OLED display device
JP5006131B2 (ja) * 2007-07-19 2012-08-22 ラピスセミコンダクタ株式会社 データ分配装置及び方法
US20100231810A1 (en) * 2007-11-07 2010-09-16 Motomitsu Itoh Display device, liquid crystal display device, television set
TW201025244A (en) * 2008-12-31 2010-07-01 Ind Tech Res Inst Pixel circuit and method for driving a pixel
TWI404033B (zh) * 2009-01-06 2013-08-01 Mstar Semiconductor Inc 液晶面板之驅動方法與裝置以及液晶面板之時間控制器
KR101048994B1 (ko) * 2009-01-29 2011-07-12 삼성모바일디스플레이주식회사 유기전계발광표시장치 및 그의 구동방법
KR101871188B1 (ko) * 2011-02-17 2018-06-28 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동방법
US8788890B2 (en) * 2011-08-05 2014-07-22 Apple Inc. Devices and methods for bit error rate monitoring of intra-panel data link
KR101885186B1 (ko) * 2011-09-23 2018-08-07 삼성전자주식회사 공유 백 채널을 통한 데이터 전송 방법 및 데이터 전송을 위한 멀티 펑션 드라이버 회로 그리고 이를 채용한 디스플레이 구동 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000306532A (ja) 1999-04-22 2000-11-02 Futaba Corp 多重アノードマトリックス方式蛍光表示管、およびその駆動装置
KR20050036120A (ko) * 2003-10-15 2005-04-20 주식회사 엘리아테크 프레임 지연 스캔에 의한 다중 유기전계 발광패널의표시방법
JP2006039457A (ja) * 2004-07-30 2006-02-09 Oki Electric Ind Co Ltd 表示パネルのスキャン方法及び表示装置
JP2006317535A (ja) * 2005-05-10 2006-11-24 Seiko Epson Corp 表示コントローラ、表示システム及び表示制御方法

Also Published As

Publication number Publication date
US9196221B2 (en) 2015-11-24
CN103295513A (zh) 2013-09-11
JP2013174814A (ja) 2013-09-05
CN103295513B (zh) 2016-04-20
US20130222441A1 (en) 2013-08-29
JP5681657B2 (ja) 2015-03-11
KR20130098230A (ko) 2013-09-04

Similar Documents

Publication Publication Date Title
KR101509302B1 (ko) 표시 장치, 표시 장치의 구동 회로 및 표시 장치의 구동 방법
US11011585B2 (en) Display panel and display device having an array of sub-pixels and transparent areas, and driving method thereof
CN108492723B (zh) 显示装置、显示方法及对应可读介质
TWI591616B (zh) 顯示裝置及驅動顯示裝置之方法
JP4702459B2 (ja) 液晶表示装置組立体、及び、液晶表示装置組立体の駆動方法
US9330592B2 (en) Pixel structure and display device comprising the same
TWI595470B (zh) 顯示裝置及配置其影像資料之方法
US9111506B2 (en) Display device having a gate driver responsive to multiple scan start signals
US11302272B2 (en) Display device, and driving method for the display device for reducing power consumption and improving display effect
US11094285B2 (en) Driving chip, method for controlling the same, and display device
TW202027060A (zh) 顯示裝置及驅動方法
CN106328031A (zh) 显示面板和具有该显示面板的显示装置
KR101469030B1 (ko) 백라이트 어셈블리, 이를 포함하는 액정표시장치 및 그제어방법
CN110148373B (zh) 一种显示面板、显示装置和显示面板的驱动方法
US20080238858A1 (en) Backlight unit, display apparatus and control method thereof
US20130016135A1 (en) Display system and control method thereof
US9472164B2 (en) Display apparatus light emission control method and display apparatus
US10068535B2 (en) Display apparatus and driving method thereof
CN103578421A (zh) 信号处理电路、显示单元、电子设备和信号处理方法
CN113129796B (zh) 显示装置及其渲染方法
TWI646521B (zh) 顯示裝置及其驅動方法
RU2288511C1 (ru) Светодиодная бегущая строка для отображения алфавитно-цифровой и графической информации
JP2005148425A (ja) 表示装置
JP2015045870A (ja) 表示装置
KR102306985B1 (ko) 디스플레이 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
FPAY Annual fee payment

Payment date: 20190227

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20200227

Year of fee payment: 6