JP2015045870A - 表示装置 - Google Patents

Abstract

【課題】駆動すべき表示パネルのドットの数が増減したとしても駆動回路を新たに開発することを要せず、表示パネルの長寿化を図るとともにラインの間の相互干渉がない画像を表示する。
【解決手段】 複数個の表示パネルと、表示パネルの各々を駆動する複数個のコントローラを有する駆動回路と、中央演算装置とを備える。各コントローラは、中央演算装置からのクロック信号に基づきクロック同期の制御がなされ、スキャン開始指示信号に応じて列状に配置される複数ラインの中の１のラインを順次、連続して選択して発光させる。この場合に連続して選択する方向は、複数の表示パネルにおいて同方向とする。中央制御部１５は、スキャン開始指示信号を出力する際には、共通チップセレクト信号をゲート回路を介して各コントローラを供給することで、各コントローラを共通に指定する。
【選択図】図２

Description

本発明は表示装置に関するものである。

画像を表示する表示パネルとして、ＯＬＥＤ（オーエルイーディ）（Organic Light Emitting Diode：有機発光ダイオード）を用いる表示装置、ＬＣＤ（エルシーディ）（Liquid Crystal Display：液晶ディスプレイ）を用いる表示装置、ＶＦＤ（ブイエフディ）（Vacuum Fluorescent Display：蛍光表示管）を用いる表示装置、ＦＥＤ（エフイーディ）（Field Emission Display：電界放出ディスプレイ）を用いる表示装置が従来から提案されている。これらの平面型の表示パネルでは、最小の発光単位であるドット（ｄｏｔ）を２次元に配列している。そして、各ドットの輝度を以下のような単位で同時に発光させるように制御している。例えば、ドット毎に順次時系列で制御（ドット駆動）して表示パネル上に画像を表出させている。また、例えば、ドットを直線状に並べたラインに属する複数のドットを同時発光させ順次ライン毎に時系列で制御（ライン駆動）して表示パネル上に画像を表出させている。また、例えば、１画面を構成するフレームに属するすべてのドットを同時発光させフレーム毎に同時に制御（フレーム駆動）して表示パネル上に画像を表出させている。発色が一色である場合には白黒画像が提供され、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３原色に対応する３個のドットを１組として発光させる場合にはカラー画像が提供される。そして、これらのドットを制御するためのより詳細な様々な技術が提案されている。例えば、ＶＦＤを用いる表示装置において、複数個に区分されたグリッド系列に対応するドットの各々を右方向または左方向に等しい周期でスキャンし、所謂、デューティサイクルを複数倍にする駆動技術が提案されている（特許文献１の段落「０００３３」〜段落「００３５」、図４を参照）。

特開２０００−３０６５３２号公報

近年、表示装置の技術は年々進化し、より高細精度の画像、より大画面の画像が望まれるようになり表示装置のドットの数も飛躍的に増大している。それに伴い、駆動回路についても、より多くのドットを駆動することができるように年々、進化させなければならないという、絶えざる未解決の問題がある。

また、ドットの数が増大する結果として、従来の駆動技術では、必然的に１個のドットを駆動する時間が短くなり、高輝度の画像を得るために各ドットの輝度（ドット輝度）を高く設定せざるを得ないこととなる。しかしながら、ドット輝度を高く設定した場合には、上述した各種の表示パネルの寿命は短くなる。また、ライン駆動を採用する場合においてはラインの間の相互干渉によって、表出される画像の品質が悪化するという問題がさらに加重される。

表示装置の薄型化、軽量化等の観点から、近年は、ＯＬＥＤを用いる表示装置が注目されている。他の表示パネルに比べて特にＯＬＥＤにおいては、ドット輝度を高くした場合の表示パネルの寿命が短くなり、かつ、ラインの間の相互干渉が大きいという問題がある。

本発明は、上述した問題点を解決するためになされた。すなわち、駆動すべき表示パネルのドットの数が増減したとしてもハードウエア構成を大きく変更するような駆動回路を新たに開発することを要せず、また、表示パネルの長寿化を図るとともにラインの間の相互干渉がない画像を表示する、表示装置の技術およびその駆動技術を提供するものである。

本発明の表示装置は、複数個であるＬ個の表示パネルと、前記Ｌ個の表示パネルの各々を駆動するＬ個のコントローラを有する駆動回路と、前記駆動回路を制御する中央制御部と、を備える。そして前記Ｌ個のコントローラの各々は、前記中央制御部からのクロック信号に基づきクロック同期の制御がなされ、前記中央制御部からのスキャン開始指示信号に応じて、前記Ｌ個の表示パネルに列状に配置される複数個であるＫ個のラインの中の１のラインを順次、連続して選択して発光させる動作を開始するとともに、前記１のラインを順次、連続して選択する方向は、すべての前記Ｌ個の表示パネルにおいて同方向とする。前記中央制御部は、前記Ｌ個のコントローラの各々を個別に指定する第１〜Ｌ個のチップセレクト信号を出力するとともに、出力された各チップセレクト信号は、それぞれゲート回路を介して各コントローラのチップセレクト端子に供給される構成とされ、また前記中央制御部は、前記Ｌ個のコントローラを共通に指定する共通チップセレクト信号を出力するとともに、出力された前記共通チップセレクト信号は、前記各チップセレクト信号についてのゲート回路を介して全てのコントローラのチップセレクト端子に供給される構成とされ、前記中央制御部は、前記スキャン開始指示信号を出力する際には、前記共通チップセレクト信号により前記Ｌ個のコントローラを共通に指定する。

本発明の技術によれば、表示パネルのドット数の増減に応じて、同一構成のコントローラの個数を増減させ、複数個のコントローラを同期させて動作させることによって、種々のドット数を有する広範囲な表示パネルを駆動可能となし、表示される画像の輝度を高くしながらもドット輝度を低く抑えて表示パネルの長寿命化を図り、ライン間の干渉を防止して画像の高品質化を図る、ことができる。

実施形態の表示装置における駆動技術の概念を示す模式図である。 実施形態の表示装置の要部の概略図である。 実施形態の中央演算装置とコントローラとの信号のやり取りを示す図である。 実施形態の２つのコントローラの同期の原理を示す図である。 第１実施形態の表示装置の動作を示すタイミングチャートである。 第２実施形態の表示装置の動作を示すタイミングチャートである。 第３実施形態の表示装置の要部の概略図である。 第３実施形態の表示装置の動作を示すタイミングチャートである。 実施形態のコントローラに連続して輝度データを書き込むときの動作を示すタイミングチャートである。

発明を実施するための形態に係る技術は、複数個であるＬ個の表示パネルと、Ｌ個の表示パネルの各々を駆動するＬ個のコントローラを有する駆動回路と、駆動回路を制御する中央制御部と、を備え、Ｌ個のコントローラの各々は、中央制御部からのクロック信号に基づきクロック同期の制御がなされ、Ｌ個の表示パネルに列状に配置される複数個であるＫ個のラインの中の１のラインを順次、連続して選択して発光させ、１のラインを順次、連続して選択する方向は、すべてのＬ個の表示パネルにおいて同方向とするものである。

Ｌ個のコントローラの各々は、発光させる１のラインを指定するレジスタを有し、中央制御部は、Ｌ個のコントローラの各々が同一のライン番号のラインを発光するように制御しても良い。

また、Ｌ個のコントローラの各々は、発光させる１のラインを指定するレジスタを有し、中央制御部は、隣接する表示パネルに接続されるコントローラが異なるライン番号のラインを発光するように制御しても良い。

また、Ｌ個のコントローラの各々は同一構成を有するものとしてもよい。集積回路として形成された同一コントローラを用いることによって、回路部品の種類を少なくするとともに、表示パネルの大型化に対応した新規な集積回路の開発製造の手間を省くことができる。さらに、複数個であるＬ個の表示パネルの各々は分離したものであってもよいが、単一のガラス板の上にＬ個の表示領域が形成される構成とし、その表示領域の各々が各々のコントローラによって駆動されるようにしてもよい。

また、中央制御部は、表示パネルの最後の１ラインをスキャンした後、１ラインのスキャンに対応する時間は、表示パネルを発光させることがないようにしても良い。

（実施形態）
実施形態の、表示装置、表示装置の駆動回路、および表示装置の駆動方法について図を参照して以下に説明をする。第１実施形態ないし第３実施形態における同一構成の各部には同一符号を付して説明を省略する。また、第１実施形態ないし第３実施形態における共通部分については単に実施形態と称して以下において説明をする。

図１は、実施形態の表示装置における表示パネルの模式図である。

図１に示す実施形態の表示装置における表示パネル１０の表示エリアは、表示パネル１１と表示パネル１２とを紙面の上下方向（以下、上下方向と省略する）に２枚に分けるように構成されている。表示パネル１１と表示パネル１２とは同一構成とされている。具体的には１枚のガラスの上に表示パネル１１と表示パネル１２とが配置され、表示パネル１０を構成している。表示パネル１１と表示パネル１２との各々は、２５６個のドットが紙面の横方向（以下、横方向と省略する）に配置され、６４個のドットが紙面の縦方向（以下、縦方向と省略する）に配置される。各々の表示パネルの全面には、２５６個×６４個＝１６３８４個のドットが配置されている。

表示パネル１１および表示パネル１２の各々の紙面の左端（以下、左端と省略する）に付した数字（１、２・・・６３、６４）は、横方向に１列に並んだラインの番号であり、紙面の上側（以下、上側と省略する）から紙面の下側（以下、下側と省略する）に番号が増加している。各表示パネルの最も上側のラインの番号は１番であり、最も下側のラインの番号は６４番である。以下、ラインの番号が１番のラインはライン番号１のラインと称し、ラインの番号が６４番のラインはライン番号６４のラインと称し、一般的には、ｍを正整数として、ラインの番号がｍ番のラインはライン番号ｍのラインと称する。

表示パネル１１および表示パネル１２の各々の上側に付した数字（１、２・・・２５５、２５６）は、縦方向に１列に並んだドットの配置位置を示す番号であり、紙面の左側（以下、左側と省略する）から紙面の右側（以下、右側と省略する）に番号が増加している。表示パネル１１および表示パネル１２の最も左側のドットの番号は１番であり、最も右側のドットの番号は２５６番である。

表示パネル１１および表示パネル１２の各々のドットの輝度を制御し、発光のオン／オフを制御するために２種類の制御線が設けられている。輝度を制御するための制御線を輝度制御線と称し、発光のオン／オフを制御するための制御線をオン／オフ制御線と称する。ドット毎に輝度制御線とオン／オフ制御線との２本の制御線を引き出すとすると、１６３８４（ドット）×２（本／ドット）＝３２７６８（本）の引出線が表示パネルの各々について必要となる。そして、２枚の表示パネルについては、３２７６８（本）×２＝６５５３６（本）の引出線が必要とされる。

表示パネル１１および表示パネル１２においては、図１の縦方向１列に配置された６４個のドットの輝度を制御するための線をすべて接続して１本の輝度制御線として引き出している。よって、表示パネル１１から輝度制御線は２５６本引き出されており（図２の符号３０を参照）、表示パネル１２からも輝度制御線は２５６本引き出されている（図２の符号３２を参照）。

表示パネル１１および表示パネル１２においては、図１の横方向１列に配置された２５６個のドットのオン／オフを制御する線をすべて接続して１本のオン／オフ制御線として引き出している。よって、表示パネル１１からオン／オフ制御線は６４本引き出されており（図２の符号３１を参照）、表示パネル１２からもオン／オフ制御線は６４本引き出されている（図２の符号３３を参照）。

このような２５６本の輝度制御線とこのような６４本のオン／オフ制御線とを用いることによって、表示パネル１１および表示パネル１２の各々において、各ラインに属する２５６個のドットは、各ドットの輝度が独立に制御されることが可能とされる。また、上述したライン駆動が採用されている。すなわち、各ラインに属する２５６個のドットは、同時に発光するようになされている。また、６４ラインの中の１ライン毎に順次発光するようになされ、いずれかの１ラインが発光している場合には他のラインは発光することがないように制御されている。

表示パネル１０においては、表示パネル１１の１ラインと表示パネル１２の１ラインの２ラインが同時に発光してデューティサイクルを２倍にすることができる。すなわち、表示パネル１０を視認する者に生じる視覚的な残像現象を利用して、各ラインのドット輝度が同レベルであっても表示パネル１０に表示される画像の輝度を２倍にすることができる。

ここで、表示パネル１１の１ラインと表示パネル１２の１ラインとの相互の位置関係を表示パネル１０において、どのように制御するかについては、種々の態様がある。

図２は、実施形態の表示装置の要部の概略図である。まず、チップセレクト部分以外の実施形態のすべてに共通する部分である実施形態の原理に関る部分について説明をする。

図２に示す表示装置１は、表示パネル１０（図１を参照）、表示パネル１０を制御する駆動回路１３、駆動回路１３を制御する中央制御部として機能する中央演算装置（Central Processing Unit：ＣＰＵ）１５、第１のゲートであるゲート１６、第２のゲートであるゲート１７を備える。駆動回路１３は、第１のコントローラであるコントローラ１３１と第２のコントローラであるコントローラ１３２とを有して構成されている。コントローラ１３１とコントローラ１３２とは同一の構成を有する。

コントローラ１３１およびコントローラ１３２の各端子の中で中央演算装置（ＣＰＵ）１５と接続される端子は、すべて並列に接続されている。コントローラ１３１とコントローラ１３２の並列に接続される各端子は、データバス端子（Ｄａｔａ ｂｕｓ）、アドレスバス端子（Ａｄｒｅｓｓ ｂｕｓ）、クロック端子（Ｃｌｏｃｋ）、リセット端子（Ｒｅｓｅｔ）、リード端子（ＲＤ）およびライト端子（ＷＲ）である。

また、コントローラ１３１は表示パネル１１に接続され、コントローラ１３２は表示パネル１２に接続されている。

また、第２実施形態においては、コントローラ１３１のチップセレクト端子（ＣＳ）はゲート１６に接続され、コントローラ１３２のチップセレクト端子（ＣＳ）はゲート１７に接続されている。ゲート１６とゲート１７は負論理のＯＲ（オア）ゲートである。コントローラ１３１のチップセレクト端子（ＣＳ）は、チップセレクト線２４を介してゲート１６の出力端子であるチップセレクト端子（ＣＳ₃）と接続されている。コントローラ１３２のチップセレクト端子（ＣＳ）は、チップセレクト線２４を介してゲート１７の出力端子であるチップセレクト端子（ＣＳ₄）と接続されている。第１実施形態および第３実施形態においては、中央演算装置１５は、後述する共通チップセレクト端子（ＣＳ_*）を有せず、ゲート１６とゲート１７とを備えていない。

なお、第１実施形態においては、ゲート１６とゲート１７とを備え、中央演算装置１５は共通チップセレクト端子（ＣＳ_*）を備える場合について説明している。しかしながら、共通チップセレクト端子（ＣＳ_*）からの信号はＨレベル（ハイレベル）（図５を参照）であるとして説明をしており、実質的には、ゲート１６とゲート１７とを備えない場合と変わるところはない。

コントローラ１３１のデータバス端子（Ｄａｔａ ｂｕｓ）は、データバス２０を介して中央演算装置１５のデータバス端子（Ｄａｔａ ｂｕｓ）と接続されている。コントローラ１３１のアドレスバス端子（Ａｄｒｅｓｓ ｂｕｓ）は、アドレスバス２１を介して中央演算装置１５のアドレスバス端子（Ａｄｒｅｓｓ ｂｕｓ）と接続されている。データバス２０はデジタルバスでありバス幅は１６ビット（ｂｉｔ）である。アドレスバス２１はデジタルバスでありバス幅は１ビット（ｂｉｔ）である。

また、コントローラ１３１のクロック端子（Ｃｌｏｃｋ）は、クロック線２２を介して中央演算装置１５のクロック端子（Ｃｌｏｃｋ）と接続されている。また、コントローラ１３１のリセット端子（Ｒｅｓｅｔ）は、リセット線２３を介して中央演算装置１５のリセット端子（Ｒｅｓｅｔ）と接続されている。また、コントローラ１３１のリード端子（ＲＤ）は、リード線２５を介して中央演算装置１５のリード端子（ＲＤ）と接続されている。また、コントローラ１３１のライト端子（ＷＲ）は、ライト線２６を介して中央演算装置１５のライト端子（ＷＲ）と接続されている。

コントローラ１３１は、輝度制御線３０を介して表示パネル１１と接続されている。輝度制御線３０は、コントローラ１３１のエーディ端子（ＡＤ）に接続される２５６本の輝度制御線を有する。２５６本の輝度制御線の各々は、表示パネル１１の内部において、表示パネル１１のラインが延びる方向の１番目から２５６番目（図２を参照）の同一順番に位置する６４個のドットと接続されている。または、２５６本の輝度制御線の各々は、この６４個のドットの発光の輝度を制御する輝度制御素子（図示せず）の制御端子と接続されている。コントローラ１３１のエーディ端子（ＡＤ）からは、表示の対象となる１ラインに属する２５６個の各々のドットのドット輝度に応じた信号が出力される。

コントローラ１３１は、オン／オフ制御線３１を介して表示パネル１１と接続されている。オン／オフ制御線３１は、コントローラ１３１のラインセレクト端子（ＳＬ）に接続される６４本のオン／オフ制御線を有する。オン／オフ制御線３１の６４本のオン／オフ制御線の各々は、表示パネル１１の内部において、表示パネル１１の同一のラインが延びる方向の１番目から２５６番目（図２を参照）の２５６個のドットの発光のオン／オフを制御するオン／オフ制御素子（図示せず）の制御端子、または、オン／オフ制御電極（図示せず）と接続されている。コントローラ１３１のラインセレクト端子（ＳＬ）からは、発光をオンとするレベルの信号、または、発光をオフとするレベルの信号のいずれかが出力される。ここで、発光をオンとするとは、発光をさせることをいい、発光をオフとするとは、発光をさせないことをいうものである。

コントローラ１３２のデータバス端子（Ｄａｔａ ｂｕｓ）は、データバス２０を介して中央演算装置１５のデータバス端子（Ｄａｔａ ｂｕｓ）と接続されている。コントローラ１３２のアドレスバス端子（Ａｄｒｅｓｓ ｂｕｓ）は、アドレスバス２１を介して中央演算装置１５のアドレスバス端子（Ａｄｒｅｓｓ ｂｕｓ）と接続されている。

また、コントローラ１３２のクロック端子（Ｃｌｏｃｋ）は、クロック線２２を介して中央演算装置１５のクロック端子（Ｃｌｏｃｋ）と接続されている。また、コントローラ１３２のリセット端子（Ｒｅｓｅｔ）は、リセット線２３を介して中央演算装置１５のリセット端子（Ｒｅｓｅｔ）と接続されている。また、コントローラ１３２のリード端子（ＲＤ）は、リード線２５を介して中央演算装置１５のリード端子（ＲＤ）と接続されている。また、コントローラ１３２のライト端子（ＷＲ）は、ライト線２６を介して中央演算装置１５のライト端子（ＷＲ）と接続されている。

コントローラ１３２は、輝度制御線３２を介して表示パネル１２と接続されている。輝度制御線３２は、コントローラ１３２のエーディ端子（ＡＤ）に接続される２５６本の輝度制御線を有する。輝度制御線３２の２５６本の輝度制御線の各々は、表示パネル１２の内部において、表示パネル１２のラインが延びる方向の１番目から２５６番目（図２を参照）の同一順番に位置する６４個のドットと接続されている。または、２５６本の輝度制御線の各々は、この６４個のドットの発光の輝度を制御する輝度制御素子（図示せず）の制御端子と接続されている。コントローラ１３２のエーディ端子（ＡＤ）からは、表示の対象となる１ラインに属する２５６個の各々のドットのドット輝度に応じた信号であるドット輝度信号が出力される。

コントローラ１３２は、オン／オフ制御線３３を介して表示パネル１２と接続されている。オン／オフ制御線３３は、コントローラ１３２のラインセレクト端子（ＳＬ）に接続される６４本のオン／オフ制御線を有する。オン／オフ制御線３３の６４本のオン／オフ制御線の各々は、表示パネル１２の内部において、表示パネル１２の同一のラインが延びる方向の１番目から２５６番目（図２を参照）の２５６個のドットの発光のオン／オフを制御するオン／オフ制御素子（図示せず）の制御端子、または、オン／オフ制御電極（図示せず）と接続されている。コントローラ１３２のラインセレクト端子（ＳＬ）からは、発光をオンとするレベルの信号、または、発光をオフとするレベルの信号のいずれかが、２値信号として出力される。

中央制御部として機能する中央演算装置１５は、上述したように駆動回路１３を形成するコントローラ１３１およびコントローラ１３２に接続されている。また、中央演算装置１５はホスト装置として機能する外部装置（図示せず）に接続されている。また、中央演算装置１５は第１のハードウエアタイマであるタイマＡを有している。タイマＡは、中央演算装置１５において発生するクロックの数をカウントしカウント値が予め定める所定の数に達するとカウント値をリセットするプログラマブルカウンタによって構成されている。このプログラマブルカウンタの上記予め定める所定の数は、中央演算装置１５において実行されるプログラムによって適宜に設定される。タイマＡから出力される信号は、中央演算装置１５のクロック端子（Ｃｌｏｃｋ）から出力され、コントローラ１３１、コントローラ１３２のクロック信号として用いられる。このコントローラ１３１、コントローラ１３２のクロック信号のハイレベルとローレベルとの比が１：１に近くなるようにするために、プログラマブルカウンタの上記予め定める所定の数の半分の値以上にカウント値が達するとクロック信号の極性を反転させる。

実施形態の表示装置の特徴は、コントローラ１３１とコントローラ１３２とが同期して動作する点にある。ここで、コントローラ１３１とコントローラ１３２とは同一構成とされているので、各コントローラの動作は基本的に同一である。また、同一構成とされたコントローラ１３１とコントローラ１３２とのクロック端子（Ｃｌｏｃｋ）が接続されて共通のクロックが入力されることによりコントローラ１３１とコントローラ１３２のクロック単位の同期が得られる。

コントローラ１３１とコントローラ１３２との動作の違いは、両方のチップセレクト端子（ＣＳ）に印加される信号の違いによってのみもたらされる。よって、コントローラ１３１のチップセレクト端子（ＣＳ）にどのようなタイミングでローアクティブとされる第１のチップセレクト信号を印加し、コントローラ１３２のチップセレクト端子（ＣＳ）にどのようなタイミングでローアクティブとされる第２のチップセレクト信号を印加するかによって種々の態様の制御が可能とされる。

中央演算装置１５のライト端子（ＷＲ）から出力されるローアクティブとされるライト信号がＬレベル（ローレベル）とされることによって、コントローラ１３１とコントローラ１３２とは、データバス２０に乗せられた１６ビットの信号を各々のコントローラの内部のレジスタ（図示せず）およびメモリ（図示せず）に取り込むライトモードに設定される。ここで、アドレスバス２１に乗せられた１ビットの信号によってコマンド信号であるかデータ信号であるかを選択し、コマンド信号であればレジスタに取り込み、データ信号であればメモリに取り込む。

図３は、中央演算装置１５とコントローラ１３１、コントローラ１３２との信号のやり取りを示す図である。図３（ａ）は、中央演算装置１５が、コントローラ１３１、コントローラ１３２からデータを読み出すときの動作を示し、図３（ｂ）は、中央演算装置１５がコントローラ１３１、コントローラ１３２にデータを書き込むときの動作を示す。

図３（ａ）を参照して中央演算装置１５がデータを読み出すときの動作について説明をする。アドレスバス信号がＨレベル（ハイレベル）のときに中央演算装置１５からコントローラ１３１、コントローラ１３２に対するコマンド信号が出力される。ライト端子（ＷＲ）から出力されるライト信号がＬレベル（ローレベル）のときに、コントローラ１３１、コントローラ１３２は、中央演算装置１５がデータバス２０に乗せたデータバス信号がコマンド信号であると認識してこれを取り込む。リード端子（ＲＤ）から出力されるリード信号がＬレベル（ローレベル）のときに、コントローラ１３１、コントローラ１３２は、コマンド信号がデータバス２０に乗せることを指示するデータ信号をデータバス２０に乗せ、中央演算装置１５がデータ信号を取り込む。

図３（ｂ）を参照して中央演算装置１５がデータを書き込むときの動作について説明をする。アドレスバス信号がＨレベルのときに中央演算装置１５からコントローラ１３１、コントローラ１３２に対するコマンド信号が出力され、コントローラ１３１、コントローラ１３２は、中央演算装置１５がデータバス２０に乗せたデータバス信号をコマンド信号であると認識してこれを取り込む。ライト端子（ＷＲ）から出力されるライト信号がＬレベルのときに、コントローラ１３１、コントローラ１３２は、中央演算装置１５がデータバス２０に乗せたデータバス信号はデータ信号であると認識してこれを取り込む。コントローラ１３１、コントローラ１３２が取り込むデータ信号には、表示パネル１１、表示パネル１２に表示する画像の輝度データ信号を含ませることができる。

輝度データ信号は各ドットのドット輝度を制御するためのデジタル信号である。そして、輝度データ信号に対応し表示パネルに出力される信号がドット輝度信号である。コマンド信号はコントローラに対する中央演算装置１５からの各種指令に関する信号であり、例えば、コントローラの制御の態様を指定するためのデジタル信号である。

図３（ａ）に示すように、中央演算装置１５は、リード端子（ＲＤ）から出力されるリード信号をＬレベルとすることによって、コントローラ１３１、コントローラ１３２からデータ信号として各種の情報を得ることができるが、この機能は実施形態の説明においては必要な事項ではないので説明は省略する。

コントローラ１３１とコントローラ１３２とは、中央演算装置１５のリセット端子（Ｒｅｓｅｔ）から出力されるリセット信号によって、コントローラを初期化することができる。コントローラの初期化とは、コントローラの内部のレジスタ（図示せず）をクリアし、コントローラの内部のメモリの値を０とするものである。このようにして、コントローラ１３１とコントローラ１３２の動作をそれ以前の状態から完全に遮断して、ゼロリセットすることができる。

コントローラ１３１とコントローラ１３２とは、各々、輝度データ信号に応じた信号であるドット輝度信号を２５６本のエーディ端子（ＡＤ）に出力し、輝度制御線３０と輝度制御線３２との各々に印加する。

コントローラ１３１とコントローラ１３２とは、各々、６４個のラインセレクト端子（ＳＬ）を有し、６４個のラインセレクト信号を出力するようになされている。このラインセレクト信号は、どの１ラインをスキャンするかを選択する。ここで、スキャンの用語は、後述するダミーのスキャンを除き、１ラインに属する２５６個のドットの各々を同時にドット輝度信号に応じたドット輝度で発光させるという意味である。

コントローラ１３１から出力される、２５６個のエーディ端子（ＡＤ）から出力されるドット輝度信号と、コントローラ１３１の６４個のラインセレクト端子（ＳＬ）から出力されるラインセレクト信号とは、同期して表示パネル１１に供給される。２５６個のエーディ端子（ＡＤ）から出力されるドット輝度信号の内容は、ラインセレクト端子（ＳＬ）から出力されるラインセレクト信号が１のラインを選択する毎に変化して、１ライン毎の画像表示が順次されて、表示パネル１１の６４ラインの画像表示の残像によって１フレームの上側の画像が視認者に認識される。

また、コントローラ１３２から出力される、２５６個のエーディ端子（ＡＤ）から出力されるドット輝度信号と、コントローラ１３２の６４個のラインセレクト端子（ＳＬ）から出力されるラインセレクト信号とは、同期して表示パネル１２に供給される。２５６個のエーディ端子（ＡＤ）から出力されるドット輝度信号の内容は、ラインセレクト端子（ＳＬ）から出力されるラインセレクト信号が１のラインを選択する毎に変化して、１ライン毎の画像表示が順次されて、表示パネル１２の６４ラインの画像表示の残像によって１フレームの下側の画像が視認者に認識される。

コントローラ１３１の内部では、コントローラのハードウエアを動作させるための内部クロックは、中央演算装置１５から出力されるクロックを用いている。

実施形態の表示装置の構成と、各構成部がどのように動作するかについての概略をここまでにおいて説明をした。本実施形態では、複数のコントローラの同期制御を可能となすために上述したように各部を構成している。コントローラ１３１とコントローラ１３２との２つのコントローラを用いた最も原理的なスキャンの態様について、まず、図４を参照して説明する。

図４は、２つのコントローラの同期の原理を示す図である。

図４（ａ）、図４（ｂ）は、表示パネル１１を制御するコントローラ１３１と、表示パネル１２を制御するコントローラ１３２とのスキャンの態様を模式的に示すものである。図４中の矢印の向きはスキャンの方向を示すものである。

図４（ａ）に示すスキャンの態様である逆方向スキャンでは、コントローラ１３１（図４には図示せず）が表示パネル１１のライン番号１のラインをスキャンしているときに、コントローラ１３２（図４には図示せず）が表示パネル１２のライン番号６４のラインをスキャンする。

次に、コントローラ１３１が表示パネル１１のライン番号２のラインをスキャンしているときに、コントローラ１３２が表示パネル１２のライン番号６３のラインをスキャンする。

このようにして、順次スキャンして、コントローラ１３１が表示パネル１１のライン番号６４のラインをスキャンしているときに、コントローラ１３２が表示パネル１２のライン番号１のラインをスキャンする。そして、再び、コントローラ１３１が表示パネル１１のライン番号１のラインをスキャンしているときに、コントローラ１３２が表示パネル１２のライン番号６４のラインをスキャンし、上述したスキャンの動作を繰り返す。図４（ａ）に示すスキャンでは、このように表示パネル１１のスキャン方向と表示パネル１２のスキャン方向とが逆方向であるので、このようなスキャンを上述したように逆方向スキャンと称する。

このような、逆方向スキャンによれば、表示パネルのドット数が２倍となった場合には、これに応じて、同一構成のコントローラの個数を２個に増やし、２個のコントローラを同期して動作させることによって、２枚に分けられた表示パネル１１と表示パネル１２によって形成される、より大きな表示パネル１０を駆動可能となすとともに駆動回路１３（図２を参照）の簡略化を図り、表示される画像の輝度を高くしながらもドット輝度を低く抑えて表示パネルの長寿命化を図ることができる。

しかしながら、図４（ａ）に示す逆方向スキャンでは、ライン間の干渉が生じてしまい画像の高品質化を図ることが困難となる場合がある。

図４（ａ）に示すスキャンの態様では、コントローラ１３１が表示パネル１１のライン番号６４のラインをスキャンしているときに、コントローラ１３２が表示パネル１２のライン番号１のラインをスキャンするので、２つの発光するラインが最も近接することになる。表示パネルは一般的に、点灯した領域が存在すると、その領域に隣接した領域も影響を受けて点灯してしまうという現象が生じてしまう。本実施形態では１ライン毎に発光するようにしているので、点灯した１ラインが存在すると、そのラインに隣接した他の点灯したラインも影響を受けてしまうという現象が生じてしまう。

このような、ライン間の干渉が生じる現象は、ＯＬＥＤを用いる場合に特に顕著であることを本願の願書に記載の発明者（以下、発明者らと省略する）は、見出した。ＯＬＥＤにおいては、発光する２つのラインの間隔が１０ライン以内の範囲において、このような影響が顕著に生じることも見出した。つまり、表示パネル１１のライン番号５９のラインと表示パネル１２のライン番号５のラインが発光する時刻から、表示パネル１１のライン番号６４のラインと表示パネル１２のライン番号１のラインが発光する時刻までの時間で、点灯した２つのラインが相互に顕著な影響を受けてしまい、異常な発光をする。その結果、表示される画像の品質を悪化（表示ばけ）させ、視認者にとっては不快に感じるものとなる。

発明者らは、ＯＬＥＤにおいてこのような表示ばけが生じる原因は、以下のものではないかと想定している。狭ギャップな配線構成において各ドットを接続するラインが平行に配置されている。駆動のための電流の大きさが、ＯＬＥＤでは比較的大きい。電流磁界／クロストークの影響により、誘導が発生する。エレクトロルミネセンス（EL：Electro Luminescence）素子は、電流変化に対して輝度変化が大きく、高速に応答する。発明者らは、このような原因によって、特にＯＬＥＤにおいて、アクティブな走査が近接した場合、すなわち、２つの発光するラインが近接した場合に相互に干渉が発生し、輝度変化が発生するものであると推測している。

図４（ｂ）に示すスキャンの態様である同方向スキャンでは、コントローラ１３１が表示パネル１１のライン番号１のラインをスキャンしているときに、コントローラ１３２が表示パネル１２のライン番号１のラインをスキャンする。

次に、コントローラ１３１が表示パネル１１のライン番号２のラインをスキャンしているときに、コントローラ１３２が表示パネル１２のライン番号２のラインをスキャンする。

このようにして、順次スキャンして、コントローラ１３１が表示パネル１１のライン番号６４のラインをスキャンしているときに、コントローラ１３２が表示パネル１２のライン番号６４のラインをスキャンする。そして、再び、コントローラ１３１が表示パネル１１のライン番号１のラインをスキャンしているときに、コントローラ１３２が表示パネル１２のライン番号１のラインをスキャンし、上述したスキャンの動作を繰り返す。

よって、同方向スキャンが上述したように原理どおりに所期の動作をしている場合には、スキャン（発光）する表示パネル１１に属する１のラインとスキャン（発光）する表示パネル１２に属する１のラインとの２つのラインは、６４ライン離間する。図４（ｂ）に示すスキャンでは、このように表示パネル１１のスキャン方向と表示パネル１２のスキャン方向とが同方向であるので、このようなスキャンを上述したように同方向スキャンと称する。

すなわち、図４（ｂ）に示すスキャンでは、駆動すべき表示パネルのドットの数が増減したとしてもハードウエア構成を大きく変更するような駆動回路を新たに開発することを要せず、また、表示パネルの長寿化を図るとともにラインの間の相互干渉がない画像を表示することができる。

しかしながら、上述したように原理的な同方向スキャンを採用するだけでは、なお、２つのラインが相互に干渉するという問題を解決することができない場合もあり得る。その理由は、２つ以上のコントローラに対して、同時にスキャン開始の初期設定ができないことによっている。

（第１実施形態）
図５は第１実施形態である原理的な同方向スキャンにおける問題点を説明するための図である。

図５は、コントローラ１３１の初期設定と、コントローラ１３２の初期設定との各々のタイミングを示す図である。図５に示すように、中央演算装置１５は、データバス信号、アドレスバス信号、ライト端子（ＷＲ）からの信号、チップセレクト端子（ＣＳ₁）からの信号、チップセレクト端子（ＣＳ₂）からの信号、共通チップセレクト端子（ＣＳ_*）からの信号、チップセレクト端子（ＣＳ₃）からの信号、チップセレクト端子（ＣＳ₄）からの信号の各々を発生させる。なお、図示はしないが、リード端子（ＲＤ）からの信号はＨレベルであり、クロック端子（Ｃｌｏｃｋ）からのクロック信号が出力されている。これらの信号によって、コントローラ１３１の初期設定、コントローラ１３２の初期設定がおこなわれる。ここで、コントローラ１３１のスキャン開始の指示書き込みの時刻は時刻ｔ₂であり、コントローラ１３２のスキャン開始の指示書き込みの時刻は時刻ｔ₅である。

なお、図５においては、第１実施形態における動作と第２実施形態の動作と比較するために共通チップセレクト端子（ＣＳ_*）からの信号は、常時Ｈレベルであるとして説明をした。しかしながら、第１実施形態では共通チップセレクト端子（ＣＳ_*）を中央演算装置１５が有しないものであってもよい。この場合には、ゲート１６とゲート１７とを備えない。そして、コントローラ１３１のチップセレクト端子（ＣＳ）は、中央演算装置１５のチップセレクト端子（ＣＳ₁）に接続され、コントローラ１３２のチップセレクト端子（ＣＳ）は、中央演算装置１５のチップセレクト端子（ＣＳ₂）に接続される。

第１実施形態においては、コントローラ１３１のスキャン開始の指示書き込みの時刻である時刻ｔ₂において表示パネル１１におけるスキャンが開始し、コントローラ１３２のスキャン開始の指示書き込みの時刻である時刻ｔ₅において表示パネル１２におけるスキャンが開始する。

表示パネル１１におけるスキャン開始の時刻と表示パネル１２におけるスキャン開始の時刻との間に時間ずれが生じる理由をより詳細に説明する。中央演算装置１５のチップセレクト端子（ＣＳ₁）から出力されゲート１６を介してコントローラ１３１に入力する第１のチップセレクト信号と、中央演算装置１５のチップセレクト端子（ＣＳ₂）から出力されゲート１７を介してコントローラ１３２に入力する第２のチップセレクト信号とは独立に供給される。中央演算装置１５のソフトウエア処理は、ステップバイステップ処理であるために、図５に示すように第１のチップセレクト信号と第２のチップセレクト信号とを同時に発生させることができない。

そして、このように時刻ｔ₂と時刻ｔ₅との間に時間差があるために、この時間差だけ表示パネル１１におけるスキャンするラインと表示パネル１２におけるスキャンするラインとが近接する。このずれの時間は、１ラインのスキャンの時間に比べて短いのでほとんど視認することはできないものの、ずれの時間が存在しないことが好ましい。例えば、上述した説明において説明したとは異なり、コントローラ１３２のスキャン開始の指示書き込みの時刻が時刻ｔ₂であり、コントローラ１３１のスキャン開始の指示書き込みの時刻が時刻ｔ₅である場合にはコントローラ１３１が表示パネル１１のライン番号６４のラインをスキャンしているときに、コントローラ１３２が表示パネル１２のライン番号１のラインをスキャンする事態が生じ得る。これにより、短時間ではあるが表示パネル１０における画質の悪化が生じることとなる。

以下に同方向スキャンにおいて上述したずれの時間が存在するという問題点を解決するための第２実施形態の特徴的なスキャンの技術について説明をする。

（第２実施形態）
第２実施形態の表示装置について説明をする。図２に示す第２実施形態の表示装置１では、中央演算装置１５の第１のチップセレクト端子（ＣＳ₁）はゲート１６の第１の入力端子に、中央演算装置１５の共通チップセレクト端子（ＣＳ_*）はゲート１６の第２の入力端子に接続されている。また、中央演算装置１５の第２のチップセレクト端子（ＣＳ₂）はゲート１７の第１の入力端子に、中央演算装置１５の共通チップセレクト端子（ＣＳ_*）はゲート１７の第２の入力端子に接続されている。第２実施形態の表示装置は、共通チップセレクト端子（ＣＳ_*）から出力されるチップセレクト信号に特徴を有し、初期設定におけるコマンド信号の内容に特徴を有する。

図６は、第２実施形態の表示装置の動作を示すタイミングチャートである。図６を参照して、図２に示す表示装置１において実行される、第２実施形態のスキャンの態様を説明する。

図６の紙面の縦軸の各信号の内容について以下に説明をする。紙面の横軸は時刻を示す。

図６に示すように、中央演算装置１５は、データバス信号、アドレスバス信号、ライト端子（ＷＲ）からの信号、チップセレクト端子（ＣＳ₁）からの信号、チップセレクト端子（ＣＳ₂）からの信号、共通チップセレクト端子（ＣＳ_*）からの信号、チップセレクト端子（ＣＳ₃）からの信号、チップセレクト端子（ＣＳ₄）からの信号の各々を発生させる。なお、図示はしないが、リード端子（ＲＤ）からの信号はＨレベルである。これらの信号によって、コントローラ１３１の初期設定、コントローラ１３２の初期設定がおこなわれる。ここで、コントローラ１３１の初期設定の指示書き込みの時刻は時刻ｔ₂であり、コントローラ１３２の初期設定の指示書き込みの時刻は時刻ｔ₅である。そして、コントローラ１３１とコントローラ１３２とを初期設定した後、時刻ｔ ₈ において、コントローラ１３１とコントローラ１３２とに対して同時にスキャン開始の指示書き込みをおこなう。

ここで、時刻ｔ₀から時刻ｔ₁の間に出力されるコマンド信号に指示されるコントローラ１３１の初期設定の内容、時刻ｔ₃から時刻ｔ₄の間に出力されるコマンド信号に指示されるコントローラ１３２の初期設定の内容は、例えば、どのラインからスキャンを開始するか等を設定するものである。初期設定によっては、コントローラ１３１とコントローラ１３２とは、まだ、スキャンを開始しない。時刻ｔ₆から時刻ｔ₇の間に出力されるスキャン開始の指示書き込みのコマンド信号をコントローラ１３１とコントローラ１３２とが受け、同時にスキャン開始の指示書き込みをおこなった時刻ｔ₈において、コントローラ１３１は表示パネル１１においてスキャンの動作を開始し、コントローラ１３２は表示パネル１２においてスキャンの動作を開始する。

このようにして、第２実施形態においては、表示パネル１１におけるスキャン開始の時刻と表示パネル１２におけるスキャン開始の時刻とが同一時刻となる。よって、第１実施形態において生じた、表示パネル１１のスキャンするラインと表示パネル１２のスキャンするラインとが近接し画質が悪化する原因を解消することができる。

（第３実施形態）
図７は、第３実施形態の表示装置の要部の概略図である。図７に示す表示装置２は、第２実施形態の表示装置１がゲート１６とゲート１７とを備えたのに対して、ゲート１６とゲート１７とを備えない点で相違する。コントローラ１３１のチップセレクト端子（ＣＳ）は、中央演算装置１５のチップセレクト端子（ＣＳ₁）に接続され、コントローラ１３２のチップセレクト端子（ＣＳ）は、中央演算装置１５のチップセレクト端子（ＣＳ₂）に接続されている。また、表示装置２は、中央演算装置１５がタイマＢをさらに備える点においても表示装置１と相違する。

なお、同様の作用を生じさせるための別の構成として、第２実施形態と同様にゲート１６、ゲート１７を用いて共通チップセレクト端子（ＣＳ_*）をＨレベルとして、さらに、中央演算装置１５がタイマＢをさらに備える構成としてもよい。その他の構成部は実施形態に共通する部分であるので説明を省略する。

タイマＢは、表示パネル１１を制御するコントローラ１３１の初期設定が終了する時刻（図８の時刻ｔ₃を参照）と表示パネル１２を制御するコントローラ１３２の初期設定が開始する時刻（図８の時刻ｔ₄を参照）との差を管理するハードウエアカウンタである。タイマＢは中央演算装置１５のクロックに同期してカウントアップするカウンタとしてハードウエアで構成されている。

図８は、第３実施形態の表示装置の動作を示すタイミングチャートである。図８を参照して、図７に示す表示装置２において実行される、第３実施形態のスキャンの態様を説明する。

図８の紙面の縦軸の各信号の内容について以下に説明をする。紙面の横軸は時刻を示す。時刻ｔ₃から時刻ｔ₄の間は省略されており、第３実施形態における時刻ｔ₄、時刻ｔ₅、時刻ｔ₆は、第１実施形態、第２実施形態における時刻ｔ₄、時刻ｔ₅、時刻ｔ₆とは異なる時刻である。

図８に示すように、中央演算装置１５は、データバス信号、アドレスバス信号、ライト端子（ＷＲ）からの信号、チップセレクト端子（ＣＳ₁）からの信号、チップセレクト端子（ＣＳ₂）からの信号、タイマＢのカウント値の各々を発生する。なお、タイマＢのカウント値は中央演算装置１５の内部において用いられ中央演算装置１５の外部には出力されない。

これらの信号によって、コントローラ１３１のスキャン開始の指示書き込み、コントローラ１３２のスキャン開始の指示書き込みがおこなわれる。時刻ｔ₀から時刻ｔ₃までの時間がコントローラ１３１の初期設定の時間であり、時刻ｔ₄から時刻ｔ₆までの時間がコントローラ１３２の初期設定の時間である。コントローラ１３１のスキャン開始の指示書き込みの時刻は時刻ｔ₂であり、コントローラ１３２のスキャン開始の指示書き込みの時刻は時刻ｔ₆である。図８においては、時刻ｔ₃から時刻ｔ₄までの間の各信号の記載は省略されており、タイマＢのカウント値は、時刻ｔ₃から時間の経過に比例して増加する。

第３実施形態においては、時刻ｔ₂と時刻ｔ₆との時間差をタイマＢを用いることにより調整している。時刻ｔ₂においてコントローラ１３１がスキャンを開始した後、時刻ｔ₃においてコントローラ１３１の初期設定の動作が終了するときにタイマＢはカウントを開始する。タイマＢのカウント値が予め定める所定値に達したときである時刻ｔ₄においてコントローラ１３２の初期設定の動作が開始する。

ここで、時刻ｔ₃から時刻ｔ₄までの時間はタイマＢのカウント値によって任意にクロック単位で設定できる。時刻ｔ₃から時刻ｔ₄までの時間を、｛（１フレームのスキャン時間×ｎ）＋ずらし量｝、となるように予め設定することによってコントローラ１３１のスキャン開始の指示書き込みの時刻とコントローラ１３２のスキャン開始の指示書き込みの時刻とを管理できる。ここで、ｎは任意の正整数であり、（１フレームのスキャン時間×ｎ）は、１フレームのスキャン時間を単位として定め得る時間である。また、ずらし量は、１クロック周期を単位とする時間である。ここで、１フレームとは、１画面であり、実施形態においては６４ラインに対応する。

第３実施形態においては、コントローラ１３１のスキャン開始の指示書き込みの時刻とコントローラ１３２のスキャン開始の指示書き込みの時刻との時間差を、「１フレームのスキャン時間×ｎ」に設定しコントローラで生じる動作時間遅れを十分に吸収するとともに、「ずらし量」を、例えば、６４ラインの半分である３２ラインに設定する。このようにずれ量を３２ラインに設定することによって、２つの異なるハードウエアで構成されるコントローラ１３１とコントローラ１３２との間において、クロック端子（Ｃｌｏｃｋ）からのクロック信号の１クロック分のデジタル誤差が生じたとしても、コントローラ１３１が駆動する表示パネル１１においてスキャンされるラインとコントローラ１３２が駆動する表示パネル１２においてスキャンされるラインとの離間距離を十分に確保することができる。

すなわち、第２実施形態に対して第３実施形態は以下の利点を有する。コントローラ１３１とコントローラ１３２とは別回路のため、第２実施形態においては、回路のデジタル誤差によって、コントローラ１３１のスタート開始の時刻とコントローラ１３２のスタート開始の時刻との間に１クロック分だけ時間差が生じる可能性がある。例えば、コントローラ１３１のスタート開始がコントローラ１３２のスタート開始より１クロック分だけ遅れたとすると、その際には、表示パネル１１のスキャンがライン番号６４、表示パネル１２のスキャンがライン番号１、という状態が、１クロック周期の時間分だけ生じ得る。つまり、１クロック周期という僅かな時間ではあるが両表示パネル間においてスキャンするラインの近接が起こり得ることになる。一方、第３実施形態においては、表示パネル１１のスキャンするラインと表示パネル１２のスキャンするラインとが近接することを防止でき、画質が悪化する原因を取り除くことができる。

（コントローラに連続して輝度データを書き込む処理）
第１実施形態ないし第３実施形態においては、コントローラ１３１のスキャン開始の指示書き込みの時刻とコントローラ１３２のスキャン開始の指示書き込みの時刻とをどのように同期させるかという重要な課題を解決するものであった。上述したスキャン開始の指示書き込みの時刻を設定した後は、コントローラ１３１のメモリとコントローラ１３２のメモリとに連続して輝度データを書き込むことになる。そして、コントローラ１３１とコントローラ１３２とは、初期設定によって設定されたスキャン方向の設定の情報等に従って自動的にスキャン動作を継続する。

図９は、実施形態のコントローラに連続して輝度データを書き込むときの動作を示すタイミングチャートである。コントローラ１３２に連続して輝度データを書き込むときのタイミングについてもチップセレクト信号の内容が異なるだけであり、図９と同様のタイミングチャートであらわされる。

図９を参照して、コントローラに連続して輝度データを書き込む処理について簡単に説明をする。中央演算装置１５は、データバス信号、アドレスバス信号、ライト端子（ＷＲ）からの信号、チップセレクト端子（ＣＳ₁）からの信号、チップセレクト端子（ＣＳ₂）からの信号、チップセレクト端子（ＣＳ_*）からの信号、チップセレクト端子（ＣＳ₃）からの信号、チップセレクト端子（ＣＳ₄）からの信号の各々を発生させる。なお、図示はしないが、リード端子（ＲＤ）からの信号はＨレベルである。コマンド信号は、以下に続くデータ信号が輝度データであることをコントローラ１３１に知らせ、これらの輝度データをコントローラ１３１のメモリの番地を順番に変えながらメモリに順次書き込むことを指示する。

（実施形態の変形）
上述した実施形態では、データバスのバス幅は１６ビットとしたが、一般的には、データバスのバス幅はＦビットとしても良い。ここで、Ｆは任意の正整数である。

上述した実施形態では、表示パネルは、２５６ドット×６４ドットとして説明をしたが、一般的には、Ｊドット×Ｋドットとしても良い。ここで、Ｊ、Ｋは任意の正整数であり、Ｊ＝Ｋを含むものである。Ｊ、Ｋは、さらに、２の冪乗で表わされる数とすることが、信号処理を簡略化する観点からより望ましい。この場合には表示パネルにはライン番号１からライン番号ＫまでのＫ個のラインが形成される。

このような構成においては、輝度制御線の本数はＪ本とされ、コントローラのエーディ端子（ＡＤ）の個数はＪ個とされる。また、オン／オフ制御線の本数はＫ本とされ、コントローラのラインセレクト端子（ＳＬ）の個数はＫ個とされる。

また、接続する表示パネルの個数は２個とし、駆動回路を構成するコントローラの数は２個として説明をしたが、一般的には、表示パネルの個数はＬ個とし、駆動回路を構成するコントローラの数はＬ個としても良い。ここで、Ｌは任意の正整数である。コントローラの数がＬ個の場合には、図５、図６、図８に示すタイミングに表された２個のコントローラの動作は、隣接して配置される２個の表示パネルを駆動するコントローラについて成立すればよい。このような駆動が、隣接する表示パネルを駆動する２個のコントローラのすべてにおいておこなわれればＬ個の表示パネルで形成される表示領域の全体に渡り良好な画質を得ることができる。

第２実施形態と同様な技術思想に基づいて接続する表示パネルの個数をＬ個とする場合は、図２に示す２個のゲートに替えて、Ｌ個のゲートを用い、中央演算装置には、Ｌ個のチップセレクト端子と共通チップセレクト端子を設ける。そして、Ｌ個のゲートの各々の一方の入力端子には、中央演算装置のＬ個のチップセレクト端子からのチップセレクト信号を各々入力する。また、Ｌ個のゲートの各々の他方の入力端子には、中央演算装置の共通チップセレクト端子からの共通チップセレクト信号を各々入力する。そして、Ｌ個のゲートの出力端子の各々には、Ｌ個のコントローラのチップセレクト端子を接続する。

第１実施形態、第３実施形態と同様な技術思想に基づいて接続する表示パネルの個数をＬ個とする場合は、においては、中央演算装置には、Ｌ個のチップセレクト端子を設ける。そして、Ｌ個のチップセレクト端子の各々には、Ｌ個のコントローラのチップセレクト端子を接続するようにしてもよい。また、第２実施形態と同様な技術思想に基づきＬ個のゲートを用い、中央演算装置にＬ個のチップセレクト端子と共通チップセレクト端子を設け、共通チップセレクト端子からの出力信号をＨレベルとして、Ｌ個のチップセレクト端子からの信号のみが有効となるようにしてもよい。

また、上述した第１実施形態ないし第３実施形態においては、２個の表示パネルにおけるスキャンの方向は、紙面の上側から下側に向かう同方向スキャンであるとして説明をしたが、紙面の下側から上側に向かう同方向スキャンであっても良い。さらに、一般的に、２を含む任意の複数個の表示パネルを備える場合においては、各々の表示パネルのスキャンの方向は、すべての表示パネルで同じ方向であれば、紙面の上側から下側に向かう同方向スキャンであっても良く、紙面の下側から上側に向かう同方向スキャンであっても良い。

上述した実施形態では、各々のコントローラを制御する中央制御部は、中央演算装置で構成するものとして説明をしたが、中央制御部を論理回路とメモリとカウンタ等を用いたハードウエアで構成するものとしても良い。

また、複数個の表示パネルにおいて同方向スキャンを採用するに際して、中央制御部は、表示パネルの最後の１ラインをスキャンした後、１ラインのスキャンに対応する時間は、表示パネルを発光させることがないようにしても良い。例えば、ライン数が６４である場合において、実際には存在しないライン６５を仮想的にスキャンすることによって、隣接する表示パネルのライン番号１のラインとライン番号６４のラインとが同時にスキャンすることが避けられる。ここで、仮想的にスキャンするとは、存在しないライン番号６５のラインをスキャンする時間の経過後にライン番号１のラインをスキャンすることをいうものである。仮想的にスキャンするラインの数は少なくとも１ラインあればよく、例えば、仮想的にスキャンするラインの数が２ラインであって、２ラインのスキャンに対応する時間は、表示パネルを発光させることがないようにしても同様の効果を得ることができる。

表示パネルとしては、ＯＬＥＤ、ＬＣＤ、ＶＦＤ、ＦＥＤについて述べ、特にＯＬＥＤにおいて、本実施形態は顕著な効果を奏することを第１実施形態ないし第３実施形態において説明をしたが、同様な効果を奏する表示パネルとしては、これらに限定されるものではない。

Ａ、Ｂ タイマ、 １、２ 表示装置、 １０、１１、１２ 表示パネル、 １３ 駆動回路、 １５ 中央演算装置、 １６、１７ ゲート、 ２０ データバス、 ２１ アドレスバス、 ２２ クロック線、 ２３ リセット線、 ２４ チップセレクト線、 ２５ リード線、 ２６ ライト線、 ３０、３２ 輝度制御線、 ３１、３３ オン／オフ制御線、 １３１、１３２ コントローラ

Claims (6)

1. 複数個であるＬ個の表示パネルと、
   前記Ｌ個の表示パネルの各々を駆動するＬ個のコントローラを有する駆動回路と、
   前記駆動回路を制御する中央制御部と、を備え、
   前記Ｌ個のコントローラの各々は、前記中央制御部からのクロック信号に基づきクロック同期の制御がなされ、前記中央制御部からのスキャン開始指示信号に応じて、前記Ｌ個の表示パネルに列状に配置される複数個であるＫ個のラインの中の１のラインを順次、連続して選択して発光させる動作を開始するとともに、前記１のラインを順次、連続して選択する方向は、すべての前記Ｌ個の表示パネルにおいて同方向とし、
   前記中央制御部は、前記Ｌ個のコントローラの各々を個別に指定する第１〜Ｌ個のチップセレクト信号を出力するとともに、出力された各チップセレクト信号は、それぞれゲート回路を介して各コントローラのチップセレクト端子に供給される構成とされ、
   また前記中央制御部は、前記Ｌ個のコントローラを共通に指定する共通チップセレクト信号を出力するとともに、出力された前記共通チップセレクト信号は、前記各チップセレクト信号についてのゲート回路を介して全てのコントローラのチップセレクト端子に供給される構成とされ、
   前記中央制御部は、前記スキャン開始指示信号を出力する際には、前記共通チップセレクト信号により前記Ｌ個のコントローラを共通に指定する
   表示装置。
2. 前記Ｌ個のコントローラに対応する前記Ｌ個の前記ゲート回路のそれぞれは、対応するコントローラについての前記チップセレクト信号と前記共通チップセレクト信号が入力され、対応するコントローラについての前記チップセレクト信号と前記共通チップセレクト信号のいずれかがアクティブレベルであれば、対応するコントローラのチップセレクト端子にアクティブレベルの信号を供給する回路である
   請求項１に記載の表示装置。
3. 前記中央制御部は、前記Ｌ個のコントローラを順次チップセレクト信号により指定して初期設定を実行させ、全てのコントローラで初期設定が行われた状態で、前記共通チップセレクト信号により前記Ｌ個のコントローラを共通に指定して前記スキャン開始指示信号を出力する
   請求項１又は請求項２に記載の表示装置。
4. 前記中央制御部は、前記Ｌ個のコントローラの各々が同一のライン番号のラインを発光するように制御をする、
   請求項１乃至請求項３のいずれかに記載の表示装置。
5. 前記中央制御部は、隣接する表示パネルに接続されるコントローラが異なるライン番号のラインを発光するように制御をする、
   請求項１乃至請求項３のいずれかに記載の表示装置。
6. 前記中央制御部は、前記表示パネルの最後の１ラインをスキャンした後、少なくとも１ラインのスキャンに対応する時間は、前記表示パネルを発光させることがない、
   請求項５に記載の表示装置。

Images