KR101509045B1 - 발광다이오드 패키지 구조체 및 그 제조 방법 - Google Patents
발광다이오드 패키지 구조체 및 그 제조 방법 Download PDFInfo
- Publication number
- KR101509045B1 KR101509045B1 KR20130123882A KR20130123882A KR101509045B1 KR 101509045 B1 KR101509045 B1 KR 101509045B1 KR 20130123882 A KR20130123882 A KR 20130123882A KR 20130123882 A KR20130123882 A KR 20130123882A KR 101509045 B1 KR101509045 B1 KR 101509045B1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- layer
- light emitting
- emitting diode
- resin
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/50—Wavelength conversion elements
- H01L33/507—Wavelength conversion elements the elements being in intimate contact with parts other than the semiconductor body or integrated with parts other than the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/483—Containers
- H01L33/486—Containers adapted for surface mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/50—Wavelength conversion elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/50—Wavelength conversion elements
- H01L33/508—Wavelength conversion elements having a non-uniform spatial arrangement or non-uniform concentration, e.g. patterned wavelength conversion layer, wavelength conversion layer with a concentration gradient of the wavelength conversion material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/52—Encapsulations
- H01L33/56—Materials, e.g. epoxy or silicone resin
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/0041—Processes relating to semiconductor body packages relating to wavelength conversion elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
Abstract
발광다이오드 패키지 구조체는 기판, 발광다이오드 칩, 절연층 및 형광 수지층을 포함하고 있으며, 기판은 양극 접점 및 음극 접점을 구비하고, 발광다이오드 칩은 기판에 고정되고 양극단 및 음극단을 구비하며, 발광다이오드의 양극단, 음극단은 각각 기판의 양극 접점, 음극 접점에 전기적으로 연결된다. 그밖에, 기판의 표면에 절연층이 형성되어 있으며, 절연층은 발광다이오드 칩의 주변을 감싸고, 절연층의 표면에 형광 수지층이 형성되어 있으며, 형광 수지층은 발광다이오드 칩을 피복한다. 이를 통해, 본 발명의 발광다이오드 패키지 구조체는 원가 절감 및 패키지 부피 감소 효과를 구현할 수 있다.
Description
본 발명은 발광다이오드에 관한 것으로, 특히 발광다이오드 패키지 구조체 및 그 제조 방법에 관한 것이다.
종래의 발광다이오드의 패키지 공정은 발광다이오드 칩을 기판 상에 고정한 후, 와이어 본딩 방식을 이용하여 복수의 도선(예를 들면 금선)을 발광다이오드 칩과 기판 사이에 연결시키고, 마지막으로 밀봉재(예를 들면 에폭시 수지)를 이용하여 발광다이오드 칩을 패키징하였으나, 이러한 패키지 구조체는 칩의 회로 도통 요구 및 도선의 연결 관계로 인해 전체 두께를 효과적으로 줄일 수 없어, 제품에 적용할 때 경쟁력이 떨어지게 된다.
상기 문제를 해결하기 위하여, 대만 특허공개 제201013858호에서는 다이스(dice)를 상하 적층 방식으로 설치된 2개의 기판 내에 배치한 다음, 단면 또는 양면의 재배선층(Redistribution Layer,RDL)을 결합하여 전체 패키지 구조체의 두께를 줄인다. 그러나, 이러한 종래 특허의 제조 공정은 상당히 복잡하고, 실제로 두께를 줄일 수 있는 효과 또한 제한적이므로, 제조 원가를 줄이고 패키지 두께를 감소시키는 목적을 확실하게 이룰 수 없다.
본 발명은 제조 원가를 절감하고 패키지 두께를 감소시킬 수 있는 발광다이오드 패키지 구조체를 제공하는 것이 주된 목적이다.
상기 주된 목적을 이루기 위하여, 본 발명의 발광다이오드 패키지 구조체는 기판, 발광다이오드 칩, 절연층 및 형광 수지층을 포함한다. 상기 기판은 양극 접점 및 음극 접점을 구비하고, 상기 양극 접점, 음극 접점은 상기 기판의 동일측에 위치한다. 상기 발광다이오드 칩은 상기 기판에 설치되고 양극단 및 음극단을 구비하며, 상기 발광다이오드의 양극단은 상기 기판의 양극 접점에 전기적으로 연결되며, 상기 발광다이오드의 음극단은 상기 기판의 음극 접점에 전기적으로 연결된다. 상기 절연층은 상기 기판에 형성되고 상기 발광다이오드 칩의 주변을 감싼다. 상기 형광 수지층은 상기 절연층의 표면에 형성되고 상기 발광다이오드 칩을 피복한다.
본 발명의 두 번째 목적은 제조 공정을 효과적으로 간소화할 수 있는 상술한 발광다이오드 패키지 구조체의 제조 방법을 제공하는 것이다.
상기 두 번째 목적을 이루기 위하여, 본 발명의 제조 방법은,
A) 상기 기판의 표면에 수지홈을 형성하는 단계;
B) 상기 기판의 표면에 개구를 구비한 솔더링 방지층을 형성하여, 상기 기판의 표면에 있어서 상기 수지홈 및 상기 수지홈에 인접한 음극 접점 영역이 상기 개구를 통해 노출되도록 하는 단계;
C) 상기 기판의 음극 접점 영역에 도전층을 전기도금하는 단계;
D) 상기 솔더링 방지층을 제거하는 단계;
E) 상기 기판의 표면에 제2 개구를 구비한 절연층을 형성하여, 상기 기판의 표면에 있어서 상기 수지홈, 상기 도전층 및 상기 수지홈에 인접한 양극 접점 영역이 상기 제2 개구를 통해 노출되도록 하는 단계;
F) 상기 양극 접점 영역 및 상기 도전층의 표면에 솔더층을 각각 전기도금하여, 상기 솔더층으로 하여금 상기 양극 접점과 상기 음극 접점을 형성하도록 하는 단계;
G) 상기 수지홈 내에 형성된 도전성 수지를 통해 상기 발광다이오드 칩을 상기 기판에 고정시키고, 상기 발광다이오드 칩의 양극단 및 음극단을 상기 2개의 솔더층에 각각 접합시키는 단계;
H) 상기 발광다이오드 칩을 열압착하여, 상기 2개의 솔더층을 용해시켜 상기 발광다이오드 칩의 양극단, 음극단을 각각 상기 2개의 솔더층에 고정시키는 단계; 및
I) 상기 절연층의 표면에 형광 수지층을 배치하여, 상기 형광 수지층으로 하여금 상기 발광다이오드 칩을 피복하도록 하는 단계;
를 포함한다.
이를 통해, 본 발명의 발광다이오드는 단일 기판을 사용하여 상기 발광다이오드 칩의 패키지 제조 공정을 완성할 수 있으며, 종래의 와이어 본딩 공정 또는 선행 특허의 제조 방법에 비해, 본 발명의 발광 다이오드 패키지 구조체는 더욱 효과적으로 제조 원가를 절감하고 패키지 부피를 감소시킬 수 있다.
도 1은 본 발명의 제1 실시예에 따른 구조체의 개략도이다.
도 2는 본 발명의 제1 실시예에 따른 제조 방법의 흐름도이다.
도 3은 본 발명의 제2 실시예에 따른 구조체의 개략도이다.
도 2는 본 발명의 제1 실시예에 따른 제조 방법의 흐름도이다.
도 3은 본 발명의 제2 실시예에 따른 구조체의 개략도이다.
도 1을 참고하면, 도 1은 본 발명의 제1 실시예에 따른 발광다이오드 패키지 구조체(10)를 나타낸 도면이다. 상기 발광다이오드 패키지 구조체(10)는 기판(20), 발광다이오드 칩(30), 절연층(40) 및 형광 수지층(50)을 포함한다.
기판(20)은 본 실시예에서 섬유 침투 가공재(21), 제1 금속층(22) 및 제2 금속층(23)을 구비한다. 섬유 침투 가공재(21)는 유리 섬유 및 에폭시 수지로 구성된 복합 재료이며, 제1 금속층(22), 제2 금속층(23)(여기서, 구리 호일을 예로 든다)은 섬유 침투 가공재(21)의 정면 및 배면 이들 2개의 면에 각각 접합되어 설치된다. 그밖에, 기판(20)은 양극 접점(24) 및 음극 접점(25)을 더 구비하고, 양극 접점(24), 음극 접점(25)은 제1 금속층(22)의 표면에 대응하여 형성되고 기판(20)의 동일 측에 위치한다.
발광다이오드 칩(30)은 기판(20)의 제1 금속층(22)의 표면에 설치되고, 양극단(32) 및 음극단(34)을 구비하며, 발광다이오드 칩(30)의 양극단(32)은 기판(20)의 양극 접점(24)에 전기적으로 연결되고, 발광다이오드 칩(30)의 음극단(34)은 기판(20)의 음극 접점(25)에 전기적으로 연결된다.
절연층(40)은 기판(20)의 제1 금속층(22)의 표면에 배치되고 발광다이오드 칩(30)의 주변을 감싸며, 기판(20)의 양극 접점(24), 음극 접점(25) 및 발광다이오드 칩(30)의 양극단(32), 음극단(34)에 대해 절연 보호 효과를 제공한다. 참고로, 절연층(40)의 컬러는 빛을 흡수하지 않는 백색을 선택하는 것이 가장 바람직하며, 이것은 발광다이오드 칩(30)이 발생시키는 광선을 흡수하여 발광 효과에 영향을 미치는 것을 방지하기 위함이다.
형광 수지층(50)은 절연층(40)의 표면에 형성되고 발광다이오드 칩(30)을 피복하여, 발광다이오드 칩(30)의 발광 효율을 향상시킨다. 형광 수지층(50)은 에폭시 수지와 형광분말이 혼합되어 이루어진다.
이상은 본 발명의 발광다이오드 칩(10)의 상세한 구조이다. 이하 도 2를 결부하여 본 발명의 제조 방법에 대해 설명한다.
A 단계: 기판(20)의 제1 금속층(22)의 표면에 대해 식각 기술로 수지홈(221)을 형성한다.
B 단계: 기판(20)의 제1 금속층(22)의 표면에 솔더링 방지층(26)을 도포하고, 제1 개구(262)를 형성하여, 기판(20)의 제1 금속층(22)의 표면에 있어서 수지홈(221) 및 수지홈(221)에 인접한 음극 접점 영역(27)이 제1 개구(262)를 통해 노출되도록 한다.
C 단계: 전기 도금 방식으로 기판(20)의 음극 접점 영역(27)에 도전층(28)(재질은 구리가 가장 적합하다)을 형성한다.
D 단계: 솔더링 방지층(26)을 제거한다.
E 단계: 기판(20)의 제1 금속층(22)의 표면에 절연층(40)을 도포하고, 제2 개구(42)를 형성하여, 기판(20)의 제1 금속층(22)의 표면에 있어서 수지홈(221), 도전층(28) 및 수지홈(221)에 인접한 양극 접점 영역(29)이 제2 개구(42)를 통해 노출되도록 한다.
F 단계: 전기도금방식으로 기판(20)의 양극 접점 영역(29) 및 도전층(28)의 표면에 솔더층(재질은 주석-납 합금이 가장 적합)을 각각 형성하여, 2개의 솔더층으로 하여금 기판(20)의 양극 접점(24)과 음극 접점(25)을 각각 형성하도록 한다.
G 단계: 기판(20)의 수지홈(221) 내에 도전성 수지(36)(예를 들면 은 수지)를 설치하고, 도전성 수지(36)를 통해 발광다이오드 칩(30)을 기판(20)의 제1 금속층(22)의 표면에 고정시키고, 고정한 후 발광다이오드 칩(30)의 양극단(32), 음극단(34)을 그중 하나의 솔더층에 각각 접합시킨다.
H 단계: 열압착판(38)을 통해 발광다이오드 칩(30)에 대해 열압착을 진행하여, 2개의 솔더층을 용해시켜 발광다이오드 칩(30)의 양극단(32), 음극단(34) 및 2개의 솔더층으로 형성된 양극 접점(24), 음극 접점(25)을 함께 고정시켜, 발광다이오드 칩(30)과 기판(20) 사이의 전기적 연결 관계를 형성한다.
I 단계: 절연층(40)의 표면에 형광 수지층(50)을 도포하되, 형광 수지층(50)으로 하여금 발광다이오드 칩(30)을 피복하도록 한다. 이를 통해 본 발명의 발광다이오드 패키지 구조체(10)의 제조를 완성한다.
정리하면, 본 발명의 제1 실시예에 따른 발광다이오드 패키지 구조체(10)는 단일 기판(20)을 사용하여 발광다이오드 칩(30)의 패키징 공정을 완성할 수 있으며, 종래의 와이어 본딩 공정 또는 선행 특허에 사용된 상하 적층된 2개의 기판 및 재배선층의 배선 설계와 비교하면, 본 발명의 발광다이오드 패키지 구조체(10)는 제조 공정이 비교적 간단하고 제조 원가를 절감하는 동시에, 패키지 부피를 효과적으로 감소시킴으로써 본 발명의 목적에 도달할 수 있다.
도 3을 참고하면, 도 3은 본 발명의 제2 실시예에 따른 발광다이오드 패키지 구조체(60)이며, 제1 실시예와의 주요한 상이점이라면 기판(70)의 구조가 다르다는 점이다. 구체적으로, 기판(70)은 본 실시예에서 투명층(72)을 구비하며, 투명층(72)의 재질은 폴리에틸렌 테레프탈레이트(PET로 약칭)를 선택하는 것이 가장 바람직하다. 투명층(72)의 정면에 금속층(74)(예를 들면 구리 호일)이 접합되어 있고, 금속층(74)의 표면에 절연층(40)이 도포되어 있으며, 절연층(40)의 표면에 형광 수지층(50)이 도포되어 있으며, 투명층(72)의 배면에 다른 형광 수지층(52)이 도포되어 있다. 형광 수지층(52)은 에폭시 수지와 형광분말이 혼합되어 이루어짐으로써 발광다이오드 칩(30)의 광선이 기판(70)의 정면 및 배면 이들 두 면으로부터 동시에 방출할 수 있도록 하는 것은 전술한 바와 동일하다. 한편, 본 발명의 제2 실시예에 따른 제조 방법과 전술한 실시예의 제조 방법의 가장 큰 상이점은 형광 수지층(52)을 기판(70)의 투명층(74)의 배면에 도포하는 단계가 추가된 것이며, 그 나머지 단계는 거의 동일하므로, 그 세부적인 단계는 여기서 다시 설명하지 않겠다.
이를 통해, 본 발명의 제2 실시예에 따른 발광다이오드 패키지 구조체(60)는 상기 실시예가 구비한 원가 절감 및 패키지 두께 감소의 특성을 가질 뿐만 아니라, 그 밖에도 기판(70)의 투명층(72) 및 양면 형광 수지층(50, 52)의 설계를 통해, 본 발명의 발광다이오드 패키지 구조체(60)가 양면 발광 효과를 구현하도록 할 수 있다.
10: 발광다이오드 패키지 구조체
20: 기판
21: 섬유 침투 가공재
22: 제1 금속층
24: 양극 접점
25: 음극 접점
26: 솔더링 방지층
27: 음극 접점 영역
28: 도전층
29: 솔더 영역
30: 발광다이오드 칩
32: 양극단
34: 음극단
36: 도전성 수지
38: 열압착판
40: 절연층
42: 제2 개구
50: 형광수지층
52: 형광 수지층
60: 발광다이오드 패키지 구조체
70: 기판
72: 투명층
74: 금속층
221: 수지홈
262: 제1 개구
20: 기판
21: 섬유 침투 가공재
22: 제1 금속층
24: 양극 접점
25: 음극 접점
26: 솔더링 방지층
27: 음극 접점 영역
28: 도전층
29: 솔더 영역
30: 발광다이오드 칩
32: 양극단
34: 음극단
36: 도전성 수지
38: 열압착판
40: 절연층
42: 제2 개구
50: 형광수지층
52: 형광 수지층
60: 발광다이오드 패키지 구조체
70: 기판
72: 투명층
74: 금속층
221: 수지홈
262: 제1 개구
Claims (10)
- 동일 측에 위치하는 양극 접점 및 음극 접점을 구비하는 기판;
상기 기판에 설치되고, 상기 기판의 양극 접점에 전기적으로 연결되는 양극단 및 상기 기판의 음극 접점에 전기적으로 연결되는 음극단을 구비하는 발광다이오드 칩;
상기 기판에 형성되고 상기 발광다이오드 칩의 주위를 감싸는 절연층; 및
상기 절연층의 표면에 형성되고 상기 발광다이오드 칩을 피복하는 형광 수지층;
을 포함하고,
상기 기판은 섬유 침투 가공재, 제1 금속층 및 제2 금속층을 구비하고, 상기 섬유 침투 가공재는 정면 및 배면을 구비하고, 상기 제1 금속층, 제2 금속층은 각각 상기 섬유 침투 가공재의 정면 및 배면의 이들 두 면에 형성되고, 상기 양극 접점, 음극 접점은 상기 제1 금속층의 표면에 형성되는,
발광다이오드 패키지 구조체. - 동일 측에 위치하는 양극 접점 및 음극 접점을 구비하는 기판;
상기 기판에 설치되고, 상기 기판의 양극 접점에 전기적으로 연결되는 양극단 및 상기 기판의 음극 접점에 전기적으로 연결되는 음극단을 구비하는 발광다이오드 칩;
상기 기판에 형성되고 상기 발광다이오드 칩의 주위를 감싸는 절연층; 및
상기 절연층의 표면에 형성되고 상기 발광다이오드 칩을 피복하는 형광 수지층;
을 포함하고,
상기 기판은 투명층 및 금속층을 구비하고, 상기 투명층은 정면 및 배면을 구비하고, 상기 금속층은 상기 투명층의 정면에 형성되고, 상기 양극 접점, 음극 접점은 상기 금속층의 표면에 형성되는,
발광다이오드 패키지 구조체. - 제2항에 있어서,
상기 투명층의 배면에 다른 형광 수지층이 형성되어 있는, 발광다이오드 패키지 구조체. - 제1항에 있어서,
상기 절연층은 백색인, 발광다이오드 패키지 구조체. - A) 기판의 표면에 수지홈을 형성하는 단계;
B) 상기 기판의 표면에 제1 개구를 구비한 솔더링 방지층을 형성하여, 상기 기판의 표면에 있어서 상기 수지홈, 및 상기 수지홈에 인접한 음극 접점 영역이 상기 제1 개구를 통해 노출되도록 하는 단계;
C) 상기 기판의 음극 접점 영역에 도전층을 전기도금하는 단계;
D) 상기 솔더링 방지층을 제거하는 단계;
E) 상기 기판의 표면에 제2 개구를 구비한 절연층을 형성하여, 상기 기판의 표면에 있어서 상기 수지홈, 상기 도전층, 및 상기 수지홈에 인접한 양극 접점 영역이 상기 제2 개구를 통해 노출되도록 하는 단계;
F) 상기 양극 접점 영역 및 상기 도전층의 표면에 솔더층을 각각 전기도금하는 단계;
G) 상기 수지홈 내에 형성된 도전성 수지를 통해 발광다이오드 칩을 상기 기판에 고정시키고, 상기 발광다이오드 칩의 양극단 및 음극단을 2개의 상기 솔더층에 각각 접합시키는 단계;
H) 상기 발광다이오드 칩에 대해 열압착을 진행하여, 2개의 상기 솔더층을 용해시켜 상기 발광다이오드 칩의 양극단, 음극단을 각각 2개의 상기 솔더층에 고정시키는 단계; 및
I) 상기 절연층의 표면에 형광 수지층을 형성하여, 상기 형광 수지층으로 하여금 상기 발광다이오드 칩을 피복하도록 하는 단계;
를 포함하고,
상기 기판은 섬유 침투 가공재, 제1 금속층, 및 제2 금속층을 구비하고, 상기 섬유 침투 가공재는 정면 및 배면을 구비하고, 상기 제1 금속층, 제2 금속층은 상기 섬유 침투 가공재의 정면 및 배면 이들 두 면에 각각 형성하고, 상기 A 단계에서 상기 기판의 제1 금속층의 표면을 식각하여 상기 수지홈을 형성하는,
발광다이오드 패키지 구조체의 제조 방법. - A) 기판의 표면에 수지홈을 형성하는 단계;
B) 상기 기판의 표면에 제1 개구를 구비한 솔더링 방지층을 형성하여, 상기 기판의 표면에 있어서 상기 수지홈, 및 상기 수지홈에 인접한 음극 접점 영역이 상기 제1 개구를 통해 노출되도록 하는 단계;
C) 상기 기판의 음극 접점 영역에 도전층을 전기도금하는 단계;
D) 상기 솔더링 방지층을 제거하는 단계;
E) 상기 기판의 표면에 제2 개구를 구비한 절연층을 형성하여, 상기 기판의 표면에 있어서 상기 수지홈, 상기 도전층, 및 상기 수지홈에 인접한 양극 접점 영역이 상기 제2 개구를 통해 노출되도록 하는 단계;
F) 상기 양극 접점 영역 및 상기 도전층의 표면에 솔더층을 각각 전기도금하는 단계;
G) 상기 수지홈 내에 형성된 도전성 수지를 통해 발광다이오드 칩을 상기 기판에 고정시키고, 상기 발광다이오드 칩의 양극단 및 음극단을 2개의 상기 솔더층에 각각 접합시키는 단계;
H) 상기 발광다이오드 칩에 대해 열압착을 진행하여, 2개의 상기 솔더층을 용해시켜 상기 발광다이오드 칩의 양극단, 음극단을 각각 2개의 상기 솔더층에 고정시키는 단계; 및
I) 상기 절연층의 표면에 형광 수지층을 형성하여, 상기 형광 수지층으로 하여금 상기 발광다이오드 칩을 피복하도록 하는 단계;
를 포함하고,
상기 기판은 투명층 및 금속층을 구비하고, 상기 투명층은 정면 및 배면을 구비하고, 상기 금속층은 상기 투명층의 정면에 형성하고, 상기 A 단계에서 상기 기판의 금속층을 식각하여 상기 수지홈을 형성하는,
발광다이오드 패키지 구조체의 제조 방법. - 제6항에 있어서,
상기 I 단계에서, 상기 기판의 투명층의 배면에 다른 형광 수지층을 배치하는, 발광다이오드 패키지 구조체의 제조 방법. - 제5항에 있어서,
상기 E 단계에서, 상기 절연층은 백색인, 발광다이오드 패키지 구조체의 제조 방법. - 삭제
- 삭제
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW102132666A TW201511347A (zh) | 2013-09-10 | 2013-09-10 | 發光二極體封裝結構及其製造方法 |
TW102132666 | 2013-09-10 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20150029497A KR20150029497A (ko) | 2015-03-18 |
KR101509045B1 true KR101509045B1 (ko) | 2015-04-07 |
Family
ID=52624688
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR20130123882A KR101509045B1 (ko) | 2013-09-10 | 2013-10-17 | 발광다이오드 패키지 구조체 및 그 제조 방법 |
Country Status (4)
Country | Link |
---|---|
US (2) | US8980659B1 (ko) |
JP (1) | JP2015056654A (ko) |
KR (1) | KR101509045B1 (ko) |
TW (1) | TW201511347A (ko) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AT513747B1 (de) * | 2013-02-28 | 2014-07-15 | Mikroelektronik Ges Mit Beschränkter Haftung Ab | Bestückungsverfahren für Schaltungsträger und Schaltungsträger |
US9666516B2 (en) * | 2014-12-01 | 2017-05-30 | General Electric Company | Electronic packages and methods of making and using the same |
CN106816513B (zh) * | 2015-11-30 | 2019-06-28 | 讯芯电子科技(中山)有限公司 | Led芯片的封装结构及其制造方法 |
JP2017157724A (ja) * | 2016-03-02 | 2017-09-07 | デクセリアルズ株式会社 | 表示装置及びその製造方法、並びに発光装置及びその製造方法 |
CN106932951B (zh) * | 2017-04-14 | 2018-11-23 | 深圳市华星光电技术有限公司 | Led灯源及其制造方法、背光模组 |
CN107565000B (zh) * | 2017-09-14 | 2018-08-28 | 海迪科(南通)光电科技有限公司 | 一种具有双层荧光粉层的led封装结构及其封装方法 |
KR102592491B1 (ko) * | 2018-09-12 | 2023-10-24 | 주식회사 루멘스 | 멀티 픽셀 엘이디 패키지 |
CN110267435A (zh) * | 2019-07-01 | 2019-09-20 | 江门市华浦照明有限公司 | 一种基材的制作方法及柔性线路板 |
KR20210072194A (ko) * | 2019-12-06 | 2021-06-17 | 삼성디스플레이 주식회사 | 발광 소자의 정렬 방법, 이를 이용한 표시 장치의 제조 방법 및 표시 장치 |
WO2022203452A1 (ko) * | 2021-03-25 | 2022-09-29 | 서울바이오시스 주식회사 | 발광 다이오드 패키지 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20090002206A (ko) * | 2007-06-21 | 2009-01-09 | 서울반도체 주식회사 | 양방향 발광 다이오드 |
KR20100080423A (ko) * | 2008-12-30 | 2010-07-08 | 삼성엘이디 주식회사 | 발광소자 패키지 및 그 제조방법 |
KR20120125350A (ko) * | 2010-02-09 | 2012-11-14 | 니치아 카가쿠 고교 가부시키가이샤 | 발광 장치 및 발광 장치의 제조 방법 |
KR20130017331A (ko) * | 2011-08-10 | 2013-02-20 | 주식회사 두성에이텍 | 발광 다이오드 패키지 및 그의 제조 방법 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000216413A (ja) * | 1999-01-26 | 2000-08-04 | Apic Yamada Corp | Bga型透明プラスチック半導体パッケ―ジ |
WO2003067656A1 (fr) * | 2002-02-06 | 2003-08-14 | Ibiden Co., Ltd. | Carte de montage pour puce a semiconducteur, realisation correspondante, et module a semiconducteur |
JP4246134B2 (ja) * | 2003-10-07 | 2009-04-02 | パナソニック株式会社 | 半導体素子の実装方法、及び半導体素子実装基板 |
US20050116235A1 (en) * | 2003-12-02 | 2005-06-02 | Schultz John C. | Illumination assembly |
JP2007165811A (ja) * | 2005-12-16 | 2007-06-28 | Nichia Chem Ind Ltd | 発光装置 |
JPWO2008123020A1 (ja) * | 2007-03-09 | 2010-07-15 | 三洋電機株式会社 | 半導体装置及びその製造方法 |
JP5426124B2 (ja) * | 2008-08-28 | 2014-02-26 | 株式会社東芝 | 半導体発光装置の製造方法及び半導体発光装置 |
US8237257B2 (en) | 2008-09-25 | 2012-08-07 | King Dragon International Inc. | Substrate structure with die embedded inside and dual build-up layers over both side surfaces and method of the same |
JP5496072B2 (ja) * | 2010-12-09 | 2014-05-21 | シチズンホールディングス株式会社 | 半導体発光装置及びその製造方法 |
JP6102116B2 (ja) * | 2012-08-07 | 2017-03-29 | 日亜化学工業株式会社 | 発光装置の製造方法 |
US20150021632A1 (en) * | 2013-03-14 | 2015-01-22 | Heilux, Llc | Led with multiple bonding methods on flexible transparent substrate |
-
2013
- 2013-09-10 TW TW102132666A patent/TW201511347A/zh unknown
- 2013-10-17 KR KR20130123882A patent/KR101509045B1/ko active IP Right Grant
- 2013-10-28 JP JP2013223167A patent/JP2015056654A/ja active Pending
- 2013-11-05 US US14/072,245 patent/US8980659B1/en active Active
-
2015
- 2015-02-02 US US14/611,683 patent/US20150144982A1/en not_active Abandoned
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20090002206A (ko) * | 2007-06-21 | 2009-01-09 | 서울반도체 주식회사 | 양방향 발광 다이오드 |
KR20100080423A (ko) * | 2008-12-30 | 2010-07-08 | 삼성엘이디 주식회사 | 발광소자 패키지 및 그 제조방법 |
KR20120125350A (ko) * | 2010-02-09 | 2012-11-14 | 니치아 카가쿠 고교 가부시키가이샤 | 발광 장치 및 발광 장치의 제조 방법 |
KR20130017331A (ko) * | 2011-08-10 | 2013-02-20 | 주식회사 두성에이텍 | 발광 다이오드 패키지 및 그의 제조 방법 |
Also Published As
Publication number | Publication date |
---|---|
JP2015056654A (ja) | 2015-03-23 |
US20150144982A1 (en) | 2015-05-28 |
US20150069435A1 (en) | 2015-03-12 |
TW201511347A (zh) | 2015-03-16 |
US8980659B1 (en) | 2015-03-17 |
KR20150029497A (ko) | 2015-03-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101509045B1 (ko) | 발광다이오드 패키지 구조체 및 그 제조 방법 | |
JP5536814B2 (ja) | パッケージキャリアの製造方法 | |
KR101885316B1 (ko) | 파장 변환층을 갖는 발광 다이오드 소자 | |
JP2011228671A (ja) | 発光ダイオードチップ収納用パッケージ及びその基体の製造方法 | |
KR101181224B1 (ko) | Led 패키지 및 그 제조방법 | |
US9537019B2 (en) | Semiconductor device | |
US20110181182A1 (en) | Top view light emitting device package and fabrication method thereof | |
US8513698B2 (en) | LED package | |
KR20130009188A (ko) | 광 디바이스용 기판 | |
KR101775428B1 (ko) | 발광 소자 패키지 및 그 제조 방법 | |
US8461614B2 (en) | Packaging substrate device, method for making the packaging substrate device, and packaged light emitting device | |
US8049244B2 (en) | Package substrate and light emitting device using the same | |
CN110137165B (zh) | 显示器件及其制作方法 | |
JP2011181910A (ja) | 発光ダイオード収納用パッケージ及びその製造方法 | |
KR20120080306A (ko) | Led 패키지 및 그 제조방법 | |
KR20110041090A (ko) | 발광장치 | |
KR101161408B1 (ko) | 발광 다이오드 패키지 및 그의 제조 방법 | |
KR20150042954A (ko) | 측면발광 발광 장치 및 그 제조 방법 | |
KR101129002B1 (ko) | 광 패키지 및 그 제조 방법 | |
JP2009021303A (ja) | 発光装置 | |
KR20140097030A (ko) | 인쇄 회로 기판, 광전자 부품, 및 광전자 부품들의 어셈블리 | |
US10483446B2 (en) | Electronic device | |
KR101216936B1 (ko) | 발광 다이오드 | |
KR101248607B1 (ko) | 열우물을 이용한 방열구조를 가지는 led 어레이 모듈 | |
US20170084805A1 (en) | Optoelectronic component and method of producing same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20180320 Year of fee payment: 4 |