KR101489206B1 - Double side flexible printed circuit board having plating layer and method for manufacturing the same - Google Patents

Double side flexible printed circuit board having plating layer and method for manufacturing the same Download PDF

Info

Publication number
KR101489206B1
KR101489206B1 KR20130032793A KR20130032793A KR101489206B1 KR 101489206 B1 KR101489206 B1 KR 101489206B1 KR 20130032793 A KR20130032793 A KR 20130032793A KR 20130032793 A KR20130032793 A KR 20130032793A KR 101489206 B1 KR101489206 B1 KR 101489206B1
Authority
KR
South Korea
Prior art keywords
circuit board
printed circuit
conductive
via hole
flexible printed
Prior art date
Application number
KR20130032793A
Other languages
Korean (ko)
Other versions
KR20140117891A (en
Inventor
윤종선
최은국
김충한
Original Assignee
하이쎌(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 하이쎌(주) filed Critical 하이쎌(주)
Priority to KR20130032793A priority Critical patent/KR101489206B1/en
Publication of KR20140117891A publication Critical patent/KR20140117891A/en
Application granted granted Critical
Publication of KR101489206B1 publication Critical patent/KR101489206B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0038—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material combined with laser drilling through a metal layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders

Abstract

본 발명은 기판 전면과 후면상에 각각 형성되는 회로배선을 연결하기 위한 적어도 하나이상의 비아와 비아홀을 포함하는 연성 기판, 상기 연성 기판의 전면과 후면상에 미리 정한 회로배선의 패턴을 따라 도전성 페이스트 조성물의 프린팅 방법에 의해 각각 형성되는, 패턴화된 배선층, 상기 각각의 패턴화된 배선층상에 형성된 무전해 금속 도금층 및 상기 연성 기판의 전면과 후면상의 패턴화된 배선층 및 무전해 금속 도금층으로 이루어진 배선의 전기전도도를 향상시키기 위해, 상기 무전해 금속 도금층상에 추가적으로 형성된 각각의 금속 도금층;을 포함하며, 상기 연성 기판의 전면과 후면상에 패턴화된 각각의 회로배선은 상기 비아홀내 형성된 비아를 통해 전기적으로 서로 연결되는 것을 특징으로 하는 양면 연성 인쇄회로기판 및 이의 제조방법에 관한 것이다. The present invention provides a flexible printed circuit board including a flexible substrate including at least one via and a via hole for connecting circuit wirings formed on a front surface and a rear surface of a substrate, A patterned wiring layer formed on each of the patterned wiring layers and a patterned wiring layer on the front and back surfaces of the flexible substrate and a wiring made of an electroless metal plating layer Each of the circuit wiring patterns patterned on the front and rear surfaces of the flexible substrate is electrically connected to the circuit board through the vias formed in the via holes, Side flexible printed circuit board and a manufacturing method thereof Relate to.

Description

도금층을 포함하는 양면 연성 인쇄회로기판 및 이의 제조방법{DOUBLE SIDE FLEXIBLE PRINTED CIRCUIT BOARD HAVING PLATING LAYER AND METHOD FOR MANUFACTURING THE SAME}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a double-sided flexible printed circuit board including a plated layer and a method of manufacturing the same.

본 발명은 연성 인쇄회로기판의 양면에 도전성 페이스트(Conductive Paste)가 인쇄되고 이에 도금층이 형성된, 전기전도도가 향상되며 얇은 두께를 가질 수 있는 양면 연성 인쇄회로기판 및 이의 제조방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a double-sided flexible printed circuit board having conductive paste printed on both sides of a flexible printed circuit board and having a plating layer formed thereon, having improved electrical conductivity and a reduced thickness, and a method of manufacturing the same.

전자 산업 기술 분야에서 집적도의 급속한 발전으로 소형 칩과 그 부품을 직접 탑재하는 표면 실장 기술의 발전에 의해 전자 부품들의 두께가 얇아지고 크기가 축소됨에 따라 보다 복잡하고 협소한 공간에서도 내장이 용이하도록 하는 것을 필요로 하고 있다.Due to the rapid development of the integration density in the field of electronics industry, the development of surface mounting technology that directly mounts small chips and their parts has made the thickness of electronic parts thinner and smaller, making it easier to embed in more complicated and narrow spaces .

이러한 요구에 부응하여 연성 인쇄회로기판(FPCB)이 개발되고 있다. 특히, 적층이 용이하고 사용도가 높은 양면 구조의 연성 인쇄회로기판의 경우, 카메라, 휴대폰 배터리, 프린터, 디스크 드라이브, 소형 계측기, LCD, PDP, 의료 기기 등의 기술적 발전으로 인하여 그 사용량이 급격히 증가하면서 그에 대한 기술 개발과 요구는 더욱 늘어가고 있는 실정이다.In response to this demand, a flexible printed circuit board (FPCB) is being developed. Particularly, in the case of a flexible printed circuit board having a double-sided structure which is easy to be laminated and has a high degree of use, its usage is rapidly increased due to technological development of a camera, a mobile phone battery, a printer, a disk drive, a small measuring instrument, an LCD, a PDP, But the technology development and the demand for it are increasing.

일반적으로 인쇄회로기판은 재질의 물리적 특성에 따라 경성 인쇄회로기판과 연성 인쇄회로기판으로 나누어지고, 이 2가지를 혼합한 경연성 인쇄회로기판의 3가지로 구분된다. 경성 인쇄회로기판은 흔히 알고 있는 형태가 고정된 인쇄회로기판이고, 연성인쇄회로기판은 유연성이 있어 전자기기에서 휘거나 접힌 상태로 인쇄회로기판을 장착할 필요가 있는 경우에 사용된다. Generally, a printed circuit board is divided into a rigid printed circuit board and a flexible printed circuit board according to the physical properties of the material, and a rigid printed circuit board in which the two are mixed. A rigid printed circuit board is a printed circuit board having a commonly known shape. The flexible printed circuit board is flexible and is used when it is necessary to mount a printed circuit board in a bent or folded state in an electronic apparatus.

특히, 적층이 용이하고 사용도가 높은 양면구조의 연성 인쇄회로기판의 경우의 제조방법은 일반적으로 경성 인쇄회로기판의 방식과 동일하여, 먼저 양면에 동박이 적층되어 있는 폴리이미드 기재의 동박적층판을 일정한 작업사이즈로 재단한다. 이를 몇 장 겹친 후, CNC드릴을 사용하여 기계적 드릴작업을 통해 관통홀을 만든다. 그 다음 기존의 로봇방식으로 무전해 도금 및 전해도금 공정을 거쳐 관통홀에 도전성을 부여함으로써, 상하면을 전기적으로 연결시킨다. 그리고 최종적으로 드라이필름 라미네이팅, 노광, 현상 및 에칭 공정을 통하여 회로패턴을 형성한다.Particularly, in the case of a flexible printed circuit board having a double-sided structure which is easy to be laminated and has high usability, the manufacturing method is generally the same as that of the hard printed circuit board, and a polyimide-based copper- Cut to a certain working size. After laminating several layers, use a CNC drill to make a through hole by mechanical drilling. Then, through the electroless plating and the electrolytic plating process in the conventional robot system, the through holes are given conductivity to electrically connect the upper and lower surfaces. Finally, a circuit pattern is formed through dry film laminating, exposure, development and etching processes.

이와 같은 종래기술로서 공개특허공버 제10-2004-0005404호에서는 동적층판을 UV 레이저드릴을 사용하여 롤투롤 방식으로 다수의 관통홀을 연속적으로 동적층판에 천공하고, 이를 금속도금을 통해 롤투롤 방식으로 관통홀에 도전성을 부여하여 상,하 동박을 연결한 후, 동적층판의 상하면에 롤투롤 방식으로 드라이필름을 접착시키고 동적층판을 롤투롤 방식으로 노광, 현상 및 에칭하여 필요한 회로 패턴을 형성함으로써 양면 연성 인쇄회로기판을 제조하는 방법에 관해 기재되어 있다.  As a conventional technique as described above, in Patent Document 10-2004-0005404, a plurality of through holes are continuously drilled in a copper-clad laminate by a roll-to-roll method using a UV laser drill, And the upper and lower copper foils are connected to each other. Then, a dry film is adhered to the upper and lower surfaces of the copper-clad laminate by a roll-to-roll method, and the copper clad laminate is exposed, developed and etched by a roll- A method of manufacturing a double-sided flexible printed circuit board is described.

그러나 상기와 같은 동박 적층판을 이용하여 에칭하는 방식을 포함하는 공정은 작업공정이 복잡해지고 그에 따른 작업시간 및 비용이 증가되며, 환경 친화적이지 못한 단점이 있다.However, the process including etching using the above-mentioned copper clad laminate has a disadvantage in that the work process becomes complicated, the work time and cost are increased, and it is not environmentally friendly.

상기 에칭법의 문제점을 해결하기 위해 회로 패턴(Circuit Pattern) 소재인 동박(Copper Clad)을 도전성 잉크/페이스트(Conductive Ink/Paste)로 대체하여 저렴한 인쇄회로기판(PCB)을 제작하는 기술이 상기와 같은 에칭에 의한 방법을 대체하고 있다. In order to solve the problem of the etching method, a technique of manufacturing an inexpensive printed circuit board (PCB) by replacing a copper clad, which is a circuit pattern material, with a conductive ink / paste, And substitutes the same etching method.

상기 도전성 잉크는 통상적으로 수~수십 나노미터 직경의 금속 입자를 용매에 분산시킨 소재로, 도전성 잉크를 기판에 인쇄하고, 소정의 온도에서 열을 가하면, 분산제 등의 유기 첨가물이 휘발되고, 금속 입자 사이의 공극이 수축 및 소결(Sintering)되어 전기 및 기계적으로 서로 연결된 도체가 형성된다. 또한 상기 도전성 페이스트는 통상적으로 수백~수천 나노미터 직경의 금속 입자를 접착성이 있는 수지(Resin)에 분산시킨 소재로, 도전성 페이스트를 기판에 인쇄하고, 소정의 온도에서 열을 가하면, 수지가 경화(Curing)되고, 금속 입자 사이의 전기 및 기계적 접촉이 고정되어 서로 연결된 도체가 형성될 수 있다. The conductive ink is a material in which metal particles having a diameter of several to several tens of nanometers are dispersed in a solvent. When a conductive ink is printed on a substrate and heat is applied at a predetermined temperature, organic additives such as a dispersant are volatilized, The pores between them are contracted and sintered to form conductors electrically and mechanically connected to each other. The conductive paste is a material in which metal particles having a diameter of several hundreds to several thousand nanometers are dispersed in an adhesive resin. When a conductive paste is printed on a substrate and heat is applied at a predetermined temperature, And electrical and mechanical contact between the metal particles is fixed so that conductors connected to each other can be formed.

그러나 상술한 도전성 페이스트 등을 구비한 인쇄회로기판의 경우, 기존의 일반적인 페이스트들은 기판과의 접착력 강도를 향상시키기 위하여 바인더성분을 포함하고 있어, 이에 의한 전도성의 감소가 곧 저항수치의 증가로 이어질 수 있다.However, in the case of a printed circuit board having the above-described conductive paste or the like, conventional general pastes contain a binder component in order to improve the adhesive strength with the substrate, have.

또한 전도성 물질의 입자크기가 마이크로급(3-10um)으로 큰 경우, 상기 페이스트는 입자사이의 바인더 양이 더 많아지게 됨으로서 저항의 수치를 더 높게 유발시킬 수 있다. Also, when the particle size of the conductive material is as large as that of micro-scale (3-10 um), the amount of the binder between the particles becomes larger and the resistance value can be higher.

상기 문제를 해결할 수 있는 방안으로서, 상기 도전성 페이스트의 배선층상에 전해도금(electroplating)에 의한 금속층을 20 - 30um 형성하여 전도성을 증가시키는 방법이 제시되고 있다. As a method for solving the above problem, a method of increasing the conductivity by forming a metal layer of 20 to 30 μm by electroplating on the wiring layer of the conductive paste has been proposed.

상기 도전성 페이스트 배선층상에 전해도금을 통해 금속도금층을 형성하는 종래기술로서, 공개특허공보 제10-2010-0064494호에서는 기판에 도전성 입자를 포함하는 페이스트 조성물로 패턴을 인쇄하고, 상기 기판을 전해도금하는 단계를 포함하는 직접 인쇄방법에 관해 기재되어 있고, 또한 공개특허공보 10-2010-0013033호에서는 기판에 도전성 페이스트 등을 인쇄하여 배선을 형성하고 이의 상부에 용융점이 높은 금속을 전해도금하여 주도금 층(Primary Plating Layer)을 형성하는 방법을 포함하는 인쇄회로 기판의 제조에 관한 방법이 기재되어 있다.As a conventional technique for forming a metal plating layer on the conductive paste wiring layer by electrolytic plating, Japanese Unexamined Patent Application Publication No. 10-2010-0064494 discloses a method in which a pattern is printed with a paste composition containing conductive particles on a substrate, Discloses a direct printing method including a step of printing a conductive paste or the like on a substrate to form a wiring, and a metal having a high melting point is electroplated on the wiring to form a wiring, A method for manufacturing a printed circuit board including a method of forming a primary plated layer is disclosed.

그러나, 상기 도전성 페이스트상에 전해도금을 통한 금속층을 형성함으로써 상기 도전성 페이스트층을 포함하는 배선층의 전기 전도도를 향상시키는 방법은 전해 도금의 진행시 도전성 페이스트의 저항이 큼으로 인해 도금이 제대로 되지 않거나 저항의 편차에 의해 도금두께도 크게 편차가 발생되는 문제점이 있다.  However, a method of improving the electrical conductivity of the wiring layer including the conductive paste layer by forming a metal layer by electrolytic plating on the conductive paste is not suitable because of the resistance of the conductive paste during the electroplating process, There is a problem in that the thickness of the plating is largely varied.

이는 기판에 배선폭에 대비하여 배선의 길이가 매우 긴 형태로 배선을 형성하는 경우 상기 문제점이 더욱 발생될 소지가 있어 도금층의 두께의 균일성이 떨어지게 된다. This is because if the wiring is formed on the substrate with a very long wiring length as compared with the wiring width, the above problem may be further generated and the uniformity of the thickness of the plating layer is lowered.

이를 도 1a) 및 1b)를 참조하여 보다 구체적으로 살펴보면, 도 1a)는 종래기술로서 유연 기판상에 도전성 페이스트(Ag 페이스트)를 패턴 인쇄하고 이에 전해도금층을 형성한 배선을 도시한 것으로, 일 예로써, 회로폭 1 mm, 길이 750 mm의 구조를 가지고 있는 인쇄회로 기판을 보여주고 있다. 이 경우 상기 Ag 페이스트를 인쇄하여 형성된 배선으로 이루어지는 상기 배선의 양말단에 걸리는 저항은 160 옴(Ω)정도의 큰 저항을 나타냄으로써, 이후에 전해도금을 하는 경우에 배선의 균일성이 떨어지는 하나의 원인으로 작용할 수 있다. 1A) and 1B), FIG. 1A shows a wiring in which a conductive paste (Ag paste) is pattern printed on a flexible substrate and an electrolytic plating layer is formed on the flexible substrate, Which shows a printed circuit board having a circuit width of 1 mm and a length of 750 mm. In this case, the resistance applied to both ends of the wiring made up of the wiring formed by printing the Ag paste shows a large resistance of about 160 ohms (Ω), so that when one of the following electrolytic plating is performed, It can act as a cause.

즉, 상기 도전성 페이스트상에 전해 도금시 배선의 시작점은 전극에 가깝게 위치하고 있으며, 금속의 환원반응이 잘 일어나게 되어 상기 도전성 페이스트층 상에 도금층이 원활하게 형성될 수 있으나, 페이스트층을 포함하는 배선층이 시작점에서부터 멀어질수록 페이스트의 전기전도도가 금속에 비해 좋지 않으며, 도전성 페이스트의 길이에 따른 저항의 존재로 인해 금속이온의 환원반응의 효율이 떨어지게 된다. 따라서 배선이 전극의 시작점에서 멀어질수록 형성되는 도금층의 두께는 얇아질 수 있고, 심지어는 배선이 불연속적으로 도금이 형성될 수도 있다. That is, when the conductive paste is electroplated on the conductive paste, the starting point of the wiring is located close to the electrode, and the metal reduction reaction occurs well, so that the plating layer can be smoothly formed on the conductive paste layer. However, The farther away from the starting point the electrical conductivity of the paste is not as good as the metal and the efficiency of the reduction reaction of the metal ion is lowered due to the presence of the resistance depending on the length of the conductive paste. Therefore, the farther the wiring is from the starting point of the electrode, the thinner the thickness of the formed plating layer, or even the wiring may be formed discontinuously.

이를 상기 도 1a)에 게재된 인쇄회로기판에서 살펴보면, 도 1a)의 배선층의 타원내에 형성된 4개의 배선라인을 포함하는 페이스트 층을 전해도금하는 경우에, 도 1b)에서 보는 바와 같이, 전극에서 가까운 오른편쪽의 전해도금된 도금층의 두께가 34um를 보이는 반면에 오른편에서 두 번째 배선은 25um, 세 번째 배선은 16um, 왼쪽의 도금두께는 13 um를 나타냄으로써 배선의 길이에 따른 전해도금층의 두께가 불균일한 것을 보여주고 있다. 1A), when a paste layer including four wiring lines formed in the ellipse of the wiring layer of FIG. 1A is electroplated, as shown in FIG. 1B, The thickness of the electroless plated layer on the right side is 34 μm while the thickness of the second plated layer on the right side is 25 μm, the third plated layer is 16 μm, and the thickness on the left plated layer is 13 μm, It is showing.

이를 해결하기 위해서 도금층의 두께를 두껍게 하게 되면, 최종적으로 제조되는 회로기판의 두께가 두꺼워지는 단점을 가지며 또한 높은 두께로 인한 인쇄시 불량발생 원인을 제공하기도 한다. In order to solve this problem, if the thickness of the plating layer is increased, the thickness of the finally produced circuit board becomes thick, and the cause of defects in printing due to the high thickness is also provided.

또한, 상기 도금층의 두께를 두껍게 하기 위해 전해도금시 도금량을 증가시키게 되는 경우에, 배선층의 상단부분만이 도금되지 않고 배선층의 측면부에도 도금이 될 수 있어, 배선 라인간의 폭(피치폭)을 좁게 형성할 수 없는 단점이 있다. In addition, when the plating amount is increased during the electrolytic plating so as to increase the thickness of the plating layer, only the uppermost portion of the wiring layer can be plated on the side surface of the wiring layer without plating and the width (pitch width) There is a drawback that it can not be done.

이러한 문제를 해결하기 위하여 일반적인 실버페이스트(입자크기3~5um)보다 저항이 적고 값비싼 나노급의 페이스트(입자크기 50nm)를 사용하여 패턴을 형성할 수 있으나, 이 경우에 원재료의 부담이 높아져 가격적인 면에서 기존의 제품들보다 크게 유리한 점이 없으며, 또한 나노급의 페이스트를 사용하더라도 인쇄회로 기판상에 도전성 페이스트 등을 이용하여 형성되는 배선의 전기전도도를 높이기 위한 필요성은 계속적으로 요구되고 있다.In order to solve this problem, it is possible to form a pattern using a nano grade paste (particle size: 50 nm) which is less expensive than a general silver paste (particle size 3 to 5 μm), but in this case, And there is a continuing need to increase the electrical conductivity of wiring formed by using conductive paste or the like on a printed circuit board even if a nano grade paste is used.

또한 상기 도전성 페이스트 등을 이용하여 형성되는 배선의 전기전도도가 높으며, 보다 얇은 두께의 회로배선층이 형성된, 신규한 구조의 양면 연성 인쇄회로기판에 관한 연구개발의 필요성은 지속적으로 요구되고 있는 실정이다. There is also a continuing need for research and development on a novel structure of a double-sided flexible printed circuit board in which a wiring formed using the conductive paste or the like has a high electrical conductivity and a circuit wiring layer having a thinner thickness is formed.

공개특허공버 제10-2004-0005404호(2004.01.16)Open Patent Application No. 10-2004-0005404 (2004.01.16)

공개특허공보 제10-2010-0064494호(2010.06.15)Patent Document 1: Japanese Patent Application Laid-Open No. 10-2010-0064494 (June 15, 2010)

공개특허공보 제10-2010-0013033호(2010.02.09)Patent Document 1: Japanese Patent Application Laid-Open No. 10-2010-0013033 (2010.02.09)

따라서 상기 문제점을 해결하기 위하여 본 발명은 연성 기판의 전면과 후면상에 형성된 회로배선이 적어도 하나이상의 비아홀을 통해 전기적으로 연결된 연성 인쇄회로기판에 있어서, 상기 연성 인쇄회로기판상에 도전성 페이스트 조성물에 의해 형성된 배선층 및 상기 배선층상에 형성된 도금층을 포함하는 배선층의 전기 전도도가 낮고, 두께가 얇은 양면 연성 인쇄회로기판을 제공하는 것을 목적으로 한다. Accordingly, in order to solve the above problems, the present invention provides a flexible printed circuit board in which circuit wirings formed on front and rear surfaces of a flexible substrate are electrically connected to each other through at least one via hole, Sided flexible printed circuit board having a low electrical conductivity and a small thickness in a wiring layer including a wiring layer formed on the wiring layer and a plating layer formed on the wiring layer.

또한 본 발명은 상기 도전성 페이스트를 이용하여 양면 연성 인쇄회로기판상에 패턴화된 배선을 형성하고 이에 금속 도금층을 형성함에 있어, 형성되는 도금층내 배선이 불연속부분이 없으며, 전기전도성이 우수하고 두께가 얇은 금속 배선층을 포함하는 양면 연성 인쇄회로기판의 제조방법을 제공하는 것을 또 다른 발명의 목적으로 한다.The present invention also provides a method of forming a patterned wiring on a double-sided flexible printed circuit board using the conductive paste and forming a metal plating layer on the double-sided flexible printed circuit board, wherein wiring in the plating layer is free of discontinuous portions, It is another object of the present invention to provide a method of manufacturing a double-sided flexible printed circuit board including a thin metal wiring layer.

본 발명은 기판 전면과 후면상에 각각 형성되는 회로배선을 연결하기 위한 적어도 하나이상의 비아홀 및 이에 형성된 비아를 포함하는 연성 기판; 상기 연성 기판의 전면과 후면상에 미리 정한 회로배선의 패턴을 따라 도전성 페이스트 조성물의 프린팅 방법에 의해 각각 형성되는, 패턴화된 배선층; 상기 각각의 패턴화된 배선층상에 형성된 무전해 금속 도금층; 및 상기 연성 기판의 전면과 후면상의 패턴화된 배선층 및 무전해 금속 도금층으로 이루어진 배선의 전기전도도를 향상시키기 위해, 상기 무전해 금속 도금층상에 추가적으로 형성된 각각의 금속 도금층;을 포함하며, 상기 연성 기판의 전면과 후면상에 패턴화된 각각의 회로배선은 상기 비아홀내, 도전성 재료에 의해 비아홀의 내부가 충진되어 형성된 비아, 또는 도금에 의해 형성된 비아, 또는 상기 도금에 의한 방법과 도전성 재료에 의해 비아홀의 내부가 충진되는 방법을 병행함에 의해 형성된 비아를 통해 전기적으로 서로 연결되는 것을 특징으로 하는 양면 연성 인쇄회로기판에 있어서, 상기 패턴화된 배선층 상부와 무전해 금속도금층의 사이에는 무전해 금속도금층을 형성하기 위한 시드금속층이 형성되며, 상기 시드금속층을 형성하기 위한 금속은 Au, Ag, Pt, Cu, Ni, Fe, Pd, Co 또는 이들의 합금에서 선택되는 어느 하나의 시드 금속성분과, 상기 시드 금속 성분이외의 다른 금속성분의 할라이드, 설페이트, 또는 아세테이트로부터 선택되는 전이금속 염을 이용한 추가적인 전이금속성분을 함유하는 것을 특징으로 하는 인쇄회로 기판을 제공한다. The present invention provides a flexible printed circuit board comprising: a flexible substrate including at least one via hole for connecting a circuit wiring formed on a front surface and a rear surface of a substrate, respectively, and a via formed therein; A patterned wiring layer formed on a front surface and a rear surface of the flexible substrate respectively by a printing method of a conductive paste composition along a pattern of a predetermined circuit wiring; An electroless metal plating layer formed on each of the patterned wiring layers; And a metal plating layer additionally formed on the electroless metal plating layer to improve the electrical conductivity of the wiring composed of the patterned wiring layer and the electroless metal plating layer on the front and rear surfaces of the flexible substrate, The circuit wiring patterned on the front and rear surfaces of the via hole may be formed in the via hole, the via formed by filling the inside of the via hole with the conductive material, or the via formed by the plating, Wherein the electroless metal plating layer is formed between the upper portion of the patterned wiring layer and the electroless metal plating layer. The method of manufacturing a double-sided flexible printed circuit board according to claim 1, A seed metal layer for forming the seed metal layer is formed, Wherein the metal is selected from any of a seed metal component selected from Au, Ag, Pt, Cu, Ni, Fe, Pd, Co or an alloy thereof and a halide, sulfate or acetate of a metal component other than the seed metal component Wherein the transition metal salt is a transition metal salt.

일 실시예로서, 상기 기판은 두께가 12 um 내지 100 um이고, 폴리뷰틸렌테레프탈레이트, 폴리에틸렌테레프탈레이트, 폴리술폰, 폴리에테르, 폴리에테르이미드, 내열성 에폭시(Epoxy), 폴리아릴레이트, 폴리이미드 및 FR-4 중에서 선택되는 어느 하나일 수 있다.  In one embodiment, the substrate has a thickness of 12 um to 100 um and is selected from the group consisting of polybutylene terephthalate, polyethylene terephthalate, polysulfone, polyether, polyetherimide, heat resistant epoxy, polyarylate, FR-4. ≪ / RTI >

일 실시예로서, 상기 패턴화된 배선층상에 형성된 무전해 금속 도금층의 두께는 1 um 내지 10 um 이며, 무전해 금속 도금에 사용되는 금속은 Cu, Sn, Ag, Au, Ni 또는 이들의 합금에서 선택되는 어느 하나일 수 있다. In one embodiment, the thickness of the electroless metal plating layer formed on the patterned wiring layer is 1 μm to 10 μm, and the metal used for the electroless metal plating is Cu, Sn, Ag, Au, Ni, And can be any one selected.

일 실시예로서, 상기 무전해 금속 도금층상에 추가로 형성되는 금속도금층은 전해 금속도금 또는 무전해 금속 도금에 의해 형성되며, 추가로 형성되는 상기 전해 금속 도금층의 금속성분은 Ni, Cu, Sn, Au, Ag 또는 이들의 합금 중에서 선택되는 어느 하나이거나 또는 Ni-P 합금이고, 추가로 형성되는 상기 무전해 금속 도금층의 금속성분은 Cu, Sn, Ag, Au, Ni 또는 이들의 합금에서 선택되는 어느 하나일 수 있다. In one embodiment, the metal plating layer further formed on the electroless metal plating layer is formed by electrolytic metal plating or electroless metal plating, and the metal component of the further formed electrolytic metal plating layer is Ni, Cu, Sn, Au, Ag, or an alloy thereof, or a Ni-P alloy, and the metal component of the electroless metal plating layer formed additionally is at least one selected from the group consisting of Cu, Sn, Ag, Au, Ni, It can be one.

일 실시예로서, 상기 도전성 페이스트 조성물은 전도성 Ag 페이스트, 전도성 Cu 페이스트, 전도성 Sn 페이스트, 그래핀, 전도성 폴리머, 그라비아용 페이스트 중에서 선택되는 어느 하나 또는 이들의 혼합물이며, 상기 도전성 페이스트 조성물의 입자크기는 10 nm 내지 10 um의 범위일 수 있다. In one embodiment, the conductive paste composition is any one selected from a conductive Ag paste, a conductive Cu paste, a conductive Sn paste, a graphene, a conductive polymer, and a paste for gravure, or a mixture thereof. 10 nm to 10 [mu] m.

삭제delete

일 실시예로서, 상기 도전성 재료에 의해 비아홀의 내부가 충진되는 것은 잉크젯방식, 디스펜싱, 슬롯다이, 그라비아 옵셋, 폴리머 그라비아, Aerosol, 마이크로 플라즈마 프린팅, 임프린팅 중에서 선택되는 어느 하나의 방법을 이용하여 금속 나노입자를 포함하는 도전성 잉크를 충진하거나 또는 도전성 페이스트를 충진함으로써 이루어질 수 있다.In one embodiment, the filling of the inside of the via hole with the conductive material may be performed using any one of an ink jet method, a dispensing method, a slot die, a gravure offset, a polymer gravure, an aerosol, a microplasma printing, Filling the conductive ink containing the metal nanoparticles or filling the conductive paste.

삭제delete

또한, 본 발명은 연성 인쇄회로기판의 일면에 전도성 Ag 페이스트, 전도성 Cu 페이스트, 전도성 Sn 페이스트, 그래핀, 전도성 폴리머, 그라비아용 페이스트 중에서 선택되는 어느 하나 또는 이들의 혼합물을 포함하는 도전성 페이스트 조성물을 미리 정한 패턴으로 인쇄하여 패턴화된 배선층을 형성하되, 상기 배선층은 하기 비아홀이 형성될 부분을 덮도록 패턴화된 배선층을 형성하는 단계; 상기 패턴화된 배선층을 포함하는 연성 인쇄회로기판의 타면의 미리 정한 부분에 비아홀을 형성하되, 상기 연성 인쇄회로기판의 일면의 비아홀을 덮는 패턴화된 배선층은 남겨두고 블라인드 비아홀을 형성하는 단계; 도전성 재료에 의해 비아홀의 내부가 충진되어 비아가 형성되거나, 또는 도금에 의해 비아가 형성되거나, 또는 상기 도금에 의한 방법과 도전성 재료에 의해 비아홀의 내부가 충진되는 방법을 병행함에 의해, 상기 비아홀내 비아를 형성시킴을 통해 비아홀에 도전성을 부여하는 단계; 상기 연성 인쇄회로기판의 타면에 전도성 Ag 페이스트, 전도성 Cu 페이스트, 전도성 Sn 페이스트, 그래핀, 전도성 폴리머, 그라비아용 페이스트 중에서 선택되는 어느 하나 또는 이들의 혼합물을 포함하는 도전성 페이스트 조성물을 미리 정한 패턴으로 인쇄하여 패턴화된 배선층을 형성하되, 상기 연성 인쇄회로기판의 타면에 형성된 배선층이 상기 비아홀내 형성된 비아와 연결되어, 연성 인쇄회로기판의 일면에 형성된 배선층과 전기적으로 연결되도록 하는 단계; 상기 연성 인쇄회로기판의 양면에 형성된 각각의 패턴화된 배선층 상부에 전이금속을 무전해 도금하여 무전해 도금층을 형성하는 단계; 및 상기 무전해 도금층을 형성하는 단계이후에, 상기 연성 인쇄회로기판의 양면에 형성된 무전해 도금층 상부에, 상기 패턴화된 배선층 및 무전해 금속 도금층으로 이루어진 배선의 전기전도도를 향상하기 위해 전해 금속 도금층 또는 무전해 금속 도금층을 추가로 형성하는 단계;를 포함하는 양면 연성 인쇄회로기판의 제조 방법을 제공한다. The present invention also provides a conductive paste composition comprising a conductive paste composition comprising a conductive Ag paste, a conductive Cu paste, a conductive Sn paste, a graphene, a conductive polymer and a paste for gravure on one surface of a flexible printed circuit board, Forming a patterned wiring layer by printing in a predetermined pattern, wherein the wiring layer includes a patterned wiring layer to cover a portion where the via hole is to be formed; Forming a via hole in a predetermined portion of the other surface of the flexible printed circuit board including the patterned wiring layer so as to form a blind via hole leaving a patterned wiring layer covering a via hole on one surface of the flexible printed circuit board; A via hole is formed by filling the inside of the via hole with a conductive material or a via is formed by plating or a method of filling the inside of the via hole by the plating method and the conductive material are performed in parallel, Imparting a via to the via hole by forming a via; A conductive paste composition containing any one selected from a conductive Ag paste, a conductive Cu paste, a conductive Sn paste, a graphene, a conductive polymer, and a gravure paste or a mixture thereof on the other surface of the flexible printed circuit board is printed in a predetermined pattern A wiring layer formed on the other surface of the flexible printed circuit board is connected to a via formed in the via hole to be electrically connected to a wiring layer formed on one surface of the flexible printed circuit board; Forming an electroless plated layer by electroless plating a transition metal on top of each patterned wiring layer formed on both sides of the flexible printed circuit board; And a step of forming an electroless plating layer on the electroless plated layer formed on both surfaces of the flexible printed circuit board after the step of forming the electroless plating layer to form the patterned wiring layer and the electroless metal plating layer, Or a step of forming an electroless metal plating layer on the surface of the flexible printed circuit board.

또한, 본 발명은 연성 인쇄회로기판의 일면에 전도성 Ag 페이스트, 전도성 Cu 페이스트, 전도성 Sn 페이스트, 그래핀, 전도성 폴리머, 그라비아용 페이스트 중에서 선택되는 어느 하나 또는 이들의 혼합물을 포함하는 도전성 페이스트 조성물을 미리 정한 패턴으로 인쇄하여 패턴화된 배선층을 형성하되, 상기 배선층은 하기 비아홀이 형성될 부분을 덮도록 패턴화된 배선층을 형성하는 단계; 상기 연성 인쇄회로기판의 타면에 전도성 Ag 페이스트, 전도성 Cu 페이스트, 전도성 Sn 페이스트, 그래핀, 전도성 폴리머, 그라비아용 페이스트 중에서 선택되는 어느 하나 또는 이들의 혼합물을 포함하는 도전성 페이스트 조성물을 미리 정한 패턴으로 인쇄하여 패턴화된 배선층을 형성하는 단계; 상기 패턴화된 배선층을 포함하는 연성 인쇄회로기판의 타면의 미리 정한 부분에 비아홀을 형성하되, 상기 연성 인쇄회로기판의 일면의 비아홀을 덮는 패턴화된 배선층은 남겨두고 블라인드 비아홀을 형성하는 단계; 상기 연성 인쇄회로기판의 일면과 타면에 각각 형성된 배선층이 전기적으로 연결되도록, 도전성 재료에 의해 비아홀의 내부가 충진되어 비아가 형성되거나, 또는 도금에 의해 비아가 형성되거나, 또는 상기 도금에 의한 방법과 도전성 재료에 의해 비아홀의 내부가 충진되는 방법을 병행함에 의해, 상기 형성된 비아홀내 비아를 형성시킴을 통해 비아홀에 도전성을 부여하는 단계; 상기 연성 인쇄회로기판의 양면에 형성된 각각의 패턴화된 배선층 상부와 비아 상부에 전이금속을 무전해 도금하여 무전해 도금층을 형성하는 단계; 및 상기 무전해 도금층을 형성하는 단계이후에, 상기 연성 인쇄회로기판의 양면에 형성된 무전해 도금층 상부에, 상기 패턴화된 배선층 및 무전해 금속 도금층으로 이루어진 배선의 전기전도도를 향상하기 위해 전해 금속 도금층 또는 무전해 금속 도금층을 추가로 형성하는 단계;를 포함하는 양면 연성 인쇄회로기판의 제조 방법을 제공한다. The present invention also provides a conductive paste composition comprising a conductive paste composition comprising a conductive Ag paste, a conductive Cu paste, a conductive Sn paste, a graphene, a conductive polymer and a paste for gravure on one surface of a flexible printed circuit board, Forming a patterned wiring layer by printing in a predetermined pattern, wherein the wiring layer includes a patterned wiring layer to cover a portion where the via hole is to be formed; A conductive paste composition containing any one selected from a conductive Ag paste, a conductive Cu paste, a conductive Sn paste, a graphene, a conductive polymer, and a gravure paste or a mixture thereof on the other surface of the flexible printed circuit board is printed in a predetermined pattern Thereby forming a patterned wiring layer; Forming a via hole in a predetermined portion of the other surface of the flexible printed circuit board including the patterned wiring layer so as to form a blind via hole leaving a patterned wiring layer covering a via hole on one surface of the flexible printed circuit board; The inside of the via hole is filled with a conductive material so that a wiring layer formed on one surface and the other surface of the flexible printed circuit board are electrically connected to each other to form a via or a via to form a via, Providing a via hole in the via hole by conducting a method of filling the inside of the via hole with a conductive material in parallel; Forming an electroless plated layer by electroless plating a transition metal on top of each patterned wiring layer and vias formed on both sides of the flexible printed circuit board; And a step of forming an electroless plating layer on the electroless plated layer formed on both surfaces of the flexible printed circuit board after the step of forming the electroless plating layer to form the patterned wiring layer and the electroless metal plating layer, Or a step of forming an electroless metal plating layer on the surface of the flexible printed circuit board.

일 실시예로서, 상기 양면 연성 인쇄회로기판의 제조 방법에서의 상기 각각의 단계중 적어도 하나 이상은 롤투롤 공정에 의해 이루어질 수 있다. In one embodiment, at least one of each of the steps in the method of manufacturing the double-sided flexible printed circuit board may be accomplished by a roll-to-roll process.

일 실시예로서, 상기 비아홀을 형성하는 단계는 레이저 드릴링에 의한 식각에 의해 형성될 수 있다. In one embodiment, the step of forming the via hole may be formed by etching by laser drilling.

본 발명은 또한 상기 도전성 페이스트의 패턴화된 배선층을 형성하는 단계와 상기 패턴화된 배선층 상부에 전이금속을 무전해 도금하여 도금층을 형성하는 단계 사이에, 상기 패턴화된 배선층의 상부에 무전해 금속 도금층을 형성하기 위해 Au, Ag, Pt, Cu, Ni, Fe, Pd, Co 또는 이들의 합금에서 선택되는 어느 하나의 시드 금속층을 형성시키는 단계를 추가로 포함할 수 있다. The present invention also provides a method of manufacturing a semiconductor device, comprising the steps of: forming a patterned wiring layer of the conductive paste; and forming a plating layer by electroless plating a transition metal on the patterned wiring layer, Forming a seed metal layer selected from Au, Ag, Pt, Cu, Ni, Fe, Pd, Co, or alloys thereof to form a plating layer.

삭제delete

본 발명은 또한 상기 비아홀을 형성하는 단계이후에, 상기 비아홀 벽면과 바닥에 잔존하는 탄흔(Smear)을 제거하는 단계를 추가로 포함할 수 있다.The present invention may further include a step of removing the remaining smear on the via hole wall surface and the bottom surface after the step of forming the via hole.

본 발명의 양면 연성 인쇄회로기판은 종래의 에칭방법을 이용한 회로기판에 비해 공정의 단순화 및 친환경적인 방법인 장점이 있으며, 또한 종래의 도전성 페이스트층 상에 전해 도금층을 형성하는 기술을 적용하는 경우에 비하여, 상기 연성 인쇄회로기판상의 도전성 페이스트층 상에 형성시키고자 하는 금속 도금층이 균일하고, 배선의 전기전도도를 향상시킬 수 있다.The double-sided flexible printed circuit board of the present invention is advantageous in that it is simpler in process and eco-friendly than a circuit board using a conventional etching method, and in the case of applying a technique of forming an electroplating layer on a conventional conductive paste layer The metal plating layer to be formed on the conductive paste layer on the flexible printed circuit board is uniform and the electrical conductivity of the wiring can be improved.

또한 본 발명은 상기 양면 연성 인쇄회로기판의 전면과 후면에 형성되는 도전성 페이스트층상에 종래 기술을 응용한 전해도금에 의해 금속층을 형성시키는 방법보다 회로형성시 페이스트 두께와 무전해 도금두께 등의 도금 두께들이 각 3~10um 수준으로서 배선층의 두께를 얇게 하면서도 배선간의 선폭을 좁게 할 수 있다. The present invention is also applicable to a method of forming a metal layer by electroplating on a conductive paste layer formed on the front and back surfaces of the double-sided flexible printed circuit board, The width of the wiring between the wirings can be narrowed while the thickness of the wiring layer is made thin.

도 1a)는 종래 기술에 따른 연성 기판상에 도전성 페이스트(Ag 페이스트)를 패턴 인쇄하고 이에 전해도금층을 형성한 회로기판의 평면도이다.
도 1b)는 종래 기술에 따른 연성 기판상에 도전성 페이스트(Ag 페이스트)를 패턴 인쇄하고 이에 전해도금층을 형성한 회로기판의 전해도금층의 두께를 도시한 그림이다.
도 2는 본 발명의 일 실시예에 따른 양면 연성 인쇄회로기판의 단면을 나타낸 그림이다.
도 3은 본 발명의 또 다른 일 실시예에 따른 양면 연성 인쇄회로기판의 단면을 나타낸 그림이다.
도 4는 본 발명의 일 실시예에 따른 양면 연성 인쇄회로기판의 제조방법을 나타낸 그림이다.
도 5는 본 발명의 또 다른 일 실시예에 따른 양면 연성 인쇄회로기판의 제조방법을 나타낸 그림이다.
도 6은 본 발명의 일실시예에 따른 인쇄회로기판의 도전성 페이스트층상에 무전해 동도금을 형성하였을 때와, 상기 무전해 동도금층상에 전해 동도금을 형성하였을 때의 저항을 도시한 그림이다. 1A) is a plan view of a circuit board on which a conductive paste (Ag paste) is pattern printed on a flexible substrate according to the prior art and an electrolytic plating layer is formed thereon.
FIG. 1B is a graph showing the thickness of an electrolytic plating layer of a circuit board on which a conductive paste (Ag paste) is printed on a flexible substrate according to a related art and an electrolytic plating layer is formed thereon.
2 is a cross-sectional view of a double-sided flexible printed circuit board according to an embodiment of the present invention.
3 is a cross-sectional view of a double-sided flexible printed circuit board according to another embodiment of the present invention.
4 is a view illustrating a method of manufacturing a double-sided flexible printed circuit board according to an embodiment of the present invention.
5 is a view illustrating a method of manufacturing a double-sided flexible printed circuit board according to another embodiment of the present invention.
6 is a graph showing resistance when electroless copper plating is formed on a conductive paste layer of a printed circuit board according to an embodiment of the present invention and electrolytic copper plating is formed on the electroless copper plating layer.

이하, 첨부한 도면을 참조하여 본 발명의 양면 연성 인쇄회로기판 및 이의 제조방법을 상세히 설명한다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다. 본 발명의 설명 과정에서 이용되는 숫자(예를 들어, 제1, 제2 등)는 하나의 구성요소를 다른 구성요소와 구분하기 위한 식별기호에 불과하다.Hereinafter, a double-sided flexible printed circuit board and a method of manufacturing the same will be described in detail with reference to the accompanying drawings. While the invention is susceptible to various modifications and alternative forms, specific embodiments thereof are shown by way of example in the drawings and will herein be described in detail. It is to be understood, however, that the invention is not intended to be limited to the particular forms disclosed, but on the contrary, is intended to cover all modifications, equivalents, and alternatives falling within the spirit and scope of the invention. In the accompanying drawings, the dimensions of the structures are enlarged to illustrate the present invention in order to clarify the present invention. Numbers (e.g., first, second, etc.) used in the description process of the present invention are merely an identifier for distinguishing one component from another.

본 발명에서 다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.Unless otherwise defined in this invention, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art to which this invention belongs. Terms such as those defined in commonly used dictionaries are to be interpreted as having a meaning consistent with the contextual meaning of the related art and are to be interpreted as either ideal or overly formal in the sense of the present application Do not.

도 2는 본 발명의 일 실시예에 따른 양면 연성 인쇄회로기판의 단면도를 나타낸 그림이다. 2 is a cross-sectional view of a double-sided flexible printed circuit board according to an embodiment of the present invention.

상기 도 2에서 볼 수 있듯이, 본 발명에 따른 인쇄회로기판은 기판 전면과 후면상에 각각 형성되는 회로배선을 연결하기 위한 적어도 하나이상의 비아와 비아홀을 포함하는 연성 기판(20), 상기 연성 기판의 전면과 후면상에 미리 정한 회로배선의 패턴을 따라 도전성 페이스트 조성물의 프린팅 방법에 의해 각각 형성되는, 패턴화된 배선층(10, 10'), 상기 각각의 패턴화된 배선층상에 형성된 무전해 금속 도금층(11. 11') 및 상기 연성 기판의 전면과 후면상의 패턴화된 배선층 및 무전해 금속 도금층으로 이루어진 배선의 전기전도도를 향상시키기 위해, 상기 무전해 금속 도금층상에 추가적으로 형성된 각각의 금속 도금층(12, 12,')을 포함하며, 상기 연성 기판의 전면과 후면상에 패턴화된 각각의 회로배선(10 내지 12, 10' 내지 12')은 상기 비아홀내 형성된 비아(15)를 통해 전기적으로 서로 연결된다. 2, the printed circuit board according to the present invention includes a flexible substrate 20 including at least one via and a via hole for connecting circuit wirings formed on a front surface and a rear surface of the substrate, Patterned wiring layers 10 and 10 'formed on the front and rear surfaces, respectively, by a printing method of a conductive paste composition along a pattern of a predetermined circuit wiring, an electroless metal plating layer formed on each of the patterned wiring layers (12) formed on the electroless metal plating layer in order to improve the electrical conductivity of the wiring made of the patterned wiring layer and the electroless metal plating layer on the front and rear surfaces of the flexible substrate , 12 '), and each of the circuit wirings (10 to 12, 10' to 12 ') patterned on the front surface and the rear surface of the flexible substrate is connected to a via formed in the via hole (15).

본 발명에 있어서, 상기 연성 기판은 가요성을 가지며, 도전성 페이스트 조성물이 프린팅 방법에 의해 형성될 수 있고 절연성을 가지는 기판이면 그 종류에 제한되지 않고 적용가능하나, 바람직하게는 폴리뷰틸렌테레프탈레이트, 폴리에틸렌테레프탈레이트, 폴리술폰, 폴리에테르, 폴리에테르이미드, 내열성 에폭시(Epoxy), 폴리아릴레이트, 폴리이미드 및 FR-4 중에서 선택되는 어느 하나가 사용될 수 있다.In the present invention, the flexible substrate has flexibility, and the conductive paste composition can be formed by a printing method. If the substrate has an insulating property, it is not limited to the type, but preferably is polystyrene terephthalate, Any one selected from polyethylene terephthalate, polysulfone, polyether, polyetherimide, heat-resistant epoxy, polyarylate, polyimide and FR-4 may be used.

또한 상기 연성기판의 두께는 가요성을 가지는 범위이면 적합하며, 바람직하게는 8 um 내지 1000 um 의 범위를 가질 수 있고, 더욱 바람직하게는 12 um 내지 100 um 의 범위를 가질 수 있다. Further, the thickness of the flexible substrate is suitable as long as it is flexible, preferably in the range of 8 μm to 1000 μm, more preferably in the range of 12 μm to 100 μm.

또한 본 발명의 상기 연성 기판은 기판 전면과 후면상에 각각 형성되는 회로배선을 연결하기 위한 비아(15)와 비아홀(15')을 적어도 하나이상 포함한다. Further, the flexible substrate of the present invention includes at least one or more vias 15 and a via hole 15 'for connecting circuit wirings formed on the front and rear surfaces of the substrate, respectively.

상기 비아홀은 인쇄회로기판에서 층과 층사이의 전기적인 통전을 위해 가공한 구멍을 의미하며, 통상적으로 양면이 뚫려있는 것을 의미하며, 이와는 달리 블라인드 비아홀의 경우 인쇄회로기판내 어느 한쪽면이 막혀있는 비아홀을 의미한다. 또한, 비아 랜드라 함은 부품의 설치나, 접속을 위하여 비아홀에 연결되는 인쇄회로기판의 패턴 한쪽 끝의 도체부를 말한다.In the case of a blind via hole, one side of the printed circuit board is covered with the other side of the via hole. In the case of the blind via hole, Which means a via hole. The term " via land " refers to a conductor portion at one end of a pattern of a printed circuit board connected to a via hole for installation or connection of components.

상기 비아홀은 기계적 드릴링 또는 레이저 드릴링에 의해 형성될 수 있으며, 바람직하게는 레이저 드릴링에 의해 형성될 수 있다. 이 경우에 상기 도전성 페이스트의 배선층은 필요에 따라 비아 랜드를 형성할 수 있다. 상기 비아 랜드는 비아홀이 형성될 부분상에 형성되며, 2차원 평면상에서 보았을 경우에 배선의 내부가 도전성 페이스트 조성물로 채워진 형태 또는 배선 내부의 중앙부분은 비워진 도우넛 형태로를 가지며 상기 비아홀에 연결될 수 있다.The via hole may be formed by mechanical drilling or laser drilling, and may preferably be formed by laser drilling. In this case, the wiring layer of the conductive paste can form a via land if necessary. The via land is formed on a portion where a via hole is to be formed and has a donut shape in which the inside of the wiring is filled with the conductive paste composition when viewed on a two dimensional plane or the center portion of the wiring is vacated and can be connected to the via hole .

예시적으로 상기 비아홀은 UV 또는 CO2 레이저에 의해 식각되어 형성될 수 있으며, 이때 레이저 빔의 사이즈는 비아 홀의 직경보다는 크고 비아 랜드의 사이즈 보다는 작은 것을 사용할 수 있다. 바람직하게, 비아 홀의 직경은 20um 내지 5.0mm이고, 형성되는 각도가 20도 이하이며, 상단 직경과 하단직경의 차이가 30% 이내로 형성될 수 있다.Illustratively, the via hole may be formed by etching with a UV or CO2 laser. The size of the laser beam may be larger than the diameter of the via hole and smaller than the size of the via land. Preferably, the diameter of the via hole is 20 to 5.0 mm, the formed angle is 20 degrees or less, and the difference between the upper diameter and the lower diameter can be formed within 30%.

한편, 상기 비아홀은 비아가 형성됨으로써 비아홀에 도전성을 부여할 수 있다. 여기서 상기 비아는 다른 층간의 배선을 접속하기 위한 매개체로서, 도전성 재료에 의해 비아홀(15')의 내부가 충진되어 비아(15)가 형성될 수 있다. On the other hand, the via hole is able to impart conductivity to the via hole by forming the via. Here, the vias may be formed by filling the inside of the via hole 15 'with a conductive material to connect vias 15 between adjacent layers.

예시적으로, 은 또는 구리분말, 및 이들을 결속시켜주는 열경화성 수지 또는 자외선 경화성 수지로 구성된 도전성 페이스트 또는 금속, 도전성 잉크를 충진한 후 열 또는 자외선 등의 단 파장대의 빛을 가하여 경화시키면 형성된다. 상기 열경화성 수지 또는 자외선 경화성 수지는 상온에서 액체 상태를 유지하고 있다가 열 또는 자외선 등의 단 파장대의 빛이 가해지면 경화되는 수지로서, 에폭시 수지, 폴리에스터 수지, 아크릴 수지, 크실렌 수지, 폴리우레탄 수지, 우레아 수지, 아미노 수지, 알키드 수지 등이 사용될 수 있다. Illustratively, silver or copper powder, a conductive paste composed of a thermosetting resin or an ultraviolet ray-curable resin for binding them, or a metal or conductive ink is filled, and then light is irradiated at a short wavelength band such as heat or ultraviolet rays. The thermosetting resin or the ultraviolet ray-curable resin is a resin that maintains a liquid state at room temperature and is cured when light of a short wavelength band such as heat or ultraviolet ray is applied. The epoxy resin, polyester resin, acrylic resin, xylene resin, polyurethane resin , Urea resin, amino resin, alkyd resin and the like can be used.

또한 상기 비아(15)는 도금에 의해 형성될 수 있다. 이는 상기 비아홀(15')을 포함하는 연성 회로기판을 전해도금 또는 무전해도금에 의해 상기 비아홀에 전도성을 부여하는 것이다. 상기 도금으로 전도성을 부여하는 경우 보텀-업 필링(bottom-up filling) 방법을 적용할 수 있다. The vias 15 may be formed by plating. This is to impart conductivity to the via hole by electrolytic plating or electroless plating of the flexible circuit board including the via hole 15 '. In the case where conductivity is imparted by the plating, a bottom-up filling method can be applied.

또한 상기 비아는 도금에 의한 방법과 도전성 재료에 의해 비아홀의 내부가 충진되는 방법을 병행함에 의해 형성될 수 있다. 예시적으로, 상기 도금방법에 의해 상기 비아홀의 표면에 금속 도금막을 형성한 후에 나머지 빈 공간에 도전성 재료를 충진함으로써 비아홀에 전도성을 부여할 수 있다. The via may be formed by a combination of a plating method and a method of filling the via hole with a conductive material. Illustratively, after the metal plating film is formed on the surface of the via hole by the plating method, the via hole may be provided with conductivity by filling the remaining empty space with the conductive material.

한편, 본 발명에서 사용되는 도전성 페이스트는 전기 전도성이 있는 물질의 입자를 포함하며, 이는 도전성이 있는 금속, 비금속 또는 이들의 산화물, 탄화물, 붕화물, 질화물, 탄질화물의 분말과 카본블랙과 흑연 등 탄소계 분말을 포함한다. 상기 도전성 페이스트 입자는 예를 들어 금, 알루미늄, 구리, 인듐, 안티몬, 마그네슘, 크롬, 주석, 니켈, 은, 철, 티탄 및 이들의 합금과 이들의 산화물, 탄화물, 붕화물, 질화물, 탄질화물의 입자를 포함할 수 있다. 상기 입자의 형태는 특별히 제한되지 않으며, 예를 들면, 판형, 파이버 형과 나노 크기의 나노입자 나노튜브 등이 사용될 수 있다. 이러한 도전성 입자는 단독 또는 조합하여 사용될 수 있다.On the other hand, the conductive paste used in the present invention includes particles of an electrically conductive material, which is a conductive metal, a nonmetal or an oxide, a carbide, a boride, a nitride, a carbonitride powder, Based powder. The conductive paste particles may be, for example, gold, aluminum, copper, indium, antimony, magnesium, chromium, tin, nickel, silver, iron, titanium and their alloys and oxides, carbides, borides, nitrides, Particles. The shape of the particles is not particularly limited, and for example, plate-like, fiber-like and nano-sized nanoparticle nanotubes can be used. These conductive particles may be used alone or in combination.

또한 상기 도전성 페이스트는 잉크젯 프린팅 등 에서 사용되는 전도성 잉크와는 달리, 기판과의 접착성을 향상시키기 위해 바인더를 추가적으로 포함할 수 있으며, 일반적으로 에폭시 수지, 페놀수지(페놀+포롬알데하이드) 폴리우레탄수지, 폴리아미드수지, 아크릴수지, 우레아/멜라민수지, 실리콘 수지 등의 유기계 바인더를 사용할 수 있다. 상기 바인더의 함량은 일반적으로 총 페이스트 조성물의 함량대비 10 내지 80wt%의 범위를 가질 수 있고 바람직하게는 20 내지 70wt%의 범위를 가질 수 있으나, 이에 국한되지는 않는다. 상기 바인더는 앞서 살펴본 바와 같이 도전성 페이스트를 포함하는 배선층의 전기전도성을 감소시키는 원인으로 작용하고 있다. Unlike the conductive ink used in inkjet printing or the like, the conductive paste may further include a binder to improve adhesion with the substrate. In general, the conductive paste may include an epoxy resin, a phenol resin (phenol + formaldehyde) polyurethane resin , A polyamide resin, an acrylic resin, a urea / melamine resin, and a silicone resin. The content of the binder may generally be in the range of 10 to 80 wt%, and preferably in the range of 20 to 70 wt%, based on the total paste composition. As described above, the binder acts as a cause of decreasing the electrical conductivity of the wiring layer including the conductive paste.

또한 본 발명에서 사용되는 도전성 페이스트 조성물의 점도는 23℃, 50rpm HAKKE RHeoscope 측정기준 10,000 cps ~ 100,000 cps 범위의 것을 사용할 수 있으나, 이에 국한되는 것은 아니다.The viscosity of the conductive paste composition used in the present invention may be in the range of 10,000 cps to 100,000 cps as measured by HAKKE RHeoscope at 23 ° C and 50 rpm, but is not limited thereto.

또한 추가적으로 그 밖의 첨가제로서 Ag파우더(안료), 천연 및 합성수지(바인더), 솔벤트, 분산제, 커플링제, 점도조절제 등을 포함할 수 있다.In addition, other additives may include Ag powder (pigment), natural and synthetic resin (binder), solvent, dispersant, coupling agent, viscosity control agent and the like.

본 발명에서의 상기 도전성 페이스트 조성물은 바람직하게는 전도성 Ag 페이스트, 전도성 Cu 페이스트, 전도성 Sn 페이스트, 그래핀, 전도성 폴리머, 그라비아용 페이스트 중에서 선택되는 어느 하나 또는 이들의 혼합물일 수 있다. The conductive paste composition of the present invention may be any one selected from conductive Ag paste, conductive Cu paste, conductive Sn paste, graphene, conductive polymer and gravure paste, or a mixture thereof.

상기 그라비아용 페이스트는 전도성 실버(Ag) 페이스트의 일종으로서 입자크기는 2~3um이며, 일 예로서 Ag 파우더 75%, 수지 10%, 솔벤트 13% 첨가제 2%의 구성으로 이루어 질 수 있다. The gravure paste is a kind of conductive silver (Ag) paste and has a particle size of 2 to 3 μm. For example, the gravure paste may be composed of Ag powder 75%, resin 10%, solvent 13% additive 2%.

또한, 상기 도전성 페이스트 조성물의 입자크기는 10 nm 내지 10 um의 범위일 수 있으며, 30 내지 100 nm 나노입자크기를 갖는 도전성 페이스트 또는 1 내지 7 um의 마이크로 입자 크기를 갖는 도전성 페이스트가 바람직하다. In addition, the particle size of the conductive paste composition may be in the range of 10 nm to 10 μm, and the conductive paste having a size of 30 to 100 nm nanoparticles or the conductive paste having a microparticle size of 1 to 7 μm is preferable.

일반적으로 상기 페이스트의 입자가 커질수록 형성되는 배선층의 전기전도도가 낮아지게 되어, 페이스트 입자가 마이크로 사이즈의 범위를 갖는 경우에 본 발명의 무전해 도금층을 통한 배선층의 형성에 의한 전도도 향상의 효과가 더 커질 수 있다. Generally, the larger the particles of the paste, the lower the electrical conductivity of the wiring layer formed, and when the paste particles have a micro size range, the effect of improving the conductivity by forming the wiring layer through the electroless plating layer of the present invention Can be large.

본 발명에서 상기 도전성 페이스트는 기판상에 직접 인쇄방식에 의해 사용자가 원하는 형상의 패턴으로 패턴화된 배선층을 형성할 수 있다. 상기 직접 인쇄방식은 기판에 스크린인쇄, 프렉소인쇄, 로터리인쇄, 그라비어 인쇄, 그라비어 옵셋 인쇄, 폴리머 그라비아인쇄, 리버스 옵셋인쇄, 또는 디스펜서 등의 인쇄 방법을 포함할 수 있다. In the present invention, the conductive paste may form a wiring layer patterned in a pattern of a desired shape by a direct printing method on a substrate. The direct printing method may include a printing method such as screen printing, flexographic printing, rotary printing, gravure printing, gravure offset printing, polymer gravure printing, reverse offset printing, or dispenser on a substrate.

상기 각각의 인쇄법에 있어서는 종래 공지의 수단을 사용할 수 있다. 상기 인쇄 방법 중, 스크린 인쇄, 그라비어 인쇄 또는 옵셋 인쇄가 바람직하다. Conventionally known means may be used in each of the above printing methods. Among the printing methods, screen printing, gravure printing, or offset printing is preferable.

또한 본 발명에서 상기 패턴화된 배선층상에 형성된 무전해 금속 도금층의 두께는 1 um 내지 10 um 이며, 바람직하게는 2 내지 5 um를 형성할 수 있다. Further, in the present invention, the thickness of the electroless metal plating layer formed on the patterned wiring layer may be 1 μm to 10 μm, preferably 2 to 5 μm.

또한 본 발명에서의 상기 무전해 금속 도금에 사용되는 금속은 Cu, Sn, Ag, Au, Ni 또는 이들의 합금에서 선택되는 어느 하나 일 수 있으나 이에 한정되지는 않으나. 바람직하게는 Cu, Ag 또는 Ni을 사용할 수 있다. In addition, the metal used in the electroless metal plating in the present invention may be any one selected from Cu, Sn, Ag, Au, Ni, and alloys thereof, but is not limited thereto. Preferably, Cu, Ag or Ni can be used.

한편, 본 발명에서 상기 패턴화된 배선층 상부와 무전해 금속도금층의 사이에는 무전해 금속도금층의 형성하기 위한 시드 금속층이 추가로 형성될 수 있다.  Meanwhile, in the present invention, a seed metal layer for forming an electroless metal plating layer may be additionally formed between the upper part of the patterned wiring layer and the electroless metal plating layer.

상기 시드 금속층은 상기 페이스트층상에 시드금속이 흡착되고 이에 상기 무전해 화학도금층을 형성하는 금속이온이 환원되게 함으로써 무전해 도금의 반응속도와 선택성을 개선시킬 수 있다. The seed metal layer adsorbs the seed metal on the paste layer, and the metal ions forming the electroless chemical plating layer are reduced, thereby improving the reaction rate and selectivity of the electroless plating.

상기 시드 금속층을 형성하기 위한 금속은 Au, Ag, Pt, Cu, Ni, Fe, Pd, Co 또는 이들의 합금에서 선택될 수 있고, 시드금속 성분의 할라이드, 설페이트, 아세테이트, 착염 등의 시드금속성분의 전이금속염이면 어느 성분이나 가능하다.The metal for forming the seed metal layer may be selected from the group consisting of Au, Ag, Pt, Cu, Ni, Fe, Pd, Co, and alloys thereof. The seed metal component such as halide, sulfate, acetate, Any transition metal salt can be used.

또한 본 발명은 상기 시드 금속층을 형성함에 있어서, 상기 시드 금속층에 시드 금속 성분이외의 다른 추가적인 전이금속 성분을 함유할 수 있다. Further, in forming the seed metal layer, the seed metal layer may contain an additional transition metal component other than the seed metal component.

상기 시드금속이외의 추가의 전이금속 성분은 금속 할라이드, 금속 설페이트, 금속 아세테이트 등의 전이금속 염을 이용하여 함유시킬 수 있으며, 이를 위해 도전성 페이스트층상에 형성되는 상기 무전해 도금층의 성분과 동일한 금속성분의 염을 사용하는 것이 바람직하다. The transition metal component other than the seed metal may be contained by using a transition metal salt such as a metal halide, a metal sulfate, or a metal acetate. To this end, the same metal component as that of the electroless plating layer formed on the conductive paste layer Is preferably used.

상기 시드금속층을 사용하는 경우에, 무전해 도금층이 보다 신속히 형성될 수 있고, 또한 상기 무전해 도금층이 도전성 페이스트상의 배선층에만 무전해 도금층이 형성될 수 있도록 도와주는 역할을 한다.When the seed metal layer is used, the electroless plating layer can be formed more quickly, and the electroless plating layer helps the electroless plating layer to be formed only on the wiring layer on the conductive paste.

한편, 본 발명은 도 3에서 보는 바와 같이 상기 무전해 금속 도금층상에 추가로 형성된 금속 도금층(12, 12,')을 포함할 수 있다. 상기 금속 도금층은 전해 금속 도금층 또는 무전해 금속 도금층으로 이루어질 수 있다. 이 경우에 추가로 형성되는 무전해 금속 도금층은 Cu, Sn, Ag, Au, Ni 또는 이들의 합금에서 선택되는 어느 하나일 수 있고 앞서 설명한 무전해 금속 도금층(11, 11')과 동일한 조건하에서 형성될 수 있다. 3, the present invention may further include a metal plating layer 12, 12 '' formed on the electroless metal plating layer. The metal plating layer may be formed of an electrolytic metal plating layer or an electroless metal plating layer. The electroless metal plating layer formed in this case may be any one selected from the group consisting of Cu, Sn, Ag, Au, Ni and alloys thereof, and may be formed under the same conditions as those of the electroless metal plating layers 11 and 11 ' .

한편, 추가로 형성된 전해 금속 도금층은 Ni, Cu, Sn, Au, Ag 또는 이들의 합금 중에서 선택되는 어느 하나이거나 또는 Ni-P 합금일 수 있고, 무전해 도금층(11, 11')상에 형성됨으로써, 상기 도전성 페이스트보다 전기전도도가 높은 배선층상에 전해도금됨에 따라서 배선층의 전도도가 더욱 향상될 수 있다.On the other hand, the further formed electrolytic metal plating layer may be any one selected from the group consisting of Ni, Cu, Sn, Au, Ag and alloys thereof, or Ni-P alloy and may be formed on the electroless plating layers 11 and 11 ' , The conductivity of the wiring layer can be further improved as it is electroplated on the wiring layer having higher electrical conductivity than the conductive paste.

또한, 본 발명은 상기 무전해 금속 도금층(11, 11')상에 추가로 형성된 금속 도금층(12, 12,')상에 사용자의 필요에 따라 추가적으로 금속 도금층(미도시)이 형성될 수 있다. In addition, the present invention can further form a metal plating layer (not shown) on the metal plating layer 12, 12 '' formed on the electroless metal plating layer 11, 11 'according to the user's need.

한편, 본 발명에서의 양면 연성 인쇄회로기판은 상기 도전성 페이스트가 비아 랜드를 형성하는 경우에는, 비아의 형성단계에서 충진되거나 도금되는 비아의 높이가 도전성 페이스트층의 높이까지 위치할 수 있다. 이는 도 3을 통해 보다 쉽게 이해될 수 있다. 도 3은 본 발명의 또다른 실시예에 따라 제조되는 양면 연성 인쇄회로기판을 도시한 그림이다. On the other hand, in the case where the conductive paste forms a via land in the double-sided flexible printed circuit board of the present invention, the height of the via filled or plated in the via formation step may be located up to the height of the conductive paste layer. This can be more easily understood from FIG. 3 is a view illustrating a double-sided flexible printed circuit board manufactured according to another embodiment of the present invention.

이를 도 2와 비교하면, 형성된 비아의 높이가 도전성 페이스트의 패턴화된 배선층까지 형성된다는 차이가 있다. 이는 상기 양면 연성 인쇄회로기판내 도전성 페이스트의 패턴화된 배선층이 비아 랜드를 포함하게 되는 경우, 레이저 드릴공정이후에 형성된 블라인드 비아홀에 비아를 형성하기 위해 도전성 재료를 도전성 페이스트의 배선층까지 충진하거나 도금함으로써 이루어질 수 있다. 이에 대해서는 이후에 도 5를 통해 다시 한번 설명한다. 2, there is a difference that the height of the formed via is formed up to the patterned wiring layer of the conductive paste. This is because when the patterned wiring layer of the conductive paste in the double-sided flexible printed circuit board includes the via land, the conductive material is filled or plated to the wiring layer of the conductive paste to form a via in the blind via hole formed after the laser drilling process Lt; / RTI > This will be described later with reference to FIG. 5 again.

또한, 본 발명은 상기 양면 연성 인쇄회로기판의 제조 방법을 제공한다. The present invention also provides a method of manufacturing the double-sided flexible printed circuit board.

이는 제조공정의 각 배선층과 비아홀의 형성순서에 따라 다양한 조합에 의해 제공될 수 있으며, 본 발명에서는 예시적으로 두 가지 방법의 양면 연성 인쇄회로기판의 제조방법을 제공한다. This can be provided by various combinations according to the formation order of the wiring layers and the via holes in the manufacturing process, and the present invention exemplarily provides a method of manufacturing the double-sided flexible printed circuit board by two methods.

첫 번째 방법으로서 상기 제조방법은, 연성 인쇄회로기판의 일면에 전도성 Ag 페이스트, 전도성 Cu 페이스트, 전도성 Sn 페이스트, 그래핀, 전도성 폴리머, 그라비아용 페이스트 중에서 선택되는 어느 하나 또는 이들의 혼합물을 포함하는 도전성 페이스트 조성물을 미리 정한 패턴으로 인쇄하여 패턴화된 배선층을 형성하되, 상기 배선층은 하기 비아홀이 형성될 부분을 덮도록 패턴화된 배선층을 형성하는 단계, 상기 패턴화된 배선층을 포함하는 연성 인쇄회로기판의 타면의 미리 정한 부분에 비아홀을 형성하되, 상기 연성 인쇄회로기판의 일면의 비아홀을 덮는 패턴화된 배선층은 남겨두고 블라인드 비아홀을 형성하는 단계, 상기 비아홀내 비아를 형성시킴을 통해 비아홀에 도전성을 부여하는 단계, 상기 연성 인쇄회로기판의 타면에 전도성 Ag 페이스트, 전도성 Cu 페이스트, 전도성 Sn 페이스트, 그래핀, 전도성 폴리머, 그라비아용 페이스트 중에서 선택되는 어느 하나 또는 이들의 혼합물을 포함하는 도전성 페이스트 조성물을 미리 정한 패턴으로 인쇄하여 패턴화된 배선층을 형성하되, 상기 연성 인쇄회로기판의 타면에 형성된 배선층이 상기 비아홀내 형성된 비아와 연결되어, 연성 인쇄회로기판의 일면에 형성된 배선층과 전기적으로 연결되도록 하는 단계, 상기 연성 인쇄회로기판의 양면에 형성된 각각의 패턴화된 배선층 상부에 전이금속을 무전해 도금하여 무전해 도금층을 형성하는 단계 및 상기 무전해 도금층을 형성하는 단계이후에, 상기 연성 인쇄회로기판의 양면에 형성된 무전해 도금층 상부에, 상기 패턴화된 배선층 및 무전해 금속 도금층으로 이루어진 배선의 전기전도도를 향상하기 위해 전해 금속 도금층 또는 무전해 금속 도금층을 추가로 형성하는 단계를 포함하여 이루어질 수 있다.As a first method, the above manufacturing method is a method of manufacturing a flexible printed circuit board, which comprises the steps of: forming a conductive printed circuit board on a surface of a flexible printed circuit board, the conductive printed circuit board including a conductive Ag paste, conductive Cu paste, conductive Sn paste, graphene, conductive polymer, Forming a patterned wiring layer by printing a paste composition in a predetermined pattern, wherein the wiring layer is formed by patterning a wiring layer to cover a portion where the via hole is to be formed, forming a patterned wiring circuit layer Forming a via hole in a via hole in a predetermined portion of the other surface of the flexible printed circuit board so as to form a blind via hole while leaving a patterned wiring layer covering the via hole on the one surface of the flexible printed circuit board; A conductive Ag board on the other side of the flexible printed circuit board, A conductive paste composition comprising a conductive paste composition, a conductive Cu paste, a conductive Sn paste, a graphene paste, a conductive polymer and a paste for gravure, or a mixture thereof is printed in a predetermined pattern to form a patterned wiring layer, A wiring layer formed on the other surface of the flexible printed circuit board is connected to a via formed in the via hole to be electrically connected to a wiring layer formed on one surface of the flexible printed circuit board, A step of forming an electroless plating layer by electroless plating a transition metal on an upper part of the wiring layer and a step of forming an electroless plating layer on both sides of the flexible printed circuit board after forming the electroless plating layer, To improve electrical conductivity of wiring made of electroless metal plating layer To be delivered may comprise a step of forming an additional metal plating layer or an electroless metal plating layer.

이는 도 4를 통해 보다 구체적으로 이해될 수 있다. This can be understood more specifically with reference to FIG.

제1단계로서, 연성 인쇄회로기판의 일면에 도전성 페이스트 조성물에 의해 패턴화된 배선층을 형성하되, 상기 배선층은 하기 비아홀이 형성될 부분을 덮도록 패턴화된 배선층을 형성한다. 상기 연성 인쇄회로기판의 종류와 두께는 앞서 기재한 바와 동일할 수 있다. As a first step, a wiring layer patterned by a conductive paste composition is formed on one surface of a flexible printed circuit board, and the wiring layer forms a patterned wiring layer so as to cover a portion where the via hole is to be formed. The type and thickness of the flexible printed circuit board may be the same as described above.

상기 도전성 페이스트 조성물의 입자크기는 앞서 살핀바와 같이, 10 nm 내지 10 um의 범위일 수 있으며, 바람직하게는 30 내지 100 nm 나노입자크기를 갖는 도전성 페이스트 또는 1 내지 7 um의 마이크로 입자 크기를 갖는 도전성 페이스트가 바람직하다. The particle size of the conductive paste composition may be in the range of 10 nm to 10 [mu] m, as discussed above, and is preferably a conductive paste having a nanoparticle size of 30 to 100 nm or a conductive paste having a microparticle size of 1 to 7 [ Paste is preferable.

이는 패드인쇄, 실크 스크린인쇄, 그라비아인쇄 등을 통하여 패턴화된 배선층을 형성할 수 있고, 이후에, 공정조건에 따라 상기 페이스트의 건조단계를 추가로 구비할 수 있다. 이 경우에 상기 건조방법은 사용되는 공정조건에 따라 당업자가 적절히 선택하여 적용할 정도에 해당하여 그 종류에 구애받지 않으나, 80도 내지 200도, 바람직하게는 100도 내지 160도에서 10 분내지 3시간 동안 열풍건조를 이용할 수 있다. This can form a patterned wiring layer through pad printing, silk screen printing, gravure printing or the like, and thereafter, it may further include a step of drying the paste according to process conditions. In this case, the drying method may be suitably selected and applied by a person skilled in the art according to the process conditions to be used, and is not limited to the kind of the drying method. However, the drying method may be performed at 80 to 200 degrees, preferably 100 to 160 degrees, Hot air drying may be used for a period of time.

또한 상기 페이스트는 사용조건에 따라 경화단계를 거칠 수 있다. The paste may be subjected to a curing step according to the conditions of use.

또한 상기 도전성 페이스트의 인쇄는 롤투롤 공정을 통해 이루어질 수 있다. 상기 롤투롤 공정은 언와인더(unwinder), 리와인더(rewinder), 인피더(infeeder), 아웃피더(outfeeder), 인쇄기, 드릴링 장치 및 각 공정간 장력 제어 및 사행 제어를 하기 위한 제어기를 포함하는 시스템을 통해 이송되는 웹(혹은 유연 기판) 상에 인쇄 등의 방법에 의해 전자회로를 형성하는 공정을 말한다. 이는 다른 공정 및 시스템에 비해 생산속도가 빠르고, 대량생산이 가능하다는 이점을 가진다. The printing of the conductive paste may be performed through a roll-to-roll process. The roll-to-roll process includes a system comprising a unwinder, a rewinder, an infeeder, an outfeeder, a printer, a drilling device, and a controller for tension control and skew control between each process Refers to a step of forming an electronic circuit on a web (or a flexible substrate) transferred through a plurality of through-holes by a method such as printing. This has the advantage that production speed is faster and mass production is possible compared with other processes and systems.

한편, 본 발명에서 상기 비아홀이 형성될 부분을 도전성 페이스트 조성물에 의한 배선층으로 덮는 것은 도전성 페이스트 조성물을 프린팅하여 배선 내부가 도전성 페이스트 조성물로 채워진 비아 랜드를 형성함으로서 이루어질 수 있다. 상기 비아랜드로 형성될 도전성 페이스트 조성물로 프린팅되는 부분은, 이후공정에서 상기 비아랜드 배선의 반대편쪽이 블라인드 비아홀 형성을 위해 레이저 식각이 일어나게 되는 부분으로서, 상기 레이저 식각에 의해 손상받거나 또는 식각이 될 수 있는 가능성을 고려하여 충분한 두께를 가지는 것이 바람직하다. 이를 위해서 상기 도전성 페이스트 조성물로 프린팅되어 얻어지는 패턴화된 배선층의 두께는 최소한 3 um 이상이 되어야 하며, 바람직하게는 5 um이상이, 보다 바람직하게는 7 um 이상의 두께로 형성될 수 있다. Meanwhile, in the present invention, covering the portion where the via hole is to be formed with the wiring layer by the conductive paste composition may be performed by printing a conductive paste composition to form a via land filled with the conductive paste composition in the wiring. The portion printed with the conductive paste composition to be formed with the via land is a portion where the opposite side of the via land wiring is subjected to laser etching for forming a blind via hole and is damaged or etched by the laser etching It is preferable to have a sufficient thickness in consideration of the possibility of the presence of the film. For this, the thickness of the patterned wiring layer obtained by printing with the conductive paste composition should be at least 3 .mu.m, preferably at least 5 .mu.m, and more preferably at least 7 .mu.m.

예시적으로, 상기 패턴화된 배선층은 두께 20 ㎛ 의 폴리이미드 기판 위에 스크린 인쇄방법을 이용하여 평균 입자 직경이 3-5 um 인 은(Ag) 페이스트(62 wt%의 솔벤트 및 경화제를 포함하는 조성물)을 이용하여 스크린 인쇄방식을 통하여 프린팅하여 배선 패턴을 제조하고, 상기 패턴 형성된 기판을 150 도에서 30분내지 1시간 열풍 건조함으로써 제조될 수 있다.  Illustratively, the patterned wiring layer is formed on a polyimide substrate having a thickness of 20 탆 by using a screen printing method to form a silver (Ag) paste having an average particle diameter of 3-5 탆 (composition containing 62 wt% of a solvent and a curing agent ) Using a screen printing method to produce a wiring pattern, and hot-air drying the patterned substrate at 150 ° C for 30 minutes to 1 hour.

제2단계로서, 상기 패턴화된 배선층을 포함하는 연성 인쇄회로기판의 타면의 미리 정한 부분에 블라인드 비아홀을 형성하는 단계는 드릴링 방법에 의해 상기 연성 회로기판을 식각함으로써 이루어질 수 있다. 이 경우에 상기 연성 인쇄회로기판의 타면에 드릴링 공정을 위해 기판의 상하를 반전시키는 공정인 턴오버(turn over) 공정을 포함할 수 있다. As a second step, the step of forming a blind via hole in a predetermined portion of the other surface of the flexible printed circuit board including the patterned wiring layer may be performed by etching the flexible circuit board by a drilling method. In this case, it may include a turn over process, which is a process of inverting the top and bottom of the substrate for the drilling process on the other surface of the flexible printed circuit board.

본 발명에서 상기 비아홀을 형성함에 있어, 관통된 비아홀이 아닌 블라인드 비아홀로 천공하는 이유는 전도성 페이스트의 프린팅 공정시 관통된 비아홀을 이용하는 경우에 이후의 공정에서 상기 도전성 페이스트 또는 전도성 나노 잉크의 흘러내림에 의한 오염을 방지하기 위해서이다. In forming the via hole in the present invention, the blind via hole is used instead of the through hole. The reason for this is that when the through hole is used during the printing process of the conductive paste, the conductive paste or the conductive nano ink flows In order to prevent contamination due to heat.

상기 비아 홀은 기판의 전면과 후면의 인쇄 회로의 상호 도통을 하기 위함으로서, 상기 드릴링(laser drilling) 공정은 일반적으로 기계적 드릴링 또는 레이저 드릴링에 의해 형성될 수 있으며, 바람직하게는 레이저 드릴링에 의해 형성될 수 있다. 예시적으로 UV 또는 CO2 레이저에 의해 기판이 식각되어 상기 비아홀이 형성될 수 있다.이때, 특정 위치에 기판 두께만큼 비아홀을 가공하기 위한 레이저의 출력 등의 특성 제어와 레이저 헤드의 위치를 제어하는 모터의 모션 제어가 필요할 수 있다.  The via holes are used for interconnecting the printed circuits on the front and back sides of the substrate so that the laser drilling process can be generally performed by mechanical drilling or laser drilling and is preferably formed by laser drilling . The substrate may be etched by UV or CO2 laser to form the via hole. At this time, a characteristic of controlling the position of the laser head, May require motion control.

상기 비아홀이 형성된 이후에 본 발명은 비아홀의 벽면과 바닥에 잔존하는 탄흔(Smear)을 제거하는 단계를 추가로 포함할 수 있다. 이는 레이저로 블라인드 비아홀을 식각할 때 생기는 고열로 비아홀 내부에 탄흔이 잔존하며 이는 비아홀의 계면 저항을 유발하여 비아홀에 치명적인 신뢰성 문제를 야기시킬수 있음으로 플라즈마 처리 또는, 화학적 처리에 의한 탄흔제거단계가 요구된다. 상기 플라즈마 처리는 사불화탄소 가스가 포함된 진공 플라즈마처리가 바람직하며, 화학적 처리로서는 퍼망간네이트를 포함한 재료를 사용하는 것이 바람직하다.After the via hole is formed, the present invention may further include removing a smear remaining on the wall surface and the bottom of the via hole. This is because the high temperature generated when the blind via hole is etched by the laser causes a remnant of the inside of the via hole, which causes the interfacial resistance of the via hole, which may cause a fatal reliability problem in the via hole. do. The plasma treatment is preferably a vacuum plasma treatment containing a carbon tetrafluoride gas, and as the chemical treatment, it is preferable to use a material containing permanganate.

제3단계로서, 상기 비아홀내 비아를 형성시킴을 통해 비아홀에 도전성을 부여하는 단계는 앞서 기재한 바와 같이, 도전성 재료에 의해 비아홀의 내부가 충진되어 비아가 형성되거나, 또는 도금에 의해 비아가 형성되거나, 또는 상기 도금에 의한 방법과 도전성 재료에 의해 비아홀의 내부가 충진되는 방법을 병행함에 의해 이루어질 수 있다. As a third step, The step of imparting conductivity to the via hole through the formation of the via hole in the via hole may include forming the via hole by filling the inside of the via hole with the conductive material or forming the via by plating, And a method of filling the inside of the via hole with the conductive material.

일실시예로서, 본 발명에서 상기 도전성 재료에 의해 비아홀의 내부가 충진되는 것은 비아홀 내부에 금속 나노입자를 포함하는 전도성 잉크를 충진하거나 또는 도전성 페이스트를 충진함으로써 이루어질 수 있다. In one embodiment, filling the inside of the via hole with the conductive material may be performed by filling a conductive ink containing metal nanoparticles in the via hole or filling the conductive paste.

상기 비아홀 내부 충진을 위한 도전성 페이스트 또는 잉크의 충진 방법은 잉크젯방식, 디스펜싱, 슬롯다이, 그라비아 옵셋, 폴리머 그라비아, Aerosol, 마이크로 플라즈마 프린팅, 임프린팅 등의 방법을 적용하여 형성한다. 대표적으로 잉크젯 방식을 적용할 경우 충진용 잉크의 적용은 홀 사이즈에 따라 노즐 구경이 결정되며 잉크의 도전성을 나타내는 물질은 수 ~ 수십나노미터 사이즈를 갖는 입자로 전체 함량 대비 고형분은 10 ~ 30wt% 이내로 한정한다. 잉크의 점도는 5 ~ 30cps의 범위에 속해야 하며 특히, 작업 진행중에 노즐이 막히는 문제를 해결하기 위해서는 잉크의 pot life가 3hr 이상이 필요하다. 하지만 너무 긴 pot life를 갖게 되면 잉크자체의 건조에 문제가 발생될 수 있으므로 공정 조건에 맞는 적절한 조절이 필요하다. 잉크 입자의 입도는 노즐 size 대비 30 ~ 50% 이내로 관리가 필요하게 된다.The filling method of the conductive paste or the ink for filling the via hole is formed by applying the ink jet method, the dispensing method, the slot die, the gravure offset, the polymer gravure, the aerosol, the microplasma printing, the imprinting or the like. Typically, when the inkjet method is applied, the application of the filling ink determines the nozzle diameter according to the hole size, and the substance showing the conductivity of the ink is particles having a size of several to several tens of nanometers, and the solid content is 10 to 30 wt% It limits. The viscosity of the ink should fall within the range of 5 to 30 cps. In particular, in order to solve the problem of clogging the nozzle during the operation, the pot life of the ink is required to be 3 hr or more. However, if the ink has too long a pot life, drying of the ink itself may be problematic, so proper adjustment is required according to the process conditions. The particle size of the ink particles needs to be controlled within 30 ~ 50% of the nozzle size.

한편 상기 비아홀 충진 방식이 플렉소, 그라비아 옵셋 등으로 변경이 된다면 잉크의 점도 범위는 수천 ~ 수십만 cps로 변경된다On the other hand, if the via hole filling method is changed to flexo, gravure offset or the like, the viscosity range of the ink is changed to several thousands to several hundred thousand cps

상기 비아홀 내부 충진을 위한 도전성 페이스트를 사용되는 금속으로서 은 또는 구리가 사용되는 경우로서 은 또는 구리 분말 및 은 분말을 결속시켜주는 열경화성 수지 또는 자외선 경화성 수지로 구성된 도전성 페이스트 또는 도전성 나노 잉크를 충진한 후 열 또는 자외선 등의 단 파장대의 빛을 가하여 경화시키면 형성된다. In the case where silver or copper is used as the metal used for filling the via hole, a conductive paste or conductive nano ink composed of a thermosetting resin or an ultraviolet curing resin for binding silver or copper powder and silver powder is filled And is formed by applying light of a short wavelength band such as heat or ultraviolet ray to cure.

또한 상기 전도성 잉크를 사용하는 경우로서, 은 또는 구리 나노 입자로 이루어진 전도성 잉크가 잉크젯 헤드의 노즐에서 배출되어 비아홀을 충진하고 이를 열 또는 자외선 등의 단 파장대의 빛을 가하여 경화시키면 형성된다. In the case of using the conductive ink, a conductive ink made of silver or copper nanoparticles is discharged from a nozzle of an inkjet head to fill a via hole, and the conductive ink is cured by applying light of a short wavelength band such as heat or ultraviolet rays.

상기와 같은 공정를 통해 상기 비아홀 내부에 전기 전도도가 높은 금속 나노 입자가 충진될 수 있고, 이는 전기적 도금을 수행하지 않기 때문에 복잡한 공정이 단순화되어 제조 비용을 줄일 수 있다. The metal nanoparticles having high electrical conductivity can be filled in the via hole through the above-described process. Since the electroplating is not performed, complicated processes can be simplified and the manufacturing cost can be reduced.

제4단계로서, 상기 연성 인쇄회로기판의 타면에 도전성 페이스트 조성물을 미리 정한 패턴으로 인쇄하여 패턴화된 배선층을 형성하되, 상기 연성 인쇄회로기판의 타면에 형성된 배선층이 상기 비아홀내 형성된 비아와 연결되어, 연성 인쇄회로기판의 일면에 형성된 배선층과 전기적으로 연결되도록 하는 단계는 상기 제1단계에서 기재된 도전성 페이스트의 패턴화된 배선층의 형성과 동일한 공정을 통해 이루어질 수 있다. 한편, 상기 연성 인쇄회로기판의 타면에 형성되는 패턴화된 배선층은 레이저 식각공정이 완료된 후에 형성되는 것이므로, 레이저 식각에 의해 손상받거나 또는 식각이 될 수 있는 가능성을 고려할 필요가 없어서 배선층의 두께를 보다 얇게 형성할 수 있다. As a fourth step, A wiring layer formed on the other surface of the flexible printed circuit board is connected to a via formed in the via hole to form a conductive printed circuit board on the other side of the flexible printed circuit board, The step of electrically connecting to the wiring layer formed on one side of the conductive paste may be performed through the same process as the formation of the patterned wiring layer of the conductive paste described in the first step. Meanwhile, since the patterned wiring layer formed on the other surface of the flexible printed circuit board is formed after the laser etching process is completed, there is no need to consider the possibility of being damaged or etched by laser etching, It can be formed thin.

또한 상기 제4단계도 제1단계와 마찬가지로 롤투롤 공정을 통해 이루어질 수 있다. Also, the fourth step may be performed through a roll-to-roll process as in the first step.

제5단계로서, 기판의 양면에 형성된 각각의 패턴화된 배선층 상부에 전이금속을 무전해 도금하여 무전해 도금층을 형성하는 단계는 전이금속염, 환원제, 착제 등을 이용하여 상기 페이스트상에 무전해 도금층을 형성할 수 있다. As a fifth step, The electroless plating layer may be formed on the paste by electroless plating the transition metal on top of the respective patterned wiring layers formed on both sides of the substrate using a transition metal salt, a reducing agent, .

상기 무전해 도금은 금속이온이 포함된 화합물과 환원제가 혼합된 도금액을 사용하여 기판 등에 금속을 환원 석출시키는 것으로 금속이온을 환원제에 의해 환원시킴으로써 진행될 수 있다. The electroless plating may be performed by reducing metal ions on a substrate using a plating solution in which a metal ion-containing compound and a reducing agent are mixed, and reducing metal ions by a reducing agent.

주반응으로서 하기에 기재된 반응식에 의해 금속이온이 환원될 수 있다.As the main reaction, the metal ion can be reduced by the reaction formula described below.

Metal ion + 2HCHO + 4OH- => Metal(0) + 2HCOO- + H2 + 2H2OMetal ion + 2HCHO + 4OH- => Metal (0) + 2HCOO- + H2 + 2H 2 O

이 때, 무전해 도금에 사용되는 상기 금속의 비제한적인 예는 Ag, Cu, Au, Cr, Al, W, Zn, Ni, Fe, Pt, Pb, Sn, Au 등이 될 수 있고, 이들 원소는 단독으로 사용되거나 또는 2종 이상이 혼합되어 사용될 수 있다. In this case, examples of the metal used for electroless plating may be Ag, Cu, Au, Cr, Al, W, Zn, Ni, Fe, Pt, Pb, Sn, Au, May be used alone or in admixture of two or more.

상기 무전해 도금에 사용되는 도금액은 도금하고자 하는 금속의 염 및 환원제 등을 포함하는 것일 수 있으며, 이 때 환원제의 비제한적인 예는 포름알데히드, 히드라진 또는 그 염, 황산코발트(Ⅱ), 포르말린, 글루코오즈, 글리옥실산, 히드록시알킬술폰산 또는 그 염, 하이포 포스포러스산 또는 그 염, 수소화붕소화합물, 디알킬아민보란 등이 있으며, 이 이외에도 금속의 종류에 따라 다양한 환원제가 사용될 수 있다.The plating solution used for the electroless plating may include a metal salt to be plated and a reducing agent. Non-limiting examples of the reducing agent include formaldehyde, hydrazine or a salt thereof, cobalt sulfate (II), formalin, Glyoxylic acid, hydroxyalkylsulfonic acid or salt thereof, hypophosphorous acid or salt thereof, borohydride compound, dialkylamine borane, etc. In addition, various reducing agents may be used depending on the kind of metal.

나아가, 상기의 무전해 도금액은 금속이온을 생성하는 금속 염, 금속이온과 리간드를 형성함으로써 금속이 액상에서 환원되어 용액이 불안정하게 되는 것을 방지하기 위한 착화제 및 상기 환원제가 산화되도록 무전해 도금액을 적당한 pH로 유지시키는 pH 조절제를 포함할 수 있다.  Further, the above electroless plating solution may contain a metal salt which forms a metal ion, a complexing agent for preventing the metal from becoming unstable due to reduction of the metal in the liquid phase by forming a ligand with the metal ion, and an electroless plating solution for oxidizing the reducing agent And a pH adjusting agent which maintains a suitable pH.

상기 무전해 금속 도금층의 두께는 1 um 내지 10 um 이며, 무전해 금속 도금에 사용되는 금속은 Ag, Cu, Au, Cr, Al, W, Zn, Ni, Fe, Pt, Pb, Sn, Au 또는 이들의 합금에서 선택되는 어느 하나일 수 있다.The thickness of the electroless metal plating layer is 1 to 10 μm and the metal used for electroless metal plating is Ag, Cu, Au, Cr, Al, W, Zn, Ni, Fe, Pt, Pb, And an alloy thereof.

예를 들어, 동(구리) 도금층을 형성하고자 하는 경우에는, 황산구리, 포르마린, 수산화나트륨, EDTA(Ethylene Diamin Tera Acetic Acid) 및 촉진제로서 2.2-비피래딜을 첨가한 수용액을 이용하여 1 ∼ 10 ㎛의 두께로 무전해 도금층을 형성할 수 있다. For example, when a copper (copper) plating layer is to be formed, an aqueous solution containing copper sulfate, formalin, sodium hydroxide, EDTA (ethylene diaminetereacetic acid) and 2.2- It is possible to form an electroless plating layer with a thickness of 10 탆.

상기 무전해 동도금 단계는 바렐도금장치를 이용할 수 있다. The electroless copper plating step may use a barrel plating apparatus.

일 실시예로서, 본 발명의 무전해 도금은 D/I Water 85%, 보충제 10~15%, 25%-NaOH 2~5%, 안정제 0.1~1%, 37%포르말린 0.5~2%의 성분으로 10~15분간 Air교반한 후 온도 40~500 ℃, pH 13 이상에서 25~30분간 도금공정을 진행할 수 있다. In one embodiment, the electroless plating of the present invention is a composition of 85% D / I Water, 10-15% of a supplement, 25% NaOH 2-5%, stabilizer 0.1-1%, 37% formalin 0.5-2% After air agitation for 10 to 15 minutes, the plating process can be performed at a temperature of 40 to 500 ° C and a pH of 13 or more for 25 to 30 minutes.

한편, 본 발명은 상기 도전성 페이스트의 패턴화된 배선층을 형성하는 단계와 상기 패턴화된 배선층 상부에 전이금속을 무전해 도금하여 도금층을 형성하는 단계 사이에, 상기 패턴화된 배선층의 상부에 무전해 금속 도금층을 형성하기 위해 Au, Ag, Pt, Cu, Ni, Fe, Pd, Co 또는 이들의 합금에서 선택되는 어느 하나의 시드 금속층을 형성시키는 단계를 추가로 포함할 수 있다. 시드 금속층으로서 바람직하게는 팔라듐 염을 사용할 수 있다.Meanwhile, the present invention provides a method of manufacturing a semiconductor device, comprising the steps of: forming a patterned wiring layer of the conductive paste; and forming a plating layer by electroless plating of a transition metal on the patterned wiring layer, Forming a seed metal layer selected from Au, Ag, Pt, Cu, Ni, Fe, Pd, Co or an alloy thereof to form a metal plating layer. As the seed metal layer, a palladium salt can be preferably used.

또한 본 발명은 상기 시드 금속 성분이외의 다른 전이금속성분을 추가로 함유할 수 있다. The present invention may further contain a transition metal component other than the seed metal component.

제6단계로서, 상기 무전해 도금층을 형성하는 단계이후에, 상기 연성 인쇄회로기판의 양면에 형성된 무전해 도금층 상부에 금속 도금층을 추가로 형성하는 단계는 무전해 도금 또는 전해도금을 이용하여 금속도금층을 형성할 수 있다. 이 경우에 상기 무전해 도금층을 형성하는 방법은 앞서 기재된 공정과 동일한 공정을 따를 수 있다. As a sixth step, The step of forming a metal plating layer on the electroless plating layer formed on both surfaces of the flexible printed circuit board after the step of forming the electroless plating layer may include forming a metal plating layer using electroless plating or electrolytic plating . In this case, the method for forming the electroless plating layer may be the same as the above-described step.

한편, 전해도금을 이용하는 경우를 동도금의 예를 들면, 황산구리(CuSO4), 황산(H2SO4) 및 광택제를 혼합한 수용액에 상기 도금을 하기 위한 기판을 침지하여 원하는 두께로 전해동 도금층을 형성하고 표면을 수세함으로써, 전해 도금층이 형성될 수 있다. 예컨대, 황산 10 wt% 수용액에 황산구리 90g/L, 전기동 안정제 2ml/L, 전기동 광택제 5ml/L, HCI 0.16ml/L 를 온도 40~60℃ 조건의 단계에 의한 전해 동도금을 진행할 수 있다. On the other hand, in the case of using electrolytic plating, the substrate for plating is immersed in an aqueous solution containing copper sulfate (CuSO4), sulfuric acid (H2SO4) and a brightener, for example, to form an electrolytic plating layer having a desired thickness, Whereby an electrolytic plating layer can be formed. For example, electrolytic copper plating can be performed by a step of 90 g / L of copper sulfate, 2 ml / L of an electric stabilizer, 5 ml / L of an electric brightening agent and 0.16 ml / L of HCI at a temperature of 40 to 60 ° C.

상기 전해 도금층이 형성된 이후에 추가적으로 진행되는 도금층의 형성은 앞서 살핀 바와 같은 무전해 도금 또는 전해도금을 이용하여 진행될 수 있다. The formation of the further plated layer after the electroplated layer is formed may be carried out using electroless plating or electrolytic plating as previously mentioned.

예를 들어, 상기 구리도금층상에 새로이 니켈층을 도금하고자 하는 경우에, 상기 전해 동도금 단계에서 도금한 구리 표면에 황산니켈, 염화니켈, 붕산을 혼합한 수용액을 이용하여 전해니켈을 도금한 후 수세하고, 이온 처리한 물로 초음파 세척를 한 후, 탈수과정을 거쳐 건조하여 요구하는 특성에 맞는 제품을 제조하게 된다.For example, when a new nickel layer is to be plated on the copper plating layer, electrolytic nickel is plated on the surface of the copper plated in the electrolytic copper plating step using an aqueous solution of nickel sulfate, nickel chloride, and boric acid, After ultrasonic washing with ion-treated water, it is dehydrated and dried to produce a product which meets the required characteristics.

본 발명에서는 상기 전해 도금층의 저항값이 낮으면 전기전도성이 높아지며, 더 낮은 저항을 필요로 한다면 전해 동도금의 시간을 늘려 도금되는 금속의 함량을 높여 주면 낮은 저항을 가질 수 있다. In the present invention, if the resistance value of the electroplating layer is low, the electrical conductivity is high. If a lower resistance is required, the electrolytic copper plating time can be increased to increase the content of the metal to be plated, thereby providing a low resistance.

본 발명에서 상기 양면 연성 인쇄회로기판의 제조 방법에서의 상기 각각의 단계 중 적어도 하나 이상은 롤투롤 공정에 의해 이루어질 수 있고, 바람직하게는 상기 도전성 페이스트 조성물에 의한 패턴화된 배선층을 형성하는 단계와 비아홀 형성 및 비아 형성단계는 롤투롤 공정에 의해 이루어질 수 있다. In the present invention, at least one of the above steps in the method for manufacturing a double-sided flexible printed circuit board may be performed by a roll-to-roll process, preferably forming a patterned wiring layer by the conductive paste composition The via hole formation and via formation steps may be accomplished by a roll-to-roll process.

본 발명의 또 다른 예시적인 양면 연성 인쇄회로기판의 제조 방법으로서, 본 발명은 연성 인쇄회로기판의 일면에 전도성 Ag 페이스트, 전도성 Cu 페이스트, 전도성 Sn 페이스트, 그래핀, 전도성 폴리머, 그라비아용 페이스트 중에서 선택되는 어느 하나 또는 이들의 혼합물을 포함하는 도전성 페이스트 조성물을 미리 정한 패턴으로 인쇄하여 패턴화된 배선층을 형성하되, 상기 배선층은 하기 비아홀이 형성될 부분을 덮도록 패턴화된 배선층을 형성하는 단계, 상기 연성 인쇄회로기판의 타면에 전도성 Ag 페이스트, 전도성 Cu 페이스트, 전도성 Sn 페이스트, 그래핀, 전도성 폴리머, 그라비아용 페이스트 중에서 선택되는 어느 하나 또는 이들의 혼합물을 포함하는 도전성 페이스트 조성물을 미리 정한 패턴으로 인쇄하여 패턴화된 배선층을 형성하는 단계, 상기 패턴화된 배선층을 포함하는 연성 인쇄회로기판의 타면의 미리 정한 부분에 비아홀을 형성하되, 상기 연성 인쇄회로기판의 일면의 비아홀을 덮는 패턴화된 배선층은 남겨두고 블라인드 비아홀을 형성하는 단계, 상기 연성 인쇄회로기판의 일면과 타면에 각각 형성된 배선층이 전기적으로 연결되도록 상기 형성된 비아홀내 비아를 형성시킴을 통해 비아홀에 도전성을 부여하는 단계, 상기 연성 인쇄회로기판의 양면에 형성된 각각의 패턴화된 배선층 상부와 비아 상부에 전이금속을 무전해 도금하여 무전해 도금층을 형성하는 단계 및 상기 무전해 도금층을 형성하는 단계이후에, 상기 연성 인쇄회로기판의 양면에 형성된 무전해 도금층 상부에, 상기 패턴화된 배선층 및 무전해 금속 도금층으로 이루어진 배선의 전기전도도를 향상하기 위해 전해 금속 도금층 또는 무전해 금속 도금층을 추가로 형성하는 단계;를 포함하는 양면 연성 인쇄회로기판의 제조 방법을 제공한다.  A method of manufacturing a double-sided flexible printed circuit board according to another embodiment of the present invention is a method of manufacturing a double-sided flexible printed circuit board by selectively selecting conductive Ag paste, conductive Cu paste, conductive Sn paste, graphene, conductive polymer and gravure paste on one surface of a flexible printed circuit board Forming a patterned wiring layer by patterning a conductive paste composition containing a conductive paste composition of the present invention or a mixture thereof in a predetermined pattern to form a patterned wiring layer, A conductive paste composition containing any one selected from a conductive Ag paste, a conductive Cu paste, a conductive Sn paste, a graphene, a conductive polymer and a gravure paste, or a mixture thereof is printed on the other surface of the flexible printed circuit board in a predetermined pattern Forming a patterned wiring layer, Forming a via hole in a predetermined portion of a second surface of a flexible printed circuit board including a patterned wiring layer by forming a blind via hole while leaving a patterned wiring layer covering a via hole on one surface of the flexible printed circuit board; Providing a via hole in the via hole so that the wiring layers formed on one surface and the other surface of the flexible printed circuit board are electrically connected to each other; Forming an electroless plating layer by electroless plating a transition metal on an upper portion and a via upper portion and forming an electroless plating layer on the electroless plating layer formed on both surfaces of the flexible printed circuit board, In order to improve the electrical conductivity of the wiring composed of the wiring layer and the electroless metal plating layer, And a step of forming a metal plating layer or an electroless metal plating layer on the surface of the flexible printed circuit board.

상기 제조방법은 앞서 기재한 첫 번째의 양면 연성 인쇄회로기판의 제조 방법과 비교하면, 도전성 페이스트의 패턴화된 배선층, 비아홀의 형성 및 비아의 형성과 무전해도금층 및 전해도금층을 형성하는 구성은 차이가 없으며, 다만 비아홀의 형성순서만이 차이가 있다. As compared with the above-described first method for manufacturing a double-sided flexible printed circuit board, the above-described manufacturing method is different from the above-described manufacturing method of a double-sided flexible printed circuit board in that a patterned wiring layer of a conductive paste, formation of a via hole, formation of vias, and constitution of an electroless plating layer and an electrolytic plating layer are different However, only the formation order of the via holes is different.

이를 도 5를 통해 보다 상세히 살펴보기로 한다. 도 5의 두 번째 단계의 단면은 도 4와 비교하여 연성 인쇄회로기판의 양면에 패턴화된 배선층을 형성하는 단계에 의한 단면을 나타내고 있다. This will be described in more detail with reference to FIG. The cross-sectional view of the second step of FIG. 5 shows a cross-section of the step of forming a patterned wiring layer on both sides of the flexible printed circuit board in comparison with FIG.

이 경우에 연성 인쇄회로기판의 특정한 일면(도 5에서는 상면)의 경우 비아홀이 형성될 부분의 영역은 패턴화된 배선층으로의 프린팅 공정을 진행 하지 않는다. 이는 레이져로 비아홀을 천공할 때 배선층의 미형성으로 인해 작업시간을 단축시킬 수 있는 장점이 있다. In this case, in the case of one specific surface (upper surface in FIG. 5) of the flexible printed circuit board, the area where the via hole is to be formed does not proceed with the printing process to the patterned wiring layer. This is advantageous in that when the via hole is drilled with a laser, the working time can be shortened due to the formation of the wiring layer.

이후의 공정으로서 도 5의 세 번째 단계의 단면은 이후공정으로서 블라인드 비아홀을 형성한 후의 단면을 나타내었으며, 네 번째 단계의 단면은 비아를 형성한 후의 단면을 나타내었다. 즉, 상기 양면 연성 인쇄회로기판의 제조 방법은 상기 연성 인쇄회로기판의 양면에 배선층을 형성하고나서 블라인드 비아홀을 형성하고, 상기 블라인드 비아홀내부를 전도성 재료로서 채우거나 도금에 의해 비아를 형성함으로써 연성 인쇄회로기판의 일면과 타면에 각각 형성된 배선층이 전기적으로 연결시킬 수 있는 것이다. As a subsequent step, the third step of FIG. 5 shows a cross section after the blind via hole is formed as a subsequent step, and the fourth step shows a cross section after the via is formed. That is, in the method for manufacturing a double-sided flexible printed circuit board, a wiring layer is formed on both surfaces of the flexible printed circuit board, a blind via hole is formed, and the inside of the blind via hole is filled with a conductive material or a via is formed by plating, The wiring layers formed on one surface and the other surface of the circuit board can be electrically connected to each other.

이후의 공정에 해당하는 무전해도금층 및 전해도금층을 형성하는 구성은 앞서 기재된 바와 동일한 공정을 따른다. The constitution of forming the electroless plating layer and the electrolytic plating layer corresponding to the subsequent steps follows the same process as described above.

본 발명에 의한 양면 연성 인쇄회로기판은 종래 기술에 의해 제조되는 에칭방법을 이용한 양면 연성기판에 비해 공정의 단순화 및 친환경적인 방법인 장점이 있으며, 또한 종래의 도전성 페이스트층 상에 전해 도금층을 형성하는 기술을 적용하는 경우에 비하여, 상기 연성 인쇄회로기판상의 도전성 페이스트층 상에 형성시키고자 하는 금속 도금층이 균일하고, 배선의 전기전도도를 향상시킬 수 있다.The double-sided flexible printed circuit board according to the present invention is advantageous in that it is simpler in process and eco-friendly than the double-sided flexible substrate using the etching method manufactured by the prior art, and also has an advantage in that an electroplating layer is formed on a conventional conductive paste layer The metal plating layer to be formed on the conductive paste layer on the flexible printed circuit board is uniform and the electrical conductivity of the wiring can be improved.

도 6에서는 폭 1mm, 길이 750 mm의 배선패턴을 형성하되, 본 발명에서의 1) 도전성 페이스트 인쇄 후, 2) 무전해 동도금 공정이후, 3) 상기 무전해 동도금 공정이후에 전해 동도금의 진행후에 패턴의 시작부분과 마지막 부분의 양단의 저항을 측정하였다. 그 결과, 은 페이스트층만을 형성한 경우의 저항을 측정하면 165 Ω 정도의 비교적 높은 저항을 보여주었으나, 본 발명의 무전해 동도금층 형성 이후 34 Ω으로 낮아짐을 보여주며, 전해 동도금층을 형성한 이후에는 0.77 Ω정도의 낮은 저항을 나타내어 전도성이 크게 향상된 것을 확인 할 수 있어, 배선의 전도성을 크게 향상시킬 수 있음을 알 수 있다. 6, a wiring pattern having a width of 1 mm and a length of 750 mm is formed. In the present invention, after 1) conductive paste printing, 2) after the electroless copper plating process, 3) after the electroless copper plating process, The resistance at both ends of the beginning and the end of the film was measured. As a result, when the resistance of the silver paste layer alone was measured, it showed a comparatively high resistance of about 165 OMEGA. However, after the formation of the electroless copper plating layer of the present invention, it was lowered to 34 OMEGA. Thereafter, it shows a low resistance of about 0.77?, Indicating that the conductivity is greatly improved, and that the conductivity of the wiring can be greatly improved.

이상 본 발명의 구성을 세부적으로 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention as defined in the following claims. .

10, 10' : 도전성 페이스트층 11, 11' : 무전해 도금층
12, 12' : 금속 도금층 15 : 비아
15' : 비아홀 20 : 연성 인쇄회로기판10, 10 ': conductive paste layer 11, 11': electroless plating layer
12, 12 ': metal plating layer 15: via
15 ': via hole 20: flexible printed circuit board

Claims (15)

기판 전면과 후면상에 각각 형성되는 회로배선을 연결하기 위한 적어도 하나이상의 비아홀 및 이에 형성된 비아를 포함하는 연성 기판;
상기 연성 기판의 전면과 후면상에 미리 정한 회로배선의 패턴을 따라 도전성 페이스트 조성물의 프린팅 방법에 의해 각각 형성되는, 패턴화된 배선층;
상기 각각의 패턴화된 배선층상에 형성된 무전해 금속 도금층; 및
상기 연성 기판의 전면과 후면상의 패턴화된 배선층 및 무전해 금속 도금층으로 이루어진 배선의 전기전도도를 향상시키기 위해, 상기 무전해 금속 도금층상에 추가적으로 형성된 각각의 금속 도금층;을 포함하며,
상기 연성 기판의 전면과 후면상에 패턴화된 각각의 회로배선은 상기 비아홀내, 도전성 재료에 의해 비아홀의 내부가 충진되어 형성된 비아, 또는 도금에 의해 형성된 비아, 또는 상기 도금에 의한 방법과 도전성 재료에 의해 비아홀의 내부가 충진되는 방법을 병행함에 의해 형성된 비아를 통해 전기적으로 서로 연결되는 것을 특징으로 하는 양면 연성 인쇄회로기판에 있어서,
상기 패턴화된 배선층 상부와 무전해 금속도금층의 사이에는 무전해 금속도금층을 형성하기 위한 시드금속층이 형성되며, 상기 시드금속층을 형성하기 위한 금속은 Au, Ag, Pt, Cu, Ni, Fe, Pd, Co 또는 이들의 합금에서 선택되는 어느 하나의 시드 금속성분과, 상기 시드 금속 성분이외의 다른 금속성분의 할라이드, 설페이트, 또는 아세테이트로부터 선택되는 전이금속 염을 이용한 추가적인 전이금속성분을 함유하는 것을 특징으로 하는 양면 연성 인쇄회로 기판.A flexible substrate including at least one via hole for connecting circuit wirings formed on a front surface and a rear surface of the substrate, respectively, and a via formed in the via hole;
A patterned wiring layer formed on a front surface and a rear surface of the flexible substrate respectively by a printing method of a conductive paste composition along a pattern of a predetermined circuit wiring;
An electroless metal plating layer formed on each of the patterned wiring layers; And
Each of the metal plating layers formed on the electroless metal plating layer in order to improve the electrical conductivity of the wiring composed of the patterned wiring layer and the electroless metal plating layer on the front and back surfaces of the flexible substrate,
Each of the circuit wirings patterned on the front and back surfaces of the flexible substrate may be formed by a via formed by filling the inside of the via hole with the conductive material in the via hole or a via formed by plating, Wherein the via holes are electrically connected to each other via vias formed by concurrently performing a method of filling the inside of the via hole with the via hole,
A seed metal layer for forming an electroless metal plating layer is formed between the upper part of the patterned wiring layer and the electroless metal plating layer and the metal for forming the seed metal layer is Au, Ag, Pt, Cu, Ni, Fe, Pd , Co, or an alloy thereof, and a transition metal salt selected from a halide, a sulfate or an acetate of a metal component other than the seed metal component Sided flexible printed circuit board. 제1항에 있어서,
상기 기판은 두께가 12 um 내지 100 um이고,
폴리뷰틸렌테레프탈레이트, 폴리에틸렌테레프탈레이트, 폴리술폰, 폴리에테르, 폴리에테르이미드, 내열성 에폭시(Epoxy), 폴리아릴레이트, 폴리이미드 및 FR-4 중에서 선택되는 어느 하나인 것을 특징으로 하는 양면 연성 인쇄회로기판The method according to claim 1,
Wherein the substrate has a thickness of 12 [mu] m to 100 [mu] m,
Sided flexible printed circuit characterized in that it is any one selected from the group consisting of polystyrene terephthalate, polyethylene terephthalate, polysulfone, polyether, polyetherimide, heat-resistant epoxy, polyarylate, polyimide and FR- Board 제1항에 있어서,
상기 패턴화된 배선층상에 형성된 무전해 금속 도금층의 두께는 1 um 내지 10 um 이며, 무전해 금속 도금에 사용되는 금속은 Cu, Sn, Ag, Au, Ni 또는 이들의 합금에서 선택되는 어느 하나 인 것을 특징으로 하는 양면 연성 인쇄회로기판The method according to claim 1,
The thickness of the electroless metal plating layer formed on the patterned wiring layer is 1 μm to 10 μm, and the metal used for the electroless metal plating is any one selected from Cu, Sn, Ag, Au, Ni, Wherein the double-sided flexible printed circuit board 제1항에 있어서,
상기 무전해 금속 도금층상에 추가로 형성되는 금속도금층은 전해 금속도금 또는 무전해 금속 도금에 의해 형성되며, 추가로 형성되는 상기 전해 금속 도금층의 금속성분은 Ni, Cu, Sn, Au, Ag 또는 이들의 합금 중에서 선택되는 어느 하나이거나 또는 Ni-P 합금이고, 추가로 형성되는 상기 무전해 금속 도금층의 금속성분은 Cu, Sn, Ag, Au, Ni 또는 이들의 합금에서 선택되는 어느 하나인 것을 특징으로 하는 양면 연성 인쇄회로기판The method according to claim 1,
The metal plating layer further formed on the electroless metal plating layer is formed by electrolytic metal plating or electroless metal plating, and the metal component of the electrolytic metal plating layer formed further may be Ni, Cu, Sn, Au, Ag, , Or a Ni-P alloy, and the metal component of the electroless metal plating layer formed further is any one selected from Cu, Sn, Ag, Au, Ni, and alloys thereof. A double-sided flexible printed circuit board 제1항에 있어서,
상기 도전성 페이스트 조성물은 전도성 Ag 페이스트, 전도성 Cu 페이스트, 전도성 Sn 페이스트, 그래핀, 전도성 폴리머, 그라비아용 페이스트 중에서 선택되는 어느 하나 또는 이들의 혼합물이며,
상기 도전성 페이스트 조성물의 입자크기는 10 nm 내지 10 um의 범위인 것을 특징으로 하는 양면 연성 인쇄회로기판The method according to claim 1,
The conductive paste composition may be any one selected from a conductive Ag paste, a conductive Cu paste, a conductive Sn paste, a graphene, a conductive polymer, and a paste for gravure, or a mixture thereof,
Wherein the conductive paste composition has a particle size in the range of 10 nm to 10 < RTI ID = 0.0 > um. ≪ 삭제delete 제1항에 있어서,
상기 도전성 재료에 의해 비아홀의 내부가 충진되는 것은 잉크젯방식, 디스펜싱, 슬롯다이, 그라비아 옵셋, 폴리머 그라비아, Aerosol, 마이크로 플라즈마 프린팅, 임프린팅 중에서 선택되는 어느 하나의 방법을 이용하여 금속 나노입자를 포함하는 도전성 잉크를 충진하거나 또는 도전성 페이스트를 충진함으로써 이루어지는 것을 특징으로 하는 양면 연성 인쇄회로기판The method according to claim 1,
The filling of the inside of the via hole with the conductive material may be performed using any one method selected from among ink jet method, dispensing, slot die, gravure offset, polymer gravure, Aerosol, microplasma printing, Wherein the flexible printed circuit board is made by filling a conductive ink to be printed on a flexible printed circuit board 삭제delete 양면 연성 인쇄회로기판의 제조 방법에 있어서,
연성 인쇄회로기판의 일면에 전도성 Ag 페이스트, 전도성 Cu 페이스트, 전도성 Sn 페이스트, 그래핀, 전도성 폴리머, 그라비아용 페이스트 중에서 선택되는 어느 하나 또는 이들의 혼합물을 포함하는 도전성 페이스트 조성물을 미리 정한 패턴으로 인쇄하여 패턴화된 배선층을 형성하되, 상기 배선층은 하기 비아홀이 형성될 부분을 덮도록 패턴화된 배선층을 형성하는 단계;
상기 패턴화된 배선층을 포함하는 연성 인쇄회로기판의 타면의 미리 정한 부분에 비아홀을 형성하되, 상기 연성 인쇄회로기판의 일면의 비아홀을 덮는 패턴화된 배선층은 남겨두고 블라인드 비아홀을 형성하는 단계;
도전성 재료에 의해 비아홀의 내부가 충진되어 비아가 형성되거나, 또는 도금에 의해 비아가 형성되거나, 또는 상기 도금에 의한 방법과 도전성 재료에 의해 비아홀의 내부가 충진되는 방법을 병행함에 의해, 상기 비아홀내 비아를 형성시킴을 통해 비아홀에 도전성을 부여하는 단계;
상기 연성 인쇄회로기판의 타면에 전도성 Ag 페이스트, 전도성 Cu 페이스트, 전도성 Sn 페이스트, 그래핀, 전도성 폴리머, 그라비아용 페이스트 중에서 선택되는 어느 하나 또는 이들의 혼합물을 포함하는 도전성 페이스트 조성물을 미리 정한 패턴으로 인쇄하여 패턴화된 배선층을 형성하되, 상기 연성 인쇄회로기판의 타면에 형성된 배선층이 상기 비아홀내 형성된 비아와 연결되어, 연성 인쇄회로기판의 일면에 형성된 배선층과 전기적으로 연결되도록 하는 단계;
상기 연성 인쇄회로기판의 양면에 형성된 각각의 패턴화된 배선층 상부에 전이금속을 무전해 도금하여 무전해 도금층을 형성하는 단계; 및
상기 무전해 도금층을 형성하는 단계이후에, 상기 연성 인쇄회로기판의 양면에 형성된 무전해 도금층 상부에, 상기 패턴화된 배선층 및 무전해 금속 도금층으로 이루어진 배선의 전기전도도를 향상하기 위해 전해 금속 도금층 또는 무전해 금속 도금층을 추가로 형성하는 단계;를 포함하는 양면 연성 인쇄회로기판의 제조 방법. A method of manufacturing a double-sided flexible printed circuit board,
A conductive paste composition containing any one selected from a conductive Ag paste, a conductive Cu paste, a conductive Sn paste, a graphene, a conductive polymer and a gravure paste or a mixture thereof is printed on a surface of a flexible printed circuit board in a predetermined pattern Forming a patterned wiring layer, wherein the wiring layer has a patterned wiring layer covering a portion where the via hole is to be formed;
Forming a via hole in a predetermined portion of the other surface of the flexible printed circuit board including the patterned wiring layer so as to form a blind via hole leaving a patterned wiring layer covering a via hole on one surface of the flexible printed circuit board;
A via hole is formed by filling the inside of the via hole with a conductive material or a via is formed by plating or a method of filling the inside of the via hole by the plating method and the conductive material are performed in parallel, Imparting a via to the via hole by forming a via;
A conductive paste composition containing any one selected from a conductive Ag paste, a conductive Cu paste, a conductive Sn paste, a graphene, a conductive polymer, and a gravure paste or a mixture thereof on the other surface of the flexible printed circuit board is printed in a predetermined pattern A wiring layer formed on the other surface of the flexible printed circuit board is connected to a via formed in the via hole to be electrically connected to a wiring layer formed on one surface of the flexible printed circuit board;
Forming an electroless plated layer by electroless plating a transition metal on top of each patterned wiring layer formed on both sides of the flexible printed circuit board; And
An electrolytic metal plating layer or an electroless plating layer may be formed on the electroless plating layer formed on both surfaces of the flexible printed circuit board to improve the electrical conductivity of the patterned wiring layer and the wiring made of the electroless metal plating layer after the step of forming the electroless plating layer. Further comprising the step of forming an electroless metal plating layer on the surface of the flexible printed circuit board. 양면 연성 인쇄회로기판의 제조 방법에 있어서,
연성 인쇄회로기판의 일면에 전도성 Ag 페이스트, 전도성 Cu 페이스트, 전도성 Sn 페이스트, 그래핀, 전도성 폴리머, 그라비아용 페이스트 중에서 선택되는 어느 하나 또는 이들의 혼합물을 포함하는 도전성 페이스트 조성물을 미리 정한 패턴으로 인쇄하여 패턴화된 배선층을 형성하되, 상기 배선층은 하기 비아홀이 형성될 부분을 덮도록 패턴화된 배선층을 형성하는 단계;
상기 연성 인쇄회로기판의 타면에 전도성 Ag 페이스트, 전도성 Cu 페이스트, 전도성 Sn 페이스트, 그래핀, 전도성 폴리머, 그라비아용 페이스트 중에서 선택되는 어느 하나 또는 이들의 혼합물을 포함하는 도전성 페이스트 조성물을 미리 정한 패턴으로 인쇄하여 패턴화된 배선층을 형성하는 단계;
상기 패턴화된 배선층을 포함하는 연성 인쇄회로기판의 타면의 미리 정한 부분에 비아홀을 형성하되, 상기 연성 인쇄회로기판의 일면의 비아홀을 덮는 패턴화된 배선층은 남겨두고 블라인드 비아홀을 형성하는 단계;
상기 연성 인쇄회로기판의 일면과 타면에 각각 형성된 배선층이 전기적으로 연결되도록, 도전성 재료에 의해 비아홀의 내부가 충진되어 비아가 형성되거나, 또는 도금에 의해 비아가 형성되거나, 또는 상기 도금에 의한 방법과 도전성 재료에 의해 비아홀의 내부가 충진되는 방법을 병행함에 의해, 상기 형성된 비아홀내 비아를 형성시킴을 통해 비아홀에 도전성을 부여하는 단계;
상기 연성 인쇄회로기판의 양면에 형성된 각각의 패턴화된 배선층 상부와 비아 상부에 전이금속을 무전해 도금하여 무전해 도금층을 형성하는 단계; 및
상기 무전해 도금층을 형성하는 단계이후에, 상기 연성 인쇄회로기판의 양면에 형성된 무전해 도금층 상부에, 상기 패턴화된 배선층 및 무전해 금속 도금층으로 이루어진 배선의 전기전도도를 향상하기 위해 전해 금속 도금층 또는 무전해 금속 도금층을 추가로 형성하는 단계;를 포함하는 양면 연성 인쇄회로기판의 제조 방법. A method of manufacturing a double-sided flexible printed circuit board,
A conductive paste composition containing any one selected from a conductive Ag paste, a conductive Cu paste, a conductive Sn paste, a graphene, a conductive polymer and a gravure paste or a mixture thereof is printed on a surface of a flexible printed circuit board in a predetermined pattern Forming a patterned wiring layer, wherein the wiring layer has a patterned wiring layer covering a portion where the via hole is to be formed;
A conductive paste composition containing any one selected from a conductive Ag paste, a conductive Cu paste, a conductive Sn paste, a graphene, a conductive polymer, and a gravure paste or a mixture thereof on the other surface of the flexible printed circuit board is printed in a predetermined pattern Thereby forming a patterned wiring layer;
Forming a via hole in a predetermined portion of the other surface of the flexible printed circuit board including the patterned wiring layer so as to form a blind via hole leaving a patterned wiring layer covering a via hole on one surface of the flexible printed circuit board;
The inside of the via hole is filled with a conductive material so that a wiring layer formed on one surface and the other surface of the flexible printed circuit board are electrically connected to each other to form a via or a via to form a via, Providing a via hole in the via hole by conducting a method of filling the inside of the via hole with a conductive material in parallel;
Forming an electroless plated layer by electroless plating a transition metal on top of each patterned wiring layer and vias formed on both sides of the flexible printed circuit board; And
An electrolytic metal plating layer or an electroless plating layer may be formed on the electroless plating layer formed on both surfaces of the flexible printed circuit board to improve the electrical conductivity of the patterned wiring layer and the wiring made of the electroless metal plating layer after the step of forming the electroless plating layer. Further comprising the step of forming an electroless metal plating layer on the surface of the flexible printed circuit board. 제9항 또는 제10항에 있어서,
상기 양면 연성 인쇄회로기판의 제조 방법에서의 상기 각각의 단계중 적어도 하나 이상은 롤투롤 공정에 의해 이루어지는 것을 특징으로 하는 양면 연성 인쇄회로기판의 제조 방법. 11. The method according to claim 9 or 10,
Wherein at least one of each of the steps in the method for manufacturing a double-sided flexible printed circuit board is performed by a roll-to-roll process. 제9항 또는 제10항에 있어서,
상기 비아홀을 형성하는 단계는 레이저 드릴링에 의한 식각에 의해 형성되는 것을 특징으로 하는 양면 연성 인쇄회로기판의 제조 방법. 11. The method according to claim 9 or 10,
Wherein the step of forming the via hole is formed by etching by laser drilling. 제9항 또는 제10항에 있어서,
상기 비아홀을 형성하는 단계이후에, 상기 비아홀 벽면과 바닥에 잔존하는 탄흔(Smear)을 제거하는 단계;를 추가로 포함하는 것을 특징으로 하는 양면 연성 인쇄회로기판의 제조 방법. 11. The method according to claim 9 or 10,
And removing the remaining smear on the via hole wall surface and the bottom after the step of forming the via hole. 삭제delete 제9항 또는 제10항에 있어서,
상기 도전성 페이스트의 패턴화된 배선층을 형성하는 단계와 상기 패턴화된 배선층 상부에 전이금속을 무전해 도금하여 도금층을 형성하는 단계 사이에, 상기 패턴화된 배선층의 상부에 무전해 금속 도금층을 형성하기 위해 Au, Ag, Pt, Cu, Ni, Fe, Pd, Co 또는 이들의 합금에서 선택되는 어느 하나의 시드 금속층을 형성시키는 단계를 추가로 포함하는 것을 특징으로 하는 양면 연성 인쇄회로기판의 제조 방법.
11. The method according to claim 9 or 10,
Forming an electroless metal plating layer on the patterned wiring layer between the step of forming a patterned wiring layer of the conductive paste and the step of forming a plating layer by electroless plating of a transition metal on the patterned wiring layer, Wherein the method further comprises forming a seed metal layer selected from the group consisting of Au, Ag, Pt, Cu, Ni, Fe, Pd, Co, and alloys thereof.
KR20130032793A 2013-03-27 2013-03-27 Double side flexible printed circuit board having plating layer and method for manufacturing the same KR101489206B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20130032793A KR101489206B1 (en) 2013-03-27 2013-03-27 Double side flexible printed circuit board having plating layer and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20130032793A KR101489206B1 (en) 2013-03-27 2013-03-27 Double side flexible printed circuit board having plating layer and method for manufacturing the same

Publications (2)

Publication Number Publication Date
KR20140117891A KR20140117891A (en) 2014-10-08
KR101489206B1 true KR101489206B1 (en) 2015-02-04

Family

ID=51990857

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20130032793A KR101489206B1 (en) 2013-03-27 2013-03-27 Double side flexible printed circuit board having plating layer and method for manufacturing the same

Country Status (1)

Country Link
KR (1) KR101489206B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101725762B1 (en) 2016-05-02 2017-04-11 심교권 Electroplating Structure and Producing Method Thereof

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101669981B1 (en) * 2015-01-15 2016-10-27 한국과학기술연구원 Complex of Organic Material and Metal
KR102257253B1 (en) 2015-10-06 2021-05-28 엘지이노텍 주식회사 Flexible Substrate
WO2017134331A1 (en) * 2016-02-01 2017-08-10 Elcoflex Oy Method for the manufacture of an extremely thin flexible multilayer printed circuit board and a flexible multilayer printed circuit board
CN108172322B (en) * 2017-12-26 2020-02-18 深圳市百柔新材料技术有限公司 Conductive plug hole slurry and preparation method and application thereof
US20240063092A1 (en) * 2022-08-16 2024-02-22 Western Digital Technologies, Inc. Bifacial semiconductor wafer

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090119500A (en) * 2008-05-16 2009-11-19 삼성전자주식회사 Method of preparing ag seed layer for copper electroless ow resistance metal line
KR20100013033A (en) * 2008-07-30 2010-02-09 삼성전자주식회사 Conductive ink/paste printed circuit board having plating layer and method for manufacturing the same
KR20100064494A (en) * 2008-12-05 2010-06-15 조근호 A preparing method for printed circuit boards by directing printing and printed circuit boards prepared by the method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090119500A (en) * 2008-05-16 2009-11-19 삼성전자주식회사 Method of preparing ag seed layer for copper electroless ow resistance metal line
KR20100013033A (en) * 2008-07-30 2010-02-09 삼성전자주식회사 Conductive ink/paste printed circuit board having plating layer and method for manufacturing the same
KR20100064494A (en) * 2008-12-05 2010-06-15 조근호 A preparing method for printed circuit boards by directing printing and printed circuit boards prepared by the method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101725762B1 (en) 2016-05-02 2017-04-11 심교권 Electroplating Structure and Producing Method Thereof

Also Published As

Publication number Publication date
KR20140117891A (en) 2014-10-08

Similar Documents

Publication Publication Date Title
KR101489206B1 (en) Double side flexible printed circuit board having plating layer and method for manufacturing the same
US20150382445A1 (en) Double-sided flexible printed circuit board including plating layer and method of manufacturing the same
JP6085270B2 (en) Printed wiring board substrate and method for manufacturing printed wiring board substrate
WO2010122918A1 (en) Substrate for printed wiring board, printed wiring board, and methods for producing same
KR101553499B1 (en) Circuit board, method for forming conductive film, and adhesion improver
US20090114425A1 (en) Conductive paste and printed circuit board using the same
JP2002299833A (en) Multilayered wiring board and its forming method
JP6484218B2 (en) Printed wiring board substrate and printed wiring board
JP2006303368A (en) Manufacturing method of circuit board
TW201545640A (en) Shield film, shield printed wiring board, and methods for producing same
JP6466110B2 (en) Printed wiring board substrate, printed wiring board, and printed wiring board manufacturing method
KR101563302B1 (en) Double side type nfc antenna printed by roll to roll printing and method for manufacturing thereof
KR101399980B1 (en) Heat-dissipating flexible module for led using carbon fiber substrate and method for manufacturing the same
KR101416579B1 (en) Conductive paste printed circuit board having plating layer and method for manufacturing the same
KR101391187B1 (en) Flexible module with enhanced radiating ability and method for manufacturing the same
WO2019077815A1 (en) Base material for printed wiring board, and printed wiring board
KR101520412B1 (en) Flexible printed circuit board by laser processing and printing process, and method for manufacturing the same
US9967976B2 (en) Substrate for printed circuit board, printed circuit board, and method for producing substrate for printed circuit board
KR20140049632A (en) Conductive paste printed circuit board having plating layer and method for manufacturing the same
JP2022516625A (en) Multilayer circuit board with thicker traces than circuit board layer
US7240431B2 (en) Method for producing multilayer printed wiring board, multilayer printed wiring board, and electronic device
KR101489205B1 (en) FLEXIBLE PRINTED CIRCUIT BOARD WITH VIA INCLUDING PLATED LAYER and METHOD FOR PREPARING THEREOF
JP2013093359A (en) Semiconductor chip mounting substrate and manufacturing method therefor
KR101399979B1 (en) Heat-dissipating flexible module for led using printed electronics technology and method for manufacturing the same
JP2008300846A (en) Circuit board which has internal register, and electric assembly using this circuit board

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20171205

Year of fee payment: 4